JP3453039B2 - 直流安定化電源 - Google Patents
直流安定化電源Info
- Publication number
- JP3453039B2 JP3453039B2 JP06367997A JP6367997A JP3453039B2 JP 3453039 B2 JP3453039 B2 JP 3453039B2 JP 06367997 A JP06367997 A JP 06367997A JP 6367997 A JP6367997 A JP 6367997A JP 3453039 B2 JP3453039 B2 JP 3453039B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- power supply
- voltage
- current
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
【0001】
【発明の属する技術分野】本発明は、電子機器等に広く
使用される直流安定化電源に関し、特に複数の電源を並
列接続して使用する場合の直流安定化電源の回路構成に
関する。
使用される直流安定化電源に関し、特に複数の電源を並
列接続して使用する場合の直流安定化電源の回路構成に
関する。
【0002】
【従来の技術】電子機器等において、必要とされる安定
化電源を得るには、一般にレギュレータが用いられてい
る。入力電圧より低い出力電圧を取り出す降圧型のレギ
ュレータは大きくわけて2つの方式がある。1つはシリ
ーズ方式でノイズが少なく、回路設計が簡単且つ容易
で、入力−出力間電圧差が小さい用途に最も効力を発揮
する。2つ目はチョッパ方式(スイッチング方式)で、
入力−出力間電圧差が大きい用途で使用する際に効率が
良い。以下に、従来例によるシリーズレギュレータにつ
いて説明する。
化電源を得るには、一般にレギュレータが用いられてい
る。入力電圧より低い出力電圧を取り出す降圧型のレギ
ュレータは大きくわけて2つの方式がある。1つはシリ
ーズ方式でノイズが少なく、回路設計が簡単且つ容易
で、入力−出力間電圧差が小さい用途に最も効力を発揮
する。2つ目はチョッパ方式(スイッチング方式)で、
入力−出力間電圧差が大きい用途で使用する際に効率が
良い。以下に、従来例によるシリーズレギュレータにつ
いて説明する。
【0003】図5に示すように、電圧V0が入力される
入力端子VINと出力端子VOUTとの間に、出力用トラン
ジスタ1(PNP型)が介挿されている。そして、出力
端子VOUTには、直列接続された分圧用の抵抗2及び3
がGNDとの間に介挿されている。分圧抵抗2及び3間
の接続点は誤差増幅器(ERROR AMP)4の−端
子(反転入力端子)に接続されている。この誤差増幅器
4の+端子とGNDとの間には基準電圧源5が設けられ
ている。
入力端子VINと出力端子VOUTとの間に、出力用トラン
ジスタ1(PNP型)が介挿されている。そして、出力
端子VOUTには、直列接続された分圧用の抵抗2及び3
がGNDとの間に介挿されている。分圧抵抗2及び3間
の接続点は誤差増幅器(ERROR AMP)4の−端
子(反転入力端子)に接続されている。この誤差増幅器
4の+端子とGNDとの間には基準電圧源5が設けられ
ている。
【0004】そして、誤差増幅器4の出力端子は出力用
トランジスタ制御部6に接続されている。出力用トラン
ジスタ制御部6において、誤差増幅器4の出力はNPN
型トランジスタ61のコレクタに接続されている。さら
に、このコレクタはNPN型トランジスタ62のベース
に接続されている。また、NPN型トランジスタ61の
エミッタは接地されている。
トランジスタ制御部6に接続されている。出力用トラン
ジスタ制御部6において、誤差増幅器4の出力はNPN
型トランジスタ61のコレクタに接続されている。さら
に、このコレクタはNPN型トランジスタ62のベース
に接続されている。また、NPN型トランジスタ61の
エミッタは接地されている。
【0005】一方、NPN型トランジスタ62のコレク
タは出力用トランジスタ1のコレクタに接続されてい
る。NPN型トランジスタ61のベースとNPN型トラ
ンジスタ62のエミッタとの間には抵抗63が介挿され
ている。
タは出力用トランジスタ1のコレクタに接続されてい
る。NPN型トランジスタ61のベースとNPN型トラ
ンジスタ62のエミッタとの間には抵抗63が介挿され
ている。
【0006】NPN型トランジスタ62のエミッタはN
PN型トランジスタ64のベースに接続されている。こ
のNPN型トランジスタ64のコレクタは出力用トラン
ジスタ1のベースに接続されている。また、NPN型ト
ランジスタ61のベースとGND間に直列に介挿された
抵抗65、66の接続点とNPN型トランジスタ64の
エミッタとが接続されている。抵抗66の他端は接地さ
れている。
PN型トランジスタ64のベースに接続されている。こ
のNPN型トランジスタ64のコレクタは出力用トラン
ジスタ1のベースに接続されている。また、NPN型ト
ランジスタ61のベースとGND間に直列に介挿された
抵抗65、66の接続点とNPN型トランジスタ64の
エミッタとが接続されている。抵抗66の他端は接地さ
れている。
【0007】なお、図中、7は出力端子VOUTに接続さ
れた負荷である。点線で囲んだ部分がレギュレータ部1
である。
れた負荷である。点線で囲んだ部分がレギュレータ部1
である。
【0008】上記回路の基本動作について説明すると、
まず、入力端子VINに電圧V0が印加されると、シリー
ズレギュレータは起動し、出力側に接続されている分圧
抵抗2、3により誤差増幅器4の反転入力にフィードバ
ックされる。ここで、図6(a)に示すような出力電圧
波形に対して、誤差増幅器4からは図6(b)に示すよ
うな波形の信号Sが出力され、出力用トランジスタ制御
部6のNPN型トランジスタ64のベース電流を調節
し、最終的に出力用トランジスタ1のベース電流を調節
していく。そして、出力電圧波形が完全に立ち上がった
ところで、ベース電流は一定値に落ち着く。
まず、入力端子VINに電圧V0が印加されると、シリー
ズレギュレータは起動し、出力側に接続されている分圧
抵抗2、3により誤差増幅器4の反転入力にフィードバ
ックされる。ここで、図6(a)に示すような出力電圧
波形に対して、誤差増幅器4からは図6(b)に示すよ
うな波形の信号Sが出力され、出力用トランジスタ制御
部6のNPN型トランジスタ64のベース電流を調節
し、最終的に出力用トランジスタ1のベース電流を調節
していく。そして、出力電圧波形が完全に立ち上がった
ところで、ベース電流は一定値に落ち着く。
【0009】もし、出力短絡事故等により、出力電圧が
下がると、誤差増幅器4の出力が上昇し、NPN型トラ
ンジスタ64のコレクタ電流が増加することにより出力
用トランジスタ1のベース電流を増加させようとする
が、抵抗66の電圧も上昇することにより、NPN型ト
ランジスタ61がONし、誤差増幅器4の出力が下がる
ため、NPN型トランジスタ64のベース電流が減少
し、出力用トランジスタ1のベース電流が減少すること
により出力用トランジスタ1のコレクタ電流が減少す
る。この結果、このシリーズレギュレータにおいては、
図7に示すようなフの字特性の過電流保護特性が得られ
る。
下がると、誤差増幅器4の出力が上昇し、NPN型トラ
ンジスタ64のコレクタ電流が増加することにより出力
用トランジスタ1のベース電流を増加させようとする
が、抵抗66の電圧も上昇することにより、NPN型ト
ランジスタ61がONし、誤差増幅器4の出力が下がる
ため、NPN型トランジスタ64のベース電流が減少
し、出力用トランジスタ1のベース電流が減少すること
により出力用トランジスタ1のコレクタ電流が減少す
る。この結果、このシリーズレギュレータにおいては、
図7に示すようなフの字特性の過電流保護特性が得られ
る。
【0010】
【発明が解決しようとする課題】ところで、上述のよう
な従来のレギュレータを、図8に示すように並列接続
(レギュレータA及びB)で用いようとすると、各レギ
ュレータ部A及びBの基準電圧5、5’、抵抗2、
2’、抵抗3、3’のバラツキにより出力電圧設定が微
妙に異なるために、始めに出力電圧設定が高い方のレギ
ュレータから負荷7に電流が供給され、この高い出力電
圧設定のレギュレータの出力電圧が過電流制限等により
低い方の出力電圧設定レギュレータの出力電圧と同じに
なってから片方のレギュレータに電流が流れる。
な従来のレギュレータを、図8に示すように並列接続
(レギュレータA及びB)で用いようとすると、各レギ
ュレータ部A及びBの基準電圧5、5’、抵抗2、
2’、抵抗3、3’のバラツキにより出力電圧設定が微
妙に異なるために、始めに出力電圧設定が高い方のレギ
ュレータから負荷7に電流が供給され、この高い出力電
圧設定のレギュレータの出力電圧が過電流制限等により
低い方の出力電圧設定レギュレータの出力電圧と同じに
なってから片方のレギュレータに電流が流れる。
【0011】この電流のアンバランスにより、片方のレ
ギュレータの方の発熱が大きくなってしまい、信頼性上
好ましくない。このため、従来は、上記電流集中による
大きな発熱がいづれのレギュレータに生じてもよいよう
に、両方のレギュレータに対して大きな放熱板を設ける
ようにしていた。
ギュレータの方の発熱が大きくなってしまい、信頼性上
好ましくない。このため、従来は、上記電流集中による
大きな発熱がいづれのレギュレータに生じてもよいよう
に、両方のレギュレータに対して大きな放熱板を設ける
ようにしていた。
【0012】例えば、図9(a)及び(b)のような特
性を有するレギュレータA及びBを用いて並列接続によ
り入力電圧10Vから出力電圧5V、出力電流2Aで使
用した場合を考えると、レギュレータAの方がレギュレ
ータBより出力電圧設定が高いために出力電流1.5A
まではレギュレータAで電流が供給され、過電流制限に
より出力電圧が下がると、レギュレータBから電流が供
給される。
性を有するレギュレータA及びBを用いて並列接続によ
り入力電圧10Vから出力電圧5V、出力電流2Aで使
用した場合を考えると、レギュレータAの方がレギュレ
ータBより出力電圧設定が高いために出力電流1.5A
まではレギュレータAで電流が供給され、過電流制限に
より出力電圧が下がると、レギュレータBから電流が供
給される。
【0013】ここで、各々のレギュレータの損失を計算
すると、レギュレータAについては5V×1.5A=
7.5Wであり、レギュレータBについては5V×0.
5A=2.5Wとなる(図9(c))。
すると、レギュレータAについては5V×1.5A=
7.5Wであり、レギュレータBについては5V×0.
5A=2.5Wとなる(図9(c))。
【0014】通常、どちらのレギュレータの方が出力電
圧設定が高いか分からないので、各々のレギュレータに
損失7.5Wでも十分放熱できる放熱板をとりつけなけ
ればならない。ここで、例えば、レギュレータのジャン
クション−ケース間の熱抵抗(θj-c)を5℃/Wと
し、温度上昇(ΔT)=100℃とした場合の放熱板の
大きさは以下のようにして算出される。
圧設定が高いか分からないので、各々のレギュレータに
損失7.5Wでも十分放熱できる放熱板をとりつけなけ
ればならない。ここで、例えば、レギュレータのジャン
クション−ケース間の熱抵抗(θj-c)を5℃/Wと
し、温度上昇(ΔT)=100℃とした場合の放熱板の
大きさは以下のようにして算出される。
【0015】まず、ケース−周囲間熱抵抗(θj-c)を
求めると、ケース−周囲間熱抵抗(θj-c)=(温度上
昇(ΔT)/損失(P))−(ジャンクション−ケース
間の熱抵抗(θj-c))=100℃/7.5W−5℃/
W=8.3℃/Wとなる。
求めると、ケース−周囲間熱抵抗(θj-c)=(温度上
昇(ΔT)/損失(P))−(ジャンクション−ケース
間の熱抵抗(θj-c))=100℃/7.5W−5℃/
W=8.3℃/Wとなる。
【0016】ここで、図10を参照すると、放熱板面積
としては、2mm厚のアルミ放熱板を使用したときに、
各レギュレータに対してそれぞれ50cm2必要である
ことがわかる。このように、従来のレギュレータを並列
させて使用する場合には、かなり大きな放熱板を必要と
し、しかも、一方のレギュレータにとっては不要な大き
さをとることとなり、無駄な面積を要する上、小型化の
妨げになっていた。
としては、2mm厚のアルミ放熱板を使用したときに、
各レギュレータに対してそれぞれ50cm2必要である
ことがわかる。このように、従来のレギュレータを並列
させて使用する場合には、かなり大きな放熱板を必要と
し、しかも、一方のレギュレータにとっては不要な大き
さをとることとなり、無駄な面積を要する上、小型化の
妨げになっていた。
【0017】そこで、本発明の目的は、特に並列接続し
て使用する場合の放熱板の小型化を図れるレギュレータ
を提供することにある。
て使用する場合の放熱板の小型化を図れるレギュレータ
を提供することにある。
【0018】
【課題を解決するための手段】上記目的を達成するため
に本発明による直流安定化電源は、共通の負荷に対し
て、複数個が並列接続されて使用される直流安定化電源
であって、入力端子と出力端子間にエミッタ−コレクタ
が介挿された出力用PNPトランジスタに流れる電流
が、前記並列接続された他の電源の出力用トランジスタ
に流れる電流と同じになるように、前記コレクタと出力
端子間において前記出力用トランジスタと直列に接続さ
れるフィードバック機能用の検出抵抗と、前記出力用ト
ランジスタのベースに出力部が接続された誤差増幅器と
を有し、該誤差増幅器が、出力電圧及び前記検出抵抗に
おける電圧降下値に応じて前記出力トランジスタのベー
ス電流を制御する直流安定化電源において、前記誤差増
幅器の非反転入力端子に、前記出力電圧の分圧が入力さ
れる一方、反転端子に基準電源部が設けられ、該基準電
源部が前記検出抵抗の電圧降下値によって制御されるこ
とを特徴とする。
に本発明による直流安定化電源は、共通の負荷に対し
て、複数個が並列接続されて使用される直流安定化電源
であって、入力端子と出力端子間にエミッタ−コレクタ
が介挿された出力用PNPトランジスタに流れる電流
が、前記並列接続された他の電源の出力用トランジスタ
に流れる電流と同じになるように、前記コレクタと出力
端子間において前記出力用トランジスタと直列に接続さ
れるフィードバック機能用の検出抵抗と、前記出力用ト
ランジスタのベースに出力部が接続された誤差増幅器と
を有し、該誤差増幅器が、出力電圧及び前記検出抵抗に
おける電圧降下値に応じて前記出力トランジスタのベー
ス電流を制御する直流安定化電源において、前記誤差増
幅器の非反転入力端子に、前記出力電圧の分圧が入力さ
れる一方、反転端子に基準電源部が設けられ、該基準電
源部が前記検出抵抗の電圧降下値によって制御されるこ
とを特徴とする。
【0019】また、上記構成において、前記複数の直流
安定化電源間での前記誤差増幅器の基準部における基準
電圧のばらつきにより起動開始のばらつきが生じた場合
に、起動した直流安定化電源が自己の電流検出回路の出
力と、起動が遅れた直流安定化電源からの電流検出回路
の出力により前記起動した安定化電源の出力用トランジ
スタの電流の絞りを徐々に緩和するように前記基準電圧
が可変制御される回路を有している。
安定化電源間での前記誤差増幅器の基準部における基準
電圧のばらつきにより起動開始のばらつきが生じた場合
に、起動した直流安定化電源が自己の電流検出回路の出
力と、起動が遅れた直流安定化電源からの電流検出回路
の出力により前記起動した安定化電源の出力用トランジ
スタの電流の絞りを徐々に緩和するように前記基準電圧
が可変制御される回路を有している。
【0020】
【0021】
【発明の実施の形態】本発明の一実施例について、図1
を参照して説明する。図1は本実施例によるレギュレー
タ(P及びQ)を2つ並列に接続した状態を示す回路図
である。ここでは、片側のレギュレータの回路構成(レ
ギュレータP)について説明する。なお、図1に示す従
来例と同一機能部分には同一記号を付している。
を参照して説明する。図1は本実施例によるレギュレー
タ(P及びQ)を2つ並列に接続した状態を示す回路図
である。ここでは、片側のレギュレータの回路構成(レ
ギュレータP)について説明する。なお、図1に示す従
来例と同一機能部分には同一記号を付している。
【0022】図7に示すように、電圧V0が入力される
入力端子VINと出力端子VOUTとの間に、出力用トラン
ジスタ1(PNP型)及び検出抵抗8が介挿されてい
る。そして、出力端子VOUTには、直列接続された分圧
抵抗2及び3がGNDとの間に介挿されている。分圧抵
抗2及び3間の接続点は第1の誤差増幅器(ERROR
AMP)9の−端子に接続されている。この誤差増幅器
9の+端子とGNDとの間には基準電圧源10が設けら
れている。
入力端子VINと出力端子VOUTとの間に、出力用トラン
ジスタ1(PNP型)及び検出抵抗8が介挿されてい
る。そして、出力端子VOUTには、直列接続された分圧
抵抗2及び3がGNDとの間に介挿されている。分圧抵
抗2及び3間の接続点は第1の誤差増幅器(ERROR
AMP)9の−端子に接続されている。この誤差増幅器
9の+端子とGNDとの間には基準電圧源10が設けら
れている。
【0023】そして、誤差増幅器9の出力端子は出力用
トランジスタ1のベースに接続されている。
トランジスタ1のベースに接続されている。
【0024】さらにこの回路では、+端子が出力端子V
OUTに、また−端子が検出抵抗8と出力用トランジスタ
1のコレクタとの接続点に接続されている第2の誤差増
幅器11が設けられている。第2の誤差増幅器11の出
力は、外部引き出し用のADJ端子1に接続されている
とともに、第3の誤差増幅器12の+端子に接続されて
いる。第3の誤差増幅器12の−端子は外部引き出し用
のADJ端子2に接続されている。さらに第3の誤差増
幅器12の出力端子は基準電圧源10に接続されてい
る。
OUTに、また−端子が検出抵抗8と出力用トランジスタ
1のコレクタとの接続点に接続されている第2の誤差増
幅器11が設けられている。第2の誤差増幅器11の出
力は、外部引き出し用のADJ端子1に接続されている
とともに、第3の誤差増幅器12の+端子に接続されて
いる。第3の誤差増幅器12の−端子は外部引き出し用
のADJ端子2に接続されている。さらに第3の誤差増
幅器12の出力端子は基準電圧源10に接続されてい
る。
【0025】上記回路が2つ並列接続された回路動作に
ついて、以下説明する。まず、2つの入力端子VIN、V
IN’に電圧V0が印加されると、各々のレギュレータ部
P及びQは起動する。この時、各々のレギュレータ部P
及びQの基準電圧源10、10’内の基準電圧には通
常、若干の差異があるので、ここでは、レギュレータP
の基準電圧10>レギュレータQの基準電圧10’の関
係になっているものと仮定する。
ついて、以下説明する。まず、2つの入力端子VIN、V
IN’に電圧V0が印加されると、各々のレギュレータ部
P及びQは起動する。この時、各々のレギュレータ部P
及びQの基準電圧源10、10’内の基準電圧には通
常、若干の差異があるので、ここでは、レギュレータP
の基準電圧10>レギュレータQの基準電圧10’の関
係になっているものと仮定する。
【0026】ここで、出力電圧については共通であるの
で一定であるため、基準電圧が低いレギュレータQの出
力は引き上げられて、基準電圧が高いレギュレータ部P
の出力電圧と等しくなる。すると、基準電圧が高い方の
レギュレータPの出力用トランジスタ1にだけ電流が流
れる。
で一定であるため、基準電圧が低いレギュレータQの出
力は引き上げられて、基準電圧が高いレギュレータ部P
の出力電圧と等しくなる。すると、基準電圧が高い方の
レギュレータPの出力用トランジスタ1にだけ電流が流
れる。
【0027】この結果、検出抵抗8による電圧降下が起
こり、その信号が第2の誤算増幅器11を通り、第3の
誤差増幅器12の非反転入力側にフィードバックされ
る。これと同時に、基準電圧が低い方のレギュレータQ
の出力用トランジスタ1’には電流が流れていないの
で、検出抵抗8’による電圧降下は0なので、0の信号
が第2の誤差増幅器11’を通り、第3の誤差増幅器1
2の非反転入力側にフィードバックされ、その内部の基
準電圧を変える。基準電圧制御回路10の内部は図2の
ようになっている。
こり、その信号が第2の誤算増幅器11を通り、第3の
誤差増幅器12の非反転入力側にフィードバックされ
る。これと同時に、基準電圧が低い方のレギュレータQ
の出力用トランジスタ1’には電流が流れていないの
で、検出抵抗8’による電圧降下は0なので、0の信号
が第2の誤差増幅器11’を通り、第3の誤差増幅器1
2の非反転入力側にフィードバックされ、その内部の基
準電圧を変える。基準電圧制御回路10の内部は図2の
ようになっている。
【0028】即ち、第3の誤差増幅器12の出力は抵抗
101を介してNPN型トランジスタ102のベースに
接続されている。このNPN型トランジスタ102のコ
レクタは第1の誤差増幅器1の−端子に接続され、エミ
ッタは接地されている。また、NPN型トランジスタ1
02のコレクタは抵抗103を介して基準電圧104に
接続されると同時に、抵抗105を介して接地されてい
る。基準電圧104の他方は接地されている。
101を介してNPN型トランジスタ102のベースに
接続されている。このNPN型トランジスタ102のコ
レクタは第1の誤差増幅器1の−端子に接続され、エミ
ッタは接地されている。また、NPN型トランジスタ1
02のコレクタは抵抗103を介して基準電圧104に
接続されると同時に、抵抗105を介して接地されてい
る。基準電圧104の他方は接地されている。
【0029】また、第3の誤差増幅器12の−端子は、
抵抗106を介してPNP型トランジスタ107のベー
スに接続されている。PNP型トランジスタ107のエ
ミッタは、抵抗108を介して入力電圧より作り出され
た基準電圧104に接続されている。そして、PNP型
トランジスタ107のコレクタは、NPN型トランジス
タ109のベースに接続されているとともに、抵抗11
0を介して接地されている。また、NPN型トランジス
タ109のコレクタはNPN型トランジスタ102のベ
ースに接続され、エミッタは接地されている。
抵抗106を介してPNP型トランジスタ107のベー
スに接続されている。PNP型トランジスタ107のエ
ミッタは、抵抗108を介して入力電圧より作り出され
た基準電圧104に接続されている。そして、PNP型
トランジスタ107のコレクタは、NPN型トランジス
タ109のベースに接続されているとともに、抵抗11
0を介して接地されている。また、NPN型トランジス
タ109のコレクタはNPN型トランジスタ102のベ
ースに接続され、エミッタは接地されている。
【0030】この回路構成において、第3の誤差増幅器
12からの出力信号によりトランジスタ102はON
し、それに見合ったコレクタ−エミッタ間電圧が第1の
誤差増幅器9の反転出力側に入力される。これと同時
に、第3の誤差増幅器12の反転入力側はローレベルと
なるのでPNP型トランジスタ107はONする。
12からの出力信号によりトランジスタ102はON
し、それに見合ったコレクタ−エミッタ間電圧が第1の
誤差増幅器9の反転出力側に入力される。これと同時
に、第3の誤差増幅器12の反転入力側はローレベルと
なるのでPNP型トランジスタ107はONする。
【0031】そして、PNP型トランジスタ107のコ
レクタ電流が抵抗110を流れ、NPN型トランジスタ
109のベース−エミッタ間しきい値電圧VBE≒0.6
V以上になると、NPN型トランジスタ109はONす
る。
レクタ電流が抵抗110を流れ、NPN型トランジスタ
109のベース−エミッタ間しきい値電圧VBE≒0.6
V以上になると、NPN型トランジスタ109はONす
る。
【0032】これによりNPN型トランジスタ102の
ベース電流を微調整することができるので、NPN型ト
ランジスタ102のコレクタ−エミッタ間電圧も微調整
できる。以上のように、基準電圧源10内の基準電圧は
可変となっている。
ベース電流を微調整することができるので、NPN型ト
ランジスタ102のコレクタ−エミッタ間電圧も微調整
できる。以上のように、基準電圧源10内の基準電圧は
可変となっている。
【0033】一方、第1の誤差増幅器9の非反転側に
は、出力電圧VOUTを分圧抵抗2(抵抗値R1)、3
(抵抗値R2)の分圧抵抗比で分圧した値、R1/(R
1+R2)×VOUTの信号が入力される。そして、R1
/(R1+R2)×VOUTの信号に比べ反転側に入った
信号の方が小さいので、出力側にハイレベルの信号が出
力されるので、出力用トランジスタ1に流れるベース電
流が絞られる(この時、レギュレータQの動作は、誤差
増幅器11’の反転、非反転入力ともに0であるため、
誤差増幅器11’の出力も0なので、基準電圧源10’
内の基準電圧は入力電圧V0より作りだされた値となっ
ている。この時点ではレギュレータQの基準電圧が高い
ので、出力用トランジスタ1’には電流はほとんど流れ
ていない)。
は、出力電圧VOUTを分圧抵抗2(抵抗値R1)、3
(抵抗値R2)の分圧抵抗比で分圧した値、R1/(R
1+R2)×VOUTの信号が入力される。そして、R1
/(R1+R2)×VOUTの信号に比べ反転側に入った
信号の方が小さいので、出力側にハイレベルの信号が出
力されるので、出力用トランジスタ1に流れるベース電
流が絞られる(この時、レギュレータQの動作は、誤差
増幅器11’の反転、非反転入力ともに0であるため、
誤差増幅器11’の出力も0なので、基準電圧源10’
内の基準電圧は入力電圧V0より作りだされた値となっ
ている。この時点ではレギュレータQの基準電圧が高い
ので、出力用トランジスタ1’には電流はほとんど流れ
ていない)。
【0034】すると、今度は基準電圧の低い方の出力用
トランジスタ1’にも電流が流れ始める。この動作の繰
り返しにより、互いのレギュレータP,Qの出力用トラ
ンジスタ1,1’に均等な電流が流れるようになる。こ
の結果、互いのレギュレータ内の基準電圧のバラツキに
関係なく均等な電流を供給できるようになる。
トランジスタ1’にも電流が流れ始める。この動作の繰
り返しにより、互いのレギュレータP,Qの出力用トラ
ンジスタ1,1’に均等な電流が流れるようになる。こ
の結果、互いのレギュレータ内の基準電圧のバラツキに
関係なく均等な電流を供給できるようになる。
【0035】また、そうなることで、並列接続時の互い
のレギュレータの損失、例えばシリーズレギュレータの
場合、P=(VIN−VOUT)×IOUTより、IOUTは互い
に均等になり、損失は等しくなる。レギュレータの場
合、損失は熱として放出されるので、均等な熱分散が可
能となり放熱設計も同じとなる。
のレギュレータの損失、例えばシリーズレギュレータの
場合、P=(VIN−VOUT)×IOUTより、IOUTは互い
に均等になり、損失は等しくなる。レギュレータの場
合、損失は熱として放出されるので、均等な熱分散が可
能となり放熱設計も同じとなる。
【0036】以上のように、各々電流を均等化したとき
には、各々の損失は5W(5V×1A)となり、放熱板
の大きさは以下のようになる。
には、各々の損失は5W(5V×1A)となり、放熱板
の大きさは以下のようになる。
【0037】まず、ケース−周囲間熱抵抗(θj-c)を
求めると、ケース−周囲間熱抵抗(θj-c)=(温度上
昇(ΔT)/損失(P))−(ジャンクション−ケース
間の熱抵抗(θj-c))=100℃/5W−5℃/W=
15℃/Wとなる。
求めると、ケース−周囲間熱抵抗(θj-c)=(温度上
昇(ΔT)/損失(P))−(ジャンクション−ケース
間の熱抵抗(θj-c))=100℃/5W−5℃/W=
15℃/Wとなる。
【0038】ここで、図10を参照すると、放熱板面積
としては、2mm厚のアルミ放熱板を使用したときに、
20cm2必要であることがわかる。図5の従来例で必
要な放熱板の面積は50cm2であったので、これに比
較して1/2以下の面積とすることができ、小型化を図
れる。また、放熱設計が同じにできることでコストも安
くできる。
としては、2mm厚のアルミ放熱板を使用したときに、
20cm2必要であることがわかる。図5の従来例で必
要な放熱板の面積は50cm2であったので、これに比
較して1/2以下の面積とすることができ、小型化を図
れる。また、放熱設計が同じにできることでコストも安
くできる。
【0039】また、単独で使用する場合は、第2の誤差
増幅器11の反転入力部をGNDに接地することによっ
て、検出抵抗8に過電流が流れた場合、その電圧降下分
が第2の誤差増幅器11を通り、第3の誤差増幅器12
から基準電圧源10にフィードバックされ、NPN型ト
ランジスタ102をONさせ、それに見合ったコレクタ
−エミッタ間電圧が第1の誤差増幅器9の反転出力側に
入力される。
増幅器11の反転入力部をGNDに接地することによっ
て、検出抵抗8に過電流が流れた場合、その電圧降下分
が第2の誤差増幅器11を通り、第3の誤差増幅器12
から基準電圧源10にフィードバックされ、NPN型ト
ランジスタ102をONさせ、それに見合ったコレクタ
−エミッタ間電圧が第1の誤差増幅器9の反転出力側に
入力される。
【0040】ここで、非反転側の出力電圧VOUTを分圧
抵抗比で分圧した値R1/(R1+R2)×VOUTの信
号の方が大きいので、出力用トランジスタ1に流れる電
流が絞られる。出力用トランジスタ1のベース電流を絞
ることによって、図7に示すようなフの字特性をもつ過
電流保護機能として働く。
抵抗比で分圧した値R1/(R1+R2)×VOUTの信
号の方が大きいので、出力用トランジスタ1に流れる電
流が絞られる。出力用トランジスタ1のベース電流を絞
ることによって、図7に示すようなフの字特性をもつ過
電流保護機能として働く。
【0041】なお、上記実施例においては2つのレギュ
レータP、Qを並列接続した例を示したが、図3のよう
に、3つ以上の多並列接続(レギュレータP、Q、R)
も可能である。この構成では、まず、レギュレータPの
第3の誤差増幅器12の反転入力と、レギュレータQの
誤差増幅器12’の非反転入力とを接続している。そし
て、同誤差増幅器12’の反転入力とレギュレータRの
誤差増幅器12”の非反転入力とを接続している。さら
に同誤差増幅器12”の反転入力をGNDに接続した構
成としている。動作原理は、図1の実施例と同じであ
る。
レータP、Qを並列接続した例を示したが、図3のよう
に、3つ以上の多並列接続(レギュレータP、Q、R)
も可能である。この構成では、まず、レギュレータPの
第3の誤差増幅器12の反転入力と、レギュレータQの
誤差増幅器12’の非反転入力とを接続している。そし
て、同誤差増幅器12’の反転入力とレギュレータRの
誤差増幅器12”の非反転入力とを接続している。さら
に同誤差増幅器12”の反転入力をGNDに接続した構
成としている。動作原理は、図1の実施例と同じであ
る。
【0042】図4(a)及び(b)はそれぞれ、図1の
回路を具体的に実施した場合の外観を示す上面図及び側
面図である。
回路を具体的に実施した場合の外観を示す上面図及び側
面図である。
【0043】上記実施例1のような回路構成を有する直
流安定化電源回路は、図4に示すような1チップ化され
たレギュレータ部20を構成することができる。上記レ
ギュレータ部20は銀ペースト21からなる接合部で金
属フレーム22上にダイボンディングにより固着されて
いる。金属フレーム22は端の部位が延設されてアウタ
ーリードフレーム23を形成しており、この部分がグラ
ンド端子GNDとなっている。
流安定化電源回路は、図4に示すような1チップ化され
たレギュレータ部20を構成することができる。上記レ
ギュレータ部20は銀ペースト21からなる接合部で金
属フレーム22上にダイボンディングにより固着されて
いる。金属フレーム22は端の部位が延設されてアウタ
ーリードフレーム23を形成しており、この部分がグラ
ンド端子GNDとなっている。
【0044】また、アウターリードフレーム24は入力
端子VIN、アウターリードフレーム25は出力端子V
OUT、アウターリードフレーム26は常に出力側に流れ
ている電流の電圧降下をフィードバックすることで過電
流保護を行う機能を有するADJ1端子に、また、アウ
ターリードフレーム27は並列接続時に他方の電圧降下
を上記誤差増幅器12の反転入力にフィードバックする
ADJ2端子に接続されている。アウターリードフレー
ムは、アウターリードフレーム23と平行に設けられて
いる。
端子VIN、アウターリードフレーム25は出力端子V
OUT、アウターリードフレーム26は常に出力側に流れ
ている電流の電圧降下をフィードバックすることで過電
流保護を行う機能を有するADJ1端子に、また、アウ
ターリードフレーム27は並列接続時に他方の電圧降下
を上記誤差増幅器12の反転入力にフィードバックする
ADJ2端子に接続されている。アウターリードフレー
ムは、アウターリードフレーム23と平行に設けられて
いる。
【0045】レギュレータ部21は、入力となるコンタ
クト部がアウターリード24に接続され、出力となるコ
ンタクト部はアウターリード25に接続され、GND用
のコンタクト部は金属フレーム22に接続され、出力側
に流れている電流の電圧降下をフィードバックすること
で過電流保護等を行うコンタクト部はアウターリード2
6に接続され、並列接続時に他方の電圧降下を上記誤差
増幅器12の反転入力にフィードバックするコンタクト
部はアウターリード27に接続されている。上記の各接
続は、金属ワイア28によってワイアボンディングされ
ている。
クト部がアウターリード24に接続され、出力となるコ
ンタクト部はアウターリード25に接続され、GND用
のコンタクト部は金属フレーム22に接続され、出力側
に流れている電流の電圧降下をフィードバックすること
で過電流保護等を行うコンタクト部はアウターリード2
6に接続され、並列接続時に他方の電圧降下を上記誤差
増幅器12の反転入力にフィードバックするコンタクト
部はアウターリード27に接続されている。上記の各接
続は、金属ワイア28によってワイアボンディングされ
ている。
【0046】パッケージはエポキシ樹脂29の外装樹脂
からなっており、トランスファーモールド等の工程によ
り形成されている。
からなっており、トランスファーモールド等の工程によ
り形成されている。
【0047】
【発明の効果】以上説明したように、本発明によれば、
従来の直流安定化電源では避けられていた並列接続を、
製品レベルで実施可能とできる。即ち、並列接続におい
て互いに均等な電流を供給できることから、均等な熱分
散が可能で、同じ放熱設計ができるため、低コスト化、
簡易な回路設計、小型化、安全性の向上が図れる。しか
も、その内部基準電圧を可変制御するので、電流検出抵
抗による電圧降下の影響を出力電圧が受けにくいという
効果もある。
従来の直流安定化電源では避けられていた並列接続を、
製品レベルで実施可能とできる。即ち、並列接続におい
て互いに均等な電流を供給できることから、均等な熱分
散が可能で、同じ放熱設計ができるため、低コスト化、
簡易な回路設計、小型化、安全性の向上が図れる。しか
も、その内部基準電圧を可変制御するので、電流検出抵
抗による電圧降下の影響を出力電圧が受けにくいという
効果もある。
【図1】本発明の一実施例による直流安定化電源を2個
接続して使用する状態を示す回路図。
接続して使用する状態を示す回路図。
【図2】図1の回路の一部の詳細な回路図。
【図3】本発明の一実施例による直流安定化電源を3個
接続して使用する状態を示す回路図。
接続して使用する状態を示す回路図。
【図4】(a)及び(b)はそれぞれ、本発明の一実施
例による安定化電源回路の具体的な外観を示す上面図及
び側面図。
例による安定化電源回路の具体的な外観を示す上面図及
び側面図。
【図5】従来例による安定化電源回路の回路図。
【図6】(a)及び(b)はそれぞれ、図5の回路にお
ける出力電圧波形図及び誤差増幅器の出力波形図。
ける出力電圧波形図及び誤差増幅器の出力波形図。
【図7】図5の回路において得られるフの字特性図。
【図8】図5の回路を2つ接続した状態を示す回路図。
【図9】(a)乃至(c)はそれぞれ、図8の回路にお
けるレギュレータAのフの字特性図、レギュレータBの
フの字特性図及び両者の比較説明図。
けるレギュレータAのフの字特性図、レギュレータBの
フの字特性図及び両者の比較説明図。
【図10】放熱板の放熱板面積と熱抵抗との関係を示す
特性図。
特性図。
1、1’ 出力用トランジスタ
7 負荷
8、8’ 検出抵抗
9、9’ 誤差増幅器
10、10’ 基準電圧源
VIN 入力端子
VOUT 出力端子
Claims (2)
- 【請求項1】 共通の負荷に対して、複数個が並列接続
されて使用される直流安定化電源であって、入力端子と
出力端子間にエミッタ−コレクタが介挿された出力用P
NPトランジスタに流れる電流が、前記並列接続された
他の電源の出力用トランジスタに流れる電流と同じにな
るように、前記コレクタと出力端子間において前記出力
用トランジスタと直列に接続されるフィードバック機能
用の検出抵抗と、前記出力用トランジスタのベースに出
力部が接続された誤差増幅器とを有し、該誤差増幅器
が、出力電圧及び前記検出抵抗における電圧降下値に応
じて前記出力トランジスタのベース電流を制御する直流
安定化電源において、 前記誤差増幅器の非反転入力端子に、前記出力電圧の分
圧が入力される一方、反転端子に基準電源部が設けら
れ、該基準電源部が前記検出抵抗の電圧降下値によって
制御されることを特徴とする直流安定化電源。 - 【請求項2】 前記複数の直流安定化電源間での前記誤
差増幅器の基準部における基準電圧のばらつきにより起
動開始のばらつきが生じた場合に、起動した直流安定化
電源が自己の電流検出回路の出力と、起動が遅れた直流
安定化電源からの電流検出回路の出力により前記起動し
た安定化電源の出力用トランジスタの電流の絞りを徐々
に緩和するように前記基準電圧が可変制御される回路を
有していることを特徴とする請求項1に記載の直流安定
化回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP06367997A JP3453039B2 (ja) | 1997-03-18 | 1997-03-18 | 直流安定化電源 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP06367997A JP3453039B2 (ja) | 1997-03-18 | 1997-03-18 | 直流安定化電源 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10260743A JPH10260743A (ja) | 1998-09-29 |
JP3453039B2 true JP3453039B2 (ja) | 2003-10-06 |
Family
ID=13236304
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP06367997A Expired - Fee Related JP3453039B2 (ja) | 1997-03-18 | 1997-03-18 | 直流安定化電源 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3453039B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7068948B2 (ja) * | 2018-06-29 | 2022-05-17 | ローム株式会社 | リニアレギュレータ |
JP7200901B2 (ja) * | 2019-10-03 | 2023-01-10 | 株式会社豊田自動織機 | 電源装置 |
US11853093B2 (en) | 2020-03-18 | 2023-12-26 | Nisshinbo Micro Devices Inc. | Power supply device provided with voltage controller using reference voltage circuit and current controller, and electronic apparatus with the power supply device |
WO2023140091A1 (ja) * | 2022-01-19 | 2023-07-27 | ローム株式会社 | リニア電源装置、および電源システム |
-
1997
- 1997-03-18 JP JP06367997A patent/JP3453039B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH10260743A (ja) | 1998-09-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2901434B2 (ja) | 直流安定化電源装置 | |
JP6058805B2 (ja) | 2段階低ドロップアウト線形電源システム及び方法 | |
US5973563A (en) | High power output stage with temperature stable precisely controlled quiescent current and inherent short circuit protection | |
JP2006053898A (ja) | 過電流保護回路およびそれを利用した電圧生成回路ならびに電子機器 | |
Rincon-Mora et al. | Study and design of low drop-out regulators | |
JP3453039B2 (ja) | 直流安定化電源 | |
JP3519646B2 (ja) | 半導体装置 | |
US20230327554A1 (en) | Three output dc voltage supply with short circuit protection | |
US20050174177A1 (en) | High-frequency integrated circuit device having high efficiency at the time of low power output | |
JP2001337729A (ja) | シリーズレギュレータ | |
JP3425961B2 (ja) | 制御回路装置 | |
JP2002323928A (ja) | 基準電圧発生回路 | |
JPH05121650A (ja) | 半導体集積回路装置 | |
JP2001216037A (ja) | レギュレータ | |
JP2008071213A (ja) | 電源装置 | |
JP3554251B2 (ja) | 安定化直流電源装置 | |
US6373320B1 (en) | Circuit configuration for operating point stabilization of a transistor | |
JP2006287989A (ja) | リップルフィルタ回路 | |
JP2591805Y2 (ja) | 電源電圧監視回路 | |
JP2980183B2 (ja) | 直流安定化電源装置 | |
JPS62245315A (ja) | 電圧安定化回路 | |
JPS61276007A (ja) | 安定化電圧供給回路 | |
JP2815092B2 (ja) | 電源装置 | |
JPH0836430A (ja) | 電源回路 | |
JP2529239B2 (ja) | 電圧安定化装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070718 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080718 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080718 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090718 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |