JPH10260743A - 直流安定化電源 - Google Patents
直流安定化電源Info
- Publication number
- JPH10260743A JPH10260743A JP6367997A JP6367997A JPH10260743A JP H10260743 A JPH10260743 A JP H10260743A JP 6367997 A JP6367997 A JP 6367997A JP 6367997 A JP6367997 A JP 6367997A JP H10260743 A JPH10260743 A JP H10260743A
- Authority
- JP
- Japan
- Prior art keywords
- output
- voltage
- power supply
- transistor
- error amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
(57)【要約】
【課題】 従来、共通の負荷に対して複数個の直流安定
化電源を並列接続して使用する場合には、電力消費の大
きい電源に合わせた放熱板を全ての電源に付設しなけれ
ばならず小型化の妨げになっていた。 【解決手段】 共通の負荷７に対して、複数個が並列接
続されて使用される直流安定化電源であって、入力端子
ＶINと出力端子ＶOUT間に介挿された出力用トランジス
タ１に流れる電流が、並列接続された他の電源の出力用
トランジスタ１’に流れる電流と同じになるように、入
出力端子間に、出力用トランジスタ１と直列に接続され
るフィードバック機能用の検出抵抗８が挿入されてなる
ことを特徴とする。
化電源を並列接続して使用する場合には、電力消費の大
きい電源に合わせた放熱板を全ての電源に付設しなけれ
ばならず小型化の妨げになっていた。 【解決手段】 共通の負荷７に対して、複数個が並列接
続されて使用される直流安定化電源であって、入力端子
ＶINと出力端子ＶOUT間に介挿された出力用トランジス
タ１に流れる電流が、並列接続された他の電源の出力用
トランジスタ１’に流れる電流と同じになるように、入
出力端子間に、出力用トランジスタ１と直列に接続され
るフィードバック機能用の検出抵抗８が挿入されてなる
ことを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、電子機器等に広く
使用される直流安定化電源に関し、特に複数の電源を並
列接続して使用する場合の直流安定化電源の回路構成に
関する。
使用される直流安定化電源に関し、特に複数の電源を並
列接続して使用する場合の直流安定化電源の回路構成に
関する。
【０００２】
【従来の技術】電子機器等において、必要とされる安定
化電源を得るには、一般にレギュレータが用いられてい
る。入力電圧より低い出力電圧を取り出す降圧型のレギ
ュレータは大きくわけて２つの方式がある。１つはシリ
ーズ方式でノイズが少なく、回路設計が簡単且つ容易
で、入力−出力間電圧差が小さい用途に最も効力を発揮
する。２つ目はチョッパ方式（スイッチング方式）で、
入力−出力間電圧差が大きい用途で使用する際に効率が
良い。以下に、従来例によるシリーズレギュレータにつ
いて説明する。
化電源を得るには、一般にレギュレータが用いられてい
る。入力電圧より低い出力電圧を取り出す降圧型のレギ
ュレータは大きくわけて２つの方式がある。１つはシリ
ーズ方式でノイズが少なく、回路設計が簡単且つ容易
で、入力−出力間電圧差が小さい用途に最も効力を発揮
する。２つ目はチョッパ方式（スイッチング方式）で、
入力−出力間電圧差が大きい用途で使用する際に効率が
良い。以下に、従来例によるシリーズレギュレータにつ
いて説明する。
【０００３】図５に示すように、電圧Ｖ0が入力される
入力端子ＶINと出力端子ＶOUTとの間に、出力用トラン
ジスタ１（ＰＮＰ型）が介挿されている。そして、出力
端子ＶOUTには、直列接続された分圧用の抵抗２及び３
がＧＮＤとの間に介挿されている。分圧抵抗２及び３間
の接続点は誤差増幅器（ＥＲＲＯＲ ＡＭＰ）４の−端
子（反転入力端子）に接続されている。この誤差増幅器
４の＋端子とＧＮＤとの間には基準電圧源５が設けられ
ている。
入力端子ＶINと出力端子ＶOUTとの間に、出力用トラン
ジスタ１（ＰＮＰ型）が介挿されている。そして、出力
端子ＶOUTには、直列接続された分圧用の抵抗２及び３
がＧＮＤとの間に介挿されている。分圧抵抗２及び３間
の接続点は誤差増幅器（ＥＲＲＯＲ ＡＭＰ）４の−端
子（反転入力端子）に接続されている。この誤差増幅器
４の＋端子とＧＮＤとの間には基準電圧源５が設けられ
ている。
【０００４】そして、誤差増幅器４の出力端子は出力用
トランジスタ制御部６に接続されている。出力用トラン
ジスタ制御部６において、誤差増幅器４の出力はＮＰＮ
型トランジスタ６１のコレクタに接続されている。さら
に、このコレクタはＮＰＮ型トランジスタ６２のベース
に接続されている。また、ＮＰＮ型トランジスタ６１の
エミッタは接地されている。
トランジスタ制御部６に接続されている。出力用トラン
ジスタ制御部６において、誤差増幅器４の出力はＮＰＮ
型トランジスタ６１のコレクタに接続されている。さら
に、このコレクタはＮＰＮ型トランジスタ６２のベース
に接続されている。また、ＮＰＮ型トランジスタ６１の
エミッタは接地されている。
【０００５】一方、ＮＰＮ型トランジスタ６２のコレク
タは出力用トランジスタ１のコレクタに接続されてい
る。ＮＰＮ型トランジスタ６１のベースとＮＰＮ型トラ
ンジスタ６２のエミッタとの間には抵抗６３が介挿され
ている。
タは出力用トランジスタ１のコレクタに接続されてい
る。ＮＰＮ型トランジスタ６１のベースとＮＰＮ型トラ
ンジスタ６２のエミッタとの間には抵抗６３が介挿され
ている。
【０００６】ＮＰＮ型トランジスタ６２のエミッタはＮ
ＰＮ型トランジスタ６４のベースに接続されている。こ
のＮＰＮ型トランジスタ６４のコレクタは出力用トラン
ジスタ１のベースに接続されている。また、ＮＰＮ型ト
ランジスタ６１のベースとＧＮＤ間に直列に介挿された
抵抗６５、６６の接続点とＮＰＮ型トランジスタ６４の
エミッタとが接続されている。抵抗６６の他端は接地さ
れている。
ＰＮ型トランジスタ６４のベースに接続されている。こ
のＮＰＮ型トランジスタ６４のコレクタは出力用トラン
ジスタ１のベースに接続されている。また、ＮＰＮ型ト
ランジスタ６１のベースとＧＮＤ間に直列に介挿された
抵抗６５、６６の接続点とＮＰＮ型トランジスタ６４の
エミッタとが接続されている。抵抗６６の他端は接地さ
れている。
【０００７】なお、図中、７は出力端子ＶOUTに接続さ
れた負荷である。点線で囲んだ部分がレギュレータ部１
である。
れた負荷である。点線で囲んだ部分がレギュレータ部１
である。
【０００８】上記回路の基本動作について説明すると、
まず、入力端子ＶINに電圧Ｖ0が印加されると、シリー
ズレギュレータは起動し、出力側に接続されている分圧
抵抗２、３により誤差増幅器４の反転入力にフィードバ
ックされる。ここで、図６（ａ）に示すような出力電圧
波形に対して、誤差増幅器４からは図６（ｂ）に示すよ
うな波形の信号Ｓが出力され、出力用トランジスタ制御
部６のＮＰＮ型トランジスタ６４のベース電流を調節
し、最終的に出力用トランジスタ１のベース電流を調節
していく。そして、出力電圧波形が完全に立ち上がった
ところで、ベース電流は一定値に落ち着く。
まず、入力端子ＶINに電圧Ｖ0が印加されると、シリー
ズレギュレータは起動し、出力側に接続されている分圧
抵抗２、３により誤差増幅器４の反転入力にフィードバ
ックされる。ここで、図６（ａ）に示すような出力電圧
波形に対して、誤差増幅器４からは図６（ｂ）に示すよ
うな波形の信号Ｓが出力され、出力用トランジスタ制御
部６のＮＰＮ型トランジスタ６４のベース電流を調節
し、最終的に出力用トランジスタ１のベース電流を調節
していく。そして、出力電圧波形が完全に立ち上がった
ところで、ベース電流は一定値に落ち着く。
【０００９】もし、出力短絡事故等により、出力電圧が
下がると、誤差増幅器４の出力が上昇し、ＮＰＮ型トラ
ンジスタ６４のコレクタ電流が増加することにより出力
用トランジスタ１のベース電流を増加させようとする
が、抵抗６６の電圧も上昇することにより、ＮＰＮ型ト
ランジスタ６１がＯＮし、誤差増幅器４の出力が下がる
ため、ＮＰＮ型トランジスタ６４のベース電流が減少
し、出力用トランジスタ１のベース電流が減少すること
により出力用トランジスタ１のコレクタ電流が減少す
る。この結果、このシリーズレギュレータにおいては、
図７に示すようなフの字特性の過電流保護特性が得られ
る。
下がると、誤差増幅器４の出力が上昇し、ＮＰＮ型トラ
ンジスタ６４のコレクタ電流が増加することにより出力
用トランジスタ１のベース電流を増加させようとする
が、抵抗６６の電圧も上昇することにより、ＮＰＮ型ト
ランジスタ６１がＯＮし、誤差増幅器４の出力が下がる
ため、ＮＰＮ型トランジスタ６４のベース電流が減少
し、出力用トランジスタ１のベース電流が減少すること
により出力用トランジスタ１のコレクタ電流が減少す
る。この結果、このシリーズレギュレータにおいては、
図７に示すようなフの字特性の過電流保護特性が得られ
る。
【００１０】
【発明が解決しようとする課題】ところで、上述のよう
な従来のレギュレータを、図８に示すように並列接続
（レギュレータＡ及びＢ）で用いようとすると、各レギ
ュレータ部Ａ及びＢの基準電圧５、５’、抵抗２、
２’、抵抗３、３’のバラツキにより出力電圧設定が微
妙に異なるために、始めに出力電圧設定が高い方のレギ
ュレータから負荷７に電流が供給され、この高い出力電
圧設定のレギュレータの出力電圧が過電流制限等により
低い方の出力電圧設定レギュレータの出力電圧と同じに
なってから片方のレギュレータに電流が流れる。
な従来のレギュレータを、図８に示すように並列接続
（レギュレータＡ及びＢ）で用いようとすると、各レギ
ュレータ部Ａ及びＢの基準電圧５、５’、抵抗２、
２’、抵抗３、３’のバラツキにより出力電圧設定が微
妙に異なるために、始めに出力電圧設定が高い方のレギ
ュレータから負荷７に電流が供給され、この高い出力電
圧設定のレギュレータの出力電圧が過電流制限等により
低い方の出力電圧設定レギュレータの出力電圧と同じに
なってから片方のレギュレータに電流が流れる。
【００１１】この電流のアンバランスにより、片方のレ
ギュレータの方の発熱が大きくなってしまい、信頼性上
好ましくない。このため、従来は、上記電流集中による
大きな発熱がいづれのレギュレータに生じてもよいよう
に、両方のレギュレータに対して大きな放熱板を設ける
ようにしていた。
ギュレータの方の発熱が大きくなってしまい、信頼性上
好ましくない。このため、従来は、上記電流集中による
大きな発熱がいづれのレギュレータに生じてもよいよう
に、両方のレギュレータに対して大きな放熱板を設ける
ようにしていた。
【００１２】例えば、図９（ａ）及び（ｂ）のような特
性を有するレギュレータＡ及びＢを用いて並列接続によ
り入力電圧１０Ｖから出力電圧５Ｖ、出力電流２Ａで使
用した場合を考えると、レギュレータＡの方がレギュレ
ータＢより出力電圧設定が高いために出力電流１．５Ａ
まではレギュレータＡで電流が供給され、過電流制限に
より出力電圧が下がると、レギュレータＢから電流が供
給される。
性を有するレギュレータＡ及びＢを用いて並列接続によ
り入力電圧１０Ｖから出力電圧５Ｖ、出力電流２Ａで使
用した場合を考えると、レギュレータＡの方がレギュレ
ータＢより出力電圧設定が高いために出力電流１．５Ａ
まではレギュレータＡで電流が供給され、過電流制限に
より出力電圧が下がると、レギュレータＢから電流が供
給される。
【００１３】ここで、各々のレギュレータの損失を計算
すると、レギュレータＡについては５Ｖ×１．５Ａ＝
７．５Ｗであり、レギュレータＢについては５Ｖ×０．
５Ａ＝２．５Ｗとなる（図９（ｃ））。
すると、レギュレータＡについては５Ｖ×１．５Ａ＝
７．５Ｗであり、レギュレータＢについては５Ｖ×０．
５Ａ＝２．５Ｗとなる（図９（ｃ））。
【００１４】通常、どちらのレギュレータの方が出力電
圧設定が高いか分からないので、各々のレギュレータに
損失７．５Ｗでも十分放熱できる放熱板をとりつけなけ
ればならない。ここで、例えば、レギュレータのジャン
クション−ケース間の熱抵抗（θj-c）を５℃／Ｗと
し、温度上昇（ΔＴ）＝１００℃とした場合の放熱板の
大きさは以下のようにして算出される。
圧設定が高いか分からないので、各々のレギュレータに
損失７．５Ｗでも十分放熱できる放熱板をとりつけなけ
ればならない。ここで、例えば、レギュレータのジャン
クション−ケース間の熱抵抗（θj-c）を５℃／Ｗと
し、温度上昇（ΔＴ）＝１００℃とした場合の放熱板の
大きさは以下のようにして算出される。
【００１５】まず、ケース−周囲間熱抵抗（θj-c）を
求めると、ケース−周囲間熱抵抗（θj-c）＝（温度上
昇（ΔＴ）／損失（Ｐ））−（ジャンクション−ケース
間の熱抵抗（θj-c））＝１００℃／７．５Ｗ−５℃／
Ｗ＝８．３℃／Ｗとなる。
求めると、ケース−周囲間熱抵抗（θj-c）＝（温度上
昇（ΔＴ）／損失（Ｐ））−（ジャンクション−ケース
間の熱抵抗（θj-c））＝１００℃／７．５Ｗ−５℃／
Ｗ＝８．３℃／Ｗとなる。
【００１６】ここで、図１０を参照すると、放熱板面積
としては、２ｍｍ厚のアルミ放熱板を使用したときに、
各レギュレータに対してそれぞれ５０ｃｍ2必要である
ことがわかる。このように、従来のレギュレータを並列
させて使用する場合には、かなり大きな放熱板を必要と
し、しかも、一方のレギュレータにとっては不要な大き
さをとることとなり、無駄な面積を要する上、小型化の
妨げになっていた。
としては、２ｍｍ厚のアルミ放熱板を使用したときに、
各レギュレータに対してそれぞれ５０ｃｍ2必要である
ことがわかる。このように、従来のレギュレータを並列
させて使用する場合には、かなり大きな放熱板を必要と
し、しかも、一方のレギュレータにとっては不要な大き
さをとることとなり、無駄な面積を要する上、小型化の
妨げになっていた。
【００１７】そこで、本発明の目的は、特に並列接続し
て使用する場合の放熱板の小型化を図れるレギュレータ
を提供することにある。
て使用する場合の放熱板の小型化を図れるレギュレータ
を提供することにある。
【００１８】
【課題を解決するための手段】上記目的を達成するため
に本発明による直流安定化電源は、共通の負荷に対し
て、複数個が並列接続されて使用されるものであって、
入力端子と出力端子間に介挿された出力用トランジスタ
に流れる電流が、前記並列接続された他の電源の出力用
トランジスタに流れる電流と同じになるように、前記入
出力端子間に、前記出力用トランジスタと直列に接続さ
れるフィードバック機能用の検出抵抗が挿入されてなる
ことを特徴とする。
に本発明による直流安定化電源は、共通の負荷に対し
て、複数個が並列接続されて使用されるものであって、
入力端子と出力端子間に介挿された出力用トランジスタ
に流れる電流が、前記並列接続された他の電源の出力用
トランジスタに流れる電流と同じになるように、前記入
出力端子間に、前記出力用トランジスタと直列に接続さ
れるフィードバック機能用の検出抵抗が挿入されてなる
ことを特徴とする。
【００１９】より具体的には、入力端子と出力端子間に
エミッタ−コレクタが介挿された出力用トランジスタに
流れる電流が、前記並列接続された他の電源の出力用ト
ランジスタに流れる電流と同じになるように、前記入出
力端子間において前記出力用トランジスタと直列に接続
されるフィードバック機能用の検出抵抗と、前記出力用
トランジスタのベースに出力部が接続された誤差増幅器
とを有し、該誤差増幅器が、出力電圧及び前記検出抵抗
における電圧降下値に応じて前記出力トランジスタのベ
ース電流を制御することを特徴とする。
エミッタ−コレクタが介挿された出力用トランジスタに
流れる電流が、前記並列接続された他の電源の出力用ト
ランジスタに流れる電流と同じになるように、前記入出
力端子間において前記出力用トランジスタと直列に接続
されるフィードバック機能用の検出抵抗と、前記出力用
トランジスタのベースに出力部が接続された誤差増幅器
とを有し、該誤差増幅器が、出力電圧及び前記検出抵抗
における電圧降下値に応じて前記出力トランジスタのベ
ース電流を制御することを特徴とする。
【００２０】さらに、前記誤差増幅器の非反転入力端子
に、前記出力電圧の分圧が入力される一方、反転端子に
基準電源部が設けられ、該基準電源部が前記検出抵抗の
電圧降下値によって制御されることを特徴とする。
に、前記出力電圧の分圧が入力される一方、反転端子に
基準電源部が設けられ、該基準電源部が前記検出抵抗の
電圧降下値によって制御されることを特徴とする。
【００２１】
【発明の実施の形態】本発明の一実施例について、図１
を参照して説明する。図１は本実施例によるレギュレー
タ（Ｐ及びＱ）を２つ並列に接続した状態を示す回路図
である。ここでは、片側のレギュレータの回路構成（レ
ギュレータＰ）について説明する。なお、図１に示す従
来例と同一機能部分には同一記号を付している。
を参照して説明する。図１は本実施例によるレギュレー
タ（Ｐ及びＱ）を２つ並列に接続した状態を示す回路図
である。ここでは、片側のレギュレータの回路構成（レ
ギュレータＰ）について説明する。なお、図１に示す従
来例と同一機能部分には同一記号を付している。
【００２２】図７に示すように、電圧Ｖ0が入力される
入力端子ＶINと出力端子ＶOUTとの間に、出力用トラン
ジスタ１（ＰＮＰ型）及び検出抵抗８が介挿されてい
る。そして、出力端子ＶOUTには、直列接続された分圧
抵抗２及び３がＧＮＤとの間に介挿されている。分圧抵
抗２及び３間の接続点は第１の誤差増幅器（ＥＲＲＯＲ
ＡＭＰ）９の−端子に接続されている。この誤差増幅器
９の＋端子とＧＮＤとの間には基準電圧源１０が設けら
れている。
入力端子ＶINと出力端子ＶOUTとの間に、出力用トラン
ジスタ１（ＰＮＰ型）及び検出抵抗８が介挿されてい
る。そして、出力端子ＶOUTには、直列接続された分圧
抵抗２及び３がＧＮＤとの間に介挿されている。分圧抵
抗２及び３間の接続点は第１の誤差増幅器（ＥＲＲＯＲ
ＡＭＰ）９の−端子に接続されている。この誤差増幅器
９の＋端子とＧＮＤとの間には基準電圧源１０が設けら
れている。
【００２３】そして、誤差増幅器９の出力端子は出力用
トランジスタ１のベースに接続されている。
トランジスタ１のベースに接続されている。
【００２４】さらにこの回路では、＋端子が出力端子Ｖ
OUTに、また−端子が検出抵抗８と出力用トランジスタ
１のコレクタとの接続点に接続されている第２の誤差増
幅器１１が設けられている。第２の誤差増幅器１１の出
力は、外部引き出し用のＡＤＪ端子１に接続されている
とともに、第３の誤差増幅器１２の＋端子に接続されて
いる。第３の誤差増幅器１２の−端子は外部引き出し用
のＡＤＪ端子２に接続されている。さらに第３の誤差増
幅器１２の出力端子は基準電圧源１０に接続されてい
る。
OUTに、また−端子が検出抵抗８と出力用トランジスタ
１のコレクタとの接続点に接続されている第２の誤差増
幅器１１が設けられている。第２の誤差増幅器１１の出
力は、外部引き出し用のＡＤＪ端子１に接続されている
とともに、第３の誤差増幅器１２の＋端子に接続されて
いる。第３の誤差増幅器１２の−端子は外部引き出し用
のＡＤＪ端子２に接続されている。さらに第３の誤差増
幅器１２の出力端子は基準電圧源１０に接続されてい
る。
【００２５】上記回路が２つ並列接続された回路動作に
ついて、以下説明する。まず、２つの入力端子ＶIN、Ｖ
IN’に電圧Ｖ0が印加されると、各々のレギュレータ部
Ｐ及びＱは起動する。この時、各々のレギュレータ部Ｐ
及びＱの基準電圧源１０、１０’内の基準電圧には通
常、若干の差異があるので、ここでは、レギュレータＰ
の基準電圧１０＞レギュレータＱの基準電圧１０’の関
係になっているものと仮定する。
ついて、以下説明する。まず、２つの入力端子ＶIN、Ｖ
IN’に電圧Ｖ0が印加されると、各々のレギュレータ部
Ｐ及びＱは起動する。この時、各々のレギュレータ部Ｐ
及びＱの基準電圧源１０、１０’内の基準電圧には通
常、若干の差異があるので、ここでは、レギュレータＰ
の基準電圧１０＞レギュレータＱの基準電圧１０’の関
係になっているものと仮定する。
【００２６】ここで、出力電圧については共通であるの
で一定であるため、基準電圧が低いレギュレータＱの出
力は引き上げられて、基準電圧が高いレギュレータ部Ｐ
の出力電圧と等しくなる。すると、基準電圧が高い方の
レギュレータＰの出力用トランジスタ１にだけ電流が流
れる。
で一定であるため、基準電圧が低いレギュレータＱの出
力は引き上げられて、基準電圧が高いレギュレータ部Ｐ
の出力電圧と等しくなる。すると、基準電圧が高い方の
レギュレータＰの出力用トランジスタ１にだけ電流が流
れる。
【００２７】この結果、検出抵抗８による電圧降下が起
こり、その信号が第２の誤算増幅器１１を通り、第３の
誤差増幅器１２の非反転入力側にフィードバックされ
る。これと同時に、基準電圧が低い方のレギュレータＱ
の出力用トランジスタ１’には電流が流れていないの
で、検出抵抗８’による電圧降下は０なので、０の信号
が第２の誤差増幅器１１’を通り、第３の誤差増幅器１
２の非反転入力側にフィードバックされ、その内部の基
準電圧を変える。基準電圧制御回路１０の内部は図２の
ようになっている。
こり、その信号が第２の誤算増幅器１１を通り、第３の
誤差増幅器１２の非反転入力側にフィードバックされ
る。これと同時に、基準電圧が低い方のレギュレータＱ
の出力用トランジスタ１’には電流が流れていないの
で、検出抵抗８’による電圧降下は０なので、０の信号
が第２の誤差増幅器１１’を通り、第３の誤差増幅器１
２の非反転入力側にフィードバックされ、その内部の基
準電圧を変える。基準電圧制御回路１０の内部は図２の
ようになっている。
【００２８】即ち、第３の誤差増幅器１２の出力は抵抗
１０１を介してＮＰＮ型トランジスタ１０２のベースに
接続されている。このＮＰＮ型トランジスタ１０２のコ
レクタは第１の誤差増幅器１の−端子に接続され、エミ
ッタは接地されている。また、ＮＰＮ型トランジスタ１
０２のコレクタは抵抗１０３を介して基準電圧１０４に
接続されると同時に、抵抗１０５を介して接地されてい
る。基準電圧１０４の他方は接地されている。
１０１を介してＮＰＮ型トランジスタ１０２のベースに
接続されている。このＮＰＮ型トランジスタ１０２のコ
レクタは第１の誤差増幅器１の−端子に接続され、エミ
ッタは接地されている。また、ＮＰＮ型トランジスタ１
０２のコレクタは抵抗１０３を介して基準電圧１０４に
接続されると同時に、抵抗１０５を介して接地されてい
る。基準電圧１０４の他方は接地されている。
【００２９】また、第３の誤差増幅器１２の−端子は、
抵抗１０６を介してＰＮＰ型トランジスタ１０７のベー
スに接続されている。ＰＮＰ型トランジスタ１０７のエ
ミッタは、抵抗１０８を介して入力電圧より作り出され
た基準電圧１０４に接続されている。そして、ＰＮＰ型
トランジスタ１０７のコレクタは、ＮＰＮ型トランジス
タ１０９のベースに接続されているとともに、抵抗１１
０を介して接地されている。また、ＮＰＮ型トランジス
タ１０９のコレクタはＮＰＮ型トランジスタ１０２のベ
ースに接続され、エミッタは接地されている。
抵抗１０６を介してＰＮＰ型トランジスタ１０７のベー
スに接続されている。ＰＮＰ型トランジスタ１０７のエ
ミッタは、抵抗１０８を介して入力電圧より作り出され
た基準電圧１０４に接続されている。そして、ＰＮＰ型
トランジスタ１０７のコレクタは、ＮＰＮ型トランジス
タ１０９のベースに接続されているとともに、抵抗１１
０を介して接地されている。また、ＮＰＮ型トランジス
タ１０９のコレクタはＮＰＮ型トランジスタ１０２のベ
ースに接続され、エミッタは接地されている。
【００３０】この回路構成において、第３の誤差増幅器
１２からの出力信号によりトランジスタ１０２はＯＮ
し、それに見合ったコレクタ−エミッタ間電圧が第１の
誤差増幅器９の反転出力側に入力される。これと同時
に、第３の誤差増幅器１２の反転入力側はローレベルと
なるのでＰＮＰ型トランジスタ１０７はＯＮする。
１２からの出力信号によりトランジスタ１０２はＯＮ
し、それに見合ったコレクタ−エミッタ間電圧が第１の
誤差増幅器９の反転出力側に入力される。これと同時
に、第３の誤差増幅器１２の反転入力側はローレベルと
なるのでＰＮＰ型トランジスタ１０７はＯＮする。
【００３１】そして、ＰＮＰ型トランジスタ１０７のコ
レクタ電流が抵抗１１０を流れ、ＮＰＮ型トランジスタ
１０９のベース−エミッタ間しきい値電圧ＶBE≒０．６
Ｖ以上になると、ＮＰＮ型トランジスタ１０９はＯＮす
る。
レクタ電流が抵抗１１０を流れ、ＮＰＮ型トランジスタ
１０９のベース−エミッタ間しきい値電圧ＶBE≒０．６
Ｖ以上になると、ＮＰＮ型トランジスタ１０９はＯＮす
る。
【００３２】これによりＮＰＮ型トランジスタ１０２の
ベース電流を微調整することができるので、ＮＰＮ型ト
ランジスタ１０２のコレクタ−エミッタ間電圧も微調整
できる。以上のように、基準電圧源１０内の基準電圧は
可変となっている。
ベース電流を微調整することができるので、ＮＰＮ型ト
ランジスタ１０２のコレクタ−エミッタ間電圧も微調整
できる。以上のように、基準電圧源１０内の基準電圧は
可変となっている。
【００３３】一方、第１の誤差増幅器９の非反転側に
は、出力電圧ＶOUTを分圧抵抗２（抵抗値Ｒ１）、３
（抵抗値Ｒ２）の分圧抵抗比で分圧した値、Ｒ１／（Ｒ
１＋Ｒ２）×ＶOUTの信号が入力される。そして、Ｒ１
／（Ｒ１＋Ｒ２）×ＶOUTの信号に比べ反転側に入った
信号の方が小さいので、出力側にハイレベルの信号が出
力されるので、出力用トランジスタ１に流れるベース電
流が絞られる（この時、レギュレータＱの動作は、誤差
増幅器１１’の反転、非反転入力ともに０であるため、
誤差増幅器１１’の出力も０なので、基準電圧源１０’
内の基準電圧は入力電圧Ｖ0より作りだされた値となっ
ている。この時点ではレギュレータＱの基準電圧が高い
ので、出力用トランジスタ１’には電流はほとんど流れ
ていない）。
は、出力電圧ＶOUTを分圧抵抗２（抵抗値Ｒ１）、３
（抵抗値Ｒ２）の分圧抵抗比で分圧した値、Ｒ１／（Ｒ
１＋Ｒ２）×ＶOUTの信号が入力される。そして、Ｒ１
／（Ｒ１＋Ｒ２）×ＶOUTの信号に比べ反転側に入った
信号の方が小さいので、出力側にハイレベルの信号が出
力されるので、出力用トランジスタ１に流れるベース電
流が絞られる（この時、レギュレータＱの動作は、誤差
増幅器１１’の反転、非反転入力ともに０であるため、
誤差増幅器１１’の出力も０なので、基準電圧源１０’
内の基準電圧は入力電圧Ｖ0より作りだされた値となっ
ている。この時点ではレギュレータＱの基準電圧が高い
ので、出力用トランジスタ１’には電流はほとんど流れ
ていない）。
【００３４】すると、今度は基準電圧の低い方の出力用
トランジスタ１’にも電流が流れ始める。この動作の繰
り返しにより、互いのレギュレータＰ，Ｑの出力用トラ
ンジスタ１，１’に均等な電流が流れるようになる。こ
の結果、互いのレギュレータ内の基準電圧のバラツキに
関係なく均等な電流を供給できるようになる。
トランジスタ１’にも電流が流れ始める。この動作の繰
り返しにより、互いのレギュレータＰ，Ｑの出力用トラ
ンジスタ１，１’に均等な電流が流れるようになる。こ
の結果、互いのレギュレータ内の基準電圧のバラツキに
関係なく均等な電流を供給できるようになる。
【００３５】また、そうなることで、並列接続時の互い
のレギュレータの損失、例えばシリーズレギュレータの
場合、Ｐ＝（ＶIN−ＶOUT）×ＩOUTより、ＩOUTは互い
に均等になり、損失は等しくなる。レギュレータの場
合、損失は熱として放出されるので、均等な熱分散が可
能となり放熱設計も同じとなる。
のレギュレータの損失、例えばシリーズレギュレータの
場合、Ｐ＝（ＶIN−ＶOUT）×ＩOUTより、ＩOUTは互い
に均等になり、損失は等しくなる。レギュレータの場
合、損失は熱として放出されるので、均等な熱分散が可
能となり放熱設計も同じとなる。
【００３６】以上のように、各々電流を均等化したとき
には、各々の損失は５Ｗ（５Ｖ×１Ａ）となり、放熱板
の大きさは以下のようになる。
には、各々の損失は５Ｗ（５Ｖ×１Ａ）となり、放熱板
の大きさは以下のようになる。
【００３７】まず、ケース−周囲間熱抵抗（θj-c）を
求めると、ケース−周囲間熱抵抗（θj-c）＝（温度上
昇（ΔＴ）／損失（Ｐ））−（ジャンクション−ケース
間の熱抵抗（θj-c））＝１００℃／５Ｗ−５℃／Ｗ＝
１５℃／Ｗとなる。
求めると、ケース−周囲間熱抵抗（θj-c）＝（温度上
昇（ΔＴ）／損失（Ｐ））−（ジャンクション−ケース
間の熱抵抗（θj-c））＝１００℃／５Ｗ−５℃／Ｗ＝
１５℃／Ｗとなる。
【００３８】ここで、図１０を参照すると、放熱板面積
としては、２ｍｍ厚のアルミ放熱板を使用したときに、
２０ｃｍ2必要であることがわかる。図５の従来例で必
要な放熱板の面積は５０ｃｍ2であったので、これに比
較して１／２以下の面積とすることができ、小型化を図
れる。また、放熱設計が同じにできることでコストも安
くできる。
としては、２ｍｍ厚のアルミ放熱板を使用したときに、
２０ｃｍ2必要であることがわかる。図５の従来例で必
要な放熱板の面積は５０ｃｍ2であったので、これに比
較して１／２以下の面積とすることができ、小型化を図
れる。また、放熱設計が同じにできることでコストも安
くできる。
【００３９】また、単独で使用する場合は、第２の誤差
増幅器１１の反転入力部をＧＮＤに接地することによっ
て、検出抵抗８に過電流が流れた場合、その電圧降下分
が第２の誤差増幅器１１を通り、第３の誤差増幅器１２
から基準電圧源１０にフィードバックされ、ＮＰＮ型ト
ランジスタ１０２をＯＮさせ、それに見合ったコレクタ
−エミッタ間電圧が第１の誤差増幅器９の反転出力側に
入力される。
増幅器１１の反転入力部をＧＮＤに接地することによっ
て、検出抵抗８に過電流が流れた場合、その電圧降下分
が第２の誤差増幅器１１を通り、第３の誤差増幅器１２
から基準電圧源１０にフィードバックされ、ＮＰＮ型ト
ランジスタ１０２をＯＮさせ、それに見合ったコレクタ
−エミッタ間電圧が第１の誤差増幅器９の反転出力側に
入力される。
【００４０】ここで、非反転側の出力電圧ＶOUTを分圧
抵抗比で分圧した値Ｒ１／（Ｒ１＋Ｒ２）×ＶOUTの信
号の方が大きいので、出力用トランジスタ１に流れる電
流が絞られる。出力用トランジスタ１のベース電流を絞
ることによって、図７に示すようなフの字特性をもつ過
電流保護機能として働く。
抵抗比で分圧した値Ｒ１／（Ｒ１＋Ｒ２）×ＶOUTの信
号の方が大きいので、出力用トランジスタ１に流れる電
流が絞られる。出力用トランジスタ１のベース電流を絞
ることによって、図７に示すようなフの字特性をもつ過
電流保護機能として働く。
【００４１】なお、上記実施例においては２つのレギュ
レータＰ、Ｑを並列接続した例を示したが、図３のよう
に、３つ以上の多並列接続（レギュレータＰ、Ｑ、Ｒ）
も可能である。この構成では、まず、レギュレータＰの
第３の誤差増幅器１２の反転入力と、レギュレータＱの
誤差増幅器１２’の非反転入力とを接続している。そし
て、同誤差増幅器１２’の反転入力とレギュレータＲの
誤差増幅器１２”の非反転入力とを接続している。さら
に同誤差増幅器１２”の反転入力をＧＮＤに接続した構
成としている。動作原理は、図１の実施例と同じであ
る。
レータＰ、Ｑを並列接続した例を示したが、図３のよう
に、３つ以上の多並列接続（レギュレータＰ、Ｑ、Ｒ）
も可能である。この構成では、まず、レギュレータＰの
第３の誤差増幅器１２の反転入力と、レギュレータＱの
誤差増幅器１２’の非反転入力とを接続している。そし
て、同誤差増幅器１２’の反転入力とレギュレータＲの
誤差増幅器１２”の非反転入力とを接続している。さら
に同誤差増幅器１２”の反転入力をＧＮＤに接続した構
成としている。動作原理は、図１の実施例と同じであ
る。
【００４２】図４（ａ）及び（ｂ）はそれぞれ、図１の
回路を具体的に実施した場合の外観を示す上面図及び側
面図である。
回路を具体的に実施した場合の外観を示す上面図及び側
面図である。
【００４３】上記実施例１のような回路構成を有する直
流安定化電源回路は、図４に示すような１チップ化され
たレギュレータ部２０を構成することができる。上記レ
ギュレータ部２０は銀ペースト２１からなる接合部で金
属フレーム２２上にダイボンディングにより固着されて
いる。金属フレーム２２は端の部位が延設されてアウタ
ーリードフレーム２３を形成しており、この部分がグラ
ンド端子ＧＮＤとなっている。
流安定化電源回路は、図４に示すような１チップ化され
たレギュレータ部２０を構成することができる。上記レ
ギュレータ部２０は銀ペースト２１からなる接合部で金
属フレーム２２上にダイボンディングにより固着されて
いる。金属フレーム２２は端の部位が延設されてアウタ
ーリードフレーム２３を形成しており、この部分がグラ
ンド端子ＧＮＤとなっている。
【００４４】また、アウターリードフレーム２４は入力
端子ＶIN、アウターリードフレーム２５は出力端子Ｖ
OUT、アウターリードフレーム２６は常に出力側に流れ
ている電流の電圧降下をフィードバックすることで過電
流保護を行う機能を有するＡＤＪ１端子に、また、アウ
ターリードフレーム２７は並列接続時に他方の電圧降下
を上記誤差増幅器１２の反転入力にフィードバックする
ＡＤＪ２端子に接続されている。アウターリードフレー
ムは、アウターリードフレーム２３と平行に設けられて
いる。
端子ＶIN、アウターリードフレーム２５は出力端子Ｖ
OUT、アウターリードフレーム２６は常に出力側に流れ
ている電流の電圧降下をフィードバックすることで過電
流保護を行う機能を有するＡＤＪ１端子に、また、アウ
ターリードフレーム２７は並列接続時に他方の電圧降下
を上記誤差増幅器１２の反転入力にフィードバックする
ＡＤＪ２端子に接続されている。アウターリードフレー
ムは、アウターリードフレーム２３と平行に設けられて
いる。
【００４５】レギュレータ部２１は、入力となるコンタ
クト部がアウターリード２４に接続され、出力となるコ
ンタクト部はアウターリード２５に接続され、ＧＮＤ用
のコンタクト部は金属フレーム２２に接続され、出力側
に流れている電流の電圧降下をフィードバックすること
で過電流保護等を行うコンタクト部はアウターリード２
６に接続され、並列接続時に他方の電圧降下を上記誤差
増幅器１２の反転入力にフィードバックするコンタクト
部はアウターリード２７に接続されている。上記の各接
続は、金属ワイア２８によってワイアボンディングされ
ている。
クト部がアウターリード２４に接続され、出力となるコ
ンタクト部はアウターリード２５に接続され、ＧＮＤ用
のコンタクト部は金属フレーム２２に接続され、出力側
に流れている電流の電圧降下をフィードバックすること
で過電流保護等を行うコンタクト部はアウターリード２
６に接続され、並列接続時に他方の電圧降下を上記誤差
増幅器１２の反転入力にフィードバックするコンタクト
部はアウターリード２７に接続されている。上記の各接
続は、金属ワイア２８によってワイアボンディングされ
ている。
【００４６】パッケージはエポキシ樹脂２９の外装樹脂
からなっており、トランスファーモールド等の工程によ
り形成されている。
からなっており、トランスファーモールド等の工程によ
り形成されている。
【００４７】
【発明の効果】以上説明したように、本発明によれば、
従来の直流安定化電源では避けられていた並列接続を、
製品レベルで実施可能とできる。即ち、並列接続におい
て互いに均等な電流を供給できることから、均等な熱分
散が可能で、同じ放熱設計ができるため、低コスト化、
簡易な回路設計、小型化、安全性の向上が図れる。
従来の直流安定化電源では避けられていた並列接続を、
製品レベルで実施可能とできる。即ち、並列接続におい
て互いに均等な電流を供給できることから、均等な熱分
散が可能で、同じ放熱設計ができるため、低コスト化、
簡易な回路設計、小型化、安全性の向上が図れる。
【図１】本発明の一実施例による直流安定化電源を２個
接続して使用する状態を示す回路図。
接続して使用する状態を示す回路図。
【図２】図１の回路の一部の詳細な回路図。
【図３】本発明の一実施例による直流安定化電源を３個
接続して使用する状態を示す回路図。
接続して使用する状態を示す回路図。
【図４】（ａ）及び（ｂ）はそれぞれ、本発明の一実施
例による安定化電源回路の具体的な外観を示す上面図及
び側面図。
例による安定化電源回路の具体的な外観を示す上面図及
び側面図。
【図５】従来例による安定化電源回路の回路図。
【図６】（ａ）及び（ｂ）はそれぞれ、図５の回路にお
ける出力電圧波形図及び誤差増幅器の出力波形図。
ける出力電圧波形図及び誤差増幅器の出力波形図。
【図７】図５の回路において得られるフの字特性図。
【図８】図５の回路を２つ接続した状態を示す回路図。
【図９】（ａ）乃至（ｃ）はそれぞれ、図８の回路にお
けるレギュレータＡのフの字特性図、レギュレータＢの
フの字特性図及び両者の比較説明図。
けるレギュレータＡのフの字特性図、レギュレータＢの
フの字特性図及び両者の比較説明図。
【図１０】放熱板の放熱板面積と熱抵抗との関係を示す
特性図。
特性図。
１、１’ 出力用トランジスタ ７ 負荷 ８、８’ 検出抵抗 ９、９’ 誤差増幅器 １０、１０’ 基準電圧源 ＶIN 入力端子 ＶOUT 出力端子
Claims (3)
- 【請求項１】 共通の負荷に対して、複数個が並列接続
されて使用される直流安定化電源であって、 入力端子と出力端子間に介挿された出力用トランジスタ
に流れる電流が、前記並列接続された他の電源の出力用
トランジスタに流れる電流と同じになるように、前記入
出力端子間に、前記出力用トランジスタと直列に接続さ
れるフィードバック機能用の検出抵抗が挿入されてなる
ことを特徴とする直流安定化電源。 - 【請求項２】 共通の負荷に対して、複数個が並列接続
されて使用される直流安定化電源であって、 入力端子と出力端子間にエミッタ−コレクタが介挿され
た出力用トランジスタに流れる電流が、前記並列接続さ
れた他の電源の出力用トランジスタに流れる電流と同じ
になるように、前記入出力端子間において前記出力用ト
ランジスタと直列に接続されるフィードバック機能用の
検出抵抗と、前記出力用トランジスタのベースに出力部
が接続された誤差増幅器とを有し、 該誤差増幅器が、出力電圧及び前記検出抵抗における電
圧降下値に応じて前記出力トランジスタのベース電流を
制御することを特徴とする直流安定化電源。 - 【請求項３】 前記誤差増幅器の非反転入力端子に、前
記出力電圧の分圧が入力される一方、反転端子に基準電
源部が設けられ、該基準電源部が前記検出抵抗の電圧降
下値によって制御されることを特徴とする請求項２に記
載の直流安定化電源。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06367997A JP3453039B2 (ja) | 1997-03-18 | 1997-03-18 | 直流安定化電源 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06367997A JP3453039B2 (ja) | 1997-03-18 | 1997-03-18 | 直流安定化電源 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10260743A true JPH10260743A (ja) | 1998-09-29 |
| JP3453039B2 JP3453039B2 (ja) | 2003-10-06 |
Family
ID=13236304
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06367997A Expired - Fee Related JP3453039B2 (ja) | 1997-03-18 | 1997-03-18 | 直流安定化電源 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3453039B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020004214A (ja) * | 2018-06-29 | 2020-01-09 | ローム株式会社 | リニアレギュレータ |
| JP2021061655A (ja) * | 2019-10-03 | 2021-04-15 | 株式会社豊田自動織機 | 電源装置 |
| WO2023140091A1 (ja) * | 2022-01-19 | 2023-07-27 | ローム株式会社 | リニア電源装置、および電源システム |
| US11853093B2 (en) | 2020-03-18 | 2023-12-26 | Nisshinbo Micro Devices Inc. | Power supply device provided with voltage controller using reference voltage circuit and current controller, and electronic apparatus with the power supply device |
-
1997
- 1997-03-18 JP JP06367997A patent/JP3453039B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020004214A (ja) * | 2018-06-29 | 2020-01-09 | ローム株式会社 | リニアレギュレータ |
| JP2021061655A (ja) * | 2019-10-03 | 2021-04-15 | 株式会社豊田自動織機 | 電源装置 |
| US11853093B2 (en) | 2020-03-18 | 2023-12-26 | Nisshinbo Micro Devices Inc. | Power supply device provided with voltage controller using reference voltage circuit and current controller, and electronic apparatus with the power supply device |
| WO2023140091A1 (ja) * | 2022-01-19 | 2023-07-27 | ローム株式会社 | リニア電源装置、および電源システム |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3453039B2 (ja) | 2003-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2901434B2 (ja) | 直流安定化電源装置 | |
| JP6058805B2 (ja) | ２段階低ドロップアウト線形電源システム及び方法 | |
| US4893211A (en) | Method and circuit for providing adjustable control of short circuit current through a semiconductor device | |
| JP2006053898A (ja) | 過電流保護回路およびそれを利用した電圧生成回路ならびに電子機器 | |
| JPWO2006016456A1 (ja) | 回路の保護方法、保護回路およびそれを利用した電源装置 | |
| US7626366B2 (en) | Power supply circuit capable of reducing the number of external components | |
| JPH10260743A (ja) | 直流安定化電源 | |
| JP2002095245A (ja) | Ｄｃ／ｄｃコンバータ | |
| US20230327554A1 (en) | Three output dc voltage supply with short circuit protection | |
| US11616436B2 (en) | Error amplifier with programmable on-chip and off-chip compensation | |
| JP3425961B2 (ja) | 制御回路装置 | |
| JPH05121650A (ja) | 半導体集積回路装置 | |
| US6373320B1 (en) | Circuit configuration for operating point stabilization of a transistor | |
| US20050226016A1 (en) | Precharge circuit that adjusts current with temperature | |
| JPS62245315A (ja) | 電圧安定化回路 | |
| JP2001216037A (ja) | レギュレータ | |
| JP2980183B2 (ja) | 直流安定化電源装置 | |
| JP3554251B2 (ja) | 安定化直流電源装置 | |
| JPH05283582A (ja) | 正負安定化電源装置 | |
| JP3203377B2 (ja) | 混成集積回路装置 | |
| JP2815092B2 (ja) | 電源装置 | |
| JP2591805Y2 (ja) | 電源電圧監視回路 | |
| JPH07147532A (ja) | 負サージクランプ回路 | |
| JPS6057247B2 (ja) | 増幅器の保護回路 | |
| JP3365865B2 (ja) | 定電圧電源回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070718 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20080718 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080718 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090718 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |