JP2002095245A - Ｄｃ／ｄｃコンバータ - Google Patents
Ｄｃ／ｄｃコンバータInfo
- Publication number
- JP2002095245A JP2002095245A JP2000275358A JP2000275358A JP2002095245A JP 2002095245 A JP2002095245 A JP 2002095245A JP 2000275358 A JP2000275358 A JP 2000275358A JP 2000275358 A JP2000275358 A JP 2000275358A JP 2002095245 A JP2002095245 A JP 2002095245A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- diode
- switching element
- converter
- main switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【課題】 簡単で部品点数の少ない回路構成により信頼
性が高く低損失かつノイズが発生しにくいＤＣ／ＤＣコ
ンバータを提供する。 【解決手段】 メインスイッチング素子Ｑの正極端子と
負極端子間（ａ−ｂ間）に入力直流電圧に帰還するよう
に電流が流れる第２のダイオードＤ１と抵抗Ｒの直列接
続からなるＲＤスナバ回路を設ける。これにより、整流
ダイオードＤの順・逆回復時間の遅れよりも数段に早く
Ｄ１が順応し、サージ電圧が発生する前に充分にＤ１が
働き、Ｑのサージ電圧は入力直流電圧にクランプされ
る。
性が高く低損失かつノイズが発生しにくいＤＣ／ＤＣコ
ンバータを提供する。 【解決手段】 メインスイッチング素子Ｑの正極端子と
負極端子間（ａ−ｂ間）に入力直流電圧に帰還するよう
に電流が流れる第２のダイオードＤ１と抵抗Ｒの直列接
続からなるＲＤスナバ回路を設ける。これにより、整流
ダイオードＤの順・逆回復時間の遅れよりも数段に早く
Ｄ１が順応し、サージ電圧が発生する前に充分にＤ１が
働き、Ｑのサージ電圧は入力直流電圧にクランプされ
る。
Description
【０００１】
【発明の属する技術分野】本発明は、直流電圧から異な
る直流電圧に変換するＤＣ／ＤＣコンバータに関するも
のである。
る直流電圧に変換するＤＣ／ＤＣコンバータに関するも
のである。
【０００２】
【従来の技術】スイッチングレギュレータは、ＩＣやト
ランジスタなどを使用した電子回路の電源に用いられる
もので、５Ｖ，１５Ｖ，２４Ｖなど低電圧の中小容量の
直流定電圧電源装置である。従来このような目的の電源
としてはシリーズレギュレータに代表されるドロッパ電
源が用いられてきた。
ランジスタなどを使用した電子回路の電源に用いられる
もので、５Ｖ，１５Ｖ，２４Ｖなど低電圧の中小容量の
直流定電圧電源装置である。従来このような目的の電源
としてはシリーズレギュレータに代表されるドロッパ電
源が用いられてきた。
【０００３】ドロッパ電源は部品点数が少なく簡単な回
路構成であるため、容易に設計試作することができる。
しかしこのシリーズレギュレータ方式は低効率、大型化
などの欠点があった。すなわち、この方式の電源の特徴
として発熱が大きく、放熱板が異常に大きくなってしま
い、出力電力にくらべ大型な電源になる。それは、単に
電圧降下分を、トランジスタ等の素子で電圧降下させて
いるために生じる。また、その変換効率は入出力の電圧
差によるものになる。例えば、入力２４ＶＤＣ，出力５
ＶＤＣであれば、５／２４×１００（％）≒２０．８％
程度の変換効率になる。
路構成であるため、容易に設計試作することができる。
しかしこのシリーズレギュレータ方式は低効率、大型化
などの欠点があった。すなわち、この方式の電源の特徴
として発熱が大きく、放熱板が異常に大きくなってしま
い、出力電力にくらべ大型な電源になる。それは、単に
電圧降下分を、トランジスタ等の素子で電圧降下させて
いるために生じる。また、その変換効率は入出力の電圧
差によるものになる。例えば、入力２４ＶＤＣ，出力５
ＶＤＣであれば、５／２４×１００（％）≒２０．８％
程度の変換効率になる。
【０００４】このような従来方式に代わるものとして、
最近ではスイッチングレギュレータが広く使われるよう
になった。スイッチングレギュレータは所望の直流電源
を得るために、出力状態を監視して定電圧になるように
スイッチングのＯＮデューティ又はスイッチング周波数
を制御するものである。
最近ではスイッチングレギュレータが広く使われるよう
になった。スイッチングレギュレータは所望の直流電源
を得るために、出力状態を監視して定電圧になるように
スイッチングのＯＮデューティ又はスイッチング周波数
を制御するものである。
【０００５】スイッチングレギュレータにはいろいろな
方式があるが、おおよそ５〜１０Ｗ程度以上の出力電力
のときはチョッパ回路が使用される。チョッパ回路の変
換効率は、入出力の電圧差によるが、上記の条件（入力
２４ＶＤＣ，出力５ＶＤＣ）では７０％程度は見込め
る。チョッパ回路は、ある周期でスイッチングして平滑
チョークのインダクタンスと平滑コンデンサで充放電
し、平滑、定電圧制御するスイッチングレギュレータで
ある。その回路は、昇圧型、降圧型とおおよそ２つのタ
イプに大別される。
方式があるが、おおよそ５〜１０Ｗ程度以上の出力電力
のときはチョッパ回路が使用される。チョッパ回路の変
換効率は、入出力の電圧差によるが、上記の条件（入力
２４ＶＤＣ，出力５ＶＤＣ）では７０％程度は見込め
る。チョッパ回路は、ある周期でスイッチングして平滑
チョークのインダクタンスと平滑コンデンサで充放電
し、平滑、定電圧制御するスイッチングレギュレータで
ある。その回路は、昇圧型、降圧型とおおよそ２つのタ
イプに大別される。
【０００６】チョッパ回路は、スイッチングレギュレー
タであるために、そのメインスイッチング素子の信頼性
が要求される。そのメインスイッチング素子は、負荷の
変化に応じて導通時間を変化させる制御方法、スイッチ
ング周波数を変化させたりする制御方法等がある。
タであるために、そのメインスイッチング素子の信頼性
が要求される。そのメインスイッチング素子は、負荷の
変化に応じて導通時間を変化させる制御方法、スイッチ
ング周波数を変化させたりする制御方法等がある。
【０００７】負荷の変化が緩やかな時は、負荷の大小の
変化幅が大きくても、メインスイッチング素子の信頼性
には問題がない。それは、各素子が素子として機能する
充分な時間があるためである。ところが、負荷の変化が
急峻な時は、メインスイッチング素子の信頼性に問題が
発生しやすい状態になる。それは、各素子が素子として
機能する充分な時間が不足するためである。
変化幅が大きくても、メインスイッチング素子の信頼性
には問題がない。それは、各素子が素子として機能する
充分な時間があるためである。ところが、負荷の変化が
急峻な時は、メインスイッチング素子の信頼性に問題が
発生しやすい状態になる。それは、各素子が素子として
機能する充分な時間が不足するためである。
【０００８】図６は、従来の一般的な降圧型チョッパ回
路の一例を示す回路図である。出力：ＯＵＴの負荷状態
が急変すると特に整流ダイオード：Ｄの順・逆回復が遅
れ、スルーパスになってしまう。この急峻な時間幅は数
十ｎｓｅｃとかなり時間の短い期間である。その期間に
おけるダイオード：Ｄは等価的にコンデンサであり、そ
のコンデンサとパターンのインダクタンスＬ（平滑チョ
ーク）の共振状態が発生し、メインスイッチング素子：
Ｑのａ−ｂ間にサージ電圧が印加されることになる。
路の一例を示す回路図である。出力：ＯＵＴの負荷状態
が急変すると特に整流ダイオード：Ｄの順・逆回復が遅
れ、スルーパスになってしまう。この急峻な時間幅は数
十ｎｓｅｃとかなり時間の短い期間である。その期間に
おけるダイオード：Ｄは等価的にコンデンサであり、そ
のコンデンサとパターンのインダクタンスＬ（平滑チョ
ーク）の共振状態が発生し、メインスイッチング素子：
Ｑのａ−ｂ間にサージ電圧が印加されることになる。
【０００９】このサージ電圧は、入力：ＩＮの電圧をオ
ーバーする過大なものである。その対策として従来は、
ａ−ｂ間に抵抗とコンデンサの直列接続からなるＲＣス
ナバ回路（スナッバ回路）を設けて、コンデンサでサー
ジを吸収平滑し、抵抗で熱に変え、また、コンデンサの
放電を行ない、スイッチング素子：Ｑの信頼性を向上さ
せてきた。それでもサージ電圧を抑圧できない場合に整
流ダイオード：Ｄ間、平滑チョーク：Ｌ間等にもＲＣス
ナバ回路を設けて対応してきた。
ーバーする過大なものである。その対策として従来は、
ａ−ｂ間に抵抗とコンデンサの直列接続からなるＲＣス
ナバ回路（スナッバ回路）を設けて、コンデンサでサー
ジを吸収平滑し、抵抗で熱に変え、また、コンデンサの
放電を行ない、スイッチング素子：Ｑの信頼性を向上さ
せてきた。それでもサージ電圧を抑圧できない場合に整
流ダイオード：Ｄ間、平滑チョーク：Ｌ間等にもＲＣス
ナバ回路を設けて対応してきた。
【００１０】
【発明が解決しようとする課題】しかし、負荷の状態や
負荷幅の増大、使用する装置の実装状態により上記のス
ナバ回路では対応できなくなっている。０〜数１００Ｗ
と比較的大きい負荷幅の電源をチョッパ回路で構成せざ
るを得ない場合、特に問題となってくるところである。
さらに、チョッパ回路はスイッチングレギュレータであ
るため、不要輻射、雑音端子電圧等のノイズ対応におい
てもメインスイッチング素子：Ｑのサージ電圧は厄介も
のである。急峻な電圧電流は、共振状態の鋭さが大き
く、パターンを不安定にし、アンテナ源要素が多くなる
ため、ノイズが発生する要因となっていた。
負荷幅の増大、使用する装置の実装状態により上記のス
ナバ回路では対応できなくなっている。０〜数１００Ｗ
と比較的大きい負荷幅の電源をチョッパ回路で構成せざ
るを得ない場合、特に問題となってくるところである。
さらに、チョッパ回路はスイッチングレギュレータであ
るため、不要輻射、雑音端子電圧等のノイズ対応におい
てもメインスイッチング素子：Ｑのサージ電圧は厄介も
のである。急峻な電圧電流は、共振状態の鋭さが大き
く、パターンを不安定にし、アンテナ源要素が多くなる
ため、ノイズが発生する要因となっていた。
【００１１】本発明は、従来の直流電源装置における上
述の問題を解決すべく、簡単で部品点数の少ない回路構
成により信頼性が高く低損失かつノイズが発生しにくい
ＤＣ／ＤＣコンバータを提供することを課題とする。
述の問題を解決すべく、簡単で部品点数の少ない回路構
成により信頼性が高く低損失かつノイズが発生しにくい
ＤＣ／ＤＣコンバータを提供することを課題とする。
【００１２】
【課題を解決するための手段】前記の課題は、本発明に
より、直流電圧から降下する直流電圧に変換するＤＣ／
ＤＣコンバータであって、入力直流電圧をスイッチング
するメインスイッチング素子、平滑チョークコイル、平
滑コンデンサ及び整流ダイオードを有し、出力直流電圧
が定電圧となるように制御する降圧型チョッパ回路から
なるＤＣ／ＤＣコンバータにおいて、前記メインスイッ
チング素子の正極端子と負極端子間に入力直流電圧に帰
還するように電流が流れる第２のダイオードと抵抗の直
列接続からなるサージ電圧抑制回路を設けたことにより
解決される。
より、直流電圧から降下する直流電圧に変換するＤＣ／
ＤＣコンバータであって、入力直流電圧をスイッチング
するメインスイッチング素子、平滑チョークコイル、平
滑コンデンサ及び整流ダイオードを有し、出力直流電圧
が定電圧となるように制御する降圧型チョッパ回路から
なるＤＣ／ＤＣコンバータにおいて、前記メインスイッ
チング素子の正極端子と負極端子間に入力直流電圧に帰
還するように電流が流れる第２のダイオードと抵抗の直
列接続からなるサージ電圧抑制回路を設けたことにより
解決される。
【００１３】また、前記の課題を解決するため、本発明
は、直流電圧から昇圧する直流電圧に変換するＤＣ／Ｄ
Ｃコンバータであって、入力直流電圧をスイッチングす
るメインスイッチング素子、平滑チョークコイル、平滑
コンデンサ及び整流ダイオードを有し、出力直流電圧が
定電圧となるように制御する昇圧型チョッパ回路からな
るＤＣ／ＤＣコンバータにおいて、前記メインスイッチ
ング素子の正極端子から出力直流電圧間に転流するよう
に電流が流れる第２のダイオードと抵抗の直列接続から
なるサージ電圧抑制回路を設けることを提案する。
は、直流電圧から昇圧する直流電圧に変換するＤＣ／Ｄ
Ｃコンバータであって、入力直流電圧をスイッチングす
るメインスイッチング素子、平滑チョークコイル、平滑
コンデンサ及び整流ダイオードを有し、出力直流電圧が
定電圧となるように制御する昇圧型チョッパ回路からな
るＤＣ／ＤＣコンバータにおいて、前記メインスイッチ
ング素子の正極端子から出力直流電圧間に転流するよう
に電流が流れる第２のダイオードと抵抗の直列接続から
なるサージ電圧抑制回路を設けることを提案する。
【００１４】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。図１は、本発明を適用したＤＣ／
ＤＣコンバータの一例を示す回路図である。図１におい
て、ＩＮは入力直流電圧、ＯＵＴは出力直流電圧、Ｑは
メインスイッチング素子、Ｄは整流ダイオード、Ｌは平
滑チョークコイル、Ｃは平滑コンデンサ、ＨＣは定電圧
制御回路、ａはメインスイッチング素子Ｑの正極端子、
ｂはＱの負極端子である。なお、図６に示した従来例と
同じ部分には同一の符号を付してある。
に基づいて説明する。図１は、本発明を適用したＤＣ／
ＤＣコンバータの一例を示す回路図である。図１におい
て、ＩＮは入力直流電圧、ＯＵＴは出力直流電圧、Ｑは
メインスイッチング素子、Ｄは整流ダイオード、Ｌは平
滑チョークコイル、Ｃは平滑コンデンサ、ＨＣは定電圧
制御回路、ａはメインスイッチング素子Ｑの正極端子、
ｂはＱの負極端子である。なお、図６に示した従来例と
同じ部分には同一の符号を付してある。
【００１５】メインスイッチング素子ＱとしてはＰチャ
ンネルのＭＯＳＦＥＴが望ましい。そのメインスイッチ
ング素子であるＭＯＳＦＥＴのソースとドレインが＋側
ラインの入出力間（ソースを入力側、ドレインを出力
側）に接続されている。ＭＯＳＦＥＴ：Ｑのゲートは定
電圧制御回路：ＨＣに接続され、その定電圧制御回路：
ＨＣはグランドラインに接続されている。ＭＯＳＦＥ
Ｔ：Ｑのドレインと出力間に平滑用のチョークコイル：
Ｌが接続され、そのコイル：Ｌの入力側で整流用のダイ
オード：Ｄが＋側ラインと−側ライン間に接続されてい
る。整流ダイオード：Ｄの向きは、−側ラインから＋側
ラインに順方向となるように接続されている。また、コ
イル：Ｌの出力側から定電圧制御回路：ＨＣに帰還をか
けている。そして、コイル：Ｌの出力側で＋側ラインと
−側ライン間に平滑用のコンデンサ：Ｃが接続されてい
る。
ンネルのＭＯＳＦＥＴが望ましい。そのメインスイッチ
ング素子であるＭＯＳＦＥＴのソースとドレインが＋側
ラインの入出力間（ソースを入力側、ドレインを出力
側）に接続されている。ＭＯＳＦＥＴ：Ｑのゲートは定
電圧制御回路：ＨＣに接続され、その定電圧制御回路：
ＨＣはグランドラインに接続されている。ＭＯＳＦＥ
Ｔ：Ｑのドレインと出力間に平滑用のチョークコイル：
Ｌが接続され、そのコイル：Ｌの入力側で整流用のダイ
オード：Ｄが＋側ラインと−側ライン間に接続されてい
る。整流ダイオード：Ｄの向きは、−側ラインから＋側
ラインに順方向となるように接続されている。また、コ
イル：Ｌの出力側から定電圧制御回路：ＨＣに帰還をか
けている。そして、コイル：Ｌの出力側で＋側ラインと
−側ライン間に平滑用のコンデンサ：Ｃが接続されてい
る。
【００１６】図２のように、メインスイッチング素子Ｑ
をＰＮＰ型のトランジスタとすることもできる。その場
合、トランジスタＱのエミッタとコレクタを＋側ライン
の入出力間（エミッタを入力側、コレクタを出力側）に
接続し、ベースを定電圧制御回路：ＨＣに接続する。
をＰＮＰ型のトランジスタとすることもできる。その場
合、トランジスタＱのエミッタとコレクタを＋側ライン
の入出力間（エミッタを入力側、コレクタを出力側）に
接続し、ベースを定電圧制御回路：ＨＣに接続する。
【００１７】図１及び図２の降圧チョッパ型ＤＣ／ＤＣ
コンバータの入力：ＩＮは、スイッチングレギュレータ
の整流部（図示せず）に接続され、直流電圧が入力され
る。その入力直流電圧はメインスイッチング素子：Ｑに
よりチョップされ、整流ダイオード：Ｄにより整流し、
平滑チョーク：Ｌ及び平滑コンデンサ：Ｃにより平滑し
て出力直流電圧を得る。メインスイッチング素子：Ｑは
定電圧制御回路：ＨＣにより制御され、出力直流電圧が
定電圧となるように制御される。
コンバータの入力：ＩＮは、スイッチングレギュレータ
の整流部（図示せず）に接続され、直流電圧が入力され
る。その入力直流電圧はメインスイッチング素子：Ｑに
よりチョップされ、整流ダイオード：Ｄにより整流し、
平滑チョーク：Ｌ及び平滑コンデンサ：Ｃにより平滑し
て出力直流電圧を得る。メインスイッチング素子：Ｑは
定電圧制御回路：ＨＣにより制御され、出力直流電圧が
定電圧となるように制御される。
【００１８】このような降圧チョッパ型ＤＣ／ＤＣコン
バータにおいて、本発明は整流ダイオード：Ｄを理想的
な素子に近づけるように工夫している。すなわち、ダイ
オード：Ｄは主に電力用のためにチップサイズが大きく
接合容量も大きいものが使用される。そのため、順・逆
回復時間も長くなる。それを改善するためにチップが小
さく接合容量も小さいダイオードＤ１（第２のダイオー
ド）を入力直流電圧に電流が流れるように、電流制限用
抵抗：Ｒとの直列回路（ＲＤスナバ回路）を、メインス
イッチング素子：Ｑの正極・負極端子間（ａ−ｂ間）、
つまりＭＯＳＦＥＴのドレインとソース間、またはトラ
ンジスタのコレクタとエミッタ間に接続している。ダイ
オードＤ１の向きは、ｂ→Ｒ→ａ方向を順方向となるよ
うに接続している。
バータにおいて、本発明は整流ダイオード：Ｄを理想的
な素子に近づけるように工夫している。すなわち、ダイ
オード：Ｄは主に電力用のためにチップサイズが大きく
接合容量も大きいものが使用される。そのため、順・逆
回復時間も長くなる。それを改善するためにチップが小
さく接合容量も小さいダイオードＤ１（第２のダイオー
ド）を入力直流電圧に電流が流れるように、電流制限用
抵抗：Ｒとの直列回路（ＲＤスナバ回路）を、メインス
イッチング素子：Ｑの正極・負極端子間（ａ−ｂ間）、
つまりＭＯＳＦＥＴのドレインとソース間、またはトラ
ンジスタのコレクタとエミッタ間に接続している。ダイ
オードＤ１の向きは、ｂ→Ｒ→ａ方向を順方向となるよ
うに接続している。
【００１９】本実施形態におけるサージ電圧抑制回路
は、メインスイッチング素子：Ｑの正極・負極端子間
に、入力直流電圧に帰還するように電流が流れる第２の
ダイオード（Ｄ１）と電流制限用抵抗（Ｒ）を直列に接
続したＲＤスナバ回路である。
は、メインスイッチング素子：Ｑの正極・負極端子間
に、入力直流電圧に帰還するように電流が流れる第２の
ダイオード（Ｄ１）と電流制限用抵抗（Ｒ）を直列に接
続したＲＤスナバ回路である。
【００２０】このａ−ｂ間に接続したＲＤスナバ回路に
より、整流ダイオード：Ｄの順・逆回復時間の遅れ（５
０ｎｓｅｃ）よりも数段に早く（２ｎｓｅｃ）Ｄ１が、
ダイオードとして順応するので、スイッチング素子：Ｑ
のＯＦＦ時のサージ電圧が発生する前に充分にＤ１が働
く。そのため、本実施形態の降圧型チョッパにおいて
は、スイッチング素子：Ｑのサージ電圧は入力直流電圧
にクランプされる。これにより、負荷幅が増大した場合
でもスイッチング素子：Ｑの動作が安定し、信頼性が向
上する。また、不要輻射、雑音端子電圧等のノイズが発
生しにくいスイッチング素子波形及び整流ダイオード波
形とすることができる。
より、整流ダイオード：Ｄの順・逆回復時間の遅れ（５
０ｎｓｅｃ）よりも数段に早く（２ｎｓｅｃ）Ｄ１が、
ダイオードとして順応するので、スイッチング素子：Ｑ
のＯＦＦ時のサージ電圧が発生する前に充分にＤ１が働
く。そのため、本実施形態の降圧型チョッパにおいて
は、スイッチング素子：Ｑのサージ電圧は入力直流電圧
にクランプされる。これにより、負荷幅が増大した場合
でもスイッチング素子：Ｑの動作が安定し、信頼性が向
上する。また、不要輻射、雑音端子電圧等のノイズが発
生しにくいスイッチング素子波形及び整流ダイオード波
形とすることができる。
【００２１】次に、本発明の第２の実施形態について説
明する。図３は、本発明の第２実施形態である昇圧型チ
ョッパによるＤＣ／ＤＣコンバータを示す回路図であ
る。
明する。図３は、本発明の第２実施形態である昇圧型チ
ョッパによるＤＣ／ＤＣコンバータを示す回路図であ
る。
【００２２】この図に示す昇圧型チョッパ回路を構成す
る回路素子は基本的に図２の降圧型の場合と同様であ
り、異なる部分について説明する。図３において、＋側
ラインの入出力間に平滑チョークコイル：Ｌと整流ダイ
オード：Ｄが直列（Ｌが入力側、Ｄが出力側）に接続さ
れている。ダイオード：Ｄの向きは、入力から出力側に
順方向となるように接続されている。本実施形態におけ
るメインスイッチング素子：ＱはＮＰＮ型トランジスタ
であり、そのコレクタとエミッタを＋側ラインと−側ラ
インに接続している。スイッチング素子：Ｑのコレクタ
はコイル：Ｌとダイオード：Ｄの間で＋側ラインに接続
されている。また、トランジスタＱのベースは定電圧制
御回路：ＨＣを介してグランドラインに接続されてい
る。さらに、ダイオード：Ｄの出力側で＋側ラインと−
側ライン間に平滑用のコンデンサ：Ｃが接続されてい
る。
る回路素子は基本的に図２の降圧型の場合と同様であ
り、異なる部分について説明する。図３において、＋側
ラインの入出力間に平滑チョークコイル：Ｌと整流ダイ
オード：Ｄが直列（Ｌが入力側、Ｄが出力側）に接続さ
れている。ダイオード：Ｄの向きは、入力から出力側に
順方向となるように接続されている。本実施形態におけ
るメインスイッチング素子：ＱはＮＰＮ型トランジスタ
であり、そのコレクタとエミッタを＋側ラインと−側ラ
インに接続している。スイッチング素子：Ｑのコレクタ
はコイル：Ｌとダイオード：Ｄの間で＋側ラインに接続
されている。また、トランジスタＱのベースは定電圧制
御回路：ＨＣを介してグランドラインに接続されてい
る。さらに、ダイオード：Ｄの出力側で＋側ラインと−
側ライン間に平滑用のコンデンサ：Ｃが接続されてい
る。
【００２３】なお、メインスイッチング素子：ＱをＮチ
ャンネルのＭＯＳＦＥＴとすることもできる。その場
合、＋側ラインの入力側にソース、出力側にドレインを
接続し、ゲートを定電圧制御回路：ＨＣに接続する。
ャンネルのＭＯＳＦＥＴとすることもできる。その場
合、＋側ラインの入力側にソース、出力側にドレインを
接続し、ゲートを定電圧制御回路：ＨＣに接続する。
【００２４】図３のような構成の昇圧型ＤＣ／ＤＣコン
バータにおいても、本発明は整流ダイオード：Ｄを理想
的な素子に近づけるように工夫している。すなわち、チ
ップが小さく接合容量も小さいダイオードＤ１（第２の
ダイオード）を出力直流電圧に電流が流れるように、電
流制限用抵抗：Ｒとの直列回路（ＲＤスナバ回路）を、
整流ダイオード：Ｄの前後、つまりｅ−ｆ間に接続して
いる。ダイオードＤ１の向きは、ｅ→Ｒ→ｆ方向を順方
向となるように接続している。
バータにおいても、本発明は整流ダイオード：Ｄを理想
的な素子に近づけるように工夫している。すなわち、チ
ップが小さく接合容量も小さいダイオードＤ１（第２の
ダイオード）を出力直流電圧に電流が流れるように、電
流制限用抵抗：Ｒとの直列回路（ＲＤスナバ回路）を、
整流ダイオード：Ｄの前後、つまりｅ−ｆ間に接続して
いる。ダイオードＤ１の向きは、ｅ→Ｒ→ｆ方向を順方
向となるように接続している。
【００２５】本実施形態におけるサージ電圧抑制回路
は、メインスイッチング素子：Ｑの正極端子から出力直
流電圧間に転流するように電流が流れる第２のダイオー
ド（Ｄ１）と電流制限用抵抗（Ｒ）を直列に接続したＲ
Ｄスナバ回路である。
は、メインスイッチング素子：Ｑの正極端子から出力直
流電圧間に転流するように電流が流れる第２のダイオー
ド（Ｄ１）と電流制限用抵抗（Ｒ）を直列に接続したＲ
Ｄスナバ回路である。
【００２６】このｅ−ｆ間に接続したＲＤスナバ回路に
より、整流ダイオード：Ｄの順・逆回復時間の遅れ（５
０ｎｓｅｃ）よりも数段に早く（２ｎｓｅｃ）Ｄ１が、
ダイオードとして順応するので、スイッチング素子：Ｑ
のＯＦＦ時のサージ電圧が発生する前に充分にＤ１が働
く。そのため、本実施形態の昇圧型チョッパにおいて
は、スイッチング素子：Ｑのサージ電圧は出力直流電圧
にクランプされる。これにより、負荷幅が増大した場合
でもスイッチング素子：Ｑの動作が安定し、信頼性が向
上する。また、不要輻射、雑音端子電圧等のノイズが発
生しにくいスイッチング素子波形及び整流ダイオード波
形とすることができる。
より、整流ダイオード：Ｄの順・逆回復時間の遅れ（５
０ｎｓｅｃ）よりも数段に早く（２ｎｓｅｃ）Ｄ１が、
ダイオードとして順応するので、スイッチング素子：Ｑ
のＯＦＦ時のサージ電圧が発生する前に充分にＤ１が働
く。そのため、本実施形態の昇圧型チョッパにおいて
は、スイッチング素子：Ｑのサージ電圧は出力直流電圧
にクランプされる。これにより、負荷幅が増大した場合
でもスイッチング素子：Ｑの動作が安定し、信頼性が向
上する。また、不要輻射、雑音端子電圧等のノイズが発
生しにくいスイッチング素子波形及び整流ダイオード波
形とすることができる。
【００２７】このように、本発明により、図１〜３の実
施形態において、メインスイッチング素子：Ｑに対して
サージ電圧を発生しにくいＲＤスナバ回路を設けてい
る。第２のダイオードであるＤ１の許容電流は小さいも
のであるため、第１のダイオードＤの順・逆回復時間だ
けＤ１が働く必要がある。
施形態において、メインスイッチング素子：Ｑに対して
サージ電圧を発生しにくいＲＤスナバ回路を設けてい
る。第２のダイオードであるＤ１の許容電流は小さいも
のであるため、第１のダイオードＤの順・逆回復時間だ
けＤ１が働く必要がある。
【００２８】特に、昇圧型チョッパの場合は第２のダイ
オードＤ１が第１のダイオードＤと並列接続になるた
め、電流制限用抵抗：Ｒが無い場合には第２のダイオー
ドＤ１が瞬く間に壊れてしまう。この電流制限用抵抗：
Ｒは、ＲＤスナバが通常時は動作しないように設けてい
る。これにより、通常時は第１のダイオードＤのみに電
流が流れる。
オードＤ１が第１のダイオードＤと並列接続になるた
め、電流制限用抵抗：Ｒが無い場合には第２のダイオー
ドＤ１が瞬く間に壊れてしまう。この電流制限用抵抗：
Ｒは、ＲＤスナバが通常時は動作しないように設けてい
る。これにより、通常時は第１のダイオードＤのみに電
流が流れる。
【００２９】降圧型チョッパの場合は、入力直流電圧よ
り高い電圧が出力されないので、第１のダイオードＤ間
に発生するサージ電圧が入力直流電圧を越える電圧だけ
クランプされることになるが、メインスイッチング素
子：ＱをＭＯＳＦＥＴとした場合には、等価的にボディ
ダイオードが第２のダイオードＤ１と並列接続になる
が、他の種類の素子であっても（メインスイッチング素
子：Ｑを図１のＭＯＳＦＥＴ以外の種類とした場合で
も）電流制限用抵抗：Ｒを設けないとサージ電圧が高い
ときやサージ電圧が頻繁に発生すると第２のダイオード
Ｄ１の許容電流を越えＤ１が壊れてしまう。本発明では
このようなことを想定して電流制限用抵抗：Ｒを設けて
いる。この電流制限用抵抗：Ｒを設けることで、昇圧型
の場合と同様に、通常時はＲＤスナバが働かず、第１の
ダイオードＤの順・逆回復時間だけＤ１が働くことにな
る。
り高い電圧が出力されないので、第１のダイオードＤ間
に発生するサージ電圧が入力直流電圧を越える電圧だけ
クランプされることになるが、メインスイッチング素
子：ＱをＭＯＳＦＥＴとした場合には、等価的にボディ
ダイオードが第２のダイオードＤ１と並列接続になる
が、他の種類の素子であっても（メインスイッチング素
子：Ｑを図１のＭＯＳＦＥＴ以外の種類とした場合で
も）電流制限用抵抗：Ｒを設けないとサージ電圧が高い
ときやサージ電圧が頻繁に発生すると第２のダイオード
Ｄ１の許容電流を越えＤ１が壊れてしまう。本発明では
このようなことを想定して電流制限用抵抗：Ｒを設けて
いる。この電流制限用抵抗：Ｒを設けることで、昇圧型
の場合と同様に、通常時はＲＤスナバが働かず、第１の
ダイオードＤの順・逆回復時間だけＤ１が働くことにな
る。
【００３０】このように、本発明により、ＤＣ／ＤＣコ
ンバータにおいてメインスイッチング素子及び整流ダイ
オードに加わるサージ電圧が確実に入力直流電圧又は出
力直流電圧の値でクランプされることになる。したがっ
て、負荷幅の大きいときでもメインスイッチング素子の
信頼性が確保され、かつ回路の損失が少なく、また、簡
単で部品点数の少ない回路構成とすることができる。さ
らに、不要輻射、雑音端子電圧等のノイズが発生しにく
いスイッチング素子波形及び整流ダイオード波形とする
ことができる。
ンバータにおいてメインスイッチング素子及び整流ダイ
オードに加わるサージ電圧が確実に入力直流電圧又は出
力直流電圧の値でクランプされることになる。したがっ
て、負荷幅の大きいときでもメインスイッチング素子の
信頼性が確保され、かつ回路の損失が少なく、また、簡
単で部品点数の少ない回路構成とすることができる。さ
らに、不要輻射、雑音端子電圧等のノイズが発生しにく
いスイッチング素子波形及び整流ダイオード波形とする
ことができる。
【００３１】なお、各実施形態において、ＲＤスナバに
おける電流制限用抵抗：Ｒとダイオード：Ｄ１の接続順
は逆でも良い。ただし、ダイオード：Ｄ１の向きを逆に
することは不可である。
おける電流制限用抵抗：Ｒとダイオード：Ｄ１の接続順
は逆でも良い。ただし、ダイオード：Ｄ１の向きを逆に
することは不可である。
【００３２】図４に、本発明による（図１の実施形態に
おける）メインスイッチング素子：Ｑの電圧波形（ｂ）
と従来例の（図６の回路における）メインスイッチング
素子：Ｑの電圧波形（ａ）を比較して示す。図４の波形
図において縦軸は電圧、横軸は時間である。
おける）メインスイッチング素子：Ｑの電圧波形（ｂ）
と従来例の（図６の回路における）メインスイッチング
素子：Ｑの電圧波形（ａ）を比較して示す。図４の波形
図において縦軸は電圧、横軸は時間である。
【００３３】図４（ｂ）の波形は、図１の実施形態にお
いて、入力直流電圧：２４ＶＤＣ、出力直流電圧：１６
ＶＤＣとし、出力電流が０Ａ→２２Ａに負荷が連続的に
急変したときの波形である。
いて、入力直流電圧：２４ＶＤＣ、出力直流電圧：１６
ＶＤＣとし、出力電流が０Ａ→２２Ａに負荷が連続的に
急変したときの波形である。
【００３４】図４（ａ）の波形は、図６の従来例、すな
わちａｂ間に抵抗とコンデンサの直列接続からなるＲＣ
スナバ回路を設けたものにおいて、入力直流電圧：２４
ＶＤＣ、出力直流電圧：１６ＶＤＣとし、出力電流が０
Ａ→２２Ａに負荷が連続的に急変したときの波形であ
る。
わちａｂ間に抵抗とコンデンサの直列接続からなるＲＣ
スナバ回路を設けたものにおいて、入力直流電圧：２４
ＶＤＣ、出力直流電圧：１６ＶＤＣとし、出力電流が０
Ａ→２２Ａに負荷が連続的に急変したときの波形であ
る。
【００３５】従来例（図６）ではＲＣスナバを使用して
おり、その定数は、Ｒ＝４．７Ω、ｃ＝３３００ｐＦ、
その他の素子定数は図１の実施形態と同じである。一
方、本発明による図１、２の実施形態ではＲＤスナバを
使用しており、その定数は、第２のダイオードＤ１は逆
回復時間＝２ｎｓｅｃ、電流容量０．６Ａの品を用いて
いる。第１の整流ダイオードＤは逆回復時間＝５０ｎｓ
ｅｃ、電流容量２０Ａの品を用いている、また、Ｒ＝
２．２Ω、Ｌ＝５０μＨである。
おり、その定数は、Ｒ＝４．７Ω、ｃ＝３３００ｐＦ、
その他の素子定数は図１の実施形態と同じである。一
方、本発明による図１、２の実施形態ではＲＤスナバを
使用しており、その定数は、第２のダイオードＤ１は逆
回復時間＝２ｎｓｅｃ、電流容量０．６Ａの品を用いて
いる。第１の整流ダイオードＤは逆回復時間＝５０ｎｓ
ｅｃ、電流容量２０Ａの品を用いている、また、Ｒ＝
２．２Ω、Ｌ＝５０μＨである。
【００３６】図４から明らかなように、本発明の実施形
態では従来例と比べサージ電圧抑制の効果が出ている。
また、リンギング（減衰振動）もなくなっている。図５
は、図１の実施形態における第２のダイオードＤ１に流
れる電流波形を示すものである。図５の波形図において
縦軸は電流、横軸は時間である。このグラフに示された
ダイオードＤ１のピーク電流は０．４Ａであり、ダイオ
ードＤ１の許容電流値内で充分にサージ電圧抑制ができ
ている。図４（ｂ）及び図５の波形図から、ＤＣ／ＤＣ
コンバータに設けたＲＤスナバ回路が充分に働いている
ということができる。
態では従来例と比べサージ電圧抑制の効果が出ている。
また、リンギング（減衰振動）もなくなっている。図５
は、図１の実施形態における第２のダイオードＤ１に流
れる電流波形を示すものである。図５の波形図において
縦軸は電流、横軸は時間である。このグラフに示された
ダイオードＤ１のピーク電流は０．４Ａであり、ダイオ
ードＤ１の許容電流値内で充分にサージ電圧抑制ができ
ている。図４（ｂ）及び図５の波形図から、ＤＣ／ＤＣ
コンバータに設けたＲＤスナバ回路が充分に働いている
ということができる。
【００３７】なお、従来例との単純な比較は、従来例で
は本発明のものほどサージ電圧抑制ができないので比較
はできないが、従来例と本発明の実施形態における損失
の差は１．２Ｗ（出力３２Ｗ時）であった。損失を無視
して、従来例の回路のスイッチング素子Ｑ間だけでなく
整流ダイオードＤ間、チョークコイルＬ間にもＲＣスナ
バ回路を設けて実験を行なったところ、本発明実施形態
のような波形にすることはできなかった。
は本発明のものほどサージ電圧抑制ができないので比較
はできないが、従来例と本発明の実施形態における損失
の差は１．２Ｗ（出力３２Ｗ時）であった。損失を無視
して、従来例の回路のスイッチング素子Ｑ間だけでなく
整流ダイオードＤ間、チョークコイルＬ間にもＲＣスナ
バ回路を設けて実験を行なったところ、本発明実施形態
のような波形にすることはできなかった。
【００３８】本発明の実施形態では、メインスイッチン
グ素子Ｑ電圧にリンギングが無いきれいな矩形波になり
（第１のダイオードＤ電圧波形の観測は行なわなかった
が、回路構成上同様な波形になる）、不要輻射及び雑音
端子電圧等のノイズが発生しにくいメインスイッチング
素子波形及び整流ダイオード波形とすることができる。
周知のとおり、リンギングはその高調波がノイズとな
る。また、リンギングは、パターンや回路上の素子と別
な共振状態を発生させる。さらに、回路動作が不安定に
なったり、発音したり、しまいには素子の破壊につなが
ることもある。しかし、本発明によりリンギングを原因
とするこれらの不具合も解決することができる。
グ素子Ｑ電圧にリンギングが無いきれいな矩形波になり
（第１のダイオードＤ電圧波形の観測は行なわなかった
が、回路構成上同様な波形になる）、不要輻射及び雑音
端子電圧等のノイズが発生しにくいメインスイッチング
素子波形及び整流ダイオード波形とすることができる。
周知のとおり、リンギングはその高調波がノイズとな
る。また、リンギングは、パターンや回路上の素子と別
な共振状態を発生させる。さらに、回路動作が不安定に
なったり、発音したり、しまいには素子の破壊につなが
ることもある。しかし、本発明によりリンギングを原因
とするこれらの不具合も解決することができる。
【００３９】以上、本発明を図示の実施形態により説明
したが、本発明はこれに限定されるものではない。図１
〜図３の実施形態では本発明に関わるＤＣ／ＤＣコンバ
ータの要部のみを図示したが、ＲＤスナバ回路をメイン
スイッチング素子の正極端子と負極端子間に入力直流電
圧に帰還するように電流が流れるように接続する（降圧
型チョッパの場合）か、ＲＤスナバ回路をメインスイッ
チング素子の正極端子から出力直流電圧に転流するよう
に電流が流れるように接続する（昇圧型チョッパの場
合）ものであれば良い。
したが、本発明はこれに限定されるものではない。図１
〜図３の実施形態では本発明に関わるＤＣ／ＤＣコンバ
ータの要部のみを図示したが、ＲＤスナバ回路をメイン
スイッチング素子の正極端子と負極端子間に入力直流電
圧に帰還するように電流が流れるように接続する（降圧
型チョッパの場合）か、ＲＤスナバ回路をメインスイッ
チング素子の正極端子から出力直流電圧に転流するよう
に電流が流れるように接続する（昇圧型チョッパの場
合）ものであれば良い。
【００４０】また、メインスイッチング素子としては図
２，３のトランジスタに限らず、電界効果トランジスタ
（ＦＥＴ）等のスイッチング素子を用いることができ
る。そのほか、各素子の定数等は、適宜設定できるもの
である。
２，３のトランジスタに限らず、電界効果トランジスタ
（ＦＥＴ）等のスイッチング素子を用いることができ
る。そのほか、各素子の定数等は、適宜設定できるもの
である。
【００４１】
【発明の効果】以上説明したように、本発明のＤＣ／Ｄ
Ｃコンバータによれば、メインスイッチング素子及び整
流ダイオードに加わるサージ電圧が確実に入力直流電圧
又は出力直流電圧の値でクランプされることになる。し
たがって、負荷幅の大きいときでもメインスイッチング
素子の信頼性が確保され、かつ回路の損失が少なく、ま
た、簡単で部品点数の少ない回路構成とすることができ
る。さらに、不要輻射、雑音端子電圧等のノイズが発生
しにくいスイッチング素子波形及び整流ダイオード波形
とすることができる。さらに、リンギングを原因とする
不具合も解決することができる。
Ｃコンバータによれば、メインスイッチング素子及び整
流ダイオードに加わるサージ電圧が確実に入力直流電圧
又は出力直流電圧の値でクランプされることになる。し
たがって、負荷幅の大きいときでもメインスイッチング
素子の信頼性が確保され、かつ回路の損失が少なく、ま
た、簡単で部品点数の少ない回路構成とすることができ
る。さらに、不要輻射、雑音端子電圧等のノイズが発生
しにくいスイッチング素子波形及び整流ダイオード波形
とすることができる。さらに、リンギングを原因とする
不具合も解決することができる。
【図１】本発明の一実施形態である降圧型チョッパ回路
によるＤＣ／ＤＣコンバータの一例を示す回路図であ
る。
によるＤＣ／ＤＣコンバータの一例を示す回路図であ
る。
【図２】メインスイッチング素子をトランジスタとした
実施例を示す回路図である。
実施例を示す回路図である。
【図３】本発明の他の実施形態である昇圧型チョッパ回
路によるＤＣ／ＤＣコンバータの一例を示す回路図であ
る。
路によるＤＣ／ＤＣコンバータの一例を示す回路図であ
る。
【図４】本発明の実施形態と従来例を比較するための、
メインスイッチング素子の電圧波形を示すグラフであ
る。
メインスイッチング素子の電圧波形を示すグラフであ
る。
【図５】図１の実施形態における第２のダイオードに流
れる電流波形を示す波形図である。
れる電流波形を示す波形図である。
【図６】従来のＤＣ／ＤＣコンバータの一例を示す回路
図である。
図である。
Ｃ 平滑コンデンサ Ｄ 整流ダイオード Ｄ１ 第２のダイオード ＨＣ 定電圧制御回路 ＩＮ 入力直流電圧 Ｌ 平滑チョークコイル ＯＵＴ 出力直流電圧 Ｑ メインスイッチング素子 Ｒ 電流制限用抵抗
Claims (2)
- 【請求項１】 直流電圧から降下する直流電圧に変換す
るＤＣ／ＤＣコンバータであって、入力直流電圧をスイ
ッチングするメインスイッチング素子、平滑チョークコ
イル、平滑コンデンサ及び整流ダイオードを有し、出力
直流電圧が定電圧となるように制御する降圧型チョッパ
回路からなるＤＣ／ＤＣコンバータにおいて、 前記メインスイッチング素子の正極端子と負極端子間に
入力直流電圧に帰還するように電流が流れる第２のダイ
オードと抵抗の直列接続からなるサージ電圧抑制回路を
設けたことを特徴とするＤＣ／ＤＣコンバータ。 - 【請求項２】 直流電圧から昇圧する直流電圧に変換す
るＤＣ／ＤＣコンバータであって、入力直流電圧をスイ
ッチングするメインスイッチング素子、平滑チョークコ
イル、平滑コンデンサ及び整流ダイオードを有し、出力
直流電圧が定電圧となるように制御する昇圧型チョッパ
回路からなるＤＣ／ＤＣコンバータにおいて、 前記メインスイッチング素子の正極端子から出力直流電
圧間に転流するように電流が流れる第２のダイオードと
抵抗の直列接続からなるサージ電圧抑制回路を設けたこ
とを特徴とするＤＣ／ＤＣコンバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000275358A JP4653882B2 (ja) | 2000-09-11 | 2000-09-11 | Ｄｃ／ｄｃコンバータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000275358A JP4653882B2 (ja) | 2000-09-11 | 2000-09-11 | Ｄｃ／ｄｃコンバータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002095245A true JP2002095245A (ja) | 2002-03-29 |
| JP4653882B2 JP4653882B2 (ja) | 2011-03-16 |
Family
ID=18760988
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000275358A Expired - Fee Related JP4653882B2 (ja) | 2000-09-11 | 2000-09-11 | Ｄｃ／ｄｃコンバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4653882B2 (ja) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100604636B1 (ko) | 2004-12-23 | 2006-07-28 | 한국항공우주연구원 | 전원부를 포함하는 컨버터 |
| JP2006339149A (ja) * | 2005-05-31 | 2006-12-14 | Koninkl Philips Electronics Nv | 充電コンデンサの高速充電装置及び方法 |
| JP2008206283A (ja) * | 2007-02-20 | 2008-09-04 | Densei Lambda Kk | スナバ回路 |
| JP2010029255A (ja) * | 2008-07-25 | 2010-02-12 | Aloka Co Ltd | 超音波診断装置用の入力保護回路 |
| WO2012011357A1 (ja) * | 2010-07-21 | 2012-01-26 | シャープ株式会社 | 電源装置 |
| JP2012070580A (ja) * | 2010-09-27 | 2012-04-05 | Mitsubishi Electric Corp | 電力変換装置及び冷凍空気調和装置 |
| JP2012231646A (ja) * | 2011-04-27 | 2012-11-22 | Mitsubishi Electric Corp | 電力変換装置、冷凍空調システムおよび制御方法 |
| JP2014017944A (ja) * | 2012-07-06 | 2014-01-30 | Mitsubishi Electric Corp | 電力変換装置および冷凍空調システム |
| US9240736B2 (en) | 2011-04-08 | 2016-01-19 | Mitsubishi Electric Corporation | Power converting device, motor driving device, and refrigerating and air-conditioning apparatus |
| CN105978324A (zh) * | 2016-05-11 | 2016-09-28 | 沈阳金阳光电气有限公司 | 电动汽车车载dcdc大功率变换电源 |
| JP2020043741A (ja) * | 2018-09-13 | 2020-03-19 | マツダ株式会社 | 電動発電機の制御装置 |
| WO2020246119A1 (ja) * | 2019-06-04 | 2020-12-10 | Ｋｙｂ株式会社 | 電力変換装置 |
| CN113783170A (zh) * | 2021-09-13 | 2021-12-10 | 成都新欣神风电子科技有限公司 | 一种高可靠性浪涌电压抑制方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63120582U (ja) * | 1987-01-30 | 1988-08-04 | ||
| JPH07337000A (ja) * | 1994-05-31 | 1995-12-22 | At & T Corp | パワーコンバータ |
| JP2000125544A (ja) * | 1998-10-15 | 2000-04-28 | Tohoku Ricoh Co Ltd | スイッチングレギュレータ |
-
2000
- 2000-09-11 JP JP2000275358A patent/JP4653882B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63120582U (ja) * | 1987-01-30 | 1988-08-04 | ||
| JPH07337000A (ja) * | 1994-05-31 | 1995-12-22 | At & T Corp | パワーコンバータ |
| JP2000125544A (ja) * | 1998-10-15 | 2000-04-28 | Tohoku Ricoh Co Ltd | スイッチングレギュレータ |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100604636B1 (ko) | 2004-12-23 | 2006-07-28 | 한국항공우주연구원 | 전원부를 포함하는 컨버터 |
| JP2006339149A (ja) * | 2005-05-31 | 2006-12-14 | Koninkl Philips Electronics Nv | 充電コンデンサの高速充電装置及び方法 |
| JP2008206283A (ja) * | 2007-02-20 | 2008-09-04 | Densei Lambda Kk | スナバ回路 |
| JP2010029255A (ja) * | 2008-07-25 | 2010-02-12 | Aloka Co Ltd | 超音波診断装置用の入力保護回路 |
| WO2012011357A1 (ja) * | 2010-07-21 | 2012-01-26 | シャープ株式会社 | 電源装置 |
| JP2012070580A (ja) * | 2010-09-27 | 2012-04-05 | Mitsubishi Electric Corp | 電力変換装置及び冷凍空気調和装置 |
| US9240736B2 (en) | 2011-04-08 | 2016-01-19 | Mitsubishi Electric Corporation | Power converting device, motor driving device, and refrigerating and air-conditioning apparatus |
| JP2012231646A (ja) * | 2011-04-27 | 2012-11-22 | Mitsubishi Electric Corp | 電力変換装置、冷凍空調システムおよび制御方法 |
| JP2014017944A (ja) * | 2012-07-06 | 2014-01-30 | Mitsubishi Electric Corp | 電力変換装置および冷凍空調システム |
| CN105978324A (zh) * | 2016-05-11 | 2016-09-28 | 沈阳金阳光电气有限公司 | 电动汽车车载dcdc大功率变换电源 |
| JP2020043741A (ja) * | 2018-09-13 | 2020-03-19 | マツダ株式会社 | 電動発電機の制御装置 |
| JP7206722B2 (ja) | 2018-09-13 | 2023-01-18 | マツダ株式会社 | 電動発電機の制御装置 |
| WO2020246119A1 (ja) * | 2019-06-04 | 2020-12-10 | Ｋｙｂ株式会社 | 電力変換装置 |
| JP2020198732A (ja) * | 2019-06-04 | 2020-12-10 | Ｋｙｂ株式会社 | 電力変換装置 |
| JP7235598B2 (ja) | 2019-06-04 | 2023-03-08 | Ｋｙｂ株式会社 | 電力変換装置 |
| CN113783170A (zh) * | 2021-09-13 | 2021-12-10 | 成都新欣神风电子科技有限公司 | 一种高可靠性浪涌电压抑制方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4653882B2 (ja) | 2011-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101357070B1 (ko) | 고효율 전력 변환기 시스템 | |
| KR100704119B1 (ko) | 전류 제어 스위칭 모드 전력 공급기 | |
| US11831245B2 (en) | Switching control device, driving device, isolated DC-DC converter, AC-DC converter, power adapter, and electric appliance | |
| US20080174286A1 (en) | Quick response switching regulator and control method thereof | |
| US10778099B1 (en) | Boost-back protection for power converter | |
| US7999600B2 (en) | Device and method for limiting Di/Dt caused by a switching FET of an inductive switching circuit | |
| US5126651A (en) | Gate drive circuit for a synchronous rectifier | |
| JP2002095245A (ja) | Ｄｃ／ｄｃコンバータ | |
| US7635970B2 (en) | Method for implementing radiation hardened, power efficient, non isolated low output voltage DC/DC converters with non-radiation hardened components | |
| Barner et al. | A 10 MHz, 48-to-5V synchronous converter with dead time enabled 125 ps resolution zero-voltage switching | |
| US9991776B2 (en) | Switched mode power supply converter | |
| US9553505B1 (en) | Circuit for electromagnetic interference (EMI) reduction and peak power level increase through pulse modification | |
| US8760135B2 (en) | High-efficiency base-driver circuit for power bipolar junction transistors | |
| US6369559B1 (en) | Buck controller coprocessor to control switches | |
| US11923762B2 (en) | Power converters with reduced ripple voltage | |
| US20240007101A1 (en) | Driver circuit and method for providing a pulse | |
| US12051963B2 (en) | Minimum peak current for power converter | |
| JP2006050776A (ja) | 半導体スイッチ回路および電力変換装置およびインバータ装置および空気調和機 | |
| CN218549786U (zh) | 一种半桥驱动集成电路及电机驱动电路 | |
| CN218569818U (zh) | 升压电路、电源模块及电子设备 | |
| JP2835297B2 (ja) | スイッチング電源装置 | |
| JP3419343B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JP2767783B2 (ja) | スイッチング電源装置 | |
| JP2024003305A (ja) | スイッチ駆動回路、電源制御装置、スイッチング電源 | |
| JP6362499B2 (ja) | 電源装置およびその制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070612 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100308 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100413 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100614 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100831 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101118 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20101124 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101214 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101220 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4653882 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131224 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131224 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |