JP2001274332A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2001274332A JP2001274332A JP2000087337A JP2000087337A JP2001274332A JP 2001274332 A JP2001274332 A JP 2001274332A JP 2000087337 A JP2000087337 A JP 2000087337A JP 2000087337 A JP2000087337 A JP 2000087337A JP 2001274332 A JP2001274332 A JP 2001274332A
- Authority
- JP
- Japan
- Prior art keywords
- output
- pad
- bonding wire
- output pin
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Wire Bonding (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
(57)【要約】
【課題】 本発明は、位相補正用の抵抗Ｒ０を削除で
き、かつ、ロードレギュレーションの悪化を防止できる
半導体装置を提供することを目的とする。 【解決手段】 第１のパッド（２８）を第１のボンディ
ングワイヤ（３０）でパッケージの第１の出力ピン（３
２）に接続し、第２のパッド（３６）を第２のボンディ
ングワイヤ（３８）で第１の出力ピン（３２）に接続す
るため、ロードレギュレーションの悪化を防止でき、第
３のパッド（４０）を第３のボンディングワイヤ（４
２）で位相補正用コンデンサ（Ｃ０）が接続されるパッ
ケージの第２の出力ピン（４４）に接続するため、従来
必要であった位相補正用の抵抗を第３のボンディングワ
イヤ（４２）で代用することができ、上記位相補正用の
抵抗を削除できる。
き、かつ、ロードレギュレーションの悪化を防止できる
半導体装置を提供することを目的とする。 【解決手段】 第１のパッド（２８）を第１のボンディ
ングワイヤ（３０）でパッケージの第１の出力ピン（３
２）に接続し、第２のパッド（３６）を第２のボンディ
ングワイヤ（３８）で第１の出力ピン（３２）に接続す
るため、ロードレギュレーションの悪化を防止でき、第
３のパッド（４０）を第３のボンディングワイヤ（４
２）で位相補正用コンデンサ（Ｃ０）が接続されるパッ
ケージの第２の出力ピン（４４）に接続するため、従来
必要であった位相補正用の抵抗を第３のボンディングワ
イヤ（４２）で代用することができ、上記位相補正用の
抵抗を削除できる。
Description
【発明の属する技術分野】本発明は半導体装置に関し、
特に、外部端子から定電圧を出力する定電圧出力回路を
有する半導体装置に関する。
特に、外部端子から定電圧を出力する定電圧出力回路を
有する半導体装置に関する。
【従来の技術】従来より、外部端子から定電圧を出力す
る定電圧出力回路を有する半導体装置がある。上記従来
の半導体装置の一例として、図３に示す低飽和型レギュ
レータがある。図３において、半導体装置１０の外部入
力端子Ｖｉｎには直流電源１２の正電極及び安定化用コ
ンデンサＣｉｎの一端が接続され、直流電源１２の負電
極及びコンデンサＣｉｎの他端は接地される。半導体装
置１０の接地端子ＧＮＤは接地され、外部出力端子Ｖｏ
ｕｔは端子１４を介して負荷に接続されると共に、位相
補正用の抵抗Ｒ０とコンデンサＣ０を介して接地され
る。コンデンサＣ０としてはセラミックコンデンサが用
いられ、抵抗Ｒ０としては抵抗値が５０〜１００ｍΩ程
度のものが使用される。図４は、従来の半導体装置１０
の一例の内部回路図を示す。同図中、破線で囲んだ部分
が半導体チップ２０であり、この半導体チップ２０上
に、出力トランジスタＱ１，エラーアンプ２２，基準電
圧源２４，分圧抵抗Ｒ１，Ｒ２それぞれが形成されてい
る。また、出力トランジスタＱ１のエミッタが接続され
た半導体チップ２０上の入力パッド２６は、外部入力端
子Ｖｉｎを介して直流電源１２の正電極及び安定化用コ
ンデンサＣｉｎの一端に接続されている。出力トランジ
スタＱ１のコレクタが接続された半導体チップ２０上の
出力パッド２８はボンディングワイヤ３０によって半導
体装置１０のパッケージの外部出力端子である出力ピン
３２に接続され、抵抗Ｒ１の一端が接続された半導体チ
ップ２０上の出力パッド３６はボンディングワイヤ３８
によって外部出力端子である出力ピン３２に接続されて
いる。出力ピン３２は外付けの位相補正用の抵抗Ｒ０と
コンデンサＣ０を介して接地されている。直列接続され
た抵抗Ｒ１，Ｒ２は電圧検出点である出力パッド３６の
電圧を分圧しており、検出電圧が抵抗Ｒ１，Ｒ２の接続
点からエラーアンプ２２の非反転入力端子に帰還され
る。エラーアンプ２２の反転入力端子には基準電圧源２
４から基準電圧Ｖｒｅｆが供給されている。エラーアン
プ２２は基準電圧Ｖｒｅｆと検出電圧の偏差に応じて出
力トランジスタＱ１を駆動し、出力ピン３２の電圧が一
定になるように制御する。ボンディングワイヤ３０，３
８それぞれは約１００ｍΩ程度の抵抗値を有しているた
め、出力パッド２８，３６間を共通化し（半導体チップ
２０上で短絡）、出力パッド２８と出力ピン３２間をボ
ンディングワイヤ３０で接続する構成ではボンディング
ワイヤ３０による電圧降下が大きくなり、負荷の電圧安
定度つまりロードレギュレーションが悪化する。これに
対し、図４のように、出力パッド２８，３６を設け、ボ
ンディングワイヤ３０，３８で出力ピン３２に接続する
ことで、電圧検出点である出力パッド３６と出力ピン３
２間の電位差を低減してロードレギュレーションを改善
している。
る定電圧出力回路を有する半導体装置がある。上記従来
の半導体装置の一例として、図３に示す低飽和型レギュ
レータがある。図３において、半導体装置１０の外部入
力端子Ｖｉｎには直流電源１２の正電極及び安定化用コ
ンデンサＣｉｎの一端が接続され、直流電源１２の負電
極及びコンデンサＣｉｎの他端は接地される。半導体装
置１０の接地端子ＧＮＤは接地され、外部出力端子Ｖｏ
ｕｔは端子１４を介して負荷に接続されると共に、位相
補正用の抵抗Ｒ０とコンデンサＣ０を介して接地され
る。コンデンサＣ０としてはセラミックコンデンサが用
いられ、抵抗Ｒ０としては抵抗値が５０〜１００ｍΩ程
度のものが使用される。図４は、従来の半導体装置１０
の一例の内部回路図を示す。同図中、破線で囲んだ部分
が半導体チップ２０であり、この半導体チップ２０上
に、出力トランジスタＱ１，エラーアンプ２２，基準電
圧源２４，分圧抵抗Ｒ１，Ｒ２それぞれが形成されてい
る。また、出力トランジスタＱ１のエミッタが接続され
た半導体チップ２０上の入力パッド２６は、外部入力端
子Ｖｉｎを介して直流電源１２の正電極及び安定化用コ
ンデンサＣｉｎの一端に接続されている。出力トランジ
スタＱ１のコレクタが接続された半導体チップ２０上の
出力パッド２８はボンディングワイヤ３０によって半導
体装置１０のパッケージの外部出力端子である出力ピン
３２に接続され、抵抗Ｒ１の一端が接続された半導体チ
ップ２０上の出力パッド３６はボンディングワイヤ３８
によって外部出力端子である出力ピン３２に接続されて
いる。出力ピン３２は外付けの位相補正用の抵抗Ｒ０と
コンデンサＣ０を介して接地されている。直列接続され
た抵抗Ｒ１，Ｒ２は電圧検出点である出力パッド３６の
電圧を分圧しており、検出電圧が抵抗Ｒ１，Ｒ２の接続
点からエラーアンプ２２の非反転入力端子に帰還され
る。エラーアンプ２２の反転入力端子には基準電圧源２
４から基準電圧Ｖｒｅｆが供給されている。エラーアン
プ２２は基準電圧Ｖｒｅｆと検出電圧の偏差に応じて出
力トランジスタＱ１を駆動し、出力ピン３２の電圧が一
定になるように制御する。ボンディングワイヤ３０，３
８それぞれは約１００ｍΩ程度の抵抗値を有しているた
め、出力パッド２８，３６間を共通化し（半導体チップ
２０上で短絡）、出力パッド２８と出力ピン３２間をボ
ンディングワイヤ３０で接続する構成ではボンディング
ワイヤ３０による電圧降下が大きくなり、負荷の電圧安
定度つまりロードレギュレーションが悪化する。これに
対し、図４のように、出力パッド２８，３６を設け、ボ
ンディングワイヤ３０，３８で出力ピン３２に接続する
ことで、電圧検出点である出力パッド３６と出力ピン３
２間の電位差を低減してロードレギュレーションを改善
している。
【発明が解決しようとする課題】また、図３に示す従来
の半導体装置では、位相補正用の抵抗Ｒ０とコンデンサ
Ｃ０を外付けしているが、このうち位相補正用の抵抗Ｒ
０としてボンディングワイヤの等価抵抗を利用し、抵抗
Ｒ０を削除する図５に示すような回路構成が従来から用
いられている。図５において、出力パッド３６は設けら
れず、抵抗Ｒ１の一端は出力パッド２８に接続されてい
る。半導体チップ２０上の出力パッド２８はボンディン
グワイヤ３０によって半導体装置１０のパッケージの外
部出力端子である出力ピン３２に接続され、出力ピン３
２は外付けの位相補正用のコンデンサＣ０を介して接地
されている。この回路では、約１００ｍΩのボンディン
グワイヤ３０を位相補正用の抵抗Ｒ０として代用してい
る。しかし、図５の低飽和型レギュレータでは、出力パ
ッド２８と出力ピン３２間のボンディングワイヤ３０に
よる電圧降下が大きくなり、負荷の電圧安定度つまりロ
ードレギュレーションが悪化するという問題があった。
本発明は、上記の点に鑑みなされたもので、従来の位相
補正用の抵抗を削除でき、かつ、ロードレギュレーショ
ンの悪化を防止できる半導体装置を提供することを目的
とする。
の半導体装置では、位相補正用の抵抗Ｒ０とコンデンサ
Ｃ０を外付けしているが、このうち位相補正用の抵抗Ｒ
０としてボンディングワイヤの等価抵抗を利用し、抵抗
Ｒ０を削除する図５に示すような回路構成が従来から用
いられている。図５において、出力パッド３６は設けら
れず、抵抗Ｒ１の一端は出力パッド２８に接続されてい
る。半導体チップ２０上の出力パッド２８はボンディン
グワイヤ３０によって半導体装置１０のパッケージの外
部出力端子である出力ピン３２に接続され、出力ピン３
２は外付けの位相補正用のコンデンサＣ０を介して接地
されている。この回路では、約１００ｍΩのボンディン
グワイヤ３０を位相補正用の抵抗Ｒ０として代用してい
る。しかし、図５の低飽和型レギュレータでは、出力パ
ッド２８と出力ピン３２間のボンディングワイヤ３０に
よる電圧降下が大きくなり、負荷の電圧安定度つまりロ
ードレギュレーションが悪化するという問題があった。
本発明は、上記の点に鑑みなされたもので、従来の位相
補正用の抵抗を削除でき、かつ、ロードレギュレーショ
ンの悪化を防止できる半導体装置を提供することを目的
とする。
【課題を解決するための手段】請求項１に記載の発明
は、半導体チップ（２０）上に形成され所定電圧を出力
する定電圧出力回路（２２，２４，Ｑ１，Ｒ１，Ｒ２）
と、前記定電圧出力回路（２２，２４，Ｑ１，Ｒ１，Ｒ
２）の出力端子に接続された第１のパッド（２８）と、
前記定電圧出力回路（２２，２４，Ｑ１，Ｒ１，Ｒ２）
の入力端子に接続され出力電圧を帰還する第２のパッド
（３６）と、前記第２のパッド（３６）に接続された第
３のパッド（４０）と、前記第１のパッド（２８）をパ
ッケージの第１の出力ピン（３２）に接続する第１のボ
ンディングワイヤ（３０）と、前記第２のパッド（３
６）を前記第１の出力ピン（３２）に接続する第２のボ
ンディングワイヤ（３８）と、前記第３のパッド（４
０）を前記パッケージの位相補正用コンデンサ（Ｃ０）
が接続される第２の出力ピン（４４）に接続する第３の
ボンディングワイヤ（４２）とを有する。このように、
第１のパッド（２８）を第１のボンディングワイヤ（３
０）でパッケージの第１の出力ピン（３２）に接続し、
第２のパッド（３６）を第２のボンディングワイヤ（３
８）で第１の出力ピン（３２）に接続するため、ロード
レギュレーションの悪化を防止でき、また、第３のパッ
ド（４０）を第３のボンディングワイヤ（４２）で位相
補正用コンデンサ（Ｃ０）が接続されるパッケージの第
２の出力ピン（４４）に接続するため、従来必要であっ
た位相補正用の抵抗を第３のボンディングワイヤ（４
２）が有する抵抗値で代用することができ、上記位相補
正用の抵抗を削除できる。なお、上記括弧内の参照符号
は、理解を容易にするために付したものであり、一例に
すぎず、図示の態様に限定されるものではない。
は、半導体チップ（２０）上に形成され所定電圧を出力
する定電圧出力回路（２２，２４，Ｑ１，Ｒ１，Ｒ２）
と、前記定電圧出力回路（２２，２４，Ｑ１，Ｒ１，Ｒ
２）の出力端子に接続された第１のパッド（２８）と、
前記定電圧出力回路（２２，２４，Ｑ１，Ｒ１，Ｒ２）
の入力端子に接続され出力電圧を帰還する第２のパッド
（３６）と、前記第２のパッド（３６）に接続された第
３のパッド（４０）と、前記第１のパッド（２８）をパ
ッケージの第１の出力ピン（３２）に接続する第１のボ
ンディングワイヤ（３０）と、前記第２のパッド（３
６）を前記第１の出力ピン（３２）に接続する第２のボ
ンディングワイヤ（３８）と、前記第３のパッド（４
０）を前記パッケージの位相補正用コンデンサ（Ｃ０）
が接続される第２の出力ピン（４４）に接続する第３の
ボンディングワイヤ（４２）とを有する。このように、
第１のパッド（２８）を第１のボンディングワイヤ（３
０）でパッケージの第１の出力ピン（３２）に接続し、
第２のパッド（３６）を第２のボンディングワイヤ（３
８）で第１の出力ピン（３２）に接続するため、ロード
レギュレーションの悪化を防止でき、また、第３のパッ
ド（４０）を第３のボンディングワイヤ（４２）で位相
補正用コンデンサ（Ｃ０）が接続されるパッケージの第
２の出力ピン（４４）に接続するため、従来必要であっ
た位相補正用の抵抗を第３のボンディングワイヤ（４
２）が有する抵抗値で代用することができ、上記位相補
正用の抵抗を削除できる。なお、上記括弧内の参照符号
は、理解を容易にするために付したものであり、一例に
すぎず、図示の態様に限定されるものではない。
【発明の実施の形態】図１は本発明の半導体装置の一実
施例としての低飽和型レギュレータの内部回路図を示
す。同図中、図４と同一部分には同一符号を付す。図１
において、破線で囲んだ部分が半導体チップ２０であ
り、この半導体チップ２０上に、ｐｎｐ型の出力トラン
ジスタＱ１，エラーアンプ２２，基準電圧源２４，分圧
抵抗Ｒ１，Ｒ２それぞれが形成されている。また、出力
トランジスタＱ１のエミッタが接続された半導体チップ
２０上の入力パッド２６は、外部入力端子Ｖｉｎを介し
て直流電源１２の正電極及び安定化用コンデンサＣｉｎ
の一端に接続されている。出力トランジスタＱ１のコレ
クタが接続された半導体チップ２０上の出力パッド２８
はボンディングワイヤ３０によって半導体装置のパッケ
ージの外部出力端子である出力ピン３２に接続されてい
る。抵抗Ｒ１の一端が接続された半導体チップ２０上の
出力パッド３６はボンディングワイヤ３８によって外部
出力端子である出力ピン３２に接続されている。直列接
続された抵抗Ｒ１，Ｒ２は電圧検出点である出力パッド
３６の電圧を分圧しており、検出電圧が抵抗Ｒ１，Ｒ２
の接続点からエラーアンプ２２の非反転入力端子に帰還
される。エラーアンプ２２の反転入力端子には基準電圧
源２４から基準電圧Ｖｒｅｆが供給されている。エラー
アンプ２２は基準電圧Ｖｒｅｆと検出電圧の偏差に応じ
て出力トランジスタＱ１を駆動し、出力ピン３２の電圧
が一定になるように制御する。また、抵抗Ｒ１の一端が
接続された半導体チップ２０上の出力パッド４０はボン
ディングワイヤ４２によって半導体装置のパッケージの
外部出力端子である出力ピン４４に接続されており、出
力ピン４４には位相補償用のコンデンサＣ０の一端が接
続され、コンデンサＣ０の他端は接地されている。この
コンデンサＣ０は発振等を防止して安定動作を行うため
に設けられている。図１に示す内部回路図を用いた半導
体装置の一実施例の回路構成を図２に示す。図２におい
て、半導体装置５０の外部入力端子Ｖｉｎには直流電源
５２の正電極及び安定化用コンデンサＣｉｎの一端が接
続され、直流電源５２の負電極及びコンデンサＣｉｎの
他端は接地される。半導体装置５０の接地端子ＧＮＤは
接地され、外部出力端子Ｖｏｕｔ（出力ピン３２に対
応）は端子５４を介して負荷に接続され、位相補正端子
ＰＣ（出力ピン４４に対応）は位相補正用のコンデンサ
Ｃ０を介して接地される。コンデンサＣ０としてはセラ
ミックコンデンサが用いられる。この実施例では、約１
００ｍΩのボンディングワイヤ４２を位相補正用の抵抗
Ｒ０として使用し、外付けのコンデンサＣ０と共に位相
補償を行っている。しかるに、抵抗Ｒ１の一端を半導体
チップ２０上の出力パッド３６，４０それぞれに接続
し、出力パッド２８，３６をボンディングワイヤ３０，
３８によって出力ピン３２に接続することにより、電圧
検出点である出力パッド３６と出力ピン３２間の電位差
を低減してロードレギュレーションを改善している。
施例としての低飽和型レギュレータの内部回路図を示
す。同図中、図４と同一部分には同一符号を付す。図１
において、破線で囲んだ部分が半導体チップ２０であ
り、この半導体チップ２０上に、ｐｎｐ型の出力トラン
ジスタＱ１，エラーアンプ２２，基準電圧源２４，分圧
抵抗Ｒ１，Ｒ２それぞれが形成されている。また、出力
トランジスタＱ１のエミッタが接続された半導体チップ
２０上の入力パッド２６は、外部入力端子Ｖｉｎを介し
て直流電源１２の正電極及び安定化用コンデンサＣｉｎ
の一端に接続されている。出力トランジスタＱ１のコレ
クタが接続された半導体チップ２０上の出力パッド２８
はボンディングワイヤ３０によって半導体装置のパッケ
ージの外部出力端子である出力ピン３２に接続されてい
る。抵抗Ｒ１の一端が接続された半導体チップ２０上の
出力パッド３６はボンディングワイヤ３８によって外部
出力端子である出力ピン３２に接続されている。直列接
続された抵抗Ｒ１，Ｒ２は電圧検出点である出力パッド
３６の電圧を分圧しており、検出電圧が抵抗Ｒ１，Ｒ２
の接続点からエラーアンプ２２の非反転入力端子に帰還
される。エラーアンプ２２の反転入力端子には基準電圧
源２４から基準電圧Ｖｒｅｆが供給されている。エラー
アンプ２２は基準電圧Ｖｒｅｆと検出電圧の偏差に応じ
て出力トランジスタＱ１を駆動し、出力ピン３２の電圧
が一定になるように制御する。また、抵抗Ｒ１の一端が
接続された半導体チップ２０上の出力パッド４０はボン
ディングワイヤ４２によって半導体装置のパッケージの
外部出力端子である出力ピン４４に接続されており、出
力ピン４４には位相補償用のコンデンサＣ０の一端が接
続され、コンデンサＣ０の他端は接地されている。この
コンデンサＣ０は発振等を防止して安定動作を行うため
に設けられている。図１に示す内部回路図を用いた半導
体装置の一実施例の回路構成を図２に示す。図２におい
て、半導体装置５０の外部入力端子Ｖｉｎには直流電源
５２の正電極及び安定化用コンデンサＣｉｎの一端が接
続され、直流電源５２の負電極及びコンデンサＣｉｎの
他端は接地される。半導体装置５０の接地端子ＧＮＤは
接地され、外部出力端子Ｖｏｕｔ（出力ピン３２に対
応）は端子５４を介して負荷に接続され、位相補正端子
ＰＣ（出力ピン４４に対応）は位相補正用のコンデンサ
Ｃ０を介して接地される。コンデンサＣ０としてはセラ
ミックコンデンサが用いられる。この実施例では、約１
００ｍΩのボンディングワイヤ４２を位相補正用の抵抗
Ｒ０として使用し、外付けのコンデンサＣ０と共に位相
補償を行っている。しかるに、抵抗Ｒ１の一端を半導体
チップ２０上の出力パッド３６，４０それぞれに接続
し、出力パッド２８，３６をボンディングワイヤ３０，
３８によって出力ピン３２に接続することにより、電圧
検出点である出力パッド３６と出力ピン３２間の電位差
を低減してロードレギュレーションを改善している。
【発明の効果】上述の如く、請求項１に記載の発明は、
第１のパッドを第１のボンディングワイヤでパッケージ
の第１の出力ピンに接続し、第２のパッドを第２のボン
ディングワイヤで第１の出力ピンに接続することによ
り、ロードレギュレーションの悪化を防止でき、第３の
パッドを第３のボンディングワイヤで位相補正用コンデ
ンサが接続されるパッケージの第２の出力ピンに接続す
るため、従来必要であった位相補正用の抵抗を第３のボ
ンディングワイヤが有する抵抗値で代用することがで
き、上記位相補正用の抵抗を削除できる。
第１のパッドを第１のボンディングワイヤでパッケージ
の第１の出力ピンに接続し、第２のパッドを第２のボン
ディングワイヤで第１の出力ピンに接続することによ
り、ロードレギュレーションの悪化を防止でき、第３の
パッドを第３のボンディングワイヤで位相補正用コンデ
ンサが接続されるパッケージの第２の出力ピンに接続す
るため、従来必要であった位相補正用の抵抗を第３のボ
ンディングワイヤが有する抵抗値で代用することがで
き、上記位相補正用の抵抗を削除できる。
【図１】本発明の半導体装置の一実施例としての低飽和
型レギュレータの内部回路図である。
型レギュレータの内部回路図である。
【図２】本発明の半導体装置の一実施例の回路構成図で
ある。
ある。
【図３】従来の半導体装置の一例の回路構成図である。
【図４】従来の半導体装置の一例の内部回路図である。
【図５】従来の半導体装置の他の例の内部回路図であ
る。
る。
２０ 半導体チップ ２２ エラーアンプ Ｑ１ 出力トランジスタ ２４ 基準電圧源 ２６ 入力パッド ２８，３６，４０ 出力パッド ３０，３８，４２ ボンディングワイヤ ３２，４４ 出力ピン Ｃｉｎ，Ｃ０ コンデンサ Ｒ１，Ｒ２ 抵抗
Claims (1)
- 【請求項１】 半導体チップ上に形成され所定電圧を出
力する定電圧出力回路と、 前記定電圧出力回路の出力端子に接続された第１のパッ
ドと、 前記定電圧出力回路の入力端子に接続され出力電圧を帰
還する第２のパッドと、 前記第２のパッドに接続された第３のパッドと、 前記第１のパッドをパッケージの第１の出力ピンに接続
する第１のボンディングワイヤと、 前記第２のパッドを前記第１の出力ピンに接続する第２
のボンディングワイヤと、 前記第３のパッドを位相補正用コンデンサが接続される
前記パッケージの第２の出力ピンに接続する第３のボン
ディングワイヤとを有することを特徴とする半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000087337A JP2001274332A (ja) | 2000-03-27 | 2000-03-27 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000087337A JP2001274332A (ja) | 2000-03-27 | 2000-03-27 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001274332A true JP2001274332A (ja) | 2001-10-05 |
Family
ID=18603361
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000087337A Pending JP2001274332A (ja) | 2000-03-27 | 2000-03-27 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001274332A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002163024A (ja) * | 2000-11-28 | 2002-06-07 | Mitsumi Electric Co Ltd | シリーズレギュレータ |
| JP2006301813A (ja) * | 2005-04-18 | 2006-11-02 | Rohm Co Ltd | 直流電源装置 |
| WO2007037142A1 (en) * | 2005-09-27 | 2007-04-05 | Ricoh Company, Ltd. | Semiconductor device |
| CN101266275B (zh) * | 2007-03-14 | 2011-06-08 | 株式会社东芝 | 半导体集成电路及其相位补偿用电容的电容值调整方法 |
-
2000
- 2000-03-27 JP JP2000087337A patent/JP2001274332A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002163024A (ja) * | 2000-11-28 | 2002-06-07 | Mitsumi Electric Co Ltd | シリーズレギュレータ |
| JP2006301813A (ja) * | 2005-04-18 | 2006-11-02 | Rohm Co Ltd | 直流電源装置 |
| WO2006114938A1 (ja) * | 2005-04-18 | 2006-11-02 | Rohm Co., Ltd | 直流電源装置 |
| JP4683472B2 (ja) * | 2005-04-18 | 2011-05-18 | ローム株式会社 | 直流電源装置 |
| WO2007037142A1 (en) * | 2005-09-27 | 2007-04-05 | Ricoh Company, Ltd. | Semiconductor device |
| JP2007094540A (ja) * | 2005-09-27 | 2007-04-12 | Ricoh Co Ltd | 半導体装置 |
| KR100880706B1 (ko) * | 2005-09-27 | 2009-02-02 | 가부시키가이샤 리코 | 반도체 장치 |
| US7989935B2 (en) | 2005-09-27 | 2011-08-02 | Ricoh Company, Ltd. | Semiconductor device |
| CN101266275B (zh) * | 2007-03-14 | 2011-06-08 | 株式会社东芝 | 半导体集成电路及其相位补偿用电容的电容值调整方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3717492B2 (ja) | 電源装置 | |
| JP4263068B2 (ja) | 定電圧回路 | |
| US6204646B1 (en) | Power supply device | |
| JP2001274332A (ja) | 半導体装置 | |
| JPS6327460Y2 (ja) | ||
| JP2003216251A (ja) | 直流安定化電源装置 | |
| JPH0279606A (ja) | カレント・ミラーによりバイアス回路へフィードバックをかけた広帯域増幅器 | |
| JP3542022B2 (ja) | レギュレータ | |
| JP2721100B2 (ja) | 電流制限装置 | |
| JP7523041B2 (ja) | 電源安定化回路 | |
| JP3687653B2 (ja) | 安定化電源回路 | |
| JPS58208621A (ja) | 電圧電流変換回路 | |
| JP3682122B2 (ja) | 全波整流回路 | |
| JP4623248B2 (ja) | シリーズレギュレータ用ｉｃ | |
| JPS58194417A (ja) | ダイオ−ド | |
| JP3397655B2 (ja) | 定電圧発生装置 | |
| JP2008071213A (ja) | 電源装置 | |
| JP3554251B2 (ja) | 安定化直流電源装置 | |
| JP2896008B2 (ja) | 定電圧回路 | |
| JP2000293244A (ja) | 直流安定化電源装置 | |
| JP3671519B2 (ja) | 電流供給回路 | |
| JPH0535627Y2 (ja) | ||
| JPH067375Y2 (ja) | 出力電圧温度補償型安定化直流電源 | |
| CN116073766A (zh) | 用于闭环模拟调节的有源接地反弹噪声消除技术 | |
| JPH0716138B2 (ja) | 増幅回路装置 |