KR100880706B1

KR100880706B1 - 반도체 장치

Info

Publication number: KR100880706B1
Application number: KR1020077011840A
Authority: KR
Inventors: 고조 이토
Original assignee: 가부시키가이샤 리코
Priority date: 2005-09-27
Filing date: 2006-09-11
Publication date: 2009-02-02
Also published as: EP1929392A2; US7989935B2; WO2007037142A9; CN101091143A; TW200802793A; JP2007094540A; US20080029846A1; KR20070068469A; EP1929392A4; TWI376029B; WO2007037142A1

Abstract

위상 보상을 위한 외장형 출력 콘덴서가 없는, 전압 조정기를 구비한 반도체 장치를 개시한다. 본 발명의 반도체 장치는 전압 조정기, 전원 입력 단자, 접지 단자, 및 생성된 정전압을 출력하는 출력 단자를 포함하는 반도체 칩과, 상기 출력 단자와 접지 단자 사이에 접속되며 전압 조정기의 위상 보상을 위한 위상 보상용 콘덴서를 포함한다. 상기 반도체 칩과 위상 보상용 콘덴서는 단일 패키지 안에 수납된다.

Description

반도체 장치{SEMICONDUCTOR DEVICE}

본 발명은 전압 조정기를 구비한 IC 칩을 칩 사이즈 패키지(CSP: Chip Size Package)에 탑재한 반도체 장치에 관한 것으로서, 특히 출력 단자와 접지 단자 사이에 콘덴서를 접속하여 위상 보상을 행하는 전압 조정기를 구비한 반도체 장치에 관한 것이다.

종래 기술에 있어서, 전압 조정기를 포함하는 IC에서는 출력 콘덴서가 부하와 병렬로 전압 조정기의 출력 단자에 접속되어 있다. 일반적으로, 이 출력 콘덴서로서는 전해 콘덴서나 탄탈(tantalum) 콘덴서를 이용하고 있지만, 최근 소형이면서 대용량을 가질 수 있는 적층형 세라믹 콘덴서가 개발되어 실용화되고 있다.

그러나, 전해 콘덴서, 탄탈 콘덴서 및 적층형 콘덴서는 상이한 등가 직렬 저항[필요한 경우 ESR(Equivalent Series Resistance)로 약칭함]을 갖는다. 예컨대, 전해 콘덴서의 등가 직렬 저항은 0.1∼100 Ω이고, 탄탈 콘덴서의 등가 직렬 저항은 0.01∼10 Ω이며, 세라믹 콘덴서의 등가 직렬 저항은 0.001∼0.1 Ω이다. 출력 단자에 접속된 콘덴서의 상이한 등가 직렬 저항 때문에, 종종 콘덴서의 종류에 따라 전압 조정기의 위상 보상이 적절히 수행될 수 없다.

일반적으로, 전압 조정기의 위상 보상은 전압 조정기의 회로 내에서도 행해 지지만, 출력 콘덴서를 전압 조정기와 조합하는 경우에, 제로점이 주파수 특성 곡선에 나타나게 되며, 그 결과 주파수 이득이 0 dB에 가까운 영역에서 위상 마진이 나타나게 된다. 그러나, 등가 직렬 저항이 작은 세라믹 콘덴서가 전압 조정기에 접속되는 경우에, 전술한 주파수 특성 곡선에서의 제로점은 고주파측으로 이동하고, 주파수 이득이 0 dB에 가까운 영역에서는 위상 마진이 사라져 발진이 발생하게 된다. 이러한 문제를 해결하기 위하여, 세라믹 콘덴서를 출력 콘덴서로서 이용하는 경우에, 10 mΩ∼1.5 Ω의 저항을 가진 저항기를 세라믹 콘덴서에 직렬로 접속함으로써, 등가 직렬 저항의 부족을 보충한다.

예컨대, 일본 특허 공개 제2003-86683호 공보에 이 분야의 기술이 개재되어 있다.

도 11은 전압 조정기를 구비한 IC 칩을 칩 사이즈 패키지(CSP)에 탑재한, 종래의 반도체 장치의 구성예를 도시하는 회로도이다.

도 11에 도시한 반도체 장치는 CSP(101), 부하(102), 입력 전원으로서 기능하는 직류 전원(103), 전압 조정기를 구비한 반도체 칩(110), 및 세라믹 콘덴서(C121)를 포함한다.

세라믹 콘덴서(C121)의 등가 직렬 저항은 Resr로 나타내고, 세라믹 콘덴서(C121)의 정전용량은 Co로 나타낸다.

CSP(101) 내의 저항기(R113)는 세라믹 콘덴서(C121)의 등가 직렬 저항을 보충하기 위한 것이다. 저항기(R113)는 CSP(101)의 인터포저(interposer)에 배치된 재배선 와이어(rerouting wire)의 배선 저항을 이용하여 형성되며, 전압 조정기를 구비한 반도체 칩(110)의 출력 단자(113)와 CSP(101)의 출력 단자(OUT) 사이에 형성되어 있다.

저항기(R113)가 CSP(101) 내에 형성되어 있기 때문에, 출력 콘덴서(C121)가 세라믹 콘덴서인 경우에도, 전압 조정기의 위상 보상이 적절히 행해질 수 있으며 출력 콘덴서(C121)에 직렬로 접속되는 부하(102) 없이도 발진을 방지할 수 있다.

그러나, 반도체 칩(110)의 출력 단자(113)와 CSP(101)의 출력 단자(OUT) 사이에 저항기(R113)가 형성되기 때문에, 부하(102)를 통과한 출력 전류가 큰 경우에, 저항기(R113) 양단의 전압 강하는 증가하여 더 이상 무시될 수 없다. 이러한 이유에서, 저항기(R113)의 저항은 비교적 작아야 하는데, 예컨대 저항기(R113)의 저항은 10 mΩ∼200 mΩ의 범위 내에 있다. 그러한 출력 콘덴서(C121) 때문에, 위상 마진이 작아질 수 있고, 더욱이 대전류를 수반한 용도에서는 그러한 작은 저항치를 갖는 저항기(R113) 양단에서의 전압 강하도 너무 커져 무시될 수 없다.

또한, 외장 부품으로서 출력 콘덴서(C121)가 존재하기 때문에, 실장 면적을 많이 축소할 수 없고, 더욱이 제조 및 관리 면에서도 출력 콘덴서(C121)에 대한 재고 조절 및 실장 부담이 있으며, 출력 전압 안정성 등의 면에서 사용자는 출력 콘덴서(C121)와 전압 조정기의 정합(matching)을 고려해야 한다. 이러한 점 때문에, 장치의 품질 및 사용 용이성이 충분히 향상될 수 없다.

본 발명은 종래 기술의 하나 이상의 문제를 해결할 수 있다.

본 발명의 양호한 실시 형태는 위상 보상용 외장형 출력 콘덴서가 없는, 전압 조정기를 구비한 반도체 장치를 제공할 수 있다.

본 발명의 일 태양에 따르면, 제공되는 반도체 장치는,

전압 조정기를 포함하고, 전원 입력 단자, 접지 단자, 및 생성한 정전압을 출력하는 출력 단자를 구비하는 반도체 칩과,

상기 출력 단자와 상기 접지 단자 사이에 접속되며 상기 전압 조정기의 위상 보상을 위한 위상 보상용 콘덴서를 포함하는 것이며,

상기 반도체 칩과 위상 보상용 콘덴서는 단일 패키지 안에 수납된다.

또한, 본 발명의 제2 태양에 따르면, 제공되는 반도체 장치는,

상기 출력 단자와 상기 접지 단자 사이에 접속되며, 상기 전압 조정기의 위상 보상을 위한 위상 보상용 콘덴서와, 상기 위상 보상용 콘덴서의 등가 직렬 저항의 저항치를 조정하기 위한 위상 보상용 저항기를 포함하는 직렬 회로를 포함하는 것이며,

상기 반도체 칩과 상기 직렬 회로는 단일 패키지 안에 수납된다.

본 발명의 제3 태양에 따르면, 제공되는 반도체 장치는,

전압 조정기를 포함하고, 전원 입력 단자, 접지 단자, 생성한 정전압을 출력하는 출력 단자, 및 접속 단자를 구비하는 반도체 칩과,

상기 접속 단자와 접지 단자 사이에 접속되며 상기 전압 조정기의 위상 보상을 위한 위상 보상용 콘덴서를 포함하는 것이며,

상기 반도체 칩과 상기 위상 보상용 콘텐서는 단일 패키지 안에 수납되고,

상기 반도체 칩은, 상기 전압 조정기의 접속 단자와 출력 단자 사이에 접속되며 상기 위상 보상용 콘덴서의 등가 직렬 저항의 저항치를 조정하기 위한 위상 보상용 저항기를 포함한다.

본 발명의 제4 태양에 따르면, 제공되는 반도체 장치는,

전압 조정기를 포함하고, 전원 입력 단자, 접지 단자, 생성한 정전압을 출력하는 출력 단자, 및 상기 출력 단자에 병렬로 접속된 접속 단자를 구비하는 반도체 칩과,

상기 접속 단자와 상기 접지 단자 사이에 접속되며, 상기 전압 조정기의 위상 보상을 위한 위상 보상용 콘덴서와, 상기 위상 보상용 콘덴서의 등가 직렬 저항의 저항치를 조정하기 위한 위상 보상용 저항기를 포함하는 직렬 회로를 포함하는 것이며,

일 실시 형태에 따르면, 상기 위상 보상용 콘덴서는 인터포저의 재배선 와이어를 이용하여 상기 반도체 칩에 접속된다.

일 실시 형태에 따르면, 상기 위상 보상용 저항기는 인터포저의 재배선 와이어의 배선 저항으로부터 형성된다.

일 실시 형태에 따르면, 상기 위상 보상용 저항기는 반도체 칩의 상기 접속 단자와 접속하기 위한 저항성 본딩 와이어로부터 형성된다.

일 실시 형태에 따르면, 상기 위상 보상용 콘덴서는 길이가 1 ㎜ 이하, 폭이 0.5 ㎜ 이하이다.

일 실시 형태에 따르면, 상기 위상 보상용 저항기는 길이가 1 ㎜ 이하, 폭이 0.5 ㎜ 이하이다.

일 실시 형태에 따르면, 상기 위상 보상용 콘덴서는 세라믹 콘덴서이다.

일 실시 형태에 따르면, 상기 위상 보상용 콘덴서는 등가 직렬 저항이 10 mΩ∼500 mΩ이다.

일 실시 형태에 따르면, 상기 위상 보상용 저항기는 저항이 10 mΩ∼1.5 Ω이다.

본 발명의 반도체 장치에 따르면, 전압 조정기를 갖는 반도체 칩과 이 전압 조정기의 위상 보상용으로 사용되는 위상 보상용 콘덴서, 또는 이 위상 보상용 콘덴서에 직렬로 접속되는 위상 보상용 저항기를 CSP 등의 단일 패키지 안에 수납하기 때문에, 외장 부품 및 실장 단계를 생략할 수 있으며, 또한 사용자측에서 위상 보상용 콘덴서에 대한 재고 조절을 생략할 수 있다. 또한, 콘덴서를 실장한 상태에서 검사 및 품질 보증을 수행할 수 있어 동작의 안정도와 품질을 높일 수 있고, 사용성이 좋은 전압 조정기를 얻을 수 있다.

또한, 위상 보상용 저항기를 통해 출력 전류가 흐르지 않기 때문에, 위상 보상용 저항기 양단에서의 전압 손실이 작고 부하 특성을 향상시킬 수 있다. 또한, ESR을 보충하기 위한 위상 보상용 저항기의 저항치를 넓은 범위에서 조정할 수 있기 때문에, 전압 조정기의 위상 마진을 높일 수 있어 안정도가 높은 전압 조정기를 얻을 수 있다.

또한, 인터포저의 재배선 와이어나 저항성 본딩 와이어로부터 위상 보상용 저항기를 형성하기 때문에, 칩 저항기를 생략하여 장치의 공간 절약화와 비용 절감을 도모할 수 있다.

또한, 위상 보상용 콘덴서와 위상 보상용 저항기로서, 수동 부품인 길이 1 ㎜ 이하, 폭 0.5 ㎜ 이하의 소위 1005 타입 이하의 소형 부품을 이용하기 때문에, 반도체 장치와 수동 부품을 별도로 실장하는 종래 기술과 비교하여 패키지 사이즈의 증가를 막을 수 있다.

또한, 위상 보상용 콘덴서로서 세라믹 콘덴서를 이용하기 때문에, 위상 보상용 콘덴서는 소형이면서 대용량일 수 있다.

또한, 위상 보상용 콘덴서의 저항이 10 mΩ∼500 mΩ이기 때문에, 전압 조정기의 위상 보상을 용이하게 수행할 수 있어 콘덴서 성능 검사 및 품질 보증에 의해 안정성과 품질이 높은 전압 조정기를 얻을 수 있다.

또한, 위상 보상용 저항기의 저항이 10 mΩ∼1.5 Ω이기 때문에, 전압 조정기의 위상 보상을 용이하게 행할 수 있어 보다 안정도가 높은 전압 조정기를 얻을 수 있다.

본 발명의 이러한 목적 및 기타 목적들, 특징 및 장점은 첨부 도면들을 참조하여 제시되는 양호한 실시 형태들에 대한 이하의 상세한 설명으로부터 더욱 분명해질 것이다.

도 1은 본 발명의 제1 실시 형태에 따른 반도체 장치의 구성예를 도시한 회 로도이다.

도 2는 도 1의 반도체 장치를 나타내는 개략 단면도이다.

도 3은 본 발명의 제2 실시 형태에 따른 반도체 장치의 구성예를 도시한 회로도이다.

도 4는 도 3의 반도체 장치(1a)를 나타내는 개략 단면도이다.

도 5는 본 발명의 제3 실시 형태에 따른 반도체 장치의 구성예를 도시한 회로도이다.

도 6은 도 5의 반도체 장치(1b)를 나타내는 개략 단면도이다.

도 7은 본 발명의 제4 실시 형태에 따른 반도체 장치의 구성예를 도시한 회로도이다.

도 8은 도 7의 반도체 장치(1c)를 나타내는 개략 단면도이다.

도 9는 본 발명의 반도체 장치의 변형예를 도시한 개략 단면도이다.

도 10a와 도 10b는 본 발명의 반도체 장치의 다른 변형예를 각각 개략적으로 도시한 평면도와 단면도이다.

도 11은 전압 조정기를 구비한 IC 칩을 칩 사이즈 패키지(CSP)에 탑재한, 종래 기술의 반도체 장치의 구성예를 도시한 회로도이다.

이하, 첨부 도면들을 참조하여 본 발명의 양호한 실시 형태들을 설명한다.

제1 실시 형태

도 1은 본 발명의 제1 실시 형태에 따른 반도체 장치의 구성예를 나타내는 회로도이다.

도 1에 도시한 반도체 장치(1)에 있어서, 전압 조정기(10)를 갖는 반도체 칩(2)과, 출력 콘덴서(C1)가 칩 사이즈 패키지(CSP) 안에 탑재되어 있다. 반도체 장치(1)는 전원 입력 단자(IN), 출력 단자(OUT), 및 접지 전위에 접속된 접지 단자(GND)를 더 포함한다. 직류 전원(5)으로부터의 입력 전압(Vin)이 전원 입력 단자(IN)에 입력된다. 또한, 출력 콘덴서(C1)는 전압 조정기(10)의 위상 보상용 콘덴서로서 기능한다. 전압 조정기(10)로부터의 출력 전압(Vo)은 출력 단자(OUT)를 통해 부하(6)에 공급된다.

전압 조정기(10)는 시리즈 레귤레이터(series regulator)를 구성하고, 전원 입력 단자(IN)에 공급된 입력 전압(Vin)을 소정의 정전압으로 변환하여 그 출력 전압(Vo)을 출력 단자(OUT)를 통해 출력한다.

전압 조정기(10)는 기준 전압(Vref)을 생성하여 출력하는 기준 전압 생성 회로(11)와, 출력 전압(Vo)을 분압하고 그 분압 전압(Vfb)을 생성하여 출력하는 출력 전압 검출용 저항기(R11, R12)와, 게이트에 입력된 신호에 따라 출력 단자(OUT)에 출력되는 전류를 제어하는 PMOS 트랜지스터를 포함하는 출력 트랜지스터(M11)와, 분압 전압(Vfb)이 기준 전압(Vref)이 되도록 출력 트랜지스터(M11)의 동작을 제어하는 오차 증폭 회로(A11)를 포함한다.

반도체 칩(2)은 전원 입력 단자(Tin), 출력 단자(Tout) 및 접지 단자(Tgnd)를 포함한다. 전원 입력 단자(Tin)는 CSP의 전원 입력 단자(IN)에 접속되며, 출력 단자(Tout)는 CSP의 출력 단자(OUT)에 접속되고, 접지 단자(Tgnd)는 CSP의 접지 단 자(GND)에 접속된다. 출력 단자(Tout)와 접지 단자(Tgnd) 사이에는 출력 콘덴서(C1)가 접속된다. 출력 콘덴서(C1)의 등가 직렬 저항을 Resr로, 출력 콘덴서(C1)의 정전용량을 Co로 나타낸다. 예컨대, 출력 콘덴서(C1)로는 ESR이 큰 탄탈 콘덴서를 이용하고, 이 출력 콘덴서(C1)는 CSP 패키지에 내장된다.

전압 조정기(10)에 있어서, 전원 입력 단자(Tin)와 출력 단자(Tout) 사이에는 출력 트랜지스터(M11)가 접속되고, 출력 단자(Tout)와 접지 단자(Tgnd) 사이에는 저항기(R11, R12)가 직렬로 접속된다. 저항기(R11, R12)의 접속점에서부터, 출력 전압(Vo)을 분압하여 얻은 분압 전압(Vfb)이 출력된다. 이 분압 전압(Vfb)은 오차 증폭 회로(A11)의 비반전 입력 단자에 입력되고, 오차 증폭 회로(A11)의 반전 입력 단자에는 기준 전압(Vref)이 입력된다. 오차 증폭 회로(A11)의 출력 단자는 출력 트랜지스터(M11)의 게이트에 접속된다.

도 2는 도 1의 반도체 장치를 나타내는 개략 단면도이다.

예컨대, 반도체 칩(2)의 단자들은 CSP의 인터포저 상에 형성된 본딩 패드의 본딩 와이어에 의해 접속된다. 이 본딩 패드는 인터포저의 재배선 와이어에 의해 CSP의 대응하는 접속 단자에 접속되어 있다. 예컨대, 도 2에 도시하는 바와 같이, 반도체 칩(2)의 출력 단자(Tout)는 본딩 와이어(21)와 인터포저(22)의 재배선 와이어(23)를 통해 CSP의 출력 단자(OUT)에 접속된다. 출력 콘덴서(C1)의 한쪽 단자는 인터포저(22)의 재배선 와이어(23)를 통해 CSP의 출력 단자(OUT)에 접속되고, 출력 콘덴서(C1)의 다른 쪽 단자는 인터포저(22)의 재배선 와이어(24)를 통해 CSP의 접지 단자(GND)에 접속된다.

전술한 바와 같이, 본 실시 형태의 반도체 장치에서는 출력 콘덴서(C1)의 단자들과 CSP의 단자들을 접속하는데 인터포저(22)의 재배선 와이어를 이용하고, 반도체 칩(2)과 출력 콘덴서(C1)를 단일 CSP 패키지 안에 수납하기 때문에, 출력 콘덴서(C1)를 CSP 외부에 실장할 필요가 없고, 실장 단계에서 출력 콘덴서(C1)에 대한 재고 조절을 생략할 수 있다.

제2 실시 형태

도 3은 본 발명의 제2 실시 형태에 따른 반도체 장치의 구성예를 나타내는 도면이다.

도 3에서는, 이전에 설명한 것들과 동일한 요소들에는 동일한 참조 부호를 지정하고 중복 설명은 생략하기로 한다.

도 3의 반도체 장치(1a)는, 출력 콘덴서(C1)의 ESR를 조정하기 위해 저항기(R13)를 배치하는 점에 있어서 도 1의 반도체 장치(1)와 다르다.

도 3에 도시한 반도체 장치(1a)에서는 반도체 칩(2)과, 출력 콘덴서(C1)와, 출력 콘덴서(C1)의 ESR를 조정하기 위한 저항기(R13)가 칩 사이즈 패키지(CSP) 내에 탑재되어 있다. 또한, 저항기(R13)는 위상 보상용 저항기로서 기능한다. 반도체 칩(2)의 출력 단자(Tout)와 CSP의 출력 단자(OUT)의 접속점과, 반도체 칩(2)의 접지 단자(Tgnd)와 CSP의 접지 단자(GND)의 접속점 사이에는 저항기(R13)와 출력 콘덴서(C1)의 직렬 회로가 접속되어 있다.

이러한 구성에 의해, 출력 콘덴서(C1)로서, ESR이 작은 콘덴서를 이용할 수 있는데, 예컨대 이 ESR은 10 mΩ∼500 mΩ의 범위에 있다. 이러한 이유에서 ESR이 작은 세라믹 콘덴서를 이용할 수 있다.

도 4는 도 3의 반도체 장치(1a)를 나타내는 개략 단면도이다.

도 4에서는, 이전에 설명한 것들과 동일한 요소들에는 동일한 참조 부호를 저장하고 중복 설명은 생략하기로 한다.

전술한 바와 같이, 도 4의 반도체 장치(1a)는, 출력 콘덴서(C1)와 출력 단자(OUT)를 접속하는, 인터포저(22)의 재배선 와이어(23a)의 배선 저항을 이용하여 저항기(R13)를 형성한다는 점에서 도 1의 반도체 장치(1)와 다르다.

도 4에 도시하는 바와 같이, 출력 콘덴서(C1)와 출력 단자(OUT)를 접속하는 재배선 와이어(23a)의 일부 폭을 작게 하여, 소정의 저항을 갖는 저항기(R13)을 형성한다.

또한, 도 4에서는, 재배선 와이어(23a)의 배선 저항을 이용하여 저항기(R13)를 형성하는 경우를 설명하고 있지만, 칩 저항을 이용해서도 저항기(R13)를 형성할 수 있으며, 이 경우, 인터포저의 재배선 와이어를 칩 저항과의 배선으로서 이용할 수 있다.

본 실시 형태에 따르면, 반도체 칩(2), 출력 콘덴서(C1) 및 저항기(R13)를 단일 CSP 패키지 안에 수납하기 때문에, 출력 콘덴서(C1)를 CSP 외부에 실장할 필요가 없고, 실장 단계에서 출력 콘덴서(C1)에 대한 재고 조절을 생략할 수 있다. 또한, ESR가 작은 콘덴서를 출력 콘덴서(C1)로서 이용할 수 있기 때문에, 소형 콘덴서를 출력 콘덴서(C1)로서 이용할 수 있다.

또한, 종래에는 저항기(R13)의 저항치를 크게 하면, 출력 전류에 의한 전압 강하가 커져 출력 전압 변동이 발생하였다. 따라서, 종래에는 저항기(R13)의 저항치를 그다지 크게 할 수 없었다. 그러나, 본 실시 형태의 반도체 장치에서는 출력 전류가 저항기(R13)에 흐르지 않기 때문에, 저항기(R13) 양단의 전압 손실이 적어서 저항기(R13)의 저항치를 크게 할 수 있으며, 출력 콘덴서(C1)에 맞추어 최적의 저항치를 선택할 수 있다.

출력 콘덴서(C1)의 ESR에 해당하는 저항을 Resr로, 출력 콘덴서(C1)의 정전용량을 Co로, 저항기(R13)의 저항치를 R13으로 나타내면, 주파수 특성 곡선에서 제로점이 생기는 주파수는 일반적으로 1/{2π×Co×(Resr＋R13)}로 표시된다. 이 때문에, 출력 콘덴서(C1)의 정전용량을 작게 하고 저항기(R13)의 저항치를 크게 하여 동일한 주파수에서 제로점을 생성하는 것이 가능하다.

따라서, 소형의 출력 콘덴서를 이용할 수 있으므로 CSP 패키지의 사이즈를 축소하는 것이 가능하다. 출력 콘덴서(C1)로서 적층형 세라믹 콘덴서를 사용하는 경우, 길이 1 mm 이하, 폭 0.5 mm 이하의 소위 1005 타입의 콘덴서를 이용한다면, 사실상 CSP 패키지의 사이즈는 증가하는 것이 아니라, 종래의 CSP 패키지와 거의 동일하게 유지된다.

제3 실시 형태

이전 실시 형태에서는, 위상 보상용 저항기(저항기 R13)를 CSP 내에 배치하지만, 위상 보상용 저항기는 반도체 칩 내에 설치될 수도 있다.

도 5는 본 발명의 제3 실시 형태에 따른 반도체 장치의 구성예를 나타내는 회로도이다.

도 5에서는, 이전에 설명한 것들과 동일한 요소들에는 동일한 참조 부호를 지정하고 중복 설명은 생략하기로 한다.

본 실시 형태에서는, 저항기(R13)를 CSP가 아니라 반도체 칩(2a) 내에 설치한다. 또, 저항기(R13)와 출력 콘덴서(C1)를 접속하기 위한 접속 단자(Ta)가 반도체 칩(2a)에 형성된다.

도 5에 도시하는 반도체 장치(1b)에서는 전압 조정기(10)를 구비한 반도체 칩(2b)과 출력 콘덴서(C1)가 CSP 내에 탑재되어 있다.

반도체 칩(2b)은 전압 조정기(10)와 저항기(R13), 전원 입력 단자(Tin), 출력 단자(Tout), 접지 단자(Tgnd), 및 접속 단자(Ta)를 포함한다. 출력 트랜지스터(M11)의 드레인과 접속 단자(Ta) 사이에는 저항기(R13)가 접속되고, 접속 단자(Ta)와 접지 단자(Tgnd) 사이에는 출력 콘덴서(C1)가 접속된다. 예컨대, 저항기(R13)의 저항은 약 10 mΩ∼1.5Ω 범위에 있으며, 출력 콘덴서(C1)의 용량 및 ESR에 따라 최적화된다.

도 6은 도 5의 반도체 장치(1b)를 나타내는 개략 단면도이다.

도 6에서는 이전에 설명한 것들과 동일한 요소들에 대해 동일한 참조 부호를 지정하며 중복 설명은 생략하기로 한다.

도 6에 도시하는 바와 같이, 반도체 칩(2b)의 단자들은 CSP의 인터포저 상에 형성된 본딩 패드의 본딩 와이어에 의해 접속된다. 본딩 패드는 인터포저의 재배선 와이어에 의해 CSP의 대응하는 접속 단자에 접속된다. 예컨대, 도 6에 도시하는 바와 같이, 반도체 칩(2b)의 출력 단자(Tout)는 본딩 와이어(31) 및 인터포저(32)의 재배선 와이어(33)를 통해 CSP의 출력 단자(OUT)에 접속된다. 또한, 반도체 칩(2b)의 접속 단자(Ta)는 본딩 와이어(34) 및 인터포저(32)의 재배선 와이어(35)를 통해 출력 콘덴서(C1)의 한쪽 단자에 접속된다. 또한, 출력 콘덴서(C1)의 다른 쪽 단자는 스루홀(through-hole)(36)을 통해 CSP의 접지 단자(GND)에 접속된다. 물론, 출력 콘덴서(C1)의 타 단자를 인터포저(32)의 재배선 와이어를 통해 CSP의 접지 단자(GND)에 접속할 수도 있다.

본 실시 형태에서는 저항기(R13)를 반도체 칩(2) 내에 설치하기 때문에, 이전 실시 형태와 동일한 효과를 얻을 수 있고, CSP 패키지의 사이즈를 추가 축소하는 것이 가능하다.

제4 실시 형태

도 7에서는, 이전에 설명한 것들과 동일한 요소들에는 동일한 참조 부호를 지정하고 중복 설명은 생략하기로 한다.

본 실시 형태에서는 반도체 칩의 접속 단자(Ta)와 출력 콘덴서(C1)를 접속하는 저항성 본딩 와이어로부터 저항기(R13)를 형성한다.

도 7에 도시하는 반도체 장치(1c)에서는, 전압 조정기(10)를 갖는 반도체 칩(2c)과, 출력 콘덴서(C1)와, 저항기(R13)가 CSP 내에 탑재되어 있다.

반도체 칩(2c)은 전압 조정기(10), 전원 입력 단자(Tin), 출력 단자(Tout), 접지 단자(Tgnd), 및 접속 단자(Ta)를 포함한다.

반도체 칩(2c)의 접속 단자(Ta)와 출력 콘덴서(C1)를 접속하는 본딩 와이어는 소정의 저항을 갖도록 형성되고, 그러한 본딩 와이어가 저항기(R13)로서 이용된다.

예컨대, 저항기(R13)의 저항은 10 mΩ∼1.5Ω 범위에 있으며, 출력 콘덴서(C1)의 용량 및 ESR에 따라 최적화된다.

도 8은 도 7의 반도체 장치(1c)를 나타내는 개략 단면도이다.

도 8에서는 이전에 설명한 것들과 동일한 요소들에는 동일한 참조 부호를 지정하고 중복 설명은 생략하기로 한다.

도 8에 도시하는 바와 같이, 반도체 칩(2c)의 단자들은 CSP의 인터포저에 형성된 본딩 패드의 본딩 와이어에 의해 접속된다. 본딩 패드는 인터포저의 재배선 와이어에 의해 CSP의 대응하는 접속 단자에 접속되어 있다. 예컨대, 도 8에 도시하는 바와 같이, 반도체 칩(2c)의 출력 단자(Tout)는 본딩 와이어(31) 및 인터포저(32)의 재배선 와이어(33)를 통해 CSP의 출력 단자(OUT)에 접속된다. 또한, 반도체 칩(2c)의 접속 단자(Ta)는 저항기(R13)로서 기능하는 본딩 와이어(34c) 및 인터포저(32)의 재배선 와이어(35)를 통해 출력 콘덴서(C1)의 한쪽 단자에 접속된다. 또한, 출력 콘덴서(C1)의 다른 쪽 단자는 스루홀(36)을 통해 CSP의 접지 단자(GND)에 접속된다. 물론, 출력 콘덴서(C1)의 타 단자는 인터포저(32)의 재배선 와이어를 통해 CSP의 접지 단자(GND)에 접속될 수도 있다.

본 실시 형태에서는 저항기(R13)를 본딩 와이어로 형성하기 때문에, 이전 실시 형태들과 동일한 효과를 얻을 수 있으며, CSP 패키지의 사이즈를 추가 축소하는 것이 가능하다.

본 발명은 예시를 위해 선택된 특정 실시 형태들을 참조하여 설명하지만, 본 발명은 이들 실시 형태에 한정되지 않고, 당업자라면 본 발명의 기본 원리 및 범주에서 일탈하는 일없이 다수의 변형예를 발상할 수 있음이 당연하다.

예컨대, 제4 실시 형태에 있어서, 저항기(R13)는 인터포저(32)의 재배선 와이어(35)로서 기능하도록 형성될 수 있다.

도 9는 본 발명의 반도체 장치의 변형예를 나타내는 개략 단면도이다.

도 9에 도시하는 바와 같이, 저항기(R13)는 인터포저(32)의 재배선 와이어(35c)로서 기능하도록 형성된다. 도 8의 본딩 와이어(34c)는 도 9의 본딩 와이어(34)를 나타내고, 도 8의 재배선 와이어(35)는 도 9의 재배선 와이어(35c)를 나타낸다.

또, 제2 및 제4 실시 형태에 있어서, 저항기(R13)는 칩 저항을 이용하여 형성될 수 있다. 이 경우, 출력 콘덴서(C1)와 마찬가지로, 길이 1mm 이하, 폭 0.5 mm 이하의 소위 1005 타입의 저항기를 저항기(R13)로서 이용할 수 있다. 또한, 저항기(R13)는 더 소형일 수도 있다.

또한, 이전 실시 형태들에 있어서, 본딩 와이어를 통해 반도체 칩의 단자들과 인터포저의 재배선 와이어를 접속한다고 설명하였다. 그러나, 이것은 일례일 뿐이며, 본 발명은 이것에 제한되지 않는다. 예컨대, 반도체 칩의 단자들은 인터포저의 재배선 와이어에 직접 접속될 수도 있다.

도 10a와 도 10b는 본 발명의 반도체 장치의 또 다른 변형예를 각각 개략적 으로 도시하는 평면도와 단면도이다.

도 10a와 도 10b에 도시하는 바와 같이, 반도체 칩의 접속 단자(Ta)와 출력 콘덴서(C1)를 접속하는 배선은 일부 결락(cutout)되고 이 결락 부분에 저항기를 형성할 수 있다.

본 특허 출원은 2005년 9월 27일자에 출원한 일본 우선권 특허 출원 번호 제2005-280226호에 기초하며, 이 특허 출원의 전체 내용은 참조 문헌으로서 포함된다.

Claims

전압 조정기, 전원 입력 단자, 접지 단자, 및 생성한 정전압을 출력하는 출력 단자를 포함하는 반도체 칩과;

상기 출력 단자와 상기 접지 단자 사이에 접속되며 상기 전압 조정기의 위상 보상을 위한 위상 보상용 콘덴서

를 포함하고,

상기 반도체 칩과 상기 위상 보상용 콘덴서의 전부가 단일 패키지 안에 수납되는 것인, 반도체 장치.
전압 조정기, 전원 입력 단자, 접지 단자, 및 생성한 정전압을 출력하는 출력 단자를 포함하는 반도체 칩과;

상기 출력 단자와 상기 접지 단자 사이에 접속되며, 상기 전압 조정기의 위상 보상을 위한 위상 보상용 콘덴서와, 상기 위상 보상용 콘덴서의 등가 직렬 저항의 저항치를 조정하기 위한 위상 보상용 저항기를 포함하는 직렬 회로

를 포함하고,

상기 반도체 칩과 상기 직렬 회로의 전부가 단일 패키지 안에 수납되는 것인, 반도체 장치.
전압 조정기, 전원 입력 단자, 접지 단자, 생성한 정전압을 출력하는 출력 단자, 및 접속 단자를 포함하는 반도체 칩과;

상기 접속 단자와 상기 접지 단자 사이에 접속되며 상기 전압 조정기의 위상 보상을 위한 위상 보상용 콘덴서

를 포함하고,

상기 반도체 칩과 상기 위상 보상용 콘덴서의 전부가 단일 패키지 안에 수납되며,

상기 반도체 칩은, 상기 출력 단자와 상기 접속 단자 사이에 접속되며 상기 위상 보상용 콘덴서의 등가 직렬 저항의 저항치를 조정하기 위한 위상 보상용 저항기를 포함하는 것인, 반도체 장치.
전압 조정기, 전원 입력 단자, 접지 단자, 생성한 정전압을 출력하는 출력 단자, 및 상기 출력 단자에 병렬로 접속된 접속 단자를 포함하는 반도체 칩과;

상기 접속 단자와 상기 접지 단자 사이에 접속되며, 상기 전압 조정기의 위상 보상을 위한 위상 보상용 콘덴서와, 상기 위상 보상용 콘덴서의 등가 직렬 저항의 저항치를 조정하기 위한 위상 보상용 저항기를 포함하는 직렬 회로

를 포함하고,

상기 반도체 칩과 상기 직렬 회로의 전부가 단일 패키지 안에 수납되는 것인, 반도체 장치.
제1항에 있어서, 상기 위상 보상용 콘덴서는 인터포저(interposer)의 재배선의 와이어(rerouting wire)를 이용하여 상기 반도체 칩에 접속되는 것인, 반도체 장치.
제2항에 있어서, 상기 위상 보상용 저항기는 인터포저의 재배선 와이어의 배선 저항으로부터 형성되는 것인, 반도체 장치.
제4항에 있어서, 상기 위상 보상용 저항기는 상기 반도체 칩의 상기 접속 단자와 접속하기 위한 저항성 본딩 와이어로부터 형성되는 것인, 반도체 장치.
제1항에 있어서, 상기 위상 보상용 콘덴서는 길이가 1 ㎜ 이하이고 폭이 0.5 ㎜ 이하인 것인, 반도체 장치.
제2항에 있어서, 상기 위상 보상용 저항기는 길이가 1 ㎜ 이하이고 폭이 0.5 ㎜ 이하인 것인, 반도체 장치.
제1항에 있어서, 상기 위상 보상용 콘덴서는 세라믹 콘덴서인 것인, 반도체 장치.
제1항에 있어서, 상기 위상 보상용 콘덴서는 등가 직렬 저항이 10 mΩ∼500 mΩ인 것인, 반도체 장치.
제2항에 있어서, 상기 위상 보상용 저항기는 저항이 10 mΩ∼1.5 Ω인 것인, 반도체 장치.