KR100526848B1 - 저전압강하 레귤레이터 - Google Patents

Abstract

본 발명은 저전압강하 레귤레이터에 관한 것으로서, 반도체칩 내부에 보상 저항을 형성하고, 이 보상 저항에 소정 용량을 갖는 캐패시터를 연결함으로써, 레귤레이터를 안정화시킬 수 있도록, 반전입력단자와 비반전입력단자 및 출력 단자를 갖는 오피앰프와, 상기 오피앰프의 출력 단자에 게이트가 연결되며, 소스 및 드레인을 갖는 PMOSFET와, 상기 PMOSFET의 드레인에 직렬 연결된 저항 R1,R2와, 상기 오피앰프의 전원 전압 단자 및 PMOSFET의 소스에 연결된 입력 전압 단자와, 상기 PMOSFET의 드레인에 연결된 출력 전압 단자와, 상기 PMOSFET의 드레인과 출력 전압 단자 사이에 일단이 병렬로 연결된 보상 저항과, 상기 보상 저항에 일단이 직렬로 연결되고, 타단은 접지된 부하 캐패시터로 이루어진 것을 특징으로 함.

Description

저전압강하 레귤레이터{Low dropout voltage regulator}

본 발명은 저전압강하 레귤레이터에 관한 것으로서, 보다 상세히는 반도체칩 내부에 보상 저항을 형성하고, 외부에는 위의 보상 저항과 접속되도록 캐패시터를 형성함으로써, 레귤레이터를 안정화시킬 수 있는 저전압강하 레귤레이터에 관한 것이다.

도 1을 참조하면, 종래의 저전압강하 레귤레이터를 도시한 회로도가 도시되어 있다.

도시된 바와 같이 종래의 저전압강하 레귤레이터는 반전입력단자와 비반전입력단자 및 출력 단자를 갖는 오피앰프(1')와, 상기 오피 앰프(1')의 출력 단자에 게이트가 연결된 PMOSFET(2')과, 상기 PMOSFET(2')의 드레인에 직렬 연결된 저항 R1,R2(3',4')와, 상기 오피앰프(1')의 전원 전압 단자 및 PMOSFET(2')의 소스에 연결된 입력 전압 단자(5')와, 상기 저항 R1(3')과 R2(4')의 사이 및 오피앰프(1')의 비반전 입력 단자 사이에 연결된 정궤환 라인(6')과, 상기 오피앰프(1')의 반전입력 단자에 접속된 기준 전압 단자(7')와, 상기 PMOSFET(2')의 드레인에 연결된 출력 전압 단자(8')로 이루어져 있다. 물론, 상기 출력 전압 단자(8')에는 부하 저항 및 부하 캐패시터를 포함하는 부하(도시되지 않음)가 연결된다.

이러한 저전압강하 레귤레이터는 기준 전압 단자(7')로부터 소정 전압이 인가되고, 입력 전압 단자(5')로부터 오차를 갖는 입력 전압이 입력된다. 상기 기준 전압 단자(7')로부터 입력되는 전압에 의해 PMOSFET(2')의 게이트에 소정 전압이 인가됨으로써, 상기 입력 전압 단자(5')로부터의 전류가 PMOSFET(2')의 소스로부터 드레인으로 흐르게 되고, 상기 PMOSFET(2')의 출력 전류가 출력 전압 단자(8')에 인가됨으로써, 외부 부하(미도시)에 소정 전압이 인가된다.

또한, 저항 R1(3')과 R2(4')에 의한 분압 전압이 정궤환 라인(6')을 통하여 오피앰프(1')의 비반전 입력 단자에 전달된다. 이렇게 전달되는 전압은 상기 기준 전압 단자(7')로부터의 기준 전압 이상이 되면, 상기 오피 앰프(1')는 PMOSFET(2')의 게이트 전압을 낮춤으로써, 출력 전압 단자(8')에는 항상 일정한 안정된 전압이 출력되도록 한다.

한편, 상술한 바와 같이 출력 전압 단자(8')에 연결되는 부하에는 항상 부하 캐패시터를 포함한다. 따라서, 상술한 레귤레이터는 출력 패스 트랜지스터(pass transistor)가 PMOSFET인 컴온 소스(common source) 증폭기로써 동작하며, 이 증폭기 구조의 동작 특성상 출력 저항이 크고, 출력단의 부하 캐패시터가 수 uF으로 큰 값을 가지기 때문에 불안정한 주파수 특성을 가진다. 이러한 점을 극복하기 위해 통상 부하 캐패시터가 가지고 있는 기생 저항(ESR; Equivlaent Series Resistance)을 이용하여 회로 내부에 제로(zero)점을 형성함으로써 주파수 보상을 한다. 부하 캐패시터가 가지고 있는 기생 저항(ESR)을 이용하는 방법으로는 캐패시터의 종류중 탄탈늄 캐패시터가 사용되며, 이는 세라믹 캐패시터에 비해 캐패시터가 가지는 기생 저항이 수Ω으로 크기 때문이다.

그러나, 탄탈륨 캐패시터는 불량 모드가 쇼트되는 특성을 가지고 있어, 캐패시터 파손시 히로가 쇼트되는 특성으로 인해 회로 및 부하에 손상을 준다. 반면, 세라믹 캐패시터는 불량모드가 오픈되는 특성을 가지고 있으나 탄탈륨 캐패시터에 비해 캐패시터가 가지는 기생 저항이 아주 작기 때문에 세라믹 캐패시터를 출력 부하로 사용할 경우 별도의 주파수 보상용 저항이 부하 캐패시터인 세라믹 캐패시터에 직렬로 연결되어야 하는 문제를 가지고 있다.

본 발명은 상술한 종래의 문제점을 극복하기 위한 것으로서, 본 발명의 목적은 반도체칩 내부에 보상 저항을 형성하고, 외부에는 위의 보상 저항과 접속되도록 캐패시터를 형성함으로써, 레귤레이터를 안정화시킬 수 있는 저전압강하 레귤레이터를 제공하는데 있다.

상기한 목적을 달성하기 위해 본 발명에 의한 저전압강하 레귤레이터는 반전입력단자와 비반전입력단자 및 출력 단자를 갖는 오피앰프와, 상기 오피앰프의 출력 단자에 게이트가 연결되며, 소스 및 드레인을 갖는 PMOSFET과, 상기 PMOSFET의 드레인에 직렬 연결된 저항 R1,R2와, 상기 오피앰프의 전원 전압 단자 및 PMOSFET의 소스에 연결된 입력 전압 단자와, 상기 PMOSFET의 드레인에 연결된 출력 전압 단자와, 상기 PMOSFET의 드레인과 출력 전압 단자 사이에 일단이 병렬로 연결된 보상 저항과, 상기 보상 저항에 일단이 직렬로 연결되고, 타단은 접지된 부하 캐패시터로 이루어진 것을 특징으로 한다.

또한, 상기 오피앰프, PMOSFET, 저항 R1,R2, 입력 전압 단자, 출력 전압 단자, 보상 저항은 하나의 반도체칩에 집적되어 형성될 수 있다.

더불어, 상기 보상 저항의 단부에는 와이어 본딩용 패드가 더 형성될 수 있다.

또한, 상기 부하 캐패시터는 세라믹 캐패시터일 수 있다.

상기와 같이 하여 본 발명에 따른 저전압강하 레귤레이터는 PMOSFET의 드레인과 출력 단자 사이에 미리 보상 저항 및 부하 캐패시터가 연결됨으로써, 레귤레이터의 회로가 안정화된다.

더불어, 레귤레이터와 함께 보상 저항도 반도체칩에 집적되어 형성됨으로써, 다양한 종류의 캐패시터(고가의 탄탈륨 또는 저가의 세라믹 캐패시터)를 적절히 사용할 수 있어 회로 설계가 용이해진다.

이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.

도 2를 참조하면, 본 발명에 따른 저전압강하 레귤레이터에 대한 회로도가 도시되어 있고, 도 3을 참조하면, 본 발명에 따른 저전압강하 레귤레이터에 대한 반도체칩의 평면도가 도시되어 있다.

도시된 바와 같이 본 발명에 따른 저전압강하 레귤레이터는 오피앰프(1)와, PMOSFET(2)과, 저항 R1,R2(3,4)와, 입력 전압 단자(5)와, 정궤환 라인(6)과, 기준 전압 단자(7)와, 출력 전압 단자(8)와, 보상 저항(9) 및 부하 캐패시터(10)로 이루어져 있다.

상기 오피앰프(1)는 반전입력단자와 비반전입력단자 및 출력 단자를 갖는다. 또한 상기 오피앰프(1)의 출력 단자는 상기 PMOSFET(2)의 게이트에 연결되어 있다. 더불어, 상기 저항R1,R2(3,4)는 상기 PMOSFET(2)의 드레인에 직렬 연결되어 있다. 또한 상기 정궤환 라인(6)은 상기 저항R1,R2(3,4) 사이와 상기 오피앰프(1)의 비반전 입력 단자에 연결되어 있다. 또한, 상기 입력 전압 단자(5)는 상기 오피앰프(1)의 전원 전압 단자 및 PMOSFET(2)의 소스에 연결되어 있다. 더불어, 상기 오피앰프(1)의 반전입력 단자에는 기준 전압 단자(7)가 연결되어 있으며, 상기 PMOSFET(2)의 드레인에는 부하에 연결되는 출력 전압 단자(8)가 연결되어 있으며, 이러한 구성은 종래와 동일하다.

다만, 본 발명은 상기 PMOSFET(2)의 드레인과 상기 출력 전압 단자(8) 사이에 병렬로 보상 저항(9) 및 부하 캐패시터(10)(보상 저항(9)과 부하 캐패시터(10)는 직렬 연결됨)가 연결되어 있다. 물론, 부하 캐패시터(10)는 접지되어 있다. 또한, 본 발명은 상기 오피앰프(1), PMOSFET(2), 저항 R1,R2(3,4), 입력 전압 단자(5), 정궤환 라인(6), 기준 전압 단자(7), 출력 전압 단자(8) 및 보상 저항(9)은 하나의 반도체칩(IC)에 집적되어 형성되어 있다. 물론, 상기 부하 캐패시터(10)는 상기 반도체칩(IC)의 외부에 위치되며, 이러한 캐패시터는 고가의 탄탈륨 캐패시터 또는 저가의 세라믹 캐패시터가 될 수 있다. 더불어, 상기 보상 저항(9)은 2Ω 이하, 예를 들면 1~2Ω 정도의 저항값을 갖도록 설계함이 바람직하다. 이와 같이 저항값을 한정하는 이유는 탄탈륨 캐패시터 또는 세라믹 캐패시터의 고유 저항값이 상술한 정도의 값을 갖기 때문이다.

여기서, 상기 캐패시터는 저가의 세라믹 캐패시터를 이용함이 바람직하다. 즉, 탄탈륨 캐패시터는 파손시 회로가 쇼트되는 특성으로 인하여 레귤레이터 또는 부하가 손상되지만, 세라믹 캐패시터는 파손시 회로가 오픈되는 특성으로 인하여 레귤레이터 또는 부하의 손상을 방지할 수 있기 때문이다. 또한 상기 보상 저항(9)이 부하 캐패시터(10)와 와이어로 연결될 수 있도록 와이어 본딩용 패드(14)가 더 형성되어 있다. 도3중 미설명 부호 11은 입력 전압 인가용 패드, 13은 출력 전압 인가용 패드, 15는 접지용 패드, 16은 와이어이다.

상기와 같은 구성에 의해서 본 발명에 따른 저전압강하 레귤레이터는 다음과 같이 작동된다. 여기서, 일반적으로 안정된 전원을 인가하는 오피앰프(1) 및 PMOSFET(2)의 동작은 종래와 같으므로 생략하기로 한다.

본 발명은 PMOSFET(2)의 드레인과 출력 전압 단자(8) 사이에 보상 저항(9) 및 부하 캐패시터(10)가 연결된 동시에, 상기 부하 캐패시터(10)는 일단이 접지되어 있음으로써, 상기 출력 전압 단자(8)에 연결되는 부하가 어떠한 저항 부하 또는 캐패시터 부하를 갖는다고 하여도, 레귤레이터의 안정성이 거의 저하되지 않게 된다. 즉, 레귤레이터의 안정 조건을 만족하도록 미리 보상 저항(9) 및 부하 캐패시터(10)가 연결되어 있기 때문이다.

또한, 보상 저항(9)이 반도체칩(IC)에 함께 집적되어 형성되어 있음으로써, 부하의 종류에 따른 적절한 부하 캐패시터(10)만을 변경하여 사용할 수 있으며, 이에 따라 레귤레이터의 이용이 편리해진다.

더불어, 저가의 세라믹 캐패시터를 이용하여 제조 원가를 줄일 수 있고, 또한 상기 세라믹 캐패시터가 파손된다고 해도 회로가 오픈됨으로써, 레귤레이터나 부하에 손상을 가하지는 않게 된다.

상술한 바와 같이, 본 발명에 따른 저전압강하 레귤레이터는 PMOSFET의 드레인과 출력 단자 사이에 미리 보상 저항 및 부하 캐패시터가 연결됨으로써, 레귤레이터의 회로가 안정화되는 효과가 있다.

더불어, 레귤레이터와 함께 보상 저항도 반도체칩에 집적되어 형성됨으로써, 다양한 종류의 캐패시터(고가의 탄탈륨 또는 저가의 세라믹 캐패시터)를 적절히 사용할 수 있어 회로 설계가 용이해지는 효과가 있다.

이상에서 설명한 것은 본 발명에 따른 저전압강하 레귤레이터를 실시하기 위한 하나의 실시예에 불과한 것으로서, 본 발명은 상기한 실시예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 바와 같이 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.

도 1은 종래 저전압강하 레귤레이터를 도시한 회로도이다.

도 2는 본 발명에 따른 저전압강하 레귤레이터를 도시한 회로도이다.

도 3은 본 발명에 따른 저전압강하 레귤레이터를 도시한 반도체칩 및 이것에 캐패시터가 접속된 상태를 도시한 평면도이다.

< 도면의 주요 부분에 대한 부호의 설명 >

1; 오피앰프 2; PMOSFET

3,4 ; 저항 5; 입력 전압 단자

6; 정궤환 라인 7; 기준 전압 단자

8; 출력 전압 단자 9; 보상 저항

10; 부하 캐패시터 IC; 반도체칩

Claims (4)

1. 반전입력단자와 비반전입력단자 및 출력 단자를 갖는 오피앰프;

   상기 오피앰프의 출력 단자에 게이트가 연결되며, 소스 및 드레인을 갖는 PMOSFET;

   상기 PMOSFET의 드레인에 직렬 연결된 저항 R1,R2;

   상기 오피앰프의 전원 전압 단자 및 PMOSFET의 소스에 연결된 입력 전압 단자;

   상기 PMOSFET의 드레인에 연결된 출력 전압 단자;

   상기 PMOSFET의 드레인과 출력 전압 단자 사이에 일단이 병렬로 연결된 보상 저항; 및,

   상기 보상 저항에 일단이 직렬로 연결되고, 타단은 접지된 부하 캐패시터를 포함하여 이루어진 저전압강하 레귤레이터.
2. 제 1 항에 있어서, 상기 오피앰프, PMOSFET, 저항 R1,R2, 입력 전압 단자, 출력 전압 단자, 보상 저항은 하나의 반도체칩에 집적되어 형성된 것을 특징으로 하는 저전압강하 레귤레이터.
3. 제 2 항에 있어서, 상기 보상 저항의 단부에는 와이어 본딩용 패드가 더 형성된 것을 특징으로 하는 저전압강하 레귤레이터.
4. 제 1 항에 있어서, 상기 부하 캐패시터는 세라믹 캐패시터인 것을 특징으로 하는 저전압강하 레귤레이터.