JPH06503452A - 回路保護装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 回路保護装置 技術分野 本発明は、過電流、例えば、装置故障、静電放電等に起因する過電流から電気回 路を保護する装置に関する。

なお、本明細書の記述は本件出願の優先権の基礎たる英国特許出願筒９０２７１ １１．５号の明細書の記載に基づくものであって、当該英国特許出願の番号を参 照することによつて当該英国特許出願の明細書の記載内容が本明細書の一部分を 構成するものとする。

背景技術 形式が比較的簡単な回路保護装置は、ドイツ特許出願第３７２５３９０号（１９ ８７年７月３１日、Ｗｉｃｋｍａｎｎ−Ｗｅｒｋｅ　ＧｍｂＨ）に記述されてい る。この装置は、回路電流を制御するシリーズスイッチングトランジスタと、ス イッチングトランジスタのベースまたはゲート電圧を制御する制御トランジスタ とを備えている。この制御トランジスタのベースまたはゲート電圧は、このスイ ッチングトランジスタをスパンする分圧器により設定される。その結果、この装 置に過電流が発生すると、制御トランジスタはバイアスされて導通され、スイッ チングトランジスタをターンオフする。この装置はとりわけ簡単であるが、その 動作は温度により著しく変動するという不都合な点がある０例えば、多（の場合 、温度が１００℃かそのぐらいに上昇すると、スイッチングトランジスタを非導 通にするのに必要な電流（トリップ電流）が僅かな周囲のトリップ電流（ａｍｂ ｉｅｎｔ　ｔｒｉｐ　ｃｕｒｒｅｎｔ）まで降下する。従って、回路の通常動作 時には、非常に僅かな電流、例えば、トリップ電流の２０％ぐらいの電流をその スイッチングトランジスタに流すことができる。より大きな電流を流すことがで きる場合、（通常は数ボルトオーダのスイッチングトランジスタ間電圧降下に起 因して）スイッチングトランジスタが加熱されると、トリップ電流レベルが降下 する。その結果、その装置のドリッピングは通常の回路電流とともに幾つかの段 階で生じることになる。

発明の開示 本発明によれば、電気回路の信号線に直列に接続された回路保護装置が提供され る。この回路保護装置は回路電流を制御するトランジスタスイッチを備え、制御 入力端子を有する。この回路保護装置は制御装置を備え、その制御装置により、 その制御入力端子の電圧を制御し、そのトランジスタスイッチを流れる過電流に 応動する。制御装置は比較回路を備え、この比較回路により、トランジスタスイ ッチ間の電圧と基準電圧を比較する。比較した結果、トランジスタスイッチ間の 電流が基準電圧より大きい場合、そのトランジスタスイッチを開路する。比較回 路はトランジスタスイッチ間の電圧降下により動作する。

従って、本発明による装置を、２端子装置、すなわち、個別の電圧源を必要とし ない装置として用いることができる。所要の場合は、例えば、負荷間の任意の過 電流なシャントする第３端子を含むことができる。この例は、例えば、同時係属 の国際出願ＰＣＴ／ＧＢ９１１０１７６０に記述されている例がある。この国際 出願番号を付して明細書の一部とする。

本発明に係る装置は、得られる温度による動作変動を減少させることができると いう効果がある。さらに、本発明に係る装置を、通常の回路電流でドリッピング することなく、大電流で動作させることができる。多くの場合、ドリッピングさ せることなく、トリップ電流の８０％以下の電流で動作させることができる。

最も簡単な装置は比較回路を備えている。この比較回路は、例えば、開ループ演 算増幅器の形式であり、一方の入力端子には基準電圧が印加され、他方の入力端 子には、分圧器によりサンプリングされたトランジスタスイッチ間電圧の分圧が 印加される。基準電圧は温度に比較的安定でなければならず、その温度係数が± ０．５％に−より大きくないのが好ましく、さらには、±０．２％に一部より太 き（ないのが好ましい。特に、０．１％に一部　より大きくないのが好ましい。

通常、ツェナダイオード、または、バンドギャップデバイスを電圧レギュレータ として採用することになる。

本発明に係る回路保護装置はバイポーラトランジスタおよび／または電界効果ト ランジスタを採用することができる。バイポーラトランジスタをスイッチとして 用いる所では、そのトランジスタがスイッチオンされた時に必要なベース電流を 減少させるため、ダーリントン結合を用いるのが好ましい。このベース電流は比 較器を介して供給されなければならない。この比較器は任意指定によりベース駆 動回路を有する。ダーリントン結合、すなわちトリブレットをスイッチングトラ ンジスタとして採用する場合、実効直流電流利得が著しく高くなる。その結果、 より高ベース入力インピーダンスを用いることができる。

電界効果トランジスタを採用した場合は、ＭＯＳＦＥＴが好マシ＜、特に、エン ハンスメント型ＭＯ３ＦＥＴが好ましい。本発明に係る装置を集積回路とするこ とができる。その場合、スイッチングトランジスタに採用される抵抗はＭＯＳＦ ＥＴにより得ることができる０例えば、ＭＯＳＦＥＴのゲートおよびドレインを ｎＭＯｓロジックで結合することにより得ることができる。あるいはまた、スイ ッチングトランジスタのベースまたはゲートに対する分圧器を形成する制御トラ ンジスタおよび抵抗は、ＣＭＯＳロジックのように結合された相補型ｎＦＥＴお よびｐＦＥＴにより提供される。

本発明に係る好ましい実施例では、装置はパルスジェネレータを含む。このパル スジェネレータは、スイッチが開路されたとき、そのスイッチに１つ以上のパル スを送り、そのスイッチを閉路するか、あるいは閉路しようとする。このような 形式のパルスジェネレータは、例えば、１９９０年ｌＯ月１２日に出願されたイ ギリス特許出願筒９０２２２６１．３号（同時係ＩＥ）と、１９９０年１２月　 ５日に出願されたイギリス特許出願筒９０２６５１８．２号に記述されている。

また、このような形式のパルスジェネレータは国際特許出願ＰＣＴ／ＧＢ９１１ ０１７６１の明細書の一部を構成する。ここに両イギリス特許出願番号を付して 明細書の一部とする。理解されるであろうが、本発明に係る装置がリセットパル スジェネレータ（ｒｅｓｅｔｔｉｎｇ　ｐｕｌｓｅ　ｇｅｎｅｒａｔｏｒ）を組 み込む限り、上記両イギリス特許出願に記述された発明を変更したものである。

パルスを生成するのに、数多くの手段からの任意の手段を用いることができる。

特に、パルスを多（生成しようとする場合、例えば、本質的に公知の無安定発振 器によりパルスを生成することができる。そのパルスジェネレータは割算器、例 えば、カウンタ、または、シフトレジスタを含むのが良い。その割算器の入力は 、比較的高速の発振器、例えば、水晶発振器または他の装置により供給される。

実際には、ユーザが、そのスイッチをリセットしようとするデバイダ出力を選択 して、パルス周波数を指定するのも可能である。

単安定発振器を用いることもできるが、通常は、割算器の出力はバイパスフィル タを介して比較器の入力端子に供給される。そのパルスジェネレータ、または他 の任意のコンポーネントが電源を必要とする場合は、スイッチ間の電圧の分圧を 供給するのが通常量も簡単である。このスイッチ間電圧の分圧を適正な電圧調整 器、例えば、ツェナダイオードにより電圧調整しても良い。

所要の場合は、パルスジェネレータは有限の予め定めた最大周波数を有するパル スを生成するか、あるいは、上記イギリス特許出願第９０２２２６１．３号に記 述された周波数の子め定めた倍数の周波数を有するパルスを生成することができ る。

本発明に係る装置を、ディスクリートコンポーネントを用いて形成するか、ある いは、周知の技法を用いてモノリシックＩＣ（ｉｎｔｅｇｒａｔｅｄ　ｃｉｒｃ ｕｉｔ）として形成することができる。このような装置はコストが低くなり、ま た、より小さくなるので、モノリシックＩＣの形式で製造するのが好ましい。上 述したような割算器を用いると、パルスジェネレータの任意のコンデンサの値が 大幅に小さくなり、割算器がないときに必要なコンデンサの値より小さくするこ とができる。このようにすると、この回路はよりモノリシックＩ　Ｃ向きになる 。

本発明に係る装置が、トランジスタスイッチと直列に抵抗要素を含まないのは好 ましい、このような装置では、回路の信号線で電圧降下がないだけではな（、装 置のＩＣ設計に必須のシリコン面積が減少される。これは重要なことである。こ のようにすると、コストが軽減される。

図面の簡単な説明 次に、本発明に係る２つの形式の装置の例を図面を参照して説明する。

第１図は本発明に係る装置の一例であって２端子装置を示す回路図である。

第２図は第１図に示す装置のＩ−Ｖ特性を示す図である。

第３図は第１図に示す装置の温度変動と、ドイツ特許出願筒３７２５３９０号に 記述された装置の温度変動とを比較した図である。

第４図は本発明に係る装置の他の例であってリセットパルスジェネレータを含む 装置を示す回路図である。

発明を実施するための最良の形態 第１図を説明する。電気回路を過電流から保護する装置は、ｎｐｎバイポーラ接 合トランジスタ１を備えている。トランジスタ１はスイッチとして動作し、端子 ２および２′の間に位置しており、トランジスタｌを当該回路の信号線で直列接 続することができる。トランジスタ１のベースは、比較器として動作する演算増 幅器３の出力端子に接続されている。演算増幅器３の非反転入力端子は、抵抗４ およびツェナダイオード５により形成された分圧器に接続されている。演算増幅 器３の反転入力端子は抵抗６および７により形成された第２分圧器に接続されて いる。両分圧器はスイッチングトランジスタをスパンしている。ツェナダイオー ド５はその温度係数が−０，０６％に−１である。

また、演算増幅器３の■ｃｃ電源端子およびグランド端子は、スイッチングトラ ンジスタ１間に接続されている。その結果、装置に過電流が発生したとき、演算 増幅器はパワーアップされることになる。

動作を説明する。スイッチングトランジスタのベースを比較器３の出力により駆 動するのに充分な電圧がスイッチングトランジスタ間にかかるようになるまで、 スイッチングトランジスタ１はＯＦＦ状態である。

この段階では、比較器３の非反転入力端子の電圧は、ツェナダイオード５の初期 インピーダンスが比較的高いため、反転入力端子の電圧より高い。その結果、ス イッチングトランジスタｌのベースが駆動されてエミッタより高くなり、スイッ チングトランジスタが導通することになる。過渡電流や、負荷や、電源の故障に より、当該装置に過電流が発生したとき、スイッチングトランジスタ１の間の電 圧が増加し、演算増幅器３の反転入力端子の電圧が増加することになる。演算増 幅器３の非反転入力端子の電圧もまた、ツェナダイオード５のツェナ電圧（この 電圧は比較的一定に保たれる）に到達するまで、増加することになる。従って、 過電流がより大きいと、演算増幅器の出力端子の電圧は低（なり、負の電源電圧 に到達し、しかも、スイッチングトランジスタをスイッチオフすることになる。

第２図はスイッチングトランジスタ１の間の電圧に対する装置のバス電流を示し 、第３図はダーリントン結合をスイッチングトランジスタとして採用したドイツ 特許出願筒３７２５３９０号に示すような装置の温度安定性と比較して、本発明 に係る装置の温度安定性を示す。第３図から分かるように、本発明に係る装置の 温度安定特性曲線は従来の装置の温度安定特性曲線に比較して平坦である。トリ ップ電流に比較して比較的低い動作電流でドリッピングしがちな従来の装置に比 較して、本発明の装置はこのような温度安定特性を有するので、装置が不慮のド リッピングを行うことな（、回路の最大動作電流をトリップ電流の何倍も増加さ せることができる。

第４図は本発明に係る第２の装置を示す。これはリセットパルスジェネレータが 組み込まれており、リセットパルスジェネレータはスイッチングトランジスタを 非導通させた後、２０秒ごとに約１回だけスイッチングトランジスタ１を導通さ せようとする。

スイッチング回路はエンハンスメント型ＭＯＳＦＥＴの形式のスイッチングトラ ンジスタ１′を備えている。スイッチング回路は実質的には第１図に示すもので ある。ただし、バイポーラトランジスタ１はＦＥＴＩ’　と置換しである。

パルスジェネレータは無安定発振器であり、無安定発振器として、この場合、５ ５５タイマ４３が提供される。５５５タイマ４３の出力は、割算器として動作す る４０２４１４ビツトカウンタ４４のクロック入力端子に供給されている。カウ ンタ４４の出力は高域ＲＣフィルタを介して演算増幅器３の反転入力端子に供給 される。高域ＲＣフィルタは３３　ｎＦコンデンサ４６と、１ＭΩ抵抗４７と、 可変抵抗器４７′　と、１ＭΩ抵抗４７″とにより形成されている。演算増幅器 ３の出力はトランジスタ１′のゲートに１接供給される。演算増幅器３はオーブ ンコレクタであるので、ＩＭΩのプルアップ抵抗５６が演算増幅器３の出力端子 と、トランジスタ１′のドレインとの間に接続しである。

５５５タイマ４３とカウンタ４４は電源をスイッチングトランジスタ１′の両端 からとり、その電源電圧を、５５５イマ４３およびカウンタ４４のグランドピン と、電源との間に接続したツェナダイオード４８によりある程度電圧調整される 。また、ツェナダイオード４８は５５５タイマ４３とカウンタ４４に過電圧がか からないように保護する。さらに、６．８ｖツエナダイオード４９と５にΩ抵抗 ５０が、５５５タイマ４３およびカウンタ４４のｖｃｅビンと、スイッチングト ランジスタ１′のドレインとの間に、直列に接続されている。

動作を説明する。スイッチングトランジスタ１′は通常ＯＮ状態であり、演算増 幅器３の出力がハイレベルである。過電流が発生すると、演算増幅器の反転入力 端子の電圧は上昇し、一方、非反転入力端子の電圧は３．９■ツエナダイオード ５２（温度係数は０．０６％に一部）により電圧調整される。その結果、演算増 幅器の出力レベルが低くなる。すなわち、トランジスタ１′のソース電圧に到達 し、トランジスタ１をターンオフする。スイッチングトランジスタ１′がターン オフされると、スイッチングトランジスタ間の電圧は上昇しＩＯＶを超える。そ して、はぼ一定の電圧をツェナダイオード４８により５５５タイマ４３とカウン タ４４に供給する。タイマおよびカウンタ電源回路を流れる漏れ電流は、抵抗５ ０により制限され、通常は、１ｍＡないし２ｍＡのオーダになる。タイマ４３が パワーアップされると、コンデンサ５１の容量と、抵抗５４および５５により決 まる周波数で発振する。例えば、コンデンサの容量が１ｎＦで、抵抗の値がＩＭ Ωの場合は、発振周波数は４００　Ｈｚのオーダである。この周波数のパルスは カウンタ４４のクロック入力端子に入力され、最高位ビットが出力として取り出 される。その出力の繰り返しレートは２０秒ごとに約１回である。

カウンタの出力がローレベルになると、演算増幅器３の反転入力端子は直ちにロ ーレベル（スイッチングトランジスタ１′のソース電圧）になる。よって、演算 増幅器の出力レベルが短時間（コンデンサ４６および抵抗４７の時定数による） で上昇し、スイッチングトランジスタ１′をターンオンする。過電流がそのまま 持続する場合は、演算増幅器３の出力レベルは、パルスがなくなると直ちに降下 するが、スイッチングトランジスタ１′はＯＦＦ状態のままである。従って、一 度、装置がトリップすると、スイッチングトランジスタ１′がリセットされるま で、装置は２０秒ごとにスイッチングトランジスタ１′をリセットしようとする 。

電圧　（Ｖ） 温度　（０Ｃ） Ｔｏ　ＰＣＴ／ＧＢ　９１１０２２１５

Claims (8)

【特許請求の範囲】
1. １．電気回路の信号線に直列に接続される回路保護装置であって、 前記電気回路の電流を制御するトランジスタスイッチを備え、 制御入力端子を有し、 該制御入力端子の電圧を制御し、前記トランジスタスイッチを流れる過電流に応 答する制御装置であって、該制御装置は前記トランジスタスイッチ間の電圧と基 準電圧を比較し、比較した結果、前記トランジスタスイッチ間の電流が基準電圧 より大きい場合、前記トランジスタスイッチを開路する比較回路を備え、該比較 回路は前記トランジスタスイッチ間の電圧降下により動作される制御装置を備え たことを特徴とする回路保護装置。
2. ２．請求の範囲第１項に記載の回路保護装置において、前記トランジスタスイッ チはエンハンスメント型ＭＯＳＦＥＴを備え、そのＭＯＳＦＥＴのゲートが制御 入力を供給することを特徴とする回路保護装置。
3. ３．請求の範囲第１項または第２項に記載の回路保護装置において、基準電圧回 路はツェナダイオードまたはバンドギャップデバイスを備えたことを特徴とする 回路保護装置。
4. ４．請求の範囲第１項ないし第３項のいずれかに記載の回路保護装置において、 前記トランジスタスイッチが開路されたとき、前記トランジスタスイッチに１つ 以上のパルスを送り、前記トランジスタスイッチを閉路するか、あるいは閉路し ょうとするパルスジェネレータを含むことを特徴とする回路保護装置。
5. ５．請求の範囲第４項に記載の回路保護装置において、前記パルスジェネレータ は割算器を備え、その割算器の入力が無安定発振器により供給されることを特徴 とする回路保護装置。
6. ６．請求の範囲第４項または第５項に記載の回路保護装置において、前記パルス ジェネレータにより生成されたパルスはそれぞれそのパルス幅が２５０ｍｓより 大きくないことを特徴とする回路保護装置。
7. ７．請求の範囲第４項ないし第６項のいずれかに記載の回路保護装置において、 前記パルスジェネレータは有限の予め定めた最大数までのパルスを生成するか、 あるいは予め定めた時間の間だけパルスを生成することを特徴とする回路保護装 置。
8. ８．請求の範囲第１項ないし第７項のいずれかに記載の回路保護装置において、 前記トランジスタスイッチと直列に接続された抵抗要素を含まないことを特徴と する回路保護装置。