JP2000324691A - リミッタ回路 - Google Patents
リミッタ回路Info
- Publication number
- JP2000324691A JP2000324691A JP11135693A JP13569399A JP2000324691A JP 2000324691 A JP2000324691 A JP 2000324691A JP 11135693 A JP11135693 A JP 11135693A JP 13569399 A JP13569399 A JP 13569399A JP 2000324691 A JP2000324691 A JP 2000324691A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistor
- load
- limiter circuit
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Direct Current Feeding And Distribution (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
(57)【要約】
【課題】 温度依存性が無く、安価で確実に突入電流を
阻止するリミット回路を提供する。 【解決手段】 ノイズ除去回路を介して電源に接続され
る負荷とノイズ除去回路との間に配設するリミッタ回路
であって、電源投入時に負荷側へ出力する電圧を２段階
にわけて段階的に昇圧させるリミッタ回路とする。特
に、遅延用コンデンサと切換用ツェナーダイオードと切
換用トランジスタによって、電源投入時より遅延させて
第１トランジスタ及び第２トランジスタのベース電流を
切り換えることにより、負荷側へ出力する電圧を２段階
にわけて段階的に昇圧させるリミッタ回路とする。
阻止するリミット回路を提供する。 【解決手段】 ノイズ除去回路を介して電源に接続され
る負荷とノイズ除去回路との間に配設するリミッタ回路
であって、電源投入時に負荷側へ出力する電圧を２段階
にわけて段階的に昇圧させるリミッタ回路とする。特
に、遅延用コンデンサと切換用ツェナーダイオードと切
換用トランジスタによって、電源投入時より遅延させて
第１トランジスタ及び第２トランジスタのベース電流を
切り換えることにより、負荷側へ出力する電圧を２段階
にわけて段階的に昇圧させるリミッタ回路とする。
Description
【０００１】
【発明の属する技術分野】本発明はリミッタ回路に関す
るものである。
るものである。
【０００２】
【従来の技術】従来、電源と電気製品等の負荷とを接続
する回路には、負荷により発生したノイズが電源に影響
を及ぼすことを防止すべく、電源と負荷との間にノイズ
フィルターからなるノイズ除去回路を配設し、電源への
ノイズの侵入を防止している。
する回路には、負荷により発生したノイズが電源に影響
を及ぼすことを防止すべく、電源と負荷との間にノイズ
フィルターからなるノイズ除去回路を配設し、電源への
ノイズの侵入を防止している。
【０００３】しかし、ノイズ除去回路を配設した場合に
は、ノイズフィルターによるノイズカットによって電源
へのノイズの侵入を防止することはできるが、反対に負
荷側において突入電流を増大させるべく作用することに
よって、同突入電流による負荷側の素子への負担が大き
くなっていた。
は、ノイズフィルターによるノイズカットによって電源
へのノイズの侵入を防止することはできるが、反対に負
荷側において突入電流を増大させるべく作用することに
よって、同突入電流による負荷側の素子への負担が大き
くなっていた。
【０００４】特に、突入電流が通常使用状態の電流値の
数十倍に達することによって、負荷側の機器類ではその
電流値に見合う部品安全率を確保するために、単価の高
い電子部品を使用せねばならず、製品コストを上昇させ
る原因となっていた。
数十倍に達することによって、負荷側の機器類ではその
電流値に見合う部品安全率を確保するために、単価の高
い電子部品を使用せねばならず、製品コストを上昇させ
る原因となっていた。
【０００５】そこで、突入電流を防止すべく、以前より
パワーサーミスタが使用されていた。
パワーサーミスタが使用されていた。
【０００６】
【発明が解決しようとする課題】しかし、パワーサーミ
スタではその特性上、温度によって抵抗値が変動するた
め、電源のオン・オフの繰り返しによる素子自体の加熱
や、使用環境の外部的な熱により突入電流の阻止機能が
低下することがあり、使用状態によってはパワーサーミ
スタでは突入電流の阻止が不完全であった。
スタではその特性上、温度によって抵抗値が変動するた
め、電源のオン・オフの繰り返しによる素子自体の加熱
や、使用環境の外部的な熱により突入電流の阻止機能が
低下することがあり、使用状態によってはパワーサーミ
スタでは突入電流の阻止が不完全であった。
【０００７】本発明では、負荷を構成する機器類とノイ
ズ除去回路との間に、突入電流を阻止するリミッタ回路
を配設することによって突入電流を防止し、負荷を構成
する機器類に使用する部品の部品安全率を低くおさえる
ことによって、製品のコストアップを防止するものであ
る。
ズ除去回路との間に、突入電流を阻止するリミッタ回路
を配設することによって突入電流を防止し、負荷を構成
する機器類に使用する部品の部品安全率を低くおさえる
ことによって、製品のコストアップを防止するものであ
る。
【０００８】本発明においては、負荷を構成している機
器類をまとめて単に負荷と呼ぶことにする。負荷の種類
は何ら限定されるものではなく、電源を必要とし、さら
に、ノイズ除去回路を介して電源に接続されるものであ
れば何であってもよい。
器類をまとめて単に負荷と呼ぶことにする。負荷の種類
は何ら限定されるものではなく、電源を必要とし、さら
に、ノイズ除去回路を介して電源に接続されるものであ
れば何であってもよい。
【０００９】
【課題を解決するための手段】本発明では、ノイズ除去
回路を介して電源に接続される負荷とノイズ除去回路と
の間に配設したリミッタ回路において、電源投入時に負
荷側へ出力する電圧を２段階にわけて段階的に昇圧させ
たものである。
回路を介して電源に接続される負荷とノイズ除去回路と
の間に配設したリミッタ回路において、電源投入時に負
荷側へ出力する電圧を２段階にわけて段階的に昇圧させ
たものである。
【００１０】昇圧を２段階に分けて段階的に行うことに
よって昇圧を緩慢とし、大きな突入電流の発生を防止す
ることができるので、負荷に使用する電子部品の部品安
全率を低く見積もることができ、製品コストを低くする
ことができる。
よって昇圧を緩慢とし、大きな突入電流の発生を防止す
ることができるので、負荷に使用する電子部品の部品安
全率を低く見積もることができ、製品コストを低くする
ことができる。
【００１１】特に、本発明のリミッタ回路では、遅延用
コンデンサと切換用ツェナーダイオードと切換用トラン
ジスタを有しており、これらにより電源投入時より遅延
させて第１トランジスタ及び第２トランジスタのベース
電流を切り換えることによって、負荷側へ出力する電圧
を２段階にわけて段階的に昇圧可能としているので、温
度依存が少なく、安価なリミッタ回路を構成・提供する
ことができる。
コンデンサと切換用ツェナーダイオードと切換用トラン
ジスタを有しており、これらにより電源投入時より遅延
させて第１トランジスタ及び第２トランジスタのベース
電流を切り換えることによって、負荷側へ出力する電圧
を２段階にわけて段階的に昇圧可能としているので、温
度依存が少なく、安価なリミッタ回路を構成・提供する
ことができる。
【００１２】
【発明の実施の形態】本発明のリミッタ回路は、電源投
入時に電圧を緩慢に昇圧させるべく、一気に所定電圧ま
で昇圧するのではなく、一度、所定電圧の略中間的な電
圧においてその電圧状態を維持し、その後、所定電圧ま
で昇圧する２段階の昇圧を行うものである。
入時に電圧を緩慢に昇圧させるべく、一気に所定電圧ま
で昇圧するのではなく、一度、所定電圧の略中間的な電
圧においてその電圧状態を維持し、その後、所定電圧ま
で昇圧する２段階の昇圧を行うものである。
【００１３】電圧を２段階に分けて昇圧することによっ
て、単位時間当たりの電圧変位量を小さくすることがで
きるので、大きな突入電流の発生を抑制することができ
る。
て、単位時間当たりの電圧変位量を小さくすることがで
きるので、大きな突入電流の発生を抑制することができ
る。
【００１４】同リミッタ回路の回路構成については以下
に示す実施例を用いて詳細に説明する。
に示す実施例を用いて詳細に説明する。
【００１５】
【実施例】図１は本発明の一実施例を示す回路構成図で
あって、回路構成を簡単化するために主要な回路部分だ
けを示したものである。リミッタ回路Ａはノイズ除去回
路（図示せず）を介して電源に接続しており、さらに、
フィルタ回路Ｂを介して負荷１及び負荷２に接続可能と
している。本実施例ではフィルタ回路Ｂにおいて分岐を
行い、負荷１及び負荷２の２つの負荷に接続可能な構成
としているが、フィルタ回路の構成は接続する負荷の個
数及び負荷の形態に合わせて適宜構成されるものであ
り、本実施例の形態に限定するものではない。
あって、回路構成を簡単化するために主要な回路部分だ
けを示したものである。リミッタ回路Ａはノイズ除去回
路（図示せず）を介して電源に接続しており、さらに、
フィルタ回路Ｂを介して負荷１及び負荷２に接続可能と
している。本実施例ではフィルタ回路Ｂにおいて分岐を
行い、負荷１及び負荷２の２つの負荷に接続可能な構成
としているが、フィルタ回路の構成は接続する負荷の個
数及び負荷の形態に合わせて適宜構成されるものであ
り、本実施例の形態に限定するものではない。
【００１６】図１において、Ｑ１は第１トランジスタ、
Ｑ２は第２トランジスタ、Ｚ１は第１ツェナーダイオー
ド、Ｚ２は第２ツェナーダイオード、ｑ１は第１スイッ
チ用トランジスタ、ｑ２は第２スイッチ用トランジス
タ、ｑ３は第３スイッチ用トランジスタ、Ｒ１は第１ベ
ースバイアス抵抗、Ｒ２は第２ベースバイアス抵抗、Ｒ
３はコレクタ抵抗、Ｃはコンデンサである。
Ｑ２は第２トランジスタ、Ｚ１は第１ツェナーダイオー
ド、Ｚ２は第２ツェナーダイオード、ｑ１は第１スイッ
チ用トランジスタ、ｑ２は第２スイッチ用トランジス
タ、ｑ３は第３スイッチ用トランジスタ、Ｒ１は第１ベ
ースバイアス抵抗、Ｒ２は第２ベースバイアス抵抗、Ｒ
３はコレクタ抵抗、Ｃはコンデンサである。
【００１７】また、図１において、Ｃ' は遅延用コンデ
ンサ、Ｚ' は切換用ツェナーダイオード、Ｑ' は切換用
トランジスタである。
ンサ、Ｚ' は切換用ツェナーダイオード、Ｑ' は切換用
トランジスタである。
【００１８】第１トランジスタＱ１と第２トランジスタ
Ｑ２とは互いに並列に配設するとともに、どちらもベー
ス接地接続している。特に第２トランジスタＱ２のコレ
クタにはコレクタ抵抗Ｒ３を直列に配設し、第２トラン
ジスタＱ２への入力抵抗を高めるべく構成している。
Ｑ２とは互いに並列に配設するとともに、どちらもベー
ス接地接続している。特に第２トランジスタＱ２のコレ
クタにはコレクタ抵抗Ｒ３を直列に配設し、第２トラン
ジスタＱ２への入力抵抗を高めるべく構成している。
【００１９】第１トランジスタＱ１及び第２トランジス
タＱ２のベースには、第１ツェナーダイオードＺ１を介
してエミッタと接続した第１スイッチ用トランジスタｑ
１を接続するとともに、それと並列状態に第２ツェナー
ダイオードＺ２を介してコレクタと接続した第２スイッ
チ用トランジスタｑ２を接続している。
タＱ２のベースには、第１ツェナーダイオードＺ１を介
してエミッタと接続した第１スイッチ用トランジスタｑ
１を接続するとともに、それと並列状態に第２ツェナー
ダイオードＺ２を介してコレクタと接続した第２スイッ
チ用トランジスタｑ２を接続している。
【００２０】同第１スイッチ用トランジスタｑ１及び第
２スイッチ用トランジスタｑ２のベースは、第２配線Ｌ
２と、中途部に第３スイッチ用トランジスタｑ３を介設
している第３配線Ｌ３とによって形成されるループに接
続している。
２スイッチ用トランジスタｑ２のベースは、第２配線Ｌ
２と、中途部に第３スイッチ用トランジスタｑ３を介設
している第３配線Ｌ３とによって形成されるループに接
続している。
【００２１】そして、同ループの中途部と切換用トラン
ジスタＱ' のコレクタとを接続している。同切換用トラ
ンジスタＱ' のベースには切換用ツェナーダイオード
Ｚ' を接続しており、さらに遅延用コンデンサＣ' を切
換用ツェナーダイオードＺ' の接続された切換用トラン
ジスタＱ' に対して並列状態に接続している。
ジスタＱ' のコレクタとを接続している。同切換用トラ
ンジスタＱ' のベースには切換用ツェナーダイオード
Ｚ' を接続しており、さらに遅延用コンデンサＣ' を切
換用ツェナーダイオードＺ' の接続された切換用トラン
ジスタＱ' に対して並列状態に接続している。
【００２２】電源がオン状態となり、接続端子Ｄ−Ｄ間
に所定の電圧が印加さることによって、第１トランジス
タＱ１及び第２トランジスタＱ２のベースには、第１配
線Ｌ１より分岐した第１ベースバイアス抵抗Ｒ１による
ベース電流が流れる。ただし、第１ベースバイアス抵抗
Ｒ１にはコンデンサＣが直列接続されていることによっ
て、同コンデンサＣによってベース電流は徐々に増加
し、それにともなって第１トランジスタＱ１及び第２ト
ランジスタＱ２の導通量が徐々に増加する。
に所定の電圧が印加さることによって、第１トランジス
タＱ１及び第２トランジスタＱ２のベースには、第１配
線Ｌ１より分岐した第１ベースバイアス抵抗Ｒ１による
ベース電流が流れる。ただし、第１ベースバイアス抵抗
Ｒ１にはコンデンサＣが直列接続されていることによっ
て、同コンデンサＣによってベース電流は徐々に増加
し、それにともなって第１トランジスタＱ１及び第２ト
ランジスタＱ２の導通量が徐々に増加する。
【００２３】また、電源がオン状態となると第２配線Ｌ
２にも電流が流れる。このとき、同第２配線Ｌ２に接続
されている切換用トランジスタＱ' は、切換用ツェナー
ダイオードＺ' によってベース電流が流れない状態とな
っているので、同切換用トランジスタＱ' 部分は断線状
態となっている。
２にも電流が流れる。このとき、同第２配線Ｌ２に接続
されている切換用トランジスタＱ' は、切換用ツェナー
ダイオードＺ' によってベース電流が流れない状態とな
っているので、同切換用トランジスタＱ' 部分は断線状
態となっている。
【００２４】従って、第２配線Ｌ２と第３配線Ｌ３が形
成するループに接続した第１スイッチ用トランジスタｑ
１及び第２スイッチ用トランジスタｑ２のベースは高電
位状態となっているので、第２スイッチ用トランジスタ
ｑ２に対してのみ有効なベース電流が流れることにな
る。
成するループに接続した第１スイッチ用トランジスタｑ
１及び第２スイッチ用トランジスタｑ２のベースは高電
位状態となっているので、第２スイッチ用トランジスタ
ｑ２に対してのみ有効なベース電流が流れることにな
る。
【００２５】従って、第２ツェナーダイオードＺ２の下
流側の電位が低下し、これにより同第２ツェナーダイオ
ードＺ２が作動可能となるので、第１トランジスタＱ１
及び第２トランジスタＱ２のベース側の電位が所定電位
以上となることを、第２ツェナーダイオードＺ２によっ
て規制することができる。
流側の電位が低下し、これにより同第２ツェナーダイオ
ードＺ２が作動可能となるので、第１トランジスタＱ１
及び第２トランジスタＱ２のベース側の電位が所定電位
以上となることを、第２ツェナーダイオードＺ２によっ
て規制することができる。
【００２６】第１トランジスタＱ１及び第２トランジス
タＱ２のベースが規制されることによって、リミッタ回
路Ａより出力される電圧も規制され、この規制された電
圧状態が図２（ｂ）に示す中間電圧状態Ｍとなってい
る。
タＱ２のベースが規制されることによって、リミッタ回
路Ａより出力される電圧も規制され、この規制された電
圧状態が図２（ｂ）に示す中間電圧状態Ｍとなってい
る。
【００２７】同中間電圧状態Ｍの電圧による出力を行う
とともに、同電圧によって遅延用コンデンサＣ' が充電
される。同遅延用コンデンサＣ' に所要量の充電がなさ
れると、遅延用コンデンサＣ' の上流側の電位が上昇
し、所定値以上となると切換用ツェナーダイオードＺ'
が作動して、切換用トランジスタＱ' にベース電流が流
れる。
とともに、同電圧によって遅延用コンデンサＣ' が充電
される。同遅延用コンデンサＣ' に所要量の充電がなさ
れると、遅延用コンデンサＣ' の上流側の電位が上昇
し、所定値以上となると切換用ツェナーダイオードＺ'
が作動して、切換用トランジスタＱ' にベース電流が流
れる。
【００２８】切換用トランジスタＱ' にベース電流が流
れることによって、切換用トランジスタＱ' が導通状態
となり、同切換用トランジスタＱ' に接続されている第
２配線Ｌ２及び第３配線Ｌ３によるループは低電位状態
となる。
れることによって、切換用トランジスタＱ' が導通状態
となり、同切換用トランジスタＱ' に接続されている第
２配線Ｌ２及び第３配線Ｌ３によるループは低電位状態
となる。
【００２９】従って、第２スイッチ用トランジスタｑ２
のベースに流れていたベース電流は消失して、同第２ス
イッチ用トランジスタｑ２部分が断線状態となり、第２
ツェナーダイオードＺ２が再度作動して、同第２ツェナ
ーダイオードＺ２での導通を遮断する。
のベースに流れていたベース電流は消失して、同第２ス
イッチ用トランジスタｑ２部分が断線状態となり、第２
ツェナーダイオードＺ２が再度作動して、同第２ツェナ
ーダイオードＺ２での導通を遮断する。
【００３０】逆に、第１スイッチ用トランジスタｑ１の
ベースにはベース電流が流れることによって、同第１ス
イッチ用トランジスタｑ１が導通状態となり、第１ツェ
ナーダイオードＺ１の下流側の電位を低下させる。
ベースにはベース電流が流れることによって、同第１ス
イッチ用トランジスタｑ１が導通状態となり、第１ツェ
ナーダイオードＺ１の下流側の電位を低下させる。
【００３１】一方、第３スイッチ用トランジスタｑ３の
ベースにもベース電流が流れることによって、第１トラ
ンジスタＱ１及び第２トランジスタＱ２のベースには、
互いに並列接続されている第１ベースバイアス抵抗Ｒ１
と第２ベースバイアス抵抗Ｒ２との合成抵抗による電流
がベース電流として流れるので、ベース電流量を増加さ
せることになる。
ベースにもベース電流が流れることによって、第１トラ
ンジスタＱ１及び第２トランジスタＱ２のベースには、
互いに並列接続されている第１ベースバイアス抵抗Ｒ１
と第２ベースバイアス抵抗Ｒ２との合成抵抗による電流
がベース電流として流れるので、ベース電流量を増加さ
せることになる。
【００３２】従って、第１トランジスタＱ１及び第２ト
ランジスタＱ２の導通量がさらに増加し、リミッタ回路
Ａより出力される電圧が昇圧される。
ランジスタＱ２の導通量がさらに増加し、リミッタ回路
Ａより出力される電圧が昇圧される。
【００３３】そして、第１トランジスタＱ１及び第２ト
ランジスタＱ２のベース側が所定の電位となったところ
で第１ツェナーダイオードＺ１が作動し、同第１トラン
ジスタＱ１及び第２トランジスタＱ２のベース側の電位
が第２ツェナーダイオードＺ２によって規制される電位
以上となることを抑制して、リミッタ回路Ａより出力さ
れる電圧を規制している。この規制された電圧状態が図
２（ｂ）に示す出力電圧状態Ｎとなっている。
ランジスタＱ２のベース側が所定の電位となったところ
で第１ツェナーダイオードＺ１が作動し、同第１トラン
ジスタＱ１及び第２トランジスタＱ２のベース側の電位
が第２ツェナーダイオードＺ２によって規制される電位
以上となることを抑制して、リミッタ回路Ａより出力さ
れる電圧を規制している。この規制された電圧状態が図
２（ｂ）に示す出力電圧状態Ｎとなっている。
【００３４】図２（ａ）はリミッタ回路Ａを介設してい
ない場合の起動電圧波形を示したものであり、図２
（ｂ）はリミッタ回路Ａを介設した場合の起動電圧波形
を示したものである。リミッタ回路Ａがない場合では、
電圧の昇圧時に突入電流に伴う電圧値の大きな変動がみ
られるが、リミッタ回路Ａを介設することによって、き
れいな２段階の昇圧を行うことができ、突入電流の影響
を抑制していることが分かる。
ない場合の起動電圧波形を示したものであり、図２
（ｂ）はリミッタ回路Ａを介設した場合の起動電圧波形
を示したものである。リミッタ回路Ａがない場合では、
電圧の昇圧時に突入電流に伴う電圧値の大きな変動がみ
られるが、リミッタ回路Ａを介設することによって、き
れいな２段階の昇圧を行うことができ、突入電流の影響
を抑制していることが分かる。
【００３５】特に、図３は図２のそれぞれに対する突入
電流波形を示しており、図３（ａ）はリミッタ回路Ａを
介設していない場合、図３（ｂ）はリミッタ回路Ａを介
設した場合を示しているものである。図３より、本発明
のリミッタ回路Ａが突入電流の発生を抑制していること
は明らかである。
電流波形を示しており、図３（ａ）はリミッタ回路Ａを
介設していない場合、図３（ｂ）はリミッタ回路Ａを介
設した場合を示しているものである。図３より、本発明
のリミッタ回路Ａが突入電流の発生を抑制していること
は明らかである。
【００３６】本発明のリミッタ回路Ａによる２段階昇圧
において、中間電圧状態Ｍの出力電圧状態Ｎに対する電
圧の大きさは、出力電圧状態Ｎにおける電圧の２５％〜
７５％程度であればよく、この範囲に入るようにリミッ
タ回路Ａに使用される各部品、特に第１ツェナーダイオ
ードＺ１及び第２ツェナーダイオードＺ２は選択され
る。
において、中間電圧状態Ｍの出力電圧状態Ｎに対する電
圧の大きさは、出力電圧状態Ｎにおける電圧の２５％〜
７５％程度であればよく、この範囲に入るようにリミッ
タ回路Ａに使用される各部品、特に第１ツェナーダイオ
ードＺ１及び第２ツェナーダイオードＺ２は選択され
る。
【００３７】
【発明の効果】本発明によれば、電源投入時に負荷側へ
出力する電圧を２段階にわけて段階的に昇圧させること
によって、昇圧を緩慢とすることができ、大きな突入電
流の発生を防止することができるので、負荷に使用する
電子部品の部品安全率を低く見積もることができ、製品
コストを低くすることができる。
出力する電圧を２段階にわけて段階的に昇圧させること
によって、昇圧を緩慢とすることができ、大きな突入電
流の発生を防止することができるので、負荷に使用する
電子部品の部品安全率を低く見積もることができ、製品
コストを低くすることができる。
【００３８】特に、パワーサーミスタを使用することな
く、遅延用コンデンサと切換用ツェナーダイオードと切
換用トランジスタによって、電源投入時より遅延させて
第１トランジスタ及び第２トランジスタのベース電流を
切り換えることにより、負荷側へ出力する電圧を２段階
にわけて段階的に昇圧させているので、温度による突入
電流の阻止能力の変動がほとんどなく、どのような環境
であっても確実に機能させることができるとともに、安
価でリミッタ回路を提供することができる。
く、遅延用コンデンサと切換用ツェナーダイオードと切
換用トランジスタによって、電源投入時より遅延させて
第１トランジスタ及び第２トランジスタのベース電流を
切り換えることにより、負荷側へ出力する電圧を２段階
にわけて段階的に昇圧させているので、温度による突入
電流の阻止能力の変動がほとんどなく、どのような環境
であっても確実に機能させることができるとともに、安
価でリミッタ回路を提供することができる。
【図１】本発明に係るリミッタ回路に実施例を示す回路
構成図である。
構成図である。
【図２】（ａ）リミッタ回路を介設していない場合の起
動電圧波形、（ｂ）本発明のリミッタ回路を介設した場
合の起動電圧波形を示したものである。
動電圧波形、（ｂ）本発明のリミッタ回路を介設した場
合の起動電圧波形を示したものである。
【図３】（ａ）リミッタ回路を介設していない場合の突
入電流波形、（ｂ）本発明のリミッタ回路を介設した場
合の突入電流波形を示したものである。
入電流波形、（ｂ）本発明のリミッタ回路を介設した場
合の突入電流波形を示したものである。
Ａ リミッタ回路 Ｂ フィルタ回路 Ｑ１ 第１トランジスタ Ｑ２ 第２トランジスタ Ｚ１ 第１ツェナーダイオード Ｚ２ 第２ツェナーダイオード ｑ１ 第１スイッチ用トランジスタ ｑ２ 第２スイッチ用トランジスタ ｑ３ 第３スイッチ用トランジスタ Ｒ１ 第１ベースバイアス抵抗 Ｒ２ 第２ベースバイアス抵抗 Ｒ３ コレクタ抵抗 Ｃ コンデンサ Ｃ' 遅延用コンデンサ Ｚ' 切換用ツェナーダイオード Ｑ' 切換用トランジスタ Ｄ 接続端子
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5G065 BA04 HA03 HA05 LA01 MA03 MA07 MA10 NA01 NA02 NA04 NA07 5H430 BB01 BB09 BB11 BB12 CC06 CC07 EE02 EE09 GG02 KK02 LA06
Claims (2)
- 【請求項１】 ノイズ除去回路を介して電源に接続され
る負荷とノイズ除去回路との間に配設するリミッタ回路
であって、電源投入時に負荷側へ出力する電圧を２段階
にわけて段階的に昇圧させることを特徴とするリミッタ
回路。 - 【請求項２】 ノイズ除去回路を介して電源に接続され
る負荷とノイズ除去回路との間に配設するリミッタ回路
であって、遅延用コンデンサと切換用ツェナーダイオー
ドと切換用トランジスタによって、電源投入時より遅延
させて第１トランジスタ及び第２トランジスタのベース
電流を切り換えることにより、負荷側へ出力する電圧を
２段階にわけて段階的に昇圧させることを特徴とするリ
ミッタ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11135693A JP2000324691A (ja) | 1999-05-17 | 1999-05-17 | リミッタ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11135693A JP2000324691A (ja) | 1999-05-17 | 1999-05-17 | リミッタ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000324691A true JP2000324691A (ja) | 2000-11-24 |
Family
ID=15157713
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11135693A Withdrawn JP2000324691A (ja) | 1999-05-17 | 1999-05-17 | リミッタ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000324691A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100342647C (zh) * | 2004-03-23 | 2007-10-10 | 华为技术有限公司 | 一种正电源输入负载上电缓启动的电路 |
| JP2008241247A (ja) * | 2007-03-23 | 2008-10-09 | Chugoku Electric Power Co Inc:The | 岩盤不連続面のせん断試験装置 |
| CN101114826B (zh) * | 2007-07-23 | 2011-05-11 | 中兴通讯股份有限公司 | 电源缓启动装置 |
-
1999
- 1999-05-17 JP JP11135693A patent/JP2000324691A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100342647C (zh) * | 2004-03-23 | 2007-10-10 | 华为技术有限公司 | 一种正电源输入负载上电缓启动的电路 |
| JP2008241247A (ja) * | 2007-03-23 | 2008-10-09 | Chugoku Electric Power Co Inc:The | 岩盤不連続面のせん断試験装置 |
| CN101114826B (zh) * | 2007-07-23 | 2011-05-11 | 中兴通讯股份有限公司 | 电源缓启动装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100979085B1 (ko) | 집적 돌입 전류 제한기 회로 및 방법 | |
| US5374887A (en) | Inrush current limiting circuit | |
| JPH06503452A (ja) | 回路保護装置 | |
| US5010293A (en) | Inrush current limiting circuit | |
| US6807039B2 (en) | Inrush limiter circuit | |
| JPH0568168B2 (ja) | ||
| KR20050070127A (ko) | 집적 돌입 전류 리미터 회로 및 방법 | |
| US5844440A (en) | Circuit for inrush and current limiting | |
| JPH06504423A (ja) | 過電流保護装置 | |
| US6067219A (en) | Power cut-off device | |
| US8582267B2 (en) | System and method to limit in-rush current | |
| JP2000324691A (ja) | リミッタ回路 | |
| GB2404505A (en) | Temperature-dependent switching circuit | |
| JPH11252286A (ja) | デジタル回線用の二重制限電流制限バッテリー供給回路 | |
| CN113258548A (zh) | 供电电路和电源系统 | |
| JP4367774B2 (ja) | Ｉｃチップ | |
| TW200803105A (en) | Circuit for restraining surge current and surge voltage | |
| JPS6378208A (ja) | 直流電源装置 | |
| TWI596856B (zh) | 電路系統 | |
| JP6943709B2 (ja) | 電源供給装置 | |
| JP2001109528A (ja) | 電圧発生回路 | |
| JP2000175345A (ja) | 過電流保護回路装置 | |
| JPS5961429A (ja) | 突入電流防止回路 | |
| JP2543118B2 (ja) | 過熱遮断回路 | |
| JPS595734A (ja) | 保護回路付入力回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060801 |