JP2001109528A - 電圧発生回路 - Google Patents

電圧発生回路

Info

Publication number
JP2001109528A
JP2001109528A JP2000243843A JP2000243843A JP2001109528A JP 2001109528 A JP2001109528 A JP 2001109528A JP 2000243843 A JP2000243843 A JP 2000243843A JP 2000243843 A JP2000243843 A JP 2000243843A JP 2001109528 A JP2001109528 A JP 2001109528A
Authority
JP
Japan
Prior art keywords
voltage
input
level
output
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000243843A
Other languages
English (en)
Inventor
Herman Joris Casier
ヘルマン・ヨーリス・カシエル
Benny Graindourze
ベニー・ヘラインドウルゼ
Denis Dupeyron
デニス・デユペイロン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alcatel CIT SA
Alcatel Lucent SAS
Original Assignee
Alcatel CIT SA
Alcatel SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alcatel CIT SA, Alcatel SA filed Critical Alcatel CIT SA
Publication of JP2001109528A publication Critical patent/JP2001109528A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00Conversion of dc power input into dc power output
    • H02M3/02Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Dc-Dc Converters (AREA)

Abstract

(57)【要約】 【課題】 電圧発生回路および当該回路を含む定電圧供
給装置を提供すること。 【解決手段】 本発明は、電圧発生回路であり、電圧入
力1と、入力3および出力4を有する昇圧手段2と、電
圧発生回路の電圧入力1から昇圧手段2への入力の電圧
供給レベルを変化させる手段6とを有する電圧発生回路
であって、前記手段6は、一方では、第1の状態で、前
記回路に入力された電圧の一部(場合によっては制限さ
れる)の昇圧手段2の入力への印加を可能にすることが
でき、第2の状態で、昇圧手段2の入力に印加される電
圧のレベルを上げることができ、他方では、前記昇圧手
段2から電圧レベルを変化させる手段6に出力電圧をフ
ィードバックすることによって得られるトリガ信号に従
って、前記第1の状態から前記第2の状態に切り換わ
り、それにより前記昇圧手段2の出力において所望の電
圧レベルの生成を最適化することができる電圧発生回路
に関する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、電圧発生回路、お
よびこのような電圧発生回路を含む定電圧供給装置に関
する。
【0002】
【従来の技術】現在では、多数の電圧発生回路が知られ
ている。こうした電圧発生回路が解決しなければならな
い問題の1つは、回路に入力される電圧レベルは、公称
供給電圧の上または下に変動する可能性がありながら、
比較的安定した電圧レベル、または少なくとも所与の最
大値を超えない電圧レベルで出力するという問題であ
る。
【0003】この問題を解決するために、回路への入力
に分岐(shunt)接続されたツェナーダイオードな
どの構成要素を使用して、公称電圧を超えた場合に電圧
を所与のレベルに制限することが既に提案されている。
さらに、下流側にある構成要素を保護するために、回路
に入力される電圧の一部しか使用せずに出力電圧を発生
させる。
【0004】それでも、こうした解決策では、所望の出
力電圧レベルを達成するために使用する手段が、入力電
圧の一部のみではなく全てが使用された場合ならば、そ
れを使用すれば十分なはずの手段より大きくならざるを
得ないことは分かるであろう。例えば、チャージポンプ
回路(charge pump circuit)の場
合には、1つまたは複数のポンプのチャージステージ数
を増加させる必要がある。
【0005】その結果として、同じ特性を有する回路で
は、同じ出力電圧レベルを得るための応答時間は、全て
の入力電圧ではなくその一部しか使用しない回路の方が
長くなる。これは、特に、同数のチャージステージを有
するが、回路の全ての入力電圧を使用する、または使用
しないチャージポンプ回路について言える。
【0006】
【発明が解決しようとする課題】本発明の目的は、前述
の欠点を克服し、出力で所望の電圧レベルを得るために
使用する手段が大きくなりすぎるのを避けることができ
る、すなわち、例えばチャージポンプを使用している場
合にはチャージポンプのチャージステージ数を減少させ
ることができる電圧発生回路、およびそのような電圧発
生回路を含む定電圧供給装置を提供することである。
【0007】本発明のさらに別の目的は、起動時間の短
縮を可能にする電圧発生回路、およびそのような電圧発
生回路を使用した定電圧供給装置を提供することであ
る。
【0008】本発明の別の目的は、公称電圧を超える電
圧レベルが入力に現れた場合に保護を提供する電圧発生
回路、およびそのような電圧発生回路を使用した定電圧
供給装置を提供することである。
【0009】本発明のさらなる目的および利点は、本発
明を制限するためのものではない、例示のみを目的とし
て与えた以下の説明の中で明らかになるであろう。
【0010】
【課題を解決するための手段】本発明は、第1に、電圧
発生回路であり、電圧入力と、入力および出力を有する
昇圧手段と、この電圧発生回路の電圧入力から前記昇圧
手段への入力の電圧供給レベルを変化させる手段とを有
する電圧発生回路であって、前記電圧供給レベルを変化
させる手段が、一方では、第1の状態で、電圧発生回路
に入力された電圧の一部(場合によっては制限される)
の前記昇圧手段の入力への印加を可能にすることがで
き、第2の状態で、昇圧手段の入力に印加される電圧の
レベルを上げることができ、他方では、前記昇圧手段か
ら電圧供給レベルを変化させる手段に出力電圧をフィー
ドバックすることによって得られるトリガ信号に従っ
て、前記第1の状態から前記第2の状態に切り換わり、
それにより前記昇圧手段の出力において所望の電圧レベ
ルの生成を最適化することができる電圧発生回路に関す
る。
【0011】本発明は、このような電圧発生回路を含む
定電圧供給装置にも関する。
【0012】本発明は、添付の図面に関連して考慮した
以下の実施形態の説明に照らせば、より容易に理解され
るであろう。
【0013】
【発明の実施の形態】図示のように、本発明による電圧
発生装置は、電圧入力1と、入力3およびこの回路から
の出力にすることもできる出力4を有する昇圧手段2と
を有する。
【0014】前記昇圧手段2の出力において所望の電圧
レベルの生成を最適化するために、本発明による回路
は、回路の前記電圧入力1から前記昇圧手段2の入力3
への電圧供給のレベルを変化させる手段6をさらに有す
る。
【0015】前記電圧供給レベルを変化させる手段6
は、第1の状態で、回路に入力された電圧の一部(場合
によっては制限される)の前記昇圧手段2の入力への印
加を可能にするように設計される。
【0016】「場合によっては制限される」とは、以下
でより詳細に説明するように、公称電圧を超える電圧が
回路の入力に現れた場合に、その下流側に印加される電
圧が選択された最高レベルに固定されるという意味であ
ると理解されたい。
【0017】前記電圧供給レベルを変化させる手段6
は、さらに、第2の状態で、昇圧手段2の入力に印加さ
れる電圧のレベルを上昇させることができるように設計
される。
【0018】さらに、この前記電圧供給レベルを変化さ
せる手段6は、前記第1の状態から前記第2の状態に切
り換わることができ、これは、前記昇圧手段2から前記
電圧レベルを変化させる手段6に出力電圧をフィードバ
ックすることによって得られるトリガ信号に従って行わ
れる。
【0019】このようにして、第1に、前記昇圧手段2
および/または下流側の構成要素に対して保護を提供す
る回路がもたらされる。さらに、前記回路では、前記第
1の状態から前記第2の状態に切り換わることにより、
前記入力電圧の所与の一部のみではなく、場合によって
は前記入力電圧に達する、より高い電圧を使用すること
が可能となる。昇圧手段2の寸法が同じであれば、より
短い応答時間を得ることができる。
【0020】フィードバックにより、昇圧手段2の入力
信号のレベルを改善するために使用されるのが、昇圧手
段2自体の出力信号であり、これにより正帰還を利する
ことが可能となることにも留意されたい。
【0021】このように、本発明による回路は、性能を
損なうことなく、入力での過電圧から保護された電圧発
生を企図することができるようにする。より厳密には、
この回路は、この目的のために、電圧制限手段、ここで
は5、Rを含むことになる。
【0022】図示のように、前記昇圧手段2の入力の電
圧供給レベルを変化させる手段6は、例えば2つのトラ
ンジスタT1、T2によって構成され、それらのドレイ
ンおよびソースは、電圧発生回路の入力1および昇圧手
段2の入力3にそれぞれ接続され、それらのゲートは、
第1のトランジスタT1の場合は、この電圧発生装置
(generator)の入力で電圧を制限する手段に
接続され、第2のトランジスタT2の場合は、前記昇圧
手段2の出力4に接続される。
【0023】前記トランジスタT1、T2は、詳細に
は、高圧能動素子である。
【0024】このような回路の動作について以下で述べ
る。公称電圧が回路に入力された場合は、昇圧手段2の
入力電圧は、最初、回路の入力電圧よりトランジスタT
1のゲートとソースの間の電圧だけ低い電圧と等しい。
【0025】次いで、昇圧手段2がその機能を実行し、
第2のトランジスタT2のゲートの電圧が上昇して第1
のトランジスタT1のゲートの電圧を超える。その結果
として、前記第2のトランジスタT2の方が導電性が高
くなり、第2のトランジスタは、回路の事実上全ての入
力電圧の前記昇圧手段2の入力への印加を可能にしなが
ら、前記第1のトランジスタT1に取って代わる。
【0026】回路の入力電圧が、公称電圧をはるかに超
えるときには、昇圧手段2に入力される電圧は、最初、
制限手段R、5から供給される電圧より第1のトランジ
スタT1のゲートとソースの間の電圧だけ低い電圧と等
しい。
【0027】前出の場合と同様に、次いで、昇圧手段2
がその機能を実行する。昇圧手段2の入力電圧は、最初
の入力電圧より高い場合、組込み制限手段8、9、1
0、2の電圧から、第2のトランジスタのゲートとソー
スの間の電圧を引いた電圧と等しくなる。
【0028】したがって、公称電圧が、装置への入力に
現れた場合には、前記第1および第2のトランジスタT
1、T2は、線形モードで動作するが、公称電圧よりは
るかに高い電圧の場合には、それらは、飽和モードで動
作する。
【0029】前記制限手段は、具体的には3つの接続を
有する構成要素によって構成され、第1の接続は、制限
しようとする電圧に接続されるように設計され、第2の
接続は、より低い供給電圧、例えば地面に接続されるよ
うに設計され、第3の接続は、前記構成要素の選択を介
して、所与の制限電圧を供給するように設計される。
【0030】これは、例えば、直列に接続された抵抗器
Rおよびツェナーダイオード5にすることができる。抵
抗は、電圧入力と第1のトランジスタT1のゲートの間
に接続される。ツェナーダイオードは、第1のトランジ
スタT1のゲートと、最低供給電圧、例えば接地点7と
の間に接続される。前記ツェナーダイオードは、この素
子の入力電圧に対応する回路の入力電圧(正)を阻止す
るように接続される。この手段は、デプレッションモー
ドのMOSトランジスタからなることもある。
【0031】前記昇圧手段2は、例えばチャージポン
プ、すなわち特に連続したステージに配設されたコンデ
ンサおよび/またはダイオードその他の切替手段によっ
て構成された構成要素で構成される。
【0032】したがって、昇圧手段は、おそらくは使用
するステージ数に関連して変化する、所与の電圧の増幅
レベルを有する。
【0033】本発明は、上述の回路を含む定電圧供給装
置にも関する。
【0034】第3のトランジスタT3が、存在すること
ができ、そのドレインは、この回路の電圧入力1に接続
され、そのゲートは、前記昇圧手段2の出力4に接続さ
れる。
【0035】昇圧手段2の作用により、前記第3のトラ
ンジスタT3は、そのゲートの電圧が十分に高くなった
瞬間から、完全に導電性であると考えることができる。
【0036】したがって、前記第3のトランジスタT3
のソースにおいて、回路に入力される電圧または前記最
高電圧とほぼ等しい、したがって調節された、装置の出
力電圧8が供給される。
【0037】さらに、前述のように、前記昇圧手段2
は、可変の電圧増幅レベルを有することができ、また必
要ならば、前記装置の出力電圧に従って前記電圧増幅レ
ベルを調節する手段9を設けることができる。
【0038】この電圧増幅レベルを調節する手段は、例
えば、前記装置の出力電圧8と基準電圧10とを比較
し、基準電圧を超えている場合にはチャージポンプの動
作、例えばその順序づけ(sequencing)を制
御することができる構成要素にすることができる。
【0039】次いで、チャージポンプの出力電圧が降下
し、それにより、装置の出力電圧レベルを、前記基準電
圧以下に戻る程度まで低下させることができる。
【0040】第1、第2、および第3のトランジスタT
1、T2、T3の接続を示すために使用した用語(「ソ
ース」、「ドレイン」、「ゲート」)は、関係するタイ
プを仮定するものではないことに留意されたい。実際に
は、これらは例えば、特に入力電圧が高い危険性がある
場合には、MOS型のトランジスタ、詳細にはDMOS
型トランジスタにすることができる。ただし、これら
は、特に、バイポーラまたはIGBTトランジスタにす
ることもできる。
【0041】言うまでもなく、特に基準電圧に関して出
力電圧を調節する方式に関しては、当業者が理解できる
範囲内で、本発明の範囲を逸脱することなく本発明のそ
の他の実施形態を企図することもできる。
【図面の簡単な説明】
【図1】定電圧供給装置の例示的な実施形態を含む、本
発明による電圧発生回路の例示的な実施形態を示す図で
ある。
【符号の説明】
1 電圧発生回路の電圧入力 2 昇圧手段 3 昇圧手段の入力 4 昇圧手段の出力 5 ツェナーダイオード 6 電圧供給レベルを変化させる手段 7 接地点 8 電圧発生回路の電圧出力 9 電圧増幅レベルを調節する手段 R 抵抗
───────────────────────────────────────────────────── フロントページの続き (72)発明者 デニス・デユペイロン ベルギー国、ベー−1010・ブリユツセル、 アレ・デ・フリジア・28

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】 電圧発生回路であって、 電圧入力(1)と、 入力(3)および出力(4)を有する昇圧手段(2)
    と、 前記電圧発生回路の電圧入力(1)から前記昇圧手段
    (2)の入力への電圧供給レベルを変化させる手段
    (6)であって、一方では、第1の状態で、前記電圧発
    生回路に入力された電圧の一部(場合によっては制限さ
    れる)の前記昇圧手段(2)の入力(3)への印加を可
    能にすることができ、第2の状態で、前記昇圧手段
    (2)の入力(3)に印加される電圧のレベルを上げる
    ことができ、他方では、前記昇圧手段(2)から、前記
    電圧供給レベルを変化させる手段(6)に出力電圧をフ
    ィードバックすることによって得られるトリガ信号に従
    って、前記第1の状態から前記第2の状態に切り換わ
    り、それにより前記昇圧手段(2)の出力(4)におい
    て所望の電圧レベルの生成を最適化することができる電
    圧供給レベルを変化させる手段(6)とを有する電圧発
    生回路。
  2. 【請求項2】 電圧発生装置に入力される電圧を制限す
    る手段を含む請求項1に記載の回路。
  3. 【請求項3】 前記昇圧手段(2)の入力(3)の電圧
    供給レベルを変化させる手段(6)が、2つのトランジ
    スタT1、T2によって構成され、当該トランジスタT
    1、T2のドレインおよびソースが、前記電圧発生回路
    の電圧入力(1)および前記昇圧手段(2)の入力
    (3)にそれぞれ接続され、当該トランジスタT1、T
    2のゲートが、第1のトランジスタT1の場合には、前
    記電圧発生装置への入力で電圧を制限する手段に接続さ
    れ、第2のトランジスタT2の場合には、前記昇圧手段
    (2)の出力(4)に接続される請求項2に記載の回
    路。
  4. 【請求項4】 前記トランジスタT1、T2が、高圧能
    動素子である請求項2に記載の回路。
  5. 【請求項5】 前記制限する手段が、3つの接続を有す
    る構成要素によって構成され、第1の接続が、制限しよ
    うとする電圧に接続されるように設計され、第2の接続
    が、所定の低い供給電圧に接続され、第3の接続が、前
    記構成要素の選択を介して、所与の制限電圧を供給する
    ように設計される請求項2または3に記載の回路。
  6. 【請求項6】 前記昇圧手段(2)が、チャージポンプ
    によって構成される請求項1から5のいずれか一項に記
    載の回路。
  7. 【請求項7】 請求項1から6のいずれか一項に記載の
    回路を含む定電圧装置。
  8. 【請求項8】 第3のトランジスタT3のソースにおい
    て、電圧発生回路に入力される電圧または最高電圧とほ
    ぼ等しい調節済みの装置の出力電圧(8)を供給するよ
    うに、ドレインが、電圧発生回路の電圧入力(1)に接
    続され、ゲートが、前記昇圧手段(2)の出力(4)に
    接続された第3のトランジスタT3を有する請求項7に
    記載の装置。
  9. 【請求項9】 前記昇圧手段(2)が、可変の電圧増幅
    レベルを有する装置であって、前記装置の出力電圧に従
    って、前記電圧増幅レベルを調節する手段(9)を有す
    る請求項8に記載の装置。
JP2000243843A 1999-08-26 2000-08-11 電圧発生回路 Withdrawn JP2001109528A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP99402133A EP1079506A1 (en) 1999-08-26 1999-08-26 Voltage generating circuit
EP99402133.5 1999-08-26

Publications (1)

Publication Number Publication Date
JP2001109528A true JP2001109528A (ja) 2001-04-20

Family

ID=8242099

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000243843A Withdrawn JP2001109528A (ja) 1999-08-26 2000-08-11 電圧発生回路

Country Status (3)

Country Link
US (1) US6556069B1 (ja)
EP (1) EP1079506A1 (ja)
JP (1) JP2001109528A (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6859091B1 (en) * 2003-09-18 2005-02-22 Maxim Integrated Products, Inc. Continuous linear regulated zero dropout charge pump with high efficiency load predictive clocking scheme
JP2006311731A (ja) * 2005-04-28 2006-11-09 Seiko Instruments Inc 電子回路
FR2938388B1 (fr) * 2008-11-07 2010-11-12 Commissariat Energie Atomique Circuit integre avec polarisation de grille de transistor de puissance controlee par le courant de fuite
US7821328B2 (en) * 2008-12-18 2010-10-26 Texas Instruments Incorporated Dynamic charge pump system for front end protection circuit
US8878601B2 (en) * 2012-05-31 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Power supply circuit with positive and negative feedback loops

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06103736B2 (ja) * 1987-05-29 1994-12-14 日本電気株式会社 半導体装置
US5530640A (en) * 1992-10-13 1996-06-25 Mitsubishi Denki Kabushiki Kaisha IC substrate and boosted voltage generation circuits
JP3148070B2 (ja) 1994-03-29 2001-03-19 株式会社東芝 電圧変換回路
US6064594A (en) * 1999-02-26 2000-05-16 Stmicroelectronics S.R.L. Voltage boosting circuit for generating boosted voltage phases

Also Published As

Publication number Publication date
US6556069B1 (en) 2003-04-29
EP1079506A1 (en) 2001-02-28

Similar Documents

Publication Publication Date Title
EP1961118B1 (en) High voltage power switches using low voltage transistors
US8547142B2 (en) Power semiconductor device and operation method thereof
US5546043A (en) Circuit arrangement for driving an MOS field-effect transistor
JP5352500B2 (ja) 半導体装置
CN107342685B (zh) Dcdc转换器
JP5767734B2 (ja) 電力用半導体装置
KR101165282B1 (ko) 전력 제어 시스템 개시 방법 및 회로
JPH0213115A (ja) 電力用電界効果トランジスタ駆動回路
US10666137B2 (en) Method and circuitry for sensing and controlling a current
CN112106298B (zh) 具有受控的转换速率的负载开关
JP2001109528A (ja) 電圧発生回路
US7106039B1 (en) Closed loop direct current to direct current converter that does not require voltage reference
US5825163A (en) DC-to-DC converter with low supply voltage
US5898327A (en) Low-power reset signal generating circuit improved in voltage rising characteristic
JP6090846B2 (ja) 電源装置、電源制御方法および電子装置
JP2003078361A (ja) 電源回路及び半導体装置
US6031412A (en) Control of the body voltage of a HV LDMOS
KR102510906B1 (ko) 반도체 장치 및 시스템
JP2006050776A (ja) 半導体スイッチ回路および電力変換装置およびインバータ装置および空気調和機
JPH06276677A (ja) 突入電流防止回路
JP5226474B2 (ja) 半導体出力回路
JP2007143254A (ja) 過電圧保護回路
US20080129262A1 (en) Switching power supply source
CN111247732A (zh) 具有调节的输出电压的电荷泵结构
CN104508585A (zh) 用于快速精确启动的模拟电路

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20071106