JP5406443B2 - 過電圧保護回路 - Google Patents

過電圧保護回路 Download PDF

Info

Publication number
JP5406443B2
JP5406443B2 JP2007274655A JP2007274655A JP5406443B2 JP 5406443 B2 JP5406443 B2 JP 5406443B2 JP 2007274655 A JP2007274655 A JP 2007274655A JP 2007274655 A JP2007274655 A JP 2007274655A JP 5406443 B2 JP5406443 B2 JP 5406443B2
Authority
JP
Japan
Prior art keywords
voltage
output
input
overvoltage protection
protection circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007274655A
Other languages
English (en)
Other versions
JP2009106050A (ja
Inventor
洋一 爲我井
Original Assignee
ローム株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ローム株式会社 filed Critical ローム株式会社
Priority to JP2007274655A priority Critical patent/JP5406443B2/ja
Publication of JP2009106050A publication Critical patent/JP2009106050A/ja
Application granted granted Critical
Publication of JP5406443B2 publication Critical patent/JP5406443B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02JCIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0029Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits
    • H02J7/0031Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits using battery or load disconnect circuits

Description

本発明は、過電圧から回路を保護する過電圧保護回路に関する。

半導体集積回路に利用される回路素子は、耐圧を超える電圧が印加されると、正常な機能が実行できなくなる。外部電源を利用して動作する電子機器、特に乾電池を利用した緊急用の電源や、品質の悪いUSB(Universal Serial Bus)電源の利用が想定される機器においては、定格外の高電圧が印加される可能性があるため、過電圧から回路素子を保護するための過電圧保護回路が必要となる。
特開2004−70666号公報

過電圧保護回路は一般的に、入力端子と出力端子間に設けられ、入力端子の電圧(以下、入力電圧という)がしきい値を超えるとオフとなるスイッチ素子を備える。この構成の場合、出力端子の電圧(以下、出力電圧という)はしきい値電圧以下に抑えられる。しかしながら、外部電源の電圧レベルがしきい値電圧より低い領域で変動すると、出力電圧も変動してしまう。

本発明はかかる課題に鑑みてなされたものであり、その目的は、出力電圧を安定化可能な過電圧保護回路の提供にある。

本発明のある態様の過電圧保護回路は、外部から入力電圧が入力される入力端子と、出力端子と、入力端子と出力端子の間に設けられたNチャンネルMOSFET(Metal Oxide Semiconductor Field Effect Transistor)の出力トランジスタと、入力電圧を昇圧するチャージポンプ回路と、チャージポンプ回路により昇圧された電圧を電源として受け、出力端子の電圧に応じた帰還電圧と所定の基準電圧の誤差電圧を、出力トランジスタのゲートに出力する誤差増幅器と、を備える。

この態様によると、出力トランジスタおよび誤差増幅器で構成されるソースフォロア型のレギュレータによって出力電圧を基準電圧以下に安定化できる。さらに、チャージポンプ回路を用いることにより出力トランジスタのゲートに、ソース電圧よりも高い電圧を印加できるため、入力電圧をそのまま出力電圧として取り出すことができる。

ある態様の過電圧保護回路は、入力電圧を所定のしきい値電圧と比較し、入力電圧がしきい値電圧より高いとき、出力トランジスタを強制的にオフさせる制御部をさらに備えてもよい。

ある態様の過電圧保護回路は、ひとつの半導体基板上に一体集積化されてもよい。「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。

なお、以上の構成要素の任意の組合せや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。

本発明によれば出力電圧を安定可能な過電圧保護回路を提供できる。

以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。

本明細書において、「部材Aが部材Bに接続された状態」とは、部材Aと部材Bが物理的に直接的に接続される場合や、部材Aと部材Bが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
同様に、「部材Cが、部材Aと部材Bの間に設けられた状態」とは、部材Aと部材C、あるいは部材Bと部材Cが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。

図1は、実施の形態に係る過電圧保護回路100およびそれを用いた電子機器1000全体の構成を示す回路図である。
電子機器1000は、たとえば携帯電話端末や、PDA、ノート型PCなどの電池駆動型の情報端末機器である。電子機器1000は、過電圧保護回路100、充電回路112および電池114を備える。電子機器1000はその他に、図示しないCPU(Central Processing Unit)、DSP(Digital Signal Processor)、液晶パネルをはじめとするデジタル回路、アナログ回路を備える。

電池114は、リチウムイオンやNiCd(ニッケルカドミウム)電池などの2次電池であり、その電池電圧Vbatが、電子機器1000のその他の回路ブロックへと供給される。

外部電源110は、電子機器1000に接続され、商用交流電圧を直流電圧に変換するACアダプタや、車載バッテリ等の電圧を降圧するDC/DCコンバータ、USB電源や乾電池を利用した緊急用電源である。外部電源110は電池114に対して直流の電源電圧Vdcを供給する。

過電圧保護回路100は、入力端子102、出力端子104を備え、ひとつの半導体基板上に一体集積化されている。入力端子102には、外部電源110から直流電圧Vdc(以下、入力電圧Vdcともいう)が印加される。

過電圧保護回路100は、入力電圧Vdcを所定の目標電圧Vtgtに安定化して出力するとともに、入力電圧Vdcがしきい値電圧Vthを超えると、出力トランジスタ10を完全にオフする。

過電圧保護回路100は、出力トランジスタ10、誤差増幅器12、チャージポンプ回路14、制御部16、第1抵抗R1〜第4抵抗R4を備える。
出力トランジスタ10は、NチャンネルMOSFETであって、入力端子102と出力端子104の間に設けられる。

チャージポンプ回路14は、入力電圧Vdcを昇圧する。チャージポンプ回路14は、少なくともひとつのフライングキャパシタCfと出力キャパシタCoならびに図示しないスイッチ素子を備える。チャージポンプ回路14の昇圧率は任意であるが、1.5倍または2倍が好ましい。チャージポンプ回路14には入力電圧Vdcが直接印加されるため、高耐圧で構成する。

第1抵抗R1、第2抵抗R2は、出力端子104と接地端子間に直列に設けられ、出力端子104に生ずる出力電圧Voutを分圧する。第1抵抗R1と第2抵抗R2の接続点N1に生ずる電圧を帰還電圧Vfbという。誤差増幅器12は、チャージポンプ回路14により昇圧された電圧Vcpを電源として受ける。誤差増幅器12は、出力端子104の出力電圧Voutに応じた帰還電圧Vfbと所定の基準電圧Vrefの誤差電圧を、出力トランジスタ10のゲートに出力する。誤差増幅器12は、低消費電力型の演算増幅器を利用して構成することが望ましい。誤差増幅器12を低消費型とすることにより、チャージポンプ回路14の電流容量を小さく設計できるため、フライングキャパシタCf、出力キャパシタCoの容量値を下げることができ、LSIへ内蔵することが可能となる。現実的には、出力キャパシタCoまで内蔵することは難しいが、フライングキャパシタCfを内蔵することによる部品点数削減のメリットは大きい。

制御部16はたとえばコンパレータであって、第3抵抗R3、第4抵抗R4によって分圧された入力電圧Vdc’を所定のしきい値電圧Vth’と比較し、入力電圧Vdc’がしきい値電圧Vth’より高いとき、出力トランジスタ10を強制的にオフさせる。つまり、入力電圧Vdcが、
Vth=Vth’×(R3+R4)/R4
で与えられるしきい値電圧Vthを超えると、出力電圧Voutがシャットダウンする。

制御部16の出力は、イネーブル信号ENとして誤差増幅器12へと出力される。イネーブル信号ENは、Vdc’<Vth’のときハイレベル、Vdc’>Vth’のときローレベルとなる。誤差増幅器12は、イネーブル信号ENがハイレベルのとき、通常の誤差増幅を行い、イネーブル信号ENがローレベルのとき動作を停止して、その出力、つまり出力トランジスタ10のゲート電圧Vgをローレベル(接地電圧)とする。出力トランジスタ10のゲート電圧Vgがローレベルとなると、出力トランジスタ10は完全にオフとなる。ただしイネーブル信号ENに応じて出力トランジスタ10をオフする方法は特に限定されるものではない。

つまり出力トランジスタ10は、第1抵抗R1、第2抵抗R2、誤差増幅器12とともに、リニアレギュレータを形成するとともに、入力端子102と出力端子104の間を遮断するスイッチとして機能する。

リニアレギュレータによって、出力電圧Voutは、
Vtgt=Vref×(R1+R2)/R1
で与えられる目標電圧Vtgtに安定化される。目標電圧Vtgtは、充電回路112の耐圧および定格の電源電圧に応じて設定すればよい。たとえば充電回路112の耐圧が5V、電源電圧Vddの定格値が3.5Vであれば、目標電圧Vtgtを3.5V〜5Vの範囲に設定すればよい。

しきい値電圧Vthは、過電圧保護回路100の耐圧および出力トランジスタ10のドレインソース間の耐圧を考慮して設定する。過電圧保護回路100のプロセス耐圧をVpt、出力トランジスタ10のソースドレイン間耐圧をVdstとするとき、しきい値電圧Vthの値を、
Vth<Vpt …(1)
Vth−Vtgt<Vdst …(2)
を満たすように設計する。

図1の過電圧保護回路100は、出力端子104の電圧、つまり出力トランジスタ10のソース電圧が目標電圧Vtgtに固定されるため、直流電圧Vdcと目標電圧Vtgtの差電圧がドレインソース間に印加される。したがって、式(2)を満たすようにしきい値電圧Vthを設定することにより、出力トランジスタ10に耐圧を超える電圧が印加されるのを防止できる。

図2は、図1の過電圧保護回路100の入出力特性を示す図である。入力電圧Vdcが電圧レベルV1より低い状態では、チャージポンプ回路14が機能せず、誤差増幅器12も機能しないため、出力トランジスタ10はオンせず、出力電圧Voutは0Vとなる。
入力電圧Vdcが電圧レベルV1を超えてチャージポンプ回路14および誤差増幅器12が動作し始めると、出力トランジスタ10がフルオンに近い状態で動作し、Vdc≒Voutの関係が保たれる。

入力電圧Vdcが目標電圧Vtgtを超えると、出力電圧Voutが目標電圧Vtgtに安定化され、負荷である充電回路112に供給される。入力電圧Vdcがしきい値電圧Vthを超えると、出力トランジスタ10がオフとなり、過電圧保護回路100自身が保護される。

図1の過電圧保護回路100は、以下の利点を有する。
1. チャージポンプ回路14を利用しない場合、出力トランジスタ10のゲート電圧Vgは最大で入力電圧Vdcとなる。したがって出力電圧Voutは最大で、Vdc−Vtとなり、それ以上の値を出力できない。ここでVtは、出力トランジスタ10のゲートソース間しきい値電圧である。

これに対して、チャージポンプ回路14を用いて入力電圧Vdcを昇圧し、昇圧された電圧を利用して出力トランジスタ10のゲート電圧Vgを調節するため、出力トランジスタ10をフルオンさせることができ、入力電圧Vdcに近い出力電圧Voutを生成できる。

2. また、ソースフォロア型のレギュレータを用いることにより、出力電圧Voutがゲート電圧Vg以下にクランプできるという利点がある。この効果は、Pチャンネルを利用したレギュレータとの比較によって明確となる。PチャンネルMOSFETを用いた場合、入力電圧Vdcがソース電圧となるため、入力電圧Vdcが急激に上昇し、ゲート電圧Vgへのフィードバックが遅れると、ゲートソース間電圧Vgsが大きくなり、出力トランジスタ10がフルオン状態となる。その結果、過電圧の入力電圧Vdcが出力電圧Voutとしてそのまま出力されてしまう。

これに対して、入力電圧Vdcがレギュレータのフィードバック速度を超えて急激に上昇すると、ゲート電圧Vgへのフィードバックが遅れる。この場合であっても出力トランジスタ10のソース電圧(出力電圧Vout)は、Vg−Vtとなるため、入力電圧Vdcに追従して上昇するのを防止することができる。

3. さらに、MOSFETをゲートソース間耐圧が低いプロセスを利用して製造する場合、PチャンネルMOSFETを用いると、入力電圧Vdcが過電圧となると、ゲートソース間電圧が過電圧となるため、信頼性に影響を及ぼすおそれがある。これに対して、NチャンネルMOSFETを用いれば、入力電圧Vdcが過電圧となっても、ゲートソース間電圧はほとんど変化しないため、信頼性の観点から有利である。

4. さらに、過電圧保護回路100を一体集積化して1チップで構成することにより以下の利点がある。
チャージポンプ回路14の電流容量(負荷の駆動能力)と誤差増幅器12の消費電流の双方を考慮して設計できる点である。チャージポンプ回路と誤差増幅器12を別チップとして個別に設計した場合、チャージポンプ回路の電流容量を誤差増幅器12に最適化することは困難であるため、チャージポンプ回路14側がオーバースペックとなり、スイッチ素子の面積が大きくなるとともに、フライングキャパシタCf、出力キャパシタCoを外付けすることになる。本実施の形態のように1チップで構成すれば、チャージポンプ回路14を可能な限り小さく設計できるため、スイッチ素子の面積を小さくでき、さらにフライングキャパシタCf、出力キャパシタCoの少なくとも一方、または両方を集積化できる可能性が高くなる。

5. また、アダプタ等の外部電源の品質が悪い場合、外部電源の出力にサージや電圧が発生することがある。入力電圧がしきい値を超えるとオフとなるスイッチ素子を有する過電圧保護回路の場合、サージが入力されるとスイッチ素子がオフするため、充電動作が正しく行われない可能性がある。これに対して、実施の形態に係るレギュレートタイプの過電圧保護回路によれば、しきい値電圧Vthを高く設定しておくことにより、サージ対策が可能となる。

上記実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。

実施の形態では、過電圧保護回路100と充電回路112を別々のICとして構成する場合を説明したが、これらを一体として、電源管理ICとして構成してもよい。あるいは反対に過電圧保護回路100をディスクリート素子で構成してもよい。

また、本実施の形態において、ハイレベル、ローレベルの論理値の設定は一例であって、インバータなどによって適宜反転させることにより自由に変更することが可能である。

以上、実施の形態にもとづき、本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎないことはいうまでもなく、実施の形態には、請求の範囲に規定された本発明の思想を離脱しない範囲において、多くの変形例や配置の変更が可能であることはいうまでもない。

実施の形態に係る過電圧保護回路およびそれを用いた電子機器全体の構成を示す回路図である。 図1の過電圧保護回路の入出力特性を示す図である。

符号の説明

100…過電圧保護回路、102…入力端子、104…出力端子、10…出力トランジスタ、12…誤差増幅器、14…チャージポンプ回路、16…制御部、R1…第1抵抗、R2…第2抵抗、R3…第3抵抗、R4…第4抵抗、110…外部電源、112…充電回路、114…電池。

Claims (3)

  1. 入力電圧を受け、所定の電圧以下に制限し、出力電圧を出力する過電圧保護回路であって、
    外部から前記入力電圧が入力される入力端子と、
    前記出力電圧を出力するための出力端子と、
    前記入力端子と前記出力端子の間に設けられ、そのドレインに前記入力電圧が供給され、そのソースが前記出力端子と接続されたNチャンネルMOSFET(Metal Oxide Semiconductor Field Effect Transistor)の出力トランジスタと、
    前記入力電圧が所定の電圧レベルより高いとき前記入力電圧を昇圧する動作状態となり、前記入力電圧が前記電圧レベルより低いとき停止状態となるチャージポンプ回路と、
    前記出力端子の電圧に応じた帰還電圧と所定の基準電圧の誤差を増幅した電圧を、前記出力トランジスタのゲートに出力する誤差増幅器と、
    を備え、
    前記誤差増幅器は、前記チャージポンプ回路により昇圧された電圧を動作電圧として受け
    前記チャージポンプ回路が前記停止状態となると、前記誤差増幅器が機能せず、その出力である前記出力トランジスタのゲート電圧が低下し、前記出力トランジスタがオフするよう構成されたことを特徴とする過電圧保護回路。
  2. 前記入力電圧を所定のしきい値電圧と比較し、前記入力電圧が前記しきい値電圧より高いとき、前記出力トランジスタを強制的にオフさせる制御部をさらに備えることを特徴とする請求項1に記載の過電圧保護回路。
  3. ひとつの半導体基板上に一体集積化されたことを特徴とする請求項1または2に記載の過電圧保護回路。
JP2007274655A 2007-10-23 2007-10-23 過電圧保護回路 Active JP5406443B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007274655A JP5406443B2 (ja) 2007-10-23 2007-10-23 過電圧保護回路

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007274655A JP5406443B2 (ja) 2007-10-23 2007-10-23 過電圧保護回路
US12/256,826 US8159797B2 (en) 2007-10-23 2008-10-23 Overvoltage protection circuit

Publications (2)

Publication Number Publication Date
JP2009106050A JP2009106050A (ja) 2009-05-14
JP5406443B2 true JP5406443B2 (ja) 2014-02-05

Family

ID=40563249

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007274655A Active JP5406443B2 (ja) 2007-10-23 2007-10-23 過電圧保護回路

Country Status (2)

Country Link
US (1) US8159797B2 (ja)
JP (1) JP5406443B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5702570B2 (ja) * 2009-11-27 2015-04-15 ローム株式会社 オペアンプ及びこれを用いた液晶駆動装置、並びに、パラメータ設定回路、半導体装置、電源装置
US8689033B2 (en) 2011-07-27 2014-04-01 Freescale Semiconductor, Inc. Power supply and data signal interface circuit with overvoltage protection
CN103077735A (zh) * 2011-10-25 2013-05-01 鸿富锦精密工业(深圳)有限公司 硬盘供电保护电路
US8981739B2 (en) * 2012-09-26 2015-03-17 Nxp B.V. Low power low dropout linear voltage regulator
WO2014185949A1 (en) 2013-05-17 2014-11-20 Intel Corporation On-chip supply generator using dynamic circuit reference
US20160357203A1 (en) * 2015-06-05 2016-12-08 Colm Slattery Intelligent feedback mechanism for a power control circuit
CN109901653A (zh) * 2019-04-03 2019-06-18 西安交通大学 一种nmos调整管低压差线性稳压器结构及其应用

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0828963B2 (ja) * 1987-08-26 1996-03-21 株式会社日立製作所 電圧制御パワ−ic
GB9027111D0 (en) * 1990-12-13 1991-02-06 Raychem Ltd Circuit protection device
JP3064457B2 (ja) * 1991-03-08 2000-07-12 関西日本電気株式会社 スイッチ回路およびゲート電圧クランプ型半導体装置
US6046896A (en) * 1995-08-11 2000-04-04 Fijitsu Limited DC-to-DC converter capable of preventing overvoltage
JPH09322390A (ja) * 1996-05-31 1997-12-12 Nec Corp 過電圧保護回路
KR100565941B1 (ko) * 1997-06-16 2006-03-30 가부시기가이샤 히다치초엘에스아이시스템즈 반도체집적회로장치
JP3206531B2 (ja) * 1997-12-19 2001-09-10 日本電気株式会社 二次電池保護回路
DE10223772A1 (de) * 2002-05-28 2003-12-18 Infineon Technologies Ag Schaltungsanordnung und Verfahren zur Bereitstellung einer Ausgangsspannung aus einer Eingangsspannung
JP3815396B2 (ja) 2002-08-06 2006-08-30 株式会社デンソー 過電圧保護機能付シリーズ型直流定電圧回路
JP2004280136A (ja) * 2003-03-12 2004-10-07 Nanopower Solution Kk 過電流制御回路を有する電源回路
JP4600662B2 (ja) * 2005-03-14 2010-12-15 ミツミ電機株式会社 チャージポンプ式ledドライバおよびチャージポンプの昇圧率切換え方法
US7256605B2 (en) * 2005-11-14 2007-08-14 Semiconductor Components Industries, L.L.C. Diagnostic circuit and method therefor
JP2007274883A (ja) * 2006-03-08 2007-10-18 Matsushita Electric Ind Co Ltd スイッチング電源装置
US8139329B2 (en) * 2007-08-03 2012-03-20 Linear Technology Corporation Over-voltage protection circuit

Also Published As

Publication number Publication date
US8159797B2 (en) 2012-04-17
US20090103219A1 (en) 2009-04-23
JP2009106050A (ja) 2009-05-14

Similar Documents

Publication Publication Date Title
US8242760B2 (en) Constant-voltage circuit device
US9886046B2 (en) Voltage regulator
US8115461B2 (en) Power supply circuit and battery device
US6586917B1 (en) Battery charger shunt regulator with dual feedback control
US8648578B2 (en) Capless low drop-out voltage regulator having discharge circuit compensating for on-chip output capacitance and response time
US8981739B2 (en) Low power low dropout linear voltage regulator
US8487689B2 (en) Load switch system driven by a charge pump
US7746044B2 (en) Power supply system for motherboard
US20180313873A1 (en) Switch mode power converter current sensing apparatus and method
JP3710469B1 (ja) 電源装置、及び携帯機器
US8669803B2 (en) High speed level shifter for converting low input voltage into wide-range high output voltage
US7826190B2 (en) Over-voltage protection device
JP4540610B2 (ja) 半導体集積回路装置及びそれを用いた電源電圧監視システム
US7489109B1 (en) Integrated battery charger and system regulator circuit
KR101223799B1 (ko) Dc 공급 전압을 발생시키기 위한 모놀리식 ac/dc 변환기
US20090033289A1 (en) Voltage converter with combined buck converter and capacitive voltage divider
JP2010068637A (ja) 充電制御用半導体集積回路
JP5443749B2 (ja) 昇圧型スイッチングレギュレータおよびその制御回路
US9588530B2 (en) Voltage regulator circuit and method therefor
US8416549B2 (en) Method for providing over-voltage protection and circuit therefor
JP2012022450A (ja) 定電圧回路およびそれを用いた電子機器
JP2008532108A (ja) バイパスモードを設けた電圧調整器
US20090102427A1 (en) Selector circuit
US8106711B2 (en) Stacked pre-driver amplifier
US7940118B1 (en) Dying gasp charge controller

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101021

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120806

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120814

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121015

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130423

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130624

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131008

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131101

R150 Certificate of patent or registration of utility model

Ref document number: 5406443

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250