JPH04252611A - 静的スイッチ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、直流電圧源の端子に過
負荷と直列に接続する半導体と、この半導体装置の電流
を測定する手段及び、この半導体の動作電圧をこの電流
にもとづき調整する手段を有する半導体の動作電圧を制
御する手段とを備えた静的スイッチに関する。

【０００２】

【従来の技術及び発明が解決しようとする課題】フラン
ス特許出願公開第２６１８１７６号明細書には、スイッ
チを流れる電流が或る時間について予定の値を越えると
きそのスイッチを開放し（回路遮断機能）そして遅延時
間中に半導体の電流をその電流限界より低い高値に電流
調整により制限するようになった手段を備えた上記形式
のスイッチが示されている。特にこのスイッチが閉じる
とき容量負荷に生じるスプリアス・トリップを防止する
ためにこの遅延時は充分長くなくてはならない。しかし
ながら、フォールトの場合には半導体内で消散される電
力はこの遅延時間中高くなり、従ってこの時間を制限す
る必要がある。これら矛盾する拘束条件を調停しそして
過電圧または過電流を抑制するようなスイッチングを可
能にするために、上記従来の技術では、抵抗に関連しそ
して並列に接続して電子的レオスタットを形成する半導
体を有しそしてこれら半導体が装置を流れる電流に従っ
て順次オンとされるようにした特に航空機用に設計され
たそのようなスイッチング装置が提案されている。

【０００３】

【課題を解決するための手段】本発明の目的は容量性負
荷についての欠点を有しない静的スイッチ、特に電力ス
イッチを提供することである。そのような負荷は例えば
ケーブルの容量、コンデンサまたはチョッパ形電源によ
り構成される。

【０００４】本発明のスイッチは、制御手段が、スイッ
チ閉成または開放信号を受ける一つの入力を有する遅延
回路と、この回路の出力に接続してその入力への閉成信
号の印加から予定の遅延時間後に半導体の定格動作電圧
を発生するようになった手段とを有し、調整手段により
発生される調整された動作電圧がこの遅延時間中にこの
半導体に加えられ、この時間中その半導体を電流発生器
として動作させて電流をスイッチの定格電流よりかなり
低い予定の値に制限することを特徴とする。

【０００５】一例として、この電流は例えば３０Ａの定
格値に切換わる前に例えば２秒間１００ｍＡに制限され
る。このスイッチはこの遅延回路の入力にスイッチ開放
信号が加えられたときであって閉成信号の印加後の非常
に短い予定の時間中に半導体の動作電極を接地し、調整
手段が０にリセットされうるようにする手段を有する。 本発明によれば、電流を測定する手段は半導体に直列に
接続されるヒューズで形成され、このヒューズの、上記
電流を表わす端子電圧が調整手段の入力に加えられる。

【０００６】ヒューズまたはそれに等価な抵抗要素によ
り形成される測定シャントの使用により、スイッチの電
流が定格電流であるときの熱損失が出来るだけ減少しう
るようになる。ヒューズの場合には回路遮断器の電子部
品の故障の場合の保護が得られる。この場合には、コス
ト増を伴わずに非常に正確ではないシャントとしても作
用する。スイッチの閉成後の遅延時間中に調整電流が１
００ｍＡ程度となると、ヒューズの端子電圧は数百マイ
クロボルトの位となる。増幅回路と比較器とから形成さ
れる調整手段の入力に加えられるこの非常に小さい直流
電圧には、非常に低いオフセット電圧を有し、そしてそ
れ故比較的高価な増幅器を使用しなければならない。

【０００７】本発明によれば、この調整手段は自動オフ
セット電圧修正機能を有する増幅回路を有し、この回路
は入力に加えられる電圧よりかなり大きいオフセット電
圧を有しそして安価な演算増幅器でよい。この種の増幅
回路は、第２演算増幅器の第１入力と、コンデンサに接
続されるカソードを有する非しきい値ダイオードとに接
続される出力を有する第１演算増幅器を有し、このコン
デンサの端子電圧が第２演算増幅器の第２入力に加えら
れる。この第２演算増幅器の出力がこの増幅回路の出力
となる。このスイッチはコンタクタそしてまたは回路遮
断器の機能を行うことが出来る。このスイッチがコンタ
クタとして動作する場合には、開閉命令は外部の制御信
号の形をとる。回路遮断器として動作するには、上記の
スイッチは過負荷または短絡が検出されたとき開放信号
を発生するフォールト検出手段と閉成信号を発生するリ
セット手段とを有する。従来、このフォールト検出手段
は例えばシャントであるフォールト電流測定装置を有す
る。

【０００８】本発明によればこのフォールト検出手段は
半導体の端子電圧を検出する手段とこの電圧が予定の時
間だけ、過負荷を表わす第１しきい値を越えたときある
いは半導体を飽和させる短絡を示す第２しきい値を越え
たとき開放信号を発生する手段を備えている。スイッチ
の定格電流はスイッチの飽和電流より小さく、半導体の
端子の予定の低い電圧に対応し、短絡の場合にはこの半
導体が飽和しその端子電圧が増加するという事実を考慮
する。短絡における半導体の飽和もスイッチのフォール
ト電流を制限することが出来る。

【０００９】一方実施例によれば、この半導体のコレク
タが負荷を介して直流電圧源に接続し、この半導体の端
子電圧を測定する手段はダイオードを含み、このダイオ
ードのカソードがこの半導体のコレクタに接続して、上
記コレクタ電圧が第２しきい値を越えたときオフとなる
ような極性とされており、短絡検出手段がこのダイオー
ドがオフとなったとき開放信号を発生する。本発明の一
実施例によれば、この半導体は絶縁ゲートバイポーラト
ランジスタ（ＩＧＢＴタイプのトランジスタ）であるが
、本発明はバイポーラトランジスタまたはＭＯＳＦＥＴ
トランジスタにも適用しうる。

【００１０】

【実施例】図１において静的スイッチは負荷１と直列に
直流電圧源Ｖ１の端子に接続する。従来のごとく、ダイ
オードＤ１がこの負荷と並列になってその端子の過電圧
を制限する。この形式のスイッチは例えば２７０Ｖの高
電圧において容量性となる負荷を給電するようになった
電力スイッチである。図１において、このスイッチはヒ
ューズＦにより接地するＩＧＢＴトランジスタＴ１を有
する。例えば８Ｖ程度の電源電圧Ｖ２がトランジスタＴ
１の制御回路を形成する電子的要素に加えられる。

【００１１】トランジスタＴ１のベースは制御回路に接
続し、この回路の出力段２は抵抗Ｒ１とｎｐｎトランジ
スタＴ２を有し、抵抗Ｒ１はこのベースを接地しており
、このトランジスタＴ２のベースは遅延回路４の出力３
に接続されており、Ｔ１のベースを電源Ｖ２に接続して
いる。スイッチ閉成または開放信号はスイッチング回路
６により遅延回路４の出力５に加えられる。トランジス
タＴ１のベースは遅延回路４の入力信号により制御され
る接地回路によって接地される。この接地回路は例えば
ｐｎｐトランジスタＴ３と直列になった抵抗Ｒ２を含み
、このトランジスタＴ３のベースは遅延回路の入力５に
接続される。インバータ７により遅延回路の入力５に接
続されるベースを有するトランジスタＴ４はトランジス
タＴ２のベースを接地させる。トランジスタＴ１のベー
スは抵抗Ｒ３により調整回路８の出力を接続し、この回
路８の入力にヒューズＦの端子電圧が加えられる。

【００１２】以上述べた回路の動作を次に述べる。スイ
ッチング回路６が開くと、低ロジック信号が入力５に生
じトランジスタＴ３をオンにする。インバータ７の入力
に加えられるこのロジック信号は更にトランジスタＴ４
をオンにしトランジスタＴ２をオフにする。トランジス
タＴ１のベースに加えられる制御電圧は０であり、従っ
てこのトランジスタはオフである。

【００１３】スイッチング回路６が閉じると、入力５に
高ロジック信号が生じ、トランジスタＴ３とＴ４をオフ
にする。はじめ低であってトランジスタＴ２をオフにし
ている遅延回路４の出力３の信号は遅延回路で限定され
た、例えば２秒である予定の遅延時間ｔ１後に高となる
。遅延時間ｔ１後にトランジスタＴ２はオンとなり、電
源電圧Ｖ２がトランジスタＴ１のベースに加えられる。 電源電圧Ｖ２はトランジスタの定格制御電圧に対応し、
そして例えば３０Ａの定格電流がトランジスタＴ１を通
り負荷に流れる。

【００１４】遅延時間ｔ１中に、閉成信号がスイッチの
制御回路に加えられた後にトランジスタＴ２，Ｔ３，Ｔ
４がオフとなり、トランジスタＴ１のベース電圧が、ス
イッチの電流を基準値に調整する調整回路８により制御
される。ヒューズＦは測定シャントとして作用し、その
端子電圧がトランジスタＴ１を流れる電流に比例する。 この電圧は、比較器１０の入力（−）に接続する出力を
有する増幅回路９を含む調整回路８の端子に加えられる
。比較器１０の他方の入力（＋）は、例えば分圧器もし
くは可調整の抵抗により電源電圧Ｖ２からとり出される
基準電圧Ｖｒｅｆ　に接続される。このときトランジス
タＴ１は電流発生器として作用し、その電流の値がスイ
ッチの定格電流よりかなり低い例えば１００ｍＡの値に
制限される。この電流の値は基準電圧Ｖｒｅｆ　により
固定される。

【００１５】図２は図１のスイッチが閉じたときその電
流Ｉの時間変化を示す。このスイッチはまず電流発生器
として動作して遅延時間（２秒）中に１００ｍＡの定電
流を発生し、その後例えば３０Ａの定格電流が流れる。 この遅延時間は容量負荷１が遅延時間の終了前に直流電
圧Ｖ１まで一定の電流で充電しうるように選ばれ、容量
性負荷の過準充電によるスタート時の過負荷を回避する
。

【００１６】図３は遅延回路４の一実施例の詳細および
出力段２の他の実施例を示す。この実施例では図１のｐ
ｎｐトランジスタＴ３はＭＯＳトランジスタＴ５とされ
、そのベースは遅延回路の第２出力１１とｐｎｐトラン
ジスタＴ６のコレクタに接続される。トランジスタＴ６
のエミッタは電源電圧Ｖ２にそしてベースは遅延回路の
入力５に夫々接続する。この遅延回路は入力信号５に対
し相補信号であって遅延時間ｔ１よりかなり短い第２の
遅延時間ｔ２だけ遅れた信号をその第２出力１１に出力
するようになっている。一例としてこの第２遅延時間ｔ
２はｔ１の１０分の１程度でよい。

【００１７】この実施例ではスイッチの開放信号（入力
５の０）は前述のようにトランジスタＴ４をオンに、ト
ランジスタＴ２をオフにする。これと同時に、トランジ
スタＴ６とＴ５をオンにしてトランジスタＴ１のベース
を０にさせる。閉成信号（入力５の１）が時点ｔ０　で
印加されると、トランジスタＴ４とＴ６がオフとなる。 はじめ１であった出力１１は遅延時間ｔ２に等しい時間
について１のままであり、Ｔ５は時点ｔ０　＋ｔ２　で
オフとなるまでオンのままである。はじめに０である出
力３は遅延時間ｔ１に等しい時間だけ０のままであり、
Ｔ２は時点ｔ０　＋ｔ１　でオンとなるまでオフのまま
である。この閉成サイクルはこのようにして次の３つの
期間に分けられる。−　　ｔ０　とｔ０　＋ｔ２　の間
の第１期間。Ｔ２がオフでＴ５がオンのとき、トランジ
スタＴ１のベースが０とされる。−　　ｔ０　＋ｔ２　
とｔ０　＋ｔ１　の間の第２期間。Ｔ２とＴ５がオフの
ときトランジスタＴ１のベース電圧が調整回路８により
制御され、トランジスタＴ１が電流発生器として動作す
る。−　　ｔ０　＋ｔ１　以後の第３期間。Ｔ５がオフ
でＴ２がオンとなると、トランジスタＴ１がその定格電
圧で動作する。

【００１８】この第１期間は調整回路８の増幅回路９が
０にリセットされうるようにするものである。事実、こ
の期間において、ヒューズＦに電流は流れず、増幅回路
の入力電圧は０である。電流測定シャントとして非常に
低抵抗のヒューズＦを使用することにより、回路に高抵
抗が導入されることがない。しかしながら、ヒューズの
端子電圧は例えば電流１００ｍＡについて２００マイク
ロボルトのように非常に低い。そのような低電圧を測定
しうるようにするため、図４に示す増幅回路９の例は自
動オフセット電圧修正機能を有する。

【００１９】この増幅回路は第１演算増幅器ＯＰ１を含
む。この増幅器ＯＰ１の反転入力は抵抗Ｒ４により回路
９の入力に接続され、抵抗Ｒ５によりその出力に接続さ
れる。非反転入力は電源Ｖ２と接地間に直列接続される
２個の抵抗Ｒ６とＲ７の接続点に接続して増幅器ＯＰ１
のオフセット電圧Ｖ０　を、製造者により与えられる最
大オフセット電圧（例えば＋／−７ｍＶ）より高い、予
定の例えば＋１０ｍＶの電圧にセットする。

【００２０】増幅器ＯＰ１の出力はコンデンサＣ１と直
列の非しきい値ダイオード１２を介して接地される。コ
ンデンサＣ１の端子電圧Ｖｃ　は第２の演算増幅器ＯＰ
２の非反転入力に加えられる。増幅器ＯＰ２の反転入力
は抵抗Ｒ８により増幅器ＯＰ１の出力に接続され、抵抗
Ｒ９によりそれ自体の出力に接続される。増幅器ＯＰ２
の出力は増幅回路９の出力となる。この図において、ダ
イオード１２は第３演算増幅器ＯＰ３で形成されており
、その非反転入力は抵抗Ｒ１０により増幅器ＯＰ１の出
力に、そしてその出力はダイオードＤ２のアノードに接
続される。このダイオードのカソードはコンデンサＣ１
に接続される。増幅器ＯＰ３の反転入力はダイオードＤ
２のカソードに接続される。

【００２１】増幅回路９はかくして利得Ｋ１＝Ｒ５／Ｒ
４の反転増幅器（ＯＰ１，Ｒ４，Ｒ５）と、非しきい値
ダイオード１２とコンデンサＣ１と利得Ｋ２＝Ｒ９／Ｒ
８の差動増幅器（ＯＰ２，Ｒ８，Ｒ９）で形成される。 例えばＫ１は１００，Ｋ２は１０に選ぶことが出来る。 増幅回路９の動作を次に述べる。回路の入力電圧を０（
スイッチ開放）とすると、第１増幅器ＯＰ１のオフセッ
ト電圧Ｖ０　はその利得Ｋ１倍となり、コンデンサＣ１
は電圧Ｖｃ　＝Ｖ０　・Ｋ１で充電する。増幅されたオ
フセット電圧に対応するこの値はコンデンサＣ１に記憶
される。スイッチが閉じると、ヒューズＦの端子電圧に
対応する正電圧Ｖｆ　が増幅回路９の入力に加わり、そ
の出力電圧は次式で与えられる。 　　　　　　Ｖ３＝（Ｖ０　−Ｖｆ　）・Ｋ１　　　　
　　　　　　　　　　　　　　　　　　　　　　（１）
この電圧はコンデンサＣ１の充電電圧Ｖｃ　より低く、
そして非しきい値ダイオード１２がその放電を防止する
。 差動増幅器（ＯＰ２，Ｒ８，Ｒ９）は電圧Ｖｃ　とＶ３
の差を増幅し次の出力Ｖ４を出す。 　　　　　　Ｖ４＝（Ｖｃ　−Ｖ３）・Ｋ２＝Ｖｖ・Ｋ
１・Ｋ２　　　　　　　　（２）第２増幅器ＯＰ２の出
力の電圧は増幅された電圧Ｖｖに対応し、ＯＰ１のオフ
セット電圧が自動的に修正される。ＯＰ２のオフセット
電圧はＶｃ−Ｖ３と比較すると無視しうる。例えばＶ０
　＝１０ｍＶ、Ｖｆ　＝１００マイクロＶ、Ｋ１＝１０
０，Ｋ２＝０とすると、Ｖｃ　＝１Ｖ Ｖ３＝９９０ｍＶ Ｖ４＝１００ｍＶ となる。コンデンサＣ１の、図示しない０リセット回路
をこの記憶されたオフセット電圧がスイッチ閉成時に修
正されるように与えてもよい。

【００２２】図１のスイッチング回路６は外部制御信号
で制御しうる。その場合にはスイッチはコンタクタとし
て動作する。遅延回路４に加えられる開および閉信号は
過負荷または短絡が検出されたときスイッチを開放させ
るように内部フォールト検出手段により与えることが出
来る。その場合にはスイッチを閉成させるためのリセッ
ト手段が設けられ、このときは回路遮断器としてスイッ
チが動作する。コンタクタおよび回路遮断器の両方の機
能の組合せは容易である。

【００２３】図５，６はフォールト、すなわち短絡の、
上記のスイッチに適用可能な静的スイッチにおける検出
の原理を示す。従来のフォールト検出回路とは異り、こ
の原理はトランジスタＴ１の電流を測定するための測定
シャントを用いない。本発明によれば、トランジスタＴ
１の端子電圧Ｖｃｅ（図６）がフォールトの検出に用い
られる。例えば予定のゲート‐エミッタ電圧Ｖｇｅが電
源電圧Ｖ２に等しいとすると、トランジスタＴ１の電流
／電圧特性は図５に示すようになる。例えば３０Ａの予
定の定格動作電流を考えると、電圧Ｖｃｅは数ボルト、
例えば３Ｖの程度である。しかしながら過負荷の場合に
は、この電流は最大で例えば１５０Ａの飽和電流まで増
加し、電圧は大幅に増大し、スイッチの直流電源電圧Ｖ
１のレベルにも達しうる。

【００２４】図７は、短絡検出回路１３を含む図１の形
式のスイッチを示す。ヒューズＦの抵抗は無視しうるか
ら、トランジスタＴ１のコレクタ電圧はそのトランジス
タの電圧Ｖｃｅに等しくそしてフォールト検出に用いら
れる。ダイオードＤ３のカソードはトランジスタＴ１の
コレクタに接続される。このダイオードのアノードは抵
抗Ｒ１１により電源電圧Ｖ２に接続される。抵抗Ｒ１１
はＶ２と接地点間でツェナーダイオードＺＤおよび抵抗
Ｒ１２と直列に接続される。トランジスタＴ７のベース
はダイオードＺＤと抵抗Ｒ１２の接続点に接続され、そ
のエミッタは接地され、コレクタは抵抗Ｒ１３を介して
電源電圧Ｖ２に接続される。トランジスタＴ７のコレク
タは検出回路１３の出力を構成し、そして短絡の場合に
は遅延回路４の入力５に加えられるトリップ信号または
開放信号を供給する。リセット押ボタンＢＰが抵抗Ｒ１
２と並列に接続される。

【００２５】スイッチの正常な動作においてはトランジ
スタＴ１はオンでありそれに定格電流が流れて端子電圧
を２−３Ｖ程度にしていた抵抗Ｒ１１により極性を与え
られるダイオードＤ３はオンである。ツェナーダイオー
ドＺＤはそのときのダイオードＤ３のアノード電圧より
高いターンオン電圧を有し、そしてオフである。それ故
トランジスタＴ７はオフであり、検出回路１３の出力電
圧は高レベルとなる。スイッチの閉成信号は続けて遅延
回路４に加えられる。

【００２６】短絡が生じると、トランジスタＴ１の電流
Ｉは飽和電流で制限されるが非常に大きくなり、そのコ
レクタの電圧は増大する。この電圧がダイオードＤ３の
極性電圧を越えると直ちにダイオードＤ３がオフになり
、抵抗Ｒ１と電源電圧Ｖ２で極性を与えられるツェナー
ダイオードがオンとなってトランジスタＴ７をオンにし
、そのコレクタを０にする。検出回路１３の０に切換わ
る出力信号によりトランジスタＴ１がオフになりスイッ
チが開放する。Ｔ１のコレクタ電圧はそのとき高（Ｖ１
）のままであり、検出回路１３は遅延回路に開放信号（
０）を供給しつづける。例えば６．２Ｖであるツェナー
ダイオードＺＤのターンオン電圧は、トランジスタＴ１
が飽和したときフォールト信号を出すように決定される
。短絡中のこのフォール電流はこのときＴ１のゲートに
加えられる電圧に対応する飽和電流に制限される。

【００２７】スイッチ／回路遮断器をリセットするため
にトランジスタＴ７はオフとなって回路１３の出力信号
を１にさせなければならない。この種のリセット手段は
図７では押しボタンＢＰとして示してあり、このボタン
を閉じることによりトランジスタＴ７がオフになる。こ
のスイッチは図１に示したように閉じ、そしてトランジ
スタＴ１のコレクタ電圧が充分低くなると直ちにダイオ
ードＤ３が再びオンとなりトランジスタＴ７をオフしし
つづける。このスイッチ／回路遮断器はフォールト指示
回路、過負荷の検出時に開放信号を出す過負荷検出回路
、およびそれをコンタクタとしても動作しうるようにす
る外部制御回路によりつくることが出来る。過負荷検出
回路はトランジスタＴ１のコレクタ電圧の変化を用い、
そのコレクタ電圧が予定の時間にわたり或るしきい値を
越えたとき過負荷を検出するようにしてもよい。

【図面の簡単な説明】

【図１】本発明のスイッチのブロック図。

【図２】本発明のスイッチの閉成時の電流の時間変化を
示す図。

【図３】本発明によるスイッチの他の実施例の詳細を示
す図。

【図４】図１のスイッチの増幅回路の一実施例を示す図
。

【図５】ＩＧＢトランジスタの電流／電圧特性を示す図
。

【図６】静的スイッチのフォールト検出原理を示す図。

【図７】本発明のスイッチ／回路遮断器の一実施例を示
す図。

【符号の説明】

１　　負荷 ２　　制御回路出力段 ３　　遅延回路の出力 ４　　遅延回路 ６　　スイッチング回路 ７　　インバータ ８　　調整回路 ９　　増幅回路 １０　　比較器

Claims (9)

【特許請求の範囲】
1. 【請求項１】負荷（１）と直列に直流電圧源（Ｖ１）に
   接続される半導体（Ｔ１）、およびこの半導体（Ｔ１）
   の動作電圧を制御するための手段（２，４，８）を有し
   、この制御手段（２，４，８）は前記半導体を流れる電
   流を測定するための手段（Ｆ）および前記半導体の動作
   電圧を前記電流にもとづき調整するための手段（８）を
   有する、静的スイッチにおいて、前記制御手段が一方の
   入力（５）にスイッチ閉成または開放信号が加えられる
   ようになった遅延回路（４）と、この回路（４）の出力
   （３）に接続された手段（２，Ｔ２）を有し、この手段
   （２，Ｔ２）は前記回路（４）の入力（５）への閉成信
   号の印加後の予定の遅延時間後に前記半導体の定格動作
   電圧を発生するようになっており、前記調整手段（８）
   により発生される調整された動作電圧が前記遅延時間中
   に前記半導体加えられてその半導体がこの時間中電流発
   生器として動作して前記スイッチの定格電流よりかなり
   低い予定の値に電流を制限することを特徴とする静的ス
   イッチ。
2. 【請求項２】前記電流測定手段は前記半導体に直列とな
   ったヒューズ（Ｆ）で形成され、このヒューズの端子に
   おける、前記電流を表わす電圧（Ｖｆ　）が前記調整手
   段（８）の入力に加えられることを特徴とする請求項１
   記載のスイッチ。
3. 【請求項３】前記電流は前記スイッチの閉成後数秒間ほ
   ゞ１００ｍＡに制限されることを特徴とする請求項１記
   載のスイッチ。
4. 【請求項４】スイッチ開放信号が前記遅延回路の入力（
   ５）に加えられたときであって、閉成信号の印加後の非
   常に短い予定の時間中に、前記半導体（Ｔ１）の動作電
   極を接地して前記調整手段（８）を零にリセットしうる
   ようにする手段（Ｔ５，Ｔ６）を備えたことを特徴とす
   る請求項１記載のスイッチ。
5. 【請求項５】前記調整手段（８）は、電流を表わす電圧
   （Ｖｆ　）を入力に受けそして自動オフセット電圧修正
   機能を有する増幅回路（９）と、この増幅回路（９）の
   出力信号を基準信号（Ｖｒｅｆ　）と比較する比較器（
   １０）とを有し、この増幅回路（９）は、第２演算増幅
   器（ＯＰ２）の第１入力（−）に接続されると共に、コ
   ンデンサ（Ｃ１）に接続されるカソードを有する非しき
   い値ダイオード（１２）に接続される出力（Ｖ３）を有
   する第１演算増幅器（ＯＰ１）を備え、前記コンデンサ
   の端子電圧（Ｖｃ　）が前記第２演算増幅器（ＯＰ２）
   の第２入力（＋）に加えられ、そしてその出力が前記増
   幅回路の出力を構成することを特徴とする請求項１記載
   のスイッチ。
6. 【請求項６】過負荷または短絡が検出されたとき前記開
   放信号を発生するフォールト検出手段と、前記閉成信号
   を発生するリセット手段とを備えたことを特徴とする請
   求項１記載のスイッチ。
7. 【請求項７】前記フォールト検出手段は前記半導体の前
   記端子電圧を検出する手段（Ｄ３）と、この電圧が予定
   の時間について、過負荷を表わす第１予定しきい値を越
   えるときあるいは、前記半導体の飽和する、短絡を表わ
   す第２の予定しきい値を越えるとき前記開放信号を発生
   する手段とを有することを特徴とする請求項６記載のス
   イッチ。
8. 【請求項８】前記半導体（Ｔ１）のコレクタは前記負荷
   （１）を介して前記直流電圧源（Ｖ１）に接続され、前
   記半導体（Ｔ１）の端子電圧を測定する手段は前記半導
   体のコレクタに接続されて前記コレクタの電圧が前記第
   ２しきい値を越えるときオフとなるような極性を有する
   カソードを有するダイオードを備え、前記短絡検出手段
   （１３）が前記ダイオード（Ｄ３）がオフのとき開放信
   号を発生することを特徴とする請求項７記載のスイッチ
   。
9. 【請求項９】前記半導体（Ｔ１）は絶縁ゲートバイポー
   ラトランジスタであることを特徴とする請求項１記載の
   スイッチ。