KR870000671B1 - 정지식 과전류 계전기 - Google Patents

Abstract

내용 없음.

Description

정지식 과전류 계전기

제1도는 본 발명의 주회로도.

제2도는 V_A전압파형.

제3도는 V_B전압파형.

제4도는 본 발명의 동작 특성관계.

* 도면의 주요 부분에 대한 부호의 설명

OP₁, OP₂, OP₃, OP₄는 OP앰프(연산증폭기)

BD₁, BD₂, BD₃, BD₄는 브리지다이오드

R₁-R₂₂는 저항

C₁-C₆는 콘덴서

ZD₁, ZD₂, ZD₃, ZD₄는 제너다이오드

VR₁, VR₂, VR₃, VR₄, VR₅는 가변저항

Q₁, Q₂, Q₃, Q₄는 트랜지스터

Q₅, Q₆, Q₇, Q₈는 프로그램이 가능한 단접합 트랜지스터

Q₉, Q₁₀, Q₁₁, Q₁₂는 다이리스터

V_A는 제어전원전압

V_B는 센서전압

본 발명의 회로 차단기의 내부에 내장되어 선로에 흐르는 과전류를 검출하여 미리 선정된 시간내에 회로 차단기를 트립시킬 수 있는 전자식 과전류 계전기에 관한 것이다.

위에서 언급한 바와 같이 과전류 계전기는 회로 차단기에 내장되어 RST3상 선로를 주접점으로 하는 정지식 과전류 계전기를 구성함에 있어서, (OP₁)(OP₂)(OP₃)(OP₄)의 -입력단자에는 브리지 다이오드와 (BD₁)(BD₂)(BD₃)(BD₄)와 저항(R₆)(R₇)과 콘덴서(C₂)(C₃)가 연결되고, 입력단자에는 저항(R₁)(R₈)(R₁₃)(R₁₈)과 제너다이오드(ZD₁)(ZD₂)(ZD₃)(ZD₄)가 각각 연결되어 그들의 출력측은 각각 저항(R₂)(R₉)(R₁₄)(R₁₉)과 저항(R₃)(R₁₀)(R₁₅)(R₂₀)를 통해 트랜지스터(Q₁)(Q₂)(Q₃)(Q₄)의 베이스에 인가됨과 동시에 상기한 트랜지스터(Q₁)(Q₂)(Q₃)(Q₄)의 콜렉터에는 저항(R₄)(R₅), 가변저항(VR₁), 콘덴서(C₁)으로 구성되는 충전회로와 저항(R₁₁)(R₁₂),_{3 4 16 17 4 5 21 22 5 6 5 6 7 8 9 10 11 12 1 6 7 2 5}

이와 같이 구성된 본 발명은 제1도에서 보면 RST 3상선로에서 변류기(CT₁)(CT₂)(CT₃)를 거쳐 다운되고 또 다시 변류기(CT₄)(CT₅)(CT₆)를 거쳐 재차 다운되어 들어온 신호는 브리지 다이오드(BD₁)(BD₂)(BD₃)를 거쳐 최대 전류로 검출된다.

이렇게 검출된 최대 전류는 전압으로 변환되고 분할되어 각 OP앰프(OP₁)(OP₂)(OP₃)(OP₄)의 입력단자에 인가되어 각각 그의 +입력단자의 제너전압과 비교된다. 즉, 저항(R₁)(R₈)(R₁₃)(R₁₈)을 거치는 동안 규정된 전류에 따라 각 제너다이오드(ZD₁)(ZD₂)(ZD₃)(ZD₄)가 동작하여 일정한 제너전압을 나타내게 된다.

이와 같이 OP앰프(OP₁)(OP₂)(OP₃)(OP₄)에서 비교되어 그의 출력이 "하이"나 "로우"가 된다. 즉, 각 제너전압이 센서전압(V_B)보다 크면 각 OP앰프의 출력은 최대가 되며 반대로 각 제너전압이 센서전압(V_B)보다 작으면 각 OP앰프의 출력은 "로우"

각 OP앰플의 출력은 저항(R₂)(R₉)(R₁₄)(R₁₉)를 거쳐 트랜지스터(Q₁)(Q₂)(Q₃)(Q₄)의 베이스에 인가되어 각 트랜지스터(Q₁)(Q₂)(Q₃)(Q₄)를 "온, 오프"시키게 된다. 즉, OP앰프의 출력이 최대가 되면 각 트랜지스터(Q₁)(Q₂)(Q₃)(Q₄)는 "온"되며 OP앰프의 출력이 "로우"가 되면 각 트랜지스터(Q₁)(Q₂)(Q₃)(Q₄)는 "오프"된다.

한편 정상 전류가 선로에 흐르게 되면 각 OP앰프(OP₁)(OP₂)(OP₃)(OP₄)의 +입력단자의 제너다이오드가 "오프"되어 각 제너전압은 ∞가 되고 각 OP앰프(OP₁)(OP₂)(OP₃)(OP₄)의 출력은 항상 최대가 되어 각 트랜지스터(Q₁)(Q₂)(Q₃)(Q₄)는 "온"되어 콘덴서(C₁)(C₄)(C₅)(C₆)에는 충전전류가 하나도 없게 된다. 그러므로 프로그램이 가능한 단접합 트랜지스터(Q₅)(Q₆)(Q₇)(Q₈)가 "오프"되면서 다이리스터(Q₉)(Q₁₀)(Q₁₁)(Q₁₂)는 "오프" 상태를 유지하게 된다. 따라서 트립코일에는 전원이 인가가 안되어 주접점은 "온" 상태에 있게 된다.

과전류가 흐르기 시작하면 과전류에 해당하는 미리 선정된 제너다이오드(ZD₁)(ZD₂)(ZD₃)(ZD₄)가 동작하는데 각 제너다이오드의 값은 과전류에 대해 해당 OP앰프가 동작되도록 적정하게 선정한다. 결국 각 제너다이오드의 전압과 저항(R₆)와 저항(R₇)에 의해 감지되는 신호가 비교되어 순시 전류에서는_{4 3 1 2}

장한시 전류가 흐를 경우 그 신호를 감지하여 OP앰프(OP₁)이 동작하면 트랜지스터(Q₁)은 "오프"되고 (왜냐하면 OP₁의 출력은 "로우"이므로) 전류는 저항(R₄)(R₅)와 가변저항(VR₁)을 통해 콘덴서(C₁)에 충전되기 시작하고, 그 충전되는 시간은 저항(R₄)(R₅)와 가변저항(VR₁)과 콘덴서(C₁)의 값에 따르며 콘덴서(C₁)의 전압은 지수함수적으로 상승하게 된다.

이 콘덴서(C₁)의 전압이 점차 상승하면서 단접합트랜지스터(Q₅)의 애노드에 인가되고 그의 게이트에 인가된 전압과 비교하여 단접합트랜지스터(Q₅)의 게이드 전압보다 그의 애노드 전압이 높아지면 단접합트랜지스터(Q₅)는 도통되어 이 신호는 다이리스터(Q₉)의 게이트에 인가되어 다이리스터(Q₉)은 "온"되어 트립코일에 전원을 공급하게 되므로 이 트립코일의 동작에 의해 주접점은 "오프"된다.

이 회로에서 가변저항(VR₁)에 의해 트리핑 시간이 조절 가능하게 되며 가변저항(VR₂)에 의해 또한 트리핑 시간이 조절가능하게 된다. 가변저항(VR₂)에 의한 트리핑시간 조정은 단접합트랜지스터(Q₅)의 게이트에 인가되는 전압이 조정으로 전체적인 트리핑 시간을 조정할 수 있는 것이다.

여기에서 다이오드(D₂)는 콘덴서(C₁)에 충전된 전하의 방전을 돕는 바이패싱 다이오드이다. 이 다이오드(D₂)에 의해 회로는 트리핑후 리세트 상태를 유지하게 된다. 좀 더 과전류가 흐르게 되면 OP앰프(OP₁)(OP₂)가 "로우"로 떨어지게 되고 OP앰프(OP₃)(OP₄)는 최대의 상태로 남아 있게 되어 트랜지스터(Q₁)(Q₂)는 "온"되며 트랜지스터(Q₃)(Q₄)는 "오프" 상태를 유지하게 된다.

그러므로 저항(R₄)(R₅), 가변저항(VR₁), 콘덴서(C₁)으로 구성되는 충전회로에 의해 충전되는 부분과 저항(R₁₁)(R₁₂), 가변저항(VR₃), 콘덴서(C₄)로 구성되는 충전회로가 동작을 하게 되며 아때 저항(R₁₁)(R₁₂), 가변저항(VR₃), 콘덴서(C₄)로 구성되는 충전회로의 시상수가 작으므로 콘덴서(C₄)의 충전 속도가 빨라 단접합트랜지스터(Q₆)의 애노드전압은 더 빨리 상승하게 되며 결국 더 빠른 시간에 다이리스터(Q₁₀)을 "온"되어 트립코일을 동작시켜 주접점을 "오프"시킨다.

또한 선로에 과전류가 커지게 되면 저항(R₇)에 걸리는 전압(V_B)는 점점 커지게 되며 제너다이오드(ZD₃)에 걸리는 전압보다 커지게 되면 OP앰프(OP₃)는 "로우"로 반전되어 트랜지스터(Q₃)는 "오프"된다.

트랜지스터(Q₃)가 "오프"되면 그 순간부터 저항(R₁₆)(R₁₇), 가변저항(VR₄), 콘_{5 5 5 7 7}""₁₁""""""

순시동작 모우드에서는 전압(V_B)가 제너다이오드(ZD₄)의 전압보다 크게 되므로 OP앰프(OP₄)가 "로우"로 되어 트랜지스터(Q₄)를 "오프"시킨다.

트랜지스터(Q₄)가 "오프"되면 저항(R₂₁)(R₂₂), 가변저항(VR₅), 콘덴서(C₆)로 구성되는 충전회로에 의해 충전을 개시하고 그 시간은 앞의 저항값과 콘덴서 값에 의해 결정된다. 또한 콘덴서(C₆)의 충전전압이 단접합트랜지스터(Q₈)의 게이트전압과 같게 되면 "온"되면서 다이리스터(Q₁₂)이 "온"되어 트립코일이 "온"된다.

상기에서 설명한 바와 같이 본 발명은 OP앰프(연산증폭기)를 비교기로서 사용하여 선로의 과전류의 값을 감지하여 그 출력에 의해 트랜지스터가 "온, 오프"되어 트리거 회로에 신호를 인가하는 신뢰도가 높고 가격이 저렴한 정지식 과전류 계전류를 구성한 것이다. 또한 각 스테이지(stage)에 주어진 가변저항의 값은 조정하여 사용자가 원하는 트리핑시간을 조정하여 사용자가 원하는 트리핑 시간을 조정할 수 있게 되어 있으며 제어 전원전압(V_A) 값에 충전 속도가 영향을 받아 트리핑타임

Claims (1)

1. RST 3상선로를 주접점으로 하는 정지식 과전류 계전기를 구성함에 있어서, OP앰프(OP₁)(OP₂)(OP₃)(OP₄)의 입력단자에는 브리지 다이오드(BD₁)(BD₂)(BD₃)(BD₄)와 저항(R₆)(R₇)과 콘덴서(C₂)(C₃)가 연결되고, +입력단자에는 저항(R₁)(R₈)(R₁₃)(R₁₈)과 제너다이오드(ZD₁)(ZD₂)(ZD₃)(ZD₄)가 각각 연결되어 그들의 출력측은 각각 저항(R₂)(R₉)(R₁₄)(R₁₉)과 저항(R₃)(R₁₀)(R₁₅)(R₂₀)를 통해 트랜지스터(Q₁)(Q₂)(Q₃)(Q₄)의 베이스에 인가됨과 동시에 상기한 트랜지스터(Q₁)(Q₂)(Q₃)(Q₄)의 콜렉터에는 저항(R₄)(R₅), 가변저항(VR₁), 콘덴서(C₁)으로 구성되는 충전회로와 저항(R₁₁)(R₁₂), 가변저항(VR₃), 콘덴서(C₄)로 구성되는 충전회로와 저항(R₁₆)(R₁₇), 가변저항(VR₄), 콘덴서(C₅)로 구성되는 충전회로와 저항(R₂₁)(R₂₂), 가변저항(VR₅), 콘덴서(C₆)로 구성되는 충전회로를 각각 연결하고, 여기에 프로그램이 가능한 단접합트랜지스터(Q₅)(Q₆)(Q₇)(Q₈)와 다이리스터(Q₉)(Q₁₀)(Q₁₁)(Q₁₂)를 연결하여서 이루어진 것을 특징으로 하는 정지식 과전류 계전기.

Images