DE102022211425A1 - Schaltungsanordnung zum Ansteuern einer Last - Google Patents

Schaltungsanordnung zum Ansteuern einer Last Download PDF

Info

Publication number
DE102022211425A1
DE102022211425A1 DE102022211425.6A DE102022211425A DE102022211425A1 DE 102022211425 A1 DE102022211425 A1 DE 102022211425A1 DE 102022211425 A DE102022211425 A DE 102022211425A DE 102022211425 A1 DE102022211425 A1 DE 102022211425A1
Authority
DE
Germany
Prior art keywords
transistor
voltage
resistor
circuit arrangement
input terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102022211425.6A
Other languages
English (en)
Inventor
Joachim Mühlschlegel
Francesco Angelin
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Inventronics De GmbH
Original Assignee
Inventronics GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inventronics GmbH filed Critical Inventronics GmbH
Priority to DE102022211425.6A priority Critical patent/DE102022211425A1/de
Priority to PCT/EP2023/080111 priority patent/WO2024089263A1/de
Publication of DE102022211425A1 publication Critical patent/DE102022211425A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04Modifications for accelerating switching
    • H03K17/041Modifications for accelerating switching without feedback from the output circuit to the control circuit
    • H03K17/0412Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/04123Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06Modifications for ensuring a fully conducting state
    • H03K17/063Modifications for ensuring a fully conducting state in field-effect transistor switches
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6877Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the control circuit comprising active elements different from those used in the output circuit

Landscapes

  • Electronic Switches (AREA)

Abstract

Eine Schaltungsanordnung (1) dient zum Ansteuern einer Last, insbesondere eines Gates eines Leistungstransistors (M1). Sie umfasst einen ersten Eingangsanschluss (IN1) zum Eingeben eines Spannungssignals (Vin), um zwischen Zuständen der Last zu schalten, einen ersten und einen zweiten Ausgangsanschluss (OUT1, OUT2) zum Ausgeben einer ersten und zweiten Ausgangsspannung (Vout1, Vout2), einen PNP-Bipolartransistor (Q1)und einen NPN-Bipolartransistor (Q2), einen ersten Signalpfad (SP1), der zwischen den ersten Eingangsanschluss und die Basis des PNP-Bipolartransistor geschaltet ist, und einen zweiten Signalpfad (SP2), der zwischen den ersten Eingangsanschluss und die Basis des NPN-Bipolartransistor geschaltet ist. Der Emitter des ersten Transistors ist mit einem Versorgungsanschluss (VCC) verbunden. Der Kollektor des ersten Transistors ist mit dem ersten Ausgangsanschluss verbunden. Der Emitter des zweiten Transistors ist mit einem Masseanschluss (GND) verbunden. Der Kollektor des zweiten Transistors ist mit dem zweiten Ausgangsanschluss verbunden. Der erste Signalpfad enthält einen Pegelwandler (Q6, R6), der dazu ausgebildet ist, das Spannungssignal in einen zum Schalten des ersten Transistors geeigneten Pegelbereich zu verschieben. Der erste Signalpfad enthält ferner einen ersten Kondensator (C3), dessen eines Ende in Signalflussrichtung vor dem Pegelwandler an den ersten Signalpfad angeschlossen ist und dessen anderes Ende in Signalflussrichtung hinter dem Pegelwandler an den ersten Signalpfad angeschlossen ist.

Description

  • Technisches Gebiet
  • Die Erfindung betrifft eine Schaltungsanordnung zum Ansteuern einer Last. Diese Last kann beispielsweise ein Gate eines Feldeffekttransistors bzw. eines MOSFETS bzw. eines IGBTs darstellen. Es sind aber auch andere Lasten denkbar, die betrieben werden sollen. Insbesondere bezieht sich die Erfindung auf spezielle Verstärkerschaltungsanordnungen für die Gate-Ansteuerung z.B. von Leistungs-MOSFETs, sogenannte Gate-Treiber (gate driver), wie sie unter anderem in Schaltnetzteilen oder in Vorschaltgeräten (beispielsweise für den LED-Lampenbetrieb), in Aufwärtswandlern von Leistungsfaktorkorrekturfiltern (PFC) oder Sperrwandlern oder in Buck-Wandlern usw. zum Einsatz kommen. Dabei ist insbesondere eine Konfiguration mit gemeinsamer Masse in Betracht gezogen, was bedeutet, dass das eingegebene Spannungssignal im Wesentlichen auf das gleiche Grundpotential (Masse) bezogen ist wie auch der betreffende Source-Anschluss des angesteuerten MOSFET. Die Formulierung „im Wesentlichen auf das gleiche Grundpotential“ bedeutet hierbei, dass z.B. ein niederohmiger Messwiderstand zwischen den Source-Anschluss und Masse geschaltet sein kann.
  • Technischer Hintergrund
  • Es ist bekannt, dass solche Arten von Verstärkerschaltungen das angesteuerte Bauelement, insbesondere den entsprechenden MOSFET, lediglich mit einem Gate-Signal mit entweder einem niedrigem Pegel (Low-Pegel) oder einem hohem Pegel (High-Pegel) ansteuern, um möglichst kurze Übergangszeiten von dem eingeschalteten Zustand (EIN-Zustand) in den ausgeschalteten Zustand (AUS-Zustand) und umgekehrt zu erreichen. Eine solche Verstärkerschaltung arbeitet folglich hochgradig nichtlinear. Im Regelfall tritt bei diesen Übergängen eine gewisse Hysterese hinzu. Weil darüber hinaus das Gate des MOSFET im Wesentlichen auch eine kapazitive Last beinhaltet, fließen hier allein während der Spannungsübergange beim Umschalten zwischen den Schaltzuständen des MOSFET relativ hohe Ströme.
  • Eine Funktion der Verstärkerschaltungen bzw. solcher Gate-Treiber ist es ferner, von einer Steuereinheit bzw. von einem Mikrocontroller (µC) mit moderatem Strom- und Spannungshub angesteuert zu werden, um dann sowohl als Puffer als auch als Verstärker mit größerem Ausgabehub für Strom und Spannung zwischen dem Mikrocontroller und dem Leistungs-MOSFET zu dienen.
  • Insbesondere sind die hier betrachteten Gate-Treiber dazu vorgesehen, für das Auf- und Entladen des Gates bis hin zu einigen hundert Milliampere am Gate des angesteuerten MOSFET bereitzustellen. Die Ausgangs-Leistung eines Vorschaltgerätes mit dieser Art von Gate-Treibern kann z.B. von 10 W bis 1000 W reichen.
  • Bekannt ist es in diesem Zusammenhang, zusätzliche Stromverstärker in Form von Standardbausteinen zum Gate-Treiber hinzuzufügen, wie etwa einen komplementären Emitterfolger, um den Ausgangsstrom des Gate-Treibers noch weiter zu erhöhen.
  • Es ist weit verbreitet, derartige Gate-Treiber in Form integrierter Schaltungen auszuführen. Dadurch sind die Bausteine sehr kompakt und können gleichzeitig relativ hohe Stromimpulse zum Ein- und Ausschalten des angesteuerten MOSFET liefern. Andererseits sind solche als integrierte Bausteine bzw. Chips ausgeführte Gate-Treiber meist recht teuer und je nach Marke und Modell einzigartig, so dass sie im Falle der Nichtverfügbarkeit nicht ohne weiteres zu ersetzen sind. Außerdem liegt der jeweils mögliche Spitzenstrom normalerweise mindestens im Amperebereich. Eine solche Dimensionierung des Ausgangsstroms erhöht dabei nicht nur die Teilekosten, sondern kann auch in technischer Hinsicht übermäßig groß sein und bei einigen Anwendungen sogar zu Problemen führen.
  • Infolgedessen können alternative Lösungen mit diskreten Bauteilen immer noch als sinnvoll erachtet werden, wenn sich nämlich ein begrenzter Ausgangsstrom als ausreichend erweist, der räumliche Platz auf der Leiterplatte nicht zu knapp bemessen ist und zudem eine preiswerte, leicht austauschbare Lösung benötigt wird.
  • Eine bekannte Gate-Treiberschaltung mit diskreten Bauteilen ist in 2 dargestellt. Die Schaltungsanordnung 100 weist einen Versorgungsanschluss VCC, einen Masseanschluss GND, einen Eingangsanschluss IN und einen Ausgangsanschluss OUT auf. Sie dient zum Ansteuern des Gates eines MOSFET M100, dessen Gate über einen Widerstand R101 mit dem Ausgangsanschluss OUT der Schaltungsanordnung 100 verbunden ist. An den Drain des MOSFET M100 ist eine externe Last angeschlossen. Diese externe Last kann z.B. eine Induktivität oder ein Transformator oder eine Koppelkapazität oder ein Widerstand oder eine entsprechende Schaltung sein. Die Source ist mit der gemeinsamen Masse verbunden. Als externe Last ist in 2 beispielhaft der Widerstand R100 angenommen, der an einer Gleichspannung Vdc angeschlossen ist.
  • Der Masseanschluss GND der Schaltungsanordnung 100 ist ebenfalls mit Masse verbunden. Zwischen den Versorgungsanschluss VCC und den Masseanschluss ist eine Versorgungsspannung Vcc angelegt. An den Eingangsanschluss IN ist ein Spannungssignal Vin angelegt, das beispielsweise von einem Mikrocontroller geliefert wird und zum Umschalten des MOSFET M100 von einem eingeschalteten Zustand (EIN-Zustand) in einen ausgeschalteten Zustand (AUS-Zustand) und umgekehrt dient.
  • In der Schaltungsanordnung 100 ist der Eingangsanschluss IN über einen Widerstand R102 mit dem Versorgungsanschluss VCC und über eine Serienschaltung aus einem Widerstand R103 und einer Parallelschaltung aus einem Widerstand R104 und einem Kondensator C101 mit einer Basis eines NPN-Bipolartransistors Q103 verbunden. Der Kollektor des Transistors Q103 ist über einen Widerstand R105 mit dem Versorgungsanschluss VCC verbunden, der Emitter ist mit dem Masseanschluss GND verbunden.
  • Die Schaltungsanordnung 100 enthält eine komplementäre Ausgangsstufe mit einem NPN-Bipolartransistor Q101 und einem PNP-Bipolartransistor 102. Die Basen der beiden Transistoren Q101, Q102 sind miteinander und mit dem Kollektor des Transistors Q103 verbunden. Die Emitter der beiden Transistoren Q101, Q102 sind miteinander und mit dem Ausgangsanschluss OUT verbunden. Der Kollektor des Transistors Q101 ist mit dem Versorgungsanschluss VCC verbunden. Der Kollektor des Transistors Q102 ist mit dem Masseanschluss GND verbunden.
  • Das Prinzip dieser Lösung besteht folglich darin, auf einen gemeinsamen invertierenden Verstärker (NPN-Bipolartransistor in Emitterschaltung), der gleichzeitig als Pegelwandler dient, zwei nicht invertierende Emitterfolger aus zueinander komplementären Transistoren folgen zu lassen, um den Ausgangsspannungspegel und den Ausgangsstrom zu erhöhen. Diese Lösung ist nicht nur recht einfach, sondern auch preiswert.
  • Allerdings muss bei dieser Verschaltung zum Erzielen des AUS-Zustands des MOSFET M100 der Transistor Q103 eingeschaltet sein, und es fließt ein Strom über den Widerstand R105 und den Transistor Q103. Befindet sich nun beispielsweise das zugrundeliegende Schaltnetzteil in einem Standby-Modus, da es zwar einerseits mit Leistung versorgt wird, die externe Last wie z.B. etwa ein Leuchtmittel etc. aber dennoch nicht aktiviert ist, so fließt in diesem Zustand ein dauerhafter Ruhestrom durch den Widerstand R105 und den Transistor Q103. Beispielsweise ergibt sich bei einer typischen Versorgungsspannung von Vcc=12 V und einem Widerstandswert von R105=3,3 kΩ Ein Ruhestrom von etwa 3 mA. Ein gängiger, bei 3,3V betriebener Mikrocontroller hat ebenfalls einen Ruhestrom von etwa 3 mA im Standby-Betrieb. Der Ruhestrom wird also durch die oben beschriebene Schaltungsanordnung 100 in etwa verdoppelt. Dieser zusätzliche und in keiner Weise nutzbare Ruhestrom sollte vermieden werden.
  • Darüber hinaus ist die Schaltungsanordnung invertierend, ohne die Möglichkeit, den Feldeffekttransistor M100 im AUS -Zustand zu halten, wenn z.B. die an den Eingangsanschluss angeschlossene Schaltung bzw. der Mikrocontroller nicht mehr betriebsbereit ist. Es fehlt die Möglichkeit der Eingabe eines Enable-Signals, der den Betrieb des Treibers freigibt oder sperrt.
  • Zudem findet sowohl an dem hochseitigen NPN-Transistor Q101 als auch an dem niederseitigen PNP-Transistor Q102 aufgrund ihrer Schaltung als Emitterfolger per se ein Spannungsabfall statt. Es fehlen jeweils mindestens ca. 0,6V (d.h. die Basis-Emitter-Spannung) bis zu den Spannungen an den beiden Anschlüssen VCC und GND. Durch den entsprechenden Spannungsabfall am Basis-Emitter-Übergang ist infolgedessen auch der Spannungshub am Gate des Feldeffekttransistors M100 eingeschränkt. Dadurch wird eine eigentlich erwünschte Rail-to-Rail-Fähigkeit, dass der Hub der Ausgangsspannung nahezu der Spannung zwischen VCC und GND entspricht, eingeschränkt.
  • Zu erwähnen ist auch die hier leider nicht vorhandene Möglichkeit, den Ausgang am Steuerabgriff zum Gate in zwei verschiedene Anschlüsse aufzuteilen, von denen einer als beispielsweise als Stromquelle und der andere als Stromsenke dienen könnte. Eine Entkopplung der beiden Emitter würde in der gezeigten Schaltungsanordnung zu einer Rückwärtsvorspannung des Basis-Emitter-Übergangs des aktuell nichtleitenden Bipolartransistors während des Umschaltens führen. Dies würde wiederum die Bipolartransistoren beschädigen.
  • Es ist daher eine Aufgabe der vorliegenden Erfindung, eine Schaltungsvorrichtung zum Ansteuern einer Last, insbesondere eines Gates eines Transistors bereitzustellen, bei der der Ruhestrom verringert ist und Schalteigenschaften wie z.B. Schaltgeschwindigkeit und Rail-to-Rail-Fähigkeit verbessert sind.
  • Die Aufgabe wird gelöst durch eine Schaltungsvorrichtung gemäß Anspruch 1. Weiterbildungen der Erfindung sind jeweils in den Unteransprüchen angegeben.
  • Die erfindungsgemäße Schaltungsanordnung dient zum Ansteuern einer Last, insbesondere eines Gates eines Leistungstransistors. Sie umfasst einen Masseanschluss und einen Versorgungsanschluss zum Anlegen einer Versorgungsspannung, einen ersten Eingangsanschluss zum Eingeben eines Spannungssignals, um zwischen Zuständen des Feldeffekttransistors zu schalten, einen ersten und einen zweiten Ausgangsanschluss oder einen gemeinsamen Ausgangsanschluss zum Ausgeben einer ersten und zweiten Ausgangsspannung oder einer gemeinsamen Ausgangsspannung zum Ansteuern des Gates des Feldeffekttransistors, einen ersten Transistor und einen zweiten Transistor, wobei der erste Transistor als PNP-Bipolartransistor und der zweite Transistor als NPN-Bipolartransistor oder als N-Kanal-Feldeffekttransistor gebildet ist oder wobei der erste Transistor als NPN-Bipolartransistor und der zweite Transistor als PNP-Bipolartransistor oder als P-Kanal-Feldeffekttransistor gebildet ist, einen ersten Signalpfad, der direkt oder über einen ersten Widerstand zwischen den ersten Eingangsanschluss und die Basis oder das Gate des ersten Transistors geschaltet ist, und einen zweiten Signalpfad, der direkt oder über den ersten Widerstand zwischen den ersten Eingangsanschluss und die Basis oder das Gate des zweiten Transistors geschaltet ist.
  • Der Emitter des ersten Transistors ist direkt oder über einen Versorgungswiderstand mit dem Versorgungsanschluss verbunden. Der Kollektor des ersten Transistors ist direkt oder über einen ersten internen Ausgangswiderstand mit dem ersten Ausgangsanschluss oder mit dem gemeinsamen Ausgangsanschluss verbunden. Der Emitter oder die Source des zweiten Transistors ist direkt oder über einen Emitterwiderstand mit dem Masseanschluss verbunden. Der Kollektor oder der Drain des zweiten Transistors ist direkt oder über einen zweiten internen Ausgangswiderstand mit dem zweiten Ausgangsanschluss oder mit dem gemeinsamen Ausgangsanschluss verbunden. Der erste Signalpfad enthält einen Pegelwandler, der dazu ausgebildet ist, das Spannungssignal in einen zum Schalten des ersten Transistors geeigneten Pegelbereich zu verschieben. Der erste Signalpfad enthält ferner einen ersten Kondensator, dessen eines Ende direkt oder über den ersten Widerstand (R2) an den ersten Eingangsanschluss angeschlossen ist und dessen anderes Ende direkt oder über einen zweiten Widerstand an die Basis des ersten Transistors angeschlossen ist.
  • Bei einer solchen Schaltungsanordnung kann beispielsweise durch die Verschaltung des ersten und zweiten Transistors der Spannungshub der Ausgangsspannung erhöht sein, wodurch die Rail-to-Rail-Fähigkeit verbessert wird. Ferner kann durch den ersten Kondensator ein niederohmiger Wechselstrompfad bereitgestellt sein, der keinen Ruhestrom durchlässt, aber das Ein- und Ausschalten des ersten Transistors beschleunigt, indem er bei einem Pegelwechsel des Eingangssignals nahezu verzögerungsfrei einen Pulsstrom zur Basis des ersten Transistors leitet.
  • In einer vorteilhaften Weiterbildung ist die Schaltungsanordnung so dimensioniert, dass bei einem Pegelwechsel des Spannungssignals über den ersten Kondensator ein Pulsstrom vom ersten Eingangsanschluss so schnell auf die Basis des ersten Transistors geleitet wird, dass der erste Transistor bereits ausgeschaltet ist, wenn der zweite Transistor vollständig eingeschaltet ist, und umgekehrt. Dadurch kann beispielsweise ein unerwünschter Querstrom zwischen dem ersten Transistor und dem zweiten Transistor verhindert werden.
  • In einer vorteilhaften Weiterbildung enthält der zweite Signalpfad eine Parallelschaltung aus einem zweiten Kondensator und einem dritten Widerstand, die in Serie zu der Basis oder dem Gate des zweiten Transistors geschaltet ist. Dadurch kann beispielsweise ein niederohmiger Wechselstrompfad bereitgestellt sein, der das Ein- und Ausschalten des zweiten Transistors beschleunigt.
  • In einer vorteilhaften Weiterbildung liegt ein Verhältnis zwischen einem Kapazitätswert des ersten Kondensators und einem Kapazitätswert des zweiten Kondensators in einem Bereich von 0,25 bis 4, vorzugsweise in einem Bereich von 0,5 bis 2, weiter vorzugsweise in einem Bereich von 0,75 bis 1,5. Dadurch können beispielsweise die Signalübertragungsgeschwindigkeiten des ersten und zweiten Signalpfad geeignet aneinander angepasst werden.
  • In einer vorteilhaften Weiterbildung liegt eine Zeitkonstante, die sich als Produkt aus einem Widerstandswert des dritten Widerstands und einem Kapazitätswert des zweiten Kondensators ergibt, in einem Bereich von 100 ns bis 3000 ns, vorzugsweise in einem Bereich von 200 ns bis 1500 ns. Dadurch kann beispielsweise eine geeignete Übertragungsfunktion des zweiten Signalpfads verwirklicht werden.
  • In einer vorteilhaften Weiterbildung enthält der Pegelwandler einen dritten Transistor, der als Bipolartransistor der gleichen Polarität wie der zweite Transistor gebildet ist und in Basisschaltung geschaltet ist. Vorzugsweise enthält der Pegelwandler ferner einen ersten Widerstand, der in Serie zu dem Emitter des dritten Transistors geschaltet ist. Dadurch kann beispielsweise ein Pegelwandler mit einem geringem Standby-Ruhestrom verwirklicht werden.
  • In einer vorteilhaften Weiterbildung enthält die Schaltungsanordnung ferner einen zweiten Eingangsanschluss zum Eingeben einer externen Spannung oder eines Enable-Signals, wobei der zweite Eingangsanschluss direkt über einen Spannungsteiler mit der Basis des dritten Transistors verbunden ist, wobei der zweite Eingangsanschluss vorzugsweise zur Verwendung als Enable-Eingang zum Sperren oder Freigeben des Betriebs des ersten Transistors ausgebildet ist. Dadurch kann beispielsweise bei einer Änderung eines Spannungshubs des Eingangssignals eine Basisspannung des dritten Transistors einfach angepasst werden, und im Power-Up kann durch Anlegen eines Signals mit Low-Pegel unabhängig von dem aktuellen Pegel des Spannungssignals verhindert werden, dass der erste Transistor einschaltet.
  • In einer vorteilhaften Weiterbildung ist der zweite Eingangsanschluss über einen ersten Spannungsteilerwiderstand mit der Basis des dritten Transistors verbunden und ist die Basis des dritten Transistors über einen zweiten Spannungsteilerwiderstand mit dem Masseanschluss verbunden, wobei vorzugsweise ein Verhältnis zwischen den Widerstandswerten des ersten Spannungsteilerwiderstands und des zweiten Spannungsteilerwiderstands derart gewählt, dass das an der Basis des dritten Transistors anliegende Spannungspotential in einem Bereich von
    VINmax- 1,5*(VINmax+VINmin)/2 bis VINmax oder von 0,9V bis VINmax liegt, in weiter bevorzugter Weise in einem Bereich von
    VINmax - 0,6*(VINmax+VINmin)/2 bis VINmax - 0,3*(VINmax+VINmin)/2, wobei VINmax einem High-Pegel und VINmin einem Low-Pegel des Spannungssignals entspricht. Dadurch kann beispielsweise die Basisspannung des dritten Transistors einfach auf einen für den Schaltvorgang geeigneten Wert eingestellt werden.
  • In einer vorteilhaften Weiterbildung sind der erste und der zweite Signalpfad so ausgebildet, dass bei Eingabe eines Spannungssignals mit Low-Pegel an dem ersten Eingangsanschluss eine Ausgangsspannung an dem ersten Ausgangsanschluss oder dem gemeinsamen Ausgangsanschluss im Wesentlichen gleich der Versorgungsspannung ist, während bei Eingabe eines Spannungssignals mit High-Pegel an dem ersten Eingangsanschluss eine Ausgangsspannung an dem ersten Ausgangsanschluss oder dem gemeinsamen Ausgangsanschluss im Wesentlichen gleich dem Massepotential ist. Dadurch kann beispielsweise ein invertierender Gate-Treiber verwirklicht werden
  • In einer vorteilhaften Weiterbildung enthält die Schaltungsanordnung ferner einen dritten Eingangsanschluss zum Eingeben eines Abschaltspannungssignals, wobei der erste Signalpfad und der zweite Signalpfad über den ersten Widerstand mit dem ersten Eingangsanschluss verbunden sind und der dritte Eingangsanschluss mit einem Knoten verbunden ist, der dem ersten und dem zweiten Signalpfad gemeinsam ist, aber nicht der erste Eingangsanschluss ist. Dadurch kann beispielsweise in einem Fehlerfall wie z.B. einer Übertemperatur die Last unabhängig von der am ersten Eingangsanschluss anliegenden Spannung in den AUS-Zustand versetzt werden.
  • In einer vorteilhaften Weiterbildung enthält die Schaltungsanordnung eine erste Diode, die anodenseitig mit dem Emitter oder der Source und kathodenseitig mit dem Kollektor oder dem Drain des zweiten Transistors verbunden ist. Dadurch kann beispielsweise eine Umpolung der Ausgangsspannung des zweiten Transistors verhindert werden.
  • In einer vorteilhaften Weiterbildung enthält die Schaltungsanordnung eine zweite Diode, die anodenseitig mit dem Kollektor oder dem Drain und kathodenseitig mit der Basis oder dem Gate des ersten Transistors verbunden ist, und/oder eine dritte Diode, die anodenseitig mit der Basis oder dem Gate und kathodenseitig mit dem Kollektor oder dem Drain des zweiten Transistors verbunden ist. Dadurch kann beispielsweise eine Sättigung des jeweiligen Transistors verhindert werden.
  • In einer vorteilhaften Weiterbildung ist der zweite Transistor durch eine komplementäre Darlington-Schaltung aus einem vierten Transistor der Polarität des zweiten Transistors und einem fünften Transistor der Polarität des ersten Transistors gebildet. Dadurch kann beispielsweise eine Stromverstärkung des zweiten Transistors erhöht werden.
  • In einer vorteilhaften Weiterbildung enthält die Schaltungsanordnung ferner einen Leistungstransistor mit einem Gate, wobei das Gate des Leistungstransistors direkt oder über einen ersten externen Ausgangswiderstand mit dem ersten Ausgangsanschluss und direkt oder über einen zweiten externen Widerstand mit dem zweiten Ausgangsanschluss verbunden ist, oder wobei das Gate des Leistungstransistors direkt oder über einen externen Ausgangswiderstand mit dem gemeinsamen Ausgangsanschluss verbunden ist. Dadurch kann beispielsweise eine vollständige Schaltungsanordnung zum Treiben einer Last verwirklicht werden.
  • In einer vorteilhaften Weiterbildung ist eine erste Gesamtsumme der Widerstände zwischen dem Kollektor oder dem Drain des ersten Transistors und dem Gate des Leistungstransistors größer ist als eine zweite Gesamtsumme der Widerstände zwischen dem Kollektor oder dem Drain des zweiten Transistors und dem Gate des Leistungstransistors, vorzugsweise um mindestens den Faktor 2 größer, weiter vorzugsweise um mindestens den Faktor 4 größer.
  • Dadurch können beispielsweise die Funktionen als Stromquelle und als Stromsenke geeignet eingestellt werden.
  • Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung eines Ausführungsbeispiels anhand der beigefügten Zeichnungen.
    • 1 zeigt ein Schaltbild einer Schaltungsanordnung zum Ansteuern eines Gates eines Feldeffekttransistors gemäß einer Ausführungsform der vorliegenden Erfindung.
    • 2 zeigt ein Schaltbild einer bekannte Schaltungsanordnung zum Ansteuern eines Gates eines Feldeffekttransistors.
  • Im Folgenden wird mit Bezug auf die beigefügten Zeichnungen eine Ausführungsform der vorliegenden Erfindung mit verschiedenen Abwandlungen beschrieben.
  • 1 zeigt ein Schaltbild einer Schaltungsanordnung 1 zum Ansteuern eines Gates eines Feldeffekttransistors gemäß der Ausführungsform. Sie enthält einen Versorgungsanschluss VCC, einen Masseanschluss GND, drei Eingangsanschlüsse IN1, IN2, IN3 und zwei Ausgangsanschlüsse OUT1, OUT2.
  • Die Schaltungsanordnung 1 dient zum Ansteuern eines MOSFET M1, der ein n-Kanal-MOSFET vom Anreicherungstyp ist. Ein MOSFET dieses Typs ist selbstsperrend, was bedeutet, dass er sperrt, wenn eine zwischen Gate und Source anliegende Spannung 0V ist, und erst dann leitet, wenn diese Spannung eine positive Schwellenspannung überschreitet.
  • Der MOSFET M1 dient zum Ansteuern einer externen Last, die wie eingangs beschrieben beispielsweise eine Induktivität oder einen Transformator oder eine Koppelkapazität oder einen Widerstand oder eine entsprechende Schaltung enthalten kann. Die externe Last ist in 1 schematisch als Widerstand R7 dargestellt, der an einer Gleichspannung Vdc angeschlossen ist.
  • Das Gate des MOSFET M1 ist über einen Widerstand R10 mit dem Ausgangsanschluss OUT1 und über einen Widerstand R4 dem Ausgangsanschluss OUT2 verbunden. Die Source des MOSFET M1 ist mit der gemeinsamen Masse verbunden.
  • Der Masseanschluss GND der Schaltungsanordnung 1 ist ebenfalls mit Masse verbunden. Der Versorgungsanschluss VCC ist über eine Serienschaltung aus einem relativ niederohmigen Widerstand R5 und einem Kondensator C5 mit Masse verbunden. Der Verbindungspunkt zwischen dem Widerstand R5 und dem Kondensator C5 ist mit einer internen Versorgungsleitung WI verbunden.
  • Als Ausgangstransistoren enthält die Schaltungsanordnung 1 einen PNP-Bipolartransistor Q1 und einen NPN-Bipolartransistor Q2. Der Emitter des Transistors Q1 ist mit der internen Versorgungsleitung WI verbunden. Der Kollektor des Transistors Q1 ist mit dem Ausgangsanschluss OUT1 verbunden. Der Emitter des Transistors Q2 ist mit dem Masseanschluss GND verbunden. Der Kollektor des Transistors Q2 ist mit dem Ausgangsanschluss OUT2 verbunden.
  • Eine Diode D1 ist anodenseitig mit dem Emitter und kathodenseitig mit dem Kollektor des Transistor Q2 verbunden. Eine Diode D3 ist an anodenseitig mit dem Kollektor und kathodenseitig mit der Basis des Transistor Q1 verbunden. Eine Diode D4 ist anodenseitig mit der Basis und kathodenseitig mit dem Kollektor des Transistor Q2 verbunden.
  • Die Basis des Transistor Q1 ist über einen Widerstand R11 mit der internen Versorgungsleitung WI verbunden. Der Eingangsanschluss IN1 ist über einen Widerstand R3 mit der internen Versorgungsleitung WI verbunden.
  • Der Eingangsanschluss IN1 ist über einen ersten Signalpfad SP1 mit der Basis des ersten Transistors Q1 und über einen zweiten Signalpfad SP2 mit der Basis des zweiten Transistors Q2 verbunden. Die Signalpfade sind in der Figur durch gestrichelte Linien dargestellt. Die Pfeilspitzen geben die Signalflussrichtungen an, die jeweils von dem Eingangsanschluss IN1 zu dem ersten bzw. zweiten Transistor Q1, Q2 verlaufen.
  • Die beiden Signalpfade enthalten einen gemeinsamen Teilpfad, der durch einen Widerstand R2 gebildet ist, der zwischen den Eingangsanschluss IN1 und einen Verzweigungsknoten Ny geschaltet ist. Der dritte Eingangsanschluss IN3 ist mit dem Verzweigungsknoten Ny verbunden.
  • Der erste Signalpfad SP1 enthält in Signalflussrichtung hinter dem Verzweigungsknoten Ny einen Pegelwandler, der dazu ausgebildet ist, das Spannungssignal Vin in einen zum Schalten des ersten Transistors Q1 geeigneten Pegelbereich zu verschieben, also in einen Pegelbereich in der Nähe der Versorgungsspannung Vcc.
  • Der Pegelwandler enthält einen NPN-Bipolartransistor Q6, der in Basisschaltung angeordnet ist. Der Emitter des Transistors Q6 ist über einen Emitterwiderstand R6 mit dem Verzweigungsknoten Ny verbunden, der Kollektor mit der Basis des Transistors Q1. Die Basis des Transistors Q6 ist über einen Widerstand R21 mit dem Eingangsanschluss IN2 verbunden und über einen Widerstand R22 mit Masse.
  • Der zweite Signalpfad SP1 enthält ferner eine Parallelschaltung aus einem Widerstand R9 und einem Kondensator C2, die zwischen den Verzweigungsknoten Ny und die Basis des Transistors Q2 geschaltet ist.
  • Die Schaltungsanordnung 1 enthält ferner einen Kondensator C3, dessen eines Ende an einen Knoten N1 des ersten Signalpfads SP1 angeschlossen ist, der in Signalflussrichtung hinter dem Pegelwandler liegt, und dessen anderes Ende an einen Knoten N2 des zweiten Signalpfads SP2 angeschlossen ist. Im vorliegenden Beispiel ist der Knoten N1 der Knoten, an den der Kollektor des Transistors Q6 und die Basis des Transistors Q1 angeschlossen sind, und der Knoten N1 ist der Verzweigungsknoten Ny.
  • Im Betrieb wird zwischen den Versorgungsanschluss VCC und den Masseanschluss eine Versorgungsspannung Vcc angelegt.
  • Das aus dem Widerstand R5 und dem Kondensator C5 gebildete RC-Glied dient als Tiefpassfilter und filtert eventuell auf der Versorgungsspannung Vcc enthaltene Rauschstörungen aus, um eine möglichst störungsfreie Spannung auf der internen Versorgungsleitung bereitzustellen. Der Widerstandswert des Widerstands ist dabei so niederohmig gewählt, dass die Spannung auf der internen Versorgungsleitung im Wesentlichen der Versorgungsspannung Vcc entspricht.
  • An den Eingangsanschluss IN1 wird ein Spannungssignal Vin angelegt, das beispielsweise von einem Mikrocontroller geliefert wird und zum Umschalten des MOSFET M1 zwischen einem eingeschalteten Zustand (EIN-Zustand) und einem ausgeschalteten Zustand (AUS-Zustand) dient.
  • An den Eingangsanschluss IN2 wird eine externe Spannung Ve angelegt, beispielsweise mit der für Mikrocontroller üblichen Versorgungspannung von 3, 3V.
  • Bei High-Pegel des Spannungssignal Vin, beispielsweise einer für Ausgänge von Mikrocontrollern üblichen Spannung von 3,3 V, fließt ein Basisstrom durch den Ausgangstransistor Q2, so dass dieser leitend wird. Gleichzeitig wird der Spannungspegel durch den Pegelwandler so weit nach oben verschoben, dass der Ausgangstransistor Q1 sperrt. Dadurch wird das Gate des Feldeffekttransistors M1 auf Masse gezogen, und der Feldeffekttransistors M1 sperrt.
  • Bei Low-Pegel des Spannungssignal Vin, beispielsweise einer Spannung von 0 V, fließt durch den Ausgangstransistor Q2 kein Basisstrom, so dass er sperrt. Der durch den Pegelwandler nach oben verschobene Spannungspegel liegt nun so weit unter der Versorgungsspannung Vcc, dass er einen Basisstrom durch den Ausgangstransistor Q1 bewirkt. Dadurch wird dieser leitend und zieht das Gate des Feldeffekttransistors M1 auf eine positive Spannung, wodurch dieser leitend wird.
  • Die Schaltungsanordnung 1 arbeitet also als invertierender Treiber, der bei Low-Pegel des Eingangssignals eine hohe Spannung ausgegeben wird und bei High-Pegel des Eingangssignals eine niedrige.
  • Durch die oben beschriebene Verschaltung der Ausgangstransistoren Q1, Q2 wird bewirkt, dass eine Spannung zwischen dem Ausgangsanschluss OUT1 und dem Versorgungsanschluss VCC bzw. zwischen dem Ausgangsanschluss OUT2 und dem Masseanschluss GND, wenn der jeweilige Ausgangstransistor Q1 bzw. Q2 eingeschaltet ist, sehr viel kleiner ist als die beim Stand der Technik anfallende Basis-Emitter-Spannung von 0,6V, beispielsweise etwa 0,05 V. Dadurch kann der Spannungshub der Ausgangsspannung erhöht sein, wodurch die Rail-to-Rail-Fähigkeit verbessert wird.
  • Das Vorsehen von zwei getrennten Ausgangsanschlüssen ermöglicht es, den einen als Stromquelle und den anderen als Stromsenke individuell zu konfigurieren. So kann beispielsweise ein Widerstandswert des hochseitigen Ausgangswiderstands R10 größer gewählt sein als ein Widerstandswert des niederseitigen Ausgangswiderstands R4, vorzugsweise um mindestens den Faktor 2 größer, weiter vorzugsweise um mindestens den Faktor 4 größer. Durch die getrennte Dimensionierung können auch die Anstiegszeit und die Abfallzeit der Gatespannung des Feldeffekttransistors M1 aneinander angeglichen werden, wodurch der Umschaltvorgang symmetrischer erfolgen kann als im Stand der Technik.
  • Zum Erzielen eines AUS-Zustands des MOSFET M1 muss der niederseitige Ausgangstransistors Q2 eingeschaltet sein, beispielsweise durch ein Spannungssignal Vin mit High-Pegel oder, wenn der Eingang IN1 nicht beschaltet ist, intern über den Widerstand R3. Anders als bei dem oben beschriebenen Stand der Technik fließt in diesem Zustand jedoch kein Kollektorstrom über den in dem Pegelwandler enthaltenen Transistor Q6, weil dieser bei einem Spannungssignal Vin mit High-Pegel sperrt. Gegenüber dem Stand der Technik hat die Schaltungsanordnung 1 dementsprechend einen deutlich verringerten Ruhestrom.
  • Der Kondensator C3 bildet einen niederohmigen Wechselstrompfad, der Wechselanteile des Spannungssignals Vin passieren lässt. Bei einem Spannungssprung des Spannungssignals Vin wird dieser Sprung über den Kondensator C3 wesentlich schneller an die Basis des Ausgangstransistors Q1 übertragen, als dies bei Weglassen des Kondensators C3 über den mit einer gewissen Zeitverzögerung reagierenden Pegelwandler erfolgen würde. Dadurch wird das Ein- und Ausschalten des hochseitigen Ausgangstransistors Q1 beschleunigt. Zu einem Gleichstromfluss zwischen VCC und GND trägt dieser Wechselstrompfad jedoch nicht bei.
  • Insbesondere ist der Kondensator C3 so dimensioniert, dass beim Pegelwechsel der Spannung am Eingangsanschluss IN1 vom LOW-Pegel auf HIGH-Pegel ein Pulsstrom vom Eingangsanschluss IN1 aus über den Kondensator C3 direkt ohne Verzögerung auf die Basis des Transistors Q1 geleitet wird, um diesen ohne Verzögerung und sehr schnell ein- und auszuschalten derart, dass der Transistor Q1 bereits ausgeschaltet ist, wenn der Transistor Q2 vollständig eingeschaltet ist, und umgekehrt. Dadurch wird ein unerwünschter Querstrom zwischen dem erste Transistor Q1 und dem zweiten Transistor Q2 erfolgreich verhindert.
  • Durch die Parallelschaltung des Kondensators C3 mit dem in Basisschaltung betriebenen Transistor Q6 und seinem Emitterwiderstand R6 wird somit eine sehr schnelle Pegelwandlung und eine schnelle Übertragung von Pulssignalen verwirklicht.
  • Wäre der Kondensator C3 direkt ohne den Widerstand R2 mit dem Eingangsanschluss IN1 verbunden, so könnte ein sehr hoher Peakstrom durch den Eingangsanschluss IN1 fließen. Der Widerstand R2 dient dabei der geeigneten Strombegrenzung des Stroms durch den Eingangsanschluss IN1, mit dem Ziel die Steuereinheit (z.B. den Mikoicontroller) vor einem zu hohen Peakstrom zu schützen. Dabei ist der R2 in Serie zu dem Kondensator C3 geschaltet und hat einen geeigneten Widerstandwert, so dass der Peak-Strom durch den Eingangsanschluss IN1 im vorteilhaften Bereich 1mA...30mA liegt und besonders vorteilhaft im Bereich 3mA ... 10mA.
  • Gemäß der vorliegenden Ausführungsform wird die für den Transistor Q6 in Basisschaltung erforderliche konstante Spannung über einen Spannungsteiler aus der an dem Eingangsanschluss IN2 anliegenden externen Spannung Ve erzeugt. Gegenüber einer als Alternative ebenfalls möglichen internen Erzeugung aus der Versorgungsspannung Vcc bietet diese Lösung weitere Vorteile. So kann die externe Spannung Ve beispielsweise einen Spannungswert haben, der im Wesentlichen gleich einem High-Pegel des Spannungssignals Vin ist. Dadurch liegt die Basisspannung des Transistors immer zwischen dem High-Pegel des Spannungssignals Vin und Masse. So kann die Schaltungsanordnung 1 flexibel an unterschiedliche Spannungspegel der Quelle für das Spannungssignals Vin angepasst werden.
  • Alternativ könnte auch ohne Spannungsteiler eine geeignete externe Spannung angelegt werden. Die Verwendung des Spannungsteilers ermöglicht es jedoch, einen geeigneten Störabstand gegen Störspannungen auf der internen Versorgungsleitung WI bzw. auf dem Spannungssignal Vin zu erzielen und in geeigneter Weise einzustellen.
  • Als Beispiel wird als Spannungswert für die externe Spannung Ve in der vorliegenden Ausführungsform die Versorgungsspannung des Mikrocontrollers von 3,3 V gewählt. Diese entspricht im Wesentlichen auch dem High-Pegel eines von dem Mikrocontroller gelieferten Signals, während der Low-Pegel bei etwa 0 V liegt. Alternativ kann die externe Spannung Ve auch von einem permanent auf High-Pegel gehaltenen Ausgang des Mikrocontrollers geliefert werden.
  • Wird später zum Erzeugen des Spannungssignals Vin statt des Mikrocontrollers eine Logik mit einem High-Pegel von 5 V verwendet, kann die Schaltungsanordnung durch Anlegen von 5 V an den Eingangsanschluss IN2 einfach an den geänderten Signalpegel angepasst werden. Ferner werden durch den Spannungsteiler eventuell auf der externen Spannung Ve vorhandene Störspannungen (Rauschen, Schaltspitzen) reduziert.
  • Im Folgenden wird eine vorteilhafte Dimensionierung beschrieben. High-Pegel und einem Low-Pegel des Spannungssignals Vin sind dabei durch VINmax und VINmin bezeichnet. Abhängig von der Spannungswert der externen Spannung Ve wird ein Verhältnis zwischen den Widerstandswerten des Spannungsteilerwiderstands R21 und des Spannungsteilerwiderstands R22 beispielsweise derart gewählt, dass das an der Basis des dritten Transistors Q6 anliegende Basisspannung Vb in einem Bereich von
    VINmax - 1,5*(VINmax+VINmin)/2 bis VINmax oder von 0,9V bis VINmax liegt, vorzugsweise in einem Bereich von
    VINmax - 0,6* (VINmax + VINmin) / 2 bis VINmax - 0,3* (VINmax + VINmin) / 2,
  • Der Eingangsanschluss IN2 kann auch als Enable-Eingang verwendet werden. Beispielsweise kann die an den Eingangsanschluss IN2 angelegte externe Spannung Ve beim Einschaltvorgang (Power-Up) auf einen Pegel von 0V gesetzt werden und erst nach einer Zeitverzögerung auf den zum Erzeugen der gewünschten Basisspannung Vb erforderlichen Wert. Dadurch kann unabhängig von dem Spannungszustand an dem Eingangsanschluss VIN sichergestellt werden, dass der Feldeffekttransistor M1 während des gesamten Einschaltvorgangs sicher ausgeschaltet bleibt und erst nach Abklingen der Einschwingvorgänge eingeschaltet werden kann. Die externe Spannung Ve wirkt also hier als Enable-Signal zum Sperren (Disable) und Freigeben (Enable) des Betriebs der Schaltungsanordnung 1.
  • Ähnlich wie der Kondensator C3 bildet auch der Kondensator C2 einen niederohmigen Wechselstrompfad, der Wechselanteile des Spannungssignals Vin passieren lässt und an dem Widerstand R9 vorbeiführt. Bei einem Spannungssprung des Spannungssignals Vin wird dieser Sprung daher über den Kondensator C2 auch an die Basis des Ausgangstransistors Q2 schneller übertragen ohne den Kondensators C2. Dadurch wird auch das Ein- und Ausschalten des niederseitigen Ausgangstransistors Q2 beschleunigt.
  • Ein Verhältnis zwischen einem Kapazitätswert des Kondensators C3 und einem Kapazitätswert des Kondensators C2 wird vorzugsweise zwischen 0,25 und 4 gewählt, vorzugsweise zwischen 0,5 und 2, noch weiter vorzugsweise zwischen 0,75 und 1,5.
  • Der Kapazitätswert des Kondensators C2 und der Widerstandswert des Widerstands R9 werden so aufeinander abgestimmt, dass eine Zeitkonstante τ = R9 * C2 vorzugsweise in einem Bereich von 100 ns bis 3000 ns liegt, weiter vorzugsweise in einem Bereich von 200 ns bis 1500 ns.
  • An den dritten Eingangsanschluss IN3 kann ein Abschaltspannungssignal Vsd angelegt werden, das beispielsweise von einer Übertemperaturschutzschaltung geliefert wird. Bei einem High-Pegel des Abschaltspannungssignals Vsd leitet der Transistor Q2 und der Transistor Q1 sperrt, so dass das Gate des Feldeffekttransistors M1 auf Masse gezogen wird. Der Eingang IN3 wirkt also invertierend.
  • Das Abschaltspannungssignal Vsd überschreibt dabei das über den Eingang IN1 eingegebene Spannungssignal Vin und sorgt dafür, dass der Feldeffekttransistor M1 unabhängig von dem Pegel des Spannungssignals Vin permanent ausgeschaltet bleibt.
  • Die Dioden D1, D3 und D4 sind optional, tragen aber zur Verbesserung der Schaltungsanordnung 1 bei.
  • Die Diode D1, dient dazu, um eine Umpolung der Ausgangsspannung aufgrund des kapazitiven Stroms vom Drain des MOSFET bzw. aufgrund des Miller Effekts während des Spannungsabfalls zu verhindern. Sie bewirkt, dass der Kollektor des Ausgangstransistors Q2 auf einem positiven Potential gegenüber dem Massepotential bleibt, da der Transistor sonst durch den Durchbruch des Basis-Emitter-Übergangs beschädigt werden könnte.
  • Die Dioden D3 und D4 dienen dazu, eine Sättigung der jeweiligen Transistoren zu vermeiden.
  • Zahlreiche Abwandlungen der beschriebenen Ausführungsform sind möglich.
  • So kann die Schaltungsanordnung beispielsweise mit invertierten Polaritäten der Transistoren und der Spannungen verwirklicht sein.
  • Die Ausgangswiderstände R10 und R4 können zwischen den Kollektoren der entsprechenden Ausgangstransistoren Q1, Q2 und den entsprechenden Ausgangsanschlüssen OUT1, OUT2 angeordnet sein statt zwischen den Ausgangsanschlüssen OUT1, OUT2 und dem Gate des MOSFET M1. Jeder Ausgangswiderstand kann auch auf einen internen (zwischen Ausgangstransistor und Ausgangsanschluss liegenden) und einen externen (zwischen Ausgangsanschluss und MOSFET liegenden) Teilwiderstand aufgeteilt sein.
  • Anstelle der beiden Ausgangsanschlüsse OUT1, OUT2 kann ein gemeinsamer Ausgangsanschluss vorgesehen sein, mit dem die Kollektoren der beiden Transistoren Q1, Q2 direkt oder jeweils über einen Widerstand verbunden sind. Durch entsprechendes Dimensionieren der internen und externen Ausgangswiderstände können auch bei einem gemeinsamen Ausgangsanschluss die Funktionen als Stromquelle und als Stromsenke in ähnlicher Weise individuell konfiguriert werden, wie es oben für die getrennten Ausgangsanschlüsse und die externen Ausgangswiderstände beschrieben ist.
  • Der Emitter des Transistors Q6 kann direkt bzw. über seinen Emitterwiderstand R6 an dem Eingangsanschluss IN1 angeschlossen sein. In diesem Fall haben die beiden Signalpfade SP1, SP2 keinen gemeinsamen Teilpfad, und der Verzweigungsknoten Ny ist der Eingangsanschluss IN1.
  • Die Schaltungsanordnung kann einen weiteren PNP-Bipolartransistor enthalten, der mit dem NPN-Bipolartransistor Q2 in Form einer komplementären Darlington-Schaltung verbunden ist. Diese komplementären Darlington-Schaltung wirkt dann als NPN-Bipolartransistor mit erhöhter Stromverstärkung.
  • Der Pegelwandler kann statt durch einen Bipolartransistor in Basisschaltung auch durch eine andere bekannte Pegelschiebeschaltung verwirklicht sein.
  • Der Transistor Q2 kann statt als Bipolartransistor auch als N-Kanal-Feldeffekttransistor ausgebildet sein, beispielsweise als N-MOSFET. Bei dieser Ausführungsvariante können die Dioden D1 und D4 entfallen. D1 ist im N-MOSFET intrinsisch vorhanden. D4 als Anti-Sättigungs-Diode ist bei einem als im N-MOSFET ausgebildeten Transistor Q2 nicht notwendig.
  • BEZUGSZEICHENLISTE
  • 1, 100
    Schaltungsanordnung
    C
    Kondensator
    D
    Diode
    GND
    Masseanschluss
    IN
    Eingangsanschluss
    M
    MOSFET
    N
    Knoten
    Ny
    Verzweigungsknoten
    OUT
    Ausgangsanschluss
    Q
    Transistor
    Q1, Q2
    Ausgangstransistor
    R
    Widerstand
    R4, R10
    Externer Ausgangswiderstand
    R5
    Versorgungswiderstand
    R6
    Emitterwiderstand
    R7, R100
    Externe Last
    R21, R22
    Spannungsteilerwiderstand
    SP
    Signalpfad
    Vb
    Basisspannung
    VCC
    Versorgungsanschluss
    Vcc
    Versorgungsspannung
    Ve
    Externe Spannung bzw. Enable-Signal
    Vdc
    Gleichspannung
    Vin
    Spannungssignal
    Vout
    Ausgangsspannung
    Vsd
    Abschaltspannungssignal
    WI
    interne Versorgungsleitung

Claims (14)

  1. Schaltungsanordnung (1) zum Ansteuern einer Last, insbesondere eines Gates eines Leistungstransistors (M1), umfassend: einen Masseanschluss (GND) und einen Versorgungsanschluss (VCC) zum Anlegen einer Versorgungsspannung (Vcc), einen ersten Eingangsanschluss (IN1) zum Eingeben eines Spannungssignals (Vin), um zwischen Zuständen der Last (M1) zu schalten, einen ersten und einen zweiten Ausgangsanschluss (OUT1, OUT2) oder einen gemeinsamen Ausgangsanschluss zum Ausgeben einer ersten und zweiten Ausgangsspannung (Vout1, Vout2) oder einer gemeinsamen Ausgangsspannung zum Ansteuern der Last (M1), einen ersten Transistor (Q1), und einen zweiten Transistor (Q2), wobei der erste Transistor (Q1) als PNP-Bipolartransistor und der zweite Transistor (Q2) als NPN-Bipolartransistor oder als N-Kanal-Feldeffekttransistor gebildet ist oder wobei der erste Transistor (Q1) als NPN-Bipolartransistor und der zweite Transistor (Q2) als PNP-Bipolartransistor oder als P-Kanal-Feldeffekttransistor gebildet ist, einen ersten Signalpfad (SP1), der direkt oder über einen ersten Widerstand (R2) zwischen den ersten Eingangsanschluss (IN1) und die Basis des ersten Transistors (Q1) geschaltet ist, und einen zweiten Signalpfad (SP2), der direkt oder über den ersten Widerstand (R2) zwischen den ersten Eingangsanschluss (IN1) und die Basis oder das Gate des zweiten Transistors (Q2) geschaltet ist, wobei der Emitter des ersten Transistors (Q1) direkt oder über einen Versorgungswiderstand (R5) mit dem Versorgungsanschluss (VCC) verbunden ist, der Kollektor des ersten Transistors (Q1) direkt oder über einen ersten internen Ausgangswiderstand mit dem ersten Ausgangsanschluss (OUT1) oder mit dem gemeinsamen Ausgangsanschluss verbunden ist, der Emitter oder die Source des zweiten Transistors (Q2) direkt oder über einen Emitterwiderstand mit dem Masseanschluss (GND) verbunden ist, der Kollektor oder der Drain des zweiten Transistors (Q2) direkt oder über einen zweiten internen Ausgangswiderstand mit dem zweiten Ausgangsanschluss (OUT2) oder mit dem gemeinsamen Ausgangsanschluss verbunden ist, der erste Signalpfad (SP1) einen Pegelwandler (R6, Q6) enthält, der dazu ausgebildet ist, das Spannungssignal (Vin) in einen zum Schalten des ersten Transistors (Q1) geeigneten Pegelbereich zu verschieben, und der erste Signalpfad (SP1) ferner einen ersten Kondensator (C3) enthält, dessen eines Ende direkt oder über den ersten Widerstand (R2) an den ersten Eingangsanschluss (IN1) angeschlossen ist und dessen anderes Ende direkt oder über einen zweiten Widerstand an die Basis des ersten Transistors (Q1) angeschlossen ist.
  2. Schaltungsanordnung (1) gemäß Anspruch 1, die so dimensioniert ist, dass bei einem Pegelwechsel des Spannungssignals (Vin) am ersten Eingangsanschluss (IN1) über den ersten Kondensator (C3) ein Pulsstrom vom ersten Eingangsanschluss (IN1) so schnell auf die Basis des ersten Transistors (Q1) geleitet wird, dass der erste Transistor (Q1) bereits ausgeschaltet ist, wenn der zweite Transistor (Q2) vollständig eingeschaltet ist, und umgekehrt.
  3. Schaltungsanordnung (1) gemäß Anspruch 1 oder 2, wobei der zweite Signalpfad (SP2) eine Parallelschaltung aus einem zweiten Kondensator (C2) und einem dritten Widerstand (R9) enthält, die in Serie zu der Basis oder dem Gate des zweiten Transistors (Q2) geschaltet ist.
  4. Schaltungsanordnung (1) gemäß Anspruch 3, wobei ein Verhältnis zwischen einem Kapazitätswert des ersten Kondensators (C3) und einem Kapazitätswert des zweiten Kondensators (C2) in einem Bereich von 0,25 bis 4 liegt, vorzugsweise in einem Bereich von 0,5 bis 2, weiter vorzugsweise in einem Bereich von 0,75 bis 1,5.
  5. Schaltungsanordnung (1) gemäß Anspruch 3 oder 4, wobei eine Zeitkonstante, die sich als Produkt aus einem Widerstandswert des dritten Widerstands (R9) und einem Kapazitätswert des zweiten Kondensators (C2) ergibt, in einem Bereich von 100 ns bis 3000 ns liegt, vorzugsweise in einem Bereich von 200 ns bis 1500 ns.
  6. Schaltungsanordnung (1) gemäß einem der Ansprüche 1 bis 5, wobei der Pegelwandler einen dritten Transistor (Q6) enthält, der als Bipolartransistor der gleichen Polarität wie der zweite Transistor (Q2) gebildet ist und in Basisschaltung geschaltet ist, wobei der Pegelwandler vorzugsweise ferner einen ersten Widerstand (R6) enthält, der in Serie zu dem Emitter des dritten Transistors (Q6) geschaltet ist.
  7. Schaltungsanordnung (1) gemäß Anspruch 6, ferner enthaltend einen zweiten Eingangsanschluss (IN2) zum Eingeben einer externen Spannung oder eines Enable-Signals (Ve), wobei der zweite Eingangsanschluss (IN2) direkt oder über einen Spannungsteiler (R21, R22) mit der Basis des dritten Transistors (Q6) verbunden ist und wobei der zweite Eingangsanschluss (IN2) vorzugsweise zur Verwendung als Enable-Eingang zum Sperren oder Freigeben des Betriebs des ersten Transistors (Q1) ausgebildet ist.
  8. Schaltungsanordnung (1) gemäß Anspruch 7, wobei der zweite Eingangsanschluss (IN2) über einen ersten Spannungsteilerwiderstand (R21) mit der Basis des dritten Transistors (Q6) verbunden ist und die Basis des dritten Transistors (Q6) über einen zweiten Spannungsteilerwiderstand (R22) mit dem Masseanschluss verbunden ist, wobei vorzugsweise ein Verhältnis zwischen den Widerstandswerten des ersten Spannungsteilerwiderstands (R21) und des zweiten Spannungsteilerwiderstands (R22) derart gewählt ist, dass eine an der Basis des dritten Transistors (Q6) anliegende Basisspannung (Vb) in einem Bereich von VINmax - 1,5*(VINmax+VINmin)/2 bis VINmax oder von 0,9V bis VINmax liegt, in weiter bevorzugter Weise in einem Bereich von VINmax - 0,6 * (VINmax + VINmin) / 2 bis VINmax - 0,3 * (VINmax + VINmin) / 2, wobei VINmax einem High-Pegel und VINmin einem Low-Pegel des Spannungssignals (Vin) entspricht.
  9. Schaltungsanordnung (1) gemäß einem der Ansprüche 1 bis 8, wobei der erste und der zweite Signalpfad (SP1, SP2) so ausgebildet sind, dass bei Eingabe eines Spannungssignals (Vin) mit Low-Pegel an dem ersten Eingangsanschluss (IN1) eine Ausgangsspannung (Vout1) an dem ersten Ausgangsanschluss (OUT1) oder dem gemeinsamen Ausgangsanschluss im Wesentlichen gleich der Versorgungsspannung (VCC) ist, während bei Eingabe eines Spannungssignals (Vin) mit High-Pegel an dem ersten Eingangsanschluss (IN1) eine Ausgangsspannung (Vout2) an dem ersten Ausgangsanschluss (OUT2) oder dem gemeinsamen Ausgangsanschluss im Wesentlichen gleich dem Massepotential ist.
  10. Schaltungsanordnung (1) gemäß einem der Ansprüche 1 bis 9, ferner enthaltend einen dritten Eingangsanschluss (IN3) zum Eingeben eines Abschaltspannungssignals (Vsd), wobei der erste Signalpfad (SP1) und der zweite Signalpfad (SP2) über den ersten Widerstand (R2) mit dem ersten Eingangsanschluss (IN1) verbunden sind und der dritte Eingangsanschluss (IN3) mit einem Knoten (Ny) verbunden ist, der dem ersten und dem zweiten Signalpfad (SP1, SP2) gemeinsam ist, aber nicht der erste Eingangsanschluss (IN1) ist.
  11. Schaltungsanordnung (1) gemäß einem der Ansprüche 1 bis 10, wobei der erste Transistor (Q1) als PNP-Bipolartransistor und der zweite Transistor (Q2) als NPN-Bipolartransistor gebildet ist und die Schaltungsanordnung (1) ferner enthält: eine erste Diode (D1), die anodenseitig mit dem Emitter und kathodenseitig mit dem Kollektor des zweiten Transistors (Q2) verbunden ist, und/oder eine zweite Diode (D3), die anodenseitig mit dem Kollektor und kathodenseitig mit der Basis des ersten Transistors (Q1) verbunden ist, und/oder eine dritte Diode (D4), die anodenseitig mit der Basis und kathodenseitig mit dem Kollektor des zweiten Transistors (Q2) verbunden ist.
  12. Schaltungsanordnung (1) gemäß einem der Ansprüche 1 bis 11, wobei der zweite Transistor (Q2) durch eine komplementäre Darlington-Schaltung aus einem vierten Transistor der Polarität des zweiten Transistors (Q2) und einem fünften Transistor der Polarität des ersten Transistors (Q1) gebildet ist.
  13. Schaltungsanordnung (1) gemäß einem der Ansprüche 1 bis 12, ferner umfassend einen Leistungstransistor (M1) mit einem Gate, wobei das Gate des Leistungstransistors (M1) direkt oder über einen ersten externen Ausgangswiderstand (R10) mit dem ersten Ausgangsanschluss (OUT1) und direkt oder über einen zweiten externen Widerstand (R4) mit dem zweiten Ausgangsanschluss (OUT2) verbunden ist, oder wobei das Gate des Leistungstransistors (M1) direkt oder über einen externen Ausgangswiderstand mit dem gemeinsamen Ausgangsanschluss verbunden ist.
  14. Schaltungsanordnung (1) gemäß Anspruch 13, wobei eine erste Gesamtsumme der Widerstände zwischen dem Kollektor des ersten Transistors (Q1) und dem Gate des Leistungstransistors (M1) größer ist als eine zweite Gesamtsumme der Widerstände zwischen dem Kollektor oder dem Drain des zweiten Transistors (Q2) und dem Gate des Leistungstransistors (M1), vorzugsweise um mindestens den Faktor 2 größer, weiter vorzugsweise um mindestens den Faktor 4 größer.
DE102022211425.6A 2022-10-27 2022-10-27 Schaltungsanordnung zum Ansteuern einer Last Pending DE102022211425A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102022211425.6A DE102022211425A1 (de) 2022-10-27 2022-10-27 Schaltungsanordnung zum Ansteuern einer Last
PCT/EP2023/080111 WO2024089263A1 (de) 2022-10-27 2023-10-27 Schaltungsanordnung zum ansteuern einer last

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102022211425.6A DE102022211425A1 (de) 2022-10-27 2022-10-27 Schaltungsanordnung zum Ansteuern einer Last

Publications (1)

Publication Number Publication Date
DE102022211425A1 true DE102022211425A1 (de) 2024-05-02

Family

ID=88647474

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102022211425.6A Pending DE102022211425A1 (de) 2022-10-27 2022-10-27 Schaltungsanordnung zum Ansteuern einer Last

Country Status (2)

Country Link
DE (1) DE102022211425A1 (de)
WO (1) WO2024089263A1 (de)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69126826T2 (de) 1990-06-12 1998-01-02 Schneider Electric Sa Statischer Schalter
DE102014213163A1 (de) 2013-07-08 2015-01-08 Infineon Technologies Ag Schaltung mit einem Beschleunigungselement
US20210258006A1 (en) 2018-10-30 2021-08-19 Lg Chem, Ltd. Driver circuit for controlling p-channel mosfet, and control device comprising same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004328413A (ja) * 2003-04-25 2004-11-18 Victor Co Of Japan Ltd ハーフブリッジ形出力回路
JP4144541B2 (ja) * 2004-03-19 2008-09-03 日産自動車株式会社 電圧駆動型半導体素子用駆動回路
DE102005055832A1 (de) * 2005-11-23 2007-05-24 Patent-Treuhand-Gesellschaft für elektrische Glühlampen mbH Schaltungsanordnung und Verfahren zum Ansteuern eines elektronischen Bauelements mit einem Ausgangssignal eines Mikroprozessors
EP3148077B1 (de) * 2015-09-25 2019-07-17 Delta Electronics (Thailand) Public Co., Ltd. Treiber für einen p-kanal-mosfet
DE102018132496A1 (de) * 2018-12-17 2020-06-18 Valeo Siemens Eautomotive Germany Gmbh Schaltungsanordnung zum Übertragen eines Steuersignals, Stromrichter und Fahrzeug

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69126826T2 (de) 1990-06-12 1998-01-02 Schneider Electric Sa Statischer Schalter
DE102014213163A1 (de) 2013-07-08 2015-01-08 Infineon Technologies Ag Schaltung mit einem Beschleunigungselement
US20210258006A1 (en) 2018-10-30 2021-08-19 Lg Chem, Ltd. Driver circuit for controlling p-channel mosfet, and control device comprising same

Also Published As

Publication number Publication date
WO2024089263A1 (de) 2024-05-02

Similar Documents

Publication Publication Date Title
DE102010039141B4 (de) Halbleiterschaltung
DE3126525C2 (de) "Spannungsgesteuerter Halbleiterschalter und damit versehene Spannungswandlerschaltung"
DE3904901C2 (de)
DE102012200981B4 (de) Torschaltung
DE19525237A1 (de) Pegelschieberschaltung
EP1783910B1 (de) Schaltungsanordnung und ein Verfahren zur galvanisch getrennten Ansteuerung eines Halbleiterschalters
DE102014108576B4 (de) Treiberschaltung mit Miller-Clamping-Funktionalität für Leistungshalbleiterschalter, Leistungshalbleiterschalter und Wechselrichterbrücke
EP1952536B1 (de) Schaltungsanordnung und verfahren zum ansteuern eines elektronischen bauelements mit einem ausgangssignal eines mikroprozessors
WO1993022835A1 (de) Schaltungsanordnung zum ansteuern eines mos-feldeffekttransistors
DE102006021847B4 (de) Schaltungsanordnung zum Schutz vor elektrostatischen Entladungen
DE69310162T2 (de) Pegelumsetzungsschaltung
DE102005030565B3 (de) Leistungsausgangsstufe
DE60209621T2 (de) Stromschaltkreis
EP2110950B1 (de) Schaltung und Verfahren zur Signalspannungsübertragung innerhalb eines Treibers eines Leistungshalbleiterschalters
DE102022211425A1 (de) Schaltungsanordnung zum Ansteuern einer Last
DE102008016632A1 (de) Schaltsteuerung in DC-DC-Wandlern
EP1843471A2 (de) Schaltungsanordnung zur Glitch-freien oder Glitch-reduzierten Signalübertragung zwischen Spannungsbereichen
CH499928A (de) Schaltungsanordnung zur elektronischen Steuerung des Speisestromes eines elektrischen Verbrauchers mit vorwiegend induktivem Widerstand
EP2346168A2 (de) Pegelwandlerschaltung
EP0676846B1 (de) Schalter mit einem als Bipolartransistor ausgebildeten ersten Schaltelement
DE19713832C1 (de) Eingangsverstärker für Eingangssignale mit steilen Flanken
EP1878112B1 (de) Schaltungsanordnung sowie verfahren zur erzeugung eines rechtecksignals
DE10031837C1 (de) CMOS-Bustreiberschaltung
DE4410211B4 (de) Schaltungsanordnung zur schaltbaren Ansteuerung einer Last
DE19913140C2 (de) Elektrische integrierte Schaltung

Legal Events

Date Code Title Description
R163 Identified publications notified
R081 Change of applicant/patentee

Owner name: INVENTRONICS GMBH, DE

Free format text: FORMER OWNERS: OSRAM GMBH, 80807 MUENCHEN, DE; OSRAM S.P.A. - SOCIETA RIUNITE OSRAM EDISON CLERICI, MILANO, IT

R082 Change of representative

Representative=s name: PRUEFER & PARTNER MBB PATENTANWAELTE RECHTSANW, DE

R081 Change of applicant/patentee

Owner name: INVENTRONICS GMBH, DE

Free format text: FORMER OWNER: OPTOTRONIC GMBH, 85748 GARCHING, DE

R082 Change of representative

Representative=s name: PRUEFER & PARTNER MBB PATENTANWAELTE RECHTSANW, DE