KR100545262B1 - 지능형 전력증폭기의 바이어스 회로 - Google Patents

지능형 전력증폭기의 바이어스 회로 Download PDF

Info

Publication number
KR100545262B1
KR100545262B1 KR1020030053328A KR20030053328A KR100545262B1 KR 100545262 B1 KR100545262 B1 KR 100545262B1 KR 1020030053328 A KR1020030053328 A KR 1020030053328A KR 20030053328 A KR20030053328 A KR 20030053328A KR 100545262 B1 KR100545262 B1 KR 100545262B1
Authority
KR
South Korea
Prior art keywords
transistor
bias circuit
power
voltage source
mode
Prior art date
Application number
KR1020030053328A
Other languages
English (en)
Other versions
KR20050017617A (ko
Inventor
김태진
이승욱
김병수
김용우
김영웅
신진호
Original Assignee
(주)에프씨아이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)에프씨아이 filed Critical (주)에프씨아이
Priority to KR1020030053328A priority Critical patent/KR100545262B1/ko
Priority to US10/899,470 priority patent/US7129786B2/en
Publication of KR20050017617A publication Critical patent/KR20050017617A/ko
Application granted granted Critical
Publication of KR100545262B1 publication Critical patent/KR100545262B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H03F1/0244—Stepped control
    • H03F1/025—Stepped control by using a signal derived from the input signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/302—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in bipolar transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification

Abstract

본 발명의 지능형 스위칭 모드 전력증폭기를 위한 바이어스 회로는 고전력 모드 바이어스 회로와 저전력 모드 바이어스 회로를 분리하고, 스위칭 회로를 이용하여 입력되는 신호에 따라 선택적으로 어느 하나의 바이어스 회로만 동작시킨다. 이에 따라, 고전력 모드와 저전력 모드의 바이어스 회로가 분리되어 각각의 전력특성에 맞게 최적화가 가능하기 때문에, 전력별 이득차를 최소화할 수 있으며, 낮은 초기전류 및 중전력대에서도 낮은 전류량으로 저전력 모드를 제어할 수 있기 때문에 전력증폭기의 저전력 효율을 극대화시킬 수 있다.
전력증폭기, 지능형 전력증폭기, 바이어스 회로, 에미터 팔로어, 음귀환회로

Description

지능형 전력증폭기의 바이어스 회로{BIAS CIRCUIT FOR SMART POWER AMPLIFIER}
도 1은 통상적인 전력증폭기의 바이어스 회로도이다.
도 2는 전력증폭기에 대한 통상적인 이중 모드 바이어스 회로도이다.
도 3은 본 발명의 일 실시예에 따른 전력증폭기 모듈을 개략적으로 도시하는 블록도이다.
도 4는 도 3의 전력증폭기를 구성하는 이중 모드 바이어스에 대한 상세 회로도이다.
* 도면의 주요 부분에 대한 부호의 설명
300 : 전력증폭기 303 : 입력정합수단
305 : 구동부 307 : 인터스테이지 정합수단
309 : 전력증폭단 311 : 출력정합수단
313 : 구동부 바이어스 회로 315 : 이중 모드 바이어스 회로
317 : 저전력 바이어스 회로 319 : 고전력 바이어스 회로
321 : 스위치 회로
본 발명은 바이어스 회로에 관한 것으로서 더욱 상세하게는 지능형 스위칭 모드 전력증폭기를 위한 바이어스 회로에 관한 것이다.
최근에 들어 무선 통신시장의 폭발적인 발전은 수많은 사람들이 휴대용 단말기를 통해서 시간과 장소에 제한을 받지 않고 원하는 정보를 주거나 받을 수 있는 세상을 열어 놓았다. 하지만, 많은 사용자들이 무선통신을 이용하면서 기존의 무선통신서비스의 여러 가지 제약들을 인식하게 되었고, 이러한 제약들의 개선에 대한 요구가 크게 증대하였다. 그 대표적인 문제점으로는 휴대용 단말기의 짧은 최대 통화시간과 불량한 통화품질이다. 휴대용 단말기의 최대 통화시간은 휴대용 단말기의 배터리 용량과 크게 관련이 있는데, 현재는 비교적 작고 가벼우면서도 예전의 배터리 제품들보다 장시간 사용 가능한 배터리 제품들이 많이 출시되었으나 아직까지도 사용자들의 요구를 충족시킬 정도의 수준에 미치지 못하고 있는 실정이다. 이는 현재의 통신용 단말기의 전력증폭기 모듈이 낮은 효율 특성을 나타내고 있기 때문이다. 휴대용 단말기를 구성하는 전체 시스템의 소비전력중에서 전력증폭기 모듈이 상당한 부분(약 50 ~ 70 % 정도)을 차지하므로 전력증폭기 모듈의 낮은 효율은 전체 시스템의 효율을 크게 저하시키고, 또한 최대 통화시간을 단축시키는 주요 원인으로 작용한다.
무선단말기용으로 사용되는 일반적인 전력증폭기는, 낮은 전력에서는 적은 사용전류를 사용하다가 입력전력이 증가되면 사용전류량이 증가하는 전형적인 CLASS AB 증폭기로 구성된다. 이것은 최소한의 전력사용을 통해 무선단말기의 사용 시간을 늘리기 위해 필수적인 방법이며, 선형성이 중요한 성능지표가 되는 코드분할다중접속 방식에서 가장 널리 사용되는 방식이다.
도 1은 이 같은 전력증폭기에 대한 통상적인 바이어스 회로도(100)이다. 전력증폭기의 통상적인 바이어스 회로(100)는 음귀환회로(Negative Feedback Circuit)를 사용한 에미터 팔로어(Emitter Follower) 회로이다. 도 1을 참조하여, 통상적인 바이어스 회로(100)는 에미터 팔로어단 트랜지스터 Q2(103)의 에미터(emitter)에 귀환저항 R1(107)에 의해 연결된 귀환용 트랜지스터 Q3(105)을 포함한다. 귀환용 트랜지스터 Q3(105)의 콜렉터(collector)는 기준저항 R2(109)를 통해서 기준전압원(Vref)에 연결되고 기준저항 R2(109) 및 귀환용 트랜지스터 Q3(105) 사이의 노드 N1(113)에 에미터 팔로어단 트랜지스터 Q2(103)의 베이스(base)가 연결된다. 에미터 팔로어단 트랜지스터 Q2(103)의 콜렉터는 동작전압(Vcc)에 연결되고 귀환용 트랜지스터 Q3(105)의 에미터는 접지 된다. 에미터 팔로어단 트랜지스터 Q2(103) 및 귀환저항 R1(107) 사이의 노드 N2(111)에는 전력증폭단 트랜지스터 Q1(101)의 베이스가 연결된다.
이와 같은 통상적인 바이어스 회로(100)에서 기준저항 R2(109)를 이용하여 전력증폭단 트랜지스터 Q1(101)의 전류공급수준을 용이하게 조절할 수 있고, 귀환저항 R1(107)을 이용하여 귀환전류량을 조절할 수 있다. 귀환저항 R1(107)에 의해서 귀환되는 전류는 귀환용 트랜지스터 Q3(105)을 통해 증폭이 이루어지고 결국 에미터 팔로어단 트랜지스터 Q2(103)의 베이스로 들어가는 전류를 줄이는 효과를 가져온다. 이에 따라, CLASS AB 전력증폭기에서 입력전력에 따른 전류증가량을 조절 할 수 있는데, 이러한 전류증가량을 적절히 조절하면 최적의 선형성과 효율을 결정할 수 있다.
잘 알려진 바와 같이, 기존의 전력증폭기의 효율은 최대출력(약 28dBm)을 기준으로 하고 있다. 하지만 실제 단말기는 최대출력에서의 사용빈도 보다는 저출력(약 -5 ~ 0 dBm 정도)에서의 사용이 훨씬 많은 것으로 조사되고 있다. 그러므로 배터리 사용시간을 늘리기 위해서는 저출력에서의 효율개선이 무엇보다도 중요하다. 이러한 이유 때문에 전력증폭기 모듈의 효율을 높이기 위한 많은 연구들이 진행되어 오고 있다.
전력증폭기 모듈의 효율을 높이기 위한 통상적인 방법은 저전력 모드(Low power mode)와 고전력 모드(High power mode)로 구분하여 동작시키는 지능형 전력증폭기 (Smart Power Amplifier)를 사용한다. 이러한 저전력 모드와 고전력 모드 사이의 모드 변환 방식의 바이어스 회로의 동작은 대부분 바이어스 회로의 전류량을 조절하는 회로를 삽입하여 구현하게 되는데, 기준전류(reference current)가 삽입되는 경로에 일정량의 전류를 빼어오는 스위치 회로를 추가함으로써 구현된다.
도 2는 이 같은 종래의 모드 변환 바이어스 회로도(200)이다. 즉, 종래의 바이어스 회로(200)는 도 1의 바이어스 회로(100)에서 노드 1(113)에 연결된 스위칭 트랜지스터 Q4(201)를 포함한다. 스위칭 트랜지스터 Q4(201)의 콜렉터는 노드 1(113)에 연결되고, 에미터는 접지 되며, 베이스는 저항 R4(205)를 통해서 모드선택전압원(Vmode)에 연결된다.
이 같은 종래의 모드 변환 바이어스 회로(200)에 따르면, 고전력 모드일 때 는 모드선택전압원(Vmode)에 낮은 전압(예컨대 논리 로우 신호)을 인가하여 스위칭 트랜지스터 Q4(201)가 동작되지 않게 하여 정상적인 바이어스 회로(100)(도 1의 바이어스 회로) 동작을 시킴으로써 최고전력점까지 일정한 수준의 이득과 선형성을 유지하도록 한다.
반면에 저전력 모드로 동작할 때는 모드선택전압원(Vmode)에 높은 전압(예컨대 논리 하이 신호)를 인가하여 스위칭 트랜지스터 Q4(201)를 동작시키고, 바이어스 회로(100)의 기준전압원(Verf)에 유입되는 기준전류의 일부를 소모시킴으로써, 바이어스 회로(100)로 유입되는 기준전류를 감소시킨다. 이는 결국 전력증폭 트랜지스터 Q1(101)의 동작점을 낮추게 되어 이득과 전류소모량이 줄어들어서 결과적으로 저전력동작시 효율을 향상 시킬 수 있다.
하지만, 이러한 종래의 모드 변환 방식의 바이어스 회로(200)는 도 1의 바이어스 회로(100)에 단지 스위칭 트랜지스터 Q4(201)를 추가한 것이며 여전히 하나의 바이어스 회로를 사용한다. 따라서, 종래의 모드 변환 바이어스 회로(200)에서 저전력 모드를 구동하면 전력증가에 따라 이득도 함께 증가하여 전력에 따라 이득이 변화하는 문제점이 발생한다.
또한 종래의 모드 변환 바이어스 회로(200)는 기준전류를 감소시키는 방법으로 모드 변환을 수행하기 때문에, 저전력 모드변환은 원래 전력증폭기가 사용해야할 적절한 초기 전류량을 강제로 감소시킨다. 따라서, 저전력 모드로 동작시에는 전력증폭 트랜지스터의 gm의 감소로 인해 이득이 작아지게 된다. 이렇게 전류감소로 작아졌던 이득이 입력전력의 증가와 함께 더 이상 저전력모드의 초기전류값에 의존하지 않는 전류량을 가지게 됨으로써 gm이 증가하고, 그에 따라 고전력 모드에 준하는 원래 이득으로 돌아가려 하기 때문에 이러한 전력별 이득차이가 발생하게 된다. 이러한 전력별 이득차 문제로 인해 저전력 모드의 초기전류를 줄이는데 한계가 발생하고, 저전력과 고전력의 경계점에서 저전력모드의 이점이 떨어진다는 문제가 있다.
또한, 전력별 이득평탄도가 악화되어 입력전력에 다라 이득차가 심해지면, 전력증폭기의 이득이 고정된 값으로 예측되지 않기 때문에 시스템 상에서 전력증폭기의 출력전력에 따른 각종 이득조절부가 정상적으로 동작하기가 힘들어지게 된다. 또한 이러한 이득평탄화 악화 문제로 인해, 저전력 모드를 설계할 때 보다 낮은 초기전류를 설정하기 힘들게 된다. 초기전류를 낮게 설계할수록 저전력 효율향상에 큰 도움이 되지만, 전력별 이득차가 증가되기 때문에 초기전류 감소에 한계가 발생하게 된다.
게다가, 이러한 기준전류만 감소시키는 종래의 모드 변환 방식 바이어스 회로를 사용할 경우, 전력이 늘어나면서 일정 수준의 입력전력에 도달하면 더 이상 저전력 모드로서 낮은 전류에서 구동되지 않고 고전력 모드처럼 높은 전류에서 구동되기 시작한다. 이것은 입력전력 증가에 따라 사용전류량이 증가되는 CLASS　AB 전력증폭기 특성상 불가피한 문제로서, 이러한 전류증가를 제어하기 위해서는 귀환전류량을 제어하는 것이 유리하다. 그러나 종래의 모드 변환 바이어스 회로는 단일 바이어스 회로를 사용하기 때문에, 저전력 모드일 때와 고전력 모드일 때 동일한 바이어스 회로로서 귀환전류의 양을 다르게 조정할 수 없다는 문제점이 존재한다.
본 발명이 이루고자 하는 기술적 과제는 효율이 향상된 지능형 스위칭 모드 전력증폭기에 대한 바이어스 회로를 제공하는 것이다.
본 발명의 일 실시예는 상기와 같은 문제점을 해결하기 위해 바이어스 회로를 저전력 모드, 고전력 모드로 각각 최적화 하여 구분하고 그것을 상황에 따라 내부 스위치로 선택하여 어느 하나의 바이어스 회로를 동작시키는 것을 일 특징으로 한다. 각 바이어스 회로는 각 전력대에서 최적의 증폭기 성능을 나타내도록 설계되어 있다.
구체적으로 본 발명의 일 실시예에 따른 전력증폭기를 위한 바이어스 회로는, 기준전압원 및 전력증폭기에 연결되고 상기 전력증폭기에 서로 다른 제1바이어스 회로 및 제2바이어스 회로, 그리고, 상기 각 바이어스 회로에 공급되는 상기 기준전압원의 크기를 선택적으로 강하시키는 스위칭 수단을 포함한다.
일 실시예에 있어서, 상기 제1바이어스 회로 및 제2바이어스 회로는 각각 두 개의 트랜지스터들을 포함한다. 이때, 각 바이어스 회로에서 제1트랜지스터의 베이스와 제2트랜지스터의 콜렉터는 제1노드를 통해 서로 연결되고, 상기 제1트랜지스터의 에미터와 제2트랜지스터의 베이스는 제2노드를 통해서 서로 연결되고, 상기 제1트랜지스터의 콜렉터는 동작전원에 연결되고 상기 제2트랜지스터의 에미터는 접지에 연결되고, 상기 제1노드는 기준전압원에 연결되고 상기 제2노드는 상기 전력증폭기에 연결된다.
상기 스위칭 수단은 바이어스 회로들 각각의 제1노드 및 상기 기준전압원 사이에 연결된 제1스위칭 트랜지스터 및 제2스위칭 트랜지스터 및 상기 모드선택전압원 및 상기 제2스위칭 트랜지스터에 연결된 모드 변환 트랜지스터를 포함한다. 상기 스위칭 트랜지스터들 각각의 콜렉터는 상기 각 바이어스 회로의 제1노드에 연결되고, 에미터는 접지에 연결되고, 상기 제1스위칭 트랜지스터의 베이스는 모드선택전압원에 연결되고, 상기 제2스위칭 트랜지스터의 베이스는 상기 모드 변환 트랜지스터의 콜렉터에 연결되고, 상기 모드 변환 트랜지스터의 에미터는 접지에 연결되고, 콜렉터는 상기 기준전압원에 연결된다.
일 실시예에 있어서, 상기 각 바이어스 회로의 제1노드 및 상기 기준전압원 사이에 기준저항을 더 포함하고, 상기 각 바이어스 회로의 제2노드 및 상기 제2트랜지스터의 베이스 사이에 귀환저항을 더 포함한다.
바람직하게, 상기 바이어스 회로들 각각의 기준저항은 서로 다른 저항 값을 가진다.
이와 같은 본 발명에 따르면, 하나의 바이어스 회로가 동작할 때 나머지 다른 바이어스 회로는 차단되어 동작하지 않음으로써, 고전력 모드와 저전력 모드의 바이어스 회로가 분리되어 각각의 전력특성에 맞게 최적화가 가능하며 이에 따라, 전력별 이득차를 최소화할 수 있으며, 낮은 초기전류 및 중전력대에서도 낮은 전류량으로 저전력 모드를 제어할 수 있기 때문에 전력증폭기의 저전력 효율을 극대화할 수 있다.
이하 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명하기로 한 다. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다.
도 3은 본 발명의 일 실시예에 따른 전력증폭기 모듈(300)을 개략적으로 도시하는 블록도이고, 도 4는 도 3의 전력증폭기 모듈(300)을 구성하는 이중 모드 바이어스 회로(315)에 대한 상세 회로도이다.
먼저 도 3을 참조하면, 본 발명에 따른 전력증폭기 모듈(300)은 고주파 신호 입력단(RFin)에 연결된 입력정합수단(303), 상기 입력정합수단(303)에 연결된 구동단(305), 상기 구동단(305)에 연결된 인터스테이지 정합수단(307), 상기 인터스테이지 정합수단(307)에 연결된 증폭단(309), 상기 증폭단(309)에 연결된 출력정합수단(311), 상기 출력정합수단(311)에 연결된 고주파신호 출력단(RFout), 각각 상기 구동단(305) 및 증폭단(309)을 바이어싱하는 바이어스 회로(313) 및 이중 모드 바이어스 회로(315)를 포함한다.
상기 입력정합수단(303)은 입력 고주파수 신호의 반사를 최소화하는 기능을 하며, 상기 인터스테이지 정합수단(307)은 상기 구동단(305) 트랜지스터와 상기 증폭단(309) 트랜지스터의 신호 흐름을 원활하게 하며, 상기 출력정합수단(311)은 최적의 전력, 선형성, 효율 특성이 나오도록 한다. 상기 구동단(305) 트랜지스터는 상기 증폭단(309) 트랜지스터의 부족한 이득을 보상한다.
본 발명에 따른 이중 모드 바이어스 회로(315)는 각 전력 대역에 따라 최적 화된 저전력 바이어스 회로(317) 및 고전력 바이어스 회로(319) 및 이들을 선택적으로 활성화시키는 스위치 회로(321)를 포함한다. 스위치 회로(321)는 모드선택전압원(Vmode)의 논리 상태에 따라 고전력 바이어스 회로(319) 및 저전력 바이어스 회로(317) 중 어느 하나의 회로를 선택하여 활성화(동작)시킨다. 예컨대, 모드선택전압원(Vmode)이 논리 하이 신호일 경우, 스위치 회로(321)는 저전력 바이어스 회로(317)를 선택적으로 활성화시키고, 논리 로우 신호일 경우 스위치 회로(321)는 고전력 바이어스 회로(319)를 선택적으로 활성화시킨다. 따라서, 고전력 바이어스 회로(319) 및 저전력 바이어스 회로(317)를 각 전력에 따라 최적의 특성을 나타내도록 설계하면, 전력별로 평탄한 이득특성을 만들 수 있기 때문에, 선형성이 확보되는 최소의 전류량 수준으로 저전력모드의 전류사용량을 감소시킬 수 있으므로 최대한의 효율을 구현할 수 있게 된다.
도 4는 도 3의 이중 모드 바이어스 회로(315)에 대한 상세 회로도의 일 예를 도시한다. 도 4를 참조하여, 본 발명에 따른 이중 모드 바이어스 회로(315)는 모드 변화 스위치 회로(321), 고전력 바이어스 회로(319) 및 저전력 바이어스 회로(317)을 포함하며, 증폭단 트랜지스터 Q3(401)의 베이스 입력전력에 따른 적절한 전류를 공급하는 역할을 한다.
저전력 바이어스 회로(317) 및 고전력 바이어스 회로(319)는 음귀환회로를 사용한 에미터 팔로어 회로를 기본으로 하며 기준전압원(Vref) 및 증폭단 트랜지스터 Q3(401)의 베이스 사이에 병렬로 연결된다.
저전력 바이어스 회로(317)는 에미터 팔로어단 트랜지스터 Q1L(403L)의 에미터에 귀환저항 RfL (407L)을 통해서 연결된 귀환용 트랜지스터 Q2L(405L)을 포함한다. 귀환용 트랜지스터 Q2L(405L)은 노드 N1L (409L)을 통해서 에미터 팔로어단 트랜지스터 Q1L(403L)의 베이스에 연결된다. 에미터 팔로어단 트랜지스터 Q1L(403L)의 콜렉터는 동작전압(Vcc)에 연결되고 귀환용 트랜지스터 Q2L(405L)의 에미터는 접지 된다. 에미터 팔로어단 트랜지스터 Q1L(403L) 및 귀환저항 RfL (407L) 사이의 노드 N2L (411L)에는 전력증폭단 트랜지스터 Q3(401)의 베이스가 연결된다.
이와 마찬가지로, 고전력 바이어스 회로(319)는 에미터 팔로어단 트랜지스터 Q1H(403H)의 에미터에 귀환저항 RfH (407H)를 통해서 연결된 귀환용 트랜지스터 Q2H(405H)를 포함한다. 귀환용 트랜지스터 Q2H(405H)는 노드 N1H (409H)를 통해서 에미터 팔로어단 트랜지스터 Q1H(403H)의 베이스에 연결된다. 에미터 팔로어단 트랜지스터 Q1H(403H)의 콜렉터는 동작전압(Vcc)에 연결되고 귀환용 트랜지스터 Q2H(405H)의 에미터는 접지 된다. 에미터 팔로어단 트랜지스터 Q1H(403H) 및 귀환저항 RfH (407H) 사이의 노드 N2H(411H)에는 전력증폭단 트랜지스터 Q3(401)의 베이스가 연결된다. 고전력 바이어스 회로(319)의 노드 N1H (409H)는 기준저항 RrefH (419H)을 통해서 기준전압원(Vref)에 연결되고, 저전력 바이어스 회로(317)의 노드 N1L (409L)는 기준저항 RrefL (419L)을 통해서 기준전압원(Vref)에 연결된다.
이와 같은 고전력 바이어스 회로(319) 및 저전력 바이어스 회로(317)에서 기준저항 RrefH (419H), RrefL (419L)를 이용하여 이들 저항 값을 적절히 조절함으로써, 최적의 전류를 각 전력 대역에 적합하게 전력증폭단 트랜지스터 Q3(401)에 공급할 수 있다. 따라서 공정변화나 온도변화에 영향을 적게 받으면서도 안정적인 전류 배분이 가능하다. 예컨대, 고전력 바이어스 회로(319)의 기준저항 RrefH (419H)은 작은 값을 가지고 저전력 바이어스 회로(317)의 기준저항 RrefL(419L)은 큰 값을 가진다. 즉, 기준저항 RrefH (419H)은 기준저항 RrefL (419L) 보다 작은 값을 가진다.
또한, 귀환저항 RfH (407H), RfL (407L)을 이용하여 귀환전류량을 조절할 수 있다. 귀환저항 RfH (407H), RfL (407L)에 의해서 귀환되는 전류는 귀환용 트랜지스터 Q2H(405H), Q2L(405L)를 통해 증폭이 이루어지고 결국 에미터 팔로어단 트랜지스터 Q1H(403H), Q1L(403L)의 베이스로 들어가는 전류를 줄이는 효과를 가져온다. 이에 따라, CLASS AB 전력증폭기에서 입력전력에 따른 전류증가량을 조절할 수 있는데, 이러한 전류증가량을 잘 조절하면 각 전력별로 최적의 선형성과 효율을 결정할 수 있다. 즉, 귀환저항 RfH (407H), RfL (407L)을 각각 다른 값으로 설정하여 고전력 모드일 때는 최적의 전류증가를 유도하고, 저전력 모드일 때는 고전력 모드 특성과 무관하게 입력전력에 따라 최소의 전류증가를 유도하여 저전력 효율을 보다 향상시킬 수 있다. 예컨대, 고전력 바이어스 회로(319)의 귀환저항 RfH (407H)은 큰 값을 가지고, 저전력 바이어스 회로(317)의 귀환저항 RfL (407L)은 작은 값을 가진다. 즉, 귀환저항 RfH (407H)은 귀환저항 RfL (407L) 보다 큰 값을 가진다.
다시 도 4를 참조하여, 본 발명의 이중 모드 바이어스 회로(315)의 모드 변환 스위치 회로(321)에 대하여 설명을 한다. 모드 변환 스위치 회로(321)는 3개의 트랜지스터들 Q4H(413H), Q4L(413L), Q5(423)과 저항들 RPDH (415H), RPDL (415L), R1H (417H), R1L (417L), R2(421), R3(425) 를 포함한다. 모드선택전압원(Vmode)에 따라 트랜지스터 Q5(423), 즉, 모드 변환 트랜지스터 Q5(423)의 동작여부가 결정되며, 그에 따라 트랜지스터 Q4H(413H), Q4L(413L), 즉, 전류 스위칭용 트랜지스터 Q4H(413H), Q4L(413L)의 동작여부가 결정되고, 최종적으로 고전력 바이어스 회로(319) 및 저전력 바이어스 회로(317)의 동작 여부가 결정된다.
모드 변환 스위치 회로(321)를 구성하는 트랜지스터들 중 트랜지스터 Q5(423), 즉, 모드 변환 트랜지스터 Q5(423)의 베이스는 저항 R3(425)를 통해서 모드선택전압원(Vmode)에 연결되고, 에미터는 접지 되며, 콜렉터는 저항 R2(421)를 통해서 기준전압원(Vref)에 연결된다. 즉, 기준저항 RrefH (419H), RrefL (419L) 및 저항 R2(421)은 공통 노드 N4(427)을 통해서 기준전압원(Vref)에 연결된다.
고전력 바이어스 회로(319)의 노드 N1H (409H) 및 모드선택전압원(Vmode)에 트랜지스터 Q4H(413), 즉, 고전력 전류 스위치용 트랜지스터 Q4H(413H)가 연결되고, 저전력 바이어스 회로(317)의 노드 N1L (409L) 및 기준전압원(Vmode)에 트랜지스터 Q4L(413L), 즉, 저전력 전류 스위치용 트랜지스터 Q4L(413L)가 연결된다. 구체적으로, 고전력 전류 스위치용 트랜지스터 Q4H(413H)의 에미터는 접지 되고, 콜렉터는 풀다운 저항 RPDH (415H)을 통해서 기준저항 RrefH (419H) 및 노드 N1H (409H) 사이에 연결되고, 베이스는 저항 R1H (417H)을 통해서 모드선택전압원(Vmode) 및 저항 R3(425) 사이에 연결된다. 한편 저전력 전류 스위치용 트랜지스터 Q4L(413L)의 에미터는 접지 되고, 콜렉터는 풀다운 저항 RPDL (415L)을 통해서 기준저항 RrefL (419L) 및 노드N1L (409L) 사이에 연결되고, 베이스는 저항 R1L (417L)을 통해서 모드 변환 트랜지스터 Q5(423)의 콜렉터 및 저항 R2(421) 사이에 연결된다.
이와 같은 모드 전환 스위치 회로(321)에 따르면, 모드선택전압원(Vmode)의 크기에 따라 모드 변환 트랜지스터 Q5(423)의 동작 여부(도통 여부)가 결정되고, 그에 따라 전류 스위치용 트랜지스터들 Q4H(413H), Q4L(413L)의 동작 여부가 결정되고, 최종적으로 고전력 바이어스 회로(319) 및 저전력 바이어스 회로(317)의 동작여부가 결정된다. 예컨대, 모드 변환 트랜지스터 Q5(423)가 동작하면 저전력 바이어스 회로(317)가 동작한다.
이하 본 발명의 모드 변환 바이어스 회로(315)의 동작에 관하여 상세히 설명을 하기로 한다.
먼저 고전력 모드로 동작에 대하여 설명을 한다. 모드선택전압원(Vmode)이 O볼트(V)가 되어 모드 변환 트랜지스터 Q5(425)가 동작하지 않고, 또한 모드선택전압원(Vmode) 및 저항 R3(425) 사이에 연결된 고전력 전류 스위칭용 트랜지스터 Q4H(413H) 역시 모드선택전압원(Vmode)이 0V이기 때문에 동작하지 않는다. 이에 반해, 기준전압원(Vref)에 연결된 저전력 전류 스위칭용 트랜지스터 Q4L(413L)은 기준저항 RrefL (419L) 및 풀다운 저항 RPDL (415L)의 값을 적절히 조절하면 적절한 전압과 전류흐름이 형성되어 동작하게 된다. 저전력 전류 스위칭용 트랜지스터 Q4L(413L)이 동작하게 되면 저전력 바이어스 회로(317)의 노드 N1L (409L)에서의 전압이 강하되고, 그에 따라 저전력 바이어스 회로(317)를 동작시킬 만한 적절한 기준전압이 형성되지 못하게 된다. 결과적으로 저전력 바이어스 회로(317)의 에미터 팔로어 트랜지스터 Q1L(403L)는 동작하지 못하게 되고, 증폭단 트랜지스터 Q3(401)의 베이스단에 전류를 보내주지 못하게 된다.
한편, 고전력 전류 스위칭용 트랜지스터 Q4HH(413H)가 동작하기 않기 때문에, 기준전압원(Vref)과 직접 연결된 고전력 바이어스 회로(319)의 기준전압원을 제공하는 노드 N1H (409H)에서 전압강하가 일어나지 않고 아무런 방해 없이 기준전압원을 제공받기 때문에, 고전력 바이어스 회로(319)는 정상적으로 동작한다. 이에 따라 증폭단 트랜지스터 Q3(401)의 베이스단에 전류를 보내주게 된다. 이로써 두 개의 바이어스 회로중 고전력 바이어스 회로(319)만 정상동작을 하게 되고 고전력 모드에서 최적의 전력증폭이 일어난다.
다음은 저전력 모드 동작에 대하여 설명을 한다. 모드선택전압원(Vmode)이 논리 하이의 신호, 예컨대, 약 3V 가 되면 모드 변환 트랜지스터 Q5(423)가 동작을 하게 된다. 또한, 모드선택전압원(Vmode) 및 저항 R3(425) 사이에 연결된 고전력 전류 스위칭용 트랜지스터 Q4H(413H) 역시 동작을 하게 된다. 이렇게 고전력 스위칭 트랜지스터 Q4H(415H)가 동작하게 되면 고전력 스위칭 트랜지스터 Q4H(413H))의 콜렉터는 0V에 가까워진다. 이로 인해 고전력 바이어스 회로(317)로 연결되는 고전력 기준전압원점, 즉, 노드 N1H (409H)의 전압이 강하되어 고전력 바이어스 회로(319)를 동작시킬 만한 적절한 기준전압원이 형성되지 못하게 된다. 결과적으로 고전력 바이어스 회로(319)의 에미터 팔로어 트랜지스터 Q1H(403H)는 동작하지 못하게 되고, 증폭단 트랜지스터 Q3(401)의 베이스단에 전류를 보내주지 못하게 된다.
반면 모드선택전압원(Vmode)이 3V가 되어 모드 변환 트랜지스터 Q5(423)이 동작하면 그 콜렉터의 전압이 0V에 가깝게 강하된다. 이에 따라, 저전력용 스위칭 트랜지스터 Q4L(413L)은 동작하지 못하게 되고, 저전력 바이어스 회로(317)의 기준전압원점, 즉 노드 N1L (409L)은 정상적으로 유지되어 저전력 바이어스 회로(319)가 동작하게 되고, 증폭단 트랜지스터 Q3(403)의 베이스로 전류를 공급해주게 된다.
상기에 설명된 바와 같이 본 발명에 따른 이중 바이어스 회로에 따르면 모드선택전압원의 크기에 따라 고전력 바이어스 회로와 저전력 바이어스 회로 중 어느 하나만이 선택되어 동작된다. 그럼으로써 고전력 바이어스부와 저전력 바이어스부가 서로 독립되어 설계되고 동작이 가능하기 때문에, 각자의 전력수준에 맞게 최적화가 가능하다. 특히 저전력 바이어스 회로는 고전력의 특성을 고려하지 않고 최소의 전류만 사용할 수 있도록 구현이 가능하기 때문에, 전력별 이득차를 감소시킬 수 있고 보다 높은 효율의 전력증폭기를 구현할 수 있게 된다.
도 4의 이중 모드 바이어스 회로에서 기준저항 RrefH (419H)이 노드 N1H (419H)와 고전력 전류 스위칭 트랜지스터 Q4H(413H)의 콜렉터에 연결된 풀다운 저항 RPDH (415H) 사이에 연결될 수 도 있다. 이와 마찬가지로 기준저항 RrefL (419L)이 노드 N1L (419L)와 저전력 전류 스위칭 트랜지스터 Q4L(413L)의 콜렉터에 연결된 풀다운 저항 RPDL (415L) 사이에 연결될 수 도 있다. 이와 같은 경우에 있어서도 고전력 모드 및 저전력 모드의 동작은 앞서 설명한 방식과 동일하다.
상술한 실시예에서는 바이어스 회로들 각각이 서로 다른 전력에서 최적의 특성을 나타냄을 언급하였으나, 서로 다른 주파수 대역에서 최적의 특성을 나타내도록 바이어스 회로를 설계할 수 도 있을 것이다.
이제까지 본 발명에 대하여 그 바람직한 실시예(들)를 중심으로 살펴보았다. 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명이 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 본 개시된 실시예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다
본발명에 따른 이중 바이어스 회로 방식은 기준전류 유입경로에 스위칭 트랜지스터를 직접 연결하여 전류를 빼는 방식을 사용하지 않고 기준전류를 결정하는 기준저항 값을 다르게 설정하는 방법을 사용하기 때문에, 트랜지스터에 의존한 모드변환법에 비해 공정변화나 온도변화에 영향을 적게 받는 안정적인 전류배분이 가능하다.
이와 더불어 귀환저항을 각각 다른 값으로 설정하여 고전력 모드일 때는 최적의 전류증가를 유도하고, 저전력 모드일 때는 고전력 모드 특성과 무관하게 입력전력에 따라 최소의 전류증가를 유도하여 저전력 효율을 보다 향상시킬 수 있다.
또한 본 발명에 따르면, 이중 바이어스 회로는 독립된 저전력 모드 바이어스 회로에서 고전력 모드보다 작은 귀환저항 값을 사용하여 귀환전류량이 더 증가하도록 조절함으로써 결과적으로 전력증폭 트랜지스터의 전류증가를 억제할 수 있다. 그럼으로써 인위적으로 전력별로 평탄한 이득특성을 만들 수 있기 때문에, 선형성이 확보되는 최소의 전류량 수준으로 저전력모드의 전류사용량을 감소시킬 수 있으므로 최대한의 효율을 구현할 수 있게 된다.
뿐만 아니라, 본 발명에 따르면, 저전력 특성과 고전력 특성이 분리됨으로써, 각각 최적화된 바이어스 회로로 구동되어 전력별 이득차 최소화할 수 있다. 그렇게 함으로써 고전력 모드일 때와 저전력 모드일 때의 이득이 변하지 않게 각각 일정하게 안정되어 있기 때문에 무선 단말기 시스템 상에서 안정적인 시스템 구동이 가능하다.

Claims (8)

  1. 기준전압원 및 전력증폭기에 연결되어 상기 전력증폭기에 서로 다른 크기의 전류를 공급하는 제1바이어스 회로 및 제2바이어스 회로;
    상기 각 바이어스 회로에 공급되는 상기 기준전압원의 크기를 선택적으로 강하시키는 스위칭 수단을 포함하는 바이어스 회로.
  2. 제 1 항에 있어서,
    상기 제1바이어스 회로 및 제2바이어스 회로는 각각 두 개의 트랜지스터들을 포함하되, 각 바이어스 회로에서 제1트랜지스터의 베이스와 제2트랜지스터의 콜렉터는 제1노드를 통해 서로 연결되고, 상기 제1트랜지스터의 에미터와 제2트랜지스터의 베이스는 제2노드를 통해서 서로 연결되고, 상기 제1트랜지스터의 콜렉터는 동작전원에 연결되고 상기 제2트랜지스터의 에미터는 접지에 연결되고, 상기 제1노드는 기준전압원에 연결되고 상기 제2노드는 상기 전력증폭기에 연결되며,
    상기 스위칭 수단은 바이어스 회로들 각각의 제1노드 및 상기 기준전압원 사이에 연결된 제1스위칭 트랜지스터 및 제2스위칭 트랜지스터, 그리고 모드선택전압원 및 상기 제2스위칭 트랜지스터에 연결된 모드 변환 트랜지스터를 포함하되, 상기 스위칭 트랜지스터들 각각의 콜렉터는 상기 각 바이어스 회로의 제1노드에 연결되고, 에미터는 접지에 연결되고, 상기 제1스위칭 트랜지스터의 베이스는 상기 모드선택전압원에 연결되고, 상기 제2스위칭 트랜지스터의 베이스는 상기 모드 변환 트랜지스터의 콜렉터에 연결되고, 상기 모드 변환 트랜지스터의 에미터는 접지에 연결되고, 콜렉터는 상기 기준전압원에 연결되는 것을 특징으로 하는 바이어스 회로.
  3. 제 2 항에 있어서,
    상기 각 바이어스 회로의 제1노드 및 상기 기준전압원 사이에 기준저항을 더 포함하고,
    상기 각 바이어스 회로의 제2노드 및 상기 제2트랜지스터의 베이스 사이에 귀환저항을 더 포함하는 것을 특징으로 하는 바이어스 회로.
  4. 제 2 항 또는 제 3 항에 있어서,
    상기 바이어스 회로들 각각은 서로 다른 크기의 기준저항 및 서로 다른 크기의 귀환저항을 가지는 것을 특징으로 하는 바이어스 회로.
  5. 제 4 항에 있어서,
    어느 한 바이어스 회로의 기준저항은 다른 바이어스 회로의 기준저항보다 크고, 상기 어느 한 바이어스 회로의 귀환저항은 상기 다른 바이어스 회로의 귀환저항보다 작은 것을 특징으로 하는 바이어스 회로.
  6. 기준전압원 및 전력증폭기 사이에 병렬로 연결된 서로 다른 제1바이어스 회 로 및 제2바이어스 회로;
    모드선택전압원 및 상기 각 바이어스 회로 사이에 연결된 스위칭 수단을 포함하되,
    상기 스위칭 수단은 상기 각 바이어스 회로들 및 상기 기준전압원 사이에 콜렉터가 연결된 제1스위칭 트랜지스터 및 제2스위칭 트랜지스터, 그리고 상기 모드선택전압원 및 상기 제2스위칭 트랜지스터에 연결된 모드 변환 트랜지스터를 포함하며, 이때, 상기 스위칭 트랜지스터들 각각의 에미터는 접지에 연결되고, 상기 제1스위칭 트랜지스터의 베이스는 상기 모드선택전압원에 연결되고, 상기 제2스위칭 트랜지스터의 베이스는 상기 모드 변환 트랜지스터의 콜렉터에 연결되고, 상기 모드 변환 트랜지스터의 에미터는 접지에 연결되고, 콜렉터는 상기 기준전압원에 연결되는 것을 특징으로 하는 바이어스 회로.
  7. 제 6 항에 있어서,
    상기 제1바이어스 회로 및 제2바이어스 회로 각각은 두 개의 트랜지스터들을 포함하되, 각 바이어스 회로에서 제1트랜지스터의 베이스와 제2트랜지스터의 콜렉터는 제1노드를 통해 서로 연결되고, 상기 제1트랜지스터의 에미터와 제2트랜지스터의 베이스는 제2노드를 통해서 서로 연결되고, 상기 제1트랜지스터의 콜렉터는 동작전원에 연결되고 상기 제2트랜지스터의 에미터는 접지에 연결되고, 상기 제1노드는 스위칭 트랜지스터의 콜렉터에 연결되고 상기 제2노드는 상기 전력증폭기에 연결되는 것을 특징으로 하는 바이어스 회로.
  8. 기준전압원 및 전력증폭기에 사이에 병렬로 연결되어 상기 전력증폭기에 서로 다른 크기의 전류를 공급하는 제1바이어스 회로 및 제2바이어스 회로;
    모드선택전압원의 논리 수준에 따라 상기 바이어스 회로들을 선택적으로 활성화시키는 스위칭 수단을 포함하는 바이어스 회로.
KR1020030053328A 2003-08-01 2003-08-01 지능형 전력증폭기의 바이어스 회로 KR100545262B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020030053328A KR100545262B1 (ko) 2003-08-01 2003-08-01 지능형 전력증폭기의 바이어스 회로
US10/899,470 US7129786B2 (en) 2003-08-01 2004-07-26 Bias circuit for smart power amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030053328A KR100545262B1 (ko) 2003-08-01 2003-08-01 지능형 전력증폭기의 바이어스 회로

Publications (2)

Publication Number Publication Date
KR20050017617A KR20050017617A (ko) 2005-02-22
KR100545262B1 true KR100545262B1 (ko) 2006-01-24

Family

ID=34101809

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030053328A KR100545262B1 (ko) 2003-08-01 2003-08-01 지능형 전력증폭기의 바이어스 회로

Country Status (2)

Country Link
US (1) US7129786B2 (ko)
KR (1) KR100545262B1 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2003216835A1 (en) * 2002-03-20 2003-10-08 Roke Manor Research Limited A bias circuit for a bipolar transistor
JP3841416B2 (ja) * 2003-10-07 2006-11-01 松下電器産業株式会社 送信装置、送信出力制御方法、および無線通信装置
US7362179B2 (en) * 2005-01-24 2008-04-22 Via Technologies Inc. Power amplifier circuit and method thereof
KR100821197B1 (ko) 2005-10-17 2008-04-11 한국전자통신연구원 고효율 혼합모드 전력 증폭기
KR100706397B1 (ko) * 2006-01-06 2007-04-10 주식회사 팬택 이동통신 단말기에서 전력 증폭기의 출력모드 제어 장치
US20100164450A1 (en) * 2008-12-30 2010-07-01 International Business Machines Corporation Apparatus, system, and method for providing high efficiency in a power supply over a range of load conditions
JP5467845B2 (ja) * 2009-09-29 2014-04-09 セイコーインスツル株式会社 ボルテージレギュレータ
KR100972368B1 (ko) * 2010-04-26 2010-07-26 (주) 파워에이앤디 Ｌｅｄ 램프 조도제어용 보호회로
US9917549B1 (en) * 2013-08-09 2018-03-13 Skyworks Solutions, Inc. Dynamically configurable bias circuit for controlling gain expansion of multi-mode single chain linear power amplifiers
KR102248822B1 (ko) 2014-10-06 2021-05-10 삼성전자주식회사 디스플레이 장치를 구비한 모바일 기기 및 그것의 동작 방법
KR20160055492A (ko) 2014-11-10 2016-05-18 삼성전기주식회사 바이어스 회로 및 이를 갖는 전력 증폭기
KR102178526B1 (ko) 2015-03-18 2020-11-16 삼성전기주식회사 전력 증폭기
US11075605B2 (en) 2016-05-25 2021-07-27 Cirrus Logic, Inc. Dual-domain power distribution system in a mobile device
US10530303B2 (en) * 2016-05-25 2020-01-07 Cirrus Logic, Inc. Multi-phase power converter system using multiple amplifier integrated circuits
TWI635701B (zh) * 2017-08-31 2018-09-11 絡達科技股份有限公司 偏壓電路及功率放大器電路
KR102127808B1 (ko) * 2018-08-09 2020-06-29 삼성전기주식회사 응답속도가 개선된 파워 증폭 장치
US10903797B2 (en) * 2019-02-20 2021-01-26 Rafael Microelectronics, Inc. Bias circuit based on BiFET technology for supplying a bias current to an RF power amplifier

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5060294A (en) * 1990-07-05 1991-10-22 Motorola, Inc. Dual mode power amplifier for radiotelephone
JP4227248B2 (ja) * 1999-05-20 2009-02-18 三菱電機株式会社 高周波電力増幅器
WO2002045253A1 (fr) * 2000-12-01 2002-06-06 Mitsubishi Denki Kabushiki Kaisha Amplificateur haute fréquence
US6753734B2 (en) * 2001-06-06 2004-06-22 Anadigics, Inc. Multi-mode amplifier bias circuit

Also Published As

Publication number Publication date
US20050024148A1 (en) 2005-02-03
KR20050017617A (ko) 2005-02-22
US7129786B2 (en) 2006-10-31

Similar Documents

Publication Publication Date Title
KR100545262B1 (ko) 지능형 전력증폭기의 바이어스 회로
KR100460721B1 (ko) 전력 증폭기의 동작전류 제어 회로
US7248111B1 (en) Multi-mode digital bias control for enhancing power amplifier efficiency
US7157966B2 (en) Multi-mode power amplifier
CN101043202B (zh) 高频功率放大器
US7944291B2 (en) Power amplifier having parallel amplification stages and associated impedance matching networks
JP4330549B2 (ja) 高周波電力増幅装置
JP2007116694A (ja) 高効率混合モード電力増幅器
US6522201B1 (en) RF amplifier having switched load impedance for back-off power efficiency
US7486133B2 (en) Transmitting output stage with adjustable output power and process for amplifying a signal in a transmitting output stage
CN101416385A (zh) 低功耗自适应功率放大器相关申请
US20040251967A1 (en) High frequency amplifier circuit
KR100630340B1 (ko) 전력증폭기의 바이어스 제어 회로
CN114978051B (zh) 一种基于增强型晶体管的电流复用低噪声放大器
US7372332B2 (en) Optimizing power consumption in amplifiers
US6838932B2 (en) Power amplifier capable of adjusting operating point
US7439806B2 (en) Bias control circuit and method of controlling bias of RF power amplifier
JP2004040500A (ja) 高周波増幅器
US6518840B1 (en) Circuit for linearizing the power control profile of a BiCMOS power amplifier
US7706761B2 (en) Power amplifying circuit in mobile terminal
KR100654644B1 (ko) 최적화된 전력 효율을 갖는 전력 증폭기
KR100569241B1 (ko) 임피던스 변환 회로 및 이를 이용한 전력 증폭기
JP2006067379A (ja) 高周波電力増幅器
CN114244285B (zh) 射频功率放大电路及射频功率放大器
KR100757706B1 (ko) 선택적 전압 제어를 이용한 고효율 바이패스 스위칭 다중모드 전력 증폭 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130116

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140116

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150115

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160114

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170112

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180103

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190109

Year of fee payment: 14