JP2003216256A - 駆動電圧制御装置 - Google Patents
駆動電圧制御装置Info
- Publication number
- JP2003216256A JP2003216256A JP2002017099A JP2002017099A JP2003216256A JP 2003216256 A JP2003216256 A JP 2003216256A JP 2002017099 A JP2002017099 A JP 2002017099A JP 2002017099 A JP2002017099 A JP 2002017099A JP 2003216256 A JP2003216256 A JP 2003216256A
- Authority
- JP
- Japan
- Prior art keywords
- operational amplifier
- side output
- drive voltage
- output
- bias current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015556 catabolic process Effects 0.000 claims description 9
- 238000006243 chemical reaction Methods 0.000 claims description 7
- 239000004973 liquid crystal related substance Substances 0.000 abstract description 16
- 238000010586 diagram Methods 0.000 description 24
- 238000000034 method Methods 0.000 description 15
- 230000010355 oscillation Effects 0.000 description 13
- 230000003071 parasitic effect Effects 0.000 description 12
- 239000003990 capacitor Substances 0.000 description 9
- 230000000087 stabilizing effect Effects 0.000 description 4
- 238000012544 monitoring process Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000006641 stabilisation Effects 0.000 description 2
- 238000011105 stabilization Methods 0.000 description 2
- 239000000470 constituent Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
- H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
- H03F3/45932—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by using feedback means
- H03F3/45937—Measuring at the loading circuit of the differential amplifier
- H03F3/45941—Controlling the input circuit of the differential amplifier
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
- G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
- H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
- H03F3/45932—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by using feedback means
- H03F3/45937—Measuring at the loading circuit of the differential amplifier
- H03F3/45946—Controlling the loading circuit of the differential amplifier
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
- G09G2330/022—Power management, e.g. power saving in absence of operation, e.g. no data being entered during a predetermined time
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45622—Indexing scheme relating to differential amplifiers the IC comprising a voltage generating circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45732—Indexing scheme relating to differential amplifiers the LC comprising a voltage generating circuit
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Amplifiers (AREA)
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】
【課題】 低消費電力で駆動可能な小型の駆動電圧制御
装置を提供すること。 【解決手段】 液晶表示パネル等の負荷に駆動電圧Vcom
H，VcomLを供給するＨ側出力用オペアンプOPVcomHおよ
びＬ側出力用オペアンプOPVcomLと、所定のタイミング
で各オペアンプOPVcomH，OPVcomLの出力を切り替える出
力スイッチ１０１と、Ｌ側出力用オペアンプOPVcomLの
非反転入力端子に供給される設定電圧VrefLを発生す
る、Ｌ電圧設定用オペアンプOPVref、カレントミラー回
路１５１およびクランプ回路１５３を有した設定電圧発
生部１０３と、各オペアンプOPVcomH，OPVcomLのバイア
ス電流を所定のタイミングで制御するバイアス電流制御
部１０５と、出力スイッチ１０１の切替タイミングを制
御するタイミング制御部１０７とを備えて構成されてい
る。
装置を提供すること。 【解決手段】 液晶表示パネル等の負荷に駆動電圧Vcom
H，VcomLを供給するＨ側出力用オペアンプOPVcomHおよ
びＬ側出力用オペアンプOPVcomLと、所定のタイミング
で各オペアンプOPVcomH，OPVcomLの出力を切り替える出
力スイッチ１０１と、Ｌ側出力用オペアンプOPVcomLの
非反転入力端子に供給される設定電圧VrefLを発生す
る、Ｌ電圧設定用オペアンプOPVref、カレントミラー回
路１５１およびクランプ回路１５３を有した設定電圧発
生部１０３と、各オペアンプOPVcomH，OPVcomLのバイア
ス電流を所定のタイミングで制御するバイアス電流制御
部１０５と、出力スイッチ１０１の切替タイミングを制
御するタイミング制御部１０７とを備えて構成されてい
る。
Description
【０００１】
【発明の属する技術分野】本発明は、液晶表示パネル等
の負荷を交流化駆動するための駆動電圧を制御する駆動
電圧制御装置に関する。
の負荷を交流化駆動するための駆動電圧を制御する駆動
電圧制御装置に関する。
【０００２】
【従来の技術】液晶表示パネル等の負荷を駆動するため
の従来の駆動電圧制御装置としては、例えば図１８に示
すようなものがある。液晶表示パネルを駆動する際に
は、焼き付き防止のために交流化駆動が必要である。し
たがって、従来の駆動電圧制御装置には、図１８に示す
ように、対向電圧Vrefを発生する電源の各出力側にＨ側
出力用オペアンプOPVcomHおよびＬ側出力用オペアンプO
PVcomLが設けられ、ＭＯＳトランジスタで構成される出
力スイッチ１１がこれらを交互に切り替えて駆動するこ
とにより液晶表示パネルに交番電圧を供給している。
の従来の駆動電圧制御装置としては、例えば図１８に示
すようなものがある。液晶表示パネルを駆動する際に
は、焼き付き防止のために交流化駆動が必要である。し
たがって、従来の駆動電圧制御装置には、図１８に示す
ように、対向電圧Vrefを発生する電源の各出力側にＨ側
出力用オペアンプOPVcomHおよびＬ側出力用オペアンプO
PVcomLが設けられ、ＭＯＳトランジスタで構成される出
力スイッチ１１がこれらを交互に切り替えて駆動するこ
とにより液晶表示パネルに交番電圧を供給している。
【０００３】但し、液晶表示パネルに接続されていない
オペアンプ（以下「非選択オペアンプ」という。）は、
パネル負荷付き条件と無負荷条件とでは周波数補償条件
が異なり、パネル負荷で安定なオペアンプは無負荷条件
では不安定となり、発振して動作が不安定になる恐れが
あるため、各オペアンプの出力側には安定化のためのコ
ンデンサ（安定化容量）Ｃが接続されている。また、低
消費電力化を実現するために、定電流源から流れる各オ
ペアンプのバイアス電流を調整できるよう、ＣＰＵから
送られるコマンドによって設定可能なレジスタ（図示せ
ず）が内部に設けられている。したがって、スリープ状
態中やスタンバイ状態中は、レジスタの設定を変更して
オペアンプの動作を停止することによって、消費電力を
下げることができる。
オペアンプ（以下「非選択オペアンプ」という。）は、
パネル負荷付き条件と無負荷条件とでは周波数補償条件
が異なり、パネル負荷で安定なオペアンプは無負荷条件
では不安定となり、発振して動作が不安定になる恐れが
あるため、各オペアンプの出力側には安定化のためのコ
ンデンサ（安定化容量）Ｃが接続されている。また、低
消費電力化を実現するために、定電流源から流れる各オ
ペアンプのバイアス電流を調整できるよう、ＣＰＵから
送られるコマンドによって設定可能なレジスタ（図示せ
ず）が内部に設けられている。したがって、スリープ状
態中やスタンバイ状態中は、レジスタの設定を変更して
オペアンプの動作を停止することによって、消費電力を
下げることができる。
【０００４】
【発明が解決しようとする課題】しかしながら、上記従
来の駆動電圧制御装置にあっては、コンデンサＣが設け
られているために実装部品点数が増加し、それだけコス
トもかさみ、かつ実装面積が制約されてしまうという問
題がある。また、通常、コンデンサは容量に伴いサイズ
が大きくなるため、装置の小型化といった点で、コンデ
ンサＣがなくても非選択オペアンプが発振せず安定して
交番電圧を供給することのできる駆動電圧制御装置が望
まれていた。
来の駆動電圧制御装置にあっては、コンデンサＣが設け
られているために実装部品点数が増加し、それだけコス
トもかさみ、かつ実装面積が制約されてしまうという問
題がある。また、通常、コンデンサは容量に伴いサイズ
が大きくなるため、装置の小型化といった点で、コンデ
ンサＣがなくても非選択オペアンプが発振せず安定して
交番電圧を供給することのできる駆動電圧制御装置が望
まれていた。
【０００５】また、各オペアンプを切り替える出力スイ
ッチ１１は低抵抗である方が望ましいためそのスイッチ
のＷ／Ｌサイズ比を大きくすると、スイッチの拡散部容
量が大きくなり、この容量がオペアンプの負荷となるた
め駆動電力が大きくなってしまい、低消費電力化できな
いという問題がある。さらに、オペアンプのバイアス電
流は、電源供給能力と消費電力を考慮してＣＰＵからレ
ジスタに設定された値により決定されるため、オペアン
プの動作状態に応じてダイナミックに変更できないとい
う問題もある。
ッチ１１は低抵抗である方が望ましいためそのスイッチ
のＷ／Ｌサイズ比を大きくすると、スイッチの拡散部容
量が大きくなり、この容量がオペアンプの負荷となるた
め駆動電力が大きくなってしまい、低消費電力化できな
いという問題がある。さらに、オペアンプのバイアス電
流は、電源供給能力と消費電力を考慮してＣＰＵからレ
ジスタに設定された値により決定されるため、オペアン
プの動作状態に応じてダイナミックに変更できないとい
う問題もある。
【０００６】本発明は、上記従来の問題点に鑑みてなさ
れたものであって、低消費電力で駆動可能な小型の駆動
電圧制御装置を提供することを目的としている。
れたものであって、低消費電力で駆動可能な小型の駆動
電圧制御装置を提供することを目的としている。
【０００７】
【課題を解決するための手段】上記課題を解決するため
に、本発明に係る駆動電圧制御装置は、負荷を交流化駆
動するための駆動電圧を制御する駆動電圧制御装置であ
って、Ｈ側の駆動電圧を出力するＨ側出力用オペアンプ
およびＬ側の駆動電圧を出力するＬ側出力用オペアンプ
と、前記負荷と前記Ｈ側出力用オペアンプまたは前記Ｌ
側出力用オペアンプとの接続を所定のタイミングで交互
に切り替える出力スイッチと、前記出力スイッチの切替
タイミングを制御するタイミング制御部と、前記Ｈ側出
力用オペアンプを流れるバイアス電流および前記Ｌ側出
力用オペアンプを流れるバイアス電流を、前記切替タイ
ミングに基づいて制御するバイアス電流制御部と、を備
えたものである。このように、オペアンプのバイアス電
流を制御することによって、負荷が接続されていないオ
ペアンプであっても発振を防止することができ、かつ、
低消費電力化も実現できる。また、コンデンサ（安定化
容量）が不要であるため当該装置の実装面積を小さくで
きる。
に、本発明に係る駆動電圧制御装置は、負荷を交流化駆
動するための駆動電圧を制御する駆動電圧制御装置であ
って、Ｈ側の駆動電圧を出力するＨ側出力用オペアンプ
およびＬ側の駆動電圧を出力するＬ側出力用オペアンプ
と、前記負荷と前記Ｈ側出力用オペアンプまたは前記Ｌ
側出力用オペアンプとの接続を所定のタイミングで交互
に切り替える出力スイッチと、前記出力スイッチの切替
タイミングを制御するタイミング制御部と、前記Ｈ側出
力用オペアンプを流れるバイアス電流および前記Ｌ側出
力用オペアンプを流れるバイアス電流を、前記切替タイ
ミングに基づいて制御するバイアス電流制御部と、を備
えたものである。このように、オペアンプのバイアス電
流を制御することによって、負荷が接続されていないオ
ペアンプであっても発振を防止することができ、かつ、
低消費電力化も実現できる。また、コンデンサ（安定化
容量）が不要であるため当該装置の実装面積を小さくで
きる。
【０００８】また、本発明に係る駆動電圧制御装置は、
前記Ｈ側出力用オペアンプおよび前記Ｌ側出力用オペア
ンプは差動入力ステージおよび出力ステージから成り、
前記バイアス電流制御部は、前記Ｈ側出力用オペアンプ
および前記Ｌ側出力用オペアンプの各々に対するバイア
ス電流の制御を、前記差動入力ステージを流れるバイア
ス電流を低減または停止することによって行う。この場
合、出力ステージにはバイアス電流が流れている。出力
ステージは、液晶パネルや出力スイッチといった大負荷
を駆動するため、比較的大きなＷ／Ｌサイズを備えてい
る。このため、出力トランジスタには大きな寄生容量が
あり、出力ステージのバイアス電流が停止すると、通常
動作する場合に寄生容量への充電に時間がかかり、動作
速度が低下する。このため、差動入力ステージのバイア
ス電流のみ低減または停止することでオペアンプの電圧
利得が低下し、また周波数補償の条件が安定化するた
め、発振しにくくなる。
前記Ｈ側出力用オペアンプおよび前記Ｌ側出力用オペア
ンプは差動入力ステージおよび出力ステージから成り、
前記バイアス電流制御部は、前記Ｈ側出力用オペアンプ
および前記Ｌ側出力用オペアンプの各々に対するバイア
ス電流の制御を、前記差動入力ステージを流れるバイア
ス電流を低減または停止することによって行う。この場
合、出力ステージにはバイアス電流が流れている。出力
ステージは、液晶パネルや出力スイッチといった大負荷
を駆動するため、比較的大きなＷ／Ｌサイズを備えてい
る。このため、出力トランジスタには大きな寄生容量が
あり、出力ステージのバイアス電流が停止すると、通常
動作する場合に寄生容量への充電に時間がかかり、動作
速度が低下する。このため、差動入力ステージのバイア
ス電流のみ低減または停止することでオペアンプの電圧
利得が低下し、また周波数補償の条件が安定化するた
め、発振しにくくなる。
【０００９】また、本発明に係る駆動電圧制御装置は、
前記Ｈ側出力用オペアンプおよび前記Ｌ側出力用オペア
ンプは差動入力ステージおよび出力ステージから成り、
前記バイアス電流制御部は、前記Ｈ側出力用オペアンプ
および前記Ｌ側出力用オペアンプの各々に対するバイア
ス電流の制御を、前記出力ステージを流れるバイアス電
流を増加することによって行う。この場合、差動入力ス
テージにはバイアス電流が流れているため、差動入力ス
テージに接続されている回路が有する寄生容量の放電が
回避される。無負荷での２ステージオペアンプの伝達関
数には、２種類のポール周波数が存在する。差動入力ス
テージは低いポール周波数、出力ステージは高いポール
周波数を決めている。出力ステージのバイアス電流を増
加すると、出力ステージのインピーダンスが低下し、高
いポール周波数がより高く移動する。これにより、位相
が変化する周波数がより高くなり制御理論により位相マ
ージンが大きくなることで発振防止が図れる。
前記Ｈ側出力用オペアンプおよび前記Ｌ側出力用オペア
ンプは差動入力ステージおよび出力ステージから成り、
前記バイアス電流制御部は、前記Ｈ側出力用オペアンプ
および前記Ｌ側出力用オペアンプの各々に対するバイア
ス電流の制御を、前記出力ステージを流れるバイアス電
流を増加することによって行う。この場合、差動入力ス
テージにはバイアス電流が流れているため、差動入力ス
テージに接続されている回路が有する寄生容量の放電が
回避される。無負荷での２ステージオペアンプの伝達関
数には、２種類のポール周波数が存在する。差動入力ス
テージは低いポール周波数、出力ステージは高いポール
周波数を決めている。出力ステージのバイアス電流を増
加すると、出力ステージのインピーダンスが低下し、高
いポール周波数がより高く移動する。これにより、位相
が変化する周波数がより高くなり制御理論により位相マ
ージンが大きくなることで発振防止が図れる。
【００１０】また、本発明に係る駆動電圧制御装置は、
前記Ｈ側出力用オペアンプおよび前記Ｌ側出力用オペア
ンプは差動入力ステージおよび出力ステージから成り、
前記バイアス電流制御部は、前記Ｈ側出力用オペアンプ
および前記Ｌ側出力用オペアンプの各々に対するバイア
ス電流の制御を、前記差動入力ステージを流れるバイア
ス電流および前記出力ステージを流れるバイアス電流を
共に低減または停止することによって行う。この場合、
各ステージに接続されている負荷の寄生容量は放電され
るが、低消費電力化の効果が大きい。
前記Ｈ側出力用オペアンプおよび前記Ｌ側出力用オペア
ンプは差動入力ステージおよび出力ステージから成り、
前記バイアス電流制御部は、前記Ｈ側出力用オペアンプ
および前記Ｌ側出力用オペアンプの各々に対するバイア
ス電流の制御を、前記差動入力ステージを流れるバイア
ス電流および前記出力ステージを流れるバイアス電流を
共に低減または停止することによって行う。この場合、
各ステージに接続されている負荷の寄生容量は放電され
るが、低消費電力化の効果が大きい。
【００１１】また、本発明に係る駆動電圧制御装置は、
前記タイミング制御部は、前記出力スイッチが一方のオ
ペアンプから他方のオペアンプへと前記負荷との接続を
切り替える際に、前記負荷が前記Ｈ側出力用オペアンプ
および前記Ｌ側出力用オペアンプのいずれのオペアンプ
にも接続されない所定時間の出力スイッチ切替期間を挟
んで切り替えを行うよう、前記出力スイッチの切替タイ
ミングを制御する。したがって、各オペアンプの出力端
子同士が短絡するのを防止することができる。
前記タイミング制御部は、前記出力スイッチが一方のオ
ペアンプから他方のオペアンプへと前記負荷との接続を
切り替える際に、前記負荷が前記Ｈ側出力用オペアンプ
および前記Ｌ側出力用オペアンプのいずれのオペアンプ
にも接続されない所定時間の出力スイッチ切替期間を挟
んで切り替えを行うよう、前記出力スイッチの切替タイ
ミングを制御する。したがって、各オペアンプの出力端
子同士が短絡するのを防止することができる。
【００１２】また、本発明に係る駆動電圧制御装置は、
負荷を交流化駆動するための駆動電圧を制御する駆動電
圧制御装置であって、無負荷状態でも発振しない位相補
償条件を設定可能なＣＲ回路を含む複数系統のＣＲ回路
から成る位相補償回路を有し、Ｈ側の駆動電圧を出力す
るＨ側出力用オペアンプおよびＬ側の駆動電圧を出力す
るＬ側出力用オペアンプと、前記負荷と前記Ｈ側出力用
オペアンプまたは前記Ｌ側出力用オペアンプとの接続を
所定のタイミングで交互に切り替える出力スイッチと、
前記出力スイッチの切替タイミングを制御するタイミン
グ制御部と、前記負荷が接続されていない状態のオペア
ンプに対して、前記位相補償回路内の複数系統のＣＲ回
路の中から前記発振しない位相補償条件を設定可能なＣ
Ｒ回路を、前記切替タイミングに基づいて選択するよう
前記位相補償回路を制御する位相補償回路制御部と、を
備えたものである。したがって、負荷が接続されていな
いオペアンプの発振を防止して、当該オペアンプが安定
して動作することができる。
負荷を交流化駆動するための駆動電圧を制御する駆動電
圧制御装置であって、無負荷状態でも発振しない位相補
償条件を設定可能なＣＲ回路を含む複数系統のＣＲ回路
から成る位相補償回路を有し、Ｈ側の駆動電圧を出力す
るＨ側出力用オペアンプおよびＬ側の駆動電圧を出力す
るＬ側出力用オペアンプと、前記負荷と前記Ｈ側出力用
オペアンプまたは前記Ｌ側出力用オペアンプとの接続を
所定のタイミングで交互に切り替える出力スイッチと、
前記出力スイッチの切替タイミングを制御するタイミン
グ制御部と、前記負荷が接続されていない状態のオペア
ンプに対して、前記位相補償回路内の複数系統のＣＲ回
路の中から前記発振しない位相補償条件を設定可能なＣ
Ｒ回路を、前記切替タイミングに基づいて選択するよう
前記位相補償回路を制御する位相補償回路制御部と、を
備えたものである。したがって、負荷が接続されていな
いオペアンプの発振を防止して、当該オペアンプが安定
して動作することができる。
【００１３】また、本発明に係る駆動電圧制御装置は、
負荷を交流化駆動するための駆動電圧を制御する駆動電
圧制御装置であって、差動入力ステージおよび出力ステ
ージから成り、Ｈ側の駆動電圧を出力するＨ側出力用オ
ペアンプおよびＬ側の駆動電圧を出力するＬ側出力用オ
ペアンプと、前記Ｈ側出力用オペアンプおよび前記Ｌ側
出力用オペアンプに対して、各オペアンプの出力ステー
ジを流れるバイアス電流を所定のタイミングで所定期間
停止するよう制御するバイアス電流制御部と、前記バイ
アス電流制御部のバイアス電流を制御するタイミングを
制御するタイミング制御部と、を備えたものである。し
たがって、負荷とオペアンプとの接続を切り替えるため
のスイッチを設ける必要がないため、実装面積を小さく
できる。また、出力をオフするとオペアンプは増幅回路
として機能しなくなるため、発振することができなくな
る。
負荷を交流化駆動するための駆動電圧を制御する駆動電
圧制御装置であって、差動入力ステージおよび出力ステ
ージから成り、Ｈ側の駆動電圧を出力するＨ側出力用オ
ペアンプおよびＬ側の駆動電圧を出力するＬ側出力用オ
ペアンプと、前記Ｈ側出力用オペアンプおよび前記Ｌ側
出力用オペアンプに対して、各オペアンプの出力ステー
ジを流れるバイアス電流を所定のタイミングで所定期間
停止するよう制御するバイアス電流制御部と、前記バイ
アス電流制御部のバイアス電流を制御するタイミングを
制御するタイミング制御部と、を備えたものである。し
たがって、負荷とオペアンプとの接続を切り替えるため
のスイッチを設ける必要がないため、実装面積を小さく
できる。また、出力をオフするとオペアンプは増幅回路
として機能しなくなるため、発振することができなくな
る。
【００１４】また、本発明に係る電圧変換装置は、一定
電圧を発生する電圧源と、負帰還回路に可変抵抗を備
え、前記電圧源の出力電圧の振幅を調整するオペアンプ
と、前記オペアンプの出力電圧を高電圧に変換するカレ
ントミラー回路と、を備え、前記オペアンプは低耐圧用
トランジスタから構成された低電圧系オペアンプであ
る。低電圧系オペアンプは、高耐圧トランジスタでは必
要な高耐圧化のための抵抗成分がない低耐圧トランジス
タで構成できるため、高耐圧トランジスタから構成され
る高電圧系オペアンプと比較して、その実装面積は小さ
く消費電力も小さい。したがって、当該装置の実装面積
を小さくできると共に低消費電力化も実現できる。
電圧を発生する電圧源と、負帰還回路に可変抵抗を備
え、前記電圧源の出力電圧の振幅を調整するオペアンプ
と、前記オペアンプの出力電圧を高電圧に変換するカレ
ントミラー回路と、を備え、前記オペアンプは低耐圧用
トランジスタから構成された低電圧系オペアンプであ
る。低電圧系オペアンプは、高耐圧トランジスタでは必
要な高耐圧化のための抵抗成分がない低耐圧トランジス
タで構成できるため、高耐圧トランジスタから構成され
る高電圧系オペアンプと比較して、その実装面積は小さ
く消費電力も小さい。したがって、当該装置の実装面積
を小さくできると共に低消費電力化も実現できる。
【００１５】また、本発明に係る電圧変換装置は、前記
カレントミラー回路の入力側のトランジスタへの過電圧
の印加を防止するクランプ回路を備えたものである。
カレントミラー回路の入力側のトランジスタへの過電圧
の印加を防止するクランプ回路を備えたものである。
【００１６】さらに、本発明に係る駆動電圧制御装置
は、請求項８または９に記載の電圧変換装置を備え、前
記電圧変換装置は出力電圧を前記Ｈ側出力用オペアンプ
およびＬ側出力用オペアンプの少なくともいずれか一方
の設定電圧として印加するものである。
は、請求項８または９に記載の電圧変換装置を備え、前
記電圧変換装置は出力電圧を前記Ｈ側出力用オペアンプ
およびＬ側出力用オペアンプの少なくともいずれか一方
の設定電圧として印加するものである。
【００１７】
【発明の実施の形態】以下、本発明に係る駆動電圧制御
装置の実施の形態について詳細に説明する。図１は、本
発明の一実施形態に係る駆動電圧制御装置を示す回路構
成図である。同図に示すように、本実施形態の駆動電圧
制御装置は、出力スイッチ１０１と、Ｈ側出力用オペア
ンプOPVcomHと、Ｌ側出力用オペアンプOPVcomLと、特許
請求の範囲の電圧変換装置に該当する設定電圧発生部１
０３と、バイアス電流制御部１０５と、タイミング制御
部１０７とを備えて構成されている。当該装置は、出力
スイッチ１０１を切り替えることによってＨ側出力用オ
ペアンプOPVcomHまたはＬ側出力用オペアンプOPVcomLの
いずれかを液晶表示パネル等の負荷に接続し、当該負荷
を交流化駆動する駆動電圧（交番電圧）Vcomを供給す
る。
装置の実施の形態について詳細に説明する。図１は、本
発明の一実施形態に係る駆動電圧制御装置を示す回路構
成図である。同図に示すように、本実施形態の駆動電圧
制御装置は、出力スイッチ１０１と、Ｈ側出力用オペア
ンプOPVcomHと、Ｌ側出力用オペアンプOPVcomLと、特許
請求の範囲の電圧変換装置に該当する設定電圧発生部１
０３と、バイアス電流制御部１０５と、タイミング制御
部１０７とを備えて構成されている。当該装置は、出力
スイッチ１０１を切り替えることによってＨ側出力用オ
ペアンプOPVcomHまたはＬ側出力用オペアンプOPVcomLの
いずれかを液晶表示パネル等の負荷に接続し、当該負荷
を交流化駆動する駆動電圧（交番電圧）Vcomを供給す
る。
【００１８】但し、本実施形態の駆動電圧制御装置は、
従来のように、負荷に接続されていないオペアンプ（以
下「非選択オペアンプ」という。）の発振を防止するコ
ンデンサ（安定化容量）を備えていないが、非選択オペ
アンプのバイアス電流を制御して電圧利得を低下させる
ことで発振状態を回避している。また、本実施形態で
は、Ｌ側出力用オペアンプOPVcomLの非反転入力端子
（＋端子）に印加される設定電圧VrefLが、設定電圧発
生部１０３から供給される。
従来のように、負荷に接続されていないオペアンプ（以
下「非選択オペアンプ」という。）の発振を防止するコ
ンデンサ（安定化容量）を備えていないが、非選択オペ
アンプのバイアス電流を制御して電圧利得を低下させる
ことで発振状態を回避している。また、本実施形態で
は、Ｌ側出力用オペアンプOPVcomLの非反転入力端子
（＋端子）に印加される設定電圧VrefLが、設定電圧発
生部１０３から供給される。
【００１９】以下、本実施形態の駆動電圧制御装置が有
する各構成要素について詳細に説明する。まず、出力ス
イッチ１０１は、タイミング制御部１０７によって制御
されたタイミングでＨ側出力用オペアンプOPVcomHおよ
びＬ側出力用オペアンプOPVcomLの出力を切り替えるも
のであり、トランスファーゲートによって構成されたス
イッチSW1，SW2を備えている。出力スイッチ１０１は、
スイッチSW1をオンしてスイッチSW2をオフすると、Ｈ側
出力用オペアンプOPVcomH側に切り替わって当該装置は
駆動電圧VcomHを出力する。一方、スイッチSW2をオンし
てスイッチSW1をオフすると、Ｌ側出力用オペアンプOPV
comL側に切り替わって駆動電圧VcomLを出力する。な
お、トランスファーゲートによって構成される出力スイ
ッチ１０１は、高い電流出力を実現するためにＷ／Ｌ比
を大きくとって低抵抗化（低インピーダンス）している
が、その反面、寄生容量が大きくなっている。
する各構成要素について詳細に説明する。まず、出力ス
イッチ１０１は、タイミング制御部１０７によって制御
されたタイミングでＨ側出力用オペアンプOPVcomHおよ
びＬ側出力用オペアンプOPVcomLの出力を切り替えるも
のであり、トランスファーゲートによって構成されたス
イッチSW1，SW2を備えている。出力スイッチ１０１は、
スイッチSW1をオンしてスイッチSW2をオフすると、Ｈ側
出力用オペアンプOPVcomH側に切り替わって当該装置は
駆動電圧VcomHを出力する。一方、スイッチSW2をオンし
てスイッチSW1をオフすると、Ｌ側出力用オペアンプOPV
comL側に切り替わって駆動電圧VcomLを出力する。な
お、トランスファーゲートによって構成される出力スイ
ッチ１０１は、高い電流出力を実現するためにＷ／Ｌ比
を大きくとって低抵抗化（低インピーダンス）している
が、その反面、寄生容量が大きくなっている。
【００２０】次に、Ｈ側出力用オペアンプOPVcomHおよ
びＬ側出力用オペアンプOPVcomLについて説明する。Ｈ
側出力用オペアンプOPVcomHおよびＬ側出力用オペアン
プOPVcomLは、液晶表示パネル等の負荷に駆動電圧Vcom
H，VcomLを供給するものであり、ぞれぞれ負帰還接続さ
れている。各オペアンプの非反転入力端子（＋端子）に
はそれぞれ設定電圧が印加され、Ｈ側出力用オペアンプ
OPVcomHには設定電圧VrefHが、Ｌ側出力用オペアンプOP
VcomLには設定電圧VrefLが印加される。また、各オペア
ンプのバイアス電流はバイアス電流制御部１０５によっ
て制御され、そのタイミングは出力スイッチ１０１の切
替タイミングに同期している。
びＬ側出力用オペアンプOPVcomLについて説明する。Ｈ
側出力用オペアンプOPVcomHおよびＬ側出力用オペアン
プOPVcomLは、液晶表示パネル等の負荷に駆動電圧Vcom
H，VcomLを供給するものであり、ぞれぞれ負帰還接続さ
れている。各オペアンプの非反転入力端子（＋端子）に
はそれぞれ設定電圧が印加され、Ｈ側出力用オペアンプ
OPVcomHには設定電圧VrefHが、Ｌ側出力用オペアンプOP
VcomLには設定電圧VrefLが印加される。また、各オペア
ンプのバイアス電流はバイアス電流制御部１０５によっ
て制御され、そのタイミングは出力スイッチ１０１の切
替タイミングに同期している。
【００２１】図２に、（ａ）Ｈ側出力用オペアンプOPVc
omHおよび（ｂ）Ｌ側出力用オペアンプOPVcomLの内部回
路図を示す。各オペアンプは、比較的大きな駆動電圧が
必要される負荷にも電圧を供給できるよう高耐圧トラン
ジスタから構成された高電圧系オペアンプであり、高い
駆動電圧VcomＨ，VcomLを負荷に供給するため高い設定
電圧VrefH，VrefLが印加される。また、同図に示すよう
に、各オペアンプは差動入力ステージ２０１と出力ステ
ージ２０３の２ステージに分けることができる。図１に
示したように、出力ステージ２０３にはトランスファー
ゲートで構成される出力スイッチ１０１が接続され、Ｌ
側出力用オペアンプOPVvomLの差動入力ステージ２０１
には設定電圧発生部１０３が接続される。
omHおよび（ｂ）Ｌ側出力用オペアンプOPVcomLの内部回
路図を示す。各オペアンプは、比較的大きな駆動電圧が
必要される負荷にも電圧を供給できるよう高耐圧トラン
ジスタから構成された高電圧系オペアンプであり、高い
駆動電圧VcomＨ，VcomLを負荷に供給するため高い設定
電圧VrefH，VrefLが印加される。また、同図に示すよう
に、各オペアンプは差動入力ステージ２０１と出力ステ
ージ２０３の２ステージに分けることができる。図１に
示したように、出力ステージ２０３にはトランスファー
ゲートで構成される出力スイッチ１０１が接続され、Ｌ
側出力用オペアンプOPVvomLの差動入力ステージ２０１
には設定電圧発生部１０３が接続される。
【００２２】次に、設定電圧発生部１０３について説明
する。設定電圧発生部１０３は、電圧源VBと、Ｌ電圧設
定用オペアンプOPVrefと、可変抵抗Rvと、高耐圧トラン
ジスタで構成されたカレントミラー回路１５１と、クラ
ンプ回路１５３と、低耐圧トランジスタTr1，Tr2とを有
しており、Ｌ側出力用オペアンプOPVcomLの非反転入力
端子（＋端子）に供給される設定電圧VrefLを発生する
ものである。
する。設定電圧発生部１０３は、電圧源VBと、Ｌ電圧設
定用オペアンプOPVrefと、可変抵抗Rvと、高耐圧トラン
ジスタで構成されたカレントミラー回路１５１と、クラ
ンプ回路１５３と、低耐圧トランジスタTr1，Tr2とを有
しており、Ｌ側出力用オペアンプOPVcomLの非反転入力
端子（＋端子）に供給される設定電圧VrefLを発生する
ものである。
【００２３】以下、設定電圧発生部１０３が有する各構
成要素について説明する。まず、電圧源VBは、Ｌ側出力
用オペアンプOPVcomLに印加される設定電圧VrefLよりも
低い基準電圧Vrefを、Ｌ電圧設定用オペアンプOPVrefの
非反転入力端子（＋端子）に供給するものである。ま
た、Ｌ電圧設定用オペアンプOPVrefは、可変抵抗Rvを介
して負帰還接続されており、可変抵抗Rvの抵抗値に応じ
て出力電流を調整するものである。
成要素について説明する。まず、電圧源VBは、Ｌ側出力
用オペアンプOPVcomLに印加される設定電圧VrefLよりも
低い基準電圧Vrefを、Ｌ電圧設定用オペアンプOPVrefの
非反転入力端子（＋端子）に供給するものである。ま
た、Ｌ電圧設定用オペアンプOPVrefは、可変抵抗Rvを介
して負帰還接続されており、可変抵抗Rvの抵抗値に応じ
て出力電流を調整するものである。
【００２４】特に、本実施形態では、上述したように、
電圧源VBが発生する基準電圧Vrefが設定電圧VrefLより
も低いため、Ｌ電圧設定用オペアンプOPVrefには低電圧
系オペアンプが用いられる。低電圧系オペアンプは、高
耐圧トランジスタでは必要な高耐圧化のため、トランジ
スタのチャネル領域に直接高電圧が印加されないように
するための抵抗成分がない低耐圧トランジスタで構成で
きるため、Ｈ側出力用オペアンプOPVcomHやＬ側出力用
オペアンプOPVcomLのように高耐圧トランジスタから構
成される高電圧系オペアンプと比較して、その実装面積
は小さく消費電力も小さい。
電圧源VBが発生する基準電圧Vrefが設定電圧VrefLより
も低いため、Ｌ電圧設定用オペアンプOPVrefには低電圧
系オペアンプが用いられる。低電圧系オペアンプは、高
耐圧トランジスタでは必要な高耐圧化のため、トランジ
スタのチャネル領域に直接高電圧が印加されないように
するための抵抗成分がない低耐圧トランジスタで構成で
きるため、Ｈ側出力用オペアンプOPVcomHやＬ側出力用
オペアンプOPVcomLのように高耐圧トランジスタから構
成される高電圧系オペアンプと比較して、その実装面積
は小さく消費電力も小さい。
【００２５】また、カレントミラー回路１５１は、入力
側のトランジスタを流れる電流を出力側のトランジスタ
に伝播し、当該出力側のトランジスタを流れる電流を抵
抗Rに印加することでＬ側出力用オペアンプOPVcomLの非
反転入力端子（＋端子）に設定電圧VrefLを印加するも
のである。なお、電圧変換の逓倍比率は、分圧で抵抗値
を変えて逓倍の比率を変えることによって調整すること
ができる。また、カレントミラー回路１５１を構成する
入力側のトランジスタには低耐圧用トランジスタが用い
られ、出力側のトランジスタには高耐圧用トランジスタ
が用いられる。
側のトランジスタを流れる電流を出力側のトランジスタ
に伝播し、当該出力側のトランジスタを流れる電流を抵
抗Rに印加することでＬ側出力用オペアンプOPVcomLの非
反転入力端子（＋端子）に設定電圧VrefLを印加するも
のである。なお、電圧変換の逓倍比率は、分圧で抵抗値
を変えて逓倍の比率を変えることによって調整すること
ができる。また、カレントミラー回路１５１を構成する
入力側のトランジスタには低耐圧用トランジスタが用い
られ、出力側のトランジスタには高耐圧用トランジスタ
が用いられる。
【００２６】また、クランプ回路１５３は、カレントミ
ラー回路１５１の入力トランジスタのドレイン側に接続
された高耐圧トランジスタであり、そのゲートは接地さ
れている。当該クランプ回路１５３により、カレントミ
ラー回路１５１へのドレイン電圧が低下することでクラ
ンプ回路１５３の上の低耐圧トランジスタTr1へ過電圧
が印加されるのを防止することができる。
ラー回路１５１の入力トランジスタのドレイン側に接続
された高耐圧トランジスタであり、そのゲートは接地さ
れている。当該クランプ回路１５３により、カレントミ
ラー回路１５１へのドレイン電圧が低下することでクラ
ンプ回路１５３の上の低耐圧トランジスタTr1へ過電圧
が印加されるのを防止することができる。
【００２７】次に、バイアス電流制御部１０５について
説明する。バイアス電流制御部１０５は、Ｈ側出力用オ
ペアンプOPVcomHおよびＬ側出力用オペアンプOPVcomLの
バイアス電流を、タイミング制御部１０７によって決定
されたタイミングに基づいて制御するものである。ま
た、実際にバイアス電流が制御されるオペアンプは、出
力スイッチ１０１を介して負荷が接続されていない非選
択オペアンプである。本実施形態の駆動電圧制御装置に
は、従来のように発振防止用のコンデンサ（安定化容
量）が設けられていないため、バイアス電流を制御して
電圧利得を下げることにより非選択オペアンプの発振状
態を回避している。
説明する。バイアス電流制御部１０５は、Ｈ側出力用オ
ペアンプOPVcomHおよびＬ側出力用オペアンプOPVcomLの
バイアス電流を、タイミング制御部１０７によって決定
されたタイミングに基づいて制御するものである。ま
た、実際にバイアス電流が制御されるオペアンプは、出
力スイッチ１０１を介して負荷が接続されていない非選
択オペアンプである。本実施形態の駆動電圧制御装置に
は、従来のように発振防止用のコンデンサ（安定化容
量）が設けられていないため、バイアス電流を制御して
電圧利得を下げることにより非選択オペアンプの発振状
態を回避している。
【００２８】以下、バイアス電流の制御に関して詳細に
説明する。上述したように、Ｈ側出力用オペアンプOPVc
omHおよびＬ側出力用オペアンプOPVcomLは差動入力ステ
ージと出力ステージの２ステージで構成されるが、バイ
アス電流制御部１０５は、（ａ）差動入力ステージのみ
制限する方式と、（ｂ）出力ステージのみ制限する方式
と、（ｃ）２ステージ制限する方式の３つの方式があ
る。
説明する。上述したように、Ｈ側出力用オペアンプOPVc
omHおよびＬ側出力用オペアンプOPVcomLは差動入力ステ
ージと出力ステージの２ステージで構成されるが、バイ
アス電流制御部１０５は、（ａ）差動入力ステージのみ
制限する方式と、（ｂ）出力ステージのみ制限する方式
と、（ｃ）２ステージ制限する方式の３つの方式があ
る。
【００２９】（ａ）差動入力ステージのみ制限する方式
この場合、差動入力ステージを流れるバイアス電流が低
減または停止するよう制御される。このとき、出力ステ
ージにはバイアス電流が流れている。出力ステージは、
液晶パネルや出力スイッチといった大負荷を駆動するた
め、比較的大きなＷ／Ｌサイズを備えている。このた
め、出力トランジスタには大きな寄生容量があり、出力
ステージのバイアス電流が停止すると、通常動作する場
合に寄生容量への充電に時間がかかり、動作速度が低下
する。このため、差動入力ステージのバイアス電流のみ
低減または停止することでオペアンプの電圧利得が低下
し、また周波数補償の条件が安定化するため、発振しに
くくなる。
減または停止するよう制御される。このとき、出力ステ
ージにはバイアス電流が流れている。出力ステージは、
液晶パネルや出力スイッチといった大負荷を駆動するた
め、比較的大きなＷ／Ｌサイズを備えている。このた
め、出力トランジスタには大きな寄生容量があり、出力
ステージのバイアス電流が停止すると、通常動作する場
合に寄生容量への充電に時間がかかり、動作速度が低下
する。このため、差動入力ステージのバイアス電流のみ
低減または停止することでオペアンプの電圧利得が低下
し、また周波数補償の条件が安定化するため、発振しに
くくなる。
【００３０】図３に、当該方式を実現するためのＬ側出
力用オペアンプOPVcomLの回路図を示す。同図に示すよ
うに、Ｌ側出力用オペアンプOPVcomLは、バイアス電流
低減回路３０１を差動入力ステージ側に備えて構成され
る。バイアス電流低減回路３０１は、インバータおよび
複数のトランジスタから構成され、バイアス電流制御部
１０５から送られたsave信号によってバイアス電流が低
減するよう動作し、off信号によってバイアス電流を停
止するよう動作するものである。なお、Ｈ側出力用オペ
アンプOPVcomHも、バイアス電流低減回路３０１を差動
入力ステージ側に備えた同様の構成である。また、バイ
アス電流の低減および停止を組み合わせた方式ではな
く、停止だけするといった方式であっても良い。
力用オペアンプOPVcomLの回路図を示す。同図に示すよ
うに、Ｌ側出力用オペアンプOPVcomLは、バイアス電流
低減回路３０１を差動入力ステージ側に備えて構成され
る。バイアス電流低減回路３０１は、インバータおよび
複数のトランジスタから構成され、バイアス電流制御部
１０５から送られたsave信号によってバイアス電流が低
減するよう動作し、off信号によってバイアス電流を停
止するよう動作するものである。なお、Ｈ側出力用オペ
アンプOPVcomHも、バイアス電流低減回路３０１を差動
入力ステージ側に備えた同様の構成である。また、バイ
アス電流の低減および停止を組み合わせた方式ではな
く、停止だけするといった方式であっても良い。
【００３１】（ｂ）出力ステージのみ制限する方式
この場合、出力ステージを流れるバイアス電流が増加す
るよう制御される。このとき、差動入力ステージにはバ
イアス電流が流れているため、差動入力ステージに接続
されているカレントミラー回路１５１が有する寄生容量
の放電が回避される。無負荷での２ステージオペアンプ
の伝達関数には、２種類のポール周波数が存在する。差
動入力ステージは低いポール周波数、出力ステージは高
いポール周波数を決めている。出力ステージのバイアス
電流を増加すると、出力ステージのインピーダンスが低
下し、高いポール周波数がより高く移動する。これによ
り、位相が変化する周波数がより高くなり制御理論によ
り位相マージンが大きくなることで発振防止が図れる。
但し、カレントミラー回路１５１はオペアンプのスルー
レートを決定する重要な負荷条件であるため、カレント
ミラー回路１５１の放電が行われると動作開始時立ち上
がり、立ち下がり時間が制約される。
るよう制御される。このとき、差動入力ステージにはバ
イアス電流が流れているため、差動入力ステージに接続
されているカレントミラー回路１５１が有する寄生容量
の放電が回避される。無負荷での２ステージオペアンプ
の伝達関数には、２種類のポール周波数が存在する。差
動入力ステージは低いポール周波数、出力ステージは高
いポール周波数を決めている。出力ステージのバイアス
電流を増加すると、出力ステージのインピーダンスが低
下し、高いポール周波数がより高く移動する。これによ
り、位相が変化する周波数がより高くなり制御理論によ
り位相マージンが大きくなることで発振防止が図れる。
但し、カレントミラー回路１５１はオペアンプのスルー
レートを決定する重要な負荷条件であるため、カレント
ミラー回路１５１の放電が行われると動作開始時立ち上
がり、立ち下がり時間が制約される。
【００３２】図４に、当該方式を実現するためのＬ側出
力用オペアンプOPVcomLの回路図を示す。同図に示すよ
うに、Ｌ側出力用オペアンプOPVcomLは、バイアス電流
増加回路４０１を出力ステージ側に備えて構成される。
バイアス電流増加回路４０１は、インバータおよび複数
のトランジスタから構成され、バイアス電流制御部１０
５から送られたboost信号によってバイアス電流が増加
するよう動作するものである。なお、Ｈ側出力用オペア
ンプOPVcomHも、バイアス電流増加回路４０１を出力ス
テージ側に備えた同様の構成である。
力用オペアンプOPVcomLの回路図を示す。同図に示すよ
うに、Ｌ側出力用オペアンプOPVcomLは、バイアス電流
増加回路４０１を出力ステージ側に備えて構成される。
バイアス電流増加回路４０１は、インバータおよび複数
のトランジスタから構成され、バイアス電流制御部１０
５から送られたboost信号によってバイアス電流が増加
するよう動作するものである。なお、Ｈ側出力用オペア
ンプOPVcomHも、バイアス電流増加回路４０１を出力ス
テージ側に備えた同様の構成である。
【００３３】（ｃ）２ステージ制限する方式
この場合、差動入力ステージおよび出力ステージを流れ
るバイアス電流が共に停止するよう制御される。このと
き、各ステージに接続されている負荷の寄生容量は放電
されるが、低消費電力化の効果が最も大きくなるため、
解像度が小さく動作速度の遅い液晶表示パネル等では消
費電力と動作速度の性能が高く維持されることとなる。
るバイアス電流が共に停止するよう制御される。このと
き、各ステージに接続されている負荷の寄生容量は放電
されるが、低消費電力化の効果が最も大きくなるため、
解像度が小さく動作速度の遅い液晶表示パネル等では消
費電力と動作速度の性能が高く維持されることとなる。
【００３４】図５に、当該方式を実現するためのＬ側出
力用オペアンプOPVcomLの回路図を示す。同図に示すよ
うに、Ｌ側出力用オペアンプOPVcomLは、バイアス電流
停止回路５０１を差動入力ステージ側に備えて構成され
る。バイアス電流停止回路５０１は、インバータおよび
トランジスタから構成され、バイアス電流制御部１０５
から送られたoff信号によってバイアス電流が停止する
よう動作するものである。なお、Ｈ側出力用オペアンプ
OPVcomHも、バイアス電流停止回路５０１を差動入力ス
テージ側に備えた同様の構成である。また、バイアス電
流の停止だけでなく低減と停止を組み合わせた方式でも
良い。
力用オペアンプOPVcomLの回路図を示す。同図に示すよ
うに、Ｌ側出力用オペアンプOPVcomLは、バイアス電流
停止回路５０１を差動入力ステージ側に備えて構成され
る。バイアス電流停止回路５０１は、インバータおよび
トランジスタから構成され、バイアス電流制御部１０５
から送られたoff信号によってバイアス電流が停止する
よう動作するものである。なお、Ｈ側出力用オペアンプ
OPVcomHも、バイアス電流停止回路５０１を差動入力ス
テージ側に備えた同様の構成である。また、バイアス電
流の停止だけでなく低減と停止を組み合わせた方式でも
良い。
【００３５】以上は、Ｈ側出力用オペアンプOPVcomHお
よびＬ側出力用オペアンプOPVcomLのバイアス電流の制
限に関する説明であったが、バイアス電流制御部１０５
は、設定電圧発生部１０３内にあるＬ電圧設定用オペア
ンプOPVrefのバイアス電流を停止するよう制御しても良
い。液晶表示パネル等の負荷を搭載した携帯電話等がス
タンバイモードやスリープモードとなったときには、Ｈ
側出力用オペアンプOPVcomHおよびＬ側出力用オペアン
プOPVcomLのみならず、Ｌ電圧設定用オペアンプOPVref
も動作し続ける必要はない。したがって、バイアス電流
制御部１０５は、Vset#off信号をＬ電圧設定用オペアン
プOPVrefに供給することによって、Ｌ電圧設定用オペア
ンプOPVrefのバイアス電流を停止する。
よびＬ側出力用オペアンプOPVcomLのバイアス電流の制
限に関する説明であったが、バイアス電流制御部１０５
は、設定電圧発生部１０３内にあるＬ電圧設定用オペア
ンプOPVrefのバイアス電流を停止するよう制御しても良
い。液晶表示パネル等の負荷を搭載した携帯電話等がス
タンバイモードやスリープモードとなったときには、Ｈ
側出力用オペアンプOPVcomHおよびＬ側出力用オペアン
プOPVcomLのみならず、Ｌ電圧設定用オペアンプOPVref
も動作し続ける必要はない。したがって、バイアス電流
制御部１０５は、Vset#off信号をＬ電圧設定用オペアン
プOPVrefに供給することによって、Ｌ電圧設定用オペア
ンプOPVrefのバイアス電流を停止する。
【００３６】次に、タイミング制御部１０７について説
明する。タイミング制御部１０７は、Ｈ側出力用オペア
ンプOPVcomHおよびＬ側出力用オペアンプOPVcomLの出力
を切り替える出力スイッチ１０１の切替タイミングを制
御するものである。なお、切替タイミングの設定は、レ
ジスタ設定手段からの信号または外部信号に応じて行わ
れる。また、タイミング制御部１０７によって決定され
たタイミングはバイアス電流制御部１０５に通知され
る。
明する。タイミング制御部１０７は、Ｈ側出力用オペア
ンプOPVcomHおよびＬ側出力用オペアンプOPVcomLの出力
を切り替える出力スイッチ１０１の切替タイミングを制
御するものである。なお、切替タイミングの設定は、レ
ジスタ設定手段からの信号または外部信号に応じて行わ
れる。また、タイミング制御部１０７によって決定され
たタイミングはバイアス電流制御部１０５に通知され
る。
【００３７】以下、タイミング制御部１０７によって決
定されたタイミングで駆動する本実施形態の駆動電圧制
御装置の動作について詳細に説明する。なお、Ｈ側出力
用オペアンプOPVcomHおよびＬ側出力用オペアンプOPVco
mLは、バイアス電流制御部１０５からの制御によって、
バイアス電流が通常に流れる「通常モード」、低減され
たバイアス電流が流れる「小モード」、バイアス電流が
停止した「オフモード」の３モードになり得る。
定されたタイミングで駆動する本実施形態の駆動電圧制
御装置の動作について詳細に説明する。なお、Ｈ側出力
用オペアンプOPVcomHおよびＬ側出力用オペアンプOPVco
mLは、バイアス電流制御部１０５からの制御によって、
バイアス電流が通常に流れる「通常モード」、低減され
たバイアス電流が流れる「小モード」、バイアス電流が
停止した「オフモード」の３モードになり得る。
【００３８】まず、Ｌ側出力用オペアンプOPVcomLから
Ｈ側出力用オペアンプOPVcomHへ切り替わる際の、ま
た、Ｈ側出力用オペアンプOPVcomHからＬ側出力用オペ
アンプOPVcomLへ切り替わる際の出力スイッチ１０１の
動作、バイアス電流制御部１０５から送られる信号およ
び駆動電圧Vcomのタイミングについて、図６を参照して
説明する。同図に示すように、負荷がＬ側出力用オペア
ンプOPVcomLに接続されている状態において、出力スイ
ッチ１０１がＨ側出力用オペアンプOPVcomH側に切り替
わる、すなわちスイッチSW1がオン状態になると、バイ
アス電流制御部１０５はＨ側出力用オペアンプOPVcomH
に送っていたoff信号を停止するため、駆動電圧VcomはV
comLからVcomHへと遷移してＨ側出力用オペアンプOPVco
mHは通常モードになる。
Ｈ側出力用オペアンプOPVcomHへ切り替わる際の、ま
た、Ｈ側出力用オペアンプOPVcomHからＬ側出力用オペ
アンプOPVcomLへ切り替わる際の出力スイッチ１０１の
動作、バイアス電流制御部１０５から送られる信号およ
び駆動電圧Vcomのタイミングについて、図６を参照して
説明する。同図に示すように、負荷がＬ側出力用オペア
ンプOPVcomLに接続されている状態において、出力スイ
ッチ１０１がＨ側出力用オペアンプOPVcomH側に切り替
わる、すなわちスイッチSW1がオン状態になると、バイ
アス電流制御部１０５はＨ側出力用オペアンプOPVcomH
に送っていたoff信号を停止するため、駆動電圧VcomはV
comLからVcomHへと遷移してＨ側出力用オペアンプOPVco
mHは通常モードになる。
【００３９】バイアス電流制御部１０５は、駆動電圧が
VcomHレベルとなる所定時間後にＨ側出力用オペアンプO
PVcomHへsave信号を送るため、Ｈ側出力用オペアンプOP
VcomHのバイアス電流IbHは低減してＨ側出力用オペアン
プOPVcomHは小モードとなり、駆動電圧VcomはVcomHレ
ベルを維持する。次に、所定時間後にバイアス電流制御
部１０５がＨ側出力用オペアンプOPVcomHへ送っていたs
ave信号を停止してoff信号を送るため、バイアス電流Ib
Hは停止し、Ｈ側出力用オペアンプOPVcomHはオフモー
ドとなる。なお、オフモードとなっても駆動電圧は、出
力端子部に接続される負荷容量と寄生容量が出力電圧を
保持するため、VcomHのままである。また、Ｈ側出力用
オペアンプOPVcomHにoff信号が送られると同時に、バイ
アス電流制御部１０５はＬ側出力用オペアンプOPVcomL
に送っていたoff信号を停止する。
VcomHレベルとなる所定時間後にＨ側出力用オペアンプO
PVcomHへsave信号を送るため、Ｈ側出力用オペアンプOP
VcomHのバイアス電流IbHは低減してＨ側出力用オペアン
プOPVcomHは小モードとなり、駆動電圧VcomはVcomHレ
ベルを維持する。次に、所定時間後にバイアス電流制御
部１０５がＨ側出力用オペアンプOPVcomHへ送っていたs
ave信号を停止してoff信号を送るため、バイアス電流Ib
Hは停止し、Ｈ側出力用オペアンプOPVcomHはオフモー
ドとなる。なお、オフモードとなっても駆動電圧は、出
力端子部に接続される負荷容量と寄生容量が出力電圧を
保持するため、VcomHのままである。また、Ｈ側出力用
オペアンプOPVcomHにoff信号が送られると同時に、バイ
アス電流制御部１０５はＬ側出力用オペアンプOPVcomL
に送っていたoff信号を停止する。
【００４０】Ｈ側出力用オペアンプOPVcomHがオフモー
ドになると、スイッチSW1はオフ状態となる。そして、
所定時間の出力スイッチ切替期間を経過した後、スイ
ッチSW2がオン状態となる。なお、スイッチSW1がオンし
てスイッチSW2がオンするまでの期間が１水平周期であ
る。また、スイッチSW1がオフ状態となってからスイッ
チSW2がオン状態となる前にオペアンプOPVcomHがオフモ
ードとなっても良い。
ドになると、スイッチSW1はオフ状態となる。そして、
所定時間の出力スイッチ切替期間を経過した後、スイ
ッチSW2がオン状態となる。なお、スイッチSW1がオンし
てスイッチSW2がオンするまでの期間が１水平周期であ
る。また、スイッチSW1がオフ状態となってからスイッ
チSW2がオン状態となる前にオペアンプOPVcomHがオフモ
ードとなっても良い。
【００４１】スイッチSW2がオン状態になると駆動電圧V
comはVcomHからVcomLへと遷移して、Ｌ側出力用オペア
ンプOPVcomLは通常モードになる。バイアス電流制御
部１０５は、駆動電圧がVcomLレベルとなる所定時間経
過後にＬ側出力用オペアンプOPVcomLへsave信号を送る
ため、Ｌ側出力用オペアンプOPVcomLのバイアス電流IbL
は低減してＬ側出力用オペアンプOPVcomLは小モード
となり、駆動電圧VcomはVcomLレベルを維持する。
comはVcomHからVcomLへと遷移して、Ｌ側出力用オペア
ンプOPVcomLは通常モードになる。バイアス電流制御
部１０５は、駆動電圧がVcomLレベルとなる所定時間経
過後にＬ側出力用オペアンプOPVcomLへsave信号を送る
ため、Ｌ側出力用オペアンプOPVcomLのバイアス電流IbL
は低減してＬ側出力用オペアンプOPVcomLは小モード
となり、駆動電圧VcomはVcomLレベルを維持する。
【００４２】次に、所定時間後にバイアス電流制御部１
０５がＬ側出力用オペアンプOPVcomLへ送っていたsave
信号を停止してoff信号を送るため、バイアス電流IbLは
停止し、Ｌ側出力用オペアンプOPVcomLはオフモード
となる。なお、オフモードとなっても駆動電圧はVcomL
のままである。また、Ｌ側出力用オペアンプOPVcomLにo
ff信号が送られると同時に、バイアス電流制御部１０５
はＨ側出力用オペアンプOPVcomHに送っていたoff信号を
停止する。
０５がＬ側出力用オペアンプOPVcomLへ送っていたsave
信号を停止してoff信号を送るため、バイアス電流IbLは
停止し、Ｌ側出力用オペアンプOPVcomLはオフモード
となる。なお、オフモードとなっても駆動電圧はVcomL
のままである。また、Ｌ側出力用オペアンプOPVcomLにo
ff信号が送られると同時に、バイアス電流制御部１０５
はＨ側出力用オペアンプOPVcomHに送っていたoff信号を
停止する。
【００４３】Ｌ側出力用オペアンプOPVcomLがオフモー
ドになると、スイッチSW2はオフ状態となる。そして、
所定時間の出力スイッチ切替期間を経過した後、スイ
ッチSW1がオン状態となる。なお、スイッチSW2がオンし
てスイッチSW1がオンするまでの期間が１水平周期であ
る。
ドになると、スイッチSW2はオフ状態となる。そして、
所定時間の出力スイッチ切替期間を経過した後、スイ
ッチSW1がオン状態となる。なお、スイッチSW2がオンし
てスイッチSW1がオンするまでの期間が１水平周期であ
る。
【００４４】このように、Ｈ側出力用オペアンプOPVcom
HおよびＬ側出力用オペアンプOPVcomLは、１水平周期と
びに１水平周期間で通常モード、小モード、オフモード
となり、本実施形態の駆動電圧制御装置は、負荷に対し
て１水平周期を単位として、駆動電圧VcomHまたはVcomL
を負荷に供給する。なお、オフモード後の出力スイッチ
切替期間，は、スイッチSW1，SW2が同時にオン状態
となって各オペアンプOPVcomH，OPVcomLの出力端子同士
が短絡するのを防止するために設けられている。
HおよびＬ側出力用オペアンプOPVcomLは、１水平周期と
びに１水平周期間で通常モード、小モード、オフモード
となり、本実施形態の駆動電圧制御装置は、負荷に対し
て１水平周期を単位として、駆動電圧VcomHまたはVcomL
を負荷に供給する。なお、オフモード後の出力スイッチ
切替期間，は、スイッチSW1，SW2が同時にオン状態
となって各オペアンプOPVcomH，OPVcomLの出力端子同士
が短絡するのを防止するために設けられている。
【００４５】なお、上記説明は、各オペアンプは通常モ
ード、小モード、オフモードの３モードとなり得る場合
について説明したが、通常モードと小モードの２モード
または通常モードとオフモードの２モードであっても良
い。通常モードと小モードの場合のタイミングチャート
を図７に示し、通常モードとオフモードの場合のタイミ
ングチャートを図８に示す。さらに、液晶表示パネル等
の負荷を備えた携帯電話等がスタンバイモード状態また
はスリープモード状態から通常状態に遷移するとき、バ
イアス電流制御部１０５は、設定電圧発生部１０３内の
Ｌ電圧設定用オペアンプOPVrefを駆動する必要がある。
図９に、スタンバイモード状態から通常状態に遷移する
ときのタイミングチャートを示す。
ード、小モード、オフモードの３モードとなり得る場合
について説明したが、通常モードと小モードの２モード
または通常モードとオフモードの２モードであっても良
い。通常モードと小モードの場合のタイミングチャート
を図７に示し、通常モードとオフモードの場合のタイミ
ングチャートを図８に示す。さらに、液晶表示パネル等
の負荷を備えた携帯電話等がスタンバイモード状態また
はスリープモード状態から通常状態に遷移するとき、バ
イアス電流制御部１０５は、設定電圧発生部１０３内の
Ｌ電圧設定用オペアンプOPVrefを駆動する必要がある。
図９に、スタンバイモード状態から通常状態に遷移する
ときのタイミングチャートを示す。
【００４６】以上説明したように、本実施形態の駆動電
圧制御装置は、液晶表示パネル等の負荷が接続されてい
ない非選択オペアンプが安定して動作するために、バイ
アス電流を制限することによって当該非選択オペアンプ
が発振しないよう制御している。したがって、従来設け
られていた発振防止のためのコンデンサ（安定化容量）
が不要となるため当該装置の実装面積を小さくできると
共に、バイアス電流の制御（低減、停止）による低消費
電力化も実現できる。
圧制御装置は、液晶表示パネル等の負荷が接続されてい
ない非選択オペアンプが安定して動作するために、バイ
アス電流を制限することによって当該非選択オペアンプ
が発振しないよう制御している。したがって、従来設け
られていた発振防止のためのコンデンサ（安定化容量）
が不要となるため当該装置の実装面積を小さくできると
共に、バイアス電流の制御（低減、停止）による低消費
電力化も実現できる。
【００４７】また、Ｌ側出力用オペアンプOPVcomLに設
定電圧VcomLを供給する設定電圧発生部１０３は、低電
圧の基準電圧Vrefをカレントミラー回路１５１で高電圧
に変換することにより設定電圧VcomLを生成しているた
め、カレントミラー回路１５１前段のＬ電圧設定用オペ
アンプOPVrefは低電圧系のものを用いることができる。
低電圧系オペアンプは、高耐圧トランジスタでは必要な
高耐圧化のための抵抗成分がない低耐圧トランジスタで
構成できるため、高耐圧トランジスタから構成される高
電圧系オペアンプと比較して、その実装面積は小さく消
費電力も小さい。したがって、設定電圧発生部１０３、
ひいては、本実施形態の駆動電圧制御装置の実装面積を
小さくできると共に低消費電力化も実現できる。
定電圧VcomLを供給する設定電圧発生部１０３は、低電
圧の基準電圧Vrefをカレントミラー回路１５１で高電圧
に変換することにより設定電圧VcomLを生成しているた
め、カレントミラー回路１５１前段のＬ電圧設定用オペ
アンプOPVrefは低電圧系のものを用いることができる。
低電圧系オペアンプは、高耐圧トランジスタでは必要な
高耐圧化のための抵抗成分がない低耐圧トランジスタで
構成できるため、高耐圧トランジスタから構成される高
電圧系オペアンプと比較して、その実装面積は小さく消
費電力も小さい。したがって、設定電圧発生部１０３、
ひいては、本実施形態の駆動電圧制御装置の実装面積を
小さくできると共に低消費電力化も実現できる。
【００４８】以下、本実施形態で説明した構成または動
作以外の他の実施形態について説明する。まず、本実施
形態では、負荷が接続されていない非選択オペアンプが
安定して動作するために、バイアス電流を制御すること
によって当該非選択オペアンプが発振しないよう制御し
ているが、他の実施形態として、各オペアンプの内部に
位相補償回路を設けることによって非選択オペアンプの
動作を安定化しても良い。図１０に、位相補償回路が設
けられたＬ側出力用オペアンプOPVcomLの内部回路図を
示す。同図に示すように、位相補償回路６０１は複数系
統のＣＲ回路から構成され、少なくとも１つのＣＲ回路
は、オペアンプに負荷が接続されていない状態であって
も当該オペアンプが発振しない出力インピーダンスとな
るよう設計されている。
作以外の他の実施形態について説明する。まず、本実施
形態では、負荷が接続されていない非選択オペアンプが
安定して動作するために、バイアス電流を制御すること
によって当該非選択オペアンプが発振しないよう制御し
ているが、他の実施形態として、各オペアンプの内部に
位相補償回路を設けることによって非選択オペアンプの
動作を安定化しても良い。図１０に、位相補償回路が設
けられたＬ側出力用オペアンプOPVcomLの内部回路図を
示す。同図に示すように、位相補償回路６０１は複数系
統のＣＲ回路から構成され、少なくとも１つのＣＲ回路
は、オペアンプに負荷が接続されていない状態であって
も当該オペアンプが発振しない出力インピーダンスとな
るよう設計されている。
【００４９】この場合、特許請求の範囲の位相補償回路
制御部に該当するバイアス電流制御部１０５は、各オペ
アンプOPVcomH，OPVcomLに設けられている位相補償回路
６０１内のＣＤ回路をタイミング制御部１０７によって
決定されたタイミングに基づいて切り替え、負荷が接続
されていない状態であっても発振しない位相補償条件を
非選択オペアンプに設定する。例えば、比較的大きな容
量値を持つ液晶表示パネルを駆動する場合は、液晶表示
パネルの負荷容量が周波数特性を決定する極周波数とな
るため、オペアンプの位相補償回路６０１は位相補償容
量を必要としない。一方、負荷が接続されていない状態
では寄生容量のみとなるため、オペアンプには支配的な
極周波数を作り出す位相補償容量を接続する。
制御部に該当するバイアス電流制御部１０５は、各オペ
アンプOPVcomH，OPVcomLに設けられている位相補償回路
６０１内のＣＤ回路をタイミング制御部１０７によって
決定されたタイミングに基づいて切り替え、負荷が接続
されていない状態であっても発振しない位相補償条件を
非選択オペアンプに設定する。例えば、比較的大きな容
量値を持つ液晶表示パネルを駆動する場合は、液晶表示
パネルの負荷容量が周波数特性を決定する極周波数とな
るため、オペアンプの位相補償回路６０１は位相補償容
量を必要としない。一方、負荷が接続されていない状態
では寄生容量のみとなるため、オペアンプには支配的な
極周波数を作り出す位相補償容量を接続する。
【００５０】また、本実施形態では、出力スイッチ１０
１が２つのオペアンプOPVcomH，OPVomLを切り替えてい
るが、他の実施形態として、各オペアンプの出力ステー
ジを流れるバイアス電流を停止して出力インピーダンス
を高くすることによって２つのオペアンプOPVcomH，OPV
omLを切り替えても良い。図１１に、当該機能を実現可
能なＨ側出力用オペアンプOPVcomH（ａ）およびＬ側出
力用オペアンプOPVcomL（ｂ）の内部回路図を示す。同
図に示すように、各オペアンプOPVcomH，OPVcomLは、図
５に示したバイアス電流停止回路５０１と同様の回路５
０３を出力ステージ側に備え、当該回路５０３はバイア
ス電流制御部１０５から送られたoff信号によってバイ
アス電流が停止するよう動作する。
１が２つのオペアンプOPVcomH，OPVomLを切り替えてい
るが、他の実施形態として、各オペアンプの出力ステー
ジを流れるバイアス電流を停止して出力インピーダンス
を高くすることによって２つのオペアンプOPVcomH，OPV
omLを切り替えても良い。図１１に、当該機能を実現可
能なＨ側出力用オペアンプOPVcomH（ａ）およびＬ側出
力用オペアンプOPVcomL（ｂ）の内部回路図を示す。同
図に示すように、各オペアンプOPVcomH，OPVcomLは、図
５に示したバイアス電流停止回路５０１と同様の回路５
０３を出力ステージ側に備え、当該回路５０３はバイア
ス電流制御部１０５から送られたoff信号によってバイ
アス電流が停止するよう動作する。
【００５１】したがって、当該他の実施形態では出力ス
イッチ１０１を設ける必要がないため、実装面積を小さ
くできる。また、各オペアンプは、出力スイッチ１０１
の寄生容量を駆動するための消費電力を低減でき、出力
インピーダンスの存在による直列抵抗成分の削減によっ
て出力収束時間を短縮できる。さらに、出力をオフする
とオペアンプは増幅回路として機能しなくなるため、発
振することができなくなる。
イッチ１０１を設ける必要がないため、実装面積を小さ
くできる。また、各オペアンプは、出力スイッチ１０１
の寄生容量を駆動するための消費電力を低減でき、出力
インピーダンスの存在による直列抵抗成分の削減によっ
て出力収束時間を短縮できる。さらに、出力をオフする
とオペアンプは増幅回路として機能しなくなるため、発
振することができなくなる。
【００５２】また、本実施形態では、設定電圧発生部１
０３内のＬ電圧設定用オペアンプOPVrefの負帰還回路中
には可変抵抗Rvが含まれているが、他の実施形態とし
て、選択スイッチによって抵抗値を選択可能な構成とし
ても良い。図１２に、当該構成のＬ電圧設定用オペアン
プOPVrefおよびその周辺の回路図を示す。選択スイッチ
を構成する各スイッチの基本形は、同図（ｂ）に示すよ
うに、ＰｃｈとＮｃｈのトランジスタを並列接続したＣ
ＭＯＳによる構造である。しかしながら、負帰還回路に
印加される電圧は基準電圧Vrefと略同電圧であり、か
つ、基準電圧Vrefは低電圧であることから、図１２
（ｃ）に示すように、各スイッチを片ｃｈ化（例えばＮ
ｃｈのみ）することができる。したがって、選択スイッ
チの実装面積を小さくできると共に、選択スイッチの低
消費電力化を実現することもできる。
０３内のＬ電圧設定用オペアンプOPVrefの負帰還回路中
には可変抵抗Rvが含まれているが、他の実施形態とし
て、選択スイッチによって抵抗値を選択可能な構成とし
ても良い。図１２に、当該構成のＬ電圧設定用オペアン
プOPVrefおよびその周辺の回路図を示す。選択スイッチ
を構成する各スイッチの基本形は、同図（ｂ）に示すよ
うに、ＰｃｈとＮｃｈのトランジスタを並列接続したＣ
ＭＯＳによる構造である。しかしながら、負帰還回路に
印加される電圧は基準電圧Vrefと略同電圧であり、か
つ、基準電圧Vrefは低電圧であることから、図１２
（ｃ）に示すように、各スイッチを片ｃｈ化（例えばＮ
ｃｈのみ）することができる。したがって、選択スイッ
チの実装面積を小さくできると共に、選択スイッチの低
消費電力化を実現することもできる。
【００５３】また、本実施形態において、設定電圧発生
部１０３は、Ｌ側出力用オペアンプOPVcomLに供給され
る設定電圧VrefLを発生するものであるが、Ｈ側出力用
オペアンプOPVcomHに供給される設定電圧VrefHを供給す
るものであっても良い。図１３に、Ｈ側出力用オペアン
プOPVcomH側に設定電圧発生部を設けた構成の駆動電圧
制御装置を示す。同図に示すように、当該駆動電圧制御
装置が有する設定電圧発生部１０３′はカレントミラー
回路１５１を備えておらず、設定電圧VrefHはクランプ
回路１５３のドレインから供給される。また、図１４に
示すように、Ｌ側出力用オペアンプOPVcomL側に設定電
圧発生部１０３を設け、Ｈ側出力用オペアンプOPVcomH
側に設定電圧発生部１０３′を設けた構成としても良
い。
部１０３は、Ｌ側出力用オペアンプOPVcomLに供給され
る設定電圧VrefLを発生するものであるが、Ｈ側出力用
オペアンプOPVcomHに供給される設定電圧VrefHを供給す
るものであっても良い。図１３に、Ｈ側出力用オペアン
プOPVcomH側に設定電圧発生部を設けた構成の駆動電圧
制御装置を示す。同図に示すように、当該駆動電圧制御
装置が有する設定電圧発生部１０３′はカレントミラー
回路１５１を備えておらず、設定電圧VrefHはクランプ
回路１５３のドレインから供給される。また、図１４に
示すように、Ｌ側出力用オペアンプOPVcomL側に設定電
圧発生部１０３を設け、Ｈ側出力用オペアンプOPVcomH
側に設定電圧発生部１０３′を設けた構成としても良
い。
【００５４】また、本実施形態の駆動電圧制御装置は、
駆動電圧Vcomを切り替えるために２つのオペアンプOPVc
omH，OPVcomLを備えているが、他の実施形態として、オ
ペアンプ１つで構成しても良い。図１５に、１オペアン
プで構成される駆動電圧制御装置の回路構成図を示す。
同図に示すように、当該駆動電圧制御装置は、高耐圧で
入出力がRail to Rail型のオペアンプOPVcomを１つ備
え、オペアンプOPVcomの非反転入力端子（＋端子）に供
給される設定電圧を切り替える出力スイッチ１０１′を
オペアンプOPVcomの入力側に備えている。このように、
オペアンプを１つ減らすことができるため、その分実装
面積を小さくできる。
駆動電圧Vcomを切り替えるために２つのオペアンプOPVc
omH，OPVcomLを備えているが、他の実施形態として、オ
ペアンプ１つで構成しても良い。図１５に、１オペアン
プで構成される駆動電圧制御装置の回路構成図を示す。
同図に示すように、当該駆動電圧制御装置は、高耐圧で
入出力がRail to Rail型のオペアンプOPVcomを１つ備
え、オペアンプOPVcomの非反転入力端子（＋端子）に供
給される設定電圧を切り替える出力スイッチ１０１′を
オペアンプOPVcomの入力側に備えている。このように、
オペアンプを１つ減らすことができるため、その分実装
面積を小さくできる。
【００５５】また、上述したように、Ｈ側出力用オペア
ンプOPVcomHおよびＬ側出力用オペアンプOPVcomLは高電
圧系オペアンプであるが、各オペアンプに供給するバイ
アス電流を低耐圧の電流源（例えば、バンドギャップ電
位発生手段）からクランプ回路１５３′を介して供給し
ても良い。したがって、低耐圧の電流源を高電圧系オペ
アンプのバイアス電流源として利用することができ、高
電圧系オペアンプ用のバイアス電流源を特別に備える必
要がなくなるため、その分実装面積を小さくできる。図
１６に、クランプ回路を介して低耐圧の電流源から高電
圧系のオペアンプにバイアス電流を供給可能な回路図を
示す。
ンプOPVcomHおよびＬ側出力用オペアンプOPVcomLは高電
圧系オペアンプであるが、各オペアンプに供給するバイ
アス電流を低耐圧の電流源（例えば、バンドギャップ電
位発生手段）からクランプ回路１５３′を介して供給し
ても良い。したがって、低耐圧の電流源を高電圧系オペ
アンプのバイアス電流源として利用することができ、高
電圧系オペアンプ用のバイアス電流源を特別に備える必
要がなくなるため、その分実装面積を小さくできる。図
１６に、クランプ回路を介して低耐圧の電流源から高電
圧系のオペアンプにバイアス電流を供給可能な回路図を
示す。
【００５６】さらに、駆動電圧制御装置は、Ｌ電圧設定
用オペアンプOPVrefの出力状態を外部からモニタできる
よう、Ｌ電圧設定用オペアンプOPVrefの出力信号を出力
する端子（図示せず）と、当該端子からの出力を有効に
するトランジスタTr#testとを備えても良い。Ｌ電圧設
定用オペアンプOPVrefの出力状態をモニタする際には、
トランジスタTr#testをオン状態にして、端子に出力モ
ニタ手段を接続すれば良い。図１７に、Ｌ電圧設定用オ
ペアンプOPVrefの出力状態を外部からモニタ可能な駆動
電圧制御装置を示す。なお、当該装置が複数のＬ電圧設
定用オペアンプOPVrefを備える場合、トランジスタを選
択してオン状態にすることにより個別にモニタすること
もできる。
用オペアンプOPVrefの出力状態を外部からモニタできる
よう、Ｌ電圧設定用オペアンプOPVrefの出力信号を出力
する端子（図示せず）と、当該端子からの出力を有効に
するトランジスタTr#testとを備えても良い。Ｌ電圧設
定用オペアンプOPVrefの出力状態をモニタする際には、
トランジスタTr#testをオン状態にして、端子に出力モ
ニタ手段を接続すれば良い。図１７に、Ｌ電圧設定用オ
ペアンプOPVrefの出力状態を外部からモニタ可能な駆動
電圧制御装置を示す。なお、当該装置が複数のＬ電圧設
定用オペアンプOPVrefを備える場合、トランジスタを選
択してオン状態にすることにより個別にモニタすること
もできる。
【００５７】
【発明の効果】以上説明したように、本発明に係る駆動
電圧制御装置によれば、オペアンプのバイアス電流を制
御することによって、負荷が接続されていないオペアン
プであっても発振を防止することができ、かつ、低消費
電力化も実現できる。また、コンデンサ（安定化容量）
が不要であるため当該装置の実装面積を小さくできる。
電圧制御装置によれば、オペアンプのバイアス電流を制
御することによって、負荷が接続されていないオペアン
プであっても発振を防止することができ、かつ、低消費
電力化も実現できる。また、コンデンサ（安定化容量）
が不要であるため当該装置の実装面積を小さくできる。
【図１】本発明の一実施形態に係る駆動電圧制御装置を
示す回路構成図
示す回路構成図
【図２】（ａ）Ｈ側出力用オペアンプOPVcomHおよび
（ｂ）Ｌ側出力用オペアンプOPVcomLの内部回路図
（ｂ）Ｌ側出力用オペアンプOPVcomLの内部回路図
【図３】差動入力ステージのみ制限する方式を実現する
ためのＬ側出力用オペアンプOPVcomLの回路図
ためのＬ側出力用オペアンプOPVcomLの回路図
【図４】出力ステージのみ制限する方式を実現するため
のＬ側出力用オペアンプOPVcomLの回路図
のＬ側出力用オペアンプOPVcomLの回路図
【図５】２ステージ制限する方式を実現するためのＬ側
出力用オペアンプOPVcomLの回路図
出力用オペアンプOPVcomLの回路図
【図６】３モードの場合のタイミングチャート
【図７】通常モードと小モードの場合のタイミングチャ
ート
ート
【図８】通常モードとオフモードの場合のタイミングチ
ャート
ャート
【図９】スタンバイモード状態から通常状態に遷移する
ときのタイミングチャート
ときのタイミングチャート
【図１０】位相補償回路が設けられたＬ側出力用オペア
ンプOPVcomLの内部回路図
ンプOPVcomLの内部回路図
【図１１】高い出力インピーダンスを設定可能なＨ側出
力用オペアンプOPVcomH（ａ）およびＬ側出力用オペア
ンプOPVcomL（ｂ）の内部回路図
力用オペアンプOPVcomH（ａ）およびＬ側出力用オペア
ンプOPVcomL（ｂ）の内部回路図
【図１２】他の構成のＬ電圧設定用オペアンプOPVrefお
よびその周辺の回路図
よびその周辺の回路図
【図１３】Ｈ側出力用オペアンプOPVcomH側に設定電圧
発生部を設けた駆動電圧制御装置の回路構成図
発生部を設けた駆動電圧制御装置の回路構成図
【図１４】Ｌ側出力用オペアンプOPVcomL側に設定電圧
発生部１０３を設け、Ｈ側出力用オペアンプOPVcomH側
に設定電圧発生部１０３′を設けた駆動電圧制御装置の
回路構成図
発生部１０３を設け、Ｈ側出力用オペアンプOPVcomH側
に設定電圧発生部１０３′を設けた駆動電圧制御装置の
回路構成図
【図１５】１オペアンプで構成される駆動電圧制御装置
の回路構成図
の回路構成図
【図１６】クランプ回路を介して低耐圧の電流源から高
電圧系のオペアンプにバイアス電流を供給可能な回路図
電圧系のオペアンプにバイアス電流を供給可能な回路図
【図１７】Ｌ電圧設定用オペアンプOPVrefの出力状態を
外部からモニタ可能な駆動電圧制御装置を示す回路構成
図
外部からモニタ可能な駆動電圧制御装置を示す回路構成
図
【図１８】従来の駆動電圧制御装置を示すブロック図
OPVcomH Ｈ側出力用オペアンプ
OPVcomL Ｌ側出力用オペアンプ
OPVcom Rail to Rail型のオペアンプ
OPVrefＬ 電圧設定用オペアンプ
Rv 可変抵抗
SW1，SW2 スイッチ
Tr1，Tr2 低耐圧トランジスタ
VB 電圧源
１０１，１０１′ 出力スイッチ
１０３，１０３′ 設定電圧発生部
１０５ バイアス電流制御部
１０７ タイミング制御部
１５１ カレントミラー回路
１５３ クランプ回路
２０１ 差動入力ステージ
２０３ 出力ステージ
３０１ バイアス電流低減回路
４０１ バイアス電流増加回路
５０１ バイアス電流停止回路
６０１ 位相補償回路
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 小島 友和
大阪府門真市大字門真1006番地 松下シス
テムテクノ株式会社内
(72)発明者 串間 貴仁
大阪府門真市大字門真1006番地 松下シス
テムテクノ株式会社内
(72)発明者 伊達 義人
大阪府門真市大字門真1006番地 松下電器
産業株式会社内
(72)発明者 須山 透
大阪府門真市大字門真1006番地 松下電器
産業株式会社内
(72)発明者 榊原 努
大阪府門真市大字門真1006番地 松下電器
産業株式会社内
(72)発明者 赤堀 雅弘
大阪府門真市大字門真1006番地 松下シス
テムテクノ株式会社内
(72)発明者 三宅 健二
大阪府門真市大字門真1006番地 松下シス
テムテクノ株式会社内
(72)発明者 藤野 美季
大阪府門真市大字門真1006番地 松下シス
テムテクノ株式会社内
(72)発明者 川原 司
大阪府門真市大字門真1006番地 松下電器
産業株式会社内
(72)発明者 長岡 一彦
大阪府門真市大字門真1006番地 松下電器
産業株式会社内
(72)発明者 小西 祥之
大阪府門真市大字門真1006番地 松下電器
産業株式会社内
(72)発明者 宮本 信次
大阪府門真市大字門真1006番地 松下シス
テムテクノ株式会社内
Ｆターム(参考） 5C006 AC26 AF71 BC03 BC11 BF25
FA47
5C080 AA10 BB05 DD26 DD29 JJ02
JJ03
5H420 CC02 DD02 EA14 EA18 EA39
EA42 EA45 EA47 EB01 EB37
NA16 NA24 NA31 NB02 NB16
NB18 NB31 NC02 NC03 NC14
NC23 NC36
Claims (10)
- 【請求項１】 負荷を交流化駆動するための駆動電圧を
制御する駆動電圧制御装置であって、 Ｈ側の駆動電圧を出力するＨ側出力用オペアンプおよび
Ｌ側の駆動電圧を出力するＬ側出力用オペアンプと、 前記負荷と前記Ｈ側出力用オペアンプまたは前記Ｌ側出
力用オペアンプとの接続を所定のタイミングで交互に切
り替える出力スイッチと、 前記出力スイッチの切替タイミングを制御するタイミン
グ制御部と、 前記Ｈ側出力用オペアンプを流れるバイアス電流および
前記Ｌ側出力用オペアンプを流れるバイアス電流を、前
記切替タイミングに基づいて制御するバイアス電流制御
部と、を備えたことを特徴とする駆動電圧制御装置。 - 【請求項２】 前記Ｈ側出力用オペアンプおよび前記Ｌ
側出力用オペアンプは差動入力ステージおよび出力ステ
ージから成り、 前記バイアス電流制御部は、 前記Ｈ側出力用オペアンプおよび前記Ｌ側出力用オペア
ンプの各々に対するバイアス電流の制御を、前記差動入
力ステージを流れるバイアス電流を低減または停止する
ことによって行うことを特徴とする請求項１記載の駆動
電圧制御装置。 - 【請求項３】 前記Ｈ側出力用オペアンプおよび前記Ｌ
側出力用オペアンプは差動入力ステージおよび出力ステ
ージから成り、 前記バイアス電流制御部は、 前記Ｈ側出力用オペアンプおよび前記Ｌ側出力用オペア
ンプの各々に対するバイアス電流の制御を、前記出力ス
テージを流れるバイアス電流を増加することによって行
うことを特徴とする請求項１記載の駆動電圧制御装置。 - 【請求項４】 前記Ｈ側出力用オペアンプおよび前記Ｌ
側出力用オペアンプは差動入力ステージおよび出力ステ
ージから成り、 前記バイアス電流制御部は、 前記Ｈ側出力用オペアンプおよび前記Ｌ側出力用オペア
ンプの各々に対するバイアス電流の制御を、前記差動入
力ステージを流れるバイアス電流および前記出力ステー
ジを流れるバイアス電流を共に低減または停止すること
によって行うことを特徴とする請求項１記載の駆動電圧
制御装置。 - 【請求項５】 前記タイミング制御部は、 前記出力スイッチが一方のオペアンプから他方のオペア
ンプへと前記負荷との接続を切り替える際に、前記負荷
が前記Ｈ側出力用オペアンプおよび前記Ｌ側出力用オペ
アンプのいずれのオペアンプにも接続されない所定時間
の出力スイッチ切替期間を挟んで切り替えを行うよう、
前記出力スイッチの切替タイミングを制御することを特
徴とする請求項１、２、３または４記載の駆動電圧制御
装置。 - 【請求項６】 負荷を交流化駆動するための駆動電圧を
制御する駆動電圧制御装置であって、 無負荷状態でも発振しない位相補償条件を設定可能なＣ
Ｒ回路を含む複数系統のＣＲ回路から成る位相補償回路
を有し、Ｈ側の駆動電圧を出力するＨ側出力用オペアン
プおよびＬ側の駆動電圧を出力するＬ側出力用オペアン
プと、 前記負荷と前記Ｈ側出力用オペアンプまたは前記Ｌ側出
力用オペアンプとの接続を所定のタイミングで交互に切
り替える出力スイッチと、 前記出力スイッチの切替タイミングを制御するタイミン
グ制御部と、 前記負荷が接続されていない状態のオペアンプに対し
て、前記位相補償回路内の複数系統のＣＲ回路の中から
前記発振しない位相補償条件を設定可能なＣＲ回路を、
前記切替タイミングに基づいて選択するよう前記位相補
償回路を制御する位相補償回路制御部と、を備えたこと
を特徴とする駆動電圧制御装置。 - 【請求項７】 負荷を交流化駆動するための駆動電圧を
制御する駆動電圧制御装置であって、 差動入力ステージおよび出力ステージから成り、Ｈ側の
駆動電圧を出力するＨ側出力用オペアンプおよびＬ側の
駆動電圧を出力するＬ側出力用オペアンプと、 前記Ｈ側出力用オペアンプおよび前記Ｌ側出力用オペア
ンプに対して、各オペアンプの出力ステージを流れるバ
イアス電流を所定のタイミングで所定期間停止するよう
制御するバイアス電流制御部と、 前記バイアス電流制御部のバイアス電流を制御するタイ
ミングを制御するタイミング制御部と、を備えたことを
特徴とする駆動電圧制御装置。 - 【請求項８】 一定電圧を発生する電圧源と、 負帰還回路に可変抵抗を備え、前記電圧源の出力電圧の
振幅を調整するオペアンプと、 前記オペアンプの出力電圧を高電圧に変換するカレント
ミラー回路と、を備え、 前記オペアンプは低耐圧用トランジスタから構成された
低電圧系オペアンプであることを特徴とする電圧変換装
置。 - 【請求項９】 前記カレントミラー回路の入力側のトラ
ンジスタへの過電圧の印加を防止するクランプ回路を備
えたことを特徴とする請求項８記載の電圧変換装置。 - 【請求項１０】 請求項８または９に記載の電圧変換装
置を備え、 前記電圧変換装置は出力電圧を前記Ｈ側出力用オペアン
プおよびＬ側出力用オペアンプの少なくともいずれか一
方の設定電圧として印加することを特徴とする請求項
１、２、３、４、５、６または７記載の駆動電圧制御装
置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002017099A JP3707680B2 (ja) | 2002-01-25 | 2002-01-25 | 駆動電圧制御装置 |
| NL1022472A NL1022472C2 (nl) | 2002-01-25 | 2003-01-23 | Aandrijfspanningsregelaar. |
| TW092101604A TWI263125B (en) | 2002-01-25 | 2003-01-24 | A driving voltage controller |
| US10/350,421 US7119802B2 (en) | 2002-01-25 | 2003-01-24 | Driving voltage controller |
| KR10-2003-0004821A KR20030064334A (ko) | 2002-01-25 | 2003-01-24 | 구동 전압 제어 장치 |
| CNB031285910A CN1215388C (zh) | 2002-01-25 | 2003-01-25 | 驱动电压控制器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002017099A JP3707680B2 (ja) | 2002-01-25 | 2002-01-25 | 駆動電圧制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003216256A true JP2003216256A (ja) | 2003-07-31 |
| JP3707680B2 JP3707680B2 (ja) | 2005-10-19 |
Family
ID=27652913
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002017099A Expired - Fee Related JP3707680B2 (ja) | 2002-01-25 | 2002-01-25 | 駆動電圧制御装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7119802B2 (ja) |
| JP (1) | JP3707680B2 (ja) |
| KR (1) | KR20030064334A (ja) |
| CN (1) | CN1215388C (ja) |
| NL (1) | NL1022472C2 (ja) |
| TW (1) | TWI263125B (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005301997A (ja) * | 2004-03-16 | 2005-10-27 | Matsushita Electric Ind Co Ltd | 駆動電圧制御装置 |
| JP2008067186A (ja) * | 2006-09-08 | 2008-03-21 | Ricoh Co Ltd | 差動増幅回路、差動増幅回路を使用したボルテージレギュレータ及び差動増幅回路の動作制御方法 |
| JP2008122567A (ja) * | 2006-11-10 | 2008-05-29 | Nec Electronics Corp | データドライバ及び表示装置 |
| US7385581B2 (en) | 2004-03-11 | 2008-06-10 | Matsushita Electric Industrial Co., Ltd. | Driving voltage control device, display device and driving voltage control method |
| US7411585B2 (en) | 2004-03-16 | 2008-08-12 | Matsushita Electric Industrial Co., Ltd. | Driving voltage generation device and method for controlling driving voltage generation device |
| US7420552B2 (en) | 2004-03-16 | 2008-09-02 | Matsushita Electric Industrial Co., Ltd. | Driving voltage control device |
| JP2009157393A (ja) * | 2009-04-13 | 2009-07-16 | Nec Electronics Corp | データドライバ及び表示装置 |
| US7746336B2 (en) | 2004-10-06 | 2010-06-29 | Seiko Epson Corporation | Power source circuit, display driver, electro-optic device and electronic apparatus |
| US7791580B2 (en) | 2006-05-12 | 2010-09-07 | Samsung Electronics Co., Ltd. | Circuits and methods for generating a common voltage |
| JP2012113072A (ja) * | 2010-11-24 | 2012-06-14 | Jvc Kenwood Corp | 液晶表示装置及びその駆動方法 |
| JP2012150505A (ja) * | 2004-09-10 | 2012-08-09 | Trident Microsystems (Far East) Ltd | マトリクス型ｌｃｄパネルを駆動するための装置及びそれに基づく液晶ディスプレイ |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100498489B1 (ko) * | 2003-02-22 | 2005-07-01 | 삼성전자주식회사 | 면적을 감소시키는 구조를 가지는 ｌｃｄ의 소스 구동 회로 |
| US20050088395A1 (en) * | 2003-10-28 | 2005-04-28 | Samsung Electronics Co., Ltd. | Common Voltage driver circuits and methods providing reduced power consumption for driving flat panel displays |
| JP4515821B2 (ja) * | 2004-05-25 | 2010-08-04 | ルネサスエレクトロニクス株式会社 | 駆動回路、動作状態検出回路及び表示装置 |
| CN100419839C (zh) * | 2005-03-02 | 2008-09-17 | 立锜科技股份有限公司 | 操作被动矩阵式有机发光二极管显示器面板的方法及电路 |
| KR101144009B1 (ko) * | 2005-06-16 | 2012-05-09 | 엘지디스플레이 주식회사 | 정밀한 전압설정이 가능한 액정표시장치의 구동부 |
| JP4964461B2 (ja) * | 2005-12-13 | 2012-06-27 | ティーピーオー、ホンコン、ホールディング、リミテッド | 表示装置及びその容量性負荷の駆動回路 |
| JP4901204B2 (ja) * | 2005-12-13 | 2012-03-21 | 株式会社東芝 | 半導体集積回路装置 |
| DE102005059761B4 (de) * | 2005-12-14 | 2007-12-06 | Siemens Ag | Antriebssystem für ein Wasserfahrzeug |
| JP4572170B2 (ja) * | 2006-01-30 | 2010-10-27 | Ｏｋｉセミコンダクタ株式会社 | 出力回路及びこれを用いた表示装置 |
| US20080143697A1 (en) * | 2006-12-13 | 2008-06-19 | Tomokazu Kojima | Drive voltage control device |
| JP4512647B2 (ja) * | 2008-03-03 | 2010-07-28 | Ｏｋｉセミコンダクタ株式会社 | 画像表示装置の駆動装置 |
| KR101465606B1 (ko) * | 2008-04-29 | 2014-11-28 | 삼성전자주식회사 | 적은 면적과 높은 효율을 갖는 공통 전압발생기, 이를포함하는 디스플레이 장치, 및 공통 전압 발생방법 |
| WO2014084153A1 (en) * | 2012-11-28 | 2014-06-05 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| CN103870869B (zh) * | 2012-12-12 | 2017-03-29 | 上海华虹宏力半导体制造有限公司 | Rfid标签的上电复位电路 |
| CA2845247C (en) * | 2013-03-15 | 2015-05-12 | Wilson Electronics, Llc | Verifying and mitigating oscillation in amplifiers |
| CN103722274B (zh) * | 2013-12-27 | 2015-05-13 | 深圳华意隆电气股份有限公司 | 一种镜像电流电压采样反馈双环控制熔化极气体保护焊机 |
| CN104392688B (zh) | 2014-12-15 | 2017-08-08 | 合肥京东方光电科技有限公司 | 源极驱动器及其驱动方法、阵列基板、显示装置 |
| CN107482586A (zh) * | 2017-08-23 | 2017-12-15 | 苏州麦喆思科电子有限公司 | 一种开关电源的过载保护电路 |
| CN108469697B (zh) * | 2018-05-14 | 2021-06-15 | 昆山国显光电有限公司 | 显示面板和显示装置 |
| CN108919879B (zh) * | 2018-07-13 | 2020-06-09 | 坎德拉（深圳）科技创新有限公司 | 电压变换电路 |
| US20200152115A1 (en) * | 2018-11-08 | 2020-05-14 | Novatek Microelectronics Corp. | Source driver and related selector |
| CN110880293B (zh) * | 2019-12-09 | 2021-04-06 | 合肥视涯技术有限公司 | 像素补偿电路、显示面板和像素补偿方法 |
| US11431334B2 (en) | 2020-04-06 | 2022-08-30 | Analog Devices International Unlimited Company | Closed loop switch control system and method |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62218943A (ja) * | 1986-03-19 | 1987-09-26 | Sharp Corp | 液晶表示装置 |
| US5254880A (en) * | 1988-05-25 | 1993-10-19 | Hitachi, Ltd. | Large scale integrated circuit having low internal operating voltage |
| DE58906972D1 (de) * | 1988-08-16 | 1994-03-24 | Siemens Ag | Bipolartransistor als Schutzelement für integrierte Schaltungen. |
| JP2723547B2 (ja) | 1988-08-18 | 1998-03-09 | 日本電気アイシーマイコンシステム株式会社 | 定電流回路 |
| JP3288142B2 (ja) * | 1992-10-20 | 2002-06-04 | 富士通株式会社 | 液晶表示装置およびその駆動方法 |
| FR2734674B1 (fr) * | 1995-05-24 | 1997-08-14 | Sgs Thomson Microelectronics | Dispositif d'ecretage |
| WO1996042033A1 (fr) | 1995-06-09 | 1996-12-27 | International Business Machines Corporation | Dispositif d'attaque d'un panneau d'affichage a cristaux liquides |
| US6480178B1 (en) * | 1997-08-05 | 2002-11-12 | Kabushiki Kaisha Toshiba | Amplifier circuit and liquid-crystal display unit using the same |
| JPH11119741A (ja) | 1997-10-15 | 1999-04-30 | Hitachi Ltd | 液晶表示装置およびそれに用いられるデータドライバ |
| US6163216A (en) * | 1998-12-18 | 2000-12-19 | Texas Instruments Tucson Corporation | Wideband operational amplifier |
| JP3981539B2 (ja) * | 2001-08-28 | 2007-09-26 | Ｎｅｃエレクトロニクス株式会社 | 半導体集積回路装置 |
-
2002
- 2002-01-25 JP JP2002017099A patent/JP3707680B2/ja not_active Expired - Fee Related
-
2003
- 2003-01-23 NL NL1022472A patent/NL1022472C2/nl not_active IP Right Cessation
- 2003-01-24 US US10/350,421 patent/US7119802B2/en not_active Expired - Lifetime
- 2003-01-24 KR KR10-2003-0004821A patent/KR20030064334A/ko not_active Application Discontinuation
- 2003-01-24 TW TW092101604A patent/TWI263125B/zh not_active IP Right Cessation
- 2003-01-25 CN CNB031285910A patent/CN1215388C/zh not_active Expired - Fee Related
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7385581B2 (en) | 2004-03-11 | 2008-06-10 | Matsushita Electric Industrial Co., Ltd. | Driving voltage control device, display device and driving voltage control method |
| US7411585B2 (en) | 2004-03-16 | 2008-08-12 | Matsushita Electric Industrial Co., Ltd. | Driving voltage generation device and method for controlling driving voltage generation device |
| US7420552B2 (en) | 2004-03-16 | 2008-09-02 | Matsushita Electric Industrial Co., Ltd. | Driving voltage control device |
| JP4721728B2 (ja) * | 2004-03-16 | 2011-07-13 | パナソニック株式会社 | 駆動電圧制御装置 |
| JP2005301997A (ja) * | 2004-03-16 | 2005-10-27 | Matsushita Electric Ind Co Ltd | 駆動電圧制御装置 |
| JP2012150505A (ja) * | 2004-09-10 | 2012-08-09 | Trident Microsystems (Far East) Ltd | マトリクス型ｌｃｄパネルを駆動するための装置及びそれに基づく液晶ディスプレイ |
| US7746336B2 (en) | 2004-10-06 | 2010-06-29 | Seiko Epson Corporation | Power source circuit, display driver, electro-optic device and electronic apparatus |
| US7791580B2 (en) | 2006-05-12 | 2010-09-07 | Samsung Electronics Co., Ltd. | Circuits and methods for generating a common voltage |
| JP4653046B2 (ja) * | 2006-09-08 | 2011-03-16 | 株式会社リコー | 差動増幅回路、差動増幅回路を使用したボルテージレギュレータ及び差動増幅回路の動作制御方法 |
| JP2008067186A (ja) * | 2006-09-08 | 2008-03-21 | Ricoh Co Ltd | 差動増幅回路、差動増幅回路を使用したボルテージレギュレータ及び差動増幅回路の動作制御方法 |
| US7903078B2 (en) | 2006-11-10 | 2011-03-08 | Renesas Electronics Corporation | Data driver and display device |
| JP2008122567A (ja) * | 2006-11-10 | 2008-05-29 | Nec Electronics Corp | データドライバ及び表示装置 |
| JP2009157393A (ja) * | 2009-04-13 | 2009-07-16 | Nec Electronics Corp | データドライバ及び表示装置 |
| JP2012113072A (ja) * | 2010-11-24 | 2012-06-14 | Jvc Kenwood Corp | 液晶表示装置及びその駆動方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW200302961A (en) | 2003-08-16 |
| CN1453675A (zh) | 2003-11-05 |
| CN1215388C (zh) | 2005-08-17 |
| KR20030064334A (ko) | 2003-07-31 |
| NL1022472C2 (nl) | 2008-03-18 |
| NL1022472A1 (nl) | 2003-07-28 |
| JP3707680B2 (ja) | 2005-10-19 |
| US20030151581A1 (en) | 2003-08-14 |
| TWI263125B (en) | 2006-10-01 |
| US7119802B2 (en) | 2006-10-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003216256A (ja) | 駆動電圧制御装置 | |
| US11876510B2 (en) | Load driver | |
| US8004213B2 (en) | Power supply, light emission control device and display device | |
| US7479769B2 (en) | Power delivery system having cascaded buck stages | |
| JP4319661B2 (ja) | パルス幅変調モードおよび低ドロップアウト待機モードを備えるデュアルモード電圧調整器 | |
| US6476591B2 (en) | Power supply device for driving liquid crystal, liquid crystal device and electronic equipment using the same | |
| JP3656495B2 (ja) | Ｄｃ−ｄｃ昇圧方法及びそれを用いた電源回路 | |
| JPH10319368A (ja) | 表示パネルの駆動装置 | |
| US20120133634A1 (en) | Apparatus, system, and method for generating a low power signal with an operational amplifier | |
| US7990373B2 (en) | Power supply circuit for liquid crystal display device and liquid crystal display device using the same | |
| JPH07163177A (ja) | モータ制御装置とモータ制御方法 | |
| JP2005168229A (ja) | 電源供給装置 | |
| JP2006081369A (ja) | 電子機器 | |
| KR20100125077A (ko) | 승압 전압 발생 회로 및 이를 구비하는 디스플레이 장치 | |
| JP2000250494A (ja) | バイアス電源回路 | |
| JP2007236079A (ja) | チャージポンプ回路、移動通信端末、通信装置 | |
| JP2007174785A (ja) | 反転型チャージポンプ回路及び電源装置 | |
| JP2004127077A (ja) | バイアス電位発生回路 | |
| KR20020012666A (ko) | 사용디밍 선택형 인버터 회로 | |
| JP2004221664A (ja) | 音声出力制御装置 | |
| JP2001228829A (ja) | 液晶駆動方法及び駆動回路 | |
| JP2000134952A (ja) | 圧電トランスの駆動装置 | |
| JP2001008454A (ja) | パルス発生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20031211 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050208 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050216 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050401 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050518 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050705 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050727 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050728 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080812 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090812 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090812 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100812 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110812 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110812 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120812 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |