JP2005301997A - 駆動電圧制御装置 - Google Patents

Abstract

【課題】 消費電力を低減しつつ駆動電圧の電圧値を迅速に上昇／下降する。
【解決手段】 駆動電圧制御装置１は、タイミング制御部１１と、ＶＣＯＭ電圧生成部１２と、オペアンプ１３Ｈ，１３Ｌと、平滑容量Ｃ１４Ｈ，Ｃ１４Ｌと、スイッチＳＷ１と、出力端子１５とを備える。タイミング制御部１１は、制御信号Ｓ１，Ｓ２を用いてスイッチＳＷ１，ＳＷ２のオン／オフを制御し、制御信号Ｓ３，Ｓ４を用いてオペアンプ１３Ｈ，１３Ｌの駆動能力を制御する。タイミング制御部１１は、オペアンプ１３Ｈの出力（駆動電圧ＶＣＯＭＨ）を出力端子１５に供給する場合、スイッチＳＷ１をオンにしスイッチＳＷ２をオフにする。このとき、タイミング制御部１１は、オペアンプ１３Ｈの駆動能力を高める。
【選択図】 図１

Description

本発明は、液晶表示パネル等の負荷を交流化駆動するための駆動電圧を制御する装置に関し、さらに詳しくは、駆動電圧の電圧値を迅速に上昇／下降することができる装置に関する。

携帯機器（例えば、携帯電話等）の液晶表示パネルを交流化駆動（例えば、ライン対向反転駆動）するために、従来の液晶駆動装置は、液晶表示パネルの対向電極に供給される駆動電圧を制御する駆動電圧制御装置を備えている。この駆動電圧制御装置は、所定のタイミングに応じて、駆動電圧の極性を反転する。

従来の駆動電圧制御装置９の全体構成を図１６に示す。この装置９は、タイミング制御部９１と、ＶＣＯＭ電圧生成部９２と、ＶＣＯＭＨ用オペアンプ９３Ｈと、ＶＣＯＭＬ用オペアンプ９３Ｌと、平滑容量Ｃ９４Ｈ，Ｃ９４Ｌと、スイッチＳＷ１，ＳＷ２と、出力端子９５とを備える。この装置９は、液晶表示パネルの対向電極（図示せず）に対して駆動電圧ＶＣＯＭＨ，ＶＣＯＭＬと交互に出力する。

タイミング制御部９１は、制御信号Ｓａ，Ｓｂを出力する。制御信号Ｓａは、ＶＣＯＭ電圧生成部９２が生成すべき駆動電圧ＶＣＯＭＨの電圧値を示す。制御信号Ｓｂは、ＶＣＯＭ電圧生成部９２が生成すべき駆動電圧ＶＣＯＭＬの電圧値を示す。また、タイミング制御部９１は、タイミング信号ＴＩＭＩＮＧを受け、制御信号Ｓ１，Ｓ２を出力する。タイミング信号ＴＩＭＩＮＧは、制御信号Ｓ１，Ｓ２の電圧レベルを「Ｈレベル」から「Ｌレベル」に切り替える（または、制御信号Ｓ１，Ｓ２の電圧レベルを「Ｌレベル」から「Ｈレベル」に切り替える）タイミングを示す。

ＶＣＯＭ電圧生成部９２の構成は、タイミング制御部９１から出力された制御信号Ｓａ，Ｓｂに応じて、駆動電圧ＶＣＯＭＨ，ＶＣＯＭＬを生成する。また、ＶＣＯＭ電圧生成部９２は、例えば、ＲＤＡＣ（Resistance Digital Analog Converter）であり、図２のように構成される。

スイッチＳＷ１は、ノードＮ９４Ｈと出力端子９５との間に接続される。スイッチＳＷ２は、ノードＮ９４Ｌと出力端子９５との間に接続される。スイッチＳＷ１，ＳＷ２の各々は、タイミング制御部９１からの制御信号Ｓ１，Ｓ２が「Ｈレベル」であるときにはオンになり、タイミング制御部９１からの制御信号Ｓ１，Ｓ２が「Ｌレベル」であるときにはオフになる。

なお、図１６では、液晶表示パネルの負荷容量としてパネル負荷Ｃ（ＬＣ）を図示している。

＜ＶＣＯＭＨ用オペアンプ９３Ｈの内部構成＞
図１６に示したＶＣＯＭＨ用オペアンプ９３Ｈの内部構成を図１７に示す。ＶＣＯＭＨ用オペアンプ９３Ｈは、入力トランジスタＴＡ１−Ｈ〜ＴＡ５−Ｈと、出力トランジスタＴＢ１−Ｈ，ＴＢ２−Ｈと、位相補償容量ＣＢ−Ｈとを含む。入力トランジスタＴＡ１−Ｈ〜ＴＡ５−Ｈは、ＶＣＯＭＨ用オペアンプ９３Ｈの差動ステージ９３ＡＨを構成する。出力トランジスタＴＢ１−Ｈ，ＴＢ２−Ｈ，および位相補償容量ＣＢ−Ｈは、ＶＣＯＭＨ用オペアンプ９３Ｈの出力ステージ９３ＢＨを構成する。

＜ＶＣＯＭＬ用オペアンプ９３Ｌの内部構成＞
図１６に示したＶＣＯＭＬ用オペアンプ９３Ｌの内部構成を図１８に示す。ＶＣＯＭＬ用オペアンプ９３Ｌは、入力トランジスタＴＡ１−Ｌ〜ＴＡ５−Ｌと、出力トランジスタＴＢ１−Ｌ，ＴＢ２−Ｌと、位相補償容量ＣＢ−Ｌとを含む。入力トランジスタＴＡ１−Ｌ〜ＴＡ５−Ｌは、ＶＣＯＭＬ用オペアンプ９３Ｌの差動ステージ９３ＡＬを構成する。出力トランジスタＴＢ１−Ｌ，ＴＢ２−Ｌ，および位相補償容量ＣＢ−Ｌは、ＶＣＯＭＬ用オペアンプ９３Ｌの出力ステージ９３ＢＬを構成する。

＜動作＞
次に、図１６に示した駆動電圧制御装置９による動作について図１９を参照しつつ説明する。なお、ここでは、駆動電圧ＶＣＯＭＨの電圧値は「＋３Ｖ」とし、駆動電圧ＶＣＯＭＬの電圧値は「−３Ｖ」とする。

時刻ｔ０〜ｔ１では、タイミング制御部９１は、制御信号Ｓ１を「Ｌレベル」にしており制御信号Ｓ２を「Ｈレベル」にしているものとする。また、出力端子９５における電圧Ｖ９５は「−３Ｖ」であるものとする。

時刻ｔ１になると、タイミング制御部９１は、タイミング信号ＴＩＭＩＮＧに応じて、制御信号Ｓ１を「Ｈレベル」にし制御信号Ｓ２を「Ｌレベル」にする。これにより、スイッチＳＷ１がオンになり、出力端子９５はＶＣＯＭＨ用オペアンプ９３Ｈに接続される。このとき、出力端子９５の電位（パネル負荷Ｃ（ＬＣ）の電位）Ｖ９５は「−３Ｖ」であるので、出力端子９５の電位Ｖ９５が「＋３Ｖ」になるまで（立ち上がり時間ｔｐＨが経過するまでの間）ＶＣＯＭＨ用オペアンプ９３Ｈから出力端子９５（パネル負荷Ｃ（ＬＣ））へ電流が流れ込む。

時刻ｔ３において、タイミング制御部９１は、外部からのタイミング信号ＴＩＭＩＮＧに応じて、制御信号Ｓ１を「Ｌレベル」にし制御信号Ｓ２を「Ｈレベル」にする。これにより、スイッチＳＷ２がオンになり、出力端子９５はＶＣＯＭＬ用オペアンプ９３Ｌに接続される。このとき、出力端子９５の電位Ｖ９５は「＋３Ｖ」であるので、出力端子９５の電位Ｖ９５が「−３Ｖ」になるまで（立ち下がり時間ｔｐＬが経過するまでの間）出力端子９５からＶＣＯＭＬ用オペアンプ９３Ｌへ電流が流れ出る。

時刻ｔ４〜ｔ９では、時刻ｔ０〜ｔ４における動作と同様の動作が行われる。

このように、駆動電圧の極性を反転するときには、パネル負荷Ｃ（ＬＣ）を充放電する必要があるので、出力端子９５の電位Ｖ９５は、ゆっくりと時間をかけながら上昇（または下降）する。

また、近年、液晶表示パネルの高精細化が進んでおり、パネル負荷Ｃ（ＬＣ）の容量値は大きくなりつつある。また、携帯電話の動画対応の需要も高まってきており、迅速にパネル負荷Ｃ（ＬＣ）を充放電する必要がある。このように、大きな容量値を有するパネル負荷Ｃ（ＬＣ）に対して迅速に充放電を行うためには（立ち上がり時間ｔｐＨ，立ち下がり時間ｔｐＬを短縮するためには）、駆動電圧制御装置に含まれるオペアンプに高電圧を印加する必要がある。そこで、図１６に示したＶＣＯＭＨ用オペアンプ９３Ｈ，ＶＣＯＭＬ用オペアンプ９３Ｌは、高電圧の印加にも耐えることができるように高耐圧トランジスタによって構成されている。

一方、オペアンプのバイアス電流を制御することによって消費電力の低減を図り、かつ、回路の面積を削減することでコストの増加を抑えた駆動電圧制御装置が提案されている（例えば、特開２００３−２１６２５６号公報参照）。
特開２００３−２１６２５６号公報

しかしながら、このような高耐圧トランジスタによって構成されたオペアンプ９３Ｈ，９３Ｌは、回路面積が大きくなり消費電力も非常に大きくなってしまう。これにより、例えば、図１６に示した駆動電圧制御装置９を搭載した液晶ドライバによって携帯電話などの携帯機器の液晶パネルを駆動する場合、この液晶ドライバによる電力消費が非常に大きくなるので、１回の充電によってこの携帯機器を使用できる時間が極端に短くなってしまう。

この発明の１つの局面に従うと、駆動電圧制御装置は、第１の差動増幅回路と、第２の差動増幅回路と、制御部と、出力部とを備える。第１の差動増幅回路は、第１の入力電圧を受けて、第１の出力電圧を出力する。第２の差動増幅回路は、第２の入力電圧を受けて、第２の出力電圧を出力する。制御部は、第１および第２のモードのうちいずれか一方を選択する。出力部は、制御部によって第１のモードが選択されると第１の差動増幅回路によって出力された第１の出力電圧を出力ノードに供給する。また、出力部は、制御部によって第２のモードが選択されると第２の差動増幅回路によって出力された第２の出力電圧を出力ノードに供給する。また、制御部は、第１のモードを選択しているときに、第１の差動増幅回路の駆動能力を高める。

上記駆動電圧制御装置では、第１の出力電圧が供給されるとき（第１のモードであるとき）には、第１の差動増幅回路の駆動能力が高められる（第１の差動増幅回路から出力される電流（または第１の差動増幅回路に入力される電流）の電流量が増加する）。これにより、出力ノードを迅速に充放電することができる。一方、第２の出力電圧が供給されるとき（第１のモードではないとき）には、第１の差動増幅回路の駆動能力は高まらない。これにより、出力ノードの充放電が必要でないときには過剰な電流が流れないので、消費電力を低減することができる。

好ましくは、上記第１の差動増幅回路の駆動能力を高める期間は、上記制御部が上記第１のモードを選択し続ける期間よりも短い。

上記駆動電圧制御装置では、消費電力をさらに低減することができる。また、出力ノードにおける電圧の電圧値が第１の出力電圧の電圧値に達するまでの期間よりも第１の差動増幅回路の駆動能力を高める期間の方が短くても、従来よりも出力ノードを迅速に充放電することができる。

好ましくは、上記制御部は、上記第１のモードを選択しているときに、上記出力ノードにおける電圧の電圧値に応じて、上記第１の差動増幅回路の駆動能力を高める。

上記駆動電圧制御装置では、出力ノードにおける電圧の電圧値を参照することによって、出力ノードにおける電圧が所望の電圧値に達しているか否かを判断することができる。例えば、制御部は、出力ノードにおける電圧が第１の出力電圧の電圧値に達しているか否かを判断することができる。これにより、第１の差動増幅回路の駆動能力を高める期間を短縮することができるので、消費電力をさらに低減することができる。

好ましくは、上記制御部は、上記第１のモードを選択しているときに、上記出力ノードにおける電圧が第１の電圧値に達するまでの間、上記第１の差動増幅回路の駆動能力を高める。

上記駆動電圧制御装置では、消費電力をさらに低減することができる。第１の電圧値の絶対値が第１の出力電圧の電圧値の絶対値よりも小さくても、従来よりも出力ノードを迅速に充放電することができる。

好ましくは、上記制御部は、モード選択部と、比較部と、能力調整部とを含む。モード選択部は、上記第１および第２のモードのうちいずれか一方を選択する。比較部は、上記出力ノードにおける電圧と上記第１の電圧値を有する第１の比較電圧とを比較する。能力調整部は、モード選択部が選択するモードと比較部による比較結果とに応じて、上記第１の差動増幅回路の駆動能力を高める。

上記駆動電圧制御装置では、能力調整部は、モード選択部によって選択されたモードを参照して、第１および第２の出力電圧のうちどちらが出力部から供給されているのかを判断することができる。また、能力調整部は、比較部による比較結果を参照して、出力ノードにおける電圧が第１の電圧値に達しているか否かを判断することができる。これにより、第１の差動増幅回路の駆動能力を高める期間を短縮することができるので、消費電力をさらに低減することができる。

好ましくは、上記第１の出力電圧の電圧値は、上記第２の出力電圧の電圧値よりも高い。上記能力調整部は、上記モード選択部によって上記第１のモードが選択され、かつ、上記比較部によって上記出力ノードにおける電圧が上記第１の比較電圧よりも低いと判断されると、上記第１の差動増幅回路の駆動能力を高める。

上記駆動電圧制御装置では、第１の出力電圧の電圧値は第２の出力電圧の電圧値よりも高い。例えば、第２のモードから第１のモードに切り替えた場合、出力ノードは第１の出力電圧によって充電されるので、出力ノードにおける電圧が上昇する。能力調整部は、出力ノードにおける電圧が第１の電圧値（例えば、第１の出力電圧の電圧値）に達するまで第１の差動増幅回路の駆動能力を高め、出力ノードにおける電圧が第１の電圧値よりも大きくなると第１の差動増幅回路の駆動能力を元に戻す。これにより、第１の差動増幅回路の駆動能力を高める期間を短縮することができるので、消費電力をさらに低減することができる。

好ましくは、上記第１の出力電圧の電圧値は上記第２の出力電圧の電圧値よりも低い。上記能力調整部は、上記モード選択部によって上記第１のモードが選択され、かつ、上記比較部によって上記出力ノードにおける電圧が上記第１の比較電圧よりも高いと判断されると、上記第１の差動増幅回路の駆動能力を高める。

上記駆動電圧制御装置では、第１の出力電圧の電圧値は第２の出力電圧の電圧値よりも低い。例えば、第２のモードから第１のモードに切り替えた場合、出力ノードは第１の出力電圧によって放電されるので、出力ノードにおける電圧が下降する。能力調整部は、出力ノードにおける電圧が第１の電圧値（例えば、第１の出力電圧の電圧値）に達するまで第１の差動増幅回路の駆動能力を高め、出力ノードにおける電圧が第１の電圧値よりも小さくなると第１の差動増幅回路の駆動能力を元に戻す。これにより、第１の差動増幅回路の駆動能力を高める期間を短縮することができるので、消費電力をさらに低減することができる。

好ましくは、上記制御部は、上記第１のモードを選択しているときに、上記第１の差動増幅回路の駆動能力を高める。また、制御部は、上記第２のモードを選択しているときに、第２の差動増幅回路の駆動能力を高める。

上記駆動電圧制御装置では、一方の差動増幅回路（出力部への出力電圧の供給が必要とされている差動増幅回路）の駆動能力が高められ、他方の差動増幅回路（出力部への出力電圧の供給が必要とされていない差動増幅回路）の駆動能力は高められない。これにより、出力ノードを迅速に充放電することができ、かつ、消費電力を低減することができる。

好ましくは、上記第１の差動増幅回路の駆動能力を高める期間は、上記制御部が上記第１のモードを選択し続ける期間よりも短い。上記第２の差動増幅回路の駆動能力を高める期間は、上記制御部が上記第２のモードを選択し続ける期間よりも短い。

好ましくは、上記制御部は、上記第１のモードを選択しているときに、上記出力ノードにおける電圧の電圧値が第１の電圧値に達するまでの間、上記第１の差動増幅回路の駆動能力を高める。また、制御部は、上記第２のモードを選択しているときに、上記出力ノードにおける電圧の電圧値が第２の電圧値に達するまでの間、上記第２の差動増幅回路の駆動能力を高める。

好ましくは、上記制御部は、モード選択部と、電圧選択部と、比較部と、能力調整部とを含む。モード選択部は、上記第１および第２のモードのうちいずれか一方を選択する。
電圧選択部は、モード選択部によって選択されたモードに応じて、上記第１の電圧値を有する第１の比較電圧と上記第２の電圧値を有する第２の比較電圧とのうちいずれか一方を選択する。比較部は、上記出力ノードにおける電圧と電圧選択部によって選択された電圧とを比較する。能力調整部は、モード選択部が選択するモードと比較部による比較結果とに応じて、上記第１または第２の差動増幅回路の駆動能力を高める。

上記駆動電圧制御装置では、比較部は、出力ノードにおける電圧の電圧値が各モードに適した電圧値に達しているか否かを判断することができる。

好ましくは、上記第１の出力電圧の電圧値は、上記第２の出力電圧の電圧値よりも高い。上記電圧選択部は、上記モード選択部によって上記第１のモードが選択されると、上記第１の比較電圧を選択する。また、上記電圧選択部は、上記モード選択部によって上記第２のモードが選択されると、上記第２の比較電圧を選択する。上記能力調整部は、上記モード選択部によって上記第１のモードが選択され、かつ、上記比較部によって上記出力ノードにおける電圧が上記電圧選択部によって選択された電圧よりも低いと判断されると上記第１の差動増幅回路の駆動能力を高める。また、上記能力調整部は、上記モード選択部によって上記第２のモードが選択され、かつ、上記比較部によって上記出力ノードにおける電圧が上記電圧選択部によって選択された電圧よりも高いと判断されると上記第２の差動増幅回路の駆動能力を高める。

好ましくは、上記第１の差動増幅回路は、第１の差動ステージと、第１および第２の出力トランジスタと、第１の調整トランジスタとを含む。第１および第２の出力トランジスタは、第１の基準電圧を受ける第１の基準ノードと第２の基準電圧を受ける第２の基準ノードとの間に直列に接続される。第１の出力トランジスタは、第１の基準ノードと第２の出力トランジスタとの間に接続され、第１の差動ステージの出力をゲートに受ける。第２の出力トランジスタは、第１の出力トランジスタと第２の基準ノードとの間に接続され、第１の電圧供給ノードに与えられる電圧をゲートに受ける。第１の差動ステージは、第１の出力トランジスタと第２の出力トランジスタとの第１の相互接続ノードにおける電圧と上記第１の入力電圧との差に応じた電圧値を有する電圧を出力する。上記制御部は、上記第１のモードを選択しているときに、第１の調整トランジスタの接続状態を第１の接続状態にする。第１の調整トランジスタは、第１の接続状態では、第１の基準ノードと第１の相互接続ノードとの間に接続され、第１の差動ステージの出力をゲートに受ける。

上記駆動電圧制御装置では、第１の相互接続ノードに発生する電圧が第１の出力電圧として出力される。第１のモードであるときには、第１の出力トランジスタと第１の相互接続ノードとの間だけでなく第１の調整トランジスタと第１の相互接続ノードとの間にも電流が流れる。よって、第１の基準ノードと第１の相互接続ノードとの間を流れる電流が増加する。これにより、出力ノードを迅速に充放電することができる。一方、第１のモードではないときには、第１の調整トランジスタと第１の相互接続ノードとの間には電流が流れない。これにより、出力ノードの充放電が必要でないときには過剰な電流が流れないので、消費電力を低減することができる。

好ましくは、上記第１の差動増幅回路は、第１の差動ステージと、第１および第２の出力トランジスタと、第１の調整トランジスタとを含む。第１および第２の出力トランジスタは、第１の基準電圧を受ける第１の基準ノードと第２の基準電圧を受ける第２の基準ノードとの間に直列に接続される。第１の出力トランジスタは、第１の基準ノードと第２の出力トランジスタとの間に接続され、第１の差動ステージの出力をゲートに受ける。第２の出力トランジスタは、第１の出力トランジスタと第２の基準ノードとの間に接続され、第１の電圧供給ノードに与えられる電圧をゲートに受ける。第１の差動ステージは、第１の出力トランジスタと第２の出力トランジスタとの第１の相互接続ノードにおける電圧と上記第１の入力電圧との差に応じた電圧値を有する電圧を出力する。上記制御部は、上記第１のモードを選択しているときに、第１の調整トランジスタの接続状態を第１の接続状態にする。第１の調整トランジスタは、第１の接続状態では、第１の相互接続ノードと第２の基準ノードとの間に接続され、第１の電圧供給ノードに与えられる電圧をゲートに受ける。

上記駆動電圧制御装置では、第１の相互接続ノードに発生する電圧が第１の出力電圧として出力される。第１のモードであるときには、第２の出力トランジスタと第１の相互接続ノードと間だけでなく第１の調整トランジスタと第１の相互接続ノードとの間にも電流が流れる。よって、第２の基準ノードと第１の相互接続ノードとの間を流れる電流が増加する。これにより、出力ノードを迅速に充放電することができる。一方、第１のモードではないときには、第１の調整トランジスタと第１の相互接続ノードとの間には電流が流れない。これにより、出力ノードの充放電が必要でないときには過剰な電流が流れないので、消費電力を低減することができる。

好ましくは、上記第１の差動増幅回路は、第１および第２の入力トランジスタと、第３および第４の入力トランジスタと、第５の入力トランジスタと、第１の調整トランジスタと、第１の出力ステージとを含む。第１および第２の入力トランジスタは、第１の基準電圧を受ける第１の基準ノードと第２の基準電圧を受ける第２の基準ノードとの間に直列に接続される。第３および第４の入力トランジスタは、第１の基準ノードと第２の基準ノードとの間に直列に接続される。第５の入力トランジスタは、第２の入力トランジスタと第４の入力トランジスタとの第１の相互接続ノードと第２の基準ノードとの間に接続され、第１の電圧供給ノードに与えられる電圧をゲートに受ける。第１の入力トランジスタは、第１の基準ノードと第２の入力トランジスタとの間に接続され、ゲートがその第１の入力トランジスタのドレインに接続される。第２の入力トランジスタは、第１の入力トランジスタと第１の相互接続ノードとの間に接続され、第１の出力ステージの出力をゲートに受ける。第３の入力トランジスタは、第１の基準ノードと第４の入力トランジスタとの間に接続され、第１の入力トランジスタのゲートに接続される。第４の入力トランジスタは、第３の入力トランジスタと第１の相互接続ノードとの間に接続され、上記第１の入力電圧をゲートに受ける。第１の出力ステージは、第３の入力トランジスタと第４の入力トランジスタとの第２の相互接続ノードにおける電圧に応じた電圧値を有する上記第１の出力電圧を出力する。上記制御部は、第１のモードを選択しているときに、第１の調整トランジスタの接続状態を第１の接続状態にする。第１の調整トランジスタは、第１の接続状態では、第１の相互接続ノードと第２の基準ノードとの間に接続され、第１の電圧供給ノードに与えられる電圧をゲートに受ける。

上記駆動電圧制御装置では、第１の出力ステージの出力が第１の出力電圧として出力される。第１のモードであるときには、第５の入力トランジスタと第２の相互接続ノードとの間だけでなく第１の調整トランジスタと第２の相互接続ノードとの間にも電流が流れる。よって、第２の基準ノードと第２の相互接続ノードとの間を流れる電流が増加するので、第１の出力ステージが受ける電圧を迅速に上昇／下降することができる。これにより、出力ノードの充放電に要する時間を短縮することができる。一方、第１のモードではないときには、第１の調整トランジスタと第２の相互接続ノードとの間には電流が流れない。これにより、出力ノードの充放電が必要でないときには過剰な電流が流れないので、消費電力を低減することができる。

好ましくは、上記第１の差動増幅回路は、さらに、第２の調整トランジスタを含む。上記制御部は、上記第１のモードを選択しているときに、上記第１の調整トランジスタの接続状態を上記第１の接続状態にし、かつ、第２の調整トランジスタの接続状態を第２の接続状態にする。第２の調整トランジスタは、第２の接続状態では、上記第１の相互接続ノードと上記第２の基準ノードとの間に接続され、上記第１の電圧供給ノードに与えられる電圧をゲートに受ける。

上記駆動電圧制御装置では、第１の相互接続ノードと第１の基準ノードとの間に流れる電流を増加させるだけでなく、第１の相互接続ノードと第２の基準ノードとの間に流れる電流も増加させることによって、発振を抑制することができる。また、第２の調整トランジスタを第１の調整トランジスタに応じて設定する（例えば、第１の調整トランジスタと第２の調整トランジスタとのサイズ比（各々のトランジスタが示すＷ／Ｌ比の関係）を第１の出力トランジスタと第２の出力トランジスタとのサイズ比と同一にする）ことにより、第１の差動増幅回路が有するオフセット電圧を低減することができる。

好ましくは、第１の基準電圧の電圧値は、第２の基準電圧の電圧値よりも高い。上記第２の差動増幅回路は、第２の差動ステージと、第３および第４の出力トランジスタと、第２の調整トランジスタとを含む。第３および第４の出力トランジスタは、第３の基準電圧を受ける第３の基準ノードと第４の基準電圧を受ける第４の基準ノードとの間に直列に接続される。第３の基準電圧の電圧値は、第４の基準電圧の電圧値よりも低い。第３の出力トランジスタは、第３の基準ノードと第４の出力トランジスタとの間に接続され、第２の差動ステージの出力をゲートに受ける。第４の出力トランジスタは、第３の出力トランジスタと第４の基準ノードとの間に接続され、第２の電圧供給ノードに与えられる電圧をゲートに受ける。第２の差動ステージは、第３の出力トランジスタと第４の出力トランジスタとの第２の相互接続ノードにおける電圧と上記第２の入力電圧との差に応じた電圧値を有する電圧を出力する。上記制御部は、上記第１のモードを選択しているときに、上記第１の調整トランジスタの接続状態を上記第１の接続状態にする。また、上記制御部は、上記第２のモードを選択しているときに、第２の調整トランジスタの接続状態を第２の接続状態にする。第２の調整トランジスタは、第２の接続状態では、第３の基準ノードと第２の相互接続ノードとの間に接続され、第２の差動ステージの出力をゲートに受ける。

好ましくは、上記第１の基準電圧の電圧値は上記第２の基準電圧の電圧値よりも高い。上記第２の差動増幅回路は、第２の差動ステージと、第３および第４の出力トランジスタと、第２の調整トランジスタとを含む。第３および第４の出力トランジスタは、第３の基準電圧を受ける第３の基準ノードと第４の基準電圧を受ける第４の基準ノードとの間に直列に接続される。第３の基準電圧の電圧値は、第４の基準電圧の電圧値よりも低い。第３の出力トランジスタは、第３の基準ノードと第４の出力トランジスタとの間に接続され、第２の差動ステージの出力をゲートに受ける。第４の出力トランジスタは、第３の出力トランジスタと第４の基準ノードとの間に接続され、第２の電圧供給ノードに与えられる電圧をゲートに受ける。第２の差動ステージは、第３の出力トランジスタと第４の出力トランジスタとの第２の相互接続ノードにおける電圧と上記第２の入力電圧との差に応じた電圧値を有する電圧を出力する。上記制御部は、上記第１のモードを選択しているときに、上記第１の調整トランジスタの接続状態を上記第１の接続状態にする。また、上記制御部は、上記第２のモードを選択しているときに、第２の調整トランジスタの接続状態を第２の接続状態にする。第２の調整トランジスタは、第２の接続状態では、第２の相互接続ノードと第４の基準ノードとの間に接続され、第２の電圧供給ノード与えられる電圧をゲートに受ける。

好ましくは、上記第１の基準電圧の電圧値は、上記第２の基準電圧の電圧値よりも高い。上記第２の差動増幅回路は、第６および第７の入力トランジスタと、第８および第９の入力トランジスタと、第１０の入力トランジスタと、第２の調整トランジスタと、第２の出力ステージとを含む。第６および第７の入力トランジスタは、第３の基準電圧を受ける第３の基準ノードと第４の基準電圧を受ける第４の基準ノードとの間に直列に接続される。第８および第９の入力トランジスタは、第３の基準ノードと第４の基準ノードとの間に直列に接続される。第１０の入力トランジスタは、第７の入力トランジスタと第９の入力トランジスタとの第３の相互接続ノードと第４の基準ノードとの間に接続され、第２の電圧供給ノードに与えられる電圧をゲートに受ける。第３の基準電圧の電圧値は、第４の基準電圧の電圧値よりも低い。第６の入力トランジスタは、第３の基準ノードと第７の入力トランジスタとの間に接続され、ゲートがその第６の入力トランジスタのドレインに接続される。第７の入力トランジスタは、第６の入力トランジスタと第３の相互接続ノードとの間に接続され、第２の出力ステージの出力をゲートに受ける。第８の入力トランジスタは、第３の基準ノードと第９の入力トランジスタとの間に接続され、ゲートが第６の入力トランジスタのゲートに接続される。第９の入力トランジスタは、第８の入力トランジスタと第３の相互接続ノードとの間に接続され、上記第２の入力電圧をゲートに受ける。第２の出力ステージは、第８の入力トランジスタと第９の入力トランジスタとの第４の相互接続ノードにおける電圧に応じた電圧値を有する電圧を出力する。上記制御部は、上記第１のモードを選択しているときに、上記第１の調整トランジスタの接続状態を上記第１の接続状態にする。また、制御部は、上記第２のモードを選択しているときに、第２の調整トランジスタの接続状態を第２の接続状態にする。第２の調整トランジスタは、第２の接続状態では、第３の相互接続ノードと第４の基準ノードとの間に接続され、第２の電圧供給ノードに与えられる電圧をゲートに受ける。

以上のように、第１の出力電圧が供給されるとき（第１のモードであるとき）には、第１の差動増幅回路の駆動能力が高められる（第１の差動増幅回路から出力される電流（または第１の差動増幅回路に入力される電流）の電流量が増加する）。これにより、出力ノードを迅速に充放電することができる。一方、第２の出力電圧が供給されるとき（第１のモードではないとき）には、第１の差動増幅回路の駆動能力は高まらない。これにより、出力ノードの充放電が必要でないときには過剰な電流が流れないので、消費電力を低減することができる。

以下、この発明の実施の形態を図面を参照して詳しく説明する。なお、図中同一または相当部分には同一の符号を付しその説明は繰り返さない。

（第１の実施形態）
＜全体構成＞
この発明の第１の実施形態による駆動電圧制御装置１の全体構成を図１に示す。この装置１は、タイミング制御部１１と、ＶＣＯＭ電圧生成部１２と、ＶＣＯＭＨ用オペアンプ１３Ｈと、ＶＣＯＭＬ用オペアンプ１３Ｌと、平滑容量Ｃ１４Ｈ，Ｃ１４Ｌと、スイッチＳＷ１，ＳＷ２と、出力端子１５とを備える。この装置１は、液晶表示パネルを交流化駆動（例えば、ライン対向反転駆動）するための駆動電圧ＶＣＯＭＨ，ＶＣＯＭＬを制御する。例えば、駆動電圧制御装置１は、所定のタイミングに応じて、駆動電圧ＶＣＯＭＨ，ＶＣＯＭＬを交互に出力する。

タイミング制御部１１は、制御信号Ｓａ，Ｓｂを出力する。制御信号Ｓａは、ＶＣＯＭ電圧生成部１２が生成すべき駆動電圧ＶＣＯＭＨの電圧値を示す。制御信号Ｓｂは、ＶＣＯＭ電圧生成部１２が生成すべき駆動電圧ＶＣＯＭＬの電圧値を示す。また、タイミング制御部１１は、タイミング信号ＴＩＭＩＮＧを受け、制御信号Ｓ１〜Ｓ４を出力する。タイミング信号ＴＩＭＩＮＧは、出力端子１５から出力される駆動電圧を駆動電圧ＶＣＯＭＨから駆動電圧ＶＣＯＭＬ（または駆動電圧ＶＣＯＭＨから駆動電圧ＶＣＯＭＬ）に切り替えるタイミングを示す。タイミング制御部１１は、そのタイミング信号ＴＩＭＩＮＧに応じて、制御信号Ｓ１〜Ｓ４の電圧レベルを「Ｈレベル」から「Ｌレベル」に切り替える（または、制御信号Ｓ１〜Ｓ４の電圧レベルを「Ｌレベル」から「Ｈレベル」に切り替える）。

ＶＣＯＭ電圧生成部１２は、タイミング制御部１１から出力された制御信号Ｓａに応じた電圧値を有する駆動電圧ＶＣＯＭＨを生成する。また、ＶＣＯＭ電圧生成部１２は、タイミング制御部１１から出力された制御信号Ｓｂに応じた電圧値を有する駆動電圧ＶＣＯＭＬを生成する。

ＶＣＯＭＨ用オペアンプ１３Ｈは、ボルテージフォローア回路を構成しており、ＶＣＯＭ電圧生成部１２によって生成された駆動電圧ＶＣＯＭＨを出力する。また、ＶＣＯＭＨ用オペアンプ１３Ｈは、タイミング制御部１１から出力された制御信号Ｓ３に応じて、駆動能力（単位時間当たりに入力／出力する電流の電流量）が調整される。

ＶＣＯＭＬ用オペアンプ１３Ｌは、ボルテージフォローア回路を構成しており、ＶＣＯＭ電圧生成部１２によって生成された駆動電圧ＶＣＯＭＬを出力する。また、ＶＣＯＭＬ用オペアンプ１３Ｌは、タイミング制御部１１から出力された制御信号Ｓ４に応じて、駆動能力（単位時間当たりに入力／出力する電流の電流量）が調整される。

平滑容量Ｃ１４Ｈは、ＶＣＯＭＨ用オペアンプ１３Ｈの出力の変動を平滑にするために設けられており、ＶＣＯＭＨ用オペアンプ１３Ｈと出力端子１５との間に存在するノードＮ１４Ｈと接地ノードとの間に接続される。平滑容量Ｃ１４Ｌは、ＶＣＯＭＬ用オペアンプ１３Ｌの出力の変動を平滑にするために設けられており、ＶＣＯＭＬ用オペアンプ１３Ｌと出力端子１５との間に存在するノードＮ１４Ｌと接地ノードとの間に接続される。

スイッチＳＷ１は、ノードＮ１４Ｈと出力端子１５との間に接続される。スイッチＳＷ２は、ノードＮ１４Ｌと出力端子１５との間に接続される。スイッチＳＷ１，ＳＷ２は、タイミング制御部１１からの制御信号Ｓ１，Ｓ２が「Ｈレベル」であるときにはオンになり、タイミング制御部１１からの制御信号Ｓ１，Ｓ２が「Ｌレベル」であるときにはオフになる。

出力端子１５は、ノードＮ１４Ｈの電位（駆動電圧ＶＣＯＭＨ）またはノードＮ１４Ｌの電位（駆動電圧ＶＣＯＭＬ）を液晶表示パネルの対向電極（図示せず）に供給する。

なお、図１では、液晶表示パネルの負荷容量としてパネル負荷Ｃ（ＬＣ）を図示している。

＜ＶＣＯＭ電圧生成部１２の内部構成＞
図１に示したＶＣＯＭ電圧生成部１２の内部構成を図２に示す。ＶＣＯＭ電圧生成部１２は、ラダー抵抗１１１Ｈ，１１１Ｌと、選択部１１２Ｈ，１１２Ｌと、出力端子１１３Ｈ，１１３Ｌとを含む。

ラダー抵抗１１１Ｈ，選択部１１２Ｈ，および出力端子１１３Ｈは、所謂、ＲＤＡＣ（Resistance Digital Analog Converter）を構成している。ラダー抵抗１１１Ｈは、基準ノードＶＲＥＦＨと基準ノードＶＳＳとの間に接続され、基準ノードＶＲＥＦＨと基準ノードＶＳＳとの間の電圧を分割することによって複数の分割電圧を生成する。選択部１１２Ｈは、タイミング制御部１１から出力された制御信号Ｓａに応じて、ラダー抵抗１１１Ｈによって生成された複数の分割電圧のうちいずれか１つを選択する。出力端子１１３Ｈは、選択部１１２Ｈによって選択された分割電圧を駆動電圧ＶＣＯＭＨとして出力する。

ラダー抵抗１１１Ｌ，選択部１１２Ｌ，および出力端子１１３Ｌは、所謂、ＲＤＡＣを構成している。ラダー抵抗１１１Ｌは、基準ノードＶＳＳと基準ノードＶＲＥＦＬとの間に接続され、基準ノードＶＳＳと基準ノードＶＲＥＦＬとの間の電圧を分割することによって複数の分割電圧を生成する。選択部１１２Ｌは、タイミング制御部１１から出力された制御信号Ｓｂに応じて、ラダー抵抗１１１Ｌによって生成された複数の分割電圧のうちいずれか１つを選択する。出力端子１１３Ｌは、選択部１１２Ｌによって選択された分割電圧を駆動電圧ＶＣＯＭＬとして出力する。

＜ＶＣＯＭＨ用オペアンプ１３Ｈの内部構成＞
図１に示したＶＣＯＭＨ用オペアンプ１３Ｈの内部構成を図３に示す。ＶＣＯＭＨ用オペアンプ１３Ｈは、入力トランジスタＴＡ１−Ｈ，ＴＡ２−Ｈ，ＴＡ３−Ｈ，ＴＡ４−Ｈ，ＴＡ５−Ｈと、出力トランジスタＴＢ１−Ｈ，ＴＢ２−Ｈと、位相補償容量ＣＢ−Ｈと、駆動能力調整部１００Ｈとを含む。

〔差動ステージ１３ＡＨ〕
入力トランジスタＴＡ１−Ｈ〜ＴＡ５−Ｈは、ＶＣＯＭＨ用オペアンプ１３Ｈの差動ステージ１３ＡＨを構成する。

入力トランジスタＴＡ５−Ｈは、電源ノードと接地ノードとの間に接続され、バイアス電圧供給ノードＮＶａに与えられるバイアス電圧Ｖａをゲートに受ける。

入力トランジスタＴＡ１−Ｈ，ＴＡ２−Ｈは、電源ノードと入力トランジスタＴＡ５−Ｈとの間に直列に接続される。入力トランジスタＴＡ１−Ｈは、電源ノードと入力トランジスタＴＡ２−Ｈとの間に接続され、ゲートがこの入力トランジスタＴＡ１−Ｈのドレインに接続される。入力トランジスタＴＡ２−Ｈは、入力トランジスタＴＡ１−Ｈと入力トランジスタＴＡ５−Ｈとの間に接続される。

入力トランジスタＴＡ３−Ｈ，ＴＡ４−Ｈは、電源ノードと入力トランジスタＴＡ５−Ｈとの間に直列に接続される。入力トランジスタＴＡ３−Ｈは、電源ノードと入力トランジスタＴＡ４−Ｈとの間に接続され、ゲートが入力トランジスタＴＡ１−Ｈのゲートに接続される。入力トランジスタＴＡ４−Ｈは、入力トランジスタＴＡ３−Ｈと入力トランジスタＴＡ５−Ｈとの間に接続される。

〔出力ステージ１３ＢＨ〕
出力トランジスタＴＢ１−Ｈ，ＴＢ２−Ｈ，および位相補償容量ＣＢ−Ｈは、ＶＣＯＭＨ用オペアンプ１３Ｈの出力ステージ１３ＢＨを構成する。

出力トランジスタＴＢ１−Ｈ，ＴＢ２−Ｈは、電源ノードと接地ノードとの間に直列に接続される。出力トランジスタＴＢ１−Ｈは、電源ノードと出力トランジスタＴＢ２−Ｈとの間に接続され、ゲートがノードＮ１３ＡＨに接続される。ノードＮ１３ＡＨは、入力トランジスタＴＡ３−Ｈと入力トランジスタＴＡ４−Ｈとの相互接続ノードである。出力トランジスタＴＢ２−Ｈは、出力トランジスタＴＢ１−Ｈと接地ノードとの間に接続され、バイアス電圧供給ノードＮＶａに与えられるバイアス電圧Ｖａをゲートに受ける。位相補償容量ＣＢ−Ｈは、出力トランジスタＴＢ１−ＨのゲートとノードＮ１３ＢＨとの間に接続される。ノードＮ１３ＢＨは、出力トランジスタＴＢ１−Ｈと出力トランジスタＴＢ２−Ｈとの相互接続ノードである。

また、入力トランジスタＴＡ４−Ｈは、外部（ＶＣＯＭ電圧生成部１２）からの電圧Ｖｉｎ（駆動電圧ＶＣＯＭＨ）をゲートに受ける。入力トランジスタＴＡ２−Ｈは、ノードＮ１３ＢＨにおける電圧をゲートに受ける。

〔駆動能力調整部１００Ｈ〕
駆動能力調整部１００Ｈは、インバータ１０１Ｈと、切替トランジスタＳａ１０２Ｈ，Ｓｂ１０２Ｈと、調整トランジスタＴ１０３Ｈとを含む。

インバータ１０１Ｈは、外部（タイミング制御部１１）からの制御信号Ｓ３を反転して出力する。

切替トランジスタＳａ１０２Ｈ，Ｓｂ１０２Ｈは、電源ノードとノードＮ１３ＡＨとの間に直列に接続される。切替トランジスタＳａ１０２Ｈは、電源ノードと切替トランジスタＳｂ１０２Ｈとの間に接続され、外部（タイミング制御部１１）からの制御信号Ｓ３をゲートに受ける。切替トランジスタＳｂ１０２Ｈは、切替トランジスタＳａ１０２ＨとノードＮ１３ＡＨとの間に接続され、インバータ１０１Ｈから出力された信号をゲートに受ける。

調整トランジスタＴ１０３Ｈは、電源ノードとノードＮ１３ＢＨとの間に接続され、ゲートがノードＮ１０２Ｈに接続される。ノードＮ１０２Ｈは、切替トランジスタＳａ１０２Ｈと切替トランジスタＳｂ１０２Ｈとの間の相互接続ノードである。

制御信号Ｓ３は、「Ｌレベル」のときには切替トランジスタＳａ１０２Ｈ，Ｓｂ１０２Ｈ（Ｐチャネルトランジスタ）を活性化させる電圧であり、「Ｈレベル」のときには切替トランジスタＳａ１０２Ｈ，Ｓｂ１０２Ｈ（Ｐチャネルトランジスタ）を活性化させない電圧である。

＜ＶＣＯＭＬ用オペアンプ１３Ｌの内部構成＞
図１に示したＶＣＯＭＬ用オペアンプ１３Ｌの内部構成を図４に示す。ＶＣＯＭＬ用オペアンプ１３Ｌは、入力トランジスタＴＡ１−Ｌ，ＴＡ２−Ｌ，ＴＡ３−Ｌ，ＴＡ４−Ｌ，ＴＡ５−Ｌと、出力トランジスタＴＢ１−Ｌ，ＴＢ２−Ｌと、位相補償容量ＣＢ−Ｌと、駆動能力調整部１００Ｌとを含む。

〔差動ステージ１３ＡＬ〕
入力トランジスタＴＡ１−Ｌ〜ＴＡ５−Ｌは、ＶＣＯＭＬ用オペアンプ１３Ｌの差動ステージ１３ＡＬを構成する。

入力トランジスタＴＡ５−Ｌは、接地ノードと電源ノードとの間に接続され、バイアス電圧供給ノードＮＶｂに与えられるバイアス電圧Ｖｂをゲートに受ける。

入力トランジスタＴＡ１−Ｌ，ＴＡ２−Ｌは、接地ノードと入力トランジスタＴＡ５−Ｌとの間に直列に接続される。入力トランジスタＴＡ１−Ｌは、接地ノードと入力トランジスタＴＡ２−Ｌとの間に接続され、ゲートがこの入力トランジスタＴＡ１−Ｌのドレインに接続される。入力トランジスタＴＡ２−Ｌは、入力トランジスタＴＡ１−Ｌと入力トランジスタＴＡ５−Ｌとの間に接続される。

入力トランジスタＴＡ３−Ｌ，ＴＡ４−Ｌは、接地ノードと入力トランジスタＴＡ５−Ｌとの間に直列に接続される。入力トランジスタＴＡ３−Ｌは、接地ノードと入力トランジスタＴＡ４−Ｌとの間に接続され、ゲートが入力トランジスタＴＡ１−Ｌに接続される。入力トランジスタＴＡ４−Ｌは、入力トランジスタＴＡ３−Ｌと入力トランジスタＴＡ５−Ｌとの間に接続される。

〔出力ステージ１３ＢＬ〕
出力トランジスタＴＢ１−Ｌ，ＴＢ２−Ｌ，および位相補償容量ＣＢ−Ｌは、ＶＣＯＭＬ用オペアンプ１３Ｌの出力ステージ１３ＢＬを構成する。

出力トランジスタＴＢ１−Ｌ，ＴＢ２−Ｌは、接地ノードと電源ノードとの間に直列に接続される。出力トランジスタＴＢ１−Ｌは、接地ノードと出力トランジスタＴＢ２−Ｌとの間に接続され、ゲートがノードＮ１３ＡＬに接続される。ノードＮ１３ＡＬは、入力トランジスタＴＡ３−Ｌと入力トランジスタＴＡ４−Ｌとの相互接続ノードである。出力トランジスタＴＢ２−Ｌは、出力トランジスタＴＢ１−Ｌと電源ノードとの間に接続され、バイアス電圧供給ノードＮＶｂに与えられるバイアス電圧Ｖｂをゲートに受ける。位相補償容量ＣＢ−Ｌは、出力トランジスタＴＢ１−ＬのゲートとノードＮ１３ＢＬとの間に接続される。ノードＮ１３ＢＬは、出力トランジスタＴＢ１−Ｌと出力トランジスタＴＢ２−Ｌとの相互接続ノードである。

また、入力トランジスタＴＡ４−Ｌは、外部（ＶＣＯＭ電圧生成部１２）からの電圧Ｖｉｎ（駆動電圧ＶＣＯＭＬ）をゲートに受ける。入力トランジスタＴＡ２−Ｌは、ノードＮ１３ＢＬにおける電圧をゲートに受ける。

〔駆動能力調整部１００Ｌ〕
駆動能力調整部１００Ｌは、インバータ１０１Ｌと、切替トランジスタＳａ１０２Ｌ，Ｓｂ１０２Ｌと、調整トランジスタＴ１０３Ｌとを含む。

インバータ１０１Ｌは、外部（タイミング制御部１１）からの制御信号Ｓ４を反転して出力する。

切替トランジスタＳａ１０２Ｌ，Ｓｂ１０２Ｌは、接地ノードとノードＮ１３ＡＬとの間に直列に接続される。切替トランジスタＳａ１０２Ｌは、接地ノードと切替トランジスタＳｂ１０２Ｌとの間に接続され、インバータ１０１Ｌから出力された信号をゲートに受ける。切替トランジスタＳｂ１０２Ｌは、切替トランジスタＳａ１０２ＬとノードＮ１３ＡＬとの間に接続され、外部（タイミング制御部１１）からの制御信号Ｓ４をゲートに受ける。

調整トランジスタＴ１０３Ｌは、接地ノードとノードＮ１３ＢＬとの間に接続され、ゲートがノードＮ１０２Ｌに接続される。ノードＮ１０２Ｌは、切替トランジスタＳａ１０２Ｌと切替トランジスタＳｂ１０２Ｌとの間の相互接続ノードである。

制御信号Ｓ４は、「Ｈレベル」のときには切替トランジスタＳａ１０２Ｌ，Ｓｂ１０２Ｌ（Ｎチャネルトランジスタ）を活性化させる電圧であり、「Ｌレベル」のときには切替トランジスタＳａ１０２Ｌ，Ｓｂ１０２Ｌ（Ｎチャネルトランジスタ）を活性化させない電圧である。

＜ＶＣＯＭＨ用オペアンプ１３Ｈによる動作＞
次に、図３に示したＶＣＯＭＨ用オペアンプ１３Ｈによる動作について説明する。

制御信号Ｓ３が「Ｌレベル」のとき、切替トランジスタＳａ１０２Ｈはオンになる。また、制御信号Ｓ３が「Ｌレベル」のときインバータ１０１Ｈは制御信号Ｓ３を反転した信号（「Ｈレベル」）を出力するので、切替トランジスタＳｂ１０２Ｈはオフになる。よって、調整トランジスタＴ１０３Ｈのゲートが電源ノードに接続されるので、調整トランジスタＴ１０３Ｈのゲートとソースとが同電位になり調整トランジスタＴ１０３Ｈには電流が流れない。

一方、制御信号Ｓ３が「Ｈレベル」のとき、切替トランジスタＳａ１０２Ｈはオフになる。また、制御信号Ｓ３が「Ｈレベル」のときインバータ１０１Ｈは制御信号Ｓ３を反転した信号（「Ｌレベル」）を出力するので、切替トランジスタＳｂ１０２Ｈはオンになる。よって、調整トランジスタＴ１０３ＨのゲートはノードＮ１３ＡＨに接続されるので、調整トランジスタＴ１０３ＨからノードＮ１３ＢＨへ電流が流れる。例えば、調整トランジスタＴ１０３Ｈと出力トランジスタＴＢ１−Ｈとに同一のゲート電圧を印加したときに出力トランジスタＴＢ１−Ｈに流れるドレイン電流に対して２倍の電流値を有するドレイン電流が調整トランジスタＴ１０３Ｈに流れるとする。この場合、出力トランジスタＴＢ１−Ｈにだけドレイン電流が流れる場合（制御信号Ｓ３が「Ｌレベル」である場合）と比較すると、３倍のドレイン電流が電源ノードからノードＮ１３ＢＨに流れることになる。

このように、制御信号Ｓ３が「Ｈレベル」のときには、電源ノードからノードＮ１３ＢＨへ流れる電流が増加する。つまり、出力トランジスタＴＢ１−Ｈの駆動能力が高まる。

＜ＶＣＯＭＬ用オペアンプ１３Ｌにおける動作＞
次に、図４に示したＶＣＯＭＬ用オペアンプ１３Ｌによる動作について説明する。

制御信号Ｓ４が「Ｌレベル」のときインバータ１０１Ｌは制御信号Ｓ４を反転した信号（「Ｈレベル」）を出力するので、切替トランジスタＳａ１０２Ｌはオンになる。また、制御信号Ｓ４が「Ｌレベル」のとき、切替トランジスタＳｂ１０２Ｌはオフになる。よって、調整トランジスタＴ１０３Ｌのゲートが接地ノードに接続されるので、調整トランジスタＴ１０３Ｌのゲートとソースとが同電位になり調整トランジスタＴ１０３Ｌには電流が流れない。

一方、制御信号Ｓ４が「Ｈレベル」のときインバータ１０１Ｌは制御信号Ｓ４を反転した信号（「Ｌレベル」）を出力するので、切替トランジスタＳａ１０２Ｌはオフになる。また、制御信号Ｓ４が「Ｈレベル」のとき、切替トランジスタＳｂ１０２Ｌはオンになる。よって、調整トランジスタＴ１０３ＬのゲートはノードＮ１３ＡＬに接続されるので、ノードＮ１３ＢＬから調整トランジスタＴ１０３Ｌへ電流が流れる。

このように、制御信号Ｓ４が「Ｈレベル」のときには、ノードＮ１３ＢＬから接地ノードへ流れる電流が増加する。つまり、出力トランジスタＴＢ１−Ｌの駆動能力が高まる。

＜駆動電圧制御装置１による動作＞
次に、図１に示した駆動電圧制御装置１による動作について図５を参照しつつ説明する。なお、ここでは、駆動電圧ＶＣＯＭＨの電圧値は「＋３Ｖ」とし、駆動電圧ＶＣＯＭＬの電圧値は「−３Ｖ」とする。

時刻ｔ０〜ｔ１では、タイミング制御部１１は、制御信号Ｓ１を「Ｌレベル」にし制御信号Ｓ２を「Ｈレベル」にしているものとする。また、時刻ｔ０〜ｔ１では、出力端子１５における電圧Ｖ１５は「−３Ｖ」であるものとする。

時刻ｔ１になると、タイミング制御部１１は、外部からのタイミング信号ＴＩＭＩＮＧに応じて、制御信号Ｓ１を「Ｈレベル」にし制御信号Ｓ２を「Ｌレベル」にする。これにより、スイッチＳＷ１がオンになり、出力端子１５はＶＣＯＭＨ用オペアンプ１３Ｈに接続される。このとき、出力端子１５における電圧（パネル負荷Ｃ（ＬＣ）の電位）Ｖ１５は「−３Ｖ」であるので、出力端子１５における電圧Ｖ１５が駆動電圧ＶＣＯＭＨの電圧値「＋３Ｖ」になるまでの間（立ち上がり時間ｔｐＨが経過するまでの間）ＶＣＯＭＨ用オペアンプ１３Ｈから出力端子１５（パネル負荷Ｃ（ＬＣ））へ電流が流れる。また、時刻ｔ１になると、タイミング制御部１１は、制御信号Ｓ３を「Ｈレベル」にする。これにより、ＶＣＯＭＨ用オペアンプ１３Ｈの駆動能力が高まるので、ＶＣＯＭＨ用オペアンプ１３Ｈから出力端子１５（パネル負荷Ｃ（ＬＣ））に流れる電流が増加する。

時刻ｔ２になると、タイミング制御部１１は、制御信号Ｓ３を「Ｌレベル」にする。これにより、ＶＣＯＭＨ用オペアンプ１３Ｈの駆動能力は元に戻る。

時刻ｔ３になると、タイミング制御部１１は、外部からのタイミング信号ＴＩＭＩＮＧに応じて、制御信号Ｓ１を「Ｌレベル」にし制御信号Ｓ２を「Ｈレベル」にする。これにより、スイッチＳＷ２がオンになり、出力端子１５はＶＣＯＭＬ用オペアンプ１３Ｌに接続される。このとき、出力端子１５における電圧Ｖ１５は「＋３Ｖ」であるので、出力端子１５における電圧Ｖ１５が駆動電圧ＶＣＯＭＬの電圧値「−３Ｖ」になるまでの間（立ち下がり時間ｔｐＬが経過するまでの間）出力端子１５からＶＣＯＭＬ用オペアンプ１３Ｌへ電流が流れる。また、時刻ｔ３において、タイミング制御部１１は、制御信号Ｓ４を「Ｈレベル」にする。これにより、ＶＣＯＭＬ用オペアンプ１３Ｌの駆動能力が高まるので、出力端子１５からＶＣＯＭＬ用オペアンプ１３Ｌに流れる電流が増加する。

時刻ｔ４になると、タイミング制御部１１は、制御信号Ｓ４を「Ｌレベル」にする。これにより、ＶＣＯＭＬ用オペアンプ１３Ｌの駆動能力は元に戻る。

次に、時刻ｔ４〜ｔ９では、時刻ｔ０〜ｔ４における動作と同様の動作が行われる。

このように、出力端子１５（パネル負荷Ｃ（ＬＣ））の充放電が必要なときにはオペアンプの駆動能力は高まる。また、出力端子１５における電圧Ｖ１５（パネル負荷Ｃ（ＬＣ）の電位）が安定しているときには、オペアンプの駆動能力は高まらない。

＜効果＞
以上のように、出力端子１５から出力される駆動電圧が切り替わるときにＶＣＯＭＨ用オペアンプ１３Ｈ（またはＶＣＯＭＬ用オペアンプ１３Ｌ）の駆動能力を高めることによって、パネル負荷Ｃ（ＬＣ）の迅速に充放電することができる。つまり、立ち上がり時間ｔｐＨ（または立ち下がり時間ｔｐＬ）を短縮することができる。

また、出力端子１５における電圧（パネル負荷Ｃ（ＬＣ）の電位）Ｖ１５が安定しているときには駆動能力を高まらない。このように、出力端子１５（パネル負荷Ｃ（ＬＣ））の充放電が必要でないときにはＶＣＯＭＨ用オペアンプ１３Ｈ（またはＶＣＯＭＬ用オペアンプ１３Ｌ）と出力端子１５との間に過剰な電流が流れないので、消費電力を低減することができる。

なお、本実施形態では、制御信号Ｓ１，Ｓ２がオンになる期間に対して制御信号Ｓ３，Ｓ４をオンになる期間は１／２であるが、これに限らない。制御信号Ｓ３，Ｓ４がオンになる期間が制御信号Ｓ１，Ｓ２がオンになる期間以下であればよい。

また、図３に示した駆動能力調整部１００Ｈに代えて、図６（Ａ）に示す駆動能力調整部１００Ｈ−１または図６（Ｂ）に示す駆動能力調整部１００Ｈ−２を用いても同様の効果を得ることができる。図６（Ａ）に示した切替トランジスタＳｃ１０２Ｈは、調整トランジスタＴ１０３ＨとノードＮ１３ＢＨとの間に接続され、インバータ１０１Ｈの出力をゲートに受ける。図６（Ｂ）に示した切替トランジスタＳｄ１０２Ｈは、電源ノードと調整トランジスタＴ１０３Ｈとの間に接続され、インバータ１０１Ｈの出力をゲートに受ける。つまり、制御信号Ｓ３が「Ｈレベル」のときに調整トランジスタＴ１０３ＨとノードＮ１３ＢＨとの間に電流が流れるように構成すればいい。

また、図４に示した駆動能力調整部１００Ｌに代えて、図６（Ｃ）に示す駆動能力調整部１００Ｌ−１または図６（Ｄ）に示す駆動能力調整部１００Ｌ−２を用いても同様の効果を得ることができる。図６（Ｃ）に示した切替トランジスタＳｃ１０２Ｌは、調整トランジスタＴ１０３ＬとノードＮ１３ＢＬとの間に接続され、制御信号Ｓ４をゲートに受ける。図６（Ｄ）に示した切替トランジスタＳｄ１０２Ｌは、接地ノードと調整トランジスタＴ１０３Ｌとの間に接続され、制御信号Ｓ４をゲートに受ける。つまり、制御信号Ｓ４が「Ｈレベル」のときに調整トランジスタＴ１０３ＬとノードＮ１３ＢＬとの間に電流が流れるように構成すればいい。

また、ＶＣＯＭ電圧生成部１２の内部構成は、図２に示した構成に限らない。例えば、所定の電源からＶＣＯＭＨ用オペアンプ１３Ｈに駆動電圧ＶＣＯＭＨが直接供給される構成になっていても構わない。

（第２の実施形態）
ＶＣＯＭＨ用オペアンプ１３Ｈにおいて、出力トランジスタＴＢ１−Ｈの駆動能力だけを高めると、発振が生じる可能性がある。また、ＶＣＯＭＬ用オペアンプ１３Ｌにおいても、同様の現象が懸念される。

＜全体構成＞
この発明の第２の実施形態による駆動電圧制御装置は、図１に示したＶＣＯＭＨ用オペアンプ１３Ｈ，ＶＣＯＭＬ用オペアンプ１３Ｌに代えて、図７に示すＶＣＯＭＨ用オペアンプ２３Ｈと図８に示すＶＣＯＭＬ用オペアンプ２３Ｌとを備える。その他の構成は図１と同様である。

＜ＶＣＯＭＨ用オペアンプ２３Ｈの内部構成＞
本実施形態において用いられるＶＣＯＭＨ用オペアンプ２３Ｈの内部構成を図７に示す。ＶＣＯＭＨ用オペアンプ２３Ｈは、図３に示したＶＣＯＭＨ用オペアンプ１３Ｈに加えて、駆動能力調整部２００Ｈを備える。

駆動能力調整部２００Ｈは、インバータ２０１Ｈと、切替トランジスタＳａ２０２Ｈ，Ｓｂ２０２Ｈと、調整トランジスタＴ２０３Ｈとを含む。

インバータ２０１Ｈは、外部（タイミング制御部１１）からの制御信号Ｓ３を反転して出力する。

切替トランジスタＳａ２０２Ｈ，Ｓｂ２０２Ｈは、接地ノードとバイアス電圧供給ノードＮＶａとの間に直列に接続される。切替トランジスタＳａ２０２Ｈは、接地ノードと切替トランジスタＳｂ２０２Ｈとの間に接続され、インバータ２０１Ｈから出力された信号をゲートに受ける。切替トランジスタＳｂ２０２Ｈは、切替トランジスタＳａ２０２Ｈとバイアス電圧供給ノードＮＶａとの間に接続され、外部（タイミング制御部１１）からの制御信号Ｓ３をゲートに受ける。

調整トランジスタＴ２０３Ｈは、接地ノードとノードＮ１３ＢＨとの間に接続され、ゲートがノードＮ２０２Ｈに接続される。ノードＮ２０２Ｈは、切替トランジスタＳａ２０２Ｈと切替トランジスタＳｂ２０２Ｈとの間の相互接続ノードである。

また、制御信号Ｓ３は、「Ｌレベル」のときには切替トランジスタＳａ１０２Ｈ，Ｓｂ１０２Ｈ（Ｐチャネルトランジスタ）を活性化させ切替トランジスタＳａ２０２Ｈ，Ｓｂ２０２Ｈ（Ｎチャネルトランジスタ）を活性化させない電圧であり、「Ｈレベル」のときには切替トランジスタＳａ１０２Ｈ，Ｓｂ１０２Ｈ（Ｐチャネルトランジスタ）を活性化させず切替トランジスタＳａ２０２Ｈ，Ｓｂ２０２Ｈ（Ｎチャネルトランジスタ）を活性化させる電圧である。

＜ＶＣＯＭＬ用オペアンプ２３Ｌの内部構成＞
本実施形態において用いられるＶＣＯＭＬ用オペアンプ２３Ｌの内部構成を図８に示す。ＶＣＯＭＬ用オペアンプ２３Ｌは、図４に示したＶＣＯＭＬ用オペアンプ１３Ｌに加えて、駆動能力調整部２００Ｌを備える。

駆動能力調整部２００Ｌは、インバータ２０１Ｌと、切替トランジスタＳａ２０２Ｌ，Ｓｂ２０２Ｌと、調整トランジスタＴ２０３Ｌとを含む。

インバータ２０１Ｌは、外部（タイミング制御部１１）からの制御信号Ｓ４を反転して出力する。

切替トランジスタＳａ２０２Ｌ，Ｓｂ２０２Ｌは、電源ノードとバイアス電圧供給ノードＮＶｂとの間に直列に接続される。切替トランジスタＳａ２０２Ｌは、電源ノードと切替トランジスタＳｂ２０２Ｌとの間に接続され、外部（タイミング制御部１１）からの制御信号Ｓ４をゲートに受ける。切替トランジスタＳｂ２０２Ｌは、切替トランジスタＳａ２０２Ｌとバイアス電圧供給ノードＮＶｂとの間に接続され、インバータ２０１Ｌから出力された信号をゲートに受ける。

調整トランジスタＴ２０３Ｌは、電源ノードとノードＮ１３ＢＬとの間に接続され、ゲートがノードＮ２０２Ｌに接続される。ノードＮ２０２Ｌは、切替トランジスタＳａ２０２Ｌと切替トランジスタＳｂ２０２Ｌとの間の相互接続ノードである。

また、制御信号Ｓ４は、「Ｈレベル」のときには切替トランジスタＳａ１０２Ｌ，Ｓｂ１０２Ｌ（Ｎチャネルトランジスタ）を活性化させ切替トランジスタＳａ２０２Ｌ，Ｓｂ２０２Ｌ（Ｐチャネルトランジスタ）を活性化させない電圧であり、「Ｌレベル」のときには切替トランジスタＳａ１０２Ｌ，Ｓｂ１０２Ｌ（Ｎチャネルトランジスタ）を活性化させず切替トランジスタＳａ２０２Ｌ，Ｓｂ２０２Ｌ（Ｐチャネルトランジスタ）を活性化させる電圧である。

＜ＶＣＯＭＨ用オペアンプ２３Ｈによる動作＞
次に、図７に示したＶＣＯＭＨ用オペアンプ２３Ｈによる動作について説明する。ＶＣＯＭＨ用オペアンプ２３Ｈによる動作は、駆動能力調整部２００Ｈによる動作以外は、図３に示したＶＣＯＭＨ用オペアンプ１３Ｈによる動作と同様である。

制御信号Ｓ３が「Ｌレベル」のときインバータ２０１Ｈは制御信号Ｓ３を反転した信号（「Ｌレベル」）を出力するので、切替トランジスタＳａ２０２Ｈはオンになる。また、制御信号Ｓ３が「Ｌレベル」のとき、切替トランジスタＳｂ２０２Ｈはオフになる。よって、調整トランジスタＴ２０３Ｈのゲートが接地ノードに接続されるので、調整トランジスタＴ２０３Ｈのゲートとソースとが同電位になり調整トランジスタＴ２０３Ｈには電流が流れない。

一方、制御信号Ｓ３が「Ｈレベル」のときインバータ２０１Ｈは制御信号Ｓ３を反転した信号（「Ｌレベル」）を出力するので、切替トランジスタＳａ２０２Ｈはオフになる。また、制御信号Ｓ３が「Ｈレベル」のとき、切替トランジスタＳｂ２０２Ｈはオンになる。よって、調整トランジスタＴ２０３Ｈのゲートはバイアス電圧供給ノードＮＶａに接続されるので、ノードＮ１３ＢＨから調整トランジスタＴ２０３Ｈへ電流が流れる。

このように、制御信号Ｓ３が「Ｈレベル」のときには、ノードＮ１３ＢＨから接地ノードへ流れる電流が増加する。つまり、出力トランジスタＴＢ１−Ｈの駆動能力が高まるとともに、出力トランジスタＴＢ２−Ｈの駆動能力が高まる。

＜ＶＣＯＭＬ用オペアンプ２３Ｌによる動作＞
次に、図８に示したＶＣＯＭＬ用オペアンプ２３Ｌによる動作について説明する。

制御信号Ｓ４が「Ｌレベル」のとき、切替トランジスタＳａ２０２Ｌはオンになる。また、制御信号Ｓ４が「Ｌレベル」のときインバータ２０１Ｌは制御信号Ｓ４を反転した信号（「Ｈレベル」）を出力するので、切替トランジスタＳｂ２０２Ｌはオフになる。よって、調整トランジスタＴ２０３Ｌのゲートが電源ノードに接続されるので、調整トランジスタＴ２０３Ｌのゲートとソースとが同電位になり調整トランジスタＴ２０３Ｌには電流が流れない。

一方、制御信号Ｓ４が「Ｈレベル」のとき、切替トランジスタＳａ２０２Ｌはオフになる。また、制御信号Ｓ４が「Ｈレベル」のとき、インバータ２０１Ｌは制御信号Ｓ４を反転した信号（「Ｌレベル」）を出力するので、切替トランジスタＳｂ２０２Ｌはオンになる。よって、調整トランジスタＴ２０３Ｌのゲートはバイアス電圧供給ノードＮＶｂに接続されるので、調整トランジスタＴ２０３ＬからノードＮ１３ＢＬへ電流が流れる。

このように、制御信号Ｓ４が「Ｈレベル」のときには、電源ノードからノードＮ１３ＢＬへ流れる電流が増加する。つまり、出力トランジスタＴＢ１−Ｌの駆動能力が高まるとともに、出力トランジスタＴＢ２−Ｌの駆動能力が高まる。

＜効果＞
以上のように、出力端子１５から出力される駆動電圧が切り替わるときにＶＣＯＭＨ用オペアンプ２３Ｈ（またはＶＣＯＭＬ用オペアンプ２３Ｌ）の駆動能力を高めることによって、パネル負荷Ｃ（ＬＣ）の迅速に充放電することができる。つまり、立ち上がり時間ｔｐＨ（または立ち下がり時間ｔｐＬ）を短縮することができる。

また、出力端子１５における電圧（パネル負荷Ｃ（ＬＣ）の電位）Ｖ１５が安定しているときには駆動能力を高まらない。このように、出力端子１５（パネル負荷Ｃ（ＬＣ））の充放電が必要でないときにはＶＣＯＭＨ用オペアンプ２３Ｈ（またはＶＣＯＭＬ用オペアンプ２３Ｌ）と出力端子１５との間に過剰な電流が流れないので、消費電力を低減することができる。

また、出力トランジスタＴＢ１−Ｈ（またはＴＢ１−Ｌ）の駆動能力の向上にあわせて出力トランジスタＴＢ２−Ｈ（またはＴＢ２−Ｌ）の駆動能力が高まることによって、発振を抑制することができる。

また、調整トランジスタＴ２０３Ｈ（Ｔ２０３Ｌ）を調整トランジスタＴ１０３Ｈ（Ｔ１０３Ｌ）に応じて設定する（例えば、調整トランジスタＴ１０３Ｈ（Ｔ１０３Ｌ）と調整トランジスタＴ２０３Ｈ（Ｔ２０３Ｌ）とのサイズ比（各々のトランジスタが示すＷ／Ｌ比の関係）を出力トランジスタＴＢ１−Ｈ（ＴＢ１−Ｌ）と出力トランジスタＴＢ２−Ｈ（ＴＢ２−Ｌ）とのサイズ比と同一にする）ことにより、ＶＣＯＭＨ用オペアンプ２３Ｈ（ＶＣＯＭＬ用オペアンプ２３Ｌ）が有するオフセット電圧を低減することができる。

なお、図７に示したＶＣＯＭＨ用オペアンプ２３Ｈにおいて駆動能力調整部１００Ｈを備えず駆動能力調整部２００Ｈのみを備える構成にしても、図３に示したＶＣＯＭＨ用オペアンプ１３Ｈと同様の効果を得ることができる。また、図８に示したＶＣＯＭＬ用オペアンプ２３Ｌにおいて駆動能力調整部１００Ｌを備えず駆動能力調整部２００Ｌのみを備える構成にしても、図４に示したＶＣＯＭＬ用オペアンプ１３Ｌと同様の効果を得ることができる。

また、図７に示した駆動能力調整部２００Ｈに代えて、図９（Ａ）に示す駆動能力調整部２００Ｈ−１または図９（Ｂ）に示す駆動能力調整部２００Ｈ−２を用いても同様の効果を得ることができる。図９（Ａ）に示した切替トランジスタＳｃ２０２Ｈは、調整トランジスタＴ２０３ＨとノードＮ１３ＢＨとの間に接続され、制御信号Ｓ３をゲートに受ける。図９（Ｂ）に示した切替トランジスタＳｄ２０２Ｈは、接地ノードと調整トランジスタＴ２０３Ｈとの間に接続され、制御信号Ｓ３をゲートに受ける。つまり、制御信号Ｓ３が「Ｈレベル」のときに調整トランジスタＴ２０３ＨとノードＮ１３ＢＨとの間に電流が流れるように構成すればいい。

また、図８に示した駆動能力調整部２００Ｌに代えて、図９（Ｃ）に示す駆動能力調整部２００Ｌ−１または図９（Ｄ）に示す駆動能力調整部２００Ｌ−２を用いても同様の効果を得ることができる。図９（Ｃ）に示した切替トランジスタＳｃ２０２Ｌは、調整トランジスタＴ２０３ＬとノードＮ１３ＢＬとの間に接続され、インバータ２０１Ｌの出力をゲートに受ける。図９（Ｄ）に示した切替トランジスタＳｄ２０２Ｌは、電源ノードと調整トランジスタＴ２０３Ｌとの間に接続され、インバータ２０１Ｌの出力をゲートに受ける。つまり、制御信号Ｓ４が「Ｈレベル」のときに調整トランジスタＴ２０３ＬとノードＮ１３ＢＬとの間に電流が流れるように構成すればいい。

（第３の実施形態）
＜全体構成＞
この発明の第３の実施形態による駆動電圧制御装置は、図１に示したＶＣＯＭＨ用オペアンプ１３Ｈ，ＶＣＯＭＬ用オペアンプ１３Ｌに代えて、図１０に示すＶＣＯＭＨ用オペアンプ３３Ｈと図１１に示すＶＣＯＭＬ用オペアンプ３３Ｌとを備える。その他の構成は図１と同様である。

＜ＶＣＯＭＨ用オペアンプ３３Ｈの内部構成＞
本実施形態において用いられるＶＣＯＭＨ用オペアンプ３３Ｈの内部構成を図１０に示す。ＶＣＯＭＨ用オペアンプ３３Ｈは、図３に示した駆動能力調整部１００Ｈに代えて、駆動能力調整部３００Ｈを備える。

駆動能力調整部３００Ｈは、インバータ３０１Ｈと、切替トランジスタＳａ３０２Ｈ，Ｓｂ３０２Ｈと、調整トランジスタＴ３０３Ｈとを含む。

インバータ３０１Ｈは、外部（タイミング制御部１１）からの制御信号Ｓ３を反転して出力する。

切替トランジスタＳａ３０２Ｈ，Ｓｂ３０２Ｈは、接地ノードとバイアス電圧供給ノードＮＶａとの間に直列に接続される。切替トランジスタＳａ３０２Ｈは、接地ノードと切替トランジスタＳｂ３０２Ｈとの間に接続され、インバータ３０１Ｈから出力された信号をゲートに受ける。切替トランジスタＳｂ３０２Ｈは、切替トランジスタＳａ３０２Ｈとバイアス電圧供給ノードＮＶａとの間に接続され、外部（タイミング制御部１１）からの制御信号Ｓ３をゲートに受ける。

調整トランジスタＴ３０３Ｈは、接地ノードと入力トランジスタＴＡ５−Ｈのドレインとの間に接続され、ゲートがノードＮ３０２Ｈに接続される。ノードＮ３０２Ｈは、切替トランジスタＳａ３０２Ｈと切替トランジスタＳｂ３０２Ｈとの間の相互接続ノードである。

＜ＶＣＯＭＬ用オペアンプ３３Ｌの内部構成＞
本実施形態において用いられるＶＣＯＭＬ用オペアンプ３３Ｌの内部構成を図１１に示す。ＶＣＯＭＬ用オペアンプ３３Ｌは、図４に示した駆動能力調整部１００Ｌに代えて、駆動能力調整部３００Ｌを備える。

駆動能力調整部３００Ｌは、インバータ３０１Ｌと、切替トランジスタＳａ３０２Ｌ，Ｓｂ３０２Ｌと、調整トランジスタＴ３０３Ｌとを含む。

インバータ３０１Ｌは、外部（タイミング制御部１１）からの制御信号Ｓ４を反転して出力する。

切替トランジスタＳａ３０２Ｌ，Ｓｂ３０２Ｌは、電源ノードとバイアス電圧供給ノードＮＶｂとの間に直列に接続される。切替トランジスタＳａ３０２Ｌは、電源ノードと切替トランジスタＳｂ３０２Ｌとの間に接続され、外部（タイミング制御部１１）からの制御信号Ｓ４をゲートに受ける。切替トランジスタＳｂ３０２Ｌは、切替トランジスタＳａ３０２Ｌとバイアス電圧供給ノードＮＶｂとの間に接続され、インバータ３０１Ｌから出力された信号をゲートに受ける。

調整トランジスタＴ３０３Ｌは、電源ノードと入力トランジスタＴＡ５−Ｌのドレインとの間に接続され、ゲートがノードＮ３０２Ｌに接続される。ノードＮ３０２Ｌは、切替トランジスタＳａ３０２Ｌと切替トランジスタＳｂ３０２Ｌとの間の相互接続ノードである。

＜ＶＣＯＭＨ用オペアンプ３３Ｈによる動作＞
次に、図１０に示したＶＣＯＭＨ用オペアンプ３３Ｈによる動作について説明する。

制御信号Ｓ３が「Ｌレベル」のときインバータ３０１Ｈは制御信号Ｓ３を反転した信号（「Ｈレベル」）を出力するので、切替トランジスタＳａ３０２Ｈはオンになる。また、制御信号Ｓ３が「Ｌレベル」のとき、切替トランジスタＳｂ３０２Ｈはオフになる。よって、調整トランジスタＴ３０３Ｈのゲートが接地ノードに接続されるので、調整トランジスタＴ３０３Ｈのゲートとソースとが同電位になり調整トランジスタＴ３０３Ｈにはドレイン電流が流れない。

一方、制御信号Ｓ３が「Ｈレベル」のときインバータ３０１Ｈは制御信号Ｓ３を反転した信号（「Ｌレベル」）を出力するので、切替トランジスタＳａ３０２Ｈはオフになる。また、制御信号Ｓ３が「Ｈレベル」のとき、切替トランジスタＳｂ３０２Ｈはオンになる。よって、調整トランジスタＴ３０３Ｈのゲートはバイアス電圧供給ノードＮＶａに接続されるので、入力トランジスタＴＡ３−Ｈ，ＴＡ４−Ｈを流れる電流が増加する。これにより、ノードＮ１３ＡＨから位相補償容量ＣＢ−Ｈへ流れる電流が増加する。

このように、制御信号Ｓ３が「Ｈレベル」のときには、ノードＮ１３ＡＨから位相補償容量ＣＢ−Ｈへ流れる電流が増加するので、位相補償容量ＣＢ−Ｈを充電するために要する時間が短くなる。

＜ＶＣＯＭＬ用オペアンプ３３Ｌによる動作＞
次に、図１１に示したＶＣＯＭＬ用オペアンプ３３Ｌによる動作について説明する。

制御信号Ｓ４が「Ｌレベル」のとき、切替トランジスタＳａ３０２Ｌはオンになる。また、制御信号Ｓ４が「Ｌレベル」のときインバータ３０１Ｌは制御信号Ｓ４を反転した信号（「Ｈレベル」）を出力するので、切替トランジスタＳｂ３０２Ｌはオフになる。よって、調整トランジスタＴ３０３Ｌのゲートが電源ノードに接続されるので、調整トランジスタＴ３０３Ｌのゲートとソースとが同電位になり調整トランジスタＴ３０３Ｌには電流が流れない。

一方、制御信号Ｓ４が「Ｈレベル」のとき、切替トランジスタＳａ３０２Ｌはオフになる。また、制御信号Ｓ４が「Ｈレベル」のときインバータ３０１Ｌは制御信号Ｓ４を反転した信号（「Ｌレベル」）を出力するので、切替トランジスタＳｂ３０２Ｌはオンになる。よって、調整トランジスタＴ３０３Ｌのゲートはバイアス電圧供給ノードＮＶｂに接続されるので、入力トランジスタＴＡ３−Ｌ，ＴＡ４−Ｌを流れる電流が増加する。これにより、位相補償容量ＣＢ−ＬからノードＮ１３ＡＬへ流れる電流が増加する。

このように、制御信号Ｓ４が「Ｈレベル」のときには、位相補償容量ＣＢ−ＬからノードＮ１３ＡＬへ流れる電流が増加するので、位相補償容量ＣＢ−Ｌを放電するために要する時間が短くなる。

＜効果＞
以上のように、出力端子１５から出力される駆動電圧が切り替わるときに、位相補償容量ＣＢ−Ｈを迅速に充電することができる（または位相補償容量ＣＢ−Ｌを迅速に放電することができる）。これにより、ノードＮ１３ＢＨの電位を迅速に上昇（またはノードＮ１３ＢＬの電位を迅速に下降）することができるので、パネル負荷Ｃ（ＬＣ）の迅速に充放電することができる。つまり、立ち上がり時間ｔｐＨ（または立ち下がり時間ｔｐＬ）を短縮することができる。

また、出力端子１５の電位Ｖ１５（パネル負荷Ｃ（ＬＣ）の電位）が安定しているときには駆動能力を高まらない。このように、出力端子１５（パネル負荷Ｃ（ＬＣ））の充放電が必要でないときにはＶＣＯＭＨ用オペアンプ３３Ｈ（またはＶＣＯＭＬ用オペアンプ３３Ｌ）と出力端子１５との間に過剰な電流が流れないので、消費電力を低減することができる。

なお、図３に示した駆動能力調整部１００Ｈおよび図７に示した駆動能力調整部２００Ｈを図１０に示したＶＣＯＭＨ用オペアンプ３３Ｈにさらに備えることも可能である。このように構成することにより、パネル負荷Ｃ（ＬＣ）をさらに迅速に充放電することができる。また、図４に示した駆動能力調整部１００Ｌおよび図８に示した駆動能力調整部２００Ｌを図１１に示したＶＣＯＭＬ用オペアンプ３３Ｌにさらに備えることも可能である。

また、図１０に示した駆動能力調整部３００Ｈに代えて、図１２（Ａ）に示す駆動能力調整部３００Ｈ−１または図１２（Ｂ）に示す駆動能力調整部３００Ｈ−２を用いても同様の効果を得ることができる。図１２（Ａ）に示した切替トランジスタＳｃ３０２Ｈは、調整トランジスタＴ３０３Ｈと入力トランジスタＴＡ５−Ｈのドレイン（入力トランジスタＴＡ２−Ｈと入力トランジスタＴＡ４−Ｈとの相互接続ノード）との間に接続され、制御信号Ｓ３をゲートに受ける。図１２（Ｂ）に示した切替トランジスタＳｄ３０２Ｈは、接地ノードと調整トランジスタＴ３０３Ｈとの間に接続され、制御信号Ｓ３をゲートに受ける。つまり、制御信号Ｓ３が「Ｈレベル」のときに調整トランジスタＴ３０３Ｈと入力トランジスタＴＡ２−Ｈ，ＴＡ４−Ｈとの間に電流が流れるように構成すればいい。

また、図１１に示した駆動能力調整部３００Ｌに代えて、図１２（Ｃ）に示す駆動能力調整部３００Ｌ−１または図１２（Ｄ）に示す駆動能力調整部３００Ｌ−２を用いても同様の効果を得ることができる。図１２（Ｃ）に示した切替トランジスタＳｃ３０２Ｌは、調整トランジスタＴ３０３Ｌと入力トランジスタＴＡ５−Ｌのドレイン（入力トランジスタＴＡ２−Ｌと入力トランジスタＴＡ４−Ｌとの相互接続ノード）との間に接続され、インバータ３０１Ｌの出力をゲートに受ける。図１２（Ｄ）に示した切替トランジスタＳｄ３０２Ｌは、電源ノードと調整トランジスタＴ３０３Ｌとの間に接続され、インバータ３０１Ｌの出力をゲートに受ける。つまり、制御信号Ｓ４が「Ｈレベル」のときに調整トランジスタＴ３０３Ｌと入力トランジスタＴＡ２−Ｌ，ＴＡ４−Ｌとの間に電流が流れるように構成すればいい。

（第４の実施形態）
＜全体構成＞
この発明の第４の実施形態による駆動電圧制御装置４の全体構成を図１３に示す。この装置４は、図１に示したタイミング制御部１１に代えて、タイミング制御部４１と、タイミング生成部４２とを備える。その他の構成は図１と同様である。

タイミング制御部４１は、タイミング制御部１１と同様に、制御信号Ｓａ，ＳｂをＶＣＯＭ電圧生成部１２に出力する。また、タイミング制御部４１は、タイミング制御部１１と同様に、外部からのタイミング制御信号ＴＩＭＩＮＧに応じて、制御信号Ｓ１，Ｓ２を出力する。

タイミング生成部４２は、制御信号Ｓ１の電圧レベルと出力端子１５における電圧Ｖ１５の電圧値とに応じて、制御信号Ｓ３，Ｓ４を出力する。

＜タイミング生成部４２の内部構成＞
図１３に示したタイミング生成部４２の内部構成を図１４に示す。

タイミング生成部４２は、入力ノードＮ４２Ｈ，Ｎ４２Ｌと、ラダー抵抗４０１と、スイッチ４０２と、コンパレータ４０３と、ＡＮＤ回路４０４Ｈ，４０４Ｌとを備える。

入力ノードＮ４２Ｈは、ＶＣＯＭ電圧生成部１２によって生成された駆動電圧ＶＣＯＭＨを受ける。入力ノードＮ４２Ｌは、ＶＣＯＭ電圧生成部１２によって生成された駆動電圧ＶＣＯＭＬを受ける。

ラダー抵抗４０１は、入力ノードＮ４２Ｈと入力ノードＮ４２Ｌとの間に接続され、入力ノードＮ４２Ｈと入力ノードＮ４２Ｌとの間の電圧を分割することによって複数の分割電圧を生成する。

スイッチ４０２は、ラダー抵抗４０１によって生成された複数の分割電圧のうちいずれか１つの分割電圧をＨレベル基準電圧ＶｒＨとして受け、ラダー抵抗４０１によって生成された複数の分割電圧のうちＨレベル基準電圧ＶｒＨよりも低い電圧値を有する分割電圧をＬレベル基準電圧ＶｒＬとして受け、外部（タイミング制御部４１）からの制御信号Ｓ１を受ける。また、スイッチ４０２は、制御信号Ｓ１が「Ｈレベル」であるときにはラダー抵抗４０１によって与えられたＨレベル基準電圧ＶｒＨをコンパレータ４０３に出力し、制御信号Ｓ１が「Ｌレベル」のときにはラダー抵抗４０１によって与えられたＬレベル基準電圧ＶｒＬをコンパレータ４０３に出力する。

コンパレータ４０３は、スイッチ４０２から出力された電圧（Ｈレベル基準電圧ＶｒＨまたはＬレベル基準電圧ＶｒＬ）を非反転入力端子に受け、外部（出力端子１５）からの電圧Ｖ１５を反転入力端子に受ける。また、コンパレータ４０３は、外部（出力端子１５）からの電圧Ｖ１５がスイッチ４０２から出力された電圧よりも低いときには「Ｈレベル」の判定信号Ｓ４０３を出力し、外部（出力端子１５）からの電圧Ｖ１５がスイッチ４０２から出力された電圧よりも高いときには「Ｌレベル」を示す判定信号Ｓ４０３を出力する。

ＡＮＤ回路４０４Ｈは、外部（タイミング制御部４１）からの制御信号Ｓ１を一方の入力端子に受け、コンパレータ４０３から出力された判定信号Ｓ４０３を他方の入力端子に受ける。また、ＡＮＤ回路４０４Ｈは、外部（タイミング制御部４１）からの制御信号Ｓ１およびコンパレータ４０３から出力された判定信号Ｓ４０３のうち両方が「Ｈレベル」を示す場合には「Ｈレベル」を示す制御信号Ｓ３を出力し、その他の場合には「Ｌレベル」を示す制御信号Ｓ３を出力する。

ＡＮＤ回路４０４Ｌは、外部（タイミング制御部４１）からの制御信号Ｓ１を反転して一方の入力端子に受け、コンパレータ４０３から出力された判定信号Ｓ４０３を反転して他方の入力端子に受ける。また、ＡＮＤ回路４０４Ｌは、外部（タイミング制御部４１）からの制御信号Ｓ１およびコンパレータ４０３から出力された判定信号Ｓ４０３のうち両方が「Ｌレベル」を示す場合には「Ｈレベル」を示す制御信号Ｓ４を出力し、その他の場合には「Ｌレベル」を示す制御信号Ｓ４を出力する。

＜動作＞
次に、図１４に示したタイミング生成部４２による動作について図１５を参照しつつ説明する。なお、ここでは、Ｈレベル基準電圧ＶｒＨの電圧値は「＋２．５Ｖ」とし、Ｌレベル基準電圧ＶｒＬの電圧値は「−２．５Ｖ」とする。

時刻ｔ０〜ｔ１では、タイミング制御部４１は、制御信号Ｓ１を「Ｌレベル」にし制御信号Ｓ２を「Ｈレベル」にしているものとする。また、時刻ｔ０〜ｔ１では、出力端子１５における電圧Ｖ１５は、「−３Ｖ」であるものとする。このとき、制御信号Ｓ１が「Ｌレベル」であるので、スイッチ４０２は、Ｌレベル基準電圧ＶｒＬ（−２．５Ｖ）をコンパレータ４０３に出力する。また、出力端子１５における電圧Ｖ１５は、「−３Ｖ」である。出力端子１５における電圧Ｖ１５の電圧値（−３Ｖ）がＬレベル基準電圧ＶｒＬの電圧値（−２．５Ｖ）よりも低いので、コンパレータ４０３は、「Ｈレベル」を示す判定信号Ｓ４０３を出力する。制御信号Ｓ１は「Ｌレベル」を示すがコンパレータ４０３からの判定信号Ｓ４０３は「Ｈレベル」を示すので、ＡＮＤ回路４０４Ｈは「Ｌレベル」を示す制御信号Ｓ３を出力し、ＡＮＤ回路４０４Ｌは「Ｌレベル」を示す制御信号Ｓ４を出力する。

時刻ｔ１になると、タイミング制御部４１は、制御信号Ｓ１を「Ｈレベル」にし制御信号Ｓ２を「Ｌレベル」にする。制御信号Ｓ１が「Ｈレベル」を示すので、スイッチ４０２は、Ｈレベル基準電圧ＶｒＨ（＋２．５Ｖ）をコンパレータ４０３に出力する。また、出力端子１５における電圧Ｖ１５は、「−３Ｖ」である。出力端子１５における電圧Ｖ１５の電圧値（−３Ｖ）がＨレベル基準電圧ＶｒＨの電圧値（＋２．５Ｖ）よりも低いので、コンパレータ４０３は、「Ｈレベル」を示す判定信号Ｓ４０３を出力する。制御信号Ｓ１は「Ｈレベル」を示しコンパレータ４０３からの判定信号Ｓ４０３は「Ｈレベル」を示すので、ＡＮＤ回路４０４Ｈは「Ｈレベル」を示す制御信号Ｓ３を出力し、ＡＮＤ回路４０４Ｌは「Ｌレベル」を示す制御信号Ｓ４を出力する。

時刻ｔ１から充電時間ｔｒＨが経過するまでの間、出力端子１５における電圧Ｖ１５は、「＋２．５Ｖ」より低い。よって、コンパレータ４０３は、「Ｈレベル」を示す判定信号Ｓ４０３を出力し続ける。制御信号Ｓ１は「Ｈレベル」を示しコンパレータ４０３からの判定信号Ｓ４０３は「Ｈレベル」を示すので、ＡＮＤ回路４０４Ｈは「Ｈレベル」を示す制御信号Ｓ３を出力し、ＡＮＤ回路４０４Ｌは「Ｌレベル」を示す制御信号Ｓ４を出力する。

時刻ｔ１から充電時間ｔｒＨが経過すると、出力端子１５における電圧Ｖ１５は「＋２．５Ｖ」に達する。その後、電圧Ｖ１５の電圧値がＨレベル基準電圧ＶｒＨの電圧値（＋２．５Ｖ）よりも高くなるので、コンパレータ４０３は、「Ｌレベル」を示す判定信号Ｓ４０３を出力する。制御信号Ｓ１は「Ｈレベル」を示すがコンパレータ４０３からの判定信号は「Ｌレベル」を示すので、ＡＮＤ回路４０４Ｈは「Ｌレベル」を示す制御信号Ｓ３を出力し、ＡＮＤ回路４０４Ｌは「Ｌレベル」を示す制御信号Ｓ４を出力する。

時刻ｔ３になると、タイミング制御部４１は、制御信号Ｓ１を「Ｌレベル」にし制御信号Ｓ２を「Ｈレベル」にする。制御信号Ｓ１が「Ｌレベル」を示すので、スイッチ４０２はＬレベル基準電圧ＶｒＬ（−２．５Ｖ）をコンパレータ４０３に出力する。また、出力端子１５における電圧Ｖ１５は電圧値（＋３Ｖ）を示す。出力端子１５における電圧Ｖ１５の電圧値（＋３Ｖ）がＬレベル基準電圧ＶｒＬの電圧値（−２．５Ｖ）よりも高いので、コンパレータ４０３は、「Ｌレベル」を示す判定信号Ｓ４０３を出力する。制御信号Ｓ１は「Ｌレベル」を示しコンパレータ４０３からの判定信号Ｓ４０３が「Ｌレベル」を示すので、ＡＮＤ回路４０４Ｈは「Ｌレベル」を示す制御信号Ｓ３を出力し、ＡＮＤ回路４０４Ｌは「Ｈレベル」を示す制御信号Ｓ４を出力する。

時刻ｔ３から放電時間ｔｒＬが経過するまでの間、出力端子１５における電圧Ｖ１５は、「−２．５Ｖ」よりも高い。よって、コンパレータ４０３は、「Ｌレベル」を示す判定信号Ｓ４０３を出力し続ける。制御信号Ｓ１は「Ｌレベル」を示しコンパレータ４０３からの判定信号Ｓ４０３は「Ｌレベル」を示すので、ＡＮＤ回路４０４Ｈは「Ｌレベル」を示す制御信号Ｓ３を出力し、ＡＮＤ回路４０４Ｌは「Ｈレベル」を示す制御信号Ｓ４を出力する。

時刻ｔ３から放電時間ｔｒＬが経過すると、出力端子１５における電圧Ｖ１５は「−２．５Ｖ」に達する。その後、電圧Ｖ１５の電圧値がＬレベル基準電圧ＶｒＬの電圧値（−２．５Ｖ）よりも低くなるので、コンパレータ４０３は、「Ｈレベル」を示す判定信号Ｓ４０３を出力する。制御信号Ｓ１は「Ｌレベル」を示すがコンパレータ４０３からの判定信号Ｓ４０３は「Ｈレベル」を示すので、ＡＮＤ回路４０４Ｈは「Ｌレベル」を示す制御信号Ｓ３を出力し、ＡＮＤ回路４０４Ｌは「Ｌレベル」を示す制御信号Ｓ４を出力する。

次に、時刻ｔ４〜ｔ９では、時刻ｔ０〜ｔ４における動作と同様の動作が行われる。

＜効果＞
以上のように、出力端子１５の電位（パネル負荷Ｃ（ＬＣ）の電位）が所定の基準値に達すると、ＶＣＯＭＨ用オペアンプ１３Ｈ（またはＶＣＯＭＬ用オペアンプ１３Ｌ）の駆動能力が元に戻る。これにより、消費電力をさらに低減することができる。

なお、図１３に示したＶＣＯＭＨ用オペアンプ１３Ｈ，ＶＣＯＭＬ用オペアンプ１３Ｌに代えて、図７に示したＶＣＯＭＨ用オペアンプ２３Ｈ，図８に示したＶＣＯＭＬ用オペアンプ２３Ｌを用いることも可能である。また、図１３に示したＶＣＯＭＨ用オペアンプ１３Ｈ，ＶＣＯＭＬ用オペアンプ１３Ｌに代えて、図１０に示したＶＣＯＭＨ用オペアンプ３３Ｈ，図１１に示したＶＣＯＭＬ用オペアンプ３３Ｌを用いることも可能である。

なお、ラダー抵抗４０１は、図２に示したラダー抵抗１１１Ｈおよびラダー抵抗１１１Ｌと共有していても構わない。

なお、本実施形態では、ラダー抵抗４０１によってＨレベル基準電圧ＶｒＨ，Ｌレベル基準電圧ＶｒＬを生成しているが、他の方法によってＨレベル基準電圧ＶｒＨ，Ｌレベル基準電圧ＶｒＬを生成しても構わない。また、Ｈレベル基準電圧ＶｒＨの電圧値およびＬレベル基準電圧ＶｒＬの電圧値は、任意に設定することができる。

尚、以上の全ての実施の形態において、ＶＣＯＭＨ用オペアンプ，ＶＣＯＭＬ用オペアンプの構成は、Ａ級オペアンプやＡＢ級オペアンプなどを適用することも可能である。いずれのオペアンプでも差動ステージまたは出力ステージの駆動能力を制御信号によって最適化するように構成してやればよい。

また、波形図に示したＴ１〜Ｔ９の期間は、便宜上等しい時間として記載したが、各期間はそれぞれ異なるものであってもよい。

本発明の駆動電圧制御装置は、液晶表示パネル等の負荷を交流化駆動するための駆動電圧を制御する駆動電圧制御装置等として有用である。

この発明の第１の実施形態による駆動電圧制御装置１の全体構成を示す図である。 図１に示したＶＣＯＭ電圧生成部１２の内部構成を示す図である。 図１に示したＶＣＯＭＨ用オペアンプ１３Ｈの内部構成を示す図である。 図１に示したＶＣＯＭＬ用オペアンプ１３Ｌの内部構成を示す図である。 制御信号Ｓ１〜Ｓ４，および出力端子１５における電圧を示す波形図である。 （Ａ），（Ｂ）図３に示した駆動能力調整部１００Ｈの変形例を示す図である。（Ｃ），（Ｄ）図４に示した駆動能力調整部１００Ｌの変形例を示す図である。 この発明の第２の実施形態に用いられるＶＣＯＭＨ用オペアンプ２３Ｈの内部構成を示す図である。 この発明の第２の実施形態に用いられるＶＣＯＭＬ用オペアンプ２３Ｌの内部構成を示す図である。 （Ａ），（Ｂ）図７に示した駆動能力調整部２００Ｈの変形例を示す図である。（Ｃ），（Ｄ）図８に示した駆動能力調整部２００Ｌの変形例を示す図である。 この発明の第３の実施形態に用いられるＶＣＯＭＨ用オペアンプ３３Ｈの内部構成を示す図である。 この発明の第３の実施形態に用いられるＶＣＯＭＬ用オペアンプ３３Ｌの内部構成を示す図である。 （Ａ），（Ｂ）図１０に示した駆動能力調整部３００Ｈの変形例を示す図である。（Ｃ），（Ｄ）図１１に示した駆動能力調整部３００Ｌの変形例を示す図である。 この発明の第４の実施形態による駆動電圧制御装置４の全体構成を示す図である。 図１３に示したタイミング生成部４２の内部構成を示す図である。 制御信号Ｓ１〜Ｓ４，および出力端子における電圧を示す波形図である。 従来の駆動電圧制御装置の全体構成を示す図である。 図１６に示したＶＣＯＭＨ用オペアンプの内部構成を示す図である。 図１６に示したＶＣＯＭＬ用オペアンプの内部構成を示す図である。 制御信号Ｓ１，Ｓ２および出力端子９５における電圧を示す波形図である。

符号の説明

１ 駆動電圧制御装置
１１ タイミング制御部
１２ ＶＣＯＭ電圧生成部
１３Ｈ ＶＣＯＭＨ用オペアンプ
１３Ｌ ＶＣＯＭＬ用オペアンプ
Ｃ１４Ｈ，Ｃ１４Ｌ 平滑容量
ＳＷ１，ＳＷ２ スイッチ
１５ 出力端子
１１１Ｈ，１１１Ｌ ラダー抵抗
１１２Ｈ，１１２Ｌ 選択部
１１３Ｈ，１１３Ｌ 出力端子
ＴＡ１−Ｈ〜ＴＡ４−Ｈ，ＴＡ１−Ｌ〜ＴＡ４−Ｌ 入力トランジスタ
ＴＢ１−Ｈ，ＴＢ２−Ｈ，ＴＢ１−Ｌ，ＴＢ２−Ｌ 出力トランジスタ
１００Ｈ，１００Ｌ 駆動能力調整部
１０１Ｈ，１０１Ｌ インバータ
Ｓａ１０２Ｈ，Ｓｂ１０２Ｈ，Ｓａ１０２Ｌ，Ｓｂ１０２Ｌ 切替トランジスタ
Ｔ１０３Ｈ，Ｔ１０３Ｌ 調整トランジスタ
２００Ｈ，２００Ｌ 駆動能力調整部
２０１Ｈ，２０１Ｌ インバータ
Ｓａ２０２Ｈ，Ｓｂ２０２Ｈ，Ｓａ２０２Ｌ，Ｓｂ２０２Ｌ 切替トランジスタ
Ｔ２０３Ｈ，Ｔ２０３Ｌ 調整トランジスタ
３００Ｈ，３００Ｌ 駆動能力調整部
３０１Ｈ，３０１Ｌ インバータ
Ｓａ３０２Ｈ，Ｓｂ３０２Ｈ，Ｓａ３０２Ｌ，Ｓｂ３０２Ｌ 切替トランジスタ
Ｔ３０３Ｈ，Ｔ３０３Ｌ 調整トランジスタ
４ 駆動電圧制御装置
４１ タイミング制御部
４２ タイミング生成部
４０１ ラダー抵抗
４０２ スイッチ
４０３ コンパレータ
４０４Ｈ，４０４Ｌ ＡＮＤ回路

Claims (19)

1. 第１の入力電圧を受けて、第１の出力電圧を出力する第１の差動増幅回路と、
   第２の入力電圧を受けて、第２の出力電圧を出力する第２の差動増幅回路と、
   第１および第２のモードのうちいずれか一方を選択する制御部と、
   前記制御部によって前記第１のモードが選択されると前記第１の差動増幅回路によって出力された第１の出力電圧を出力ノードに供給し、前記制御部によって前記第２のモードが選択されると前記第２の差動増幅回路によって出力された第２の出力電圧を前記出力ノードに供給する出力部とを備え、
   前記制御部は、
   前記第１のモードを選択しているときに、前記第１の差動増幅回路の駆動能力を高める、
   ことを特徴とする駆動電圧制御装置。
2. 請求項１において、
   前記第１の差動増幅回路の駆動能力を高める期間は、前記制御部が前記第１のモードを選択し続ける期間よりも短い、
   ことを特徴とする駆動電圧制御装置。
3. 請求項１において、
   前記制御部は、
   前記第１のモードを選択しているときに、前記出力ノードにおける電圧の電圧値に応じて、前記第１の差動増幅回路の駆動能力を高める、
   ことを特徴とする駆動電圧制御装置。
4. 請求項３において、
   前記制御部は、
   前記第１のモードを選択しているときに、前記出力ノードにおける電圧が第１の電圧値に達するまでの間、前記第１の差動増幅回路の駆動能力を高める、
   ことを特徴とする駆動電圧制御装置。
5. 請求項４において、
   前記制御部は、
   前記第１および第２のモードのうちいずれか一方を選択するモード選択部と、
   前記出力ノードにおける電圧と前記第１の電圧値を有する第１の比較電圧とを比較する比較部と、
   前記モード選択部が選択するモードと前記比較部による比較結果とに応じて、前記第１の差動増幅回路の駆動能力を高める能力調整部とを含む、
   ことを特徴とする駆動電圧制御装置。
6. 請求項５において、
   前記第１の出力電圧の電圧値は、前記第２の出力電圧の電圧値よりも高く、
   前記能力調整部は、
   前記モード選択部によって前記第１のモードが選択され、かつ、前記比較部によって前記出力ノードにおける電圧が前記第１の比較電圧よりも低いと判断されると、前記第１の差動増幅回路の駆動能力を高める、
   ことを特徴とする駆動電圧制御装置。
7. 請求項５において、
   前記第１の出力電圧の電圧値は前記第２の出力電圧の電圧値よりも低く、
   前記能力調整部は、
   前記モード選択部によって前記第１のモードが選択され、かつ、前記比較部によって前記出力ノードにおける電圧が前記第１の比較電圧よりも高いと判断されると、前記第１の差動増幅回路の駆動能力を高める、
   ことを特徴とする駆動電圧制御装置。
8. 請求項１において、
   前記制御部は、
   前記第１のモードを選択しているときに、前記第１の差動増幅回路の駆動能力を高め、
   前記第２のモードを選択しているときに、前記第２の差動増幅回路の駆動能力を高める、
   ことを特徴とする駆動電圧制御装置。
9. 請求項８において、
   前記第１の差動増幅回路の駆動能力を高める期間は、前記制御部が前記第１のモードを選択し続ける期間よりも短く、
   前記第２の差動増幅回路の駆動能力を高める期間は、前記制御部が前記第２のモードを選択し続ける期間よりも短い、
   ことを特徴とする駆動電圧制御装置。
10. 請求項８において、
    前記制御部は、
    前記第１のモードを選択しているときに、前記出力ノードにおける電圧の電圧値が第１の電圧値に達するまでの間、前記第１の差動増幅回路の駆動能力を高め、
    前記第２のモードを選択しているときに、前記出力ノードにおける電圧の電圧値が第２の電圧値に達するまでの間、前記第２の差動増幅回路の駆動能力を高める、
    ことを特徴とする駆動電圧制御装置。
11. 請求項１０において、
    前記制御部は、
    前記第１および第２のモードのうちいずれか一方を選択するモード選択部と、
    前記モード選択部によって選択されたモードに応じて、前記第１の電圧値を有する第１の比較電圧と前記第２の電圧値を有する第２の比較電圧とのうちいずれか一方を選択する電圧選択部と、
    前記出力ノードにおける電圧と前記電圧選択部によって選択された電圧とを比較する比較部と、
    前記モード選択部が選択するモードと前記比較部による比較結果とに応じて、前記第１または第２の差動増幅回路の駆動能力を高める能力調整部とを含む、
    ことを特徴とする駆動電圧制御装置。
12. 請求項１１において、
    前記第１の出力電圧の電圧値は、前記第２の出力電圧の電圧値よりも高く、
    前記電圧選択部は、
    前記モード選択部によって前記第１のモードが選択されると、前記第１の比較電圧を選択し、
    前記モード選択部によって前記第２のモードが選択されると、前記第２の比較電圧を選択し、
    前記能力調整部は、
    前記モード選択部によって前記第１のモードが選択され、かつ、前記比較部によって前記出力ノードにおける電圧が前記電圧選択部によって選択された電圧よりも低いと判断されると前記第１の差動増幅回路の駆動能力を高め、
    前記モード選択部によって前記第２のモードが選択され、かつ、前記比較部によって前記出力ノードにおける電圧が前記電圧選択部によって選択された電圧よりも高いと判断されると前記第２の差動増幅回路の駆動能力を高める、
    ことを特徴とする駆動電圧制御装置。
13. 請求項１において、
    前記第１の差動増幅回路は、
    第１の差動ステージと、
    第１の基準電圧を受ける第１の基準ノードと第２の基準電圧を受ける第２の基準ノードとの間に直列に接続される第１および第２の出力トランジスタと、
    第１の調整トランジスタとを含み、
    前記第１の出力トランジスタは、
    前記第１の基準ノードと前記第２の出力トランジスタとの間に接続され、前記第１の差動ステージの出力をゲートに受け、
    前記第２の出力トランジスタは、
    前記第１の出力トランジスタと前記第２の基準ノードとの間に接続され、第１の電圧供給ノードに与えられる電圧をゲートに受け、
    前記第１の差動ステージは、
    前記第１の出力トランジスタと前記第２の出力トランジスタとの第１の相互接続ノードにおける電圧と前記第１の入力電圧との差に応じた電圧値を有する電圧を出力し、
    前記制御部は、
    前記第１のモードを選択しているときに、前記第１の調整トランジスタの接続状態を第１の接続状態にし、
    前記第１の調整トランジスタは、
    前記第１の接続状態では、
    前記第１の基準ノードと前記第１の相互接続ノードとの間に接続され、前記第１の差動ステージの出力をゲートに受ける、
    ことを特徴とする駆動電圧制御装置。
14. 請求項１において、
    前記第１の差動増幅回路は、
    第１の差動ステージと、
    第１の基準電圧を受ける第１の基準ノードと第２の基準電圧を受ける第２の基準ノードとの間に直列に接続される第１および第２の出力トランジスタと、
    第１の調整トランジスタとを含み、
    前記第１の出力トランジスタは、
    前記第１の基準ノードと前記第２の出力トランジスタとの間に接続され、前記第１の差動ステージの出力をゲートに受け、
    前記第２の出力トランジスタは、
    前記第１の出力トランジスタと前記第２の基準ノードとの間に接続され、第１の電圧供給ノードに与えられる電圧をゲートに受け、
    前記第１の差動ステージは、
    前記第１の出力トランジスタと前記第２の出力トランジスタとの第１の相互接続ノードにおける電圧と前記第１の入力電圧との差に応じた電圧値を有する電圧を出力し、
    前記制御部は、
    前記第１のモードを選択しているときに、前記第１の調整トランジスタの接続状態を第１の接続状態にし、
    前記第１の調整トランジスタは、
    前記第１の接続状態では、
    前記第１の相互接続ノードと前記第２の基準ノードとの間に接続され、前記第１の電圧供給ノードに与えられる電圧をゲートに受ける、
    ことを特徴とする駆動電圧制御装置。
15. 請求項１において、
    前記第１の差動増幅回路は、
    第１の基準電圧を受ける第１の基準ノードと第２の基準電圧を受ける第２の基準ノードとの間に直列に接続される第１および第２の入力トランジスタと、
    前記第１の基準ノードと前記第２の基準ノードとの間に直列に接続される第３および第４の入力トランジスタと、
    前記第２の入力トランジスタと前記第４の入力トランジスタとの第１の相互接続ノードと前記第２の基準ノードとの間に接続され、第１の電圧供給ノードに与えられる電圧をゲートに受ける第５の入力トランジスタと、
    第１の調整トランジスタと、
    第１の出力ステージとを含み、
    前記第１の入力トランジスタは、
    前記第１の基準ノードと前記第２の入力トランジスタとの間に接続され、ゲートが当該第１の入力トランジスタのドレインに接続され、
    前記第２の入力トランジスタは、
    前記第１の入力トランジスタと前記第１の相互接続ノードとの間に接続され、前記第１の出力ステージの出力をゲートに受け、
    前記第３の入力トランジスタは、
    前記第１の基準ノードと前記第４の入力トランジスタとの間に接続され、ゲートが前記第１の入力トランジスタのゲートに接続され、
    前記第４の入力トランジスタは、
    前記第３の入力トランジスタと前記第１の相互接続ノードとの間に接続され、前記第１の入力電圧をゲートに受け、
    前記第１の出力ステージは、
    前記第３の入力トランジスタと前記第４の入力トランジスタとの第２の相互接続ノードにおける電圧に応じた電圧値を有する前記第１の出力電圧を出力し、
    前記制御部は、
    前記第１のモードを選択しているときに、前記第１の調整トランジスタの接続状態を第１の接続状態にし、
    前記第１の調整トランジスタは、
    前記第１の接続状態では、
    前記第１の相互接続ノードと前記第２の基準ノードとの間に接続され、前記第１の電圧供給ノードに与えられる電圧をゲートに受ける、
    ことを特徴とする駆動電圧制御装置。
16. 請求項１３において、
    前記第１の差動増幅回路は、さらに
    第２の調整トランジスタを含み、
    前記制御部は、
    前記第１のモードを選択しているときに、前記第１の調整トランジスタの接続状態を前記第１の接続状態にし、かつ、前記第２の調整トランジスタの接続状態を第２の接続状態にし、
    前記第２の調整トランジスタは、
    前記第２の接続状態では、
    前記第１の相互接続ノードと前記第２の基準ノードとの間に接続され、前記第１の電圧供給ノードに与えられる電圧をゲートに受ける、
    ことを特徴とする駆動電圧制御装置。
17. 請求項１３において、
    前記第１の基準電圧の電圧値は、前記第２の基準電圧の電圧値よりも高く、
    前記第２の差動増幅回路は、
    第２の差動ステージと、
    第３の基準電圧を受ける第３の基準ノードと第４の基準電圧を受ける第４の基準ノードとの間に直列に接続される第３および第４の出力トランジスタと、
    第２の調整トランジスタとを含み、
    前記第３の基準電圧の電圧値は、前記第４の基準電圧の電圧値よりも低く、
    前記第３の出力トランジスタは、
    前記第３の基準ノードと前記第４の出力トランジスタとの間に接続され、前記第２の差動ステージの出力をゲートに受け、
    前記第４の出力トランジスタは、
    前記第３の出力トランジスタと前記第４の基準ノードとの間に接続され、第２の電圧供給ノードに与えられる電圧をゲートに受け、
    前記第２の差動ステージは、
    前記第３の出力トランジスタと前記第４の出力トランジスタとの第２の相互接続ノードにおける電圧と前記第２の入力電圧との差に応じた電圧値を有する電圧を出力し、
    前記制御部は、
    前記第１のモードを選択しているときに、前記第１の調整トランジスタの接続状態を前記第１の接続状態にし、
    前記第２のモードを選択しているときに、前記第２の調整トランジスタの接続状態を第２の接続状態にし、
    前記第２の調整トランジスタは、
    前記第２の接続状態では、
    前記第３の基準ノードと前記第２の相互接続ノードとの間に接続され、前記第２の差動ステージの出力をゲートに受ける、
    ことを特徴とする駆動電圧制御装置。
18. 請求項１４において、
    前記第１の基準電圧の電圧値は前記第２の基準電圧の電圧値よりも高く、
    前記第２の差動増幅回路は、
    第２の差動ステージと、
    第３の基準電圧を受ける第３の基準ノードと第４の基準電圧を受ける第４の基準ノードとの間に直列に接続される第３および第４の出力トランジスタと、
    第２の調整トランジスタとを含み、
    前記第３の基準電圧の電圧値は前記第４の基準電圧の電圧値よりも低く、
    前記第３の出力トランジスタは、
    前記第３の基準ノードと前記第４の出力トランジスタとの間に接続され、前記第２の差動ステージの出力をゲートに受け、
    前記第４の出力トランジスタは、
    前記第３の出力トランジスタと前記第４の基準ノードとの間に接続され、第２の電圧供給ノードに与えられる電圧をゲートに受け、
    前記第２の差動ステージは、
    前記第３の出力トランジスタと前記第４の出力トランジスタとの第２の相互接続ノードにおける電圧と前記第２の入力電圧との差に応じた電圧値を有する電圧を出力し、
    前記制御部は、
    前記第１のモードを選択しているときに、前記第１の調整トランジスタの接続状態を前記第１の接続状態にし、
    前記第２のモードを選択しているときに、前記第２の調整トランジスタの接続状態を第２の接続状態にし、
    前記第２の調整トランジスタは、
    前記第２の接続状態では、
    前記第２の相互接続ノードと前記第４の基準ノードとの間に接続され、前記第２の電圧供給ノード与えられる電圧をゲートに受ける、
    ことを特徴とする駆動電圧制御装置。
19. 請求項１５において、
    前記第１の基準電圧の電圧値は前記第２の基準電圧の電圧値よりも高く、
    前記第２の差動増幅回路は、
    第３の基準電圧を受ける第３の基準ノードと第４の基準電圧を受ける第４の基準ノードとの間に直列に接続される第６および第７の入力トランジスタと、
    前記第３の基準ノードと前記第４の基準ノードとの間に直列に接続される第８および第９の入力トランジスタと、
    前記第７の入力トランジスタと前記第９の入力トランジスタとの第３の相互接続ノードと前記第４の基準ノードとの間に接続され、第２の電圧供給ノードに与えられる電圧をゲートに受ける第１０の入力トランジスタと、
    第２の調整トランジスタと、
    第２の出力ステージとを含み、
    前記第３の基準電圧の電圧値は前記第４の基準電圧の電圧値よりも低く、
    前記第６の入力トランジスタは、
    前記第３の基準ノードと前記第７の入力トランジスタとの間に接続され、ゲートが当該第６の入力トランジスタのドレインに接続され、
    前記第７の入力トランジスタは、
    前記第６の入力トランジスタと前記第３の相互接続ノードとの間に接続され、前記第２の出力ステージの出力をゲートに受け、
    前記第８の入力トランジスタは、
    前記第３の基準ノードと前記第９の入力トランジスタとの間に接続され、ゲートが前記第６の入力トランジスタのゲートに接続され、
    前記第９の入力トランジスタは、
    前記第８の入力トランジスタと前記第３の相互接続ノードとの間に接続され、前記第２の入力電圧をゲートに受け、
    前記第２の出力ステージは、
    前記第８の入力トランジスタと前記第９の入力トランジスタとの第４の相互接続ノードにおける電圧に応じた電圧値を有する電圧を出力し、
    前記制御部は、
    前記第１のモードを選択しているときに、前記第１の調整トランジスタの接続状態を前記第１の接続状態にし、
    前記第２のモードを選択しているときに、前記第２の調整トランジスタの接続状態を第２の接続状態にし、
    第２の調整トランジスタは、
    前記第２の接続状態では、
    前記第３の相互接続ノードと前記第４の基準ノードとの間に接続され、前記第２の電圧供給ノードに与えられる電圧をゲートに受ける、
    ことを特徴とする駆動電圧制御装置。

Images