JP2008203825A - 対向電極電圧生成回路、電源回路、表示ドライバ、電気光学装置及び電子機器 - Google Patents

Abstract

【課題】 対向電極の負荷容量が増大しても、消費電力の増大を抑えて対向電極の電圧変動を抑えることができる対向電極電圧生成回路等を提供する。
【解決手段】 電気光学物質を挟んで画素電極と対向する対向電極に高電位側電圧又は低電位側電圧を供給するための対向電極電圧生成回路６６は、その出力に第１の高電位側安定化容量素子ＣＳＨαの一端が接続され、第１の高電位側電圧ＶＣＯＭＨαを出力する第１のＶＣＯＭＨ生成回路１００と、その出力に第２の高電位側安定化容量素子ＣＳＨの一端が接続され、第２の高電位側電圧ＶＣＯＭＨを出力する第２のＶＣＯＭＨ生成回路１０２とを含む。対向電極ＣＥに高電位側電圧を供給するとき、第１のＶＣＯＭＨ生成回路１００の出力を対向電極ＣＥと電気的に接続した後に、第２のＶＣＯＭＨ生成回路１０２の出力を対向電極ＣＥと電気的に接続する。
【選択図】 図１３

Description

本発明は、対向電極電圧生成回路、電源回路、表示ドライバ、電気光学装置及び電子機器等に関する。

アクティブマトリックス型の液晶表示装置は、マトリクス状に形成された複数のゲート線及び複数のソース線を有する。そして、各スイッチ素子が各ゲート線及び各ソース線に接続された複数のスイッチ素子と、各画素電極が各スイッチ素子に接続された複数の画素電極とを有する。画素電極は、液晶（広義には電気光学物質）を挟んで対向電極と対向している。

このような構成の液晶表示装置では、選択されたゲート線によりオン状態となったスイッチ素子を介して、ソース線に供給された電圧が画素電極に印加される。そして、該画素電極と対向電極との間の印加電圧に応じて、画素の透過率が変化するようになっている。

ところで、液晶表示装置では、液晶の劣化を防止するため、該液晶が交流で駆動される必要がある。そのため、液晶表示装置では、１フレーム、或いは１又は複数の水平走査期間ごとに、画素電極と対向電極との間の電圧の極性を反転させる極性反転駆動が行われる。例えば極性反転タイミングに同期して対向電極に供給する電圧を変化させることで、極性反転駆動が実現される。

この極性反転駆動が行われる場合の対向電極の制御については、例えば特許文献１に開示されている。特許文献１の技術では、対向電極の電圧を変更することで、極性反転駆動を実現する。より具体的には、特許文献１には、対向電極の電圧を変化させる場合に、一旦、中間電圧を供給した後に、本来与えるべき電圧を供給することで、対向電極の電荷の高速な充放電を実現する技術が開示されている。
特開２００５−３７８３４号公報

対向電極に与える対向電極電圧を生成する回路は、高電位側電圧と低電位側電圧を生成し、極性反転タイミングに同期して両電圧の１つを交互に出力する。このため、高電位側電圧と低電位側電圧は、それぞれ該回路の内部又は外部に設けられた安定化容量素子に保持される。高電位側電圧と低電位側電圧の電位の安定性を考慮すると、安定化容量素子の容量は大きいほど望ましい。

ところが、対向電極電圧を変化させるとき、この安定化容量素子と対向電極の寄生容量（負荷容量）との間で電荷の再配分が行われる。この再配分は、対向電極の電位の変動を招く。例えば対向電極電圧の振幅を５ボルト、対向電極の負荷容量を１１ｎＦ（ナノファラッド）、安定化容量素子を２．２μＦ（マイクロファラッド）とすると、安定化容量素子の容量は対向電極の負荷容量の２００倍となる。そのため、対向電極は、約２５ｍＶ（＝５／２００）程度の電位の変動が生ずることになる。近年の多階調化の要求により、例えば階調数が増加しており、２５ｍＶは８ビット階調では５階調分に相当する。５階調分の電圧の変動は、視認しやすくなる。

このような対向電極の電圧の変動は、対向電極を駆動する演算増幅器の電流駆動能力を上げることで吸収できる。しかしながら、演算増幅器の電流駆動能力を上げるためには動作電流を多くする必要があり、液晶表示装置の画面サイズに拡大に伴い対向電極の負荷容量が増加すると、演算増幅器の動作電流が急速に増加させてやる必要がある。

本発明の幾つかの態様によれば、対向電極の負荷容量が増大しても、消費電力の増大を抑えて対向電極の電圧変動を抑えることができる対向電極電圧生成回路、電源回路、表示ドライバ、電気光学装置及び電子機器を提供できる。

上記課題を解決するために本発明は、
電気光学物質を挟んで画素電極と対向する対向電極に高電位側電圧又は低電位側電圧を供給するための対向電極電圧生成回路であって、
その出力に第１の高電位側安定化容量素子の一端が接続され、第１の高電位側電圧を出力する第１の高電位側電圧生成回路と、
その出力に第２の高電位側安定化容量素子の一端が接続され、第２の高電位側電圧を出力する第２の高電位側電圧生成回路とを含み、
前記対向電極に前記高電位側電圧を供給するとき、前記第１の高電位側電圧生成回路の出力を前記対向電極と電気的に接続した後に、前記第２の高電位側電圧生成回路の出力を前記対向電極と電気的に接続する対向電極電圧生成回路に関係する。

本発明に係る対向電極電圧生成回路では、
前記第１の高電位側電圧生成回路が、
所与の高電位側電源と前記第２の高電位側電圧生成回路の出力との間を抵抗分割して得られた電圧を、前記第１の高電位側電圧として出力することができる。

本発明に係る対向電極電圧生成回路では、
前記第１の高電位側電圧生成回路が、
所与の高電位側電源と所与の低電位側電源との間を抵抗分割して得られた電圧を、前記第１の高電位側電圧として出力することができる。

本発明に係る対向電極電圧生成回路では、
前記第１の高電位側電圧生成回路が、
所与の高電位側電源にプルアップされて得られた電圧を、前記第１の高電位側電圧として出力することができる。

上記のいずれかの発明においては、対向電極に高電位側電圧が供給される際に、一旦、対向電極と第１の高電位側安定化容量素子との間で電荷の再配分が行われる。このため、対向電極の電位変動は、第１の高電位側安定化容量素子により吸収される。その後、対向電極には、第２の高電位側安定化容量素子により保持される電荷により第２の高電位側電圧が供給されるので、対向電極の高電位側電圧の電位変動を低減できる。

本発明に係る対向電極電圧生成回路では、
前記第２の高電位側電圧生成回路が、
所与の基準高電位側電圧が入力される演算増幅器を有し、
前記所与の高電位側電源が、
前記演算増幅器の高電位側電源であってもよい。

本発明によれば、簡素な構成で、高電位側電源を与えることができるようになる。

本発明に係る対向電極電圧生成回路では、
前記第１の高電位側電圧が、前記第２の高電位側電圧より高電位であってもよい。

本発明によれば、電圧降下する対向電極の降下分を低減でき、対向電極電圧に高電位側電圧が供給されるときに、高電位側電圧の電位レベルに迅速に安定化させることができるようになる。

本発明に係る対向電極電圧生成回路では、
前記第１の高電位側電圧生成回路の出力を前記対向電極と電気的に接続する期間が、前記第２の高電位側電圧生成回路の出力を前記対向電極と電気的に接続する期間より短くてもよい。

本発明によれば、第２の高電位側電圧生成回路の出力を対向電極と電気的に接続する期間が長ければ長いほど、対向電極の高電位側電圧の電位レベルの変動を少なくできる。

本発明に係る対向電極電圧生成回路では、
１水平走査期間を分割した各期間において前記画素電極に階調電圧を書き込むマルチプレクス駆動を行う場合に、
前記対向電極に前記高電位側電圧を供給するとき、前記各期間に、前記第１の高電位側電圧生成回路の出力を前記対向電極と電気的に接続した後に、前記第２の高電位側電圧生成回路の出力を前記対向電極と電気的に接続することができる。

本発明によれば、マルチプレクス駆動における対向電極の電圧レベルの変動を抑えることができ、マルチプレクス駆動を行った場合でも画質の劣化を防止できる。

本発明に係る対向電極電圧生成回路では、
前記第１の高電位側安定化容量素子の一端を接続するための第１の高電位側端子と、
前記第２の高電位側安定化容量素子の一端を接続するための第２の高電位側端子とをさらに含むことができる。

また本発明は、
電気光学物質を挟んで画素電極と対向する対向電極に高電位側電圧又は低電位側電圧を供給するための対向電極電圧生成回路であって、
その出力に第１の低電位側安定化容量素子の一端が接続され、第１の低電位側電圧を出力する第１の低電位側電圧生成回路と、
その出力に第２の低電位側安定化容量素子の一端が接続され、第２の低電位側電圧を出力する第２の低電位側電圧生成回路とを含み、
前記対向電極に前記低電位側電圧を供給するとき、前記第１の低電位側電圧生成回路の出力を前記対向電極と電気的に接続した後に、前記第２の低電位側電圧生成回路の出力を前記対向電極と電気的に接続する対向電極電圧生成回路に関係する。

また本発明に係る対向電極電圧生成回路では、
前記第１の低電位側電圧生成回路が、
所与の低電位側電源と前記第２の低電位側電圧生成回路の出力との間を抵抗分割して得られた電圧を、前記第１の低電位側電圧として出力することができる。

また本発明に係る対向電極電圧生成回路では、
前記第１の低電位側電圧生成回路が、
所与の低電位側電源と接地電源との間を抵抗分割して得られた電圧を、前記第１の低電位側電圧として出力することができる。

また本発明に係る対向電極電圧生成回路では、
前記第１の低電位側電圧生成回路が、
所与の低電位側電源にプルダウンされて得られた電圧を、前記第１の低電位側電圧として出力することができる。

上記のいずれかの発明によれば、対向電極に低電位側電圧が供給される際に、一旦、対向電極と第１の低電位側安定化容量素子との間で電荷の再配分が行われる。このため、対向電極の電位変動は、第１の低電位側安定化容量素子により吸収される。その後、対向電極には、第２の低電位側安定化容量素子により保持される電荷により第２の低電位側電圧が供給されるので、対向電極の低電位側電圧の電位変動を低減できる。

また本発明に係る対向電極電圧生成回路では、
前記第２の低電位側電圧生成回路が、
所与の基準低電位側電圧が入力される演算増幅器を有し、
前記所与の低電位側電源が、
前記演算増幅器の低電位側電源であってもよい。

本発明によれば、簡素な構成で、低電位側電源を与えることができるようになる。

また本発明に係る対向電極電圧生成回路では、
前記第１の低電位側電圧が、前記第２の低電位側電圧より低電位であってもよい。

本発明によれば、電圧上昇する対向電極の上昇分を低減でき、対向電極電圧に低電位側電圧が供給されるときに、低電位側電圧の電位レベルに迅速に安定化させることができるようになる。

また本発明に係る対向電極電圧生成回路では、
前記第１の低電位側電圧生成回路の出力を前記対向電極と電気的に接続する期間が、前記第２の低電位側電圧生成回路の出力を前記対向電極と電気的に接続する期間より短くてもよい。

本発明によれば、第２の低電位側電圧生成回路の出力を対向電極と電気的に接続する期間が長ければ長いほど、対向電極の低電位側電圧の電位レベルの変動を少なくできる。

また本発明に係る対向電極電圧生成回路では、
１水平走査期間を分割した各期間において前記画素電極に階調電圧を書き込むマルチプレクス駆動を行う場合に、
前記対向電極に前記低電位側電圧を供給するとき、前記各期間に、前記第１の低電位側電圧生成回路の出力を前記対向電極と電気的に接続した後に、前記第２の低電位側電圧生成回路の出力を前記対向電極と電気的に接続することができる。

本発明によれば、マルチプレクス駆動における対向電極の電圧レベルの変動を抑えることができ、マルチプレクス駆動を行った場合でも画質の劣化を防止できる。

本発明に係る対向電極電圧生成回路では、
前記第１の低電位側安定化容量素子の一端を接続するための第１の低電位側端子と、
前記第２の低電位側安定化容量素子の一端を接続するための第２の低電位側端子とをさらに含むことができる。

また本発明は、
電気光学装置のソース線又はゲート線を駆動するための電源を生成する電源回路であって、
上記のいずれか記載の対向電極電圧生成回路を含む電源回路に関係する。

本発明によれば、対向電極の負荷容量が増大しても、消費電力の増大を抑えて対向電極の電圧変動を抑えることができる電源回路を提供できる。

また本発明は、
電気光学装置のソース線を駆動するための表示ドライバであって、
前記ソース線を駆動するソース線駆動回路と、
前記電気光学装置の画素電極と電気光学物質を挟んで対向する対向電極に、前記対向電極電圧を供給する上記のいずれか記載の対向電極電圧生成回路とを含む表示ドライバに関係する。

本発明によれば、対向電極の負荷容量が増大しても、消費電力の増大を抑えて対向電極の電圧変動を抑えることができる表示ドライバを提供できる。

また本発明は、
複数のソース線と、
複数のゲート線と、
各画素電極が各ソース線及び各ゲート線により特定される複数の画素電極と、
前記複数の画素電極と電気光学物質を挟んで対向する対向電極と、
前記対向電極に前記対向電極電圧を供給する上記のいずれか記載の対向電極電圧生成回路とを含む電気光学装置に関係する。

本発明によれば、対向電極の負荷容量が増大しても、消費電力の増大を抑えて対向電極の電圧変動を抑えることができる電気光学装置を提供できる。

また本発明は、
上記のいずれか記載の対向電極生成回路を含む電子機器に関係する。

また本発明は、
上記記載の電源回路を含む電子機器に関係する。

また本発明は、
上記記載の表示ドライバを含む電子機器に関係する。

また本発明は、
上記記載の電気光学装置を含む電子機器に関係する。

本発明によれば、対向電極の負荷容量が増大しても、消費電力の増大を抑えて対向電極の電圧変動を抑えることができる電子機器を提供できる。

以下、本発明の実施の形態について図面を用いて詳細に説明する。なお、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成のすべてが本発明の必須構成要件であるとは限らない。

１． 液晶表示装置
図１に、本実施形態における液晶表示装置の構成の概要を示す。

液晶表示装置１０（液晶装置。広義には電気光学装置）は、表示パネル１２（狭義には液晶パネル、ＬＣＤ（Liquid Crystal Display）パネル、広義には電気光学パネル）、ソースドライバ２０（広義にはデータ線駆動回路）、ゲートドライバ３８（広義には走査線駆動回路）、表示コントローラ４０、電源回路５０を含む。なお、液晶表示装置１０にこれらのすべての回路ブロックを含める必要はなく、その一部の回路ブロックを省略する構成にしてもよい。電気光学装置は、有機ＥＬ（Electro Luminescence）素子、無機ＥＬ素子等の発光素子を用いた装置を含むことができる。

ここで表示パネル１２（電気光学装置）は、複数のゲート線（広義には走査線）と、複数のソース線（広義にはデータ線）と、ゲート線及びソース線により特定される画素電極を含む。この場合、ソース線に薄膜トランジスタＴＦＴ（Thin Film Transistor、広義にはスイッチング素子）を接続し、このＴＦＴに画素電極を接続することで、アクティブマトリクス型の液晶装置を構成できる。

より具体的には、表示パネル１２は、アクティブマトリクス基板（例えばガラス基板）上に形成された液晶パネルである。アクティブマトリクス基板には、図１のＹ方向に複数配列されそれぞれＸ方向に伸びるゲート線Ｇ_１〜Ｇ_Ｍ（Ｍは２以上の自然数）と、Ｘ方向に複数配列されそれぞれＹ方向に伸びるソース線ＳＲ_１、ＳＧ_１、ＳＢ_１、ＳＲ_２、ＳＧ_２、ＳＢ_２、・・・、ＳＲ_Ｎ、ＳＧ_Ｎ、ＳＢ_Ｎ（Ｎは２以上の自然数）とが配置されている。また、アクティブマトリクス基板には、ソース電圧供給線Ｓ_１〜Ｓ_Ｎが設けられている。更に、このアクティブマトリクス基板には、各ソース電圧供給線に対応してデマルチプレクサが設けられている。

また、ゲート線Ｇ_Ｋ（１≦Ｋ≦Ｍ、Ｋは自然数）とソース線ＳＲ_Ｌ（ソース線ＳＧ_Ｌ、ＳＢ_Ｌ）（１≦Ｌ≦Ｎ、Ｌは自然数）との交差点に対応する位置に、薄膜トランジスタＴＦＴ_ＫＬ−Ｒ（薄膜トランジスタＴＦＴ_ＫＬ−Ｇ、ＴＦＴ_ＫＬ−Ｂ）（広義にはスイッチング素子）が設けられている。

例えばＴＦＴ_ＫＬ−Ｒのゲート電極はゲート線Ｇ_Ｋに接続され、ＴＦＴ_ＫＬ−Ｒのソース電極はソース線ＳＲ_Ｌに接続され、ＴＦＴ_ＫＬ−Ｒのドレイン電極は画素電極ＰＥ_ＫＬ−Ｒに接続されている。この画素電極ＰＥ_ＫＬ−Ｒと、画素電極ＰＥ_ＫＬ−Ｒと液晶（広義には電気光学物質）を挟んで対向する対向電極ＣＥ（共通電極、コモン電極）との間には、素子容量である液晶容量ＣＬ_ＫＬ−Ｒ（液晶素子）、及び補助容量ＣＳ_ＫＬ−Ｒが形成されている。そして、ＴＦＴ_ＫＬ−Ｒ、画素電極ＰＥ_ＫＬ−Ｒ等が形成されるアクティブマトリクス基板と対向電極ＣＥが形成される対向基板との間に液晶が封入されるように形成され、画素電極ＰＥ_ＫＬ−Ｒと対向電極ＣＥとの間の印加電圧に応じて画素の透過率が変化するようになっている。素子容量は、液晶素子に形成される液晶容量や、無機ＥＬ素子等のＥＬ素子に形成される容量を含むことができる。

デマルチプレクサＤＭＵＸ_Ｌは、ソース電圧供給線Ｓ_Ｌに時分割で供給された階調電圧を、ソース線ＳＲ_Ｌ、ＳＧ_Ｌ、ＳＢ_Ｌに分割して供給する。デマルチプレクサＤＭＵＸ_Ｌは、ソースドライバ２０からのマルチプレクス制御信号に基づいて、ソース電圧供給線Ｓ_Ｌの階調電圧を各ソース線に分離する。

なお、対向電極ＣＥに与えられる対向電極電圧ＶＣＯＭの電圧レベル（高電位側電圧ＶＣＯＭＨ、低電位側電圧ＶＣＯＭＬ）は、電源回路５０に含まれる対向電極電圧生成回路により生成される。例えば、対向電極ＣＥは、対向基板上に一面に形成される。

ソースドライバ２０は、階調データに基づいて表示パネル１２のソース電圧供給線Ｓ_１〜Ｓ_Ｎを駆動する。ソースドライバ２０がソース電圧供給線Ｓ_１〜Ｓ_Ｎを駆動するとき、上述のようにデマルチプレクサＤＭＵＸ_１〜ＤＭＵＸ_Ｎにより分離制御されるため、ソースドライバ２０は、ソース線ＳＲ_１、ＳＧ_１、ＳＢ_１、ＳＲ_２、ＳＧ_２、ＳＢ_２、・・・、ＳＲ_Ｎ、ＳＧ_Ｎ、ＳＢ_Ｎを駆動できる。一方、ゲートドライバ３８は、表示パネル１２のゲート線Ｇ_１〜Ｇ_Ｍを走査（順次駆動）する。

表示コントローラ４０は、図示しない中央演算処理装置（Central Processing Unit：ＣＰＵ）等のホストにより設定された内容に従って、ソースドライバ２０、ゲートドライバ３８及び電源回路５０を制御する。より具体的には、表示コントローラ４０は、ソースドライバ２０及びゲートドライバ３８に対しては、例えば動作モードの設定や内部で生成した垂直同期信号や水平同期信号の供給を行い、電源回路５０に対しては、対向電極ＣＥに印加する対向電極電圧ＶＣＯＭの電圧レベルの極性反転タイミングの制御を行う。

電源回路５０は、外部から供給される基準電圧に基づいて、表示パネル１２の駆動に必要な各種の電圧レベル（階調電圧）や、対向電極ＣＥの対向電極電圧ＶＣＯＭの電圧レベルを生成する。

このような構成の液晶表示装置１０は、表示コントローラ４０の制御の下、外部から供給される階調データに基づいて、ソースドライバ２０、ゲートドライバ３８及び電源回路５０が協調して表示パネル１２を駆動する。

図１では、ＲＧＢの各色成分を表示するために１画素が３ドットで構成され、各色成分毎にソース線が設けられているものとして説明したが、１画素が２ドット、４ドット以上のドット数で構成されていてもよい。

なお、図１では、液晶表示装置１０が表示コントローラ４０を含む構成になっているが、表示コントローラ４０を液晶表示装置１０の外部に設けてもよい。或いは、表示コントローラ４０と共にホストを液晶表示装置１０に含めるようにしてもよい。また、ソースドライバ２０、ゲートドライバ３８、表示コントローラ４０、電源回路５０の一部又は全部を表示パネル１２上に形成してもよい。

また図１において、ソースドライバ２０、ゲートドライバ３８及び電源回路５０を集積化して、半導体装置（集積回路、ＩＣ）として表示ドライバ６０を構成してもよい。

図２に、本実施形態における液晶表示装置の他の構成例を示す。

図２では、表示パネル１２上（パネル基板上）に、ソースドライバ２０、ゲートドライバ３８及び電源回路５０を含む表示ドライバ６０が形成されている。このように表示パネル１２は、複数のゲート線と、複数のソース線と、複数のゲート線の各ゲート線及び複数のソース線の各ソース線とに接続された複数の画素（画素電極）と、複数のソース線を駆動するソースドライバと、複数のゲート線を走査するゲートドライバとを含むように構成することができる。表示パネル１２の画素形成領域４４に、複数の画素が形成されている。各画素は、ソースにソース線が接続されゲートにゲート線が接続されたＴＦＴと、該ＴＦＴのドレインに接続された画素電極とを含むことができる。

なお図２では、表示パネル１２上においてゲートドライバ３８及び電源回路５０のうち少なくとも１つが省略された構成であってもよい。

また図１又は図２において、表示ドライバ６０が、表示コントローラ４０を内蔵してもよい。或いは図１又は図２において、表示ドライバ６０が、ソースドライバ２０及びゲートドライバ３８のいずれか一方と、電源回路５０とを集積化した半導体装置であってもよい。

１．１ ゲートドライバ
図３に、図１又は図２のゲートドライバ３８の構成例を示す。

ゲートドライバ３８は、シフトレジスタ５２、レベルシフタ５４、出力バッファ５６を含む。

シフトレジスタ５２は、各ゲート線に対応して設けられ、順次接続された複数のフリップフロップを含む。このシフトレジスタ５２は、クロック信号ＣＬＫに同期してイネーブル入出力信号ＥＩＯをフリップフロップに保持すると、順次クロック信号ＣＬＫに同期して隣接するフリップフロップにイネーブル入出力信号ＥＩＯをシフトする。ここで入力されるイネーブル入出力信号ＥＩＯは、表示コントローラ４０から供給される垂直同期信号である。

レベルシフタ５４は、シフトレジスタ５２からの電圧レベルを、表示パネル１２の液晶素子とＴＦＴのトランジスタ能力とに応じた電圧レベルにシフトする。この電圧レベルとしては、高い電圧レベルが必要とされるため、他のロジック回路部とは異なる高耐圧プロセスが用いられる。

出力バッファ５６は、レベルシフタ５４によってシフトされた走査電圧をバッファリングしてゲート線に出力し、ゲート線を駆動する。

１．２ ソースドライバ
図４に、図１又は図２のソースドライバ２０の構成例のブロック図を示す。

ソースドライバ２０は、シフトレジスタ２２、ラインラッチ２４、２６、多重化回路２８、基準電圧発生回路３０、ＤＡＣ３２（Digital-to-Analog Converter）（広義にはデータ電圧生成回路）、ソース線駆動回路３４、マルチプレクス駆動制御部３６を含む。

シフトレジスタ２２は、各ソース線に対応して設けられ、順次接続された複数のフリップフロップを含む。このシフトレジスタ２２は、クロック信号ＣＬＫに同期してイネーブル入出力信号ＥＩＯを保持すると、順次クロック信号ＣＬＫに同期して隣接するフリップフロップにイネーブル入出力信号ＥＩＯをシフトする。

ラインラッチ２４には、表示コントローラ４０から例えば１８ビット（６ビット（階調データ）×３（ＲＧＢ各色））単位で階調データ（ＤＩＯ）が入力される。ラインラッチ２４は、この階調データ（ＤＩＯ）を、シフトレジスタ２２の各フリップフロップで順次シフトされたイネーブル入出力信号ＥＩＯに同期してラッチする。

ラインラッチ２６は、表示コントローラ４０から供給される水平同期信号ＬＰに同期して、ラインラッチ２４でラッチされた１水平走査単位の階調データをラッチする。

多重化回路２８は、ラインラッチ２６において各ソース線に対応してラッチされた３本のソース線分の階調データを時分割多重する。

マルチプレクス駆動制御部３６は、ソース電圧供給線の階調電圧の時分割タイミングを規定するマルチプレクス制御信号ＲＳＥＬ、ＧＳＥＬ、ＢＳＥＬを生成する。より具体的には、マルチプレクス駆動制御部３６は、１水平走査期間内に、マルチプレクス制御信号ＲＳＥＬ、ＧＳＥＬ、ＢＳＥＬの１つが順番にアクティブとなるようにマルチプレクス制御信号ＲＳＥＬ、ＧＳＥＬ、ＢＳＥＬを生成する。多重化回路２８は、マルチプレクス制御信号ＲＳＥＬ、ＧＳＥＬ、ＢＳＥＬに基づいて、階調電圧を時分割でソース電圧供給線に供給するように多重化を行う。なお、マルチプレクス制御信号ＲＳＥＬ、ＧＳＥＬ、ＢＳＥＬは、表示パネル１２のデマルチプレクサＤＭＵＸ_１〜ＤＭＵＸ_Ｎにも供給される。

基準電圧発生回路３０は、６４（＝２^６）種類の基準電圧を生成する。基準電圧発生回路３０によって生成された６４種類の基準電圧は、ＤＡＣ３２に供給される。

ＤＡＣ（データ電圧生成回路）３２は、各ソース線に供給すべきアナログのデータ電圧を生成する。具体的にはＤＡＣ３２は、多重化回路２８からのデジタルの階調データに基づいて、基準電圧発生回路３０からの基準電圧のいずれかを選択し、デジタルの階調データに対応するアナログのデータ電圧を出力する。

ソース線駆動回路３４は、ＤＡＣ３２からのデータ電圧をバッファリングしてソース線に出力し、ソース線を駆動する。具体的には、ソース線駆動回路３４は、各ソース線毎に設けられたボルテージフォロワ接続の演算増幅器ＯＰＣ（広義にはインピーダンス変換回路）を含み、これらの各演算増幅器ＯＰＣが、ＤＡＣ３２からのデータ電圧をインピーダンス変換して、各ソース線に出力する。

なお、図４では、デジタルの階調データをデジタル・アナログ変換して、ソース線駆動回路３４を介してソース線に出力する構成を採用しているが、アナログの映像信号をサンプル・ホールドして、ソース線駆動回路３４を介してソース線に出力する構成を採用することもできる。

図５に、図４の多重化回路２８の動作説明図を示す。

図５において、多重化回路２８によって多重化される第１〜第３のソース線用の階調データを、ＧＤ１、ＧＤ２、ＧＤ３とする。マルチプレクス駆動制御部３６によって生成されたマルチプレクス制御信号ＲＳＥＬ、ＧＳＥＬ、ＢＳＥＬは、それぞれ１水平走査期間内に例えば１度ずつアクティブとなる信号である。多重化回路２８では、マルチプレクス制御信号ＲＳＥＬがアクティブとなったときは第１のソース線用の階調データＧＤ１が選択出力され、マルチプレクス制御信号ＧＳＥＬがアクティブとなったときは第２のソース線用の階調データＧＤ２が選択出力され、マルチプレクス制御信号ＢＳＥＬがアクティブとなったときは第３のソース線用の階調データＧＤ３が選択出力される。その結果、多重化回路２８は、第１〜第３のソース線用の階調データＧＤ１〜ＧＤ３が時分割多重化された多重化データを生成し、該多重化データをＤＡＣ３２に供給することができる。

ＤＡＣ３２の各デコーダは、多重化データに多重化された第１〜第３のソース線用の階調データＧＤ１〜ＧＤ３の各階調データに対応する階調電圧を、６４種類の基準電圧の中から選択する。その結果、ＤＡＣ３２の各デコーダは、多重化データに対し、第１〜第３の階調電圧が多重化された階調電圧を出力する。即ち、ＤＡＣ３２は、各階調電圧が、多重化回路２８によって多重化された各階調データに対応した第１〜第３の階調電圧を生成する。

図６に、図４の基準電圧発生回路３０、ＤＡＣ３２及びソース線駆動回路３４の構成例を示す。図６において、階調データが６ビットのデータＤ０〜Ｄ５であり、各ビットのデータの反転データをＸＤ０〜ＸＤ５と示している。また図６において、図４と同一部分には同一符号を付し、適宜説明を省略する。

基準電圧発生回路３０は、両端の電圧ＶＤＤＨ、ＶＳＳＨを抵抗分割して６４種類の基準電圧を生成する。各基準電圧は、６ビットの階調データにより表される各階調値に対応している。各基準電圧は、ソース電圧供給線Ｓ_１〜Ｓ_Ｎの各ソース線に共通に供給される。

ＤＡＣ３２は、ソース電圧供給線（ソース線）毎に設けられたデコーダを含み、各デコーダは、階調データに対応した基準電圧を演算増幅器ＯＰＣに出力する。このようなＤＡＣ３２の各デコーダの出力は、ソース線駆動回路３４の各演算増幅器によって、第１〜第３の階調電圧がインピーダンス変換される。ソース線駆動回路３４の各演算増幅器ＯＰＣの出力は、ソース電圧供給線を介して表示パネル１２のデマルチプレクサに供給される。

図７に、図１又は図２のデマルチプレクサの動作説明図を示す。

図７では、ソース電圧供給線Ｓ_Ｌに時分割で供給された階調電圧をソース線ＳＲ_Ｌ、ＳＧ_Ｌ、ＳＢ_Ｌに分離するデマルチプレクサＤＭＵＸ_Ｌの動作例を示すが、他のデマルチプレクサも同様である。

デマルチプレクサＤＭＵＸ_Ｌは、マルチプレクス制御信号ＲＳＥＬ、ＧＳＥＬ、ＢＳＥＬを用いて、階調電圧ＧＤＶ_１、ＧＤＶ_２、ＧＤＶ_３が多重化されたソース電圧供給線Ｓ_Ｌの階調電圧を分離して、各階調電圧をソース線ＳＲ_Ｌ、ＳＧ_Ｌ、ＳＢ_Ｌに出力する。

より具体的には、デマルチプレクサＤＭＵＸ_Ｌは、マルチプレクス制御信号ＲＳＥＬがアクティブのときは多重化された階調電圧（第１の階調電圧ＧＤＶ_１）を第１のソース線であるソース線ＳＲ_Ｌに出力し、マルチプレクス制御信号ＧＳＥＬがアクティブのときは多重化された階調電圧（第２の階調電圧ＧＤＶ_２）を第２のソース線であるソース線ＳＧ_Ｌに出力し、マルチプレクス制御信号ＢＳＥＬがアクティブのときは多重化された階調電圧（第３の階調電圧ＧＤＶ_３）を第３のソース線であるソース線ＳＢ_Ｌに出力する。

こうすることで、表示パネル１２において選択されたゲート線に接続されるＴＦＴのソースに階調電圧を供給できる。

１．３ 電源回路
図８に、図１又は図２の電源回路５０の構成例を示す。

電源回路５０は、正方向２倍昇圧回路６２、走査電圧生成回路６４、対向電極電圧生成回路６６を含む。この電源回路５０には、システム接地電源電圧ＶＳＳ及びシステム電源電圧ＶＤＤが供給される。

正方向２倍昇圧回路６２には、システム接地電源電圧ＶＳＳ及びシステム電源電圧ＶＤＤが供給される。そして正方向２倍昇圧回路６２は、システム接地電源電圧ＶＳＳを基準に、システム電源電圧ＶＤＤを正方向に２倍に昇圧した電源電圧ＶＯＵＴを生成する。即ち正方向２倍昇圧回路６２は、システム接地電源電圧ＶＳＳとシステム電源電圧ＶＤＤとの間の電圧差を２倍に昇圧する。このような正方向２倍昇圧回路６２は、公知のチャージポンプ回路により構成できる。電源電圧ＶＯＵＴは、ソースドライバ２０、走査電圧生成回路６４や対向電極電圧生成回路６６に供給される。なお正方向２倍昇圧回路６２は、２倍以上の昇圧倍率で昇圧後にレギュレータで電圧レベルを調整して、システム電源電圧ＶＤＤを正方向に２倍に昇圧した電源電圧ＶＯＵＴを出力することが望ましい。

走査電圧生成回路６４には、システム接地電源電圧ＶＳＳ及び電源電圧ＶＯＵＴが供給される。そして走査電圧生成回路６４は、走査電圧を生成する。走査電圧は、ゲートドライバ３８によって駆動されるゲート線に印加される電圧である。この走査電圧の高電位側電圧はＶＤＤＨＧであり、低電位側電圧はＶＥＥである。

対向電極電圧生成回路６６は、対向電極電圧ＶＣＯＭを生成する。対向電極電圧生成回路６６は、極性反転信号ＰＯＬに基づいて、高電位側電圧ＶＣＯＭＨ又は低電位側電圧ＶＣＯＭＬを、対向電極電圧ＶＣＯＭとして出力する。極性反転信号ＰＯＬは、極性反転タイミングに合わせて表示コントローラ４０によって生成される。

図９に、図１又は図２の表示パネル１２の駆動波形の一例を示す。

ソース線には、階調データの階調値に応じた階調電圧ＤＬＶが印加される。図９では、システム接地電源電圧ＶＳＳ（＝０Ｖ）を基準に、５Ｖの振幅の階調電圧ＤＬＶが印加されている。

ゲート線には、非選択時において非選択電圧として低電位側電圧ＶＥＥ（＝−１０Ｖ）、選択時において選択電圧として高電位側電圧ＶＤＤＨＧ（＝１５Ｖ）の走査電圧ＧＬＶが印加される。

対向電極ＣＥには、高電位側電圧ＶＣＯＭＨ（＝３Ｖ）、低電位側電圧ＶＣＯＭＬ（＝−２Ｖ）の対向電極電圧ＶＣＯＭが印加される。そして所与の電圧を基準とした対向電極電圧ＶＣＯＭの電圧レベルの極性が、極性反転タイミングに合わせて反転している。図９では、いわゆる走査ライン反転駆動時の対向電極電圧ＶＣＯＭの波形を示している。この極性反転タイミングに合わせて、ソース線の階調電圧ＤＬＶもまた、所与の電圧を基準に、その極性が反転している。

ところで液晶素子は、直流電圧を長時間印加すると劣化するという性質がある。このため、液晶素子に印加する電圧の極性を所定期間毎に反転させる駆動方式が必要になる。このような駆動方式としては、フレーム反転駆動、走査（ゲート）ライン反転駆動、データ（ソース）ライン反転駆動、ドット反転駆動等がある。

このうち、フレーム反転駆動は、消費電力は低いが、画質がそれほど良くないという不利点がある。また、データライン反転駆動、ドット反転駆動は、画質は良いが、表示パネルの駆動に高い電圧が必要になるという不利点がある。

本実施形態では、走査ライン反転駆動を採用している。この走査ライン反転駆動では、液晶素子に印加される電圧が走査期間毎（走査線毎）に極性反転される。例えば、第１の走査期間（走査線）では正極性の電圧が液晶素子に印加され、第２の走査期間では負極性の電圧が印加され、第３の走査期間では正極性の電圧が印加される。一方、次のフレームにおいては、今度は、第１の走査期間では負極性の電圧が液晶素子に印加され、第２の走査期間では正極性の電圧が印加され、第３の走査期間では負極性の電圧が印加されるようになる。

そして、この走査ライン反転駆動では、対向電極ＣＥの対向電極電圧ＶＣＯＭの電圧レベルが走査期間毎に極性反転される。

より具体的には図１０に示すように、正極の期間Ｔ１（第１の期間）では対向電極電圧ＶＣＯＭの電圧レベルは低電位側電圧ＶＣＯＭＬになり、負極の期間Ｔ２（第２の期間）では高電位側電圧ＶＣＯＭＨになる。そして、このタイミングに合わせてソース線に印加される階調電圧も、その極性が反転する。なお、低電位側電圧ＶＣＯＭＬは、所与の電圧レベルを基準として高電位側電圧ＶＣＯＭＨの極性を反転した電圧レベルである。

ここで、正極の期間Ｔ１は、ソース線の階調電圧が供給された画素電極の電圧レベルが対向電極ＣＥの電圧レベルよりも高くなる期間である。この期間Ｔ１では液晶素子に正極性の電圧が印加されることになる。一方、負極の期間Ｔ２は、ソース線の階調電圧が供給された画素電極の電圧レベルが対向電極ＣＥの電圧レベルよりも低くなる期間である。この期間Ｔ２では液晶素子に負極性の電圧が印加されることになる。

このように対向電極電圧ＶＣＯＭを極性反転することで、表示パネルの駆動に必要な電圧を低くすることができる。これにより、駆動回路の耐圧を低くでき、駆動回路の製造プロセスの簡素化、低コスト化を図ることができる。

２． 対向電極電圧生成回路
本実施形態における対向電極電圧生成回路は、極性反転駆動による対向電極電圧の切替タイミングや、対向電極電圧が容量結合により変動するマルチプレクス駆動タイミングに、対向電極の負荷容量が増大した場合であっても、消費電力を増大させることなく該対向電極の電圧変動を抑える。

２．１ 第１の構成例
まず、第１の構成例における対向電極電圧生成回路について説明するのに先立って、本実施形態の比較例における対向電極電圧生成回路について説明する。

図１１に、本実施形態の比較例における対向電極電圧生成回路の構成例のブロック図を示す。

本構成例における対向電極電圧生成回路６００は、基準高電位側電圧ＶＣＯＭＨ０が入力されるＶＣＯＭＨ生成回路（高電位側電圧生成回路）６１０と、基準低電位側電圧ＶＣＯＭＬ０が入力されるＶＣＯＭＬ生成回路（低電位側電圧生成回路）６２０とを含む。ＶＣＯＭＨ生成回路６１０は、ボルテージフォロワ接続された演算増幅器である。ＶＣＯＭＬ生成回路６２０もまた、ボルテージフォロワ接続された演算増幅器である。更に、対向電極電圧生成回路６００は、ＶＣＯＭＨ生成回路６１０の出力ノードＮＤＨとＶＣＯＭＬ生成回路６２０の出力ノードＮＤＬとの間に設けられたスイッチ回路ＳＷＨ、ＳＷＬを含む。スイッチ回路ＳＷＨ、ＳＷＬは、出力ノードＮＤＨ、ＮＤＬの間に直列に接続されており、同時にオンとならないようにオンオフ制御される。スイッチ回路ＳＷＨをスイッチ制御するためのスイッチ制御信号ＳＷＣＨは、極性反転信号ＰＯＬに基づいて生成される。スイッチ回路ＳＷＬをスイッチ制御するためのスイッチ制御信号ＳＷＣＬは、極性反転信号ＰＯＬに基づいて生成される。

出力ノードＮＤＨには、対向電極電圧生成回路６００の端子ＴＨを介して、対向電極電圧生成回路６００の外部において高電位側安定化容量素子ＣＳＨの一端が電気的に接続される。この高電位側安定化容量素子ＣＳＨの他端には、システム接地電源電圧ＶＳＳが供給される。

出力ノードＮＤＬには、対向電極電圧生成回路６００の端子ＴＬを介して、対向電極電圧生成回路６００の外部において低電位側安定化容量素子ＣＳＬの一端が電気的に接続される。この低電位側安定化容量素子ＣＳＬの他端には、システム接地電源電圧ＶＳＳが供給される。

スイッチ回路ＳＷＨ、ＳＷＬの接続ノードは、対向電極電圧生成回路６００の出力ノードＮＤＯであり、対向電極電圧生成回路６００の端子ＴＣを介して、表示パネル１２の対向電極と電気的に接続される。

上記のような構成により、対向電極電圧生成回路６００は、極性反転信号ＰＯＬに基づいて、高電位側電圧ＶＣＯＭＨ又は低電位側電圧ＶＣＯＭＬを対向電極電圧ＶＣＯＭとして出力できる。

図１２に、図１１の対向電極電圧生成回路６００の動作例のシミュレーション波形図を示す。図１２では、動作波形をわかりやすくするために、対向電極電圧ＶＣＯＭの表示波形の振幅と高電位側電圧ＶＣＯＭＨ及び低電位側電圧ＶＣＯＭＬの表示波形の振幅とを異ならせている。

図１２では、２つの要因で、高電位側電圧ＶＣＯＭＨと低電位側電圧ＶＣＯＭＬに変動が生じている。その１つの要因は、対向電極電圧ＶＣＯＭの切り替えである。即ち、対向電極電圧ＶＣＯＭを高電位側電圧ＶＣＯＭＨから低電位側電圧ＶＣＯＭＬに切り替える際に、対向電極ＣＥの負荷容量と低電位側安定化容量素子ＣＳＬとの間の電荷の再分配が行われる。その結果、ＶＣＯＭＬ生成回路６２０の出力電位が変動する。同様に、対向電極電圧ＶＣＯＭを低電位側電圧ＶＣＯＭＬから高電位側電圧ＶＣＯＭＨに切り替える際に、対向電極ＣＥの負荷容量と高電位側安定化容量素子ＣＳＨとの間の電荷の再分配が行われる。その結果、ＶＣＯＭＨ生成回路６１０の出力電位が変動する。

もう１つの要因は、マルチプレクス駆動によるソース線の電位変動である。即ち、ソース線ＳＲ_Ｌ（ＳＧ_Ｌ、ＳＢ_Ｌ）が負極性用の電位から正極性用の電位に切り替わる際に、ソース線ＳＲ_Ｌと対向電極ＣＥとの間の容量結合によって、対向電極ＣＥの電位レベルが変動する。同様に、ソース線ＳＲ_Ｌ（ＳＧ_Ｌ、ＳＢ_Ｌ）が正極性用の電位から負極性用の電位に切り替わる際に、ソース線ＳＲ_Ｌと対向電極ＣＥとの間の容量結合によって、対向電極ＣＥの電位レベルが変動する。

対向電極ＣＥの電位レベルの変動は、液晶の印加電圧の変動を意味し、画質の劣化を招く。従って、対向電極ＣＥの電位レベルの安定化は、画質の向上を意味する。そこで、一般的には、対向電極ＣＥを駆動する回路の電流駆動能力を高くして、対向電極ＣＥの電位レベルの変動を吸収することが行われていた。しかしながら、該回路の電流駆動能力を上げるためには動作電流を多くする必要があり、表示パネル１２の画面サイズに拡大に伴い対向電極の負荷容量が増加すると、該回路の動作電流が急速に増加させてやる必要があり、消費電力の増大を招く。

そこで、本実施形態では、以下のように安定化容量素子を分割することで、対向電極ＣＥの電位レベルの変動を大幅に低減し、クロストークを改善させる。

図１３に、本実施形態の第１の構成例における対向電極電圧生成回路の構成例のブロック図を示す。

第１の構成例における対向電極電圧生成回路６６は、第１及び第２のＶＣＯＭＨ生成回路（第１及び第２の高電位側電圧生成回路）１００、１０２を含むことができる。

第１のＶＣＯＭＨ生成回路１００には、第１の基準高電位側電圧ＶＣＯＭＨα０が入力される。第１のＶＣＯＭＨ生成回路１００は、例えばボルテージフォロワ接続された演算増幅器により構成され、第１の高電位側電圧ＶＣＯＭＨαを出力する。第１のＶＣＯＭＨ生成回路１００の出力ノードＮＤＨαには、対向電極電圧生成回路６６の端子ＴＨαを介して、第１の高電位側安定化容量素子ＣＳＨαの一端が電気的に接続される。第１の高電位側安定化容量素子ＣＳＨαの他端には、システム接地電源電圧ＶＳＳが供給される。

第２のＶＣＯＭＨ生成回路１０２には、第２の基準高電位側電圧ＶＣＯＭＨ０が入力される。第２のＶＣＯＭＨ生成回路１０２は、例えばボルテージフォロワ接続された演算増幅器により構成され、第２の高電位側電圧ＶＣＯＭＨを出力する。第２のＶＣＯＭＨ生成回路１０２の出力ノードＮＤＨには、対向電極電圧生成回路６６の端子ＴＨを介して、第２の高電位側安定化容量素子ＣＳＨの一端が電気的に接続される。第２の高電位側安定化容量素子ＣＳＨの他端には、システム接地電源電圧ＶＳＳが供給される。

そして、表示パネル１２の対向電極ＣＥに高電位側電圧ＶＣＯＭＨを供給するとき、対向電極電圧生成回路６６は、第１のＶＣＯＭＨ生成回路１００の出力を対向電極ＣＥと電気的に接続した後に、第２のＶＣＯＭＨ生成回路１０２の出力を対向電極ＣＥと電気的に接続する。これにより、対向電極ＣＥには、第１の高電位側電圧ＶＣＯＭＨαが供給された後に、第２の高電位側電圧ＶＣＯＭＨが供給される。

これにより、対向電極電圧ＶＣＯＭが低電位側電圧から高電位側電圧に切り替わる際に、一旦、対向電極ＣＥと第１の高電位側安定化容量素子ＣＳＨαとの間で電荷の再配分が行われる。このため、対向電極ＣＥの電位変動は、第１の高電位側安定化容量素子ＣＳＨαにより吸収される。その後、対向電極ＣＥには、第２の高電位側安定化容量素子ＣＳＨにより保持される電荷により第２の高電位側電圧ＶＣＯＭＨが供給されるので、対向電極ＣＥの高電位側電圧の電位変動を低減できる。これは、マルチプレクス駆動によるソース線の電位変動でも同様であり、第２の高電位側安定化容量素子ＣＳＨにより保持される電荷により第２の高電位側電圧ＶＣＯＭＨが供給されるので、対向電極ＣＥの高電位側電圧の電位変動を低減できる。

なお、第１の高電位側電圧ＶＣＯＭＨαが、第２の高電位側電圧ＶＣＯＭＨより高電位であることが望ましい。こうすることで、電圧降下する対向電極ＣＥの降下分を低減でき、対向電極電圧ＶＣＯＭが低電位側電圧から高電位側電圧に切り替えるときに、高電位側電圧ＶＣＯＭＨの電位レベルに迅速に安定化させることができるようになる。

また、第１の高電位側安定化容量素子ＣＳＨαの容量値は、第２の高電位側安定化容量素子ＣＳＨの容量値より小さくてもよい。これは、対向電極ＣＥの高電位側電圧ＶＣＯＭＨの電位精度は、第２の高電位側安定化容量素子ＣＳＨの容量値により定まるからであり、安定化容量素子の実装面積の削減や対向電極電圧生成回路６６を含むシステムの低コスト化が可能となる。

また、対向電極電圧生成回路６６は、第１及び第２のＶＣＯＭＬ生成回路（第１及び第２の低電位側電圧生成回路）１１０、１１２を含むことができる。

第１のＶＣＯＭＬ生成回路１１０には、第１の基準低電位側電圧ＶＣＯＭＬβ０が入力される。第１のＶＣＯＭＬ生成回路１１０は、例えばボルテージフォロワ接続された演算増幅器により構成され、第１の低電位側電圧ＶＣＯＭＬβを出力する。第１のＶＣＯＭＬ生成回路１１０の出力ノードＮＤＬβには、対向電極電圧生成回路６６の端子ＴＬβを介して、第１の低電位側安定化容量素子ＣＳＬβの一端が電気的に接続される。第１の低電位側安定化容量素子ＣＳＬβの他端には、システム接地電源電圧ＶＳＳが供給される。

第２のＶＣＯＭＬ生成回路１１２には、第２の基準低電位側電圧ＶＣＯＭＬ０が入力される。第２のＶＣＯＭＬ生成回路１１２は、例えばボルテージフォロワ接続された演算増幅器により構成され、第２の低電位側電圧ＶＣＯＭＬを出力する。第２のＶＣＯＭＬ生成回路１１２の出力ノードＮＤＬには、対向電極電圧生成回路６６の端子ＴＬを介して、第２の低電位側安定化容量素子ＣＳＬの一端が電気的に接続される。第２の低電位側安定化容量素子ＣＳＬの他端には、システム接地電源電圧ＶＳＳが供給される。

そして、表示パネル１２の対向電極ＣＥに低電位側電圧ＶＣＯＭＬを供給するとき、対向電極電圧生成回路６６は、第１のＶＣＯＭＬ生成回路１１０の出力を対向電極ＣＥと電気的に接続した後に、第２のＶＣＯＭＬ生成回路１１２の出力を対向電極ＣＥと電気的に接続する。これにより、対向電極ＣＥには、第１の低電位側電圧ＶＣＯＭＬβが供給された後に、第１の低電位側電圧ＶＣＯＭＬが供給される。

これにより、対向電極電圧ＶＣＯＭが高電位側電圧から低電位側電圧に切り替わる際に、一旦、対向電極ＣＥと第１の低電位側安定化容量素子ＣＳＬβとの間で電荷の再配分が行われる。このため、対向電極ＣＥの電位変動は、第１の低電位側安定化容量素子ＣＳＬβにより吸収される。その後、対向電極ＣＥには、第２の低電位側安定化容量素子ＣＳＬにより保持される電荷により第２の低電位側電圧ＶＣＯＭＬが供給されるので、対向電極ＣＥの低電位側電圧の電位変動を低減できる。これは、マルチプレクス駆動によるソース線の電位変動でも同様であり、第２の低電位側安定化容量素子ＣＳＬにより保持される電荷により第２の低電位側電圧ＶＣＯＭＬが供給されるので、対向電極ＣＥの低電位側電圧の電位変動を低減できる。

なお、第１の低電位側電圧ＶＣＯＭＬβが、第２の低電位側電圧ＶＣＯＭＬより低電位であることが望ましい。こうすることで、電圧上昇する対向電極ＣＥの上昇分を低減でき、対向電極電圧ＶＣＯＭが高電位側電圧から低電位側電圧に切り替えるときに、低電位側電圧ＶＣＯＭＬの電位レベルに迅速に安定化させることができるようになる。

また、第１の低電位側安定化容量素子ＣＳＬβの容量値は、第２の低電位側安定化容量素子ＣＳＬの容量値より小さくてもよい。これは、対向電極ＣＥの低電位側電圧ＶＣＯＭＬの電位精度は、第２の低電位側安定化容量素子ＣＳＬの容量値により定まるからであり、安定化容量素子の実装面積の削減や対向電極電圧生成回路６６を含むシステムの低コスト化が可能となる。

このような対向電極電圧生成回路６６は、第１のＶＣＯＭＨ生成回路１００の出力ノードＮＤＨαと第１のＶＣＯＭＬ生成回路１１０の出力ノードＮＤＬβとの間に設けられたスイッチ回路ＳＷＨα、ＳＷＬβを含む。また対向電極電圧生成回路６６は、第２のＶＣＯＭＨ生成回路１０２の出力ノードＮＤＨと第２のＶＣＯＭＬ生成回路１１２の出力ノードＮＤＬとの間に設けられたスイッチ回路ＳＷＨ、ＳＷＬを含む。スイッチ回路ＳＷＨα、ＳＷＬβの接続ノードは、出力ノードＮＤＯと電気的に接続される。スイッチ回路ＳＷＨ、ＳＷＬの接続ノードは、出力ノードＮＤＯと電気的に接続される。

スイッチ回路ＳＷＨαは、スイッチ制御信号ＳＷＣＨαによりスイッチ制御される。スイッチ回路ＳＷＬβは、スイッチ制御信号ＳＷＣＬβによりスイッチ制御される。スイッチ回路ＳＷＨα、ＳＷＬβは、同時にオンとならないようにスイッチ制御される。スイッチ制御信号ＳＷＣＨα、ＳＷＣＬβは、極性反転信号ＰＯＬに基づいて生成される。

スイッチ回路ＳＷＨは、スイッチ制御信号ＳＷＣＨによりスイッチ制御される。スイッチ回路ＳＷＬは、スイッチ制御信号ＳＷＣＬによりスイッチ制御される。スイッチ回路ＳＷＨ、ＳＷＬは、同時にオンとならないようにスイッチ制御される。スイッチ制御信号ＳＷＣＨ、ＳＷＣＬは、極性反転信号ＰＯＬに基づいて生成される。

図１４に、図１３の対向電極電圧生成回路６６の制御例のタイミング図を示す。

図１４では、１水平走査期間（１Ｈ）を分割した３期間の各期間において画素電極に階調電圧を書き込むマルチプレクス駆動が行われるように、マルチプレクス制御信号ＲＳＥＬ、ＧＳＥＬ、ＢＳＥの１つが順番にアクティブとなる。

この場合に、対向電極ＣＥに高電位側電圧を供給するとき、対向電極電圧生成回路６６は、各期間に、第１のＶＣＯＭＨ生成回路１００の出力を対向電極ＣＥと電気的に接続した後に、第２のＶＣＯＭＨ生成回路１０２の出力を対向電極ＣＥと電気的に接続する。そのため、１水平走査期間を分割した各期間に、スイッチ制御信号ＳＷＣＨαがアクティブとなった後に、スイッチ制御信号ＳＷＣＨがアクティブとなる。

ここで、第１のＶＣＯＭＨ生成回路１００の出力を対向電極ＣＥと電気的に接続する期間ｔ１が、第２のＶＣＯＭＨ生成回路１０２の出力を対向電極ＣＥと電気的に接続する期間ｔ２より短いことが望ましい。第２のＶＣＯＭＨ生成回路１０２の出力を対向電極ＣＥと電気的に接続する期間ｔ２は長ければ長いほど、対向電極ＣＥの高電位側電圧の電位レベルの変動を少なくできるからである。

同様に、対向電極ＣＥに低電位側電圧を供給するとき、対向電極電圧生成回路６６は、各期間に、第１のＶＣＯＭＬ生成回路１１０の出力を対向電極ＣＥと電気的に接続した後に、第２のＶＣＯＭＬ生成回路１１２の出力を対向電極ＣＥと電気的に接続する。そのため、１水平走査期間を分割した各期間に、スイッチ制御信号ＳＷＣＬβがアクティブとなった後に、スイッチ制御信号ＳＷＣＬがアクティブとなる。

ここで、第１のＶＣＯＭＬ生成回路１１０の出力を対向電極ＣＥと電気的に接続する期間ｔ３が、第２のＶＣＯＭＬ生成回路１１２の出力を対向電極ＣＥと電気的に接続する期間ｔ４より短いことが望ましい。第２のＶＣＯＭＬ生成回路１１２の出力を対向電極ＣＥと電気的に接続する期間ｔ４は長ければ長いほど、対向電極ＣＥの低電位側電圧の電位レベルの変動を少なくできるからである。

図１５に、第１の構成例における対向電極電圧生成回路６６の動作例のシミュレーション波形図を示す。図１５では、動作波形をわかりやすくするために、対向電極電圧ＶＣＯＭの表示波形の振幅と高電位側電圧ＶＣＯＭＨ及び低電位側電圧ＶＣＯＭＬの表示波形の振幅とを異ならせている。

図１５では、対向電極電圧ＶＣＯＭを高電位側電圧から低電位側電圧に切り替える際に、対向電極ＣＥの負荷容量と第１の低電位側安定化容量素子ＣＳＬβとの間の電荷の再分配が行われる。その結果、第１のＶＣＯＭＬ生成回路１１０の出力電位が変動する。その後、対向電極ＣＥには、第２のＶＣＯＭＬ生成回路１１２の出力が電気的に接続されるが、対向電極ＣＥの負荷容量と第２の低電位側安定化容量素子ＣＳＬとの間で再分配される電荷量が少ないので、第２のＶＣＯＭＬ生成回路１１２の出力電位の変動はほとんどない。同様に、対向電極電圧ＶＣＯＭを低電位側電圧から高電位側電圧に切り替える際に、対向電極ＣＥの負荷容量と第１の高電位側安定化容量素子ＣＳＨαとの間の電荷の再分配が行われる。その結果、第１のＶＣＯＭＨ生成回路１００の出力電位が変動する。その後、対向電極ＣＥには、第２のＶＣＯＭＨ生成回路１０２の出力が電気的に接続されるが、対向電極ＣＥの負荷容量と第２の高電位側安定化容量素子ＣＳＨとの間で再分配される電荷量が少ないので、第２のＶＣＯＭＨ生成回路１０２の出力電位の変動はほとんどない。

また、ソース線が負極性用の電位から正極性用の電位、或いは正極性用の電位から負極性用の電位に切り替わる際も、第１のＶＣＯＭＬ生成回路１１０又は第１のＶＣＯＭＨ生成回路１００の出力電位が変動し、第２のＶＣＯＭＬ生成回路１１２又は第２のＶＣＯＭＨ生成回路１０２の出力電位が変動しない。

従って、高い電流駆動能力で対向電極ＣＥを駆動することなく、対向電極ＣＥの電位レベルの変動を低減できるので、消費電力を大幅に増加させることなく画質の向上を図ることができる。

２．２ 第２の構成例
本実施形態における対向電極電圧生成回路６６の構成は、図１３の構成に限定されるものではない。

図１６に、本実施形態の第２の構成例における対向電極電圧生成回路の構成例のブロック図を示す。図１６において、図１３と同一部分には同一符号を付し、適宜説明を省略する。

第２の構成例における対向電極電圧生成回路が、図１３に示す第１の構成例における対向電極電圧生成回路と異なる点は、第１のＶＣＯＭＨ生成回路１００と第１のＶＣＯＭＬ生成回路の構成である。

第２の構成例では、第１のＶＣＯＭＨ生成回路１００が、所与の高電位側電源と第２のＶＣＯＭＨ生成回路１０２の出力との間を抵抗分割して得られた電圧を、第１の高電位側電圧ＶＣＯＭＨαとして出力する。ここで、所与の高電位側電源として、第２のＶＣＯＭＨ生成回路１０２を構成する演算増幅器の高電位側電源ＶＤＤを採用できる。より具体的には、第２のＶＣＯＭＨ生成回路１０２を構成する演算増幅器の高電位側電源ＶＤＤと出力ノードＮＤＨαとの間に可変抵抗ＲＨ１、出力ノードＮＤＨαと第２のＶＣＯＭＨ生成回路１０２の出力ノードＮＤＨとの間に可変抵抗ＲＨ２が設けられる。

また、第２の構成例では、第１のＶＣＯＭＬ生成回路１１０が、所与の低電位側電源と第２のＶＣＯＭＬ生成回路１１２の出力との間を抵抗分割して得られた電圧を、第１の低電位側電圧ＶＣＯＭＬβとして出力する。ここで、所与の低電位側電源として、第２のＶＣＯＭＬ生成回路１１２を構成する演算増幅器の低電位側電源ＶＥＥを採用できる。より具体的には、第２のＶＣＯＭＬ生成回路１１２を構成する演算増幅器の低電位側電源ＶＥＥと出力ノードＮＤＬβとの間に可変抵抗ＲＬ１、出力ノードＮＤＬβと第２のＶＣＯＭＬ生成回路１１２の出力ノードＮＤＬとの間に可変抵抗ＲＬ２が設けられる。

その他の点は、第１の構成例と同様であるため説明を省略する。

図１７に、第２の構成例における対向電極電圧生成回路６６の動作例のシミュレーション波形図を示す。図１７では、動作波形をわかりやすくするために、対向電極電圧ＶＣＯＭの表示波形の振幅と高電位側電圧ＶＣＯＭＨ及び低電位側電圧ＶＣＯＭＬの表示波形の振幅とを異ならせている。

図１７においても、図１５と同様に、第２のＶＣＯＭＨ生成回路１０２の出力電位や第２のＶＣＯＭＬ生成回路１１２の出力電位の変動はほとんどない。但し、図１７では、可変抵抗ＲＨ１、ＲＨ２により、第１の高電位側電圧ＶＣＯＭＨαの電位の戻りが遅いが、可変抵抗ＲＨ１、ＲＨ２の抵抗値を変更したり、所与の電圧と短絡させたりすることで、第１の高電位側電圧ＶＣＯＭＨαの電位の戻りを早くすることができる。例えば、帰線期間中に、出力ノードＮＤＨαと出力ノードＮＤＨとを短絡させてもよい。同様に、可変抵抗ＲＬ１、ＲＬ２により、第１の低電位側電圧ＶＣＯＭＬβの電位の戻りが遅いが、可変抵抗ＲＬ１、ＲＬ２の抵抗値を変更したり、所与の電圧と短絡させたりすることで、第１の低電位側電圧ＶＣＯＭＬβの電位の戻りを早くすることができる。例えば、帰線期間中に、出力ノードＮＤＬβと出力ノードＮＤＬとを短絡させてもよい。

２．３ 第３の構成例
本実施形態における対向電極電圧生成回路６６の構成は、図１３、図１６の構成に限定されるものではない。

図１８に、本実施形態の第３の構成例における対向電極電圧生成回路の構成例のブロック図を示す。図１８において、図１６と同一部分には同一符号を付し、適宜説明を省略する。

第３の構成例における対向電極電圧生成回路が、図１６に示す第２の構成例における対向電極電圧生成回路と異なる点は、第１のＶＣＯＭＨ生成回路１００と第１のＶＣＯＭＬ生成回路の構成である。

第３の構成例では、第１のＶＣＯＭＨ生成回路１００の可変抵抗ＲＨ２の一端が出力ノードＮＤＨαに接続され、該可変抵抗ＲＨ２の他端にシステム接地電源電圧ＶＳＳが供給される。また、第３の変形例では、第１のＶＣＯＭＬ生成回路１１０の可変抵抗ＲＬ２の一端にシステム接地電源電圧ＶＳＳが供給され、該可変抵抗ＲＬ２の他端に出力ノードＮＤＬβが接続される。即ち、第１のＶＣＯＭＨ生成回路１００が、高電位側電源ＶＤＤと低電位電源（システム接地電源電圧ＶＳＳ）との間を抵抗分割して得られた電圧を、第１の高電位側電圧ＶＣＯＭＨとして出力する。また、第１のＶＣＯＭＬ生成回路１１０が、低電位側電源ＶＥＥとシステム接地電源ＶＳＳとの間を抵抗分割して得られた電圧を、第１の低電位側電圧ＶＣＯＭＬとして出力する。

その他の点は、第２の構成例と同様であるため説明を省略する。

図１９に、第３の構成例における対向電極電圧生成回路６６の動作例のシミュレーション波形図を示す。図１９では、動作波形をわかりやすくするために、対向電極電圧ＶＣＯＭの表示波形の振幅と高電位側電圧ＶＣＯＭＨ及び低電位側電圧ＶＣＯＭＬの表示波形の振幅とを異ならせている。

図１９においても、図１７と同様に、第２のＶＣＯＭＨ生成回路１０２の出力電位や第２のＶＣＯＭＬ生成回路１１２の出力電位の変動はほとんどない。但し、図１９では、図１７と同様に、可変抵抗ＲＨ１、ＲＨ２により、第１の高電位側電圧ＶＣＯＭＨαの電位の戻りが遅いが、可変抵抗ＲＨ１、ＲＨ２の抵抗値を変更したり、所与の電圧と短絡させたりすることで、第１の高電位側電圧ＶＣＯＭＨαの電位の戻りを早くすることができる。例えば、帰線期間中に、出力ノードＮＤＨαと出力ノードＮＤＨとを短絡させてもよい。同様に、可変抵抗ＲＬ１、ＲＬ２により、第１の低電位側電圧ＶＣＯＭＬβの電位の戻りが遅いが、可変抵抗ＲＬ１、ＲＬ２の抵抗値を変更したり、所与の電圧と短絡させたりすることで、第１の低電位側電圧ＶＣＯＭＬβの電位の戻りを早くすることができる。例えば、帰線期間中に、出力ノードＮＤＬβと出力ノードＮＤＬとを短絡させてもよい。

２．４ 第４の構成例
本実施形態における対向電極電圧生成回路６６の構成は、図１３、図１６、図１８の構成に限定されるものではない。

図２０に、本実施形態の第４の構成例における対向電極電圧生成回路の構成例のブロック図を示す。図２０において、図１８と同一部分には同一符号を付し、適宜説明を省略する。

第４の構成例における対向電極電圧生成回路が、図１８に示す第３の構成例における対向電極電圧生成回路と異なる点は、第１のＶＣＯＭＨ生成回路１００と第１のＶＣＯＭＬ生成回路の構成である。

第４の構成例の第１のＶＣＯＭＨ生成回路１００は、第３の構成例における第１のＶＣＯＭＨ生成回路に対して可変抵抗ＲＨ２が省略された構成を有している。また、第４の構成例の第１のＶＣＯＭＬ生成回路１１０は、第３の構成例における第１のＶＣＯＭＬ生成回路に対して可変抵抗ＲＬ１が省略された構成を有している。即ち、第４の構成例では、第１の高電位側電圧ＶＣＯＭＨαが、所与の高電位側電源にプルアップされて得られた電圧である。また、第１の低電位側電圧ＶＣＯＭＬβが、所与の低電位側電源にプルダウンされて得られた電圧である。

その他の点は、第３の構成例と同様であるため説明を省略する。

図２１に、第４の構成例における対向電極電圧生成回路６６の動作例のシミュレーション波形図を示す。図２１では、動作波形をわかりやすくするために、対向電極電圧ＶＣＯＭの表示波形の振幅と高電位側電圧ＶＣＯＭＨ及び低電位側電圧ＶＣＯＭＬの表示波形の振幅とを異ならせている。

図２１においても、図１９と同様に、第２のＶＣＯＭＨ生成回路１０２の出力電位や第２のＶＣＯＭＬ生成回路１１２の出力電位の変動はほとんどない。但し、図２１では、図１９と同様に、可変抵抗ＲＨ１により、第１の高電位側電圧ＶＣＯＭＨαの電位の戻りが遅いが、可変抵抗ＲＨ１の抵抗値を変更したり、所与の電圧と短絡させたりすることで、第１の高電位側電圧ＶＣＯＭＨαの電位の戻りを早くすることができる。例えば、帰線期間中に、出力ノードＮＤＨαと出力ノードＮＤＨとを短絡させてもよい。同様に、可変抵抗ＲＬ２により、第１の低電位側電圧ＶＣＯＭＬβの電位の戻りが遅いが、可変抵抗ＲＬ２の抵抗値を変更したり、所与の電圧と短絡させたりすることで、第１の低電位側電圧ＶＣＯＭＬβの電位の戻りを早くすることができる。例えば、帰線期間中に、出力ノードＮＤＬβと出力ノードＮＤＬとを短絡させてもよい。

３． その他
３．１ その他の液晶表示装置の構成
本実施形態では、表示パネル１２において、時分割多重された階調電圧を分離していたが、本発明がこれに限定されるものではない。

図２２に、本実施形態における液晶表示装置の他の構成の概要を示す。図２２において、図１と同一部分には同一符号を付し、適宜説明を省略する。

図２２では、液晶表示装置１０が、表示パネル１２に代えて表示パネル６５０、ソースドライバ２０に代えてソースドライバ６６０を備えている。表示パネル６５０は、複数のゲート線と、複数のソース線と、ゲート線及びソース線により特定される画素電極を含む。この場合、ソース線に薄膜トランジスタＴＦＴを接続し、このＴＦＴに画素電極を接続することで、アクティブマトリクス型の液晶装置を構成できる。

より具体的には、表示パネル６５０は、アクティブマトリクス基板（例えばガラス基板）上にアモルファスシリコン薄膜が形成されたアモルファスシリコン液晶パネルである。アクティブマトリクス基板には、図２２のＹ方向に複数配列されそれぞれＸ方向に伸びるゲート線Ｇ_１〜Ｇ_Ｍ（Ｍは２以上の自然数）と、Ｘ方向に複数配列されそれぞれＹ方向に伸びるソース線Ｓ_１〜Ｓ_Ｎ（Ｎは２以上の自然数）とが配置されている。また、ゲート線Ｇ_Ｋ（１≦Ｋ≦Ｍ、Ｋは自然数）とソース線Ｓ_Ｌ（１≦Ｌ≦Ｎ、Ｌは自然数）との交差点に対応する位置に、薄膜トランジスタＴＦＴ_ＫＬ（広義にはスイッチング素子）が設けられている。

また、ゲート線Ｇ_Ｋ（１≦Ｋ≦Ｍ、Ｋは自然数）とソース線Ｓ_Ｌ（１≦Ｌ≦Ｎ、Ｌは自然数）との交差点に対応する位置に、薄膜トランジスタＴＦＴ_ＫＬ（広義にはスイッチング素子）が設けられている。

例えばＴＦＴ_ＫＬのゲート電極はゲート線Ｇ_Ｋに接続され、ＴＦＴ_ＫＬのソース電極はソース線Ｓ_Ｌに接続され、ＴＦＴ_ＫＬのドレイン電極は画素電極ＰＥ_ＫＬに接続されている。この画素電極ＰＥ_ＫＬと、画素電極ＰＥ_ＫＬと液晶（広義には電気光学物質）を挟んで対向する対向電極ＣＥ（共通電極、コモン電極）との間には、液晶容量ＣＬ_ＫＬ（液晶素子）及び補助容量ＣＳ_ＫＬが形成されている。そして、ＴＦＴ_ＫＬ、画素電極ＰＥ_ＫＬ等が形成されるアクティブマトリクス基板と対向電極ＣＥが形成される対向基板との間に液晶が封入されるように形成され、画素電極ＰＥ_ＫＬと対向電極ＣＥとの間の印加電圧に応じて画素の透過率が変化するようになっている。

ソースドライバ６６０は、階調データに基づいて表示パネル６５０のソース線Ｓ_１〜Ｓ_Ｎを駆動する。一方、ゲートドライバ３８は、表示パネル６５０のゲート線Ｇ_１〜Ｇ_Ｍを走査（順次駆動）する。

表示ドライバ６７０は、ソースドライバ６６０、ゲートドライバ３８及び電源回路５０を含むことができる。

図２３に、図２２の液晶表示装置の更に他の構成例のブロック図を示す。図２３において、図２２と同一部分には同一符号を付し、適宜説明を省略する。

図２３では、表示パネル６５０上（パネル基板上）に、ソースドライバ６６０、ゲートドライバ３８及び電源回路５０を含む表示ドライバ６７０が形成されている。このように表示パネル６５０は、複数のゲート線と、複数のソース線と、複数のゲート線の各ゲート線及び複数のソース線の各ソース線とに接続された複数の画素（画素電極）と、複数のソース線を駆動するソースドライバと、複数のゲート線を走査するゲートドライバとを含むように構成することができる。表示パネル６５０の画素形成領域４４に、複数の画素が形成されている。各画素は、ソースにソース線が接続されゲートにゲート線が接続されたＴＦＴと、該ＴＦＴのドレインに接続された画素電極とを含むことができる。

なお図２３では、表示パネル６５０上においてゲートドライバ３８及び電源回路５０のうち少なくとも１つが省略された構成であってもよい。

図２４に、図２２又は図２３のソースドライバ６６０の構成例のブロック図を示す。図２４において、図４と同一部分には同一符号を付し、適宜説明を省略する。

図２４の示すソースドライバ６６０が図４のソースドライバ２０と異なる点は、ソース線駆動回路３４の出力側に分離回路６５２が設けられている点である。分離回路６５２は、各デマルチプレクサがソース線駆動回路３４の各演算増幅器に対応して設けられた複数のデマルチプレクサを含む。分離回路６５２の各デマルチプレクサは、図１又は図２の表示パネル１２の各デマルチプレクサと同様の機能を有する。従って、分離回路６５２の各デマルチプレクサは、マルチプレクス駆動制御部３６からのマルチプレクス制御信号ＲＳＥＬ、ＧＳＥＬ、ＢＳＥＬに基づいて、各演算増幅器からの時分割多重された階調電圧を分離する制御を行う。

図２２〜図２４に示す表示パネル６５０を含む液晶表示装置１０、ソースドライバ６６０で駆動される場合でも、上述の液晶表示装置１０、ソースドライバ２０で駆動される場合と同様の効果を得ることができる。しかも、図２２〜図２４の場合では、より低コストのアモルファスシリコンの液晶パネルを用いることができる上に、ソースドライバ６６０の回路規模を大幅に削減できるという効果も得ることができる。

３．２ その他のソースドライバの構成
なお、上記の本実施形態では、マルチプレクス駆動が行われる液晶表示装置を例に説明したが、本発明は通常駆動が行われる液晶表示装置にも適用できる。

図２５に、本実施形態の更に別のソースドライバの構成例のブロック図を示す。図２５において、図４と同一部分には同一符号を付し、適宜説明を省略する。

図２５のソースドライバ６８０は、図２２又は図２３に示す表示パネル６５０の複数のソース線を駆動することができる。図２５のソースドライバ６８０が図４のソースドライバ２０と異なる点は、多重化回路２８、マルチプレクス駆動制御部３６が省略された構成を有する点である。

図２６に、ソースドライバ６８０が通常駆動を行う場合の図１３の対向電極電圧生成回路６６の制御例のタイミング図を示す。

この場合に、対向電極ＣＥに高電位側電圧を供給するとき、対向電極電圧生成回路６６は、第１のＶＣＯＭＨ生成回路１００の出力を対向電極ＣＥと電気的に接続した後に、第２のＶＣＯＭＨ生成回路１０２の出力を対向電極ＣＥと電気的に接続する。そのため、１水平走査期間に、スイッチ制御信号ＳＷＣＨαがアクティブとなった後に、スイッチ制御信号ＳＷＣＨがアクティブとなる。

ここで、第１のＶＣＯＭＨ生成回路１００の出力を対向電極ＣＥと電気的に接続する期間ｔ１０が、第２のＶＣＯＭＨ生成回路１０２の出力を対向電極ＣＥと電気的に接続する期間ｔ２０より短いことが望ましい。第２のＶＣＯＭＨ生成回路１０２の出力を対向電極ＣＥと電気的に接続する期間ｔ２０は長ければ長いほど、対向電極ＣＥの高電位側電圧の電位レベルの変動を少なくできるからである。

同様に、対向電極ＣＥに低電位側電圧を供給するとき、対向電極電圧生成回路６６は、第１のＶＣＯＭＬ生成回路１１０の出力を対向電極ＣＥと電気的に接続した後に、第２のＶＣＯＭＬ生成回路１１２の出力を対向電極ＣＥと電気的に接続する。そのため、１水平走査期間に、スイッチ制御信号ＳＷＣＬβがアクティブとなった後に、スイッチ制御信号ＳＷＣＬがアクティブとなる。

ここで、第１のＶＣＯＭＬ生成回路１１０の出力を対向電極ＣＥと電気的に接続する期間ｔ３０が、第２のＶＣＯＭＬ生成回路１１２の出力を対向電極ＣＥと電気的に接続する期間ｔ４０より短いことが望ましい。第２のＶＣＯＭＬ生成回路１１２の出力を対向電極ＣＥと電気的に接続する期間ｔ４０は長ければ長いほど、対向電極ＣＥの低電位側電圧の電位レベルの変動を少なくできるからである。

このように通常駆動を行う場合であっても、本実施形態によれば、対向電極電圧ＶＣＯＭを高電位側電圧から低電位側電圧に切り替える際に、対向電極ＣＥの負荷容量と第１の低電位側安定化容量素子ＣＳＬβとの間の電荷の再分配が行われる。その後、対向電極ＣＥには、第２のＶＣＯＭＬ生成回路１１２の出力が電気的に接続されるが、対向電極ＣＥの負荷容量と第２の低電位側安定化容量素子ＣＳＬとの間で再分配される電荷量が少ないので、第２のＶＣＯＭＬ生成回路１１２の出力電位の変動はほとんどない。同様に、対向電極電圧ＶＣＯＭを低電位側電圧から高電位側電圧に切り替える際に、対向電極ＣＥの負荷容量と第１の高電位側安定化容量素子ＣＳＨαとの間の電荷の再分配が行われる。その後、対向電極ＣＥには、第２のＶＣＯＭＨ生成回路１０２の出力が電気的に接続されるが、対向電極ＣＥの負荷容量と第２の高電位側安定化容量素子ＣＳＨとの間で再分配される電荷量が少ないので、第２のＶＣＯＭＨ生成回路１０２の出力電位の変動はほとんどない。

従って、対向電極の負荷容量が増大しても、消費電力の増大を抑えて対向電極の電圧変動を抑えることができる。

４． 電子機器
次に、上述の液晶表示装置（ソースドライバ、電源回路等）が適用される電子機器について説明する。

４．１ 投写型表示装置
上述の液晶表示装置を用いて構成される電子機器として、投写型表示装置がある。

図２７に、上述の実施形態における液晶表示装置が適用された投写型表示装置の構成例のブロック図を示す。

投写型表示装置７００は、表示情報出力源７１０、表示情報処理回路７２０、表示駆動回路７３０（表示ドライバ）、液晶パネル７４０（広義には表示パネル）、クロック発生回路７５０及び電源回路７６０を含んで構成される。表示情報出力源７１０は、ＲＯＭ（Read Only Memory）及びＲＡＭ（Random Access Memory）、光ディスク装置等のメモリ、画像信号を同調して出力する同調回路等を含み、クロック発生回路７５０からのクロック信号に基づいて、所定フォーマットの画像信号等の表示情報を表示情報処理回路７２０に出力する。表示情報処理回路７２０は、増幅・極性反転回路、相展開回路、ローテーション回路、ガンマ補正回路、或いはクランプ回路等を含むことができる。表示駆動回路７３０は、ゲートドライバ及びソースドライバを含んで構成され、液晶パネル７４０を駆動する。電源回路７６０は、上述の各回路に電力を供給する。

図２８に、投写型表示装置の要部の概略構成図を示す。

投写型表示装置は、光源８１０、ダイクロイックミラー８１３、８１４、反射ミラー８１５、８１６、８１７、入射レンズ８１８、リレーレンズ８１９、出射レンズ８２０、液晶光変調装置８２２、８２３、８２４、クロスダイクロイックプリズム８２５、投写レンズ８２６を含む。光源８１０は、メタルハライド等のランプ８１１とランプの光を反射するリフレクタ８１２とを含む。青色光・緑色光反射のダイクロイックミラー８１３は、光源８１０からの光束のうち赤色光を透過させるとともに、青色光と緑色光とを反射する。透過した赤色光は反射ミラー８１７で反射されて、赤色光用液晶光変調装置８２２に入射される。一方、ダイクロイックミラー８１３で反射された色光のうち緑色光は緑色光反射のダイクロイックミラー８１４によって反射され、緑色光用液晶光変調装置８２３に入射される。一方、青色光は第２のダイクロイックミラー８１４も透過する。青色光に対しては、長い光路により光損失を防ぐため、入射レンズ８１８、リレーレンズ８１９、出射レンズ８２０を含むリレーレンズ系からなる導光手段８２１が設けられ、これを介して青色光が青色光用液晶光変調装置８２４に入射される。各光変調回路により変調された３つの色光はクロスダイクロイックプリズム８２５に入射する。このプリズムは、４つの直角プリズムが貼り合わされ、その内面に赤色光を反射する誘電体多層膜と青色光を反射する誘電体多層膜とが十字状に形成されている。これらの誘電体多層膜によって３つの色光が合成されて、カラー画像を表す光が形成される。以上のように、投写型表示装置の投写手段が構成される。この投写手段によって合成された光は、投写光学系である投写レンズ８２６によってスクリーン８２７に投写され、画像が拡大されて表示される。

４．２ 携帯電話機
また上述の液晶表示装置を用いて構成される電子機器として、携帯電話機がある。

図２９に、上述の実施形態における液晶表示装置が適用された携帯電話機の構成例のブロック図を示す。図２９において、図１、図２、図２２又は図２３と同一部分には同一符号を付し、適宜説明を省略する。

携帯電話機９００は、カメラモジュール９１０を含む。カメラモジュール９１０は、ＣＣＤカメラを含み、ＣＣＤカメラで撮像した画像のデータを、ＹＵＶフォーマットで表示コントローラ４０に供給する。

携帯電話機９００は、表示パネル１２（表示パネル６５０。以下同様）を含む。表示パネル１２は、ソースドライバ２０（ソースドライバ６６０、６８０。以下同様）及びゲートドライバ３８によって駆動される。表示パネル１２は、複数のゲート線、複数のソース線、複数の画素を含む。

表示コントローラ４０は、ソースドライバ２０及びゲートドライバ３８に接続され、ソースドライバ２０に対してＲＧＢフォーマットの階調データを供給する。

電源回路５０は、ソースドライバ２０及びゲートドライバ３８に接続され、各ドライバに対して、駆動用の電源電圧を供給する。また表示パネル１２の対向電極に、対向電極電圧ＶＣＯＭを供給する。

ホスト９４０は、表示コントローラ４０に接続される。ホスト９４０は、表示コントローラ４０を制御する。またホスト９４０は、アンテナ９６０を介して受信された階調データを、変復調部９５０で復調した後、表示コントローラ４０に供給できる。表示コントローラ４０は、この階調データに基づき、ソースドライバ２０及びゲートドライバ３８により表示パネル１２に表示させる。

ホスト９４０は、カメラモジュール９１０で生成された階調データを変復調部９５０で変調した後、アンテナ９６０を介して他の通信装置への送信を指示できる。

ホスト９４０は、操作入力部９７０からの操作情報に基づいて階調データの送受信処理、カメラモジュール９１０の撮像、表示パネル１２の表示処理を行う。

図２９では、ホスト９４０又は表示コントローラ４０が、階調データを供給する手段ということができる。

なお、本発明は上述した実施の形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。例えば、本発明は上述の液晶表示パネルの駆動に適用されるものに限らず、エレクトロルミネッセンス、プラズマディスプレイ装置の駆動に適用可能である。また、本発明は上述の走査ライン反転駆動に適用されるものに限らず、極性反転駆動方式に限定されるものではない。

また、本発明のうち従属請求項に係る発明においては、従属先の請求項の構成要件の一部を省略する構成とすることもできる。また、本発明の１の独立請求項に係る発明の要部を、他の独立請求項に従属させることもできる。

本実施形態における液晶表示装置の構成の概要を示す図。 本実施形態における液晶表示装置の他の構成例を示す図。 図１又は図２のゲートドライバの構成例のブロック図。 図１又は図２のソースドライバの構成例のブロック図。 図４の多重化回路の動作説明図。 図４の基準電圧発生回路、ＤＡＣ及びソース線駆動回路の構成例を示す図。 図１又は図２のデマルチプレクサの動作説明図。 図１又は図２の電源回路の構成例を示すブロック図。 図１又は図２の表示パネルの駆動波形の一例を示す図。 本実施形態における極性反転駆動の説明図。 本実施形態の比較例における対向電極電圧生成回路の構成例のブロック図。 図１１の対向電極電圧生成回路の動作例のシミュレーション波形図。 本実施形態の第１の構成例における対向電極電圧生成回路の構成例のブロック図。 図１３の対向電極電圧生成回路の制御例のタイミング図。 第１の構成例における対向電極電圧生成回路の動作例のシミュレーション波形図。 本実施形態の第２の構成例における対向電極電圧生成回路の構成例のブロック図。 第２の構成例における対向電極電圧生成回路の動作例のシミュレーション波形図。 本実施形態の第３の構成例における対向電極電圧生成回路の構成例のブロック図。 第３の構成例における対向電極電圧生成回路の動作例のシミュレーション波形図。 本実施形態の第４の構成例における対向電極電圧生成回路の構成例のブロック図。 第４の構成例における対向電極電圧生成回路の動作例のシミュレーション波形図。 本実施形態における液晶表示装置の他の構成の概要を示す図。 図２２の液晶表示装置の更に他の構成例のブロック図。 図２２又は図２３のソースドライバの構成例のブロック図。 本実施形態の更に別のソースドライバの構成例のブロック図。 ソースドライバが通常駆動を行う場合の図１３の対向電極電圧生成回路の制御例のタイミング図。 本実施形態における液晶表示装置が適用された投写型表示装置の構成例のブロック図。 投写型表示装置の要部の概略構成図。 本実施形態における液晶表示装置が適用された携帯電話機の構成例のブロック図。

符号の説明

１０ 液晶表示装置、 １２ 表示パネル、 ２０ ソースドライバ、
２２ シフトレジスタ、 ２４、２６ ラインラッチ、 ２８ 多重化回路、
３０ 基準電圧発生回路、 ３２ ＤＡＣ、 ３４ ソース線駆動回路、
３６ マルチプレクス駆動制御部、 ３８ ゲートドライバ、
４０ 表示コントローラ、 ５０ 電源回路、 ６０ 表示ドライバ、
６２ 正方向２倍昇圧回路、 ６４ 走査電圧生成回路、
６６ 対向電極電圧生成回路、 １００ 第１のＶＣＯＭＨ生成回路、
１０２ 第２のＶＣＯＭＨ生成回路、 １１０ 第１のＶＣＯＭＬ生成回路、
１１２ 第２のＶＣＯＭＬ生成回路、
ＣＳＨ 高電位側安定化容量素子、第２の高電位側安定化容量素子、
ＣＳＨα 第１の高電位側安定化容量素子、
ＣＳＬ 低電位側安定化容量素子、第２の低電位側安定化容量素子、
ＣＳＬβ 第１の低電位側安定化容量素子、 ＤＭＵＸ_Ｌ デマルチプレクサ、
Ｇ_１〜Ｇ_Ｍ ゲート線、 ＮＤＨ、ＮＤＨα、ＮＤＬ、ＮＤＬβ、ＮＤＯ 出力ノード、ＯＰＣ 演算増幅器、 ＲＳＥＬ、ＧＳＥＬ、ＢＳＥＬ マルチプレクス制御信号、
Ｓ_１〜Ｓ_Ｎ ソース電圧供給線、ソース線、 ＳＲ_Ｌ、ＳＧ_Ｌ、ＳＢ_Ｌ ソース線、
ＳＷＨ、ＳＷＨα、ＳＷＬ、ＳＷＬβ スイッチ回路、
ＳＷＣＨ、ＳＷＣＨα、ＳＷＣＬ、ＳＷＣＬβ スイッチ制御信号、
ＴＣ、ＴＨ、ＴＨα、ＴＬ、ＴＬβ 端子、 ＶＣＯＭ 対向電極電圧、
ＶＣＯＭＨ 高電位側電圧、 ＶＣＯＭＨ０ 第２の高電位側電圧、
ＶＣＯＭＨα 第１の高電位側電圧、 ＶＣＯＭＨα０ 第１の基準高電位側電圧、
ＶＣＯＭＬ 低電位側電圧、 ＶＣＯＭＬ０ 第２の低電位側電圧、
ＶＣＯＭＬβ 第１の低電位側電圧、 ＶＣＯＭＬβ０ 第１の基準低電位側電圧

Claims (25)

1. 電気光学物質を挟んで画素電極と対向する対向電極に高電位側電圧又は低電位側電圧を供給するための対向電極電圧生成回路であって、
   その出力に第１の高電位側安定化容量素子の一端が接続され、第１の高電位側電圧を出力する第１の高電位側電圧生成回路と、
   その出力に第２の高電位側安定化容量素子の一端が接続され、第２の高電位側電圧を出力する第２の高電位側電圧生成回路とを含み、
   前記対向電極に前記高電位側電圧を供給するとき、前記第１の高電位側電圧生成回路の出力を前記対向電極と電気的に接続した後に、前記第２の高電位側電圧生成回路の出力を前記対向電極と電気的に接続することを特徴とする対向電極電圧生成回路。
2. 請求項１において、
   前記第１の高電位側電圧生成回路が、
   所与の高電位側電源と前記第２の高電位側電圧生成回路の出力との間を抵抗分割して得られた電圧を、前記第１の高電位側電圧として出力することを特徴とする対向電極電圧生成回路。
3. 請求項１において、
   前記第１の高電位側電圧生成回路が、
   所与の高電位側電源と所与の低電位側電源との間を抵抗分割して得られた電圧を、前記第１の高電位側電圧として出力することを特徴とする対向電極電圧生成回路。
4. 請求項１において、
   前記第１の高電位側電圧生成回路が、
   所与の高電位側電源にプルアップされて得られた電圧を、前記第１の高電位側電圧として出力することを特徴とする対向電極電圧生成回路。
5. 請求項２乃至４のいずれかにおいて、
   前記第２の高電位側電圧生成回路が、
   所与の基準高電位側電圧が入力される演算増幅器を有し、
   前記所与の高電位側電源が、
   前記演算増幅器の高電位側電源であることを特徴とする対向電極電圧生成回路。
6. 請求項１乃至５のいずれかにおいて、
   前記第１の高電位側電圧が、前記第２の高電位側電圧より高電位であることを特徴とする対向電極電圧生成回路。
7. 請求項１乃至６のいずれかにおいて、
   前記第１の高電位側電圧生成回路の出力を前記対向電極と電気的に接続する期間が、前記第２の高電位側電圧生成回路の出力を前記対向電極と電気的に接続する期間より短いことを特徴とする対向電極電圧生成回路。
8. 請求項１乃至７のいずれかにおいて、
   １水平走査期間を分割した各期間において前記画素電極に階調電圧を書き込むマルチプレクス駆動を行う場合に、
   前記対向電極に前記高電位側電圧を供給するとき、前記各期間に、前記第１の高電位側電圧生成回路の出力を前記対向電極と電気的に接続した後に、前記第２の高電位側電圧生成回路の出力を前記対向電極と電気的に接続することを特徴とする対向電極電圧生成回路。
9. 請求項１乃至８のいずれかにおいて、
   前記第１の高電位側安定化容量素子の一端を接続するための第１の高電位側端子と、
   前記第２の高電位側安定化容量素子の一端を接続するための第２の高電位側端子とをさらに含むことを特徴とする対向電極電圧生成回路。
10. 電気光学物質を挟んで画素電極と対向する対向電極に高電位側電圧又は低電位側電圧を供給するための対向電極電圧生成回路であって、
    その出力に第１の低電位側安定化容量素子の一端が接続され、第１の低電位側電圧を出力する第１の低電位側電圧生成回路と、
    その出力に第２の低電位側安定化容量素子の一端が接続され、第２の低電位側電圧を出力する第２の低電位側電圧生成回路とを含み、
    前記対向電極に前記低電位側電圧を供給するとき、前記第１の低電位側電圧生成回路の出力を前記対向電極と電気的に接続した後に、前記第２の低電位側電圧生成回路の出力を前記対向電極と電気的に接続することを特徴とする対向電極電圧生成回路。
11. 請求項１０において、
    前記第１の低電位側電圧生成回路が、
    所与の低電位側電源と前記第２の低電位側電圧生成回路の出力との間を抵抗分割して得られた電圧を、前記第１の低電位側電圧として出力することを特徴とする対向電極電圧生成回路。
12. 請求項１０において、
    前記第１の低電位側電圧生成回路が、
    所与の低電位側電源と接地電源との間を抵抗分割して得られた電圧を、前記第１の低電位側電圧として出力することを特徴とする対向電極電圧生成回路。
13. 請求項１０において、
    前記第１の低電位側電圧生成回路が、
    所与の低電位側電源にプルダウンされて得られた電圧を、前記第１の低電位側電圧として出力することを特徴とする対向電極電圧生成回路。
14. 請求項１０乃至１３のいずれかにおいて、
    前記第２の低電位側電圧生成回路が、
    所与の基準低電位側電圧が入力される演算増幅器を有し、
    前記所与の低電位側電源が、
    前記演算増幅器の低電位側電源であることを特徴とする対向電極電圧生成回路。
15. 請求項１０乃至１４のいずれかにおいて、
    前記第１の低電位側電圧が、前記第２の低電位側電圧より低電位であることを特徴とする対向電極電圧生成回路。
16. 請求項１０乃至１５のいずれかにおいて、
    前記第１の低電位側電圧生成回路の出力を前記対向電極と電気的に接続する期間が、前記第２の低電位側電圧生成回路の出力を前記対向電極と電気的に接続する期間より短いことを特徴とする対向電極電圧生成回路。
17. 請求項１０乃至１６のいずれかにおいて、
    １水平走査期間を分割した各期間において前記画素電極に階調電圧を書き込むマルチプレクス駆動を行う場合に、
    前記対向電極に前記低電位側電圧を供給するとき、前記各期間に、前記第１の低電位側電圧生成回路の出力を前記対向電極と電気的に接続した後に、前記第２の低電位側電圧生成回路の出力を前記対向電極と電気的に接続することを特徴とする対向電極電圧生成回路。
18. 請求項１０乃至１７のいずれかにおいて、
    前記第１の低電位側安定化容量素子の一端を接続するための第１の低電位側端子と、
    前記第２の低電位側安定化容量素子の一端を接続するための第２の低電位側端子とをさらに含むことを特徴とする対向電極電圧生成回路。
19. 電気光学装置のソース線又はゲート線を駆動するための電源を生成する電源回路であって、
    請求項１乃至１８のいずれか記載の対向電極電圧生成回路を含むことを特徴とする電源回路。
20. 電気光学装置のソース線を駆動するための表示ドライバであって、
    前記ソース線を駆動するソース線駆動回路と、
    前記電気光学装置の画素電極と電気光学物質を挟んで対向する対向電極に、前記対向電極電圧を供給する請求項１乃至１８のいずれか記載の対向電極電圧生成回路とを含むことを特徴とする表示ドライバ。
21. 複数のソース線と、
    複数のゲート線と、
    各画素電極が各ソース線及び各ゲート線により特定される複数の画素電極と、
    前記複数の画素電極と電気光学物質を挟んで対向する対向電極と、
    前記対向電極に前記対向電極電圧を供給する請求項１乃至１８のいずれか記載の対向電極電圧生成回路とを含むことを特徴とする電気光学装置。
22. 請求項１乃至１８のいずれか記載の対向電極生成回路を含むことを特徴とする電子機器。
23. 請求項１９記載の電源回路を含むことを特徴とする電子機器。
24. 請求項２０記載の表示ドライバを含むことを特徴とする電子機器。
25. 請求項２１記載の電気光学装置を含むことを特徴とする電子機器

Images