JP2002303847A

JP2002303847A - 電源装置及びそれを備えた表示装置

Info

Publication number: JP2002303847A
Application number: JP2001110600A
Authority: JP
Inventors: Masahiko Monomoushi; 正彦物申; Masashi Katsuya; 昌史勝谷
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2001-04-09
Filing date: 2001-04-09
Publication date: 2002-10-18
Anticipated expiration: 2021-04-09
Also published as: JP3657527B2

Abstract

(57)【要約】【課題】低消費電力で、安定した出力電圧にて駆動用
電源を供給でき、かつ、出力電圧の電圧変動においては
急峻に回復可能な電源装置を提供する。【解決手段】電源E から出力電圧V2',V3' の目標電圧
値となる中間電圧V2,V3、及び出力電圧V2',V3' の変動
許容幅ΔＶを設定する基準電圧VL2,VH3 を生成する抵抗
R4〜R8からなる抵抗分圧回路と、出力電圧V2',V3' と中
間電圧V2,V3 及び基準電圧VL2,VH3 を比較し、出力電圧
V2',V3' をΔＶ内に収めるよう制御するコンハ゜レータCMP1〜C
MP4と、MOS トランシ゛スタMQ1 〜MQ4 を有し、出力電圧V2',V
3' がΔＶを超えたとコンハ゜レータCMP1〜CMP4が検知した場
合、MOS トランシ゛スタMQ1 〜MQ4 のうち出力電圧V2',V3' を
ΔＶ内に回復する方向のもののみが動作すると共に、ま
た、出力端子T2・T3間に、MOS トランシ゛スタMQ1 〜MQ4 を動
作させて、出力電圧V2',V3' を中間電圧V2,V3 に引き寄
せて定常させる抵抗Raが挿入されている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、例えば液晶表示装
置等の表示装置に搭載され、表示画素を駆動する駆動用
電源を供給する電源装置、及び該電源装置を搭載した表
示装置に関するものである。

【０００２】

【従来の技術】表示装置の一つである液晶表示装置で
は、本発明の説明図である図２を参照して説明すると、
液晶パネル１のセグメント電極側に、セグメント電極Ｘ
１〜Ｘｍを駆動するセグメントドライバ３が配される一
方、コモン電極側に、コモン電極Ｙ１〜Ｙｎを駆動する
コモンドライバ２が配設されており、これらセグメント
ドライバ３及びコモンドライバ２に、電源回路（電源装
置）５より、駆動用電源Ｖ０，Ｖ２，Ｖ３，Ｖ５が供給
され、コモンドライバ３に、電源回路５より、駆動用電
源Ｖ０，Ｖ１，Ｖ４，Ｖ５が供給されるようになってい
る。

【０００３】従来、駆動用電源Ｖ０〜Ｖ５を供給する上
記電源回路５として、次に示すような回路構成が各種提
案されている。なお、電源回路５において、セグメント
ドライバ３に供給する電圧の発生回路も、コモンドライ
バ２に供給する電圧の発生回路も基本的には同じ構成で
あるので、ここでは説明を簡単にするため、セグメント
ドライバ３に供給する電圧の発生回路を例に説明する。

【０００４】図１２に示す電源回路３５は、抵抗分圧し
て駆動用電源Ｖ０，Ｖ２，Ｖ３，Ｖ５を出力するもので
ある。３つのブリーダ抵抗Ｒ１０１・Ｒ１０２・Ｒ１０
３により電源（ＶＥＥ）−接地（ＧＮＤ）間を分圧して
２つの中間電圧を形成し、これを駆動用電源Ｖ２，Ｖ３
として出力している。

【０００５】また、図１３に示す電源回路３６は、出力
段を低インピーダンス化するために、図１２の電源回路
３５における、抵抗分圧して駆動用電源Ｖ２，Ｖ３を得
るラインに、オペアンプＯＰ１及びオペアンプＯＰ２を
接続したものである。オペアンプＯＰ１及びオペアンプ
ＯＰ２にてインピーダンス変換を行うことで、分圧して
生成された駆動用電源Ｖ２，Ｖ３の電圧が安定する。

【０００６】これら図１２及び図１３の電源回路３５・
３６では、容量負荷である液晶パネルの画素の充放電を
行っても、電圧変動を少なくし、駆動用電源Ｖ０，Ｖ
２，Ｖ３，Ｖ５の電圧安定化を図るために、ブリーダ抵
抗Ｒ１０１〜Ｒ１０３の抵抗値を小さくすることが好ま
しい。しかしながら、ブリーダ抵抗Ｒ１０１〜Ｒ１０３
の抵抗値を小さくすることは、電源回路３５・３６にお
ける消費電力の増大を招くこととなる。

【０００７】また、図１３の電源回路３６においては、
オペアンプＯＰ１・ＯＰ２で液晶表示用に充分な給電力
を確保しようとした場合、オペアンプ回路内の定電流を
ある程度大きくしなければならず、このことが低消費電
力化の大きな妨げとなる。つまり、定電流源としてオペ
アンプＯＰ１・ＯＰ２の入力段にある差動対部と出力段
の２種類が主にあるが、特に出力段に負荷回路として備
えられている定電流源は定電流値を大きくしないと電圧
変動への追随がなくなる。

【０００８】そこで、このような従来構成の不具合を解
消するものとして、特開昭５５−１４６４８７号公報に
は、基本構成として図１２の電源回路３５の構成を採用
しながら、低消費電力化を図ってブリーダ抵抗の抵抗値
を高くしても、駆動用電源Ｖ０，Ｖ２，Ｖ３，Ｖ５の電
圧安定化を図ることのできる電源回路が開示されてい
る。

【０００９】図１４に、上記公報に記載の構成を採用し
た電源回路３７を示す。

【００１０】この電源回路３７は、高電位側を接地電位
としている。そのため、ここでは駆動用電源Ｖ０，−Ｖ
２，−Ｖ３，−Ｖ５を得るものである。高抵抗値のブリ
ーダ抵抗（以下、単に抵抗とする）Ｒ１０１〜Ｒ１０８
にて、駆動用電源−Ｖ２，−Ｖ３として出力する出力電
圧を得ると共に、駆動用電源−Ｖ２，−Ｖ３の電圧の許
容値を超える変動を検出し、ＭＯＳトランジスタＭＱ１
〜ＭＱ４により、この変動を抑えるようになっている。

【００１１】図１４において、Ｅは電源、ＤＮは電源ノ
ード、ＳＮは接地ノードである。直列抵抗Ｒ１０１〜Ｒ
１０３は、電源Ｅの電圧−Ｖ５を３等分して、駆動用電
源−Ｖ２，−Ｖ３となる中間電圧を形成する抵抗分圧回
路である。抵抗分圧して得られる中間電圧である分圧電
圧−Ｖ２，−Ｖ３を中心として、各々の電圧変動の許容
幅ΔＶを設定する基準電圧−ＶＨ２，−ＶＬ２，−ＶＨ
３，−ＶＬ３を、直列抵抗Ｒ１０４〜Ｒ１０８による分
圧回路で形成する。

【００１２】そして、上記基準電圧−ＶＨ２が反転入力
端子に印加される一方、分圧電圧−Ｖ２が非反転入力に
印加された電圧比較回路（以下、コンパレータ）ＣＭＰ
１と、この出力で制御される、分圧出力点と、電源Ｅの
電圧−Ｖ５との間に接続されたｎＭＯＳトランジスタＭ
Ｑ１２とを設けて、分圧電圧−Ｖ２の出力電圧の上記基
準電圧−ＶＨ２を正方向（接地電位側）に超える変動に
対して、ｎＭＯＳトランジスタＭＱ１２をオンさせ、許
容幅ΔＶを正方向に超える出力変動を抑える。

【００１３】一方、上記基準電圧−ＶＬ２が反転入力端
子に印加される一方、分圧電圧−Ｖ２が非反転入力端子
に印加されたコンパレータＣＭＰ２と、この出力で制御
される、分圧出力点と、接地電位Ｖ０との間に接続され
たｐＭＯＳトランジスタＭＱ１１とを設けて、上記分圧
電圧−Ｖ２の出力電圧における上記基準電圧−ＶＬ２を
負方向（電圧−Ｖ５側）に超える変動に対して、ｐＭＯ
ＳトランジスタＭＱ１１をオンさせ、許容幅ΔＶを負方
向に超える出力変動を抑える。

【００１４】出力電圧−Ｖ３の変動に対しても同様の構
成により許容値ΔＶを超える変動を防止する。即ち、上
記基準電圧−ＶＨ３が反転入力端子に印加される一方、
分圧電圧−Ｖ３が非反転入力端子に印加されたコンパレ
ータＣＭＰ３と、この出力で制御される、分圧出力点
と、電源Ｅの電圧−Ｖ５との間に接続されたｎＭＯＳト
ランジスタＭＱ１４とを設けて、上記分圧電圧−Ｖ３の
出力電圧における上記基準電圧−ＶＨ３を正方向（接地
電位側）に超える変動に対して、ｎＭＯＳトランジスタ
ＭＱ１４をオンさせ、許容幅ΔＶを正方向に超える出力
変動を抑える。

【００１５】一方、上記基準電圧−ＶＬ３が反転入力端
子に印加される一方、分圧電圧−Ｖ３が非反転入力端子
に印加されたコンパレータＣＭＰ４と、この出力で制御
される、分圧出力点と、接地電位Ｖ０との間に接続され
たｐＭＯＳトランジスタＭＱ１３とを設けて、上記分圧
電圧−Ｖ３の出力電圧における上記基準電圧−ＶＬ３を
負方向（電圧−Ｖ５側）に超える変動に対して、ｐＭＯ
ＳトランジスタＭＱ１３をオンさせ、許容幅ΔＶを負方
向に超える出力変動を抑える。

【００１６】これにより、駆動用電源−Ｖ２，−Ｖ３と
なる分圧電圧−Ｖ２，−Ｖ３の出力電圧の電圧変動が、
抵抗Ｒ１０５・Ｒ１０７による電圧降下によって決まる
電圧変動の許容幅ΔＶ内に抑えられる。

【００１７】この電源回路３７では、抵抗Ｒ１０１〜Ｒ
１０３及びＲ１０４〜Ｒ１０８の抵抗値を高くして消費
電力を抑えることができると共に、出力段に、許容幅△
Ｖを超えた電圧変動が発生した場合のみ作動する、電流
駆動能力の大きいＭＯＳトランジスタＭＱ１１〜ＭＱ１
４を備えたことにより、コンパレータＣＭＰ１〜ＣＭＰ
４の出力段の駆動能力も大きくなくて良く、したがっ
て、コンパレータＣＭＰ１〜ＣＭＰ４の中に設置されて
いる定電流源で流す電流値を小さく設定できることか
ら、この電源回路の消費電流も極めて小さくすることが
できる。

【００１８】また、ＭＯＳトランジスタＭＱ１１〜ＭＱ
１４がそれぞれ、許容幅ΔＶによってオフセット電圧を
持ち、同時にＯＮとなることがないので、貫通電流が発
生する恐れもない。

【００１９】その結果、図１４に示す電源回路３７の構
成を採用することで、低消費電力で、かつ、その出力電
圧も安定な表示装置の電源回路を得ることができる。

【００２０】

【発明が解決しようとする課題】しかしながら、上記公
報に記載されている図１４の電源回路３７の構成であっ
ても、さらなる低消費電力化のために、２つの分圧抵抗
回路を形成する抵抗Ｒ１０１〜Ｒ１０３及び抵抗Ｒ１０
４〜Ｒ１０８を高抵抗とした場合、分圧電圧−Ｖ２，−
Ｖ３の出力電圧の電圧値が目標値に安定するまでに時間
がかかるといった問題がある。

【００２１】つまり、上記の電源回路３７の構成では、
駆動用電源−Ｖ２，−Ｖ３の電圧となる分圧電圧−Ｖ
２，−Ｖ３を許容幅ΔＶ内に収めるまでの補正は、駆動
能力の大きいＭＯＳトランジスタＭＱ１１〜ＭＱ１４に
より急速に行うことができるが、分圧電圧−Ｖ２，−Ｖ
３が許容幅ΔＶ内に入った後、さらに目標電圧値へと収
束させるのは抵抗Ｒ１０１〜Ｒ１０３である。これら直
列に接続されている各抵抗間から出力される電圧値が目
標値である。したがって、これら抵抗Ｒ１０１〜Ｒ１０
３の抵抗値が高いと、目標電圧値への収束に時間がかか
る。

【００２２】大型の液晶パネルでは、画素の持つ負荷容
量及び電極線の持つ寄生容量が大きくなり、これらへの
充放電を急峻に行うために、電源回路には、駆動能力が
大きいことが要求される。また、高品位な画質を得るた
めに、電源回路には、駆動用電源の電圧変動が少なく、
かつ、変動に対して、急峻に応答することが要求され
る。そして、電源回路には、低消費電力であることも併
せて要求される。

【００２３】したがって、上記の電源回路３７では、低
消費電力であって、出力電圧が安定であっても、出力電
圧値を許容幅ΔＶ内の目標値に収束させるのに時間がか
かるため、今後、さらなる液晶表示画面の大型化や高品
位化には、表示品位の低下が発生し、対応できなくな
る。

【００２４】また、上記の電源回路３７の構成では、分
圧抵抗回路として、抵抗Ｒ１０１〜Ｒ１０３と抵抗Ｒ１
０４〜Ｒ１０８の２系統を備えているので、１系統の分
圧抵抗回路しか備えない構成に比べると、必然的に消費
電力が高くなる。

【００２５】さらに、上記の電源回路３７では、分圧比
を、出力段の抵抗Ｒ１０１〜Ｒ１０３で決定しているの
で、抵抗Ｒ１０１〜Ｒ１０３の抵抗値を変更するには、
分圧比を保持した状態で行うことが必要である。そのた
め、内部レジスタを利用したプログラマブルな抵抗値変
更を行う場合、回路規模が大きくなるという問題もあ
る。

【００２６】本発明は、上記課題に鑑みなされたもの
で、その目的は、今後、さらなる表示画面の大型化や高
品位化にも、表示品位を低下させることなく対応可能
な、低消費電力でありながら、変動を少なくして安定し
た出力電圧にて駆動用電源を供給できると共に、出力電
圧の変動においては急峻に定常状態値に回復可能であ
り、また、内部レジスタを利用したプログラマブルな抵
抗値変更に回路規模を大きくすることなく対応できる電
源装置、及びそれを備えた表示装置を提供することにあ
る。

【００２７】

【課題を解決するための手段】本発明の電源装置は、上
記課題を解決するために、入力された電圧から中間電圧
を発生させる抵抗分圧回路であって、中間電圧として、
出力段から出力される出力電圧の目標電圧値が設定され
た目標電圧と該出力電圧の変動許容幅となる上限値或い
は下限値の何れか一方が設定された基準電圧とを発生さ
せる抵抗分圧回路と、出力段から出力される出力電圧の
電圧値を上記目標電圧の電圧値と上記基準電圧の電圧値
と比較し、出力電圧の電圧値が目標電圧の電圧値と基準
電圧の電圧値との間に収まるように制御する電圧比較回
路と、出力段に設けられ、上記電圧比較回路の出力にて
制御される電流供給手段及び電流引き込み手段であっ
て、上記出力電圧の電圧値が上記目標電圧の電圧値或い
は上記基準電圧の電圧値を超えた場合に、出力電圧の電
圧値を目標電圧の電圧値と基準電圧の電圧値との間に戻
す方向の何れか一方のみが動作する電流供給手段及び電
流引き込み手段と、上記電流供給手段或いは電流引き込
み手段を動作させて、上記出力電圧の電圧値を上記目標
電圧の電圧値或いはその近傍値に引き寄せて定常させる
電圧定常手段とを備えていることを特徴としている。

【００２８】上記の構成では、電圧比較回路にて、出力
段から出力される出力電圧の電圧値が上記目標電圧の電
圧値と上記基準電圧の電圧値と比較され、出力電圧の電
圧値が目標電圧の電圧値と基準電圧の電圧値との間に収
まるように制御される。もし、出力電圧の電圧値が大き
く変動し、目標電圧の電圧値或いは基準電圧の電圧値を
超えてしまうと、電圧比較回路の出力にて制御される、
出力段に設けられた電流供給手段或いは電流引き込み手
段の何れか、出力電圧の電圧値を目標電圧の電圧値と基
準電圧の電圧値との間に戻す方向のものが動作して、逸
脱した出力電圧の電圧値を急峻に目標電圧の電圧値と基
準電圧の電圧値との間に戻す。

【００２９】したがって、出力電圧の電圧値は、目標電
圧の電圧値と基準電圧の電圧値との間を大きく逸脱する
ことなく推移することとなる。但し、ここまでの構成で
は、出力電圧の電圧値は、目標電圧の電圧値と基準電圧
の電圧値との間の一定値には収束し難く、変動し易いも
のとなる。なお、その理由等の詳細は、発明の実施の形
態の説明において後述する。

【００３０】本発明の電源装置では、出力電圧の電圧値
のこの変動を無くするために、電圧定常手段が設けられ
ている。電圧定常手段は、上記電流供給手段或いは電流
引き込み手段を動作させて、電流を供給するか或いは引
き込むことで、出力段から出力される出力電圧の電圧値
を目標電圧の電圧値或いはその近傍値に引き寄せて定常
させる。これにより、出力電圧の電圧値は、目標電圧の
電圧値と基準電圧の電圧値との間を変動することなく、
目標電圧の電圧値或いはその近傍値に強制的に引き寄せ
られ、定常させられ、安定化する。

【００３１】このように、本発明の電源装置の構成によ
り、出力電圧の電圧値は、目標電圧の電圧値或いは基準
電圧の電圧値を超えるような変動には、出力段に設けら
れた電流供給手段或いは電流引き込み手段の何れかの動
作にて、急峻に目標電圧の電圧値と基準電圧の電圧値と
の間に戻されると共に、目標電圧の電圧値と基準電圧の
電圧値との間では、電圧定常手段による電流供給手段或
いは電流引き込み手段の動作制御で、目標電圧の電圧値
或いはその近傍値に強制的に引き寄せられて定常するの
で、目標電圧の電圧値と基準電圧の電圧値との間で変動
することもなく、目標電圧の電圧値或いはその近傍値に
て安定したものとなる。

【００３２】これにより、低消費電力でありながら、変
動を少なくして安定した出力電圧にて駆動用電源を供給
できると共に、出力電圧の変動においては急峻に定常状
態値に回復できる、今後、さらなる液晶表示画面の大型
化や高品位化にも、表示品位を低下させることなく対応
可能な電源装置となる。

【００３３】また、上記の構成では、出力段のブリーダ
抵抗を設けることなく、出力電圧の電圧変動を抑えて安
定化できるので、さらなる低消費電力化が可能であると
共に、分圧比を出力段のブリーダ抵抗で決定する構成で
はないので、内部レジスタを利用したプログラマブルな
抵抗値変更を行っても、回路規模が大きくなるようなこ
とがない。

【００３４】そして、上記した本発明の電源装置におい
ては、上記変動許容幅は、上記出力電圧の電圧値が変動
し難い側に設定されていることが好ましい。

【００３５】つまり、出力電圧の変動許容幅として上限
値或いは下限値の何れか一方が設定されるが、出力電圧
の電圧値は、前述したように、電圧定常手段にて、強制
的に目標電圧の電圧値或いはその近傍値に引き寄せられ
るので、変動し易い側をこの定常側とする、逆に言え
ば、出力値が変動し難い側に変動許容幅を持たせること
で、より電圧変動に強い構成とできる。

【００３６】また、上記した本発明の電源装置において
は、予め定めた第１の期間では、上記出力電圧の電圧値
を上記目標電圧の電圧値或いはその近傍値にまで引き寄
せさせる一方、それ以外の第２の期間では、出力電圧の
電圧値の引き寄せを停止するように、上記電圧定常手段
を制御するタイミング設定手段をさらに備えた構成とす
ることもできる。

【００３７】強制的な引き寄せで出力電圧の電圧値を安
定化させないといけないような大きな変動は、電源回路
に接続される表示装置における画素及び電極の容量への
充放電による電圧変動であり、これは、水平同期信号に
より出力が切り替わった最初の段階が起りやすく、ま
た、大きくなることがわっている。

【００３８】そこで、上記のように、タイミング設定手
段にて、例えば水平同期期間の当初を第１の期間とし
て、充放電により電圧が変動し易い期間は、出力電圧の
電圧値を目標電圧の電圧値或いはその近傍値にまで引き
寄せさせて、駆動能力を上げると共に、小さな変動にお
いても高速に応答できるようにする一方、水平同期期間
の始め以外を第２の期間として、充放電が終わり、電源
レベルを維持するだけの期間では、出力電圧の電圧値の
引き寄せを停止するように電圧定常手段を制御して、電
力消費の大きい電流供給手段及び電流引き込み手段をオ
ンし難くすることで、消費電力をさらに抑えることがで
きる。

【００３９】また、その場合、上記タイミング設定手段
を、上記第２の期間においては、上記電圧定常手段を電
源装置本体より切り離す構成とすることもできる。

【００４０】電圧定常手段を電源装置より切り離すこと
で、第２の期間においては、出力電圧の電圧値は目標電
圧の電圧値側へは一切引き寄せられない。この場合、雑
音による出力電圧の電圧値の変動が起こるが、通常、出
力段には平滑コンデンサが付加されるので、第１の期間
と第２の期間の周期が短い限り、何ら影響ない。したが
って、上記の構成により、非常に簡単な構成で、消費電
力のさらなる低減化が図れる。

【００４１】また、上記した本発明の電源装置において
は、上記電圧定常手段は、上記電流供給手段及び電流引
き込み手段の出力を、出力段における別の電位の出力に
抵抗を介して接続してなる構成とすることが好ましい。

【００４２】これにより、上記した作用をなす電圧定常
手段を容易に実現でき、かつ、第１の期間と第２の期間
とで、出力電圧の電圧値の引き寄せ幅を切り替える、或
いは、電源装置本体より切り離すといった構成を容易に
実現できる。

【００４３】そして、その場合、上記電圧定常手段の抵
抗を、外部からの制御信号により変更可能な複数の抵抗
値を有した構成とすることが好ましい。

【００４４】電圧定常手段を、上記のように抵抗で構成
した場合、抵抗の値により出力電圧の電圧値の引き寄せ
幅が変化する。抵抗値を小さくすると、目標電圧の電圧
値への引き寄せ幅が小さくなるように設定されること
で、出力電圧の電圧値の変動が少なくなり、かつ、応答
が速くなるが、反対に抵抗値を大きくすると、目標電圧
の電圧値への引き寄せ幅が大きくなるように設定され、
目標電圧の電圧値と基準電圧の電圧値との間の電圧変動
が大きくなると共に、これへの応答の悪さが起きてしま
う。

【００４５】電流供給手段及び電流引き込み手段を動作
させて、出力電圧の電圧値を目標電圧の電圧値或いはそ
の近傍値にまで引き寄せ定常させようとした場合、抵抗
値を電流供給手段及び電流引き込み手段がオンする、も
しくはオンする直前の状態になるように設定することが
必要となる。

【００４６】このため、当該電源回路に接続される表示
パネルの特性や使用状況を考慮して、本電源回路製造後
に電圧定常手段を構成する上記抵抗の抵抗値を決められ
るようにすることで、表示パネルの応答特性の良し悪し
や、あるいは高品位表示が必要な場合、あるいは、大画
面で表示ムラが識別されやすい場合等に応じて、消費電
流との兼ね合いで出力電圧の電圧値の引き寄せ幅を設定
でき、電源装置としての汎用性が向上する。

【００４７】このような本発明の電源回路は、表示パネ
ルの駆動用電源を供給するものに特に適しており、本発
明の電源回路が搭載される表示装置としては、液晶パネ
ルを備えた液晶表示装置、その他、エレクトロルミネッ
センス（ＥＬＰ）を備えたＥＬ表示装置や、プラズマデ
ィスプレイパネル（ＰＤＰ）を備えたＰＤ表示装置、液
晶パネルとプラズマディスプレイパネルを合体させたプ
ラズマアドレスド液晶パネル（ＰＡＬＣ）を備えた表示
装置等がある。また、特に、低消費電力であることか
ら、携帯端末に備えられる携帯用表示装置に適してい
る。

【００４８】本発明の表示装置は、上記課題を解決する
ために、表示パネルと、該表示パネルを駆動する駆動装
置と、該駆動装置に表示パネルを駆動するための駆動用
電源を供給する電源装置とを備えた表示装置において、
上記電源装置として、上記した本発明の電源装置を備え
たことを特徴としている。

【００４９】上記したように、本発明の電源装置は、低
消費電力でありながら、変動を少なくして安定した出力
電圧にて駆動用電源を供給できると共に、出力電圧の変
動においては急峻に定常状態値に回復可能であり、ま
た、内部レジスタを利用したプログラマブルな抵抗値変
更に回路規模を大きくすることなく対応できるものであ
る。

【００５０】したがって、このような電源装置を備える
ことで、大表示画面で、表示品位も高く、かつ、低消費
電力の表示装置を実現できる。

【００５１】

【発明の実施の形態】（実施の形態１）本発明の実施の
一形態について図１〜図４に基づいて説明すれば、以下
の通りである。

【００５２】まず、図２を用いて、本実施の形態に係る
電源回路（電源装置）５が搭載される液晶表示装置（表
示装置）の一般的な構成について説明する。なお、液晶
表示装置において用いられる液晶駆動方式の代表的なも
のとしては、ＴＦＴを用いた駆動方式や、ＳＴＮ液晶を
用いたマトリクス駆動方式等があるが、ここでは、マト
リクス駆動方式の事例を挙げて説明する。

【００５３】図２に示すように、液晶表示装置は、主
に、液晶パネル１、コモン側駆動回路（以下、コモンド
ライバ）２、セグメント側駆動回路（以下、セグメント
ドライバ）３、コントローラ４、及び電源回路（電源装
置）５より構成されている。

【００５４】液晶パネル１は、液晶層を挟持して対向配
置された一対のガラス基板を有しており、一方のガラス
基板の液晶層側にセグメント電極Ｘ１〜Ｘｍが形成され
ると共に、他方のガラス基板の同じく液晶層側に、コモ
ン電極Ｙ１〜Ｙｎが上記セグメント電極Ｘ１〜Ｘｍと直
交する形で形成されている。

【００５５】セグメントドライバ３は、この液晶パネル
１のセグメント電極Ｘ１〜Ｘｍを駆動するもので、セグ
メント電極側に備えられている。また、コモンドライバ
２は、この液晶パネル１のコモン電極Ｙ１〜Ｙｎを駆動
するもので、コモン電極側に備えられている。

【００５６】電源回路５は、この液晶パネル１の各電極
への印加電圧を発生させるものであって、駆動用電源Ｖ
０〜Ｖ５を有しており、その内、駆動用電源Ｖ０，Ｖ
２，Ｖ３，Ｖ５は、セグメントドライバ３を介して制御
されて液晶パネル１のセグメント電極Ｘ１〜Ｘｍに印加
される一方、駆動用電源Ｖ０，Ｖ１，Ｖ４，Ｖ５は、コ
モンドライバ２を介して制御されて液晶パネル１のコモ
ン電極Ｙ１〜Ｙｎに印加される。セグメント電極Ｘ１〜
Ｘｍ及びコモン電極Ｙ１〜Ｙｎに上記電圧が印加される
ことで、液晶パネル１はパルス幅変調方式による階調表
示を行う。

【００５７】パルス幅変調方式による階調表示では、１
水平同期期間（水平同期信号と水平同期信号との間の期
間）Ｈｉ内にｍ個のデジタル表示データがセグメントド
ライバ３内を転送され、水平同期信号によりラッチがか
けられ、次の水平同期期間Ｈｉ＋１の間、表示データは
固定して出力される。そして、さらに次の水平同期期間
Ｈｉ＋２では新たな表示データに変わりラッチされる。
ラッチされた表示データは、セグメントドライバ３内の
階調デコーダ（図示せず）に入力され、表示データに応
じた階調表示パルス幅が選択され、各出力端子から液晶
パネル１のセグメント電極Ｘ１〜Ｘｍの各々に出力され
る。水平同期期間Ｈi 〜Ｈｎに、順次表示データに応じ
た階調表示パルスを出力して画面の１フレームが構成さ
れる。

【００５８】図３に、液晶パネル１のある画素（Ｘｊ，
Ｙｉ）に印加される駆動電圧例を示す。画素Ｘｊに対応
するセグメントドライバ３内の階調デコーダで、デジタ
ル表示データに応じた幅の階調表示パルスが、複数の階
調表示パルス（例えば、１６階調の場合、Ｔ０〜Ｔ１
５）の中から選択され、出力される（階調デコーダ出力
ｊ）。そして、選択された階調表示パルスのパルス幅に
相当して駆動用電源Ｖ０の電圧値（あるいは、交流化信
号により反転した別のフレームでは、駆動用電源Ｖ５の
電圧）が、一方、選択された階調表示パルスのパルス幅
以外では、駆動用電源Ｖ２の電圧（あるいは、交流化信
号により反転した別のフレームでは、駆動用電源Ｖ３の
電圧）が、セグメントドライバ３の端子から液晶パネル
１の電極Ｘｊに出力される。

【００５９】一方、コモンドライバ２からは、コモン電
極Ｙｉに、走査時には駆動用電源Ｖ５の電圧（あるい
は、交流化信号により反転した別のフレームでは、駆動
用電源Ｖ０の電圧）が、また、非走査時には駆動用電源
Ｖ１の電圧（あるいは、交流化信号により反転した別の
フレームでは、駆動用電源Ｖ４の電圧）が出力される。

【００６０】これにより、液晶パネル１の画素（Ｘｊ，
Ｙｉ）には、上記印加電圧が加算された形で印加される
ことで、画素での実効電圧が変わり、階調表示パルス幅
に応じた階調表示がなされる。

【００６１】コントローラ４は、これらセグメントドラ
イバ３、コモンドライバ２、及び電源回路５を制御する
ためのもので、外部よりデジタル表示データや、垂直同
期信号、水平同期信号等の表示に必要な制御信号６を受
けとり、タイミングを調整した上、セグメントドライバ
３にはデジタル表示データ、転送クロック、データラッ
チ信号、水平同期信号、交流化信号等を制御信号７とし
て、一方、コモンドライバ２には水平同期信号、垂直同
期信号、交流化信号等の制御信号８を出力する。また、
コントローラ４は、電源回路５に対しても、不使用時に
は電源をカットして低消費電力化を図るためのカット信
号等の制御信号９を出力する。

【００６２】次に、上記電源回路５について説明する前
に、本願発明者らが、前述の図１４に示した従来の電源
回路３７の有する問題点を解決するものとして始めに提
案した、本発明の前提となる電源回路について説明す
る。

【００６３】なお、電源回路５は、前述したように、セ
グメントドライバ３とコモンドライバ２のそれぞれに電
圧を供給するものであるが、セグメントドライバ３に供
給する電圧の発生回路も、コモンドライバ２に供給する
電圧の発生回路も基本的には同じ構成であるので、以下
においては、説明を簡単にするために、セグメントドラ
イバ３に供給する電圧の発生回路を例に説明する。

【００６４】図４に、本発明の前提となる電源回路５’
を示す。

【００６５】この電源回路５’は、前述した図１４の電
源回路３７に備えられていた抵抗Ｒ１０１〜Ｒ１０３及
び抵抗Ｒ１０４〜Ｒ１０８の２系統の抵抗分圧回路のう
ち、出力段の抵抗Ｒ１０１〜Ｒ１０３の系統を無くした
ものである。

【００６６】これによれば、出力段の抵抗Ｒ１０１〜Ｒ
１０３を無くすることで、抵抗Ｒ１０１〜Ｒ１０３を流
れる消費電流分、さらなる低消費電力化が可能であると
共に、分圧比を出力段の抵抗Ｒ１０１〜Ｒ１０３で決定
する構成ではないので、内部レジスタを利用したプログ
ラマブルな抵抗値変更を行っても、回路規模が大きくな
るようなことがない。

【００６７】ところが、この電源回路５’の場合、出力
電圧を目標電圧値へと収束させるための抵抗Ｒ１０１〜
Ｒ１０３を除いたため、出力電圧の電圧値が許容幅ΔＶ
内に入った後、コンパレータＣＭＰ１〜ＣＭＰ４のみの
作動になると、ΔＶ内で変動するだけで、このままでは
駆動用電源−Ｖ２，−Ｖ３としての目標電圧値には収束
しない。したがって、図４の回路構成では、平滑コンデ
ンサを設けることで目標電圧値に収束させている。

【００６８】また、この電源回路５’の場合、許容幅Δ
Ｖを超える電圧変動を補正する動作は、電源回路３７と
同じであるが、駆動用電源−Ｖ２，−Ｖ３となる出力電
圧の電圧値は、出力段で出力電圧の電圧値を決定してい
たブリーダ抵抗Ｒ１０１〜Ｒ１０３が無くなったため、
許容幅ΔＶ内では安定せず、許容幅ΔＶ内での電圧変動
が避けられないといった問題がある。

【００６９】詳細に説明すると、駆動用電源−Ｖ２とな
る出力電圧は、基準電圧−ＶＨ２と基準電圧−ＶＬ２の
間の中間値（コンパレータＣＭＰ１とコンパレータＣＭ
Ｐ２の特性が同じであれば、−ＶＬ２＋（△Ｖ／２）で
は安定せず、ノード１やノード２、もしくは出力電圧に
雑音が乗った場合、これにコンパレータＣＭＰ１・ＣＭ
Ｐ２が応答するため、基準電圧−ＶＨ２の電圧値か基準
電圧−ＶＬ２の電圧値を不安定に上下することになる。
そのため、駆動用電源−Ｖ２となる出力電圧は、一定電
圧値ではなく、−Ｖ２±（△Ｖ／２）で振れている電圧
値を取ることになる。

【００７０】なお、抵抗Ｒ１０５・Ｒ１０７を小さくす
ることで、許容幅ΔＶを小さく抑えることができるの
で、−Ｖ２±（△Ｖ／２）で振れていても、ある程度の
変動電圧が許容できる液晶パネルでは使用可能である。
しかしながら、前述したように、高品位な画質を得るた
めに、電源回路には、駆動電圧の変動が少ないことも要
求されるため、今後、さらなる液晶表示画面の高品位化
には対応できない。

【００７１】また、出力電圧の振れの原因となるコンパ
レータＣＭＰ１・ＣＭＰ２の入力段への雑音に強くする
ためには、許容幅△Ｖを大きくとらねばならないが、許
容幅△Ｖを大きくとると、コンパレータＣＭＰ１・ＣＭ
Ｐ２のみが作動し、許容幅ΔＶ内で変動し続けるため、
あまり許容幅ΔＶを大きくすると、平滑コンデンサＣ２
・Ｃ３で変動を吸収できなくなってしまい、やはり、今
後、さらなる液晶表示画面の大型化や高品位化には対応
できないこととなる。

【００７２】なお、ここでは、駆動用電源−Ｖ２となる
出力電圧について述べたが、同じ構成をとる駆動用電源
−Ｖ３の出力電圧でも同様のことが起こる。

【００７３】本実施の形態に係る電源回路５は、この電
源回路５’を前提とし、これにおいて、許容幅△Ｖ内で
の変動を大幅に低減させ、駆動用電源の電圧を安定して
供給するものである。

【００７４】図１に、本実施の形態に係る電源回路５の
構成を示す。

【００７５】本電源回路５における電源電圧の変動に対
する補正の動作は、前提となる電源回路５’と同様、前
述した図１４の電源回路３７と基本的には同じである。
但し、前述した電源回路３７及び電源回路５’では、負
電圧の回路構成となっていたが、ここでは、正電圧の回
路構成として説明する。

【００７６】本電源回路５の特徴的構成は、駆動用電源
Ｖ２、Ｖ３となる出力電圧Ｖ２’，Ｖ３’の出力端子Ｔ
２と出力端子Ｔ３との間に、抵抗値が後述するように設
定された、電圧定常手段としての機能を有する抵抗Ｒａ
が挿入されていることにある。これにより、抵抗分圧回
路を構成する各抵抗Ｒ４〜Ｒ８の抵抗比を、電源回路５
より出力される各駆動用電源Ｖ０，Ｖ２，Ｖ３，Ｖ５の
電圧値が所定の値になるように設定することで、低消費
電力であって、出力電圧に電圧値変動もなく、かつ電圧
値変動に対しては急峻に回復することが可能となる。

【００７７】図１において、Ｅは電源、ＤＮは電源ノー
ド、ＳＮは接地ノードである。直列に接続されたブリー
ダ抵抗（以下、単に抵抗と称する）Ｒ４〜Ｒ８は、電源
Ｅの電圧Ｖ５を分割して、出力段から駆動用電源Ｖ２，
Ｖ３として出力される出力電圧Ｖ２’，Ｖ３’の目標電
圧値を設定する中間電圧（目標電圧）Ｖ２，Ｖ３と、出
力電圧Ｖ２’，Ｖ３’の変動許容幅ΔＶを設定する中間
電圧ＶＬ２，ＶＨ３とを生成する抵抗分圧回路である。
中間電圧ＶＬ２，ＶＨ３は、以下、基準電圧ＶＬ２，Ｖ
Ｈ３と称する。

【００７８】分圧比は次式で表される。

【００７９】

【数１】

【００８０】直列に接続された抵抗Ｒ４〜Ｒ８で分圧さ
れた中間電圧Ｖ２から、抵抗Ｒ５による電圧降下した基
準電圧ＶＬ２が、ノード１では設定される。この基準電
圧ＶＬ２の電圧値が、駆動用電源Ｖ２として出力端子Ｔ
２より出力される出力電圧Ｖ２’の許容される電圧変動
の下限値（基準電圧）である。

【００８１】一方、直列に接続された抵抗Ｒ４〜Ｒ８で
分圧された中間電圧Ｖ３から、抵抗Ｒ７による電圧降下
分を嵩上げした基準電圧ＶＨ３が、ノード４では設定さ
れる。この基準電圧ＶＨ３の電圧値が、駆動用電源Ｖ３
として出力端子Ｔ３より出力される出力電圧Ｖ３’の許
容される電圧変動の上限値となる。

【００８２】そして、コンパレータ（電圧比較回路）Ｃ
ＭＰ１とコンパレータＣＭＰ２の非反転入力端子が接続
され、さらにｐＭＯＳトランジスタ（電流供給手段）Ｍ
Ｑ２のドレインとｎＭＯＳトランジスタ（電流引き込み
手段）ＭＱ１のドレインとも接続され、出力端子Ｔ２と
なる。

【００８３】ｐＭＯＳトランジスタＭＱ２のソースは、
電源Ｅ（電圧はＶ５）からのノードＤＮと接続され、ｎ
ＭＯＳトランジスタＭＱ１のソースは、接地電位のノー
ドＳＮと接続されている。コンパレータＣＭＰ１の出力
段はｐＭＯＳトランジスタＭＱ２のゲートと接続され、
一方、コンパレータＣＭＰ２の出力段はｎＭＯＳトラン
ジスタＭＱ１のゲートと接続されている。

【００８４】抵抗Ｒ５と抵抗Ｒ４との接続点であるノー
ド１は、コンパレータＣＭＰ１の反転入力端子と接続さ
れ、一方、抵抗Ｒ４の別の端子は接地電位であるノード
ＳＮに接続されている。抵抗Ｒ５の別の端子と抵抗Ｒ６
との接続点であるノード２は、コンパレータＣＭＰ２の
反転入力端子に接続されている。

【００８５】また、コンパレータＣＭＰ３とコンパレー
タＣＭＰ４との非反転入力端子が接続され、さらにｐＭ
ＯＳトランジスタ（電流供給手段）ＭＱ４のドレインと
ｎＭＯＳトランジスタ（電流引き込み手段）ＭＱ３のド
レインとも接続され、出力端子Ｔ３となる。

【００８６】ｐＭＯＳトランジスタＭＱ４のソースは、
電源ＥからのノードＤＮと接続され、ｎＭＯＳトランジ
スタＭＱ３のソースは接地電位のノードＳＮと接続され
ている。コンパレータＣＭＰ３の出力段は、ｐＭＯＳト
ランジスタＭＱ４のゲートと接続され、一方、コンパレ
ータＣＭＰ４の出力段は、ｎＭＯＳトランジスタＭＱ３
のゲートと接続されている。

【００８７】抵抗Ｒ８と抵抗Ｒ７の接続点であるノード
４は、コンパレータＣＭＰ４の反転入力端子と接続さ
れ、一方、抵抗Ｒ８の別の端子は電源電位Ｅであるノー
ドＤＮに接続されている。抵抗Ｒ７の別の端子と抵抗Ｒ
６との接続点であるノード３は、コンパレータＣＭＰ３
の反転入力端子に接続されている。

【００８８】また、各出力端子Ｔ０・Ｔ２・Ｔ３・Ｔ５
と接地電位との間には、平滑コンデンサＣ１〜Ｃ４が配
置されている。

【００８９】そして、本電源回路５の特徴である抵抗Ｒ
ａが、出力電圧Ｖ３’，Ｖ４’を出力する前述の出力端
子Ｔ２と出力端子Ｔ３との間に挿入された構成となって
いる。

【００９０】このような構成を有する本電源回路５にお
いて、出力端子Ｔ２の電圧が液晶パネル１の画素を駆動
するに当たり、画素及び電極の容量を充放電するため
に、本来の電圧値から、例えば、接地電位側に電圧値が
変動し下限値であるノード１に設定されている基準電圧
ＶＬ２の電圧値を下回ると、コンパレータＣＭＰ１によ
りｐＭＯＳトランジスタＭＱ２がオンする。ｐＭＯＳト
ランジスタＭＱ２がオンすると、駆動能力のあるｐＭＯ
ＳトランジスタＭＱ２を介して電源Ｅから電流が供給さ
れることで、出力端子Ｔ２の電位は急峻に本来の電圧値
に回復する。

【００９１】逆に、出力端子Ｔ２の電圧が、ノード２に
設定されている中間電圧Ｖ２の電圧値を超えると、コン
パレータＣＭＰ２によりｎＭＯＳトランジスタＭＱ１が
オンする。ｎＭＯＳトランジスタＭＱ１がオンすると、
駆動能力のあるｎＭＯＳトランジスタＭＱ１を介して電
流が引き込まれることで、出力端子Ｔ２の電位は急峻に
本来の電圧値に回復する。

【００９２】出力端子Ｔ３でのコンパレータＣＭＰ３及
びコンパレータＣＭＰ４、ｐＭＯＳトランジスタＭＱ４
及びｎＭＯＳトランジスタＭＱ３の動作も同じである。

【００９３】つまり、出力端子Ｔ３の電圧が本来の電圧
値から、例えば、接地電位側に変動し、ノード３に設定
されている中間電圧Ｖ３の電圧値を下回ると、コンパレ
ータＣＭＰ３によりｐＭＯＳトランジスタＭＱ４がオン
する。ｐＭＯＳトランジスタＭＱ４がオンすると、駆動
能力のあるｐＭＯＳトランジスタＭＱ４を介して電源Ｅ
から電流が供給されることで、出力端子Ｔ３の電位は急
峻に本来の電圧値に回復する。

【００９４】逆に、出力端子Ｔ３の電圧が、ノード４に
設定されている基準電圧ＶＨ３の電圧値を超えると、コ
ンパレータＣＭＰ４によりｎＭＯＳトランジスタＭＱ３
がオンする。ｎＭＯＳトランジスタＭＱ３がオンする
と、駆動能力のあるｎＭＯＳトランジスタＭＱ３を介し
て電流が引き込まれることで、出力端子Ｔ３の電位は急
峻に本来の電圧値に回復する。

【００９５】ここで、抵抗Ｒａが出力端子Ｔ２とＴ３の
間に挿入されていない場合、出力端子Ｔ２の電圧値と出
力端子Ｔ３の電圧値とはそれぞれ、電圧変動の許容幅Δ
Ｖで安定しなくなるが、本電源回路５では、抵抗Ｒａが
出力端子Ｔ２とＴ３の間に挿入されているので、出力端
子Ｔ３から抵抗Ｒａを介して出力端子Ｔ２に電流が流れ
るため、出力端子Ｔ２の電圧は上昇し、出力端子Ｔ３の
電圧値側に変動する一方、出力端子Ｔ３の電圧は下降
し、出力端子Ｔ２の電圧値側に変動するようになる。

【００９６】このような回路構成において、上記抵抗Ｒ
ａの値を小さくしていくと、出力端子Ｔ２から出力され
る出力電圧Ｖ２’の電圧値は上昇し、ノード２に設定さ
れている中間電圧Ｖ２の電圧値を超えると、ｎＭＯＳト
ランジスタＭＱ１がオンし、出力電圧Ｖ２’の電圧値を
ノード２の電圧値に戻そうとする一方、出力端子Ｔ３で
は、出力電圧Ｖ３’は下降し、ノード３に設定されてい
る中間電圧Ｖ３の電圧値を下回ると、ｐＭＯＳトランジ
スタＭＱ４がオンし、出力電圧Ｖ３’の電圧値をノード
３の電圧値に戻そうとすることになる。

【００９７】したがって、上記抵抗Ｒａの値が、ｎＭＯ
ＳトランジスタＭＱ１及びｐＭＯＳトランジスタＭＱ４
がオンする、もしくはオンする直前の状態になるように
設定されていることで、出力電圧Ｖ２’はノード２に設
定されている中間電圧Ｖ２の電圧値（もしくはほぼその
電圧値）を、出力電圧Ｖ３’はノード３に設定されてい
る中間電圧Ｖ３の電圧値（もしくはほぼその電圧値）
を、変動することなく一定の電圧値で出力する（もしく
は極微小な変動で出力する）ことになる。

【００９８】これにより、ノード１〜４及び出力端子Ｔ
２・Ｔ３に雑音が乗っても、先述のような許容幅ΔＶ内
で振れることはなく、一定（もしくはほぼ一定）の電圧
値を出力できる。

【００９９】また、出力電圧Ｖ２’が下降した場合に、
電圧変動の下限値である基準電圧ＶＬ２の電圧値を下回
ると、ｐＭＯＳトランジスタＭＱ２がオンする動作、及
び出力電圧Ｖ３’が上昇した場合に、電圧変動の上限値
である基準電圧ＶＨ３の電圧値を上回ると、ｎＭＯＳト
ランジスタＭＱ３がオンする動作は、従来技術の図１４
の電源回路３７における動作と同じである。

【０１００】そして、液晶パネル１の画素及び電極の容
量の充放電を考えると、上記電源回路５の構成の有意性
がより明らかになる。

【０１０１】即ち、液晶パネル１の電極への印加電圧を
前述の図３で見ると、（Ｖ５−Ｖ２）レベル、（Ｖ０−
Ｖ３）レベルのように電圧差の大きい部分で、液晶パネ
ル１の画素及び電極の容量の充放電が行われると、駆動
用電源Ｖ２となる出力電圧Ｖ２’はＶ５の影響で電圧値
は引き上げられる方向に、一方、駆動用電源Ｖ３となる
出力電圧Ｖ３’はＶ０の影響により電圧値は引き下げら
れる方向になる。

【０１０２】上記説明したような液晶パネル１の画素及
電極に容量への充放電による印加電圧の変動傾向を考慮
して、上記の電源回路５の構成では、中間電圧Ｖ 2，Ｖ
３の電圧値を、駆動用電源Ｖ 2，Ｖ３の目標電圧値（印
加電圧値）に設定している。

【０１０３】これにより、出力電圧Ｖ２’，Ｖ３の電圧
値が、先述の充放電により変動（変動し易い側）して
も、即対応して駆動能力のあるＭＯＳトランジスタＭＱ
１・ＭＱ４がオンすることで急峻、かつ短時間で所定の
電圧を回復することができる。また、別の一方の中間電
圧値（変動し難い側）で許容幅ΔＶを設定することで、
出力電圧の電圧値の変動を適切に設定することになる。

【０１０４】したがって、本電源回路５の構成を採用
し、液晶パネル１へ印加する駆動用電源Ｖ０、Ｖ２、Ｖ
３、Ｖ５が所定の値になるように抵抗Ｒ４〜Ｒ８の抵抗
比を設定することと、先に説明したように抵抗Ｒａの抵
抗値を設定することで、低消費電力型で電圧値変動のな
い、かつ電圧値変動に対しては急峻に回復する電源回路
を提供することができる。

【０１０５】（実施の形態２）本発明の実施のその他の
形態について図５〜図７に基づいて説明すれば、以下の
通りである。なお、説明の便宜上、実施の形態１の図面
に示した構成要素と同一の機能を有する構成要素につい
ては、同一の符号を付し、その説明を省略する。

【０１０６】本実施の形態に係る電源回路（電源装置）
が搭載される液晶表示装置（表示装置）のブロック図、
及び液晶パネル１の各電極への駆動電圧は、前述の図
２、図３と同じである。

【０１０７】図５に、本実施の形態に係る電源回路５Ａ
の構成を示す。

【０１０８】実施の形態１の電源回路５（図１参照）で
は、抵抗Ｒａは固定抵抗であり、抵抗Ｒａの抵抗値は、
回路設計時に、ｎＭＯＳトランジスタＭＱ１及びｐＭＯ
ＳトランジスタＭＱ４がオンする、もしくはオンする直
前の状態になるように設定されていた。

【０１０９】抵抗Ｒａの抵抗値を小さくすると、目標電
圧値である中間電圧Ｖ２，Ｖ３の電圧値への引き寄せ幅
が小さくなるように設定されることで出力電圧Ｖ２’，
Ｖ３’の変動が小さくなり、かつ、応答が速くなるが、
反対に抵抗値を大きくすると、目標電圧値である中間電
圧Ｖ２，Ｖ３の電圧値への引き寄せ幅が大きくなるよう
に設定され、中間電圧Ｖ２，Ｖ３の電圧値と基準電圧Ｖ
Ｌ２，ＶＨ３の電圧値との間での電圧変動が大きくなる
と共に、これへの応答の悪さが起きてしまうことから、
液晶パネル１の特性や使用状況に応じた最適化が必要と
なる。

【０１１０】このため、液晶パネル１の特性や使用状況
を考慮して、ＬＳＩ製造後に抵抗Ｒａの値を決められる
ように、抵抗Ｒａを可変にして抵抗値設定回路１０１を
設けたものが本実施の形態の電源回路５Ａである。

【０１１１】例えば、液晶パネル１の応答特性の良し悪
しや、あるいは高品位表示が必要な場合、あるいは、大
画面で表示ムラが識別されやすい場合等に応じて、消費
電流との兼ね合いで、ＬＳＩ製造後に適切な抵抗Ｒａを
設定できると、電源回路ＬＳＩとして汎用性が向上す
る。

【０１１２】本電源回路５Ａでは、抵抗Ｒａを可変抵抗
Ｒａ’とし、この抵抗値の制御を外部コマンドを抵抗値
設定回路１０に入力することで行うものである。

【０１１３】図６に、抵抗値設定回路１０と可変抵抗Ｒ
ａ’の構成の一例を示す。ここでは、可変抵抗Ｒａ’の
値を、４種類可変できる例で説明する。可変抵抗Ｒａ’
は複数の直列に接続された抵抗Ｒ１０〜Ｒ１３、及びス
イッチＳＷ１〜ＳＷ３から成り、抵抗値設定回路１０は
バイアスレジスタ１１とマルチプレクサ１２とから構成
されている。ここでは説明を簡単にするため、バイアス
レジスタ１１を２ビット構成として説明する。バイアス
レジスタ１１は、外部コマンドにより、データＤ１，Ｄ
２が書き込まれる。マルチプレクサ１２は、データＤ
１，Ｄ２の値により決まるＱ１〜Ｑ４を出力する。図７
に、マルチプレクサの真理値表を示す。

【０１１４】可変抵抗Ｒａ’を構成する抵抗Ｒ１０〜Ｒ
１３は、抵抗Ｒａを４分割した抵抗で、それぞれＲａ／
４の抵抗値をもつ。スイッチＳＷ１〜ＳＷ３は、マルチ
プレクサ１２の出力Ｑ２〜Ｑ４が１のとき導通状態とな
る。マルチプレクサ１２の出力Ｑ２，Ｑ３，Ｑ４により
スイッチＳＷ１〜ＳＷ３がオンされ、導通されることに
より、可変抵抗Ｒａ’の抵抗値が変化する。データＤ
１，Ｄ２と抵抗値の関係も図７に示す。マルチプレクサ
１２の出力Ｑ１は、スイッチＳＷ１〜ＳＷ３の何れにも
接続されていない。

【０１１５】なお、上記マルチプレクサ１２は、簡単な
論理回路で構成可能であり、また、スイッチＳＷ１〜Ｓ
Ｗ３は、ＭＯＳトランジスタやトランスミッションゲー
トで簡単に実現できる。

【０１１６】（実施の形態３）本発明の実施のその他の
形態について図８〜図１０に基づいて説明すれば、以下
の通りである。なお、説明の便宜上、実施の形態１，２
の図面に示した構成要素と同一の機能を有する構成要素
については、同一の符号を付し、その説明を省略する。

【０１１７】本実施の形態に係る電源回路（電源装置）
が搭載される液晶表示装置（表示装置）のブロック図、
及び液晶パネル１の各電極への駆動電圧は、前述の図
２、図３と同じである。

【０１１８】図８に、本実施の形態に係る電源回路５Ｂ
の構成を示す。

【０１１９】本電源回路５Ｂでは、可変抵抗Ｒａ''の抵
抗の制御を、抵抗値設定回路２０が、タイミングを見計
らって切り替えるものであり、タイミング設定手段を構
成するものである。

【０１２０】図９に、抵抗値設定回路２０と可変抵抗Ｒ
ａ''の構成の一例を示す。ここで、可変抵抗Ｒａ''は、
高抵抗値の抵抗Ｒ２０と、低抵抗値の抵抗Ｒ２１が並列
して配置され、低抵抗値の抵抗Ｒ２１にはスイッチ回路
ＳＷ４が接続された構成である。そして、抵抗値設定回
路２０は、上記スイッチ回路ＳＷ４の開閉のタイミング
を制御するためのバイアスレジスタ２１とカウンタ２２
とから構成されている。

【０１２１】前述の図２に示したように、本電源回路５
Ｂの駆動用電源Ｖ０，Ｖ２，Ｖ３，Ｖ５は、セグメント
ドライバ３に入力される。また、図３に示したように、
セグメントドライバ３から液晶パネル１のセグメント電
極Ｘ１〜Ｘｍに出力される液晶駆動電圧は、水平同期信
号により切り替わっている。したがって、画素及び電極
の容量への充放電による電圧変動は、水平同期信号によ
り出力が切り替わった最初の段階が起りやすく、また、
大きくなることがわかる。

【０１２２】そこで、本電源回路５Ｂでは、水平同期期
間Ｈｉの当初（第１の期間）に、スイッチ回路ＳＷ４を
オンし、低抵抗な抵抗Ｒ２１を抵抗Ｒ２０と並列接続す
ることにより、可変抵抗Ｒａ''の抵抗値を小さくし、駆
動用電源Ｖ２，Ｖ３の電圧安定化を図る。水平同期期間
Ｈｉの始め以外（第２の期間）では、スイッチ回路ＳＷ
４をオフし、可変抵抗Ｒａ''の抵抗値を大きくし、出力
電圧Ｖ２' ，Ｖ3 ' を、目標電圧値である中間電圧Ｖ
２，Ｖ３の電圧値にまで引き寄せられる幅を小さくし、
可変抵抗Ｒａ''を介してｐＭＯＳトランジスタＭＱ４か
らｎＭＯＳトランジスタＭＱ１へと流れる電流量を抑え
て、消費電力を少なくする。

【０１２３】カウンタ２２は、バイアスレジスタ２１に
書き込まれたデータを、カウント終了データとして設定
され、水平同期期間Ｈｉの開始を示す信号２３（例え
ば、水平同期信号）の入力を受け、クロックをカウント
する。

【０１２４】カウンタ２２は、カウントと同時にカウン
タ出力２４を“１”に立ち上げ、バイアスレジスタ２１
に書き込まれたデータまでカウントすると、カウンタ出
力２４を“０”に立ち下げ、カウントを終了すると共に
カウンタ内部をリセットする。カウンタ出力２４により
スイッチ回路ＳＷ４は制御され、カウンタ出力２４が
“１”の時、スイッチ回路ＳＷ４は導通し、逆に“０”
の時、スイッチ回路ＳＷ４は非導通となる。図１０に、
水平同期期間Ｈｉの開始を示す信号２３と、カウンタ出
力２４と、可変抵抗Ｒａ''の抵抗値との関係をタイムチ
ャートで示す。

【０１２５】このような構成により、本電源回路５Ｂで
は、水平同期信号が入力された初期は、可変抵抗Ｒａ''
は抵抗Ｒ２０と抵抗Ｒ２１とが並列接続された形となる
ため低抵抗値（抵抗Ｒａとしての機能）となり、その
後、水平同期信号が入力されて所定の時間が経過すると
可変抵抗Ｒａ''は高抵抗値の抵抗Ｒ２０のみとなるため
高抵抗値に変わる。

【０１２６】なお、上記バイアスレジスタ２１やカウン
タ２２、スイッチ回路ＳＷ４は既存の技術で容易に実現
できるものである。

【０１２７】これにより、画素及び電極の容量への充放
電を行う際は、可変抵抗Ｒａ''の値を低目に設定するこ
とで駆動能力や高速応答を重視し、充放電が終わり駆動
電圧レベルを維持するだけのタイミングでは低消費電力
を重視して、可変抵抗Ｒａ''を高目に設定することがで
きる。

【０１２８】（実施の形態４）本発明の実施のその他の
形態について図１１に基づいて説明すれば、以下の通り
である。なお、説明の便宜上、実施の形態１，２，３の
図面に示した構成要素と同一の機能を有する構成要素に
ついては、同一の符号を付し、その説明を省略する。

【０１２９】本実施の形態に係る電源回路（電源装置）
が搭載された液晶表示装置（表示装置）のブロック図、
及び液晶パネル１の各電極への駆動電圧は、前述の図
２、図３と同じである。

【０１３０】図１１に、本実施の形態に係る電源回路５
Ｃの構成を示す。

【０１３１】本電源回路５Ｃと、実施の形態３の電源回
路５Ｂとの違いは、可変抵抗Ｒａ''が、固定抵抗の抵抗
Ｒａと、この固定抵抗の抵抗Ｒａと直列に配置されたス
イッチ回路ＳＷ５とで構成されていることである。

【０１３２】ここで、タイミング設定手段としての機能
を有する抵抗値設定回路２０を構成するバイアスレジス
タ２１、カウンタ２２は、実施の形態３と同じ動作を行
う。

【０１３３】このような構成では、水平同期信号が入力
された初期（第１の期間）は、スイッチ回路ＳＷ５が導
通状態であるため、抵抗Ｒａが出力端子Ｔ２・Ｔ３間に
接続された形となり、駆動用電源Ｖ２，Ｖ３となる出力
電圧Ｖ２’，Ｖ３’が、液晶パネル１の画素及び電極の
容量の充放電のため変動しても、即対応して駆動能力の
あるトランジスタＭＱ１・ＭＱ４がオンすることで急
峻、かつ短時間で所定の電圧値を回復することができ
る。

【０１３４】そして、充放電が終わり駆動電圧レベルを
維持するだけの期間（第２の期間）では、スイッチ回路
ＳＷ５が非導通状態となるため、出力端子Ｔ２とＴ３間
は切り離されて、ｐＭＯＳトランジスタＭＱ４からｎＭ
ＯＳトランジスタＭＱ１に流れる電流はなくなり、低消
費電力となる。

【０１３５】このスイッチ回路ＳＷ５の非導通期間は、
液晶パネル１の駆動電圧は充放電がなく、駆動電圧を維
持するだけであるので、平滑コンデンサＣ２・Ｃ３での
保持電圧だけで充分である。

【０１３６】また、スイッチ回路ＳＷ５の非導通期間
は、抵抗Ｒａがないオープン状態となるため、先述のよ
うに雑音による出力電圧Ｖ２’，Ｖ３’の電圧変動が起
こるが、各出力端子Ｔ０・Ｔ２・Ｔ３・Ｔ５に平滑コン
デンサＣ１〜Ｃ４を付加しているため短時間では問題な
く、水平同期信号が順次入力され、抵抗Ｒａが断続的に
出力端子Ｔ２・Ｔ３間に接続される液晶表示装置では実
用上、問題はない。

【０１３７】なお、本発明は上述の実施の形態１〜４に
何ら限定されるものではなく、例えば、可変抵抗Ｒａ’
・Ｒａ''を形成する複数の直列抵抗や並列抵抗の数やそ
の値は適時変更しても良いし、スイッチ回路ＳＷ４・Ｓ
Ｗ５の挿入場所も適宜変更しても良い。

【０１３８】また、上述の実施の形態１〜４では、駆動
用電源Ｖ２，Ｖ３となる中間電圧Ｖ２，Ｖ３に対し、中
間電圧Ｖ２にはその下限値ＶＬ２を、中間電圧Ｖ３には
その上限値ＶＨ２を設定し、中間電圧Ｖ２は上限側、中
間電圧Ｖ３はその下限側を常に出力するように設定して
いたが、これは、前述したように、中間電圧Ｖ２は上限
側に変動し易く、中間電圧Ｖ３はその下限側に変動し易
いためであり、上限側、下限側の何れでも変動し易い方
にあわせて設定すればよい。

【０１３９】以上、説明した通り、これにより、１つの
電圧から中間電圧を発生させる手段と、その中間電圧の
上限或いは下限を規定する手段を有した分圧回路と、出
力段から出力された中間電圧値と分圧回路の中間電圧値
を比較し、出力段から出力された中間電圧値を上記上限
及び下限内におさえるよう制御する電圧比較回路と、出
力段にはさらに駆動能力の大きい電流供給用トランジス
タと電流を引き込むトランジスタを有し、出力段から出
力された中間電圧値が設定されている上記或いは下限を
超えたと電圧比較回路が検知した場合、出力された電圧
値を上記上限或いは下限内に回復する方向のトランジス
タのみが動作する出力段を備えた電源回路の、低消費電
力化と高速応答性に有効である。

【０１４０】また、１つの電圧から複数の中間電圧を生
成し、これら中間電圧を用いて、画素が容量性負荷であ
る表示装置に駆動電圧を供給する電源回路に有効であ
り、特に携帯用表示装置への適用が有効である。

【０１４１】

【発明の効果】本発明の電源装置は、以上のように、入
力された電圧から中間電圧を発生させる抵抗分圧回路で
あって、中間電圧として、出力段から出力される出力電
圧の目標電圧値が設定された目標電圧と該出力電圧の変
動許容幅となる上限値或いは下限値の何れか一方が設定
された基準電圧とを発生させる抵抗分圧回路と、出力段
から出力される出力電圧の電圧値を上記目標電圧の電圧
値と上記基準電圧の電圧値と比較し、出力電圧の電圧値
が目標電圧の電圧値と基準電圧の電圧値との間に収まる
ように制御する電圧比較回路と、出力段に設けられ、上
記電圧比較回路の出力にて制御される電流供給手段及び
電流引き込み手段であって、上記出力電圧の電圧値が上
記目標電圧の電圧値或いは上記基準電圧の電圧値を超え
た場合に、出力電圧の電圧値を目標電圧の電圧値と基準
電圧の電圧値との間に戻す方向の何れか一方のみが動作
する電流供給手段及び電流引き込み手段と、上記電流供
給手段或いは電流引き込み手段を動作させて、上記出力
電圧の電圧値を上記目標電圧の電圧値或いはその近傍値
に引き寄せて定常させる電圧定常手段とを備えている構
成である。

【０１４２】上記の構成により、出力電圧の電圧値は、
目標電圧の電圧値と基準電圧の電圧値との間を超えるよ
うな変動には、出力段に設けられた電流供給手段或いは
電流引き込み手段の何れかの動作にて、急峻に目標電圧
の電圧値と基準電圧の電圧値との間に戻されると共に、
目標電圧の電圧値と基準電圧の電圧値との間では、電圧
定常手段による電流供給手段或いは電流引き込み手段の
動作制御で、目標電圧の電圧値或いはその近傍値に強制
的に引き寄せられて定常するので、目標電圧の電圧値と
基準電圧の電圧値との間で変動することもなく、目標電
圧の電圧値或いはその近傍値にて安定したものとなる。

【０１４３】それゆえ、低消費電力でありながら、変動
を少なくして安定した出力電圧にて駆動用電源を供給で
きると共に、出力電圧の変動においては急峻に定常状態
値に回復できる、今後、さらなる液晶表示画面の大型化
や高品位化にも、表示品位を低下させることなく対応可
能な電源装置となるという効果を奏する。

【０１４４】また、上記の構成では、出力段のブリーダ
抵抗を設けることなく、出力電圧の電圧変動を抑えて安
定化できるので、さらなる低消費電力化が可能であると
共に、分圧比を出力段のブリーダ抵抗で決定する構成で
はないので、内部レジスタを利用したプログラマブルな
抵抗値変更を行っても、回路規模が大きくなるようなこ
とがないという効果も併せて奏する。

【０１４５】そして、上記した本発明の電源装置におい
ては、上記変動許容幅は、上記出力電圧の電圧値が変動
し難い側に設定されていることが好ましく、これによ
り、より電圧変動に強い構成とできるという効果を奏す
る。

【０１４６】また、上記した本発明の電源装置において
は、予め定めた第１の期間では、上記出力電圧の電圧値
を上記目標電圧の電圧値或いはその近傍値にまで引き寄
せさせる一方、それ以外の第２の期間では、出力電圧の
電圧値の引き寄せを停止するように、上記電圧定常手段
を制御するタイミング設定手段をさらに備えた構成とす
ることもできる。

【０１４７】これにより、例えば水平同期期間の当初を
第１の期間として、充放電により電圧が変動し易い期間
は、出力電圧の電圧値を目標電圧の電圧値或いはその近
傍値にまで引き寄せさせて、駆動能力を上げると共に、
小さな変動においても高速に応答できるようにする一
方、水平同期期間の始め以外を第２の期間として、充放
電が終わり、電源レベルを維持するだけの期間では、出
力電圧の電圧値の引き寄せせを停止するように電圧定常
手段を制御して、電力消費の大きい電流供給手段及び電
流引き込み手段をオンし難くすることで、消費電力をさ
らに抑えることができるという効果を併せて奏する。

【０１４８】また、その場合、上記タイミング設定手段
を、上記第２の期間においては、上記電圧定常手段を電
源装置本体より切り離す構成とすることもでき、非常に
簡単な構成で、消費電力のさらなる低減化が図れるとい
う効果を併せて奏する。

【０１４９】また、上記した本発明の電源装置において
は、上記電圧定常手段は、上記電流供給手段及び電流引
き込み手段の出力を、出力段における別の電位の出力に
抵抗を介して接続してなる構成とすることが好ましい。

【０１５０】これにより、上記した作用をなす電圧定常
手段を容易に実現でき、かつ、第１の期間と第２の期間
とで、出力電圧の電圧値の引き寄せを行う行わない、或
いは、電源装置本体より切り離すといった構成を容易に
実現できるという効果を併せて奏する。

【０１５１】さらに、その場合、上記電圧定常手段の抵
抗を、外部からの制御信号により変更可能な複数の抵抗
値を有した構成とすることが好ましく、これにより、電
源回路に接続される表示パネルの特性や使用状況を考慮
して、本電源回路製造後に電圧定常手段を構成する上記
抵抗の抵抗値を決めることができ、表示パネルの応答特
性の良し悪しや、あるいは高品位表示が必要な場合、あ
るいは、大画面で表示ムラが識別されやすい場合等に応
じて、消費電流との兼ね合いで出力電圧の電圧値の引き
寄せ幅を設定でき、電源装置としての汎用性が向上する
という効果を併せて奏する。

【０１５２】本発明の表示装置は、以上のように、表示
パネルと、該表示パネルを駆動する駆動装置と、該駆動
装置に表示パネルを駆動するための駆動用電源を供給す
る電源装置とを備えた表示装置において、上記電源装置
として、上記した本発明の電源装置を備えた構成であ
る。

【０１５３】上記したように、本発明の電源装置は、低
消費電力でありながら、変動を少なくして安定した出力
電圧にて駆動用電源を供給できると共に、出力電圧の変
動においては急峻に定常状態値に回復可能であり、ま
た、内部レジスタを利用したプログラマブルな抵抗値変
更に回路規模を大きくすることなく対応できるものであ
る。

【０１５４】それゆえ、このような電源装置を備えるこ
とで、大表示画面で、表示品位も高く、かつ、低消費電
力の表示装置を実現できるという効果を奏する。

【図面の簡単な説明】

【図１】本発明の実施の一形態に係る電源回路の構成を
示す回路図である。

【図２】上記電源回路が搭載される液晶表示装置の構成
を概略的に示すブロック図である。

【図３】上記液晶表示装置におけるコモンドライバ及び
セグメントドライバの出力波形、並びに液晶パネルの画
素に印加される電圧波形等を示すタイミングチャートで
ある。

【図４】本発明の前提となる電源回路の構成を示す回路
図である。

【図５】本発明の実施のその他の形態に係る電源回路の
構成を示す回路図である。

【図６】図５の電源回路における可変抵抗と、抵抗値設
定回路の構成を示す回路図である。

【図７】上記抵抗値設定回路の構成するマルチプレクサ
の真理値表を示す図である。

【図８】本発明の実施のその他の形態に係る電源回路の
構成を示す回路図である。

【図９】図８の電源回路における可変抵抗と、抵抗値設
定回路の構成を示す回路図である。

【図１０】図９の抵抗値設定回路における、水平同期期
間Ｈｉの開始を示す信号２３、カウンタ出力２４、及び
可変抵抗の抵抗値の関係をタイムチャートで示す。

【図１１】本発明の実施のその他の形態に係る電源回路
の構成を示す回路図である。

【図１２】従来の電源回路の構成を示す回路図である。

【図１３】従来のその他の電源回路の構成を示す回路図
である。

【図１４】従来のその他の電源回路の構成を示す回路図
である。

【符号の説明】

１液晶パネル（表示パネル）２コモンドライバ（駆動装置）３セグメントドライバ（駆動装置）５電源回路（電源装置）５Ａ〜５Ｃ電源回路（電源装置）Ｒ４〜Ｒ８抵抗（抵抗分圧回路）Ｒａ抵抗（電圧定常手段）Ｒａ' ・Ｒａ'' 可変抵抗（電圧定常手段）ＣＭＰ１〜ＣＭＰ４コンパレータ（電圧比較回路）ＭＱ１・ＭＱ３ｎＭＯＳトランジスタ（電流引き
込み手段）ＭＱ２・ＭＱ４ｐＭＯＳトランジスタ（電流供給
手段）１０抵抗値設定回路２０抵抗値設定回路（タイミング設定
手段）

フロントページの続きＦターム(参考） 2H093 NC03 ND39 5C006 AF51 AF53 AF54 AF64 AF69 AF71 BB11 BF14 BF22 BF24 BF25 BF34 BF43 FA26 FA41 FA47 5C080 AA10 BB05 DD22 DD26 FF03 JJ02 JJ03 JJ04 5G435 AA00 AA16 BB12 EE30

Claims

【特許請求の範囲】

【請求項１】入力された電圧から中間電圧を発生させる
抵抗分圧回路であって、中間電圧として、出力段から出
力される出力電圧の目標電圧値が設定された目標電圧と
該出力電圧の変動許容幅となる上限値或いは下限値の何
れか一方が設定された基準電圧とを発生させる抵抗分圧
回路と、出力段から出力される出力電圧の電圧値を上記目標電圧
の電圧値と上記基準電圧の電圧値と比較し、出力電圧の
電圧値が目標電圧の電圧値と基準電圧の電圧値との間に
収まるように制御する電圧比較回路と、出力段に設けられ、上記電圧比較回路の出力にて制御さ
れる電流供給手段及び電流引き込み手段であって、上記
出力電圧の電圧値が上記目標電圧の電圧値或いは上記基
準電圧の電圧値を超えた場合に、出力電圧の電圧値を目
標電圧の電圧値と基準電圧の電圧値との間に戻す方向の
何れか一方のみが動作する電流供給手段及び電流引き込
み手段と、上記電流供給手段或いは電流引き込み手段を動作させ
て、上記出力電圧の電圧値を上記目標電圧の電圧値或い
はその近傍値に引き寄せて定常させる電圧定常手段とを
備えていることを特徴とする電源装置。
【請求項２】上記変動許容幅は、上記出力電圧の電圧値
が変動し難い側に設定されていることを特徴とする請求
項１に記載の電源装置。
【請求項３】予め定めた第１の期間では、上記出力電圧
の電圧値を上記目標電圧の電圧値或いはその近傍値にま
で引き寄せさせる一方、それ以外の第２の期間では、出
力電圧の電圧値の引き寄せを停止するように、上記電圧
定常手段を制御するタイミング設定手段をさらに備えて
いることを特徴とする請求項１又は２に記載の電源装
置。
【請求項４】上記タイミング設定手段は、上記第２の期
間においては、上記電圧定常手段を電源装置本体より切
り離すことを特徴とする請求項３に記載の電源装置。
【請求項５】上記電圧定常手段は、上記電流供給手段及
び電流引き込み手段の出力を、出力段における別の電位
の出力に抵抗を介して接続してなることを特徴とする請
求項１〜４の何れか１項に記載の電源装置。
【請求項６】上記電圧定常手段の抵抗は、外部からの制
御信号により変更可能な複数の抵抗値を有していること
を特徴とする請求項５に記載の電源装置。
【請求項７】表示パネルと、該表示パネルを駆動する駆
動装置と、該駆動装置に表示パネルを駆動するための駆
動用電源を供給する電源装置とを備えた表示装置におい
て、上記電源装置として、請求項１〜６の何れか１項に記載
の電源装置を備えていることを特徴とする表示装置。