JP3657527B2 - 電源装置及びそれを備えた表示装置 - Google Patents
電源装置及びそれを備えた表示装置 Download PDFInfo
- Publication number
- JP3657527B2 JP3657527B2 JP2001110600A JP2001110600A JP3657527B2 JP 3657527 B2 JP3657527 B2 JP 3657527B2 JP 2001110600 A JP2001110600 A JP 2001110600A JP 2001110600 A JP2001110600 A JP 2001110600A JP 3657527 B2 JP3657527 B2 JP 3657527B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- value
- power supply
- voltage value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、例えば液晶表示装置等の表示装置に搭載され、表示画素を駆動する駆動用電源を供給する電源装置、及び該電源装置を搭載した表示装置に関するものである。
【０００２】
【従来の技術】
表示装置の一つである液晶表示装置では、本発明の説明図である図２を参照して説明すると、液晶パネル１のセグメント電極側に、セグメント電極Ｘ１〜Ｘｍを駆動するセグメントドライバ３が配される一方、コモン電極側に、コモン電極Ｙ１〜Ｙｎを駆動するコモンドライバ２が配設されており、これらセグメントドライバ３及びコモンドライバ２に、電源回路（電源装置）５より、駆動用電源Ｖ０，Ｖ２，Ｖ３，Ｖ５が供給され、コモンドライバ３に、電源回路５より、駆動用電源Ｖ０，Ｖ１，Ｖ４，Ｖ５が供給されるようになっている。
【０００３】
従来、駆動用電源Ｖ０〜Ｖ５を供給する上記電源回路５として、次に示すような回路構成が各種提案されている。なお、電源回路５において、セグメントドライバ３に供給する電圧の発生回路も、コモンドライバ２に供給する電圧の発生回路も基本的には同じ構成であるので、ここでは説明を簡単にするため、セグメントドライバ３に供給する電圧の発生回路を例に説明する。
【０００４】
図１２に示す電源回路３５は、抵抗分圧して駆動用電源Ｖ０，Ｖ２，Ｖ３，Ｖ５を出力するものである。３つのブリーダ抵抗Ｒ１０１・Ｒ１０２・Ｒ１０３により電源（ＶＥＥ）−接地（ＧＮＤ）間を分圧して２つの中間電圧を形成し、これを駆動用電源Ｖ２，Ｖ３として出力している。
【０００５】
また、図１３に示す電源回路３６は、出力段を低インピーダンス化するために、図１２の電源回路３５における、抵抗分圧して駆動用電源Ｖ２，Ｖ３を得るラインに、オペアンプＯＰ１及びオペアンプＯＰ２を接続したものである。オペアンプＯＰ１及びオペアンプＯＰ２にてインピーダンス変換を行うことで、分圧して生成された駆動用電源Ｖ２，Ｖ３の電圧が安定する。
【０００６】
これら図１２及び図１３の電源回路３５・３６では、容量負荷である液晶パネルの画素の充放電を行っても、電圧変動を少なくし、駆動用電源Ｖ０，Ｖ２，Ｖ３，Ｖ５の電圧安定化を図るために、ブリーダ抵抗Ｒ１０１〜Ｒ１０３の抵抗値を小さくすることが好ましい。しかしながら、ブリーダ抵抗Ｒ１０１〜Ｒ１０３の抵抗値を小さくすることは、電源回路３５・３６における消費電力の増大を招くこととなる。
【０００７】
また、図１３の電源回路３６においては、オペアンプＯＰ１・ＯＰ２で液晶表示用に充分な給電力を確保しようとした場合、オペアンプ回路内の定電流をある程度大きくしなければならず、このことが低消費電力化の大きな妨げとなる。つまり、定電流源としてオペアンプＯＰ１・ＯＰ２の入力段にある差動対部と出力段の２種類が主にあるが、特に出力段に負荷回路として備えられている定電流源は定電流値を大きくしないと電圧変動への追随がなくなる。
【０００８】
そこで、このような従来構成の不具合を解消するものとして、特開昭５５−１４６４８７号公報には、基本構成として図１２の電源回路３５の構成を採用しながら、低消費電力化を図ってブリーダ抵抗の抵抗値を高くしても、駆動用電源Ｖ０，Ｖ２，Ｖ３，Ｖ５の電圧安定化を図ることのできる電源回路が開示されている。
【０００９】
図１４に、上記公報に記載の構成を採用した電源回路３７を示す。
【００１０】
この電源回路３７は、高電位側を接地電位としている。そのため、ここでは駆動用電源Ｖ０，−Ｖ２，−Ｖ３，−Ｖ５を得るものである。高抵抗値のブリーダ抵抗（以下、単に抵抗とする）Ｒ１０１〜Ｒ１０８にて、駆動用電源−Ｖ２，−Ｖ３として出力する出力電圧を得ると共に、駆動用電源−Ｖ２，−Ｖ３の電圧の許容値を超える変動を検出し、ＭＯＳトランジスタＭＱ１〜ＭＱ４により、この変動を抑えるようになっている。
【００１１】
図１４において、Ｅは電源、ＤＮは電源ノード、ＳＮは接地ノードである。直列抵抗Ｒ１０１〜Ｒ１０３は、電源Ｅの電圧−Ｖ５を３等分して、駆動用電源−Ｖ２，−Ｖ３となる中間電圧を形成する抵抗分圧回路である。抵抗分圧して得られる中間電圧である分圧電圧−Ｖ２，−Ｖ３を中心として、各々の電圧変動の許容幅ΔＶを設定する基準電圧−ＶＨ２，−ＶＬ２，−ＶＨ３，−ＶＬ３を、直列抵抗Ｒ１０４〜Ｒ１０８による分圧回路で形成する。
【００１２】
そして、上記基準電圧−ＶＨ２が反転入力端子に印加される一方、分圧電圧−Ｖ２が非反転入力に印加された電圧比較回路（以下、コンパレータ）ＣＭＰ１と、この出力で制御される、分圧出力点と、電源Ｅの電圧−Ｖ５との間に接続されたｎＭＯＳトランジスタＭＱ１２とを設けて、分圧電圧−Ｖ２の出力電圧の上記基準電圧−ＶＨ２を正方向（接地電位側）に超える変動に対して、ｎＭＯＳトランジスタＭＱ１２をオンさせ、許容幅ΔＶを正方向に超える出力変動を抑える。
【００１３】
一方、上記基準電圧−ＶＬ２が反転入力端子に印加される一方、分圧電圧−Ｖ２が非反転入力端子に印加されたコンパレータＣＭＰ２と、この出力で制御される、分圧出力点と、接地電位Ｖ０との間に接続されたｐＭＯＳトランジスタＭＱ１１とを設けて、上記分圧電圧−Ｖ２の出力電圧における上記基準電圧−ＶＬ２を負方向（電圧−Ｖ５側）に超える変動に対して、ｐＭＯＳトランジスタＭＱ１１をオンさせ、許容幅ΔＶを負方向に超える出力変動を抑える。
【００１４】
出力電圧−Ｖ３の変動に対しても同様の構成により許容値ΔＶを超える変動を防止する。即ち、上記基準電圧−ＶＨ３が反転入力端子に印加される一方、分圧電圧−Ｖ３が非反転入力端子に印加されたコンパレータＣＭＰ３と、この出力で制御される、分圧出力点と、電源Ｅの電圧−Ｖ５との間に接続されたｎＭＯＳトランジスタＭＱ１４とを設けて、上記分圧電圧−Ｖ３の出力電圧における上記基準電圧−ＶＨ３を正方向（接地電位側）に超える変動に対して、ｎＭＯＳトランジスタＭＱ１４をオンさせ、許容幅ΔＶを正方向に超える出力変動を抑える。
【００１５】
一方、上記基準電圧−ＶＬ３が反転入力端子に印加される一方、分圧電圧−Ｖ３が非反転入力端子に印加されたコンパレータＣＭＰ４と、この出力で制御される、分圧出力点と、接地電位Ｖ０との間に接続されたｐＭＯＳトランジスタＭＱ１３とを設けて、上記分圧電圧−Ｖ３の出力電圧における上記基準電圧−ＶＬ３を負方向（電圧−Ｖ５側）に超える変動に対して、ｐＭＯＳトランジスタＭＱ１３をオンさせ、許容幅ΔＶを負方向に超える出力変動を抑える。
【００１６】
これにより、駆動用電源−Ｖ２，−Ｖ３となる分圧電圧−Ｖ２，−Ｖ３の出力電圧の電圧変動が、抵抗Ｒ１０５・Ｒ１０７による電圧降下によって決まる電圧変動の許容幅ΔＶ内に抑えられる。
【００１７】
この電源回路３７では、抵抗Ｒ１０１〜Ｒ１０３及びＲ１０４〜Ｒ１０８の抵抗値を高くして消費電力を抑えることができると共に、出力段に、許容幅△Ｖを超えた電圧変動が発生した場合のみ作動する、電流駆動能力の大きいＭＯＳトランジスタＭＱ１１〜ＭＱ１４を備えたことにより、コンパレータＣＭＰ１〜ＣＭＰ４の出力段の駆動能力も大きくなくて良く、したがって、コンパレータＣＭＰ１〜ＣＭＰ４の中に設置されている定電流源で流す電流値を小さく設定できることから、この電源回路の消費電流も極めて小さくすることができる。
【００１８】
また、ＭＯＳトランジスタＭＱ１１〜ＭＱ１４がそれぞれ、許容幅ΔＶによってオフセット電圧を持ち、同時にＯＮとなることがないので、貫通電流が発生する恐れもない。
【００１９】
その結果、図１４に示す電源回路３７の構成を採用することで、低消費電力で、かつ、その出力電圧も安定な表示装置の電源回路を得ることができる。
【００２０】
【発明が解決しようとする課題】
しかしながら、上記公報に記載されている図１４の電源回路３７の構成であっても、さらなる低消費電力化のために、２つの分圧抵抗回路を形成する抵抗Ｒ１０１〜Ｒ１０３及び抵抗Ｒ１０４〜Ｒ１０８を高抵抗とした場合、分圧電圧−Ｖ２，−Ｖ３の出力電圧の電圧値が目標値に安定するまでに時間がかかるといった問題がある。
【００２１】
つまり、上記の電源回路３７の構成では、駆動用電源−Ｖ２，−Ｖ３の電圧となる分圧電圧−Ｖ２，−Ｖ３を許容幅ΔＶ内に収めるまでの補正は、駆動能力の大きいＭＯＳトランジスタＭＱ１１〜ＭＱ１４により急速に行うことができるが、分圧電圧−Ｖ２，−Ｖ３が許容幅ΔＶ内に入った後、さらに目標電圧値へと収束させるのは抵抗Ｒ１０１〜Ｒ１０３である。これら直列に接続されている各抵抗間から出力される電圧値が目標値である。したがって、これら抵抗Ｒ１０１〜Ｒ１０３の抵抗値が高いと、目標電圧値への収束に時間がかかる。
【００２２】
大型の液晶パネルでは、画素の持つ負荷容量及び電極線の持つ寄生容量が大きくなり、これらへの充放電を急峻に行うために、電源回路には、駆動能力が大きいことが要求される。また、高品位な画質を得るために、電源回路には、駆動用電源の電圧変動が少なく、かつ、変動に対して、急峻に応答することが要求される。そして、電源回路には、低消費電力であることも併せて要求される。
【００２３】
したがって、上記の電源回路３７では、低消費電力であって、出力電圧が安定であっても、出力電圧値を許容幅ΔＶ内の目標値に収束させるのに時間がかかるため、今後、さらなる液晶表示画面の大型化や高品位化には、表示品位の低下が発生し、対応できなくなる。
【００２４】
また、上記の電源回路３７の構成では、分圧抵抗回路として、抵抗Ｒ１０１〜Ｒ１０３と抵抗Ｒ１０４〜Ｒ１０８の２系統を備えているので、１系統の分圧抵抗回路しか備えない構成に比べると、必然的に消費電力が高くなる。
【００２５】
さらに、上記の電源回路３７では、分圧比を、出力段の抵抗Ｒ１０１〜Ｒ１０３で決定しているので、抵抗Ｒ１０１〜Ｒ１０３の抵抗値を変更するには、分圧比を保持した状態で行うことが必要である。そのため、内部レジスタを利用したプログラマブルな抵抗値変更を行う場合、回路規模が大きくなるという問題もある。
【００２６】
本発明は、上記課題に鑑みなされたもので、その目的は、今後、さらなる表示画面の大型化や高品位化にも、表示品位を低下させることなく対応可能な、低消費電力でありながら、変動を少なくして安定した出力電圧にて駆動用電源を供給できると共に、出力電圧の変動においては急峻に定常状態値に回復可能であり、また、内部レジスタを利用したプログラマブルな抵抗値変更に回路規模を大きくすることなく対応できる電源装置、及びそれを備えた表示装置を提供することにある。
【００２７】
【課題を解決するための手段】
本発明の電源装置は、上記課題を解決するために、入力された電圧から中間電圧を発生させる抵抗分圧回路であって、中間電圧として、出力段から出力される出力電圧の目標電圧値が設定された目標電圧と該出力電圧の変動許容幅となる上限値或いは下限値の何れか一方が設定された基準電圧とを発生させる抵抗分圧回路と、出力段から出力される出力電圧の電圧値を上記目標電圧の電圧値と上記基準電圧の電圧値と比較し、出力電圧の電圧値が目標電圧の電圧値と基準電圧の電圧値との間に収まるように制御する電圧比較回路と、出力段に設けられ、上記電圧比較回路の出力にて制御される電流供給手段及び電流引き込み手段であって、上記出力電圧の電圧値が上記目標電圧の電圧値或いは上記基準電圧の電圧値を超えた場合に、出力電圧の電圧値を目標電圧の電圧値と基準電圧の電圧値との間に戻す方向の何れか一方のみが動作する電流供給手段及び電流引き込み手段と、上記電流供給手段或いは電流引き込み手段を動作させて、上記出力電圧の電圧値を上記目標電圧の電圧値或いはその近傍値に引き寄せて定常させる電圧定常手段とを備えていることを特徴としている。
【００２８】
上記の構成では、電圧比較回路にて、出力段から出力される出力電圧の電圧値が上記目標電圧の電圧値と上記基準電圧の電圧値と比較され、出力電圧の電圧値が目標電圧の電圧値と基準電圧の電圧値との間に収まるように制御される。もし、出力電圧の電圧値が大きく変動し、目標電圧の電圧値或いは基準電圧の電圧値を超えてしまうと、電圧比較回路の出力にて制御される、出力段に設けられた電流供給手段或いは電流引き込み手段の何れか、出力電圧の電圧値を目標電圧の電圧値と基準電圧の電圧値との間に戻す方向のものが動作して、逸脱した出力電圧の電圧値を急峻に目標電圧の電圧値と基準電圧の電圧値との間に戻す。
【００２９】
したがって、出力電圧の電圧値は、目標電圧の電圧値と基準電圧の電圧値との間を大きく逸脱することなく推移することとなる。但し、ここまでの構成では、出力電圧の電圧値は、目標電圧の電圧値と基準電圧の電圧値との間の一定値には収束し難く、変動し易いものとなる。なお、その理由等の詳細は、発明の実施の形態の説明において後述する。
【００３０】
本発明の電源装置では、出力電圧の電圧値のこの変動を無くするために、電圧定常手段が設けられている。電圧定常手段は、上記電流供給手段或いは電流引き込み手段を動作させて、電流を供給するか或いは引き込むことで、出力段から出力される出力電圧の電圧値を目標電圧の電圧値或いはその近傍値に引き寄せて定常させる。これにより、出力電圧の電圧値は、目標電圧の電圧値と基準電圧の電圧値との間を変動することなく、目標電圧の電圧値或いはその近傍値に強制的に引き寄せられ、定常させられ、安定化する。
【００３１】
このように、本発明の電源装置の構成により、出力電圧の電圧値は、目標電圧の電圧値或いは基準電圧の電圧値を超えるような変動には、出力段に設けられた電流供給手段或いは電流引き込み手段の何れかの動作にて、急峻に目標電圧の電圧値と基準電圧の電圧値との間に戻されると共に、目標電圧の電圧値と基準電圧の電圧値との間では、電圧定常手段による電流供給手段或いは電流引き込み手段の動作制御で、目標電圧の電圧値或いはその近傍値に強制的に引き寄せられて定常するので、目標電圧の電圧値と基準電圧の電圧値との間で変動することもなく、目標電圧の電圧値或いはその近傍値にて安定したものとなる。
【００３２】
これにより、低消費電力でありながら、変動を少なくして安定した出力電圧にて駆動用電源を供給できると共に、出力電圧の変動においては急峻に定常状態値に回復できる、今後、さらなる液晶表示画面の大型化や高品位化にも、表示品位を低下させることなく対応可能な電源装置となる。
【００３３】
また、上記の構成では、出力段のブリーダ抵抗を設けることなく、出力電圧の電圧変動を抑えて安定化できるので、さらなる低消費電力化が可能であると共に、分圧比を出力段のブリーダ抵抗で決定する構成ではないので、内部レジスタを利用したプログラマブルな抵抗値変更を行っても、回路規模が大きくなるようなことがない。
【００３４】
そして、上記した本発明の電源装置においては、上記変動許容幅は、上記出力電圧の電圧値が変動し難い側に設定されていることが好ましい。
【００３５】
つまり、出力電圧の変動許容幅として上限値或いは下限値の何れか一方が設定されるが、出力電圧の電圧値は、前述したように、電圧定常手段にて、強制的に目標電圧の電圧値或いはその近傍値に引き寄せられるので、変動し易い側をこの定常側とする、逆に言えば、出力値が変動し難い側に変動許容幅を持たせることで、より電圧変動に強い構成とできる。
【００３６】
また、上記した本発明の電源装置においては、予め定めた第１の期間では、上記出力電圧の電圧値を上記目標電圧の電圧値或いはその近傍値にまで引き寄せさせる一方、それ以外の第２の期間では、出力電圧の電圧値の引き寄せを停止するように、上記電圧定常手段を制御するタイミング設定手段をさらに備えた構成とすることもできる。
【００３７】
強制的な引き寄せで出力電圧の電圧値を安定化させないといけないような大きな変動は、電源回路に接続される表示装置における画素及び電極の容量への充放電による電圧変動であり、これは、水平同期信号により出力が切り替わった最初の段階が起りやすく、また、大きくなることがわっている。
【００３８】
そこで、上記のように、タイミング設定手段にて、例えば水平同期期間の当初を第１の期間として、充放電により電圧が変動し易い期間は、出力電圧の電圧値を目標電圧の電圧値或いはその近傍値にまで引き寄せさせて、駆動能力を上げると共に、小さな変動においても高速に応答できるようにする一方、水平同期期間の始め以外を第２の期間として、充放電が終わり、電源レベルを維持するだけの期間では、出力電圧の電圧値の引き寄せを停止するように電圧定常手段を制御して、電力消費の大きい電流供給手段及び電流引き込み手段をオンし難くすることで、消費電力をさらに抑えることができる。
【００３９】
また、その場合、上記タイミング設定手段を、上記第２の期間においては、上記電圧定常手段を電源装置本体より切り離す構成とすることもできる。
【００４０】
電圧定常手段を電源装置より切り離すことで、第２の期間においては、出力電圧の電圧値は目標電圧の電圧値側へは一切引き寄せられない。この場合、雑音による出力電圧の電圧値の変動が起こるが、通常、出力段には平滑コンデンサが付加されるので、第１の期間と第２の期間の周期が短い限り、何ら影響ない。したがって、上記の構成により、非常に簡単な構成で、消費電力のさらなる低減化が図れる。
【００４１】
また、上記した本発明の電源装置においては、上記電圧定常手段は、上記電流供給手段及び電流引き込み手段の出力を、出力段における別の電位の出力に抵抗を介して接続してなる構成とすることが好ましい。
【００４２】
これにより、上記した作用をなす電圧定常手段を容易に実現でき、かつ、第１の期間と第２の期間とで、出力電圧の電圧値の引き寄せ幅を切り替える、或いは、電源装置本体より切り離すといった構成を容易に実現できる。
【００４３】
そして、その場合、上記電圧定常手段の抵抗を、外部からの制御信号により変更可能な複数の抵抗値を有した構成とすることが好ましい。
【００４４】
電圧定常手段を、上記のように抵抗で構成した場合、抵抗の値により出力電圧の電圧値の引き寄せ幅が変化する。抵抗値を小さくすると、目標電圧の電圧値への引き寄せ幅が小さくなるように設定されることで、出力電圧の電圧値の変動が少なくなり、かつ、応答が速くなるが、反対に抵抗値を大きくすると、目標電圧の電圧値への引き寄せ幅が大きくなるように設定され、目標電圧の電圧値と基準電圧の電圧値との間の電圧変動が大きくなると共に、これへの応答の悪さが起きてしまう。
【００４５】
電流供給手段及び電流引き込み手段を動作させて、出力電圧の電圧値を目標電圧の電圧値或いはその近傍値にまで引き寄せ定常させようとした場合、抵抗値を電流供給手段及び電流引き込み手段がオンする、もしくはオンする直前の状態になるように設定することが必要となる。
【００４６】
このため、当該電源回路に接続される表示パネルの特性や使用状況を考慮して、本電源回路製造後に電圧定常手段を構成する上記抵抗の抵抗値を決められるようにすることで、表示パネルの応答特性の良し悪しや、あるいは高品位表示が必要な場合、あるいは、大画面で表示ムラが識別されやすい場合等に応じて、消費電流との兼ね合いで出力電圧の電圧値の引き寄せ幅を設定でき、電源装置としての汎用性が向上する。
【００４７】
このような本発明の電源回路は、表示パネルの駆動用電源を供給するものに特に適しており、本発明の電源回路が搭載される表示装置としては、液晶パネルを備えた液晶表示装置、その他、エレクトロルミネッセンス（ＥＬＰ）を備えたＥＬ表示装置や、プラズマディスプレイパネル（ＰＤＰ）を備えたＰＤ表示装置、液晶パネルとプラズマディスプレイパネルを合体させたプラズマアドレスド液晶パネル（ＰＡＬＣ）を備えた表示装置等がある。また、特に、低消費電力であることから、携帯端末に備えられる携帯用表示装置に適している。
【００４８】
本発明の表示装置は、上記課題を解決するために、表示パネルと、該表示パネルを駆動する駆動装置と、該駆動装置に表示パネルを駆動するための駆動用電源を供給する電源装置とを備えた表示装置において、上記電源装置として、上記した本発明の電源装置を備えたことを特徴としている。
【００４９】
上記したように、本発明の電源装置は、低消費電力でありながら、変動を少なくして安定した出力電圧にて駆動用電源を供給できると共に、出力電圧の変動においては急峻に定常状態値に回復可能であり、また、内部レジスタを利用したプログラマブルな抵抗値変更に回路規模を大きくすることなく対応できるものである。
【００５０】
したがって、このような電源装置を備えることで、大表示画面で、表示品位も高く、かつ、低消費電力の表示装置を実現できる。
【００５１】
【発明の実施の形態】
（実施の形態１）
本発明の実施の一形態について図１〜図４に基づいて説明すれば、以下の通りである。
【００５２】
まず、図２を用いて、本実施の形態に係る電源回路（電源装置）５が搭載される液晶表示装置（表示装置）の一般的な構成について説明する。なお、液晶表示装置において用いられる液晶駆動方式の代表的なものとしては、ＴＦＴを用いた駆動方式や、ＳＴＮ液晶を用いたマトリクス駆動方式等があるが、ここでは、マトリクス駆動方式の事例を挙げて説明する。
【００５３】
図２に示すように、液晶表示装置は、主に、液晶パネル１、コモン側駆動回路（以下、コモンドライバ）２、セグメント側駆動回路（以下、セグメントドライバ）３、コントローラ４、及び電源回路（電源装置）５より構成されている。
【００５４】
液晶パネル１は、液晶層を挟持して対向配置された一対のガラス基板を有しており、一方のガラス基板の液晶層側にセグメント電極Ｘ１〜Ｘｍが形成されると共に、他方のガラス基板の同じく液晶層側に、コモン電極Ｙ１〜Ｙｎが上記セグメント電極Ｘ１〜Ｘｍと直交する形で形成されている。
【００５５】
セグメントドライバ３は、この液晶パネル１のセグメント電極Ｘ１〜Ｘｍを駆動するもので、セグメント電極側に備えられている。また、コモンドライバ２は、この液晶パネル１のコモン電極Ｙ１〜Ｙｎを駆動するもので、コモン電極側に備えられている。
【００５６】
電源回路５は、この液晶パネル１の各電極への印加電圧を発生させるものであって、駆動用電源Ｖ０〜Ｖ５を有しており、その内、駆動用電源Ｖ０，Ｖ２，Ｖ３，Ｖ５は、セグメントドライバ３を介して制御されて液晶パネル１のセグメント電極Ｘ１〜Ｘｍに印加される一方、駆動用電源Ｖ０，Ｖ１，Ｖ４，Ｖ５は、コモンドライバ２を介して制御されて液晶パネル１のコモン電極Ｙ１〜Ｙｎに印加される。セグメント電極Ｘ１〜Ｘｍ及びコモン電極Ｙ１〜Ｙｎに上記電圧が印加されることで、液晶パネル１はパルス幅変調方式による階調表示を行う。
【００５７】
パルス幅変調方式による階調表示では、１水平同期期間（水平同期信号と水平同期信号との間の期間）Ｈｉ内にｍ個のデジタル表示データがセグメントドライバ３内を転送され、水平同期信号によりラッチがかけられ、次の水平同期期間Ｈｉ＋１の間、表示データは固定して出力される。そして、さらに次の水平同期期間Ｈｉ＋２では新たな表示データに変わりラッチされる。ラッチされた表示データは、セグメントドライバ３内の階調デコーダ（図示せず）に入力され、表示データに応じた階調表示パルス幅が選択され、各出力端子から液晶パネル１のセグメント電極Ｘ１〜Ｘｍの各々に出力される。水平同期期間Ｈi 〜Ｈｎに、順次表示データに応じた階調表示パルスを出力して画面の１フレームが構成される。
【００５８】
図３に、液晶パネル１のある画素（Ｘｊ，Ｙｉ）に印加される駆動電圧例を示す。画素Ｘｊに対応するセグメントドライバ３内の階調デコーダで、デジタル表示データに応じた幅の階調表示パルスが、複数の階調表示パルス（例えば、１６階調の場合、Ｔ０〜Ｔ１５）の中から選択され、出力される（階調デコーダ出力ｊ）。そして、選択された階調表示パルスのパルス幅に相当して駆動用電源Ｖ０の電圧値（あるいは、交流化信号により反転した別のフレームでは、駆動用電源Ｖ５の電圧）が、一方、選択された階調表示パルスのパルス幅以外では、駆動用電源Ｖ２の電圧（あるいは、交流化信号により反転した別のフレームでは、駆動用電源Ｖ３の電圧）が、セグメントドライバ３の端子から液晶パネル１の電極Ｘｊに出力される。
【００５９】
一方、コモンドライバ２からは、コモン電極Ｙｉに、走査時には駆動用電源Ｖ５の電圧（あるいは、交流化信号により反転した別のフレームでは、駆動用電源Ｖ０の電圧）が、また、非走査時には駆動用電源Ｖ１の電圧（あるいは、交流化信号により反転した別のフレームでは、駆動用電源Ｖ４の電圧）が出力される。
【００６０】
これにより、液晶パネル１の画素（Ｘｊ，Ｙｉ）には、上記印加電圧が加算された形で印加されることで、画素での実効電圧が変わり、階調表示パルス幅に応じた階調表示がなされる。
【００６１】
コントローラ４は、これらセグメントドライバ３、コモンドライバ２、及び電源回路５を制御するためのもので、外部よりデジタル表示データや、垂直同期信号、水平同期信号等の表示に必要な制御信号６を受けとり、タイミングを調整した上、セグメントドライバ３にはデジタル表示データ、転送クロック、データラッチ信号、水平同期信号、交流化信号等を制御信号７として、一方、コモンドライバ２には水平同期信号、垂直同期信号、交流化信号等の制御信号８を出力する。また、コントローラ４は、電源回路５に対しても、不使用時には電源をカットして低消費電力化を図るためのカット信号等の制御信号９を出力する。
【００６２】
次に、上記電源回路５について説明する前に、本願発明者らが、前述の図１４に示した従来の電源回路３７の有する問題点を解決するものとして始めに提案した、本発明の前提となる電源回路について説明する。
【００６３】
なお、電源回路５は、前述したように、セグメントドライバ３とコモンドライバ２のそれぞれに電圧を供給するものであるが、セグメントドライバ３に供給する電圧の発生回路も、コモンドライバ２に供給する電圧の発生回路も基本的には同じ構成であるので、以下においては、説明を簡単にするために、セグメントドライバ３に供給する電圧の発生回路を例に説明する。
【００６４】
図４に、本発明の前提となる電源回路５’を示す。
【００６５】
この電源回路５’は、前述した図１４の電源回路３７に備えられていた抵抗Ｒ１０１〜Ｒ１０３及び抵抗Ｒ１０４〜Ｒ１０８の２系統の抵抗分圧回路のうち、出力段の抵抗Ｒ１０１〜Ｒ１０３の系統を無くしたものである。
【００６６】
これによれば、出力段の抵抗Ｒ１０１〜Ｒ１０３を無くすることで、抵抗Ｒ１０１〜Ｒ１０３を流れる消費電流分、さらなる低消費電力化が可能であると共に、分圧比を出力段の抵抗Ｒ１０１〜Ｒ１０３で決定する構成ではないので、内部レジスタを利用したプログラマブルな抵抗値変更を行っても、回路規模が大きくなるようなことがない。
【００６７】
ところが、この電源回路５’の場合、出力電圧を目標電圧値へと収束させるための抵抗Ｒ１０１〜Ｒ１０３を除いたため、出力電圧の電圧値が許容幅ΔＶ内に入った後、コンパレータＣＭＰ１〜ＣＭＰ４のみの作動になると、ΔＶ内で変動するだけで、このままでは駆動用電源−Ｖ２，−Ｖ３としての目標電圧値には収束しない。したがって、図４の回路構成では、平滑コンデンサを設けることで目標電圧値に収束させている。
【００６８】
また、この電源回路５’の場合、許容幅ΔＶを超える電圧変動を補正する動作は、電源回路３７と同じであるが、駆動用電源−Ｖ２，−Ｖ３となる出力電圧の電圧値は、出力段で出力電圧の電圧値を決定していたブリーダ抵抗Ｒ１０１〜Ｒ１０３が無くなったため、許容幅ΔＶ内では安定せず、許容幅ΔＶ内での電圧変動が避けられないといった問題がある。
【００６９】
詳細に説明すると、駆動用電源−Ｖ２となる出力電圧は、基準電圧−ＶＨ２と基準電圧−ＶＬ２の間の中間値（コンパレータＣＭＰ１とコンパレータＣＭＰ２の特性が同じであれば、−ＶＬ２＋（△Ｖ／２）では安定せず、ノード１やノード２、もしくは出力電圧に雑音が乗った場合、これにコンパレータＣＭＰ１・ＣＭＰ２が応答するため、基準電圧−ＶＨ２の電圧値か基準電圧−ＶＬ２の電圧値を不安定に上下することになる。そのため、駆動用電源−Ｖ２となる出力電圧は、一定電圧値ではなく、−Ｖ２±（△Ｖ／２）で振れている電圧値を取ることになる。
【００７０】
なお、抵抗Ｒ１０５・Ｒ１０７を小さくすることで、許容幅ΔＶを小さく抑えることができるので、−Ｖ２±（△Ｖ／２）で振れていても、ある程度の変動電圧が許容できる液晶パネルでは使用可能である。しかしながら、前述したように、高品位な画質を得るために、電源回路には、駆動電圧の変動が少ないことも要求されるため、今後、さらなる液晶表示画面の高品位化には対応できない。
【００７１】
また、出力電圧の振れの原因となるコンパレータＣＭＰ１・ＣＭＰ２の入力段への雑音に強くするためには、許容幅△Ｖを大きくとらねばならないが、許容幅△Ｖを大きくとると、コンパレータＣＭＰ１・ＣＭＰ２のみが作動し、許容幅ΔＶ内で変動し続けるため、あまり許容幅ΔＶを大きくすると、平滑コンデンサＣ２・Ｃ３で変動を吸収できなくなってしまい、やはり、今後、さらなる液晶表示画面の大型化や高品位化には対応できないこととなる。
【００７２】
なお、ここでは、駆動用電源−Ｖ２となる出力電圧について述べたが、同じ構成をとる駆動用電源−Ｖ３の出力電圧でも同様のことが起こる。
【００７３】
本実施の形態に係る電源回路５は、この電源回路５’を前提とし、これにおいて、許容幅△Ｖ内での変動を大幅に低減させ、駆動用電源の電圧を安定して供給するものである。
【００７４】
図１に、本実施の形態に係る電源回路５の構成を示す。
【００７５】
本電源回路５における電源電圧の変動に対する補正の動作は、前提となる電源回路５’と同様、前述した図１４の電源回路３７と基本的には同じである。但し、前述した電源回路３７及び電源回路５’では、負電圧の回路構成となっていたが、ここでは、正電圧の回路構成として説明する。
【００７６】
本電源回路５の特徴的構成は、駆動用電源Ｖ２、Ｖ３となる出力電圧Ｖ２’，Ｖ３’の出力端子Ｔ２と出力端子Ｔ３との間に、抵抗値が後述するように設定された、電圧定常手段としての機能を有する抵抗Ｒａが挿入されていることにある。これにより、抵抗分圧回路を構成する各抵抗Ｒ４〜Ｒ８の抵抗比を、電源回路５より出力される各駆動用電源Ｖ０，Ｖ２，Ｖ３，Ｖ５の電圧値が所定の値になるように設定することで、低消費電力であって、出力電圧に電圧値変動もなく、かつ電圧値変動に対しては急峻に回復することが可能となる。
【００７７】
図１において、Ｅは電源、ＤＮは電源ノード、ＳＮは接地ノードである。直列に接続されたブリーダ抵抗（以下、単に抵抗と称する）Ｒ４〜Ｒ８は、電源Ｅの電圧Ｖ５を分割して、出力段から駆動用電源Ｖ２，Ｖ３として出力される出力電圧Ｖ２’，Ｖ３’の目標電圧値を設定する中間電圧（目標電圧）Ｖ２，Ｖ３と、出力電圧Ｖ２’，Ｖ３’の変動許容幅ΔＶを設定する中間電圧ＶＬ２，ＶＨ３とを生成する抵抗分圧回路である。中間電圧ＶＬ２，ＶＨ３は、以下、基準電圧ＶＬ２，ＶＨ３と称する。
【００７８】
分圧比は次式で表される。
【００７９】
【数１】
【００８０】
直列に接続された抵抗Ｒ４〜Ｒ８で分圧された中間電圧Ｖ２から、抵抗Ｒ５による電圧降下した基準電圧ＶＬ２が、ノード１では設定される。この基準電圧ＶＬ２の電圧値が、駆動用電源Ｖ２として出力端子Ｔ２より出力される出力電圧Ｖ２’の許容される電圧変動の下限値（基準電圧）である。
【００８１】
一方、直列に接続された抵抗Ｒ４〜Ｒ８で分圧された中間電圧Ｖ３から、抵抗Ｒ７による電圧降下分を嵩上げした基準電圧ＶＨ３が、ノード４では設定される。この基準電圧ＶＨ３の電圧値が、駆動用電源Ｖ３として出力端子Ｔ３より出力される出力電圧Ｖ３’の許容される電圧変動の上限値となる。
【００８２】
そして、コンパレータ（電圧比較回路）ＣＭＰ１とコンパレータＣＭＰ２の非反転入力端子が接続され、さらにｐＭＯＳトランジスタ（電流供給手段）ＭＱ２のドレインとｎＭＯＳトランジスタ（電流引き込み手段）ＭＱ１のドレインとも接続され、出力端子Ｔ２となる。
【００８３】
ｐＭＯＳトランジスタＭＱ２のソースは、電源Ｅ（電圧はＶ５）からのノードＤＮと接続され、ｎＭＯＳトランジスタＭＱ１のソースは、接地電位のノードＳＮと接続されている。コンパレータＣＭＰ１の出力段はｐＭＯＳトランジスタＭＱ２のゲートと接続され、一方、コンパレータＣＭＰ２の出力段はｎＭＯＳトランジスタＭＱ１のゲートと接続されている。
【００８４】
抵抗Ｒ５と抵抗Ｒ４との接続点であるノード１は、コンパレータＣＭＰ１の反転入力端子と接続され、一方、抵抗Ｒ４の別の端子は接地電位であるノードＳＮに接続されている。抵抗Ｒ５の別の端子と抵抗Ｒ６との接続点であるノード２は、コンパレータＣＭＰ２の反転入力端子に接続されている。
【００８５】
また、コンパレータＣＭＰ３とコンパレータＣＭＰ４との非反転入力端子が接続され、さらにｐＭＯＳトランジスタ（電流供給手段）ＭＱ４のドレインとｎＭＯＳトランジスタ（電流引き込み手段）ＭＱ３のドレインとも接続され、出力端子Ｔ３となる。
【００８６】
ｐＭＯＳトランジスタＭＱ４のソースは、電源ＥからのノードＤＮと接続され、ｎＭＯＳトランジスタＭＱ３のソースは接地電位のノードＳＮと接続されている。コンパレータＣＭＰ３の出力段は、ｐＭＯＳトランジスタＭＱ４のゲートと接続され、一方、コンパレータＣＭＰ４の出力段は、ｎＭＯＳトランジスタＭＱ３のゲートと接続されている。
【００８７】
抵抗Ｒ８と抵抗Ｒ７の接続点であるノード４は、コンパレータＣＭＰ４の反転入力端子と接続され、一方、抵抗Ｒ８の別の端子は電源電位ＥであるノードＤＮに接続されている。抵抗Ｒ７の別の端子と抵抗Ｒ６との接続点であるノード３は、コンパレータＣＭＰ３の反転入力端子に接続されている。
【００８８】
また、各出力端子Ｔ０・Ｔ２・Ｔ３・Ｔ５と接地電位との間には、平滑コンデンサＣ１〜Ｃ４が配置されている。
【００８９】
そして、本電源回路５の特徴である抵抗Ｒａが、出力電圧Ｖ３’，Ｖ４’を出力する前述の出力端子Ｔ２と出力端子Ｔ３との間に挿入された構成となっている。
【００９０】
このような構成を有する本電源回路５において、出力端子Ｔ２の電圧が液晶パネル１の画素を駆動するに当たり、画素及び電極の容量を充放電するために、本来の電圧値から、例えば、接地電位側に電圧値が変動し下限値であるノード１に設定されている基準電圧ＶＬ２の電圧値を下回ると、コンパレータＣＭＰ１によりｐＭＯＳトランジスタＭＱ２がオンする。ｐＭＯＳトランジスタＭＱ２がオンすると、駆動能力のあるｐＭＯＳトランジスタＭＱ２を介して電源Ｅから電流が供給されることで、出力端子Ｔ２の電位は急峻に本来の電圧値に回復する。
【００９１】
逆に、出力端子Ｔ２の電圧が、ノード２に設定されている中間電圧Ｖ２の電圧値を超えると、コンパレータＣＭＰ２によりｎＭＯＳトランジスタＭＱ１がオンする。ｎＭＯＳトランジスタＭＱ１がオンすると、駆動能力のあるｎＭＯＳトランジスタＭＱ１を介して電流が引き込まれることで、出力端子Ｔ２の電位は急峻に本来の電圧値に回復する。
【００９２】
出力端子Ｔ３でのコンパレータＣＭＰ３及びコンパレータＣＭＰ４、ｐＭＯＳトランジスタＭＱ４及びｎＭＯＳトランジスタＭＱ３の動作も同じである。
【００９３】
つまり、出力端子Ｔ３の電圧が本来の電圧値から、例えば、接地電位側に変動し、ノード３に設定されている中間電圧Ｖ３の電圧値を下回ると、コンパレータＣＭＰ３によりｐＭＯＳトランジスタＭＱ４がオンする。ｐＭＯＳトランジスタＭＱ４がオンすると、駆動能力のあるｐＭＯＳトランジスタＭＱ４を介して電源Ｅから電流が供給されることで、出力端子Ｔ３の電位は急峻に本来の電圧値に回復する。
【００９４】
逆に、出力端子Ｔ３の電圧が、ノード４に設定されている基準電圧ＶＨ３の電圧値を超えると、コンパレータＣＭＰ４によりｎＭＯＳトランジスタＭＱ３がオンする。ｎＭＯＳトランジスタＭＱ３がオンすると、駆動能力のあるｎＭＯＳトランジスタＭＱ３を介して電流が引き込まれることで、出力端子Ｔ３の電位は急峻に本来の電圧値に回復する。
【００９５】
ここで、抵抗Ｒａが出力端子Ｔ２とＴ３の間に挿入されていない場合、出力端子Ｔ２の電圧値と出力端子Ｔ３の電圧値とはそれぞれ、電圧変動の許容幅ΔＶで安定しなくなるが、本電源回路５では、抵抗Ｒａが出力端子Ｔ２とＴ３の間に挿入されているので、出力端子Ｔ３から抵抗Ｒａを介して出力端子Ｔ２に電流が流れるため、出力端子Ｔ２の電圧は上昇し、出力端子Ｔ３の電圧値側に変動する一方、出力端子Ｔ３の電圧は下降し、出力端子Ｔ２の電圧値側に変動するようになる。
【００９６】
このような回路構成において、上記抵抗Ｒａの値を小さくしていくと、出力端子Ｔ２から出力される出力電圧Ｖ２’の電圧値は上昇し、ノード２に設定されている中間電圧Ｖ２の電圧値を超えると、ｎＭＯＳトランジスタＭＱ１がオンし、出力電圧Ｖ２’の電圧値をノード２の電圧値に戻そうとする一方、出力端子Ｔ３では、出力電圧Ｖ３’は下降し、ノード３に設定されている中間電圧Ｖ３の電圧値を下回ると、ｐＭＯＳトランジスタＭＱ４がオンし、出力電圧Ｖ３’の電圧値をノード３の電圧値に戻そうとすることになる。
【００９７】
したがって、上記抵抗Ｒａの値が、ｎＭＯＳトランジスタＭＱ１及びｐＭＯＳトランジスタＭＱ４がオンする、もしくはオンする直前の状態になるように設定されていることで、出力電圧Ｖ２’はノード２に設定されている中間電圧Ｖ２の電圧値（もしくはほぼその電圧値）を、出力電圧Ｖ３’はノード３に設定されている中間電圧Ｖ３の電圧値（もしくはほぼその電圧値）を、変動することなく一定の電圧値で出力する（もしくは極微小な変動で出力する）ことになる。
【００９８】
これにより、ノード１〜４及び出力端子Ｔ２・Ｔ３に雑音が乗っても、先述のような許容幅ΔＶ内で振れることはなく、一定（もしくはほぼ一定）の電圧値を出力できる。
【００９９】
また、出力電圧Ｖ２’が下降した場合に、電圧変動の下限値である基準電圧ＶＬ２の電圧値を下回ると、ｐＭＯＳトランジスタＭＱ２がオンする動作、及び出力電圧Ｖ３’が上昇した場合に、電圧変動の上限値である基準電圧ＶＨ３の電圧値を上回ると、ｎＭＯＳトランジスタＭＱ３がオンする動作は、従来技術の図１４の電源回路３７における動作と同じである。
【０１００】
そして、液晶パネル１の画素及び電極の容量の充放電を考えると、上記電源回路５の構成の有意性がより明らかになる。
【０１０１】
即ち、液晶パネル１の電極への印加電圧を前述の図３で見ると、（Ｖ５−Ｖ２）レベル、（Ｖ０−Ｖ３）レベルのように電圧差の大きい部分で、液晶パネル１の画素及び電極の容量の充放電が行われると、駆動用電源Ｖ２となる出力電圧Ｖ２’はＶ５の影響で電圧値は引き上げられる方向に、一方、駆動用電源Ｖ３となる出力電圧Ｖ３’はＶ０の影響により電圧値は引き下げられる方向になる。
【０１０２】
上記説明したような液晶パネル１の画素及電極に容量への充放電による印加電圧の変動傾向を考慮して、上記の電源回路５の構成では、中間電圧Ｖ 2，Ｖ３の電圧値を、駆動用電源Ｖ 2，Ｖ３の目標電圧値（印加電圧値）に設定している。
【０１０３】
これにより、出力電圧Ｖ２’，Ｖ３の電圧値が、先述の充放電により変動（変動し易い側）しても、即対応して駆動能力のあるＭＯＳトランジスタＭＱ１・ＭＱ４がオンすることで急峻、かつ短時間で所定の電圧を回復することができる。また、別の一方の中間電圧値（変動し難い側）で許容幅ΔＶを設定することで、出力電圧の電圧値の変動を適切に設定することになる。
【０１０４】
したがって、本電源回路５の構成を採用し、液晶パネル１へ印加する駆動用電源Ｖ０、Ｖ２、Ｖ３、Ｖ５が所定の値になるように抵抗Ｒ４〜Ｒ８の抵抗比を設定することと、先に説明したように抵抗Ｒａの抵抗値を設定することで、低消費電力型で電圧値変動のない、かつ電圧値変動に対しては急峻に回復する電源回路を提供することができる。
【０１０５】
（実施の形態２）
本発明の実施のその他の形態について図５〜図７に基づいて説明すれば、以下の通りである。なお、説明の便宜上、実施の形態１の図面に示した構成要素と同一の機能を有する構成要素については、同一の符号を付し、その説明を省略する。
【０１０６】
本実施の形態に係る電源回路（電源装置）が搭載される液晶表示装置（表示装置）のブロック図、及び液晶パネル１の各電極への駆動電圧は、前述の図２、図３と同じである。
【０１０７】
図５に、本実施の形態に係る電源回路５Ａの構成を示す。
【０１０８】
実施の形態１の電源回路５（図１参照）では、抵抗Ｒａは固定抵抗であり、抵抗Ｒａの抵抗値は、回路設計時に、ｎＭＯＳトランジスタＭＱ１及びｐＭＯＳトランジスタＭＱ４がオンする、もしくはオンする直前の状態になるように設定されていた。
【０１０９】
抵抗Ｒａの抵抗値を小さくすると、目標電圧値である中間電圧Ｖ２，Ｖ３の電圧値への引き寄せ幅が小さくなるように設定されることで出力電圧Ｖ２’，Ｖ３’の変動が小さくなり、かつ、応答が速くなるが、反対に抵抗値を大きくすると、目標電圧値である中間電圧Ｖ２，Ｖ３の電圧値への引き寄せ幅が大きくなるように設定され、中間電圧Ｖ２，Ｖ３の電圧値と基準電圧ＶＬ２，ＶＨ３の電圧値との間での電圧変動が大きくなると共に、これへの応答の悪さが起きてしまうことから、液晶パネル１の特性や使用状況に応じた最適化が必要となる。
【０１１０】
このため、液晶パネル１の特性や使用状況を考慮して、ＬＳＩ製造後に抵抗Ｒａの値を決められるように、抵抗Ｒａを可変にして抵抗値設定回路１０１を設けたものが本実施の形態の電源回路５Ａである。
【０１１１】
例えば、液晶パネル１の応答特性の良し悪しや、あるいは高品位表示が必要な場合、あるいは、大画面で表示ムラが識別されやすい場合等に応じて、消費電流との兼ね合いで、ＬＳＩ製造後に適切な抵抗Ｒａを設定できると、電源回路ＬＳＩとして汎用性が向上する。
【０１１２】
本電源回路５Ａでは、抵抗Ｒａを可変抵抗Ｒａ’とし、この抵抗値の制御を外部コマンドを抵抗値設定回路１０に入力することで行うものである。
【０１１３】
図６に、抵抗値設定回路１０と可変抵抗Ｒａ’の構成の一例を示す。ここでは、可変抵抗Ｒａ’の値を、４種類可変できる例で説明する。可変抵抗Ｒａ’は複数の直列に接続された抵抗Ｒ１０〜Ｒ１３、及びスイッチＳＷ１〜ＳＷ３から成り、抵抗値設定回路１０はバイアスレジスタ１１とマルチプレクサ１２とから構成されている。ここでは説明を簡単にするため、バイアスレジスタ１１を２ビット構成として説明する。バイアスレジスタ１１は、外部コマンドにより、データＤ１，Ｄ２が書き込まれる。マルチプレクサ１２は、データＤ１，Ｄ２の値により決まるＱ１〜Ｑ４を出力する。図７に、マルチプレクサの真理値表を示す。
【０１１４】
可変抵抗Ｒａ’を構成する抵抗Ｒ１０〜Ｒ１３は、抵抗Ｒａを４分割した抵抗で、それぞれＲａ／４の抵抗値をもつ。スイッチＳＷ１〜ＳＷ３は、マルチプレクサ１２の出力Ｑ２〜Ｑ４が１のとき導通状態となる。マルチプレクサ１２の出力Ｑ２，Ｑ３，Ｑ４によりスイッチＳＷ１〜ＳＷ３がオンされ、導通されることにより、可変抵抗Ｒａ’の抵抗値が変化する。データＤ１，Ｄ２と抵抗値の関係も図７に示す。マルチプレクサ１２の出力Ｑ１は、スイッチＳＷ１〜ＳＷ３の何れにも接続されていない。
【０１１５】
なお、上記マルチプレクサ１２は、簡単な論理回路で構成可能であり、また、スイッチＳＷ１〜ＳＷ３は、ＭＯＳトランジスタやトランスミッションゲートで簡単に実現できる。
【０１１６】
（実施の形態３）
本発明の実施のその他の形態について図８〜図１０に基づいて説明すれば、以下の通りである。なお、説明の便宜上、実施の形態１，２の図面に示した構成要素と同一の機能を有する構成要素については、同一の符号を付し、その説明を省略する。
【０１１７】
本実施の形態に係る電源回路（電源装置）が搭載される液晶表示装置（表示装置）のブロック図、及び液晶パネル１の各電極への駆動電圧は、前述の図２、図３と同じである。
【０１１８】
図８に、本実施の形態に係る電源回路５Ｂの構成を示す。
【０１１９】
本電源回路５Ｂでは、可変抵抗Ｒａ''の抵抗の制御を、抵抗値設定回路２０が、タイミングを見計らって切り替えるものであり、タイミング設定手段を構成するものである。
【０１２０】
図９に、抵抗値設定回路２０と可変抵抗Ｒａ''の構成の一例を示す。ここで、可変抵抗Ｒａ''は、高抵抗値の抵抗Ｒ２０と、低抵抗値の抵抗Ｒ２１が並列して配置され、低抵抗値の抵抗Ｒ２１にはスイッチ回路ＳＷ４が接続された構成である。そして、抵抗値設定回路２０は、上記スイッチ回路ＳＷ４の開閉のタイミングを制御するためのバイアスレジスタ２１とカウンタ２２とから構成されている。
【０１２１】
前述の図２に示したように、本電源回路５Ｂの駆動用電源Ｖ０，Ｖ２，Ｖ３，Ｖ５は、セグメントドライバ３に入力される。また、図３に示したように、セグメントドライバ３から液晶パネル１のセグメント電極Ｘ１〜Ｘｍに出力される液晶駆動電圧は、水平同期信号により切り替わっている。したがって、画素及び電極の容量への充放電による電圧変動は、水平同期信号により出力が切り替わった最初の段階が起りやすく、また、大きくなることがわかる。
【０１２２】
そこで、本電源回路５Ｂでは、水平同期期間Ｈｉの当初（第１の期間）に、スイッチ回路ＳＷ４をオンし、低抵抗な抵抗Ｒ２１を抵抗Ｒ２０と並列接続することにより、可変抵抗Ｒａ''の抵抗値を小さくし、駆動用電源Ｖ２，Ｖ３の電圧安定化を図る。水平同期期間Ｈｉの始め以外（第２の期間）では、スイッチ回路ＳＷ４をオフし、可変抵抗Ｒａ''の抵抗値を大きくし、出力電圧Ｖ２' ，Ｖ3 ' を、目標電圧値である中間電圧Ｖ２，Ｖ３の電圧値にまで引き寄せられる幅を小さくし、可変抵抗Ｒａ''を介してｐＭＯＳトランジスタＭＱ４からｎＭＯＳトランジスタＭＱ１へと流れる電流量を抑えて、消費電力を少なくする。
【０１２３】
カウンタ２２は、バイアスレジスタ２１に書き込まれたデータを、カウント終了データとして設定され、水平同期期間Ｈｉの開始を示す信号２３（例えば、水平同期信号）の入力を受け、クロックをカウントする。
【０１２４】
カウンタ２２は、カウントと同時にカウンタ出力２４を“１”に立ち上げ、バイアスレジスタ２１に書き込まれたデータまでカウントすると、カウンタ出力２４を“０”に立ち下げ、カウントを終了すると共にカウンタ内部をリセットする。カウンタ出力２４によりスイッチ回路ＳＷ４は制御され、カウンタ出力２４が“１”の時、スイッチ回路ＳＷ４は導通し、逆に“０”の時、スイッチ回路ＳＷ４は非導通となる。図１０に、水平同期期間Ｈｉの開始を示す信号２３と、カウンタ出力２４と、可変抵抗Ｒａ''の抵抗値との関係をタイムチャートで示す。
【０１２５】
このような構成により、本電源回路５Ｂでは、水平同期信号が入力された初期は、可変抵抗Ｒａ''は抵抗Ｒ２０と抵抗Ｒ２１とが並列接続された形となるため低抵抗値（抵抗Ｒａとしての機能）となり、その後、水平同期信号が入力されて所定の時間が経過すると可変抵抗Ｒａ''は高抵抗値の抵抗Ｒ２０のみとなるため高抵抗値に変わる。
【０１２６】
なお、上記バイアスレジスタ２１やカウンタ２２、スイッチ回路ＳＷ４は既存の技術で容易に実現できるものである。
【０１２７】
これにより、画素及び電極の容量への充放電を行う際は、可変抵抗Ｒａ''の値を低目に設定することで駆動能力や高速応答を重視し、充放電が終わり駆動電圧レベルを維持するだけのタイミングでは低消費電力を重視して、可変抵抗Ｒａ''を高目に設定することができる。
【０１２８】
（実施の形態４）
本発明の実施のその他の形態について図１１に基づいて説明すれば、以下の通りである。なお、説明の便宜上、実施の形態１，２，３の図面に示した構成要素と同一の機能を有する構成要素については、同一の符号を付し、その説明を省略する。
【０１２９】
本実施の形態に係る電源回路（電源装置）が搭載された液晶表示装置（表示装置）のブロック図、及び液晶パネル１の各電極への駆動電圧は、前述の図２、図３と同じである。
【０１３０】
図１１に、本実施の形態に係る電源回路５Ｃの構成を示す。
【０１３１】
本電源回路５Ｃと、実施の形態３の電源回路５Ｂとの違いは、可変抵抗Ｒａ''が、固定抵抗の抵抗Ｒａと、この固定抵抗の抵抗Ｒａと直列に配置されたスイッチ回路ＳＷ５とで構成されていることである。
【０１３２】
ここで、タイミング設定手段としての機能を有する抵抗値設定回路２０を構成するバイアスレジスタ２１、カウンタ２２は、実施の形態３と同じ動作を行う。
【０１３３】
このような構成では、水平同期信号が入力された初期（第１の期間）は、スイッチ回路ＳＷ５が導通状態であるため、抵抗Ｒａが出力端子Ｔ２・Ｔ３間に接続された形となり、駆動用電源Ｖ２，Ｖ３となる出力電圧Ｖ２’，Ｖ３’が、液晶パネル１の画素及び電極の容量の充放電のため変動しても、即対応して駆動能力のあるトランジスタＭＱ１・ＭＱ４がオンすることで急峻、かつ短時間で所定の電圧値を回復することができる。
【０１３４】
そして、充放電が終わり駆動電圧レベルを維持するだけの期間（第２の期間）では、スイッチ回路ＳＷ５が非導通状態となるため、出力端子Ｔ２とＴ３間は切り離されて、ｐＭＯＳトランジスタＭＱ４からｎＭＯＳトランジスタＭＱ１に流れる電流はなくなり、低消費電力となる。
【０１３５】
このスイッチ回路ＳＷ５の非導通期間は、液晶パネル１の駆動電圧は充放電がなく、駆動電圧を維持するだけであるので、平滑コンデンサＣ２・Ｃ３での保持電圧だけで充分である。
【０１３６】
また、スイッチ回路ＳＷ５の非導通期間は、抵抗Ｒａがないオープン状態となるため、先述のように雑音による出力電圧Ｖ２’，Ｖ３’の電圧変動が起こるが、各出力端子Ｔ０・Ｔ２・Ｔ３・Ｔ５に平滑コンデンサＣ１〜Ｃ４を付加しているため短時間では問題なく、水平同期信号が順次入力され、抵抗Ｒａが断続的に出力端子Ｔ２・Ｔ３間に接続される液晶表示装置では実用上、問題はない。
【０１３７】
なお、本発明は上述の実施の形態１〜４に何ら限定されるものではなく、例えば、可変抵抗Ｒａ’・Ｒａ''を形成する複数の直列抵抗や並列抵抗の数やその値は適時変更しても良いし、スイッチ回路ＳＷ４・ＳＷ５の挿入場所も適宜変更しても良い。
【０１３８】
また、上述の実施の形態１〜４では、駆動用電源Ｖ２，Ｖ３となる中間電圧Ｖ２，Ｖ３に対し、中間電圧Ｖ２にはその下限値ＶＬ２を、中間電圧Ｖ３にはその上限値ＶＨ２を設定し、中間電圧Ｖ２は上限側、中間電圧Ｖ３はその下限側を常に出力するように設定していたが、これは、前述したように、中間電圧Ｖ２は上限側に変動し易く、中間電圧Ｖ３はその下限側に変動し易いためであり、上限側、下限側の何れでも変動し易い方にあわせて設定すればよい。
【０１３９】
以上、説明した通り、これにより、１つの電圧から中間電圧を発生させる手段と、その中間電圧の上限或いは下限を規定する手段を有した分圧回路と、出力段から出力された中間電圧値と分圧回路の中間電圧値を比較し、出力段から出力された中間電圧値を上記上限及び下限内におさえるよう制御する電圧比較回路と、出力段にはさらに駆動能力の大きい電流供給用トランジスタと電流を引き込むトランジスタを有し、出力段から出力された中間電圧値が設定されている上記或いは下限を超えたと電圧比較回路が検知した場合、出力された電圧値を上記上限或いは下限内に回復する方向のトランジスタのみが動作する出力段を備えた電源回路の、低消費電力化と高速応答性に有効である。
【０１４０】
また、１つの電圧から複数の中間電圧を生成し、これら中間電圧を用いて、画素が容量性負荷である表示装置に駆動電圧を供給する電源回路に有効であり、特に携帯用表示装置への適用が有効である。
【０１４１】
【発明の効果】
本発明の電源装置は、以上のように、入力された電圧から中間電圧を発生させる抵抗分圧回路であって、中間電圧として、出力段から出力される出力電圧の目標電圧値が設定された目標電圧と該出力電圧の変動許容幅となる上限値或いは下限値の何れか一方が設定された基準電圧とを発生させる抵抗分圧回路と、出力段から出力される出力電圧の電圧値を上記目標電圧の電圧値と上記基準電圧の電圧値と比較し、出力電圧の電圧値が目標電圧の電圧値と基準電圧の電圧値との間に収まるように制御する電圧比較回路と、出力段に設けられ、上記電圧比較回路の出力にて制御される電流供給手段及び電流引き込み手段であって、上記出力電圧の電圧値が上記目標電圧の電圧値或いは上記基準電圧の電圧値を超えた場合に、出力電圧の電圧値を目標電圧の電圧値と基準電圧の電圧値との間に戻す方向の何れか一方のみが動作する電流供給手段及び電流引き込み手段と、上記電流供給手段或いは電流引き込み手段を動作させて、上記出力電圧の電圧値を上記目標電圧の電圧値或いはその近傍値に引き寄せて定常させる電圧定常手段とを備えている構成である。
【０１４２】
上記の構成により、出力電圧の電圧値は、目標電圧の電圧値と基準電圧の電圧値との間を超えるような変動には、出力段に設けられた電流供給手段或いは電流引き込み手段の何れかの動作にて、急峻に目標電圧の電圧値と基準電圧の電圧値との間に戻されると共に、目標電圧の電圧値と基準電圧の電圧値との間では、電圧定常手段による電流供給手段或いは電流引き込み手段の動作制御で、目標電圧の電圧値或いはその近傍値に強制的に引き寄せられて定常するので、目標電圧の電圧値と基準電圧の電圧値との間で変動することもなく、目標電圧の電圧値或いはその近傍値にて安定したものとなる。
【０１４３】
それゆえ、低消費電力でありながら、変動を少なくして安定した出力電圧にて駆動用電源を供給できると共に、出力電圧の変動においては急峻に定常状態値に回復できる、今後、さらなる液晶表示画面の大型化や高品位化にも、表示品位を低下させることなく対応可能な電源装置となるという効果を奏する。
【０１４４】
また、上記の構成では、出力段のブリーダ抵抗を設けることなく、出力電圧の電圧変動を抑えて安定化できるので、さらなる低消費電力化が可能であると共に、分圧比を出力段のブリーダ抵抗で決定する構成ではないので、内部レジスタを利用したプログラマブルな抵抗値変更を行っても、回路規模が大きくなるようなことがないという効果も併せて奏する。
【０１４５】
そして、上記した本発明の電源装置においては、上記変動許容幅は、上記出力電圧の電圧値が変動し難い側に設定されていることが好ましく、これにより、より電圧変動に強い構成とできるという効果を奏する。
【０１４６】
また、上記した本発明の電源装置においては、予め定めた第１の期間では、上記出力電圧の電圧値を上記目標電圧の電圧値或いはその近傍値にまで引き寄せさせる一方、それ以外の第２の期間では、出力電圧の電圧値の引き寄せを停止するように、上記電圧定常手段を制御するタイミング設定手段をさらに備えた構成とすることもできる。
【０１４７】
これにより、例えば水平同期期間の当初を第１の期間として、充放電により電圧が変動し易い期間は、出力電圧の電圧値を目標電圧の電圧値或いはその近傍値にまで引き寄せさせて、駆動能力を上げると共に、小さな変動においても高速に応答できるようにする一方、水平同期期間の始め以外を第２の期間として、充放電が終わり、電源レベルを維持するだけの期間では、出力電圧の電圧値の引き寄せせを停止するように電圧定常手段を制御して、電力消費の大きい電流供給手段及び電流引き込み手段をオンし難くすることで、消費電力をさらに抑えることができるという効果を併せて奏する。
【０１４８】
また、その場合、上記タイミング設定手段を、上記第２の期間においては、上記電圧定常手段を電源装置本体より切り離す構成とすることもでき、非常に簡単な構成で、消費電力のさらなる低減化が図れるという効果を併せて奏する。
【０１４９】
また、上記した本発明の電源装置においては、上記電圧定常手段は、上記電流供給手段及び電流引き込み手段の出力を、出力段における別の電位の出力に抵抗を介して接続してなる構成とすることが好ましい。
【０１５０】
これにより、上記した作用をなす電圧定常手段を容易に実現でき、かつ、第１の期間と第２の期間とで、出力電圧の電圧値の引き寄せを行う行わない、或いは、電源装置本体より切り離すといった構成を容易に実現できるという効果を併せて奏する。
【０１５１】
さらに、その場合、上記電圧定常手段の抵抗を、外部からの制御信号により変更可能な複数の抵抗値を有した構成とすることが好ましく、これにより、電源回路に接続される表示パネルの特性や使用状況を考慮して、本電源回路製造後に電圧定常手段を構成する上記抵抗の抵抗値を決めることができ、表示パネルの応答特性の良し悪しや、あるいは高品位表示が必要な場合、あるいは、大画面で表示ムラが識別されやすい場合等に応じて、消費電流との兼ね合いで出力電圧の電圧値の引き寄せ幅を設定でき、電源装置としての汎用性が向上するという効果を併せて奏する。
【０１５２】
本発明の表示装置は、以上のように、表示パネルと、該表示パネルを駆動する駆動装置と、該駆動装置に表示パネルを駆動するための駆動用電源を供給する電源装置とを備えた表示装置において、上記電源装置として、上記した本発明の電源装置を備えた構成である。
【０１５３】
上記したように、本発明の電源装置は、低消費電力でありながら、変動を少なくして安定した出力電圧にて駆動用電源を供給できると共に、出力電圧の変動においては急峻に定常状態値に回復可能であり、また、内部レジスタを利用したプログラマブルな抵抗値変更に回路規模を大きくすることなく対応できるものである。
【０１５４】
それゆえ、このような電源装置を備えることで、大表示画面で、表示品位も高く、かつ、低消費電力の表示装置を実現できるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の実施の一形態に係る電源回路の構成を示す回路図である。
【図２】上記電源回路が搭載される液晶表示装置の構成を概略的に示すブロック図である。
【図３】上記液晶表示装置におけるコモンドライバ及びセグメントドライバの出力波形、並びに液晶パネルの画素に印加される電圧波形等を示すタイミングチャートである。
【図４】本発明の前提となる電源回路の構成を示す回路図である。
【図５】本発明の実施のその他の形態に係る電源回路の構成を示す回路図である。
【図６】図５の電源回路における可変抵抗と、抵抗値設定回路の構成を示す回路図である。
【図７】上記抵抗値設定回路の構成するマルチプレクサの真理値表を示す図である。
【図８】本発明の実施のその他の形態に係る電源回路の構成を示す回路図である。
【図９】図８の電源回路における可変抵抗と、抵抗値設定回路の構成を示す回路図である。
【図１０】図９の抵抗値設定回路における、水平同期期間Ｈｉの開始を示す信号２３、カウンタ出力２４、及び可変抵抗の抵抗値の関係をタイムチャートで示す。
【図１１】本発明の実施のその他の形態に係る電源回路の構成を示す回路図である。
【図１２】従来の電源回路の構成を示す回路図である。
【図１３】従来のその他の電源回路の構成を示す回路図である。
【図１４】従来のその他の電源回路の構成を示す回路図である。
【符号の説明】
１ 液晶パネル（表示パネル）
２ コモンドライバ（駆動装置）
３ セグメントドライバ（駆動装置）
５ 電源回路（電源装置）
５Ａ〜５Ｃ 電源回路（電源装置）
Ｒ４〜Ｒ８ 抵抗（抵抗分圧回路）
Ｒａ 抵抗（電圧定常手段）
Ｒａ' ・Ｒａ'' 可変抵抗（電圧定常手段）
ＣＭＰ１〜ＣＭＰ４ コンパレータ（電圧比較回路）
ＭＱ１・ＭＱ３ ｎＭＯＳトランジスタ（電流引き込み手段）
ＭＱ２・ＭＱ４ ｐＭＯＳトランジスタ（電流供給手段）
１０ 抵抗値設定回路
２０ 抵抗値設定回路（タイミング設定手段）
【発明の属する技術分野】
本発明は、例えば液晶表示装置等の表示装置に搭載され、表示画素を駆動する駆動用電源を供給する電源装置、及び該電源装置を搭載した表示装置に関するものである。
【０００２】
【従来の技術】
表示装置の一つである液晶表示装置では、本発明の説明図である図２を参照して説明すると、液晶パネル１のセグメント電極側に、セグメント電極Ｘ１〜Ｘｍを駆動するセグメントドライバ３が配される一方、コモン電極側に、コモン電極Ｙ１〜Ｙｎを駆動するコモンドライバ２が配設されており、これらセグメントドライバ３及びコモンドライバ２に、電源回路（電源装置）５より、駆動用電源Ｖ０，Ｖ２，Ｖ３，Ｖ５が供給され、コモンドライバ３に、電源回路５より、駆動用電源Ｖ０，Ｖ１，Ｖ４，Ｖ５が供給されるようになっている。
【０００３】
従来、駆動用電源Ｖ０〜Ｖ５を供給する上記電源回路５として、次に示すような回路構成が各種提案されている。なお、電源回路５において、セグメントドライバ３に供給する電圧の発生回路も、コモンドライバ２に供給する電圧の発生回路も基本的には同じ構成であるので、ここでは説明を簡単にするため、セグメントドライバ３に供給する電圧の発生回路を例に説明する。
【０００４】
図１２に示す電源回路３５は、抵抗分圧して駆動用電源Ｖ０，Ｖ２，Ｖ３，Ｖ５を出力するものである。３つのブリーダ抵抗Ｒ１０１・Ｒ１０２・Ｒ１０３により電源（ＶＥＥ）−接地（ＧＮＤ）間を分圧して２つの中間電圧を形成し、これを駆動用電源Ｖ２，Ｖ３として出力している。
【０００５】
また、図１３に示す電源回路３６は、出力段を低インピーダンス化するために、図１２の電源回路３５における、抵抗分圧して駆動用電源Ｖ２，Ｖ３を得るラインに、オペアンプＯＰ１及びオペアンプＯＰ２を接続したものである。オペアンプＯＰ１及びオペアンプＯＰ２にてインピーダンス変換を行うことで、分圧して生成された駆動用電源Ｖ２，Ｖ３の電圧が安定する。
【０００６】
これら図１２及び図１３の電源回路３５・３６では、容量負荷である液晶パネルの画素の充放電を行っても、電圧変動を少なくし、駆動用電源Ｖ０，Ｖ２，Ｖ３，Ｖ５の電圧安定化を図るために、ブリーダ抵抗Ｒ１０１〜Ｒ１０３の抵抗値を小さくすることが好ましい。しかしながら、ブリーダ抵抗Ｒ１０１〜Ｒ１０３の抵抗値を小さくすることは、電源回路３５・３６における消費電力の増大を招くこととなる。
【０００７】
また、図１３の電源回路３６においては、オペアンプＯＰ１・ＯＰ２で液晶表示用に充分な給電力を確保しようとした場合、オペアンプ回路内の定電流をある程度大きくしなければならず、このことが低消費電力化の大きな妨げとなる。つまり、定電流源としてオペアンプＯＰ１・ＯＰ２の入力段にある差動対部と出力段の２種類が主にあるが、特に出力段に負荷回路として備えられている定電流源は定電流値を大きくしないと電圧変動への追随がなくなる。
【０００８】
そこで、このような従来構成の不具合を解消するものとして、特開昭５５−１４６４８７号公報には、基本構成として図１２の電源回路３５の構成を採用しながら、低消費電力化を図ってブリーダ抵抗の抵抗値を高くしても、駆動用電源Ｖ０，Ｖ２，Ｖ３，Ｖ５の電圧安定化を図ることのできる電源回路が開示されている。
【０００９】
図１４に、上記公報に記載の構成を採用した電源回路３７を示す。
【００１０】
この電源回路３７は、高電位側を接地電位としている。そのため、ここでは駆動用電源Ｖ０，−Ｖ２，−Ｖ３，−Ｖ５を得るものである。高抵抗値のブリーダ抵抗（以下、単に抵抗とする）Ｒ１０１〜Ｒ１０８にて、駆動用電源−Ｖ２，−Ｖ３として出力する出力電圧を得ると共に、駆動用電源−Ｖ２，−Ｖ３の電圧の許容値を超える変動を検出し、ＭＯＳトランジスタＭＱ１〜ＭＱ４により、この変動を抑えるようになっている。
【００１１】
図１４において、Ｅは電源、ＤＮは電源ノード、ＳＮは接地ノードである。直列抵抗Ｒ１０１〜Ｒ１０３は、電源Ｅの電圧−Ｖ５を３等分して、駆動用電源−Ｖ２，−Ｖ３となる中間電圧を形成する抵抗分圧回路である。抵抗分圧して得られる中間電圧である分圧電圧−Ｖ２，−Ｖ３を中心として、各々の電圧変動の許容幅ΔＶを設定する基準電圧−ＶＨ２，−ＶＬ２，−ＶＨ３，−ＶＬ３を、直列抵抗Ｒ１０４〜Ｒ１０８による分圧回路で形成する。
【００１２】
そして、上記基準電圧−ＶＨ２が反転入力端子に印加される一方、分圧電圧−Ｖ２が非反転入力に印加された電圧比較回路（以下、コンパレータ）ＣＭＰ１と、この出力で制御される、分圧出力点と、電源Ｅの電圧−Ｖ５との間に接続されたｎＭＯＳトランジスタＭＱ１２とを設けて、分圧電圧−Ｖ２の出力電圧の上記基準電圧−ＶＨ２を正方向（接地電位側）に超える変動に対して、ｎＭＯＳトランジスタＭＱ１２をオンさせ、許容幅ΔＶを正方向に超える出力変動を抑える。
【００１３】
一方、上記基準電圧−ＶＬ２が反転入力端子に印加される一方、分圧電圧−Ｖ２が非反転入力端子に印加されたコンパレータＣＭＰ２と、この出力で制御される、分圧出力点と、接地電位Ｖ０との間に接続されたｐＭＯＳトランジスタＭＱ１１とを設けて、上記分圧電圧−Ｖ２の出力電圧における上記基準電圧−ＶＬ２を負方向（電圧−Ｖ５側）に超える変動に対して、ｐＭＯＳトランジスタＭＱ１１をオンさせ、許容幅ΔＶを負方向に超える出力変動を抑える。
【００１４】
出力電圧−Ｖ３の変動に対しても同様の構成により許容値ΔＶを超える変動を防止する。即ち、上記基準電圧−ＶＨ３が反転入力端子に印加される一方、分圧電圧−Ｖ３が非反転入力端子に印加されたコンパレータＣＭＰ３と、この出力で制御される、分圧出力点と、電源Ｅの電圧−Ｖ５との間に接続されたｎＭＯＳトランジスタＭＱ１４とを設けて、上記分圧電圧−Ｖ３の出力電圧における上記基準電圧−ＶＨ３を正方向（接地電位側）に超える変動に対して、ｎＭＯＳトランジスタＭＱ１４をオンさせ、許容幅ΔＶを正方向に超える出力変動を抑える。
【００１５】
一方、上記基準電圧−ＶＬ３が反転入力端子に印加される一方、分圧電圧−Ｖ３が非反転入力端子に印加されたコンパレータＣＭＰ４と、この出力で制御される、分圧出力点と、接地電位Ｖ０との間に接続されたｐＭＯＳトランジスタＭＱ１３とを設けて、上記分圧電圧−Ｖ３の出力電圧における上記基準電圧−ＶＬ３を負方向（電圧−Ｖ５側）に超える変動に対して、ｐＭＯＳトランジスタＭＱ１３をオンさせ、許容幅ΔＶを負方向に超える出力変動を抑える。
【００１６】
これにより、駆動用電源−Ｖ２，−Ｖ３となる分圧電圧−Ｖ２，−Ｖ３の出力電圧の電圧変動が、抵抗Ｒ１０５・Ｒ１０７による電圧降下によって決まる電圧変動の許容幅ΔＶ内に抑えられる。
【００１７】
この電源回路３７では、抵抗Ｒ１０１〜Ｒ１０３及びＲ１０４〜Ｒ１０８の抵抗値を高くして消費電力を抑えることができると共に、出力段に、許容幅△Ｖを超えた電圧変動が発生した場合のみ作動する、電流駆動能力の大きいＭＯＳトランジスタＭＱ１１〜ＭＱ１４を備えたことにより、コンパレータＣＭＰ１〜ＣＭＰ４の出力段の駆動能力も大きくなくて良く、したがって、コンパレータＣＭＰ１〜ＣＭＰ４の中に設置されている定電流源で流す電流値を小さく設定できることから、この電源回路の消費電流も極めて小さくすることができる。
【００１８】
また、ＭＯＳトランジスタＭＱ１１〜ＭＱ１４がそれぞれ、許容幅ΔＶによってオフセット電圧を持ち、同時にＯＮとなることがないので、貫通電流が発生する恐れもない。
【００１９】
その結果、図１４に示す電源回路３７の構成を採用することで、低消費電力で、かつ、その出力電圧も安定な表示装置の電源回路を得ることができる。
【００２０】
【発明が解決しようとする課題】
しかしながら、上記公報に記載されている図１４の電源回路３７の構成であっても、さらなる低消費電力化のために、２つの分圧抵抗回路を形成する抵抗Ｒ１０１〜Ｒ１０３及び抵抗Ｒ１０４〜Ｒ１０８を高抵抗とした場合、分圧電圧−Ｖ２，−Ｖ３の出力電圧の電圧値が目標値に安定するまでに時間がかかるといった問題がある。
【００２１】
つまり、上記の電源回路３７の構成では、駆動用電源−Ｖ２，−Ｖ３の電圧となる分圧電圧−Ｖ２，−Ｖ３を許容幅ΔＶ内に収めるまでの補正は、駆動能力の大きいＭＯＳトランジスタＭＱ１１〜ＭＱ１４により急速に行うことができるが、分圧電圧−Ｖ２，−Ｖ３が許容幅ΔＶ内に入った後、さらに目標電圧値へと収束させるのは抵抗Ｒ１０１〜Ｒ１０３である。これら直列に接続されている各抵抗間から出力される電圧値が目標値である。したがって、これら抵抗Ｒ１０１〜Ｒ１０３の抵抗値が高いと、目標電圧値への収束に時間がかかる。
【００２２】
大型の液晶パネルでは、画素の持つ負荷容量及び電極線の持つ寄生容量が大きくなり、これらへの充放電を急峻に行うために、電源回路には、駆動能力が大きいことが要求される。また、高品位な画質を得るために、電源回路には、駆動用電源の電圧変動が少なく、かつ、変動に対して、急峻に応答することが要求される。そして、電源回路には、低消費電力であることも併せて要求される。
【００２３】
したがって、上記の電源回路３７では、低消費電力であって、出力電圧が安定であっても、出力電圧値を許容幅ΔＶ内の目標値に収束させるのに時間がかかるため、今後、さらなる液晶表示画面の大型化や高品位化には、表示品位の低下が発生し、対応できなくなる。
【００２４】
また、上記の電源回路３７の構成では、分圧抵抗回路として、抵抗Ｒ１０１〜Ｒ１０３と抵抗Ｒ１０４〜Ｒ１０８の２系統を備えているので、１系統の分圧抵抗回路しか備えない構成に比べると、必然的に消費電力が高くなる。
【００２５】
さらに、上記の電源回路３７では、分圧比を、出力段の抵抗Ｒ１０１〜Ｒ１０３で決定しているので、抵抗Ｒ１０１〜Ｒ１０３の抵抗値を変更するには、分圧比を保持した状態で行うことが必要である。そのため、内部レジスタを利用したプログラマブルな抵抗値変更を行う場合、回路規模が大きくなるという問題もある。
【００２６】
本発明は、上記課題に鑑みなされたもので、その目的は、今後、さらなる表示画面の大型化や高品位化にも、表示品位を低下させることなく対応可能な、低消費電力でありながら、変動を少なくして安定した出力電圧にて駆動用電源を供給できると共に、出力電圧の変動においては急峻に定常状態値に回復可能であり、また、内部レジスタを利用したプログラマブルな抵抗値変更に回路規模を大きくすることなく対応できる電源装置、及びそれを備えた表示装置を提供することにある。
【００２７】
【課題を解決するための手段】
本発明の電源装置は、上記課題を解決するために、入力された電圧から中間電圧を発生させる抵抗分圧回路であって、中間電圧として、出力段から出力される出力電圧の目標電圧値が設定された目標電圧と該出力電圧の変動許容幅となる上限値或いは下限値の何れか一方が設定された基準電圧とを発生させる抵抗分圧回路と、出力段から出力される出力電圧の電圧値を上記目標電圧の電圧値と上記基準電圧の電圧値と比較し、出力電圧の電圧値が目標電圧の電圧値と基準電圧の電圧値との間に収まるように制御する電圧比較回路と、出力段に設けられ、上記電圧比較回路の出力にて制御される電流供給手段及び電流引き込み手段であって、上記出力電圧の電圧値が上記目標電圧の電圧値或いは上記基準電圧の電圧値を超えた場合に、出力電圧の電圧値を目標電圧の電圧値と基準電圧の電圧値との間に戻す方向の何れか一方のみが動作する電流供給手段及び電流引き込み手段と、上記電流供給手段或いは電流引き込み手段を動作させて、上記出力電圧の電圧値を上記目標電圧の電圧値或いはその近傍値に引き寄せて定常させる電圧定常手段とを備えていることを特徴としている。
【００２８】
上記の構成では、電圧比較回路にて、出力段から出力される出力電圧の電圧値が上記目標電圧の電圧値と上記基準電圧の電圧値と比較され、出力電圧の電圧値が目標電圧の電圧値と基準電圧の電圧値との間に収まるように制御される。もし、出力電圧の電圧値が大きく変動し、目標電圧の電圧値或いは基準電圧の電圧値を超えてしまうと、電圧比較回路の出力にて制御される、出力段に設けられた電流供給手段或いは電流引き込み手段の何れか、出力電圧の電圧値を目標電圧の電圧値と基準電圧の電圧値との間に戻す方向のものが動作して、逸脱した出力電圧の電圧値を急峻に目標電圧の電圧値と基準電圧の電圧値との間に戻す。
【００２９】
したがって、出力電圧の電圧値は、目標電圧の電圧値と基準電圧の電圧値との間を大きく逸脱することなく推移することとなる。但し、ここまでの構成では、出力電圧の電圧値は、目標電圧の電圧値と基準電圧の電圧値との間の一定値には収束し難く、変動し易いものとなる。なお、その理由等の詳細は、発明の実施の形態の説明において後述する。
【００３０】
本発明の電源装置では、出力電圧の電圧値のこの変動を無くするために、電圧定常手段が設けられている。電圧定常手段は、上記電流供給手段或いは電流引き込み手段を動作させて、電流を供給するか或いは引き込むことで、出力段から出力される出力電圧の電圧値を目標電圧の電圧値或いはその近傍値に引き寄せて定常させる。これにより、出力電圧の電圧値は、目標電圧の電圧値と基準電圧の電圧値との間を変動することなく、目標電圧の電圧値或いはその近傍値に強制的に引き寄せられ、定常させられ、安定化する。
【００３１】
このように、本発明の電源装置の構成により、出力電圧の電圧値は、目標電圧の電圧値或いは基準電圧の電圧値を超えるような変動には、出力段に設けられた電流供給手段或いは電流引き込み手段の何れかの動作にて、急峻に目標電圧の電圧値と基準電圧の電圧値との間に戻されると共に、目標電圧の電圧値と基準電圧の電圧値との間では、電圧定常手段による電流供給手段或いは電流引き込み手段の動作制御で、目標電圧の電圧値或いはその近傍値に強制的に引き寄せられて定常するので、目標電圧の電圧値と基準電圧の電圧値との間で変動することもなく、目標電圧の電圧値或いはその近傍値にて安定したものとなる。
【００３２】
これにより、低消費電力でありながら、変動を少なくして安定した出力電圧にて駆動用電源を供給できると共に、出力電圧の変動においては急峻に定常状態値に回復できる、今後、さらなる液晶表示画面の大型化や高品位化にも、表示品位を低下させることなく対応可能な電源装置となる。
【００３３】
また、上記の構成では、出力段のブリーダ抵抗を設けることなく、出力電圧の電圧変動を抑えて安定化できるので、さらなる低消費電力化が可能であると共に、分圧比を出力段のブリーダ抵抗で決定する構成ではないので、内部レジスタを利用したプログラマブルな抵抗値変更を行っても、回路規模が大きくなるようなことがない。
【００３４】
そして、上記した本発明の電源装置においては、上記変動許容幅は、上記出力電圧の電圧値が変動し難い側に設定されていることが好ましい。
【００３５】
つまり、出力電圧の変動許容幅として上限値或いは下限値の何れか一方が設定されるが、出力電圧の電圧値は、前述したように、電圧定常手段にて、強制的に目標電圧の電圧値或いはその近傍値に引き寄せられるので、変動し易い側をこの定常側とする、逆に言えば、出力値が変動し難い側に変動許容幅を持たせることで、より電圧変動に強い構成とできる。
【００３６】
また、上記した本発明の電源装置においては、予め定めた第１の期間では、上記出力電圧の電圧値を上記目標電圧の電圧値或いはその近傍値にまで引き寄せさせる一方、それ以外の第２の期間では、出力電圧の電圧値の引き寄せを停止するように、上記電圧定常手段を制御するタイミング設定手段をさらに備えた構成とすることもできる。
【００３７】
強制的な引き寄せで出力電圧の電圧値を安定化させないといけないような大きな変動は、電源回路に接続される表示装置における画素及び電極の容量への充放電による電圧変動であり、これは、水平同期信号により出力が切り替わった最初の段階が起りやすく、また、大きくなることがわっている。
【００３８】
そこで、上記のように、タイミング設定手段にて、例えば水平同期期間の当初を第１の期間として、充放電により電圧が変動し易い期間は、出力電圧の電圧値を目標電圧の電圧値或いはその近傍値にまで引き寄せさせて、駆動能力を上げると共に、小さな変動においても高速に応答できるようにする一方、水平同期期間の始め以外を第２の期間として、充放電が終わり、電源レベルを維持するだけの期間では、出力電圧の電圧値の引き寄せを停止するように電圧定常手段を制御して、電力消費の大きい電流供給手段及び電流引き込み手段をオンし難くすることで、消費電力をさらに抑えることができる。
【００３９】
また、その場合、上記タイミング設定手段を、上記第２の期間においては、上記電圧定常手段を電源装置本体より切り離す構成とすることもできる。
【００４０】
電圧定常手段を電源装置より切り離すことで、第２の期間においては、出力電圧の電圧値は目標電圧の電圧値側へは一切引き寄せられない。この場合、雑音による出力電圧の電圧値の変動が起こるが、通常、出力段には平滑コンデンサが付加されるので、第１の期間と第２の期間の周期が短い限り、何ら影響ない。したがって、上記の構成により、非常に簡単な構成で、消費電力のさらなる低減化が図れる。
【００４１】
また、上記した本発明の電源装置においては、上記電圧定常手段は、上記電流供給手段及び電流引き込み手段の出力を、出力段における別の電位の出力に抵抗を介して接続してなる構成とすることが好ましい。
【００４２】
これにより、上記した作用をなす電圧定常手段を容易に実現でき、かつ、第１の期間と第２の期間とで、出力電圧の電圧値の引き寄せ幅を切り替える、或いは、電源装置本体より切り離すといった構成を容易に実現できる。
【００４３】
そして、その場合、上記電圧定常手段の抵抗を、外部からの制御信号により変更可能な複数の抵抗値を有した構成とすることが好ましい。
【００４４】
電圧定常手段を、上記のように抵抗で構成した場合、抵抗の値により出力電圧の電圧値の引き寄せ幅が変化する。抵抗値を小さくすると、目標電圧の電圧値への引き寄せ幅が小さくなるように設定されることで、出力電圧の電圧値の変動が少なくなり、かつ、応答が速くなるが、反対に抵抗値を大きくすると、目標電圧の電圧値への引き寄せ幅が大きくなるように設定され、目標電圧の電圧値と基準電圧の電圧値との間の電圧変動が大きくなると共に、これへの応答の悪さが起きてしまう。
【００４５】
電流供給手段及び電流引き込み手段を動作させて、出力電圧の電圧値を目標電圧の電圧値或いはその近傍値にまで引き寄せ定常させようとした場合、抵抗値を電流供給手段及び電流引き込み手段がオンする、もしくはオンする直前の状態になるように設定することが必要となる。
【００４６】
このため、当該電源回路に接続される表示パネルの特性や使用状況を考慮して、本電源回路製造後に電圧定常手段を構成する上記抵抗の抵抗値を決められるようにすることで、表示パネルの応答特性の良し悪しや、あるいは高品位表示が必要な場合、あるいは、大画面で表示ムラが識別されやすい場合等に応じて、消費電流との兼ね合いで出力電圧の電圧値の引き寄せ幅を設定でき、電源装置としての汎用性が向上する。
【００４７】
このような本発明の電源回路は、表示パネルの駆動用電源を供給するものに特に適しており、本発明の電源回路が搭載される表示装置としては、液晶パネルを備えた液晶表示装置、その他、エレクトロルミネッセンス（ＥＬＰ）を備えたＥＬ表示装置や、プラズマディスプレイパネル（ＰＤＰ）を備えたＰＤ表示装置、液晶パネルとプラズマディスプレイパネルを合体させたプラズマアドレスド液晶パネル（ＰＡＬＣ）を備えた表示装置等がある。また、特に、低消費電力であることから、携帯端末に備えられる携帯用表示装置に適している。
【００４８】
本発明の表示装置は、上記課題を解決するために、表示パネルと、該表示パネルを駆動する駆動装置と、該駆動装置に表示パネルを駆動するための駆動用電源を供給する電源装置とを備えた表示装置において、上記電源装置として、上記した本発明の電源装置を備えたことを特徴としている。
【００４９】
上記したように、本発明の電源装置は、低消費電力でありながら、変動を少なくして安定した出力電圧にて駆動用電源を供給できると共に、出力電圧の変動においては急峻に定常状態値に回復可能であり、また、内部レジスタを利用したプログラマブルな抵抗値変更に回路規模を大きくすることなく対応できるものである。
【００５０】
したがって、このような電源装置を備えることで、大表示画面で、表示品位も高く、かつ、低消費電力の表示装置を実現できる。
【００５１】
【発明の実施の形態】
（実施の形態１）
本発明の実施の一形態について図１〜図４に基づいて説明すれば、以下の通りである。
【００５２】
まず、図２を用いて、本実施の形態に係る電源回路（電源装置）５が搭載される液晶表示装置（表示装置）の一般的な構成について説明する。なお、液晶表示装置において用いられる液晶駆動方式の代表的なものとしては、ＴＦＴを用いた駆動方式や、ＳＴＮ液晶を用いたマトリクス駆動方式等があるが、ここでは、マトリクス駆動方式の事例を挙げて説明する。
【００５３】
図２に示すように、液晶表示装置は、主に、液晶パネル１、コモン側駆動回路（以下、コモンドライバ）２、セグメント側駆動回路（以下、セグメントドライバ）３、コントローラ４、及び電源回路（電源装置）５より構成されている。
【００５４】
液晶パネル１は、液晶層を挟持して対向配置された一対のガラス基板を有しており、一方のガラス基板の液晶層側にセグメント電極Ｘ１〜Ｘｍが形成されると共に、他方のガラス基板の同じく液晶層側に、コモン電極Ｙ１〜Ｙｎが上記セグメント電極Ｘ１〜Ｘｍと直交する形で形成されている。
【００５５】
セグメントドライバ３は、この液晶パネル１のセグメント電極Ｘ１〜Ｘｍを駆動するもので、セグメント電極側に備えられている。また、コモンドライバ２は、この液晶パネル１のコモン電極Ｙ１〜Ｙｎを駆動するもので、コモン電極側に備えられている。
【００５６】
電源回路５は、この液晶パネル１の各電極への印加電圧を発生させるものであって、駆動用電源Ｖ０〜Ｖ５を有しており、その内、駆動用電源Ｖ０，Ｖ２，Ｖ３，Ｖ５は、セグメントドライバ３を介して制御されて液晶パネル１のセグメント電極Ｘ１〜Ｘｍに印加される一方、駆動用電源Ｖ０，Ｖ１，Ｖ４，Ｖ５は、コモンドライバ２を介して制御されて液晶パネル１のコモン電極Ｙ１〜Ｙｎに印加される。セグメント電極Ｘ１〜Ｘｍ及びコモン電極Ｙ１〜Ｙｎに上記電圧が印加されることで、液晶パネル１はパルス幅変調方式による階調表示を行う。
【００５７】
パルス幅変調方式による階調表示では、１水平同期期間（水平同期信号と水平同期信号との間の期間）Ｈｉ内にｍ個のデジタル表示データがセグメントドライバ３内を転送され、水平同期信号によりラッチがかけられ、次の水平同期期間Ｈｉ＋１の間、表示データは固定して出力される。そして、さらに次の水平同期期間Ｈｉ＋２では新たな表示データに変わりラッチされる。ラッチされた表示データは、セグメントドライバ３内の階調デコーダ（図示せず）に入力され、表示データに応じた階調表示パルス幅が選択され、各出力端子から液晶パネル１のセグメント電極Ｘ１〜Ｘｍの各々に出力される。水平同期期間Ｈi 〜Ｈｎに、順次表示データに応じた階調表示パルスを出力して画面の１フレームが構成される。
【００５８】
図３に、液晶パネル１のある画素（Ｘｊ，Ｙｉ）に印加される駆動電圧例を示す。画素Ｘｊに対応するセグメントドライバ３内の階調デコーダで、デジタル表示データに応じた幅の階調表示パルスが、複数の階調表示パルス（例えば、１６階調の場合、Ｔ０〜Ｔ１５）の中から選択され、出力される（階調デコーダ出力ｊ）。そして、選択された階調表示パルスのパルス幅に相当して駆動用電源Ｖ０の電圧値（あるいは、交流化信号により反転した別のフレームでは、駆動用電源Ｖ５の電圧）が、一方、選択された階調表示パルスのパルス幅以外では、駆動用電源Ｖ２の電圧（あるいは、交流化信号により反転した別のフレームでは、駆動用電源Ｖ３の電圧）が、セグメントドライバ３の端子から液晶パネル１の電極Ｘｊに出力される。
【００５９】
一方、コモンドライバ２からは、コモン電極Ｙｉに、走査時には駆動用電源Ｖ５の電圧（あるいは、交流化信号により反転した別のフレームでは、駆動用電源Ｖ０の電圧）が、また、非走査時には駆動用電源Ｖ１の電圧（あるいは、交流化信号により反転した別のフレームでは、駆動用電源Ｖ４の電圧）が出力される。
【００６０】
これにより、液晶パネル１の画素（Ｘｊ，Ｙｉ）には、上記印加電圧が加算された形で印加されることで、画素での実効電圧が変わり、階調表示パルス幅に応じた階調表示がなされる。
【００６１】
コントローラ４は、これらセグメントドライバ３、コモンドライバ２、及び電源回路５を制御するためのもので、外部よりデジタル表示データや、垂直同期信号、水平同期信号等の表示に必要な制御信号６を受けとり、タイミングを調整した上、セグメントドライバ３にはデジタル表示データ、転送クロック、データラッチ信号、水平同期信号、交流化信号等を制御信号７として、一方、コモンドライバ２には水平同期信号、垂直同期信号、交流化信号等の制御信号８を出力する。また、コントローラ４は、電源回路５に対しても、不使用時には電源をカットして低消費電力化を図るためのカット信号等の制御信号９を出力する。
【００６２】
次に、上記電源回路５について説明する前に、本願発明者らが、前述の図１４に示した従来の電源回路３７の有する問題点を解決するものとして始めに提案した、本発明の前提となる電源回路について説明する。
【００６３】
なお、電源回路５は、前述したように、セグメントドライバ３とコモンドライバ２のそれぞれに電圧を供給するものであるが、セグメントドライバ３に供給する電圧の発生回路も、コモンドライバ２に供給する電圧の発生回路も基本的には同じ構成であるので、以下においては、説明を簡単にするために、セグメントドライバ３に供給する電圧の発生回路を例に説明する。
【００６４】
図４に、本発明の前提となる電源回路５’を示す。
【００６５】
この電源回路５’は、前述した図１４の電源回路３７に備えられていた抵抗Ｒ１０１〜Ｒ１０３及び抵抗Ｒ１０４〜Ｒ１０８の２系統の抵抗分圧回路のうち、出力段の抵抗Ｒ１０１〜Ｒ１０３の系統を無くしたものである。
【００６６】
これによれば、出力段の抵抗Ｒ１０１〜Ｒ１０３を無くすることで、抵抗Ｒ１０１〜Ｒ１０３を流れる消費電流分、さらなる低消費電力化が可能であると共に、分圧比を出力段の抵抗Ｒ１０１〜Ｒ１０３で決定する構成ではないので、内部レジスタを利用したプログラマブルな抵抗値変更を行っても、回路規模が大きくなるようなことがない。
【００６７】
ところが、この電源回路５’の場合、出力電圧を目標電圧値へと収束させるための抵抗Ｒ１０１〜Ｒ１０３を除いたため、出力電圧の電圧値が許容幅ΔＶ内に入った後、コンパレータＣＭＰ１〜ＣＭＰ４のみの作動になると、ΔＶ内で変動するだけで、このままでは駆動用電源−Ｖ２，−Ｖ３としての目標電圧値には収束しない。したがって、図４の回路構成では、平滑コンデンサを設けることで目標電圧値に収束させている。
【００６８】
また、この電源回路５’の場合、許容幅ΔＶを超える電圧変動を補正する動作は、電源回路３７と同じであるが、駆動用電源−Ｖ２，−Ｖ３となる出力電圧の電圧値は、出力段で出力電圧の電圧値を決定していたブリーダ抵抗Ｒ１０１〜Ｒ１０３が無くなったため、許容幅ΔＶ内では安定せず、許容幅ΔＶ内での電圧変動が避けられないといった問題がある。
【００６９】
詳細に説明すると、駆動用電源−Ｖ２となる出力電圧は、基準電圧−ＶＨ２と基準電圧−ＶＬ２の間の中間値（コンパレータＣＭＰ１とコンパレータＣＭＰ２の特性が同じであれば、−ＶＬ２＋（△Ｖ／２）では安定せず、ノード１やノード２、もしくは出力電圧に雑音が乗った場合、これにコンパレータＣＭＰ１・ＣＭＰ２が応答するため、基準電圧−ＶＨ２の電圧値か基準電圧−ＶＬ２の電圧値を不安定に上下することになる。そのため、駆動用電源−Ｖ２となる出力電圧は、一定電圧値ではなく、−Ｖ２±（△Ｖ／２）で振れている電圧値を取ることになる。
【００７０】
なお、抵抗Ｒ１０５・Ｒ１０７を小さくすることで、許容幅ΔＶを小さく抑えることができるので、−Ｖ２±（△Ｖ／２）で振れていても、ある程度の変動電圧が許容できる液晶パネルでは使用可能である。しかしながら、前述したように、高品位な画質を得るために、電源回路には、駆動電圧の変動が少ないことも要求されるため、今後、さらなる液晶表示画面の高品位化には対応できない。
【００７１】
また、出力電圧の振れの原因となるコンパレータＣＭＰ１・ＣＭＰ２の入力段への雑音に強くするためには、許容幅△Ｖを大きくとらねばならないが、許容幅△Ｖを大きくとると、コンパレータＣＭＰ１・ＣＭＰ２のみが作動し、許容幅ΔＶ内で変動し続けるため、あまり許容幅ΔＶを大きくすると、平滑コンデンサＣ２・Ｃ３で変動を吸収できなくなってしまい、やはり、今後、さらなる液晶表示画面の大型化や高品位化には対応できないこととなる。
【００７２】
なお、ここでは、駆動用電源−Ｖ２となる出力電圧について述べたが、同じ構成をとる駆動用電源−Ｖ３の出力電圧でも同様のことが起こる。
【００７３】
本実施の形態に係る電源回路５は、この電源回路５’を前提とし、これにおいて、許容幅△Ｖ内での変動を大幅に低減させ、駆動用電源の電圧を安定して供給するものである。
【００７４】
図１に、本実施の形態に係る電源回路５の構成を示す。
【００７５】
本電源回路５における電源電圧の変動に対する補正の動作は、前提となる電源回路５’と同様、前述した図１４の電源回路３７と基本的には同じである。但し、前述した電源回路３７及び電源回路５’では、負電圧の回路構成となっていたが、ここでは、正電圧の回路構成として説明する。
【００７６】
本電源回路５の特徴的構成は、駆動用電源Ｖ２、Ｖ３となる出力電圧Ｖ２’，Ｖ３’の出力端子Ｔ２と出力端子Ｔ３との間に、抵抗値が後述するように設定された、電圧定常手段としての機能を有する抵抗Ｒａが挿入されていることにある。これにより、抵抗分圧回路を構成する各抵抗Ｒ４〜Ｒ８の抵抗比を、電源回路５より出力される各駆動用電源Ｖ０，Ｖ２，Ｖ３，Ｖ５の電圧値が所定の値になるように設定することで、低消費電力であって、出力電圧に電圧値変動もなく、かつ電圧値変動に対しては急峻に回復することが可能となる。
【００７７】
図１において、Ｅは電源、ＤＮは電源ノード、ＳＮは接地ノードである。直列に接続されたブリーダ抵抗（以下、単に抵抗と称する）Ｒ４〜Ｒ８は、電源Ｅの電圧Ｖ５を分割して、出力段から駆動用電源Ｖ２，Ｖ３として出力される出力電圧Ｖ２’，Ｖ３’の目標電圧値を設定する中間電圧（目標電圧）Ｖ２，Ｖ３と、出力電圧Ｖ２’，Ｖ３’の変動許容幅ΔＶを設定する中間電圧ＶＬ２，ＶＨ３とを生成する抵抗分圧回路である。中間電圧ＶＬ２，ＶＨ３は、以下、基準電圧ＶＬ２，ＶＨ３と称する。
【００７８】
分圧比は次式で表される。
【００７９】
【数１】
直列に接続された抵抗Ｒ４〜Ｒ８で分圧された中間電圧Ｖ２から、抵抗Ｒ５による電圧降下した基準電圧ＶＬ２が、ノード１では設定される。この基準電圧ＶＬ２の電圧値が、駆動用電源Ｖ２として出力端子Ｔ２より出力される出力電圧Ｖ２’の許容される電圧変動の下限値（基準電圧）である。
【００８１】
一方、直列に接続された抵抗Ｒ４〜Ｒ８で分圧された中間電圧Ｖ３から、抵抗Ｒ７による電圧降下分を嵩上げした基準電圧ＶＨ３が、ノード４では設定される。この基準電圧ＶＨ３の電圧値が、駆動用電源Ｖ３として出力端子Ｔ３より出力される出力電圧Ｖ３’の許容される電圧変動の上限値となる。
【００８２】
そして、コンパレータ（電圧比較回路）ＣＭＰ１とコンパレータＣＭＰ２の非反転入力端子が接続され、さらにｐＭＯＳトランジスタ（電流供給手段）ＭＱ２のドレインとｎＭＯＳトランジスタ（電流引き込み手段）ＭＱ１のドレインとも接続され、出力端子Ｔ２となる。
【００８３】
ｐＭＯＳトランジスタＭＱ２のソースは、電源Ｅ（電圧はＶ５）からのノードＤＮと接続され、ｎＭＯＳトランジスタＭＱ１のソースは、接地電位のノードＳＮと接続されている。コンパレータＣＭＰ１の出力段はｐＭＯＳトランジスタＭＱ２のゲートと接続され、一方、コンパレータＣＭＰ２の出力段はｎＭＯＳトランジスタＭＱ１のゲートと接続されている。
【００８４】
抵抗Ｒ５と抵抗Ｒ４との接続点であるノード１は、コンパレータＣＭＰ１の反転入力端子と接続され、一方、抵抗Ｒ４の別の端子は接地電位であるノードＳＮに接続されている。抵抗Ｒ５の別の端子と抵抗Ｒ６との接続点であるノード２は、コンパレータＣＭＰ２の反転入力端子に接続されている。
【００８５】
また、コンパレータＣＭＰ３とコンパレータＣＭＰ４との非反転入力端子が接続され、さらにｐＭＯＳトランジスタ（電流供給手段）ＭＱ４のドレインとｎＭＯＳトランジスタ（電流引き込み手段）ＭＱ３のドレインとも接続され、出力端子Ｔ３となる。
【００８６】
ｐＭＯＳトランジスタＭＱ４のソースは、電源ＥからのノードＤＮと接続され、ｎＭＯＳトランジスタＭＱ３のソースは接地電位のノードＳＮと接続されている。コンパレータＣＭＰ３の出力段は、ｐＭＯＳトランジスタＭＱ４のゲートと接続され、一方、コンパレータＣＭＰ４の出力段は、ｎＭＯＳトランジスタＭＱ３のゲートと接続されている。
【００８７】
抵抗Ｒ８と抵抗Ｒ７の接続点であるノード４は、コンパレータＣＭＰ４の反転入力端子と接続され、一方、抵抗Ｒ８の別の端子は電源電位ＥであるノードＤＮに接続されている。抵抗Ｒ７の別の端子と抵抗Ｒ６との接続点であるノード３は、コンパレータＣＭＰ３の反転入力端子に接続されている。
【００８８】
また、各出力端子Ｔ０・Ｔ２・Ｔ３・Ｔ５と接地電位との間には、平滑コンデンサＣ１〜Ｃ４が配置されている。
【００８９】
そして、本電源回路５の特徴である抵抗Ｒａが、出力電圧Ｖ３’，Ｖ４’を出力する前述の出力端子Ｔ２と出力端子Ｔ３との間に挿入された構成となっている。
【００９０】
このような構成を有する本電源回路５において、出力端子Ｔ２の電圧が液晶パネル１の画素を駆動するに当たり、画素及び電極の容量を充放電するために、本来の電圧値から、例えば、接地電位側に電圧値が変動し下限値であるノード１に設定されている基準電圧ＶＬ２の電圧値を下回ると、コンパレータＣＭＰ１によりｐＭＯＳトランジスタＭＱ２がオンする。ｐＭＯＳトランジスタＭＱ２がオンすると、駆動能力のあるｐＭＯＳトランジスタＭＱ２を介して電源Ｅから電流が供給されることで、出力端子Ｔ２の電位は急峻に本来の電圧値に回復する。
【００９１】
逆に、出力端子Ｔ２の電圧が、ノード２に設定されている中間電圧Ｖ２の電圧値を超えると、コンパレータＣＭＰ２によりｎＭＯＳトランジスタＭＱ１がオンする。ｎＭＯＳトランジスタＭＱ１がオンすると、駆動能力のあるｎＭＯＳトランジスタＭＱ１を介して電流が引き込まれることで、出力端子Ｔ２の電位は急峻に本来の電圧値に回復する。
【００９２】
出力端子Ｔ３でのコンパレータＣＭＰ３及びコンパレータＣＭＰ４、ｐＭＯＳトランジスタＭＱ４及びｎＭＯＳトランジスタＭＱ３の動作も同じである。
【００９３】
つまり、出力端子Ｔ３の電圧が本来の電圧値から、例えば、接地電位側に変動し、ノード３に設定されている中間電圧Ｖ３の電圧値を下回ると、コンパレータＣＭＰ３によりｐＭＯＳトランジスタＭＱ４がオンする。ｐＭＯＳトランジスタＭＱ４がオンすると、駆動能力のあるｐＭＯＳトランジスタＭＱ４を介して電源Ｅから電流が供給されることで、出力端子Ｔ３の電位は急峻に本来の電圧値に回復する。
【００９４】
逆に、出力端子Ｔ３の電圧が、ノード４に設定されている基準電圧ＶＨ３の電圧値を超えると、コンパレータＣＭＰ４によりｎＭＯＳトランジスタＭＱ３がオンする。ｎＭＯＳトランジスタＭＱ３がオンすると、駆動能力のあるｎＭＯＳトランジスタＭＱ３を介して電流が引き込まれることで、出力端子Ｔ３の電位は急峻に本来の電圧値に回復する。
【００９５】
ここで、抵抗Ｒａが出力端子Ｔ２とＴ３の間に挿入されていない場合、出力端子Ｔ２の電圧値と出力端子Ｔ３の電圧値とはそれぞれ、電圧変動の許容幅ΔＶで安定しなくなるが、本電源回路５では、抵抗Ｒａが出力端子Ｔ２とＴ３の間に挿入されているので、出力端子Ｔ３から抵抗Ｒａを介して出力端子Ｔ２に電流が流れるため、出力端子Ｔ２の電圧は上昇し、出力端子Ｔ３の電圧値側に変動する一方、出力端子Ｔ３の電圧は下降し、出力端子Ｔ２の電圧値側に変動するようになる。
【００９６】
このような回路構成において、上記抵抗Ｒａの値を小さくしていくと、出力端子Ｔ２から出力される出力電圧Ｖ２’の電圧値は上昇し、ノード２に設定されている中間電圧Ｖ２の電圧値を超えると、ｎＭＯＳトランジスタＭＱ１がオンし、出力電圧Ｖ２’の電圧値をノード２の電圧値に戻そうとする一方、出力端子Ｔ３では、出力電圧Ｖ３’は下降し、ノード３に設定されている中間電圧Ｖ３の電圧値を下回ると、ｐＭＯＳトランジスタＭＱ４がオンし、出力電圧Ｖ３’の電圧値をノード３の電圧値に戻そうとすることになる。
【００９７】
したがって、上記抵抗Ｒａの値が、ｎＭＯＳトランジスタＭＱ１及びｐＭＯＳトランジスタＭＱ４がオンする、もしくはオンする直前の状態になるように設定されていることで、出力電圧Ｖ２’はノード２に設定されている中間電圧Ｖ２の電圧値（もしくはほぼその電圧値）を、出力電圧Ｖ３’はノード３に設定されている中間電圧Ｖ３の電圧値（もしくはほぼその電圧値）を、変動することなく一定の電圧値で出力する（もしくは極微小な変動で出力する）ことになる。
【００９８】
これにより、ノード１〜４及び出力端子Ｔ２・Ｔ３に雑音が乗っても、先述のような許容幅ΔＶ内で振れることはなく、一定（もしくはほぼ一定）の電圧値を出力できる。
【００９９】
また、出力電圧Ｖ２’が下降した場合に、電圧変動の下限値である基準電圧ＶＬ２の電圧値を下回ると、ｐＭＯＳトランジスタＭＱ２がオンする動作、及び出力電圧Ｖ３’が上昇した場合に、電圧変動の上限値である基準電圧ＶＨ３の電圧値を上回ると、ｎＭＯＳトランジスタＭＱ３がオンする動作は、従来技術の図１４の電源回路３７における動作と同じである。
【０１００】
そして、液晶パネル１の画素及び電極の容量の充放電を考えると、上記電源回路５の構成の有意性がより明らかになる。
【０１０１】
即ち、液晶パネル１の電極への印加電圧を前述の図３で見ると、（Ｖ５−Ｖ２）レベル、（Ｖ０−Ｖ３）レベルのように電圧差の大きい部分で、液晶パネル１の画素及び電極の容量の充放電が行われると、駆動用電源Ｖ２となる出力電圧Ｖ２’はＶ５の影響で電圧値は引き上げられる方向に、一方、駆動用電源Ｖ３となる出力電圧Ｖ３’はＶ０の影響により電圧値は引き下げられる方向になる。
【０１０２】
上記説明したような液晶パネル１の画素及電極に容量への充放電による印加電圧の変動傾向を考慮して、上記の電源回路５の構成では、中間電圧Ｖ 2，Ｖ３の電圧値を、駆動用電源Ｖ 2，Ｖ３の目標電圧値（印加電圧値）に設定している。
【０１０３】
これにより、出力電圧Ｖ２’，Ｖ３の電圧値が、先述の充放電により変動（変動し易い側）しても、即対応して駆動能力のあるＭＯＳトランジスタＭＱ１・ＭＱ４がオンすることで急峻、かつ短時間で所定の電圧を回復することができる。また、別の一方の中間電圧値（変動し難い側）で許容幅ΔＶを設定することで、出力電圧の電圧値の変動を適切に設定することになる。
【０１０４】
したがって、本電源回路５の構成を採用し、液晶パネル１へ印加する駆動用電源Ｖ０、Ｖ２、Ｖ３、Ｖ５が所定の値になるように抵抗Ｒ４〜Ｒ８の抵抗比を設定することと、先に説明したように抵抗Ｒａの抵抗値を設定することで、低消費電力型で電圧値変動のない、かつ電圧値変動に対しては急峻に回復する電源回路を提供することができる。
【０１０５】
（実施の形態２）
本発明の実施のその他の形態について図５〜図７に基づいて説明すれば、以下の通りである。なお、説明の便宜上、実施の形態１の図面に示した構成要素と同一の機能を有する構成要素については、同一の符号を付し、その説明を省略する。
【０１０６】
本実施の形態に係る電源回路（電源装置）が搭載される液晶表示装置（表示装置）のブロック図、及び液晶パネル１の各電極への駆動電圧は、前述の図２、図３と同じである。
【０１０７】
図５に、本実施の形態に係る電源回路５Ａの構成を示す。
【０１０８】
実施の形態１の電源回路５（図１参照）では、抵抗Ｒａは固定抵抗であり、抵抗Ｒａの抵抗値は、回路設計時に、ｎＭＯＳトランジスタＭＱ１及びｐＭＯＳトランジスタＭＱ４がオンする、もしくはオンする直前の状態になるように設定されていた。
【０１０９】
抵抗Ｒａの抵抗値を小さくすると、目標電圧値である中間電圧Ｖ２，Ｖ３の電圧値への引き寄せ幅が小さくなるように設定されることで出力電圧Ｖ２’，Ｖ３’の変動が小さくなり、かつ、応答が速くなるが、反対に抵抗値を大きくすると、目標電圧値である中間電圧Ｖ２，Ｖ３の電圧値への引き寄せ幅が大きくなるように設定され、中間電圧Ｖ２，Ｖ３の電圧値と基準電圧ＶＬ２，ＶＨ３の電圧値との間での電圧変動が大きくなると共に、これへの応答の悪さが起きてしまうことから、液晶パネル１の特性や使用状況に応じた最適化が必要となる。
【０１１０】
このため、液晶パネル１の特性や使用状況を考慮して、ＬＳＩ製造後に抵抗Ｒａの値を決められるように、抵抗Ｒａを可変にして抵抗値設定回路１０１を設けたものが本実施の形態の電源回路５Ａである。
【０１１１】
例えば、液晶パネル１の応答特性の良し悪しや、あるいは高品位表示が必要な場合、あるいは、大画面で表示ムラが識別されやすい場合等に応じて、消費電流との兼ね合いで、ＬＳＩ製造後に適切な抵抗Ｒａを設定できると、電源回路ＬＳＩとして汎用性が向上する。
【０１１２】
本電源回路５Ａでは、抵抗Ｒａを可変抵抗Ｒａ’とし、この抵抗値の制御を外部コマンドを抵抗値設定回路１０に入力することで行うものである。
【０１１３】
図６に、抵抗値設定回路１０と可変抵抗Ｒａ’の構成の一例を示す。ここでは、可変抵抗Ｒａ’の値を、４種類可変できる例で説明する。可変抵抗Ｒａ’は複数の直列に接続された抵抗Ｒ１０〜Ｒ１３、及びスイッチＳＷ１〜ＳＷ３から成り、抵抗値設定回路１０はバイアスレジスタ１１とマルチプレクサ１２とから構成されている。ここでは説明を簡単にするため、バイアスレジスタ１１を２ビット構成として説明する。バイアスレジスタ１１は、外部コマンドにより、データＤ１，Ｄ２が書き込まれる。マルチプレクサ１２は、データＤ１，Ｄ２の値により決まるＱ１〜Ｑ４を出力する。図７に、マルチプレクサの真理値表を示す。
【０１１４】
可変抵抗Ｒａ’を構成する抵抗Ｒ１０〜Ｒ１３は、抵抗Ｒａを４分割した抵抗で、それぞれＲａ／４の抵抗値をもつ。スイッチＳＷ１〜ＳＷ３は、マルチプレクサ１２の出力Ｑ２〜Ｑ４が１のとき導通状態となる。マルチプレクサ１２の出力Ｑ２，Ｑ３，Ｑ４によりスイッチＳＷ１〜ＳＷ３がオンされ、導通されることにより、可変抵抗Ｒａ’の抵抗値が変化する。データＤ１，Ｄ２と抵抗値の関係も図７に示す。マルチプレクサ１２の出力Ｑ１は、スイッチＳＷ１〜ＳＷ３の何れにも接続されていない。
【０１１５】
なお、上記マルチプレクサ１２は、簡単な論理回路で構成可能であり、また、スイッチＳＷ１〜ＳＷ３は、ＭＯＳトランジスタやトランスミッションゲートで簡単に実現できる。
【０１１６】
（実施の形態３）
本発明の実施のその他の形態について図８〜図１０に基づいて説明すれば、以下の通りである。なお、説明の便宜上、実施の形態１，２の図面に示した構成要素と同一の機能を有する構成要素については、同一の符号を付し、その説明を省略する。
【０１１７】
本実施の形態に係る電源回路（電源装置）が搭載される液晶表示装置（表示装置）のブロック図、及び液晶パネル１の各電極への駆動電圧は、前述の図２、図３と同じである。
【０１１８】
図８に、本実施の形態に係る電源回路５Ｂの構成を示す。
【０１１９】
本電源回路５Ｂでは、可変抵抗Ｒａ''の抵抗の制御を、抵抗値設定回路２０が、タイミングを見計らって切り替えるものであり、タイミング設定手段を構成するものである。
【０１２０】
図９に、抵抗値設定回路２０と可変抵抗Ｒａ''の構成の一例を示す。ここで、可変抵抗Ｒａ''は、高抵抗値の抵抗Ｒ２０と、低抵抗値の抵抗Ｒ２１が並列して配置され、低抵抗値の抵抗Ｒ２１にはスイッチ回路ＳＷ４が接続された構成である。そして、抵抗値設定回路２０は、上記スイッチ回路ＳＷ４の開閉のタイミングを制御するためのバイアスレジスタ２１とカウンタ２２とから構成されている。
【０１２１】
前述の図２に示したように、本電源回路５Ｂの駆動用電源Ｖ０，Ｖ２，Ｖ３，Ｖ５は、セグメントドライバ３に入力される。また、図３に示したように、セグメントドライバ３から液晶パネル１のセグメント電極Ｘ１〜Ｘｍに出力される液晶駆動電圧は、水平同期信号により切り替わっている。したがって、画素及び電極の容量への充放電による電圧変動は、水平同期信号により出力が切り替わった最初の段階が起りやすく、また、大きくなることがわかる。
【０１２２】
そこで、本電源回路５Ｂでは、水平同期期間Ｈｉの当初（第１の期間）に、スイッチ回路ＳＷ４をオンし、低抵抗な抵抗Ｒ２１を抵抗Ｒ２０と並列接続することにより、可変抵抗Ｒａ''の抵抗値を小さくし、駆動用電源Ｖ２，Ｖ３の電圧安定化を図る。水平同期期間Ｈｉの始め以外（第２の期間）では、スイッチ回路ＳＷ４をオフし、可変抵抗Ｒａ''の抵抗値を大きくし、出力電圧Ｖ２' ，Ｖ3 ' を、目標電圧値である中間電圧Ｖ２，Ｖ３の電圧値にまで引き寄せられる幅を小さくし、可変抵抗Ｒａ''を介してｐＭＯＳトランジスタＭＱ４からｎＭＯＳトランジスタＭＱ１へと流れる電流量を抑えて、消費電力を少なくする。
【０１２３】
カウンタ２２は、バイアスレジスタ２１に書き込まれたデータを、カウント終了データとして設定され、水平同期期間Ｈｉの開始を示す信号２３（例えば、水平同期信号）の入力を受け、クロックをカウントする。
【０１２４】
カウンタ２２は、カウントと同時にカウンタ出力２４を“１”に立ち上げ、バイアスレジスタ２１に書き込まれたデータまでカウントすると、カウンタ出力２４を“０”に立ち下げ、カウントを終了すると共にカウンタ内部をリセットする。カウンタ出力２４によりスイッチ回路ＳＷ４は制御され、カウンタ出力２４が“１”の時、スイッチ回路ＳＷ４は導通し、逆に“０”の時、スイッチ回路ＳＷ４は非導通となる。図１０に、水平同期期間Ｈｉの開始を示す信号２３と、カウンタ出力２４と、可変抵抗Ｒａ''の抵抗値との関係をタイムチャートで示す。
【０１２５】
このような構成により、本電源回路５Ｂでは、水平同期信号が入力された初期は、可変抵抗Ｒａ''は抵抗Ｒ２０と抵抗Ｒ２１とが並列接続された形となるため低抵抗値（抵抗Ｒａとしての機能）となり、その後、水平同期信号が入力されて所定の時間が経過すると可変抵抗Ｒａ''は高抵抗値の抵抗Ｒ２０のみとなるため高抵抗値に変わる。
【０１２６】
なお、上記バイアスレジスタ２１やカウンタ２２、スイッチ回路ＳＷ４は既存の技術で容易に実現できるものである。
【０１２７】
これにより、画素及び電極の容量への充放電を行う際は、可変抵抗Ｒａ''の値を低目に設定することで駆動能力や高速応答を重視し、充放電が終わり駆動電圧レベルを維持するだけのタイミングでは低消費電力を重視して、可変抵抗Ｒａ''を高目に設定することができる。
【０１２８】
（実施の形態４）
本発明の実施のその他の形態について図１１に基づいて説明すれば、以下の通りである。なお、説明の便宜上、実施の形態１，２，３の図面に示した構成要素と同一の機能を有する構成要素については、同一の符号を付し、その説明を省略する。
【０１２９】
本実施の形態に係る電源回路（電源装置）が搭載された液晶表示装置（表示装置）のブロック図、及び液晶パネル１の各電極への駆動電圧は、前述の図２、図３と同じである。
【０１３０】
図１１に、本実施の形態に係る電源回路５Ｃの構成を示す。
【０１３１】
本電源回路５Ｃと、実施の形態３の電源回路５Ｂとの違いは、可変抵抗Ｒａ''が、固定抵抗の抵抗Ｒａと、この固定抵抗の抵抗Ｒａと直列に配置されたスイッチ回路ＳＷ５とで構成されていることである。
【０１３２】
ここで、タイミング設定手段としての機能を有する抵抗値設定回路２０を構成するバイアスレジスタ２１、カウンタ２２は、実施の形態３と同じ動作を行う。
【０１３３】
このような構成では、水平同期信号が入力された初期（第１の期間）は、スイッチ回路ＳＷ５が導通状態であるため、抵抗Ｒａが出力端子Ｔ２・Ｔ３間に接続された形となり、駆動用電源Ｖ２，Ｖ３となる出力電圧Ｖ２’，Ｖ３’が、液晶パネル１の画素及び電極の容量の充放電のため変動しても、即対応して駆動能力のあるトランジスタＭＱ１・ＭＱ４がオンすることで急峻、かつ短時間で所定の電圧値を回復することができる。
【０１３４】
そして、充放電が終わり駆動電圧レベルを維持するだけの期間（第２の期間）では、スイッチ回路ＳＷ５が非導通状態となるため、出力端子Ｔ２とＴ３間は切り離されて、ｐＭＯＳトランジスタＭＱ４からｎＭＯＳトランジスタＭＱ１に流れる電流はなくなり、低消費電力となる。
【０１３５】
このスイッチ回路ＳＷ５の非導通期間は、液晶パネル１の駆動電圧は充放電がなく、駆動電圧を維持するだけであるので、平滑コンデンサＣ２・Ｃ３での保持電圧だけで充分である。
【０１３６】
また、スイッチ回路ＳＷ５の非導通期間は、抵抗Ｒａがないオープン状態となるため、先述のように雑音による出力電圧Ｖ２’，Ｖ３’の電圧変動が起こるが、各出力端子Ｔ０・Ｔ２・Ｔ３・Ｔ５に平滑コンデンサＣ１〜Ｃ４を付加しているため短時間では問題なく、水平同期信号が順次入力され、抵抗Ｒａが断続的に出力端子Ｔ２・Ｔ３間に接続される液晶表示装置では実用上、問題はない。
【０１３７】
なお、本発明は上述の実施の形態１〜４に何ら限定されるものではなく、例えば、可変抵抗Ｒａ’・Ｒａ''を形成する複数の直列抵抗や並列抵抗の数やその値は適時変更しても良いし、スイッチ回路ＳＷ４・ＳＷ５の挿入場所も適宜変更しても良い。
【０１３８】
また、上述の実施の形態１〜４では、駆動用電源Ｖ２，Ｖ３となる中間電圧Ｖ２，Ｖ３に対し、中間電圧Ｖ２にはその下限値ＶＬ２を、中間電圧Ｖ３にはその上限値ＶＨ２を設定し、中間電圧Ｖ２は上限側、中間電圧Ｖ３はその下限側を常に出力するように設定していたが、これは、前述したように、中間電圧Ｖ２は上限側に変動し易く、中間電圧Ｖ３はその下限側に変動し易いためであり、上限側、下限側の何れでも変動し易い方にあわせて設定すればよい。
【０１３９】
以上、説明した通り、これにより、１つの電圧から中間電圧を発生させる手段と、その中間電圧の上限或いは下限を規定する手段を有した分圧回路と、出力段から出力された中間電圧値と分圧回路の中間電圧値を比較し、出力段から出力された中間電圧値を上記上限及び下限内におさえるよう制御する電圧比較回路と、出力段にはさらに駆動能力の大きい電流供給用トランジスタと電流を引き込むトランジスタを有し、出力段から出力された中間電圧値が設定されている上記或いは下限を超えたと電圧比較回路が検知した場合、出力された電圧値を上記上限或いは下限内に回復する方向のトランジスタのみが動作する出力段を備えた電源回路の、低消費電力化と高速応答性に有効である。
【０１４０】
また、１つの電圧から複数の中間電圧を生成し、これら中間電圧を用いて、画素が容量性負荷である表示装置に駆動電圧を供給する電源回路に有効であり、特に携帯用表示装置への適用が有効である。
【０１４１】
【発明の効果】
本発明の電源装置は、以上のように、入力された電圧から中間電圧を発生させる抵抗分圧回路であって、中間電圧として、出力段から出力される出力電圧の目標電圧値が設定された目標電圧と該出力電圧の変動許容幅となる上限値或いは下限値の何れか一方が設定された基準電圧とを発生させる抵抗分圧回路と、出力段から出力される出力電圧の電圧値を上記目標電圧の電圧値と上記基準電圧の電圧値と比較し、出力電圧の電圧値が目標電圧の電圧値と基準電圧の電圧値との間に収まるように制御する電圧比較回路と、出力段に設けられ、上記電圧比較回路の出力にて制御される電流供給手段及び電流引き込み手段であって、上記出力電圧の電圧値が上記目標電圧の電圧値或いは上記基準電圧の電圧値を超えた場合に、出力電圧の電圧値を目標電圧の電圧値と基準電圧の電圧値との間に戻す方向の何れか一方のみが動作する電流供給手段及び電流引き込み手段と、上記電流供給手段或いは電流引き込み手段を動作させて、上記出力電圧の電圧値を上記目標電圧の電圧値或いはその近傍値に引き寄せて定常させる電圧定常手段とを備えている構成である。
【０１４２】
上記の構成により、出力電圧の電圧値は、目標電圧の電圧値と基準電圧の電圧値との間を超えるような変動には、出力段に設けられた電流供給手段或いは電流引き込み手段の何れかの動作にて、急峻に目標電圧の電圧値と基準電圧の電圧値との間に戻されると共に、目標電圧の電圧値と基準電圧の電圧値との間では、電圧定常手段による電流供給手段或いは電流引き込み手段の動作制御で、目標電圧の電圧値或いはその近傍値に強制的に引き寄せられて定常するので、目標電圧の電圧値と基準電圧の電圧値との間で変動することもなく、目標電圧の電圧値或いはその近傍値にて安定したものとなる。
【０１４３】
それゆえ、低消費電力でありながら、変動を少なくして安定した出力電圧にて駆動用電源を供給できると共に、出力電圧の変動においては急峻に定常状態値に回復できる、今後、さらなる液晶表示画面の大型化や高品位化にも、表示品位を低下させることなく対応可能な電源装置となるという効果を奏する。
【０１４４】
また、上記の構成では、出力段のブリーダ抵抗を設けることなく、出力電圧の電圧変動を抑えて安定化できるので、さらなる低消費電力化が可能であると共に、分圧比を出力段のブリーダ抵抗で決定する構成ではないので、内部レジスタを利用したプログラマブルな抵抗値変更を行っても、回路規模が大きくなるようなことがないという効果も併せて奏する。
【０１４５】
そして、上記した本発明の電源装置においては、上記変動許容幅は、上記出力電圧の電圧値が変動し難い側に設定されていることが好ましく、これにより、より電圧変動に強い構成とできるという効果を奏する。
【０１４６】
また、上記した本発明の電源装置においては、予め定めた第１の期間では、上記出力電圧の電圧値を上記目標電圧の電圧値或いはその近傍値にまで引き寄せさせる一方、それ以外の第２の期間では、出力電圧の電圧値の引き寄せを停止するように、上記電圧定常手段を制御するタイミング設定手段をさらに備えた構成とすることもできる。
【０１４７】
これにより、例えば水平同期期間の当初を第１の期間として、充放電により電圧が変動し易い期間は、出力電圧の電圧値を目標電圧の電圧値或いはその近傍値にまで引き寄せさせて、駆動能力を上げると共に、小さな変動においても高速に応答できるようにする一方、水平同期期間の始め以外を第２の期間として、充放電が終わり、電源レベルを維持するだけの期間では、出力電圧の電圧値の引き寄せせを停止するように電圧定常手段を制御して、電力消費の大きい電流供給手段及び電流引き込み手段をオンし難くすることで、消費電力をさらに抑えることができるという効果を併せて奏する。
【０１４８】
また、その場合、上記タイミング設定手段を、上記第２の期間においては、上記電圧定常手段を電源装置本体より切り離す構成とすることもでき、非常に簡単な構成で、消費電力のさらなる低減化が図れるという効果を併せて奏する。
【０１４９】
また、上記した本発明の電源装置においては、上記電圧定常手段は、上記電流供給手段及び電流引き込み手段の出力を、出力段における別の電位の出力に抵抗を介して接続してなる構成とすることが好ましい。
【０１５０】
これにより、上記した作用をなす電圧定常手段を容易に実現でき、かつ、第１の期間と第２の期間とで、出力電圧の電圧値の引き寄せを行う行わない、或いは、電源装置本体より切り離すといった構成を容易に実現できるという効果を併せて奏する。
【０１５１】
さらに、その場合、上記電圧定常手段の抵抗を、外部からの制御信号により変更可能な複数の抵抗値を有した構成とすることが好ましく、これにより、電源回路に接続される表示パネルの特性や使用状況を考慮して、本電源回路製造後に電圧定常手段を構成する上記抵抗の抵抗値を決めることができ、表示パネルの応答特性の良し悪しや、あるいは高品位表示が必要な場合、あるいは、大画面で表示ムラが識別されやすい場合等に応じて、消費電流との兼ね合いで出力電圧の電圧値の引き寄せ幅を設定でき、電源装置としての汎用性が向上するという効果を併せて奏する。
【０１５２】
本発明の表示装置は、以上のように、表示パネルと、該表示パネルを駆動する駆動装置と、該駆動装置に表示パネルを駆動するための駆動用電源を供給する電源装置とを備えた表示装置において、上記電源装置として、上記した本発明の電源装置を備えた構成である。
【０１５３】
上記したように、本発明の電源装置は、低消費電力でありながら、変動を少なくして安定した出力電圧にて駆動用電源を供給できると共に、出力電圧の変動においては急峻に定常状態値に回復可能であり、また、内部レジスタを利用したプログラマブルな抵抗値変更に回路規模を大きくすることなく対応できるものである。
【０１５４】
それゆえ、このような電源装置を備えることで、大表示画面で、表示品位も高く、かつ、低消費電力の表示装置を実現できるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の実施の一形態に係る電源回路の構成を示す回路図である。
【図２】上記電源回路が搭載される液晶表示装置の構成を概略的に示すブロック図である。
【図３】上記液晶表示装置におけるコモンドライバ及びセグメントドライバの出力波形、並びに液晶パネルの画素に印加される電圧波形等を示すタイミングチャートである。
【図４】本発明の前提となる電源回路の構成を示す回路図である。
【図５】本発明の実施のその他の形態に係る電源回路の構成を示す回路図である。
【図６】図５の電源回路における可変抵抗と、抵抗値設定回路の構成を示す回路図である。
【図７】上記抵抗値設定回路の構成するマルチプレクサの真理値表を示す図である。
【図８】本発明の実施のその他の形態に係る電源回路の構成を示す回路図である。
【図９】図８の電源回路における可変抵抗と、抵抗値設定回路の構成を示す回路図である。
【図１０】図９の抵抗値設定回路における、水平同期期間Ｈｉの開始を示す信号２３、カウンタ出力２４、及び可変抵抗の抵抗値の関係をタイムチャートで示す。
【図１１】本発明の実施のその他の形態に係る電源回路の構成を示す回路図である。
【図１２】従来の電源回路の構成を示す回路図である。
【図１３】従来のその他の電源回路の構成を示す回路図である。
【図１４】従来のその他の電源回路の構成を示す回路図である。
【符号の説明】
１ 液晶パネル（表示パネル）
２ コモンドライバ（駆動装置）
３ セグメントドライバ（駆動装置）
５ 電源回路（電源装置）
５Ａ〜５Ｃ 電源回路（電源装置）
Ｒ４〜Ｒ８ 抵抗（抵抗分圧回路）
Ｒａ 抵抗（電圧定常手段）
Ｒａ' ・Ｒａ'' 可変抵抗（電圧定常手段）
ＣＭＰ１〜ＣＭＰ４ コンパレータ（電圧比較回路）
ＭＱ１・ＭＱ３ ｎＭＯＳトランジスタ（電流引き込み手段）
ＭＱ２・ＭＱ４ ｐＭＯＳトランジスタ（電流供給手段）
１０ 抵抗値設定回路
２０ 抵抗値設定回路（タイミング設定手段）
Claims (7)
- 入力された電圧から中間電圧を発生させる抵抗分圧回路であって、中間電圧として、出力段から出力される出力電圧の目標電圧値が設定された目標電圧と該出力電圧の変動許容幅となる上限値或いは下限値の何れか一方が設定された基準電圧とを発生させる抵抗分圧回路と、
上記出力電圧の電圧値を上記目標電圧の電圧値及び上記基準電圧の電圧値と比較する電圧比較回路と、
上記出力段に設けられ、上記電圧比較回路の出力にて制御される電流供給手段及び電流引き込み手段であって、上記出力電圧の電圧値が上記目標電圧の電圧値或いは上記基準電圧の電圧値を超えた場合に、上記出力電圧の電圧値を上記目標電圧の電圧値と上記基準電圧の電圧値との間に戻す方向の何れか一方のみが動作する電流供給手段及び電流引き込み手段と、
上記電流供給手段及び電流引き込み手段を、上記目標電圧に対して上記基準電圧側とは反対側に配された別の出力段に抵抗を介して接続してなり、上記電流供給手段及び電流引き込み手段のうちの上記出力電圧の電圧値が上記目標電圧の電圧値を超えた場合に動作する方を動作させて上記出力電圧を上記目標電圧或いはその近傍値に引き寄せて定常させる電圧定常手段とを備えたことを特徴とする表示装置に搭載される電源装置。 - 上記変動許容幅は、上記出力電圧の電圧値が変動し難い側に設定されていることを特徴とする請求項１に記載の表示装置に搭載される電源装置。
- 入力された電圧から中間電圧を発生させる抵抗分圧回路であって、中間電圧として、低電圧側から順に、第１出力段から出力される第１出力電圧の変動許容幅の下限値が設定された第１基準電圧、上記第１出力電圧の目標電圧値が設定された第１目標電圧、第２出力段から出力される第２出力電圧の目標電圧値が設定された第２目標電圧、及び上記第２出力電圧の変動許容幅の上限値が設定された第２基準電圧を発生させる抵抗分圧回路と、
上記第１出力電圧の電圧値を上記第１目標電圧の電圧値及び上記第１基準電圧の電圧値と比較する第１電圧比較回路と、
上記第２出力電圧の電圧値を上記第２目標電圧の電圧値及び上記第２基準電圧の電圧値と比較する第２電圧比較回路と、
上記第１出力段に設けられた、上記第１電圧比較回路の出力にて制御される第１の電流供給手段及び電流引き込み手段であって、上記第１出力電圧の電圧値が上記第１目標電圧の電圧値或いは上記第１基準電圧の電圧値を超えた場合に、上記第１出力電圧の電圧値を上記第１目標電圧の電圧値と上記第１基準電圧の電圧値との間に戻す方向の何れか一方のみが動作する第１の電流供給手段及び電流引き込み手段と、
上記第２出力段に設けられた、上記第２電圧比較回路の出力にて制御される第２の電流供給手段及び電流引き込み手段であって、上記第２出力電圧の電圧値が上記第２目標電圧の電圧値或いは上記第２基準電圧の電圧値を超えた場合に、上記第２出力電圧の電圧値を上記第２目標電圧の電圧値と上記第２基準電圧の電圧値との間に戻す方向の何れか一方のみが動作する第２の電流供給手段及び電流引き込み手段と、
上記第１出力段と第２出力段との間に挿入された抵抗を有し、第１の電流供給手段及び電流引き込み手段のうちの第１出力電圧の電圧値が上記第１目標電圧の電圧値を超えた場合に動作する方と、第２の電流供給手段及び電流引き込み手段のうちの第２出力電圧の電圧値が上記第２目標電圧の電圧値を超えた場合に動作する方とを動作させて、上記第１出力電圧の電圧値を上記第１目標電圧の電圧値或いはその近傍値に、上記第２出力電圧の電圧値を上記第２目標電圧の電圧値或いはその近傍値に、引き寄せて定常させる電圧定常手段とを備えたことを特徴とする表示装置に搭載される電源装置。 - 上記電圧定常手段を予め定めた第１の期間では上記引き寄せを行う一方、それ以外の第 ２の期間では上記引き寄せを停止するように制御するタイミング設定手段を備えていることを特徴とする請求項１〜３の何れか１項に記載の表示装置に搭載される電源装置。
- 上記タイミング設定手段は、上記第２の期間においては上記電圧定常手段を電源装置本体より切り離すことを特徴とする請求項４に記載の表示装置に搭載される電源装置。
- 上記電圧定常手段の抵抗は、外部からの制御信号により変更可能な複数の抵抗値を有していることを特徴とする請求項１〜５の何れか１項に記載の表示装置に搭載される電源装置。
- 表示パネルと、該表示パネルを駆動する駆動装置と、該駆動装置に表示パネルを駆動するための駆動用電源を供給する電源装置とを備えた表示装置において、
上記電源装置として、請求項１〜６の何れか１項に記載の表示装置に搭載される電源装置を備えていることを特徴とする表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001110600A JP3657527B2 (ja) | 2001-04-09 | 2001-04-09 | 電源装置及びそれを備えた表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001110600A JP3657527B2 (ja) | 2001-04-09 | 2001-04-09 | 電源装置及びそれを備えた表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002303847A JP2002303847A (ja) | 2002-10-18 |
| JP3657527B2 true JP3657527B2 (ja) | 2005-06-08 |
Family
ID=18962337
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001110600A Expired - Fee Related JP3657527B2 (ja) | 2001-04-09 | 2001-04-09 | 電源装置及びそれを備えた表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3657527B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5116216B2 (ja) * | 2004-05-21 | 2013-01-09 | 株式会社半導体エネルギー研究所 | 表示装置 |
| US8355015B2 (en) | 2004-05-21 | 2013-01-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display device and electronic device including a diode electrically connected to a signal line |
| JP4400403B2 (ja) | 2004-10-06 | 2010-01-20 | セイコーエプソン株式会社 | 電源回路、表示ドライバ、電気光学装置及び電子機器 |
| JP5092731B2 (ja) * | 2007-01-22 | 2012-12-05 | セイコーエプソン株式会社 | 対向電極電圧生成回路、電源回路、表示ドライバ、電気光学装置及び電子機器 |
| JP2009003886A (ja) * | 2007-06-25 | 2009-01-08 | Samsung Electronics Co Ltd | 電圧レギュレータ回路 |
-
2001
- 2001-04-09 JP JP2001110600A patent/JP3657527B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002303847A (ja) | 2002-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3813477B2 (ja) | 電源装置およびそれを備えた表示装置 | |
| JP4437378B2 (ja) | 液晶駆動装置 | |
| JP4567710B2 (ja) | ディスプレイ装置及びその行選択ラインスキャナ | |
| JP4883989B2 (ja) | 液晶表示装置の動作方法、液晶表示装置、表示パネルドライバ、及び表示パネルの駆動方法 | |
| CN100403390C (zh) | 显示驱动器、显示装置及驱动方法 | |
| US20070013573A1 (en) | Display apparatus, data line driver, and display panel driving method | |
| JP2006505824A (ja) | 液晶ディスプレイ用のフレーム・バッファ画素回路 | |
| US20070040825A1 (en) | Display device | |
| JP2003271105A (ja) | 液晶駆動装置 | |
| US9143148B2 (en) | Amplification circuit, source driver, electrooptical device, and electronic device | |
| JP2007199203A (ja) | 駆動装置およびその駆動方法 | |
| US20150015473A1 (en) | Display driving circuit and display device | |
| JP2009109816A (ja) | 液晶表示パネル駆動方法、液晶表示装置、及びｌｃｄドライバ | |
| US7385581B2 (en) | Driving voltage control device, display device and driving voltage control method | |
| KR100547208B1 (ko) | 액정표시장치 및 액정표시장치의 데이터선 구동회로 | |
| JP3657527B2 (ja) | 電源装置及びそれを備えた表示装置 | |
| JP4487488B2 (ja) | 表示装置の駆動回路、携帯電話機及び携帯用電子機器 | |
| JPH11296143A (ja) | アナログバッファおよび表示装置 | |
| KR100825094B1 (ko) | 액정 표시 장치 및 그 구동 방법 | |
| US6897716B2 (en) | Voltage generating apparatus including rapid amplifier and slow amplifier | |
| KR20170018173A (ko) | 부스팅 전압 발생 회로 및 이를 포함하는 표시 장치 | |
| JP3691034B2 (ja) | 信号出力装置及びこれを用いた液晶表示装置 | |
| JP4353711B2 (ja) | 液晶表示装置の共通電極駆動回路 | |
| KR20170042460A (ko) | 공통 전극 전압 발생을 위한 회로 | |
| KR20100034242A (ko) | Ｌｃｄ 드라이버 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041119 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041130 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050131 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050131 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050308 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050309 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3657527 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080318 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090318 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100318 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100318 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110318 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120318 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120318 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130318 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130318 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140318 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |