KR20030034869A - 액정 표시 장치 및 그 구동 방법 - Google Patents

액정 표시 장치 및 그 구동 방법 Download PDF

Info

Publication number
KR20030034869A
KR20030034869A KR1020010066660A KR20010066660A KR20030034869A KR 20030034869 A KR20030034869 A KR 20030034869A KR 1020010066660 A KR1020010066660 A KR 1020010066660A KR 20010066660 A KR20010066660 A KR 20010066660A KR 20030034869 A KR20030034869 A KR 20030034869A
Authority
KR
South Korea
Prior art keywords
voltage
gate
gate voltage
pixel
kickback
Prior art date
Application number
KR1020010066660A
Other languages
English (en)
Other versions
KR100825094B1 (ko
Inventor
문승환
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020010066660A priority Critical patent/KR100825094B1/ko
Publication of KR20030034869A publication Critical patent/KR20030034869A/ko
Application granted granted Critical
Publication of KR100825094B1 publication Critical patent/KR100825094B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 액정 표시 장치 및 그 구동 방법에 관한 것이다.
본 발명은, 다수의 게이트 라인, 상기 다수의 게이트 라인에 절연되어 교차하는 다수의 데이터 라인, 상기 다수의 데이터 라인과 상기 게이트 라인이 교차하는 영역에 형성되며 각각 상기 게이트 라인 및 데이터 라인에 연결되어 있는 스위칭 소자를 가지는 행렬 형태로 배열된 다수의 화소를 포함하고, 둘 이상의 화소행으로 이루어지는 화소군 단위로 화소의 극성이 반전되는 액정 패널; 인가되는 데이터 신호에 따라 해당하는 계조 전압을 상기 데이터 라인으로 공급하는 데이터 구동부; 상기 화소군에서 적어도 하나의 화소행으로는 제1 게이트 전압을 공급하고, 나머지 화소행으로는 제2 게이트 전압을 공급하는 게이트 구동부를 포함한다. 여기서, 상기 제1 게이트 전압에 따른 킥백 전압 보상량과 상기 제2 게이트 전압에 따른 킥백 전압 보상량이 서로 다르다.
이러한 본 발명에 따르면, 화소행별로 발생하는 충전 저하에 의한 휘도 차이가 보상되어 화면 전체에 걸쳐서 균일한 휘도 특성을 얻을 수 있으며, 또한 게이트 전압 차에 따른 킥백 전압차도 보상하여 그에 따른 플리커량을 최소화시킬 수 있다.

Description

액정 표시 장치 및 그 구동 방법{LIQUID CRYSTAL DISPLAY DEVICE AND A DRIVING METHOD THEREOF}
본 발명은 액정 표시 장치(liquid crystal display: LCD) 및 그 구동 방법에 관한 것으로, 특히, 액정 표시 장치를 반전 구동시키는 장치 및 방법에 관한 것이다.
액정 표시 장치는 두 기판 사이에 주입되어 있는 이방성 유전율을 갖는 액정 물질에 전계(electric field)를 인가하고 이 전계의 세기를 조절하여 기판에 투과되는 빛의 양을 조절함으로써 원하는 화상 신호를 얻는 표시 장치이다. 액정 표시 장치를 구성하는 투명 유리 기판 중 하나의 내부 표면에는 다수의 화소 전극이 매트릭스 형태로 배열되며, 다른 유리 기판의 내부 표면에는 상기 화소 전극들에 각각 대응하는 다수의 대향 전극이 배열된다. 각 화소 전극과 대향 전극을 구성하는 전극 쌍들은 그 사이에 주입된 액정 물질과 함께 액정 셀을 구성하며, 각 전극 쌍으로의 전압 인가를 통해 액정 셀의 광 전달 특성(light transmission characteristic)이 선택적으로 제어되어 의도하는 화상 표시가 이루어진다.
이러한 액정 표시 장치는 휴대가 간편한 플랫 패널형 디스플레이 중에서 대표적인 것으로서, 이 중에서도 박막 트랜지스터(thin film transistor: TFT)를 스위칭 소자로 이용한 박막 트랜지스터-액정 표시 장치가 주로 이용되고 있다.
박막 트랜지스터-액정 표시 장치에서 박막 트랜지스터는 행렬의 형태로 배열되어 있는 다수의 화소에 각각 대응하여 형성되는 것이 일반적이며, 각각의 화소에는 박막 트랜지스터의 제어에 따라 화상 신호가 전달되는 화소 전극이 각각 형성되어 있다. 또한 박막 트랜지스터 기판에는 게이트 구동 집적 회로의 출력 단자와 각각 연결되어 화소를 제어하기 위해 게이트 신호를 공급하는 게이트 라인과, 데이터 구동 집적 회로의 출력 단자와 각각 연결되어 화상 신호를 공급하며 게이트 라인과 교차하여 행렬의 화소를 정의하는 데이터 라인이 매트릭스 형태로 형성되어 있으며, 이러한 게이트 라인과 데이터 라인은 화소의 화소 전극과 박막 트랜지스터를 통하여 각각 연결되어 있다.
그러나, 동일한 극성의 구동 전압이 계속적으로 액정 셀에 인가되면, 액정 물질 내의 이온성 불순물의 침전으로 인해 상기 화소 전극과 대향 전극에서 전기화학적 변화가 일어나고, 이것은 표시 민감도와 휘도를 저하시킨다.
이것을 방지하기 위하여, 액정 셀에 인가되는 전압의 극성을 주기적으로 반전시키는 것이 필요하며, 이와 같은 구동 방식을 반전 구동 방식이라 한다. 반전 구동 방식에는 프레임 단위로 극성을 반전시키는 프레임 반전, 라인 단위로 극성을 반전시키는 라인 반전, 화소 단위로 극성을 반전시키는 도트 반전 등이 있으며, 이 중 라인 반전이나 도트 반전이 주로 사용된다.
도트 반전 구동 방식에서는 행방향 및 열방향으로 서로 인접하는 두 화소 전극에 서로 다른 극성의 구동 전압이 인가된다. 예를 들어, 액정 패널 상의 서로 인접하는 두 화소 전극 중 임의의 하나에는 정의 극성(positive polarity)의 구동 전압이 인가되며, 다른 하나에는 부의 극성(negative polarity)의 구동 전압이 인가된다. 또한, 이러한 극성 상태는 매 프레임(frame)마다 반전된다.
도트 반전 구동 방식은 상하 좌우 인접하는 화소 전극간의 극성이 서로 반대인 1도트 반전 구동 방식과, 좌우에 인접하는 화소 전극간의 극성은 서로 반대이고 상하 인접하는 화소 전극간의 극성은 2개의 행단위로 반전되는 2-1 도트 반전 구동 방식이 있다.
2-1 도트 반전 구동 방식은 1도트 반전 구동 방식에 비하여 소비 전류가 작고 윈도우 화면에서의 플리커링이 보이지 않기 때문에 주로 사용되고 있다. 도 1a에 종래의 2-1 도트 반전 구동 방식에 따라 구동된 액정 표시 장치의 각 화소별 극성 상태가 도시되어 있으며, 도 1b에는 이러한 반전 구동 방식에 따른 화소별 휘도 상태가 예시되어 있고, 도 1c에 이러한 반전 구동 방식에 따른 화소별 휘도 상태가 예시되어 있다.
2-1 도트 반전 구동 방식에서는 2개의 화소행 단위로 동일한 극성을 가지는 전압이 화소 전극으로 인가되기 때문에, 도 1b에서와 같이 상하 화소 전극간에 충전량 변화가 발생되어 화면 전체에 걸쳐서 희미한 가로줄 형태의 휘도차가 발생한다.
보다 구체적으로 말하자면, 도 1b에 도시되어 있듯이, 예를 들어 첫 번째 화소행(#1)과 두번째 화소행(#2)이 "+" 극성으로 충전된 다음에, 세 번째 화소행(#3)에서 "+" 데이터가 "-"로 변이되는 순간 두 번째 화소행(#2)의 화소 전극과 세 번째 화소행(#3)의 화소 전극간의 기생 캐패시턴스를 통한 AC 전류가 발생되어 두 번째 화소행(#2)의 화소 전극의 충전 전압이 저하된다.
따라서, 동일한 극성의 계조 전압이 인가되는 두 개의 화소행에서 첫 번째 화소행에 비하여 두 번째 화소행의 휘도가 충전 전압 저하에 따라 변화되어, 화소행 단위 즉, 도 1c에서와 같이 게이트 라인별로 희미한 휘도 차이가 발생하게 된다.
또한, 이상적인 구형파의 전압이 인가되지 않고 슬루 레이트(slew rate)에 의하여 전압 지연이 발생되는 경우에는, 동일한 극성의 전압이 인가되는 상하 화소 전극에서 상측 화소의 휘도가 높아지게 되어(노멀 화이트 모드의 액정 표시 장치의 경우) 희미한 가로줄 무늬가 발생하게 된다.
도 1d에 이 경우에 따른 화소 전극의 충전 상태가 도시되어 있다. 상하 화소에 동일한 전압을 인가하는 경우에, 도 1d에 도시된 바와 같이, 시간적으로 일찍 계조 전압을 충전하게 되는 상측 화소 전극에는 RC 딜레이 만큼 충전 시간이 감소하게 되고, 하측 화소 전극에는 RC 딜레이된 후의 DC 상태로 충전이 이루어지기 때문에, 상하 화소 전극간 충전 상태가 달라지게 된다. 그 결과, 상측 화소 전극의 충전 레벨이 낮아져서 하측 화소 전극보다 빛을 충분하게 차단하지 못하게 되어, 상측 라인의 휘도가 높아져서 화면상에 가로줄 형태의 띠가 표시되어 화면 특성이 저하된다.
본 발명이 이루고자 하는 기술적 과제는 위에 기술된 바와 같이 액정 표시 장치에서 게이트 전압을 차등 인가하여 라인별로 발생되는 휘도 저하를 방지하여 전 화면에 걸쳐 균일한 휘도 특성을 얻고자 하는데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 라인별로 서로 다른 레벨의 게이트 전압이 인가되면서 발생되는 킥백 전압차를 최소화하고자 하는데 있다.
도 1a는 종래의 2-1 도트 반전 구동 방식에 따라 구동된 액정 표시 장치의 각 화소별 극성 상태를 나타낸 예시도이다.
도 1b는 종래의 2-1 도트 반전 구동 방식에 따른 화소별 휘도 상태를 나타낸 예시도이다.
도 1c는 종래의 2-1 도트 반전 구동 방식에 따른 상하 화소간 전압 충전 상태를 나타낸 파형도이다.
도 1d는 종래의 2-1 도트 반전 구동 방식에 다른 상하 화소간 전압 충전 상태를 나타낸 파형도이다.
도 2은 본 발명의 실시예에 따른 액정 표시 장치의 구조도이다.
도 3a 및 도 3b는 본 발명의 실시예에 따른 각 라인별로 인가되는 게이트 전압 특성을 나타낸 파형도이다.
도 4는 본 발명의 제1 실시예에 따른 게이트 전압 발생부의 회로도이다.
도 5는 본 발명의 실시예에 따른 게이트 전압 발생부 구동을 위한 라인 선택 신호를 생성하는 신호 생성부의 구조도이다.
도 6은 도 5에 도시된 신호 생성부의 동작 타이밍도이다.
도 7은 본 발명의 제1 실시예에 따른 게이트 전압 발생부에서 출력되는 신호의 파형도이다.
도 8은 본 발명의 제2 실시예에 따른 게이트 전압 발생부의 회로도이다.
도 9는 본 발명의 제2 실시예에 따른 게이트 전압 발생부에서 출력되는 신호의 파형도이다.
도 10은 본 발명의 제3 실시예에 따른 게이트 전압 발생부 구동을 위한 라인 선택 신호을 생성하는 신호 생성부의 구조도이다.
도 11은 도 10에 도시된 신호 생성부의 동작 타이밍도이다.
도 12는 본 발명의 제3 실시예에 따른 계조 전압 발생부에서 출력되는 신호의 파형도이다.
이러한 기술적 과제를 달성하기 위한 본 발명의 특징에 따른 액정 표시 장치는, 다수의 게이트 라인, 상기 다수의 게이트 라인에 절연되어 교차하는 다수의 데이터 라인, 상기 다수의 데이터 라인과 상기 게이트 라인이 교차하는 영역에 형성되며 각각 상기 게이트 라인 및 데이터 라인에 연결되어 있는 스위칭 소자를 가지는 행렬 형태로 배열된 다수의 화소를 포함하고, 둘 이상의 화소행으로 이루어지는 화소군 단위로 화소의 극성이 반전되는 액정 패널; 인가되는 데이터 신호에 따라 해당하는 계조 전압을 상기 데이터 라인으로 공급하는 데이터 구동부; 상기 화소군에서 적어도 하나의 화소행으로는 제1 게이트 전압을 공급하고, 나머지 화소행으로는 제2 게이트 전압을 공급하는 게이트 구동부를 포함하며, 상기 제1 게이트 전압에 따른 킥백 전압 보상량과 상기 제2 게이트 전압에 따른 킥백 전압 보상량이 서로 다르다.
상기 게이트 구동부는 상기 화소군에서 충전 저하가 발생한 화소행으로 제1 게이트 전압을 공급하고, 충전 저하가 발생하지 않는 화소행으로 제2 게이트 전압을 공급하며, 상기 제1 게이트 전압은 제2 게이트 전압보다 크고, 상기 제1 게이트 전압에 따른 킥백 전압 보상량이 상기 제2 게이트 전압에 따른 킥백 전압 보상량보다 크다.
또한, 상기 타이밍 제어부에서 출력되는 클락 신호, 출력 제어 신호 및 수평 동기 펄스 신호에 따라 서로 다른 레벨을 가지는 게이트 전압을 생성하여 상기 게이트 구동부로 제공하는 게이트 전압 발생부를 더 포함할 수 있다.
상기 게이트 전압 발생부는, 캐패시터; 상기 클락 신호 및 수평 동기 펄스 신호에 따라 라인 선택 신호를 생성하는 신호 생성부; 상기 클락 신호 및 출력 제어 신호에 따라 동작하며, 상기 출력 제어 신호가 제1 레벨 상태로 출력되는 경우에는 클락 신호에 상관없이 턴오프되는 제1 스위칭 소자; 상기 제1 스위칭 소자에 연동하여 턴온 또는 턴오프되어 외부로부터 인가되는 전압을 상기 캐패시터에 충전시키는 제2 스위칭 소자; 상기 라인 선택 신호에 따라 동작하는 제3 스위칭 소자; 상기 제3 스위칭 소자에 연동하여 상기 제2 스위칭 소자에서 출력되는 전압이 상기 캐패시터에 제1 게이트 전압으로서 충전되어 상기 게이트 구동부로 공급되도록 하는 제4 스위칭 소자; 및 상기 제2 스위칭 소자의 출력단에 연결되어 인가되는 전압을 분압하여 상기 캐패시터에 제2 게이트 전압으로서 충전하여 상기 게이트 구동부로 공급되도록 하는 제1 저항쌍을 포함하며, 상기 라인 선택 신호에 따라 제1 게이트 전압 또는 제2 게이트 전압이 게이트 구동부로 공급되며, 상기 제2 스위칭 소자를 통하여 출력되는 전압이 차단되면, 상기 캐패시터에 충전된 제1 게이트 전압은 제3 및 제4 스위칭 소자를 통하여 방전되고, 상기 캐패시터에 충전된 제2 게이트 전압은 상기 제1 저항쌍 중 하나의 저항을 통하여 방전되어, 상기 제1 게이트 전압에 따른 킥백 전압 보상량과 상기 제2 게이트 전압에 따른 킥백 전압 보상량이 서로 달라지도록 한다.
여기서 신호 생성부는 상기 클락 신호 및 수평 동기 펄스 신호에 동기하여 설정 주기로 가변되는 라인 선택 신호를 생성하는 적어도 하나 이상의 D 플립플롭을 포함할 수 있다.
또한, 본 발명의 다른 특징에 따른 액정 표시 장치의 구동 방법은, 다수의 게이트 라인, 상기 다수의 게이트 라인에 절연되어 교차하는 다수의 데이터 라인, 상기 다수의 데이터 라인과 상기 게이트 라인이 교차하는 영역에 형성되며 각각 상기 게이트 라인 및 데이터 라인에 연결되어 있는 스위칭 소자를 가지는 행렬 형태로 배열된 다수의 화소를 포함하는 액정 표시 장치의 구동 방법에 있어서, 둘 이상의 화소행으로 이루어지는 화소군 단위로 극성이 반전되도록 상기 데이터 라인으로 계조 전압을 공급하는 단계; 상기 화소군에서 적어도 하나의 화소행으로는 제1 게이트 전압을 공급하고, 나머지 화소행으로는 제2 게이트 전압을 공급하는 단계를 포함하며, 상기 제1 게이트 전압에 따른 킥백 전압 보상량과 상기 제2 게이트 전압에 따른 킥백 전압 보상량이 서로 다르다.
상기 게이트 전압을 공급하는 단계는, 상기 화소군에서 충전 저하가 발생한 화소행으로 제1 게이트 전압을 공급하고, 충전 저하가 발생하지 않는 화소행으로 제2 게이트 전압을 공급하며, 상기 제1 게이트 전압은 제2 게이트 전압보다 크고, 상기 제1 게이트 전압에 따른 킥백 전압 보상량이 상기 제2 게이트 전압에 따른 킥백 전압 보상량보다 큰 것이 바람직하다.
또한, 상기 게이트 전압을 공급하는 단계는, 상기 화소군에서 첫 번째 화소행으로 제1 게이트 전압을 공급하고, 나머지 화소행으로 제2 게이트 전압을 공급하며, 상기 제1 게이트 전압은 제2 게이트 전압보다 크고, 상기 제1 게이트 전압에 따른 킥백 전압 보상량이 상기 제2 게이트 전압에 따른 킥백 전압 보상량보다 큰 것이 바람직하다.
상기 게이트 전압을 공급하는 단계는, 상기 화소군에서 마지막 화소행으로 제1 게이트 전압을 공급하고, 나머지 화소행으로 제2 게이트 전압을 공급하며, 상기 제1 게이트 전압은 제2 게이트 전압보다 크고, 상기 제1 게이트 전압에 따른 킥백 전압 보상량이 상기 제2 게이트 전압에 따른 킥백 전압 보상량보다 큰 것이 바람직하다.
이하에서는 본 발명의 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있는 가장 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다.
도 2는 본 발명의 실시예에 따른 액정 표시 장치의 구조를 개략적으로 나타낸 도이다.
본 발명의 실시예에 따른 액정 표시 장치는, 도 2에 도시된 바와 같이, 게이트 구동부(2), 데이터 구동부(3), 게이트 전압 발생부(4), 타이밍 제어부(5) 및 계조 전압 발생부(6)를 포함하며, LCD 패널(1)에 데이터 구동부(3) 및 게이트 구동부(2)로부터의 신호가 인가된다.
LCD 패널(1)은 게이트 신호를 전달하기 위한 다수의 게이트 라인(G0∼Gn)이 형성되어 있으며, 이 게이트 라인과 교차하여 형성되며 화상 신호를 나타내는 계조 전압을 전달하기 위한 다수의 데이터 라인(D1∼Dm)이 형성되어 있고, 하나의 게이트 라인과 하나의 데이터 라인이 교차하는 각각의 영역에 화소가 행렬 형태로 형성되어 있다.
데이터 구동부(3)는 LCD 패널(1)의 각 화소에 전달되는 전압값을 한 라인씩 내려주는 역할을 한다. 좀더 자세히 말하면, 데이터 구동부(3)는 후술하는 타이밍 제어부(5)로부터 넘어오는 디지털 데이터를 데이터 구동부내의 시프트 레지스터내에 저장하였다가 데이터를 LCD 패널(1)에 내릴 것을 명령하는 신호(LOAD 신호)가 오면 각각의 데이터에 해당하는 전압을 선택하여 LCD 패널(1)내로 이 전압을 전달하는 역할을 한다.
게이트 구동부(2)는 데이터 구동부(3)로부터의 데이터가 화소에 전달될 수 있도록 길을 열어주는 역할을 한다. LCD 패널(1)의 각 화소는 스위치 역할을 하는 TFT에 의해 온이나 오프로 되는 데, 이 TFT의 온, 오프는 게이트에 일정 전압(Von, Voff)이 인가됨으로써 행해진다.
이와 같이 TFT의 게이트를 온으로 하는 Von 전압과 게이트를 오프로 하는 Voff 전압은 게이트 전압 발생부(4)에서 생성된다. 게이트 전압 발생부(4)는 상기 Von, Voff 전압 뿐만 아니라 TFT내의 데이터 전압차의 기준이 되는 공통 전압(Vcom)도 생성한다.
타이밍 제어부(5)는 데이터 구동부(3) 및 게이트 구동부(2)를 구동시키기 위한 디지털 신호 등을 생성하며, 구체적으로 상기 구동부(2, 3)로 들어가는 신호의 생성, 데이터의 타이밍 조절, 클록 조절 등의 역할을 한다. 그리고, 계조 전압 발생부(6)는 데이터 구동부(3)로 들어가는 계조 전압을 생성한다.
이러한 구조로 이루어지는 본 발명의 액정 표시 장치에서는 적어도 2개 이상의 화소행 단위로 화소 전극의 극성이 반전된다. 또한 본 실시예에서는 2개의 화소행 단위로 화소 전극의 극성이 반전되고, 한 화소행에서 좌우에 인접하는 화소 전극간의 극성이 서로 반대가 되도록, 타이밍 제어부(5)가 LCD 패널(1)을 반전 구동시키기 위한 구동 신호를 생성하여 데이터 구동부(3) 및 게이트 구동부(2)로 각각 공급하며, 이에 따라 게이트 구동부(2)는 각 화소행으로 게이트 구동 신호 즉, Von 전압을 인가하여 데이터 구동부(3)로부터 출력되는 계조 전압이 각 화소로 인가되도록 한다.
그리고, 게이트 구동부(2)는 상하 화소간의 극성 변이에 따른 충전 저하를 방지하기 위하여, 각 화소행별로 다른 값을 가지는 게이트 구동 신호 즉, Von 전압을 인가한다. 도 3a 및 도 3b에 본 발명의 실시예에 따른 게이트 라인으로 인가되는 전압 특성이 도시되어 있다.
종래에는 각 화소에 게이트 전압이 동일하게 공급되지만, 본 발명의 실시예에서는 화소행별로 서로 다른 레벨을 가지는 게이트 전압이 공급된다. 구체적으로, 적어도 2개의 화소행 단위로 화소 전극의 극성이 반전되고, 화소행에서 서로 인접하는 화소 전극간의 극성이 서로 반대가 되는 경우에, 충전 저하가 발생하는 화소행과 충전 저하가 발생하지 않는 화소행으로 공급되는 게이트 전압의 값을 서로 다르게 하여, 라인별(화소행별)로 발생되는 충전량 차이를 보상한다.
예를 들어, 도 3a에 도시되어 있듯이, 동일 극성이 인가되는 2개의 화소행에서 두 번째 화소행에 비하여 첫 번째 화소행에서 충전 저하가 발생하는 경우에는, 첫 번째 화소행으로 인가되는 게이트 전압을 두 번째 화소행으로 인가되는 게이트 전압보다 높게 하여 상하 화소간의 충전 전압이 일치되도록 한다. 이와는 달리 도 3b에 도시되어 있듯이, 첫 번째 화소행에 비하여 두 번째 화소행에서 충전 저하가 발생하는 경우에는, 두 번째 화소행으로 인가되는 게이트 전압을 첫 번째 화소행으로 인가되는 게이트 전압보다 높게 하여 상하 화소간의 충전 전압이 일치되도록 한다.
도 4에 이와 같이 동일 극성이 인가되는 적어도 2개의 화소행에서 상하 화소간의 충전 저하를 보상하기 위하여 서로 다른 값을 가지는 게이트 전압을 생성하는 본 발명의 제1 실시예에 따른 게이트 전압 발생부의 상세 회로가 도시되어 있다.
첨부한 도 2에 도시되어 있듯이, 제1 실시예에 따른 게이트 전압 발생부(4)에서는, 외부에서 인가되는 DC 전압인 외부 전압(VDC)에 에미터 단자가 연결된 트랜지스터(T1), 외부 전압(VDC)을 분압하여 트랜지스터(T1)의 베이스 단자로 제공하는 저항열(R1, R2), 저항(R2)에 콜렉터 단자가 연결되고 에미터 단자가 출력 제어 신호(OE:output enable) 단자에 연결되어 있으며, 저항(R3)을 통하여 베이스 단자로 인가되는 클락 신호(CPV)에 따라 동작하는 트랜지스터(T2), 트랜지스터(T1)의 콜렉터 단자에 연결된 저항(R7)을 통하여 흐르는 전류가 충전되는 캐패시터(C1), 트랜지스터(T1)의 콜렉터 단자에 연결되고 캐패시터(C1)와 병렬 연결되어 제1 방전 경로를 형성하는 방전 저항(R8), 콜렉터 단자가 상기 저항(R7,R8)의 접점에 연결되어 캐패시터(C1)에 충전된 전압의 제2 방전 경로를 형성하는 트랜지스터(T3), 저항(R7)과 병렬 연결되어 있으며 트랜지스터(T1)의 콜렉터 단자를 통하여 인가되는 전압을 분압하여 트랜지스터(T3)의 베이스 단자로 제공하는 저항열(R4,R5), 콜렉터 단자가 저항(R5)의 일측에 연결되어 있으며 저항(R6)을 통하여 베이스 단자가 라인 선택 신호 단자에 연결되어 인가되는 라인 선택 신호(LLS : line select signal)에 따라 트랜지스터(T3)를 구동시켜 제2 방전 경로가 형성되도록 하는 트랜지스터(T4)를 포함한다.
여기서 트랜지스터(T1, T3)는 PNP 트랜지스터이며, 트랜지스터(T2, T4)는 NPN 트랜지스터이며, 저항(R7,R8)은 가변 저항이다. 그리고 저항(R7,R8)에 의하여 분압된 다음에 캐패시터(C1)에 충전되는 전압이 게이트 구동부로 인가되는 츨력 전압(Vout)이 된다.
한편, 라인 선택 신호는 설정 주기(1H)별로 발생되는 펄스 신호로서, 충전 저하가 발생한 화소행과 충전 저하가 발생하지 않은 화소행이 선택되도록 한다. 도 5에 이러한 라인 선택 신호를 생성하는 신호 생성부의 구조가 도시되어 있다.
도 5에 도시된 바와 같이, 라인 선택 신호(LLS)를 생성하는 신호 생성부(41)는, 클락 단자(CLK)가 타이밍 제어부(5)로부터 제공되는 클락 신호(CPV)에 연결되어 있으며, 입력 단자(D)는 반전 출력 단자(/Q)에 연결되어 있고, 클리어 단자(CLR/)는 수평 동기 펄스(STV)가 반전되어 출력되는 반전기(U1)의 출력 단자에 연결되어 있으며, 프리세트(PRE)는 하이(H) 상태로 고정되어 있는 D 플립플롭 (DFF1)으로 이루어진다. 신호 생성부(41)는 게이트 전압 발생부(4)에 포함된다.
도 6에 이러한 구조로 이루어지는 신호 생성부의 동작 타이밍도가 도시되어 있다. 도 6에 도시되어 있듯이, 신호 생성부(41)는 타이밍 제어부(5)로부터 출력되는 클락 신호(CPV)에 연동하여 1H 주기별로 "L" 또는 "H" 레벨의 라인 선택 신호(LLS)를 출력한다.
예를 들어, "H" 레벨의 수평 동기 펄스(STV)가 입력되는 경우, D 플립 플롭의 클리어 단자(CLR/) 및 프리세트(PR)에 각각 "H" 레벨의 신호가 제공되어, D 플립플롭(DFF1)은 클락 단자(CLK)로 입력되는 클락 신호(CPV)에 동기하여 "H" 또는 "L" 레벨의 신호를 출력하며, 출력 단자(Q1)에서 출력되는 신호와 반대 레벨을 가지는 신호가 라인 선택 신호(LLS)로서 도 5에 도시된 게이트 전압 발생부(4)로 제공된다.
따라서, 1H 주기로 출력되는 게이트 구동 클락(CPV)에 동기하여 충전 저하가 발생한 화소행 즉, 짝수번째 화소행 또는 홀수번째 화소행으로 보상된 게이트 전압이 인가되도록, "H" 또는 "L" 레벨을 가지는 라인 선택 신호(LLS)가 게이트 전압 발생부()로 제공된다.
게이트 전압 발생부(4)는 타이밍 제어부(5)에서 인가되는 출력 제어 신호(OE), 클락 신호(CPV) 및 라인 선택 신호(LLS)에 연동하여 게이트 구동부(2)로 설정 주기별로 서로 다른 레벨을 가지는 출력 전압(Vout)을 공급하며, 특히, 출력 제어 신호(OE)에 따라 Vout 전압을 지연시켜 초기에 파워 시퀀스(power sequence) 동작을 수행하며, 또한, 클락 신호(CPV)에 동기하여 킥백 전압을 보상할 수 있도록 Vout 전압을 생성하면서 라인 선택 신호(LLS)에 따라 설정 주기별로 서로 다른 킥백 전압 보상이 이루어지도록 한다.
여기서, 클락 신호(CPV)는 약 50%의 듀티를 가지는 1H 주기의 신호이며, 이 신호에 동기하여 게이트 구동부가 TFT를 온오프시키기 위한 주사 신호(Von/Voff)를 게이트 라인으로 공급한다. 이를 위하여 본 실시예에 따른 게이트 전압 발생부도 이러한 클락 신호(CPV)에 동기하여 게이트 구동부로 출력 전압(Vout) 즉, 게이트 전압(Von)을 공급한다.
출력 제어 신호(OE)는 게이트 구동부가 클락 신호(CPV)에 동기하여 게이트 온 전압(Von)을 출력하는 폭을 조절하기 위한 신호이다. 원래는 게이트 구동부가 클락 신호(CPV)에 동기하여 게이트 전압(Von)을 1H 주기로 게이트 라인으로 공급하여야 하나, 게이트 구동부는 출력 제어 신호(OE)가 특정 레벨인 시간 동안 게이트 전압(Von) 출력을 중지하여 각 게이트 라인으로 인가되는 게이트 전압(Von) 중첩이 이루어지지 않도록 한다.
본 발명의 실시예에서는, 출력 제어 신호(OE)가 적어도 1 프레임 이상 특정 레벨로 출력된다. 예를 들어, 초기 1프레임시에는 하이 레벨로 출력되다가 초기 1프레임이 경과되면 로우 레벨로 출력된다. 즉, 게이트 전압 발생부가 초기 1프레임 (1V) 시간 동안 게이트 구동부가 구성 요소(예를 들어, 플립플롭)의 내부 값을 클리어(clear)할 수 있는 시간을 제공하기 위하여, 타이밍 제어부(5)는 출력 제어 신호(OE)를 초기 최소 1 프레임 동안 하이 레벨 상태로 출력하며, 이러한 초기의 출력 제어 신호(OE)에 따라 게이트 전압 발생부가 게이트 전압(Von) 발생을 지연시켜 파워 시퀀스 동작이 이루어지도록 한다. 그리고, 초기 최소 1프레임이 경과되면 출력 제어 신호(OE)가 소정 레벨 범위내에서 가변되며, 이에 따라 게이트 전압 발생부가 클락 신호(CPV) 및 출력 제어 신호(OE)에 따라 1H 주기로 게이트 전압(Von)을 게이트 구동부로 제공하며, 라인 선택 신호(LLS)에 따라 서로 다른 값을 가지는 게이트 전압(Von)을 제공한다.
이러한 구조로 이루어지는 본 발명의 제1 실시예에 따른 게이트 전압 발생부 및 액정 표시 장치의 동작은 다음과 같다.
전원 인가시, 타이밍 제어부(5)는 초기 최소 1 프레임 동안 출력 제어 신호(OE)를 하이 레벨 상태로 계속하여 출력한다.
초기 최소 1 프레임시에 타이밍 제어부(5)로부터 하이 레벨의 출력 제어 신호(OE)가 인가되면, 게이트 전압 발생부(4)의 트랜지스터(T2)의 콜렉터 및 에미터 양단의 전위가 하이 레벨이 되어 트랜지스터(T2)는 턴오프 상태를 유지하게 된다. 따라서 트랜지스터(T1)의 베이스 단자에도 하이 레벨의 신호가 인가되어 베이스 전류 통로가 차단됨으로써, 트랜지스터(T1)도 턴오프 된다.
그 결과, 게이트 구동부(2)로 인가되는 전압(Vout)은 저항(R8) 경로로 인가되는 그라운드 전압(VGND)이 된다. 이와 같이, 초기 최소 1 프레임 동안 출력 제어 신호(OE)가 하이 레벨 상태인 경우에는 게이트 구동부로 인가되는 전압(Vout)이 그라운드 전압(VGND) 레벨이 되어, 파워 시퀀스 동작이 이루어지게 된다. 따라서, 게이트 구동부(2)가 클락 신호(CPV)에도 불구하고 게이트 라인으로의 게이트 전압(Von) 출력을 지연시키고 플립 플롭 등의 내부값을 클리어시킨다.
초기 최소 1프레임의 다음 프레임부터는 타이밍 제어부(5)가 출력 제어 신호(OE)를 소정 레벨 범위내에서 1H 주기로 가변시켜 출력한다. 그리고, 타이밍 제어부(5)로부터 출력되는 클락 신호(CPV) 및 수평 동기 펄스(STV)에 따라 신호 생성부(4)가 게이트 전압 보상을 위한 게이트 라인을 선택하기 위한 라인 선택 신호 (LLS)를 출력한다.
타이밍 제어부(5)로부터 제공되는 출력 제어 신호(OE)가 로우 레벨이 되고, 클락 신호(CPV)가 하이 레벨이 되면, 게이트 전압 발생부(4)의 트랜지스터(T2)가 턴온되어 트랜지스터(T2)의 베이스 단자로 로우 레벨의 신호가 인가되어, 트랜지스터(T1)도 턴온된다.
이 때, 현재 구동되는 게이트 라인에 충전 저하가 발생하여 인접한 게이트 라인에 비하여 보다 높은 게이트 전압을 공급하기 위하여, 신호 생성부()로부터 인가되는 라인 선택 신호(LLS)가 "H"이면, 트랜지스터(T4)가 턴온되어 트랜지스터 (T3)의 베이스 단자로 로우 레벨의 신호가 인가되어 트랜지스터(T3)도 턴온된다.
이에 따라 트랜지스터(T1)를 통하여 인가되는 외부 전압(VDC)이 트랜지스터(T3)를 통하여 캐패시터(C1)에 충전되기 시작하며, 캐패시터(C1)의 충전 전압이 출력 전압(Vout) 즉, 게이트 전압(Von)으로서 게이트 구동부(2)로 제공된다.
한편, 현재 구동되는 게이트 라인에 충전 저하가 발생하지 않아서 충전 저하가 발생한 게이트 라인에 공급되는 게이트 전압에 비하여 낮은 게이트 전압을 공급하도록, 신호 생성부(4)로부터 인가되는 라인 선택 신호(LLS)가 "H"이면, 트랜지스터(T4)가 턴오프되어 트랜지스터(T3)의 베이스 단자로 하이 레벨의 신호가 인가되어 트랜지스터(T3)도 턴오프된다.
따라서, 트랜지스터(T3)를 통하여 흐르는 경로가 차단되어, 트랜지스터(T1)를 통과한 외부 전압(VDC)이 저항(R7, R8)에 의하여 분압되어 캐패시터(C1)에 충전되기 시작하며, 분압되어 캐패시터(C1)에 충전되는 전압이 출력 전압(Vout) 즉, 게이트 전압(Von)으로서 게이트 구동부(2)로 제공된다. 이 때, 저항(R7, R8)에 따라 캐패시터(C1)에 충전되는 전압이 가변됨으로써, 저항(R7, R8)의 저항값을 조절하여 게이트 구동부(2)로 인가되는 출력 전압(Vout)의 레벨을 조절할 수 있다.
이와 같이, 라인 선택 신호에 따라 충전 저하가 발생한 게이트 라인으로는 트랜지스터(T1)의 콜렉터 단자의 전압(Vc)이 그대로 게이트 온 전압으로서 출력되어 게이트 구동부(2)로 공급되지만, 충전 저하가 발생하지 않는 게이트 라인으로는 트랜지스터(T1)의 콜렉터 단자의 전압이 저항(TR7,R8)에 의하여 분압되어 게이트 온 전압으로서 출력되어 게이트 구동부()로 공급됨으로써, 충전 저하가 발생하지 않은 게이트 라인에 비하여 충전 저하가 발생한 게이트 라인으로 보다 높은 게이트 온 전압이 공급된다. 따라서, 화소의 극성이 가변되는 상하 전극간에 기생 캐패시턴스에 의하여 발생되는 충전 전압 저하가 보상된다.
한편, 출력 제어 신호(OE)가 로우 레벨인 상태에서 클락 신호(CPV)가 로우 레벨이 되면, 트랜지스터(T2)가 턴오프되어 그 결과 트랜지스터(T1)도 턴오프된다. 따라서, 라인 선택 신호(LLS)에 따라 트랜지스터(T3, T4)가 턴오프되어 있는 경우에는, 캐패시터(C1)에 충전된 전압이 제1 방전 경로 즉, 저항(R8)을 통하여 방전하게 된다. 이 때, 캐패시터(C1)와 저항(R5)을 토대로 결정되는 방전 시정수에 따라 게이트 전압(Von)의 방전 파형이 조절되며, 이러한 게이트 전압(Von)의 방전 파형 조절에 따라 게이트 온 전압(Von)의 변화량에 따라 가변되는 킥백 전압을 감소시킬 수 있다. 또한, 라인 선택 신호(LLS)에 따라 트랜지스터(T3, T4)가 턴온되어 있는 경우에는, 캐패시터(C1)에 충전된 전압이 저항(R8)이 아니라 제2 방전 경로인 트랜지스터(T3), 저항(R5), 및 트래지스터(T4)를 통하여 방전하게 된다.
따라서, 트랜지스터(T3, T4)가 턴온된 경우의 방전량이 트랜지스터(T3, T4)가 턴오프된 경우의 방전량보다 커지게 되어, 결과적으로 보다 높은 레벨의 게이트 전압이 공급된 경우에 킥백 전압을 감소시키기 위한 킥백 전압 보상량이, 보다 낮은 레벨의 게이트 전압이 공급된 경우의 킥백 전압 보상량보다 많아져서, 게이트 전압차에 따른 적절한 킥백 전압 보상이 이루어지게 된다. 이러한 킥백 전압 보상은 클락 신호(CPV)의 폴링 에지(falling edge)에 동기되어 상기 클락 신호가 로우 레벨로 출력되는 구간 동안 이루어지게 된다.
도 7에, 이와 같이 동작되는 본 발명의 실시예에 따른 게이트 전압 발생부의 출력 전압 파형이 도시되어 있다.
첨부한 도 7에서와 같이, 출력 제어 신호(OE)에 따라 초기 1 프레임 동안 파워 시퀀스 동작이 이루어지면서, 충전 저하가 발생하는 화소행에 대한 충전량 보상을 위한 라인 선택 신호에 따라, 1H 주기 간격으로 서로 다른 레벨을 가지는 출력 전압(Vout)을 얻을 수 있으며, 또한 출력 전압(Vout)에 따라 방전 커브를 조절하여 서로 다른 레벨을 가지는 출력 전압(Vout)에 대하여 적절하게 킥백 전압을 보상할 수 있다. 따라서, 게이트 전압이 다른 경우 달라지는 킥백 전압 차이로 인한 플리커 불량을 최소화할 수 있다.
이러한 전압 발생부의 출력 전압(Vout)이 게이트 구동부(2)로 제공되고, 게이트 구동부(2)는 타이밍 제어부(2)로부터 전달되는 클락 신호에 화소에 데이터 전압이 인가될 수 있도록 각 화소의 박막 트랜지스터로 게이트 전압 발생부(4)로부터 제공되는 전압(Vout) 즉, 게이트 전압(Von)을 제공하여 선택적으로 턴온시킨다. 그리고, 데이터 구동부(3)는 각 시프트 레지스터내에 저장하였던 화상 데이터를 LCD 패널(1)에 내릴 것을 명령하는 신호가 오면 각각의 데이터에 해당하는 전압을 선택하여 LCD 패널(1)내로 해당 전압을 전달하여 화상 표시가 이루어지도록 한다.
따라서, 위에 기술된 바와 같이 간단한 구조로 이루어지는 게이트 구동 전압 발생부와 라인 선택 신호를 이용하여, 충전 저하가 발생한 게이트 라인으로 보상된 게이트 전압을 공급할 수 있으며, 또한 게이트 전압차에 따라 킥백 전압을 보상할 수 있다.
한편, 위에 기술된 실시예에서 생성되는 게이트 전압 특히, 보다 낮은 레벨을 가지는 게이트 전압의 파형의 형태를 개선하기 위하여, 게이트 전압 레벨을 조정하는 저항(R7) 대신에 트랜지스터를 사용할 수 있다.
도 8에 게이트 전압 파형의 형태를 개선하기 위한 본 발명의 제2 실시예에 따른 게이트 전압 발생부의 상세 회로가 도시되어 있다.
본 발명의 제2 실시예에 따른 게이트 전압 발생부는 도 8에 도시되어 있듯이 위의 제1 실시예와 동일하게 이루어지며, 단지 트랜지스터(T1)의 콜렉터 단자에 콜렉터 단자가 연결된 트랜지스터(T5)가 연결되어 있으며, 트랜지스터(T5)의 베이스 단자에 트랜지스터(T1)로부터 인가되는 전압을 분압하여 공급하는 저항열(R7,R8)이 연결되어 있다.
따라서, 라인 선택 신호(LLS)에 따라 트랜지스터(T3, T4)가 턴오프된 경우에, 트랜지스터(T1)의 콜렉터 단자로부터 인가되는 외부 전압(Vons)이 저항열 (R7,R8)에 의하여 분압되어 인가되는 전압에 따라 턴온되는 트랜지스터(T5)를 통하여 출력 전압으로 출력된다.
이러한 출력 전압을 수식으로 나타내면 다음과 같다.
Vout = Vc × R/(R+R) - Vbe
여기서, Vc는 트랜지스터(T1)의 콜렉터 단자에 걸리는 전압을 나타내고, Vbe는 트랜지스터(T5)의 베이스 단자에 걸리는 전압을 나타낸다.
한편, 라인 선택 신호(LLS)에 따라 트랜지스터(T3, T4)가 턴온된 경우에는, 위의 제1 실시예와 동일하게 트랜지스터(T1)를 통과한 전압 즉, Vc가 출력 전압 (Vout)으로서 출력된다.
도 9에 이와 같이 동작하는 본 발명의 제2 실시예에 따른 계조 전압 발생부의 출력 전압 파형이 도시되어 있다.
도 9에서 알 수 있듯이, 보다 낮은 게이트 전압을 공급하기 위하여 저항 대신에 트랜지스터를 사용함에 따라, 보다 구형파에 가까운 파형을 가지는 게이트 전압을 얻을 수 있다.
위에 기술된 실시예에서는 2개의 화소행 단위로 극성이 반전되는 경우에 1H 주기로 반전되는 라인 선택 신호에 따라 서로 다른 값을 가지는 게이트 전압을 공급하여 충전 저하를 보상하는 경우에 대하여 설명하였으며, 이하에서는 2개 이상의 화소행 단위로 극성이 반전되는 경우에 화소 충전 저하를 보상하는 경우에 대하여 설명한다.
2개 이상의 화소행 단위로 극성이 반전되는 경우에도 충전 저하가 발생하는 화소행으로 게이트 전압을 공급할 때마다 1H 펄스폭의 라인 선택 신호가 발생되도록 한다.
도 10에 본 발명의 제3 실시예에 따라 4개의 화소행 단위로 극성이 반전되는 경우에, 4개의 게이트 라인마다 1H 폭의 라인 선택 신호가 발생되도록 하는 신호 생성부의 구조가 도시되어 있다.
제3 실시예에 따른 신호 생성부(41)는 위의 제1 실시예에 따른 구조와 동일하게 이루어지는 제1 및 제2 D 플립플롭(DFF1, DFF2)이 순차적으로 연결되어 있으며, 제1 D 플립플롭(DFF1)의 출력 단자(Q1)에서 출력되는 신호가 제2 D 플립플로 (DFF2)의 클락 단자(CLK)로 입력되도록 연결된다. 그리고, 제1 및 제2 D 플립플롭 (DFF1)의 반전 출력 단자(Q1/, Q2/)에서 출력되는 신호를 논리곱 연산하여 출력하는 앤드 게이트(U1)를 더 포함한다.
도 11에 이러한 구조로 이루어지는 제3 실시예에 따른 신호 생성부의 동작 타이밍도가 도시되어 있다.
도 11에서 알 수 있듯이, 제1 D 플립플롭(D1)의 출력 신호(Q1, Q1/) 중의 하나와, 제2 D 플립플롭(D2)의 출력 신호(Q2, Q2/) 중의 하나를 선택하여 앤드 게이트(U2)로 논립합 연산하면, 4개의 라인 중 특정 라인 위치에서 1H 주기의 펄스를 발생시킬 수 있게 된다. 제3 실시예에서는 제1 D 플립플롭(D1)의 출력 신호(Q1/)와 제2 D 플립플롭(D2)의 출력 신호(Q2/)가 논리합 연산되어 4개의 라인 중 첫 번째 라인에서 1H 폭의 펄스가 발생된다. 이와는 달리, 4개의 라인 중 4번째 라인에서 펄스를 발생시키고자 하는 경우에는 제1 D 플립플롭(D1)의 출력 신호(Q1)와 제2 D 플립플롭(D2)의 출력 신호(Q2)를 논리합 연산하면 된다.
이러한 신호 생성부를 이용하여 4개의 화소행 단위로 극성이 반전되는 경우에, 충전 저하가 발생한 화소행으로 게이트 전압을 공급해야 할 때, 1H 주기의 신호 선택 라인을 생성하여 위에 기술된 제1 또는 제2 실시예에 따른 계조 전압 발생부(4)로 공급한다.
도 12에 제3 실시예에 따른 신호 생성부에서 출력되는 라인 선택 신호를 제2 실시예에 따른 게이트 전압 발생부로 제공한 경우의 출력 전압의 파형이 도시되어 있다.
도 12에 도시되어 있듯이, 위의 제2 실시예와 동일하게, 라인 선택 신호 (LLS)에 따라 서로 다른 레벨을 가지는 게이트 전압이 생성되어 게이트 라인으로공급됨으로써, 동일 극성의 전압이 인가되는 4개의 화소행 중 충전 저하가 발생된 화소행 특히, 첫 번째 화소행에는 다른 화소행에 비하여 보다 높은 게이트 전압이 공급되어 충전 저하 보상이 이루어지게 되며, 또한, 첫 번째 화소행으로 인가되는 게이트 전압의 변동에 의한 킥백 전압량을 보상하여, 게이트 전압이 다른 경우 달라지는 킥백 전압 차이로 인한 플리커 불량을 최소화한다.
한편, 제3 실시예에서는 4개의 화소행 단위로 화소간의 극성이 반전되는 경우 첫 번째 화소행에서 충전 저하가 발생하는 경우를 예로 들어 충전 저하 보상이 이루어지는 것을 기술하였지만, 4개의 화소행에서 마지막 화소행에서 충전 저하가 발생하는 경우에도 동일하게 충전 저하 보상이 이루어진다.
본 발명은 다음의 기술되는 청구 범위를 벗어나지 않는 범위 내에서 다양한 변경 및 실시가 가능하다.
이상에서와 같이, 2개 이상의 화소행 단위로 화소간의 극성이 반전되는 액정 표시 장치에서, 화소행별로 발생하는 충전 저하에 의한 휘도 차이가 보상되어 화면 전체에 균일한 휘도 특성을 얻을 수 있다.
또한, 보다 간단한 구조의 게이트 전압 발생부를 이용하여 화소행 단위로 서로 다른 값을 가지는 게이트 전압을 공급할 수 있다.
또한, 서로 다른 게이트 전압을 인가하면서 그에 따른 킥백 전압량도 다르게 발생되도록 하여, 게이트 전압 차에 따라 발생되는 킥백 전압 차이가 보상되어 플리커량을 최소화할 수 있다.
이러한 효과로 액정 표시 장치의 표시 품질을 보다 향상시킬 수 있다.

Claims (9)

  1. 다수의 게이트 라인, 상기 다수의 게이트 라인에 절연되어 교차하는 다수의 데이터 라인, 상기 다수의 데이터 라인과 상기 게이트 라인이 교차하는 영역에 형성되며 각각 상기 게이트 라인 및 데이터 라인에 연결되어 있는 스위칭 소자를 가지는 행렬 형태로 배열된 다수의 화소를 포함하고, 둘 이상의 화소행으로 이루어지는 화소군 단위로 화소의 극성이 반전되는 액정 패널;
    인가되는 데이터 신호에 따라 해당하는 계조 전압을 상기 데이터 라인으로 공급하는 데이터 구동부;
    상기 화소군에서 적어도 하나의 화소행으로는 제1 게이트 전압을 공급하고, 나머지 화소행으로는 제2 게이트 전압을 공급하는 게이트 구동부
    를 포함하며,
    상기 제1 게이트 전압에 따른 킥백 전압 보상량과 상기 제2 게이트 전압에 따른 킥백 전압 보상량이 서로 다른 것을 특징으로 하는 액정 표시 장치.
  2. 제1항에서,
    상기 게이트 구동부는
    상기 화소군에서 충전 저하가 발생한 화소행으로 제1 게이트 전압을 공급하고, 충전 저하가 발생하지 않는 화소행으로 제2 게이트 전압을 공급하며, 상기 제1 게이트 전압은 제2 게이트 전압보다 크고, 상기 제1 게이트 전압에 따른 킥백 전압보상량이 상기 제2 게이트 전압에 따른 킥백 전압 보상량보다 큰 것을 특징으로 하는 액정 표시 장치.
  3. 제1항에서,
    상기 타이밍 제어부에서 출력되는 클락 신호, 출력 제어 신호 및 수평 동기 펄스 신호에 따라 서로 다른 레벨을 가지는 게이트 전압을 생성하여 상기 게이트 구동부로 제공하는 게이트 전압 발생부를 더 포함하는 액정 표시 장치.
  4. 제3항에서,
    상기 게이트 전압 발생부는,
    캐패시터;
    상기 클락 신호 및 수평 동기 펄스 신호에 따라 라인 선택 신호를 생성하는 신호 생성부;
    상기 클락 신호 및 출력 제어 신호에 따라 동작하며, 상기 출력 제어 신호가 제1 레벨 상태로 출력되는 경우에는 클락 신호에 상관없이 턴오프되는 제1 스위칭 소자;
    상기 제1 스위칭 소자에 연동하여 턴온 또는 턴오프되어 외부로부터 인가되는 전압을 상기 캐패시터에 충전시키는 제2 스위칭 소자;
    상기 라인 선택 신호에 따라 동작하는 제3 스위칭 소자;
    상기 제3 스위칭 소자에 연동하여 상기 제2 스위칭 소자에서 출력되는 전압이 상기 캐패시터에 제1 게이트 전압으로서 충전되어 상기 게이트 구동부로 공급되도록 하는 제4 스위칭 소자; 및
    상기 제2 스위칭 소자의 출력단에 연결되어 인가되는 전압을 분압하여 상기 캐패시터에 제2 게이트 전압으로서 충전하여 상기 게이트 구동부로 공급되도록 하는 제1 저항쌍;
    를 포함하며,
    상기 라인 선택 신호에 따라 제1 게이트 전압 또는 제2 게이트 전압이 게이트 구동부로 공급되며,
    상기 제2 스위칭 소자를 통하여 출력되는 전압이 차단되면, 상기 캐패시터에 충전된 제1 게이트 전압은 제3 및 제4 스위칭 소자를 통하여 방전되고, 상기 캐패시터에 충전된 제2 게이트 전압은 상기 제1 저항쌍 중 하나의 저항을 통하여 방전되어, 상기 제1 게이트 전압에 따른 킥백 전압 보상량과 상기 제2 게이트 전압에 따른 킥백 전압 보상량이 서로 달라지도록 하는 것을 특징으로 하는 액정 표시 장치.
  5. 제4항에서,
    상기 신호 생성부는 상기 클락 신호 및 수평 동기 펄스 신호에 동기하여 설정 주기로 가변되는 라인 선택 신호를 생성하는 적어도 하나 이상의 D 플립플롭을 포함하는 것을 특징으로 하는 액정 표시 장치.
  6. 다수의 게이트 라인, 상기 다수의 게이트 라인에 절연되어 교차하는 다수의 데이터 라인, 상기 다수의 데이터 라인과 상기 게이트 라인이 교차하는 영역에 형성되며 각각 상기 게이트 라인 및 데이터 라인에 연결되어 있는 스위칭 소자를 가지는 행렬 형태로 배열된 다수의 화소를 포함하는 액정 표시 장치의 구동 방법에 있어서,
    둘 이상의 화소행으로 이루어지는 화소군 단위로 극성이 반전되도록 상기 데이터 라인으로 계조 전압을 공급하는 단계;
    상기 화소군에서 적어도 하나의 화소행으로는 제1 게이트 전압을 공급하고, 나머지 화소행으로는 제2 게이트 전압을 공급하는 단계
    를 포함하며,
    상기 제1 게이트 전압에 따른 킥백 전압 보상량과 상기 제2 게이트 전압에 따른 킥백 전압 보상량이 서로 다른 것을 특징으로 하는 액정 표시 장치의 구동 방법.
  7. 제6항에 있어서,
    상기 게이트 전압을 공급하는 단계는,
    상기 화소군에서 충전 저하가 발생한 화소행으로 제1 게이트 전압을 공급하고, 충전 저하가 발생하지 않는 화소행으로 제2 게이트 전압을 공급하며, 상기 제1 게이트 전압은 제2 게이트 전압보다 크고, 상기 제1 게이트 전압에 따른 킥백 전압 보상량이 상기 제2 게이트 전압에 따른 킥백 전압 보상량보다 큰 것을 특징으로 하는 액정 표시 장치의 구동 방법.
  8. 제6항에서,
    상기 게이트 전압을 공급하는 단계는,
    상기 화소군에서 첫 번째 화소행으로 제1 게이트 전압을 공급하고, 나머지 화소행으로 제2 게이트 전압을 공급하며, 상기 제1 게이트 전압은 제2 게이트 전압보다 크고, 상기 제1 게이트 전압에 따른 킥백 전압 보상량이 상기 제2 게이트 전압에 따른 킥백 전압 보상량보다 큰 것을 특징으로 하는 액정 표시 장치의 구동 방법.
  9. 제6항에서,
    상기 게이트 전압을 공급하는 단계는, 상기 화소군에서 마지막 화소행으로 제1 게이트 전압을 공급하고, 나머지 화소행으로 제2 게이트 전압을 공급하며, 상기 제1 게이트 전압은 제2 게이트 전압보다 크고, 상기 제1 게이트 전압에 따른 킥백 전압 보상량이 상기 제2 게이트 전압에 따른 킥백 전압 보상량보다 큰 것을 특징으로 하는 액정 표시 장치의 구동 방법.
KR1020010066660A 2001-10-29 2001-10-29 액정 표시 장치 및 그 구동 방법 KR100825094B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010066660A KR100825094B1 (ko) 2001-10-29 2001-10-29 액정 표시 장치 및 그 구동 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010066660A KR100825094B1 (ko) 2001-10-29 2001-10-29 액정 표시 장치 및 그 구동 방법

Publications (2)

Publication Number Publication Date
KR20030034869A true KR20030034869A (ko) 2003-05-09
KR100825094B1 KR100825094B1 (ko) 2008-04-25

Family

ID=29566748

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010066660A KR100825094B1 (ko) 2001-10-29 2001-10-29 액정 표시 장치 및 그 구동 방법

Country Status (1)

Country Link
KR (1) KR100825094B1 (ko)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8184079B2 (en) 2006-01-26 2012-05-22 Samsung Electronics Co., Ltd. Display device having reduced flicker
KR101154341B1 (ko) * 2005-08-03 2012-06-13 삼성전자주식회사 표시 장치와, 이의 구동 방법 및 장치
KR101225425B1 (ko) * 2005-06-30 2013-01-22 엘지디스플레이 주식회사 액정표시장치
US8373729B2 (en) 2010-03-22 2013-02-12 Apple Inc. Kickback compensation techniques
KR101323469B1 (ko) * 2006-10-09 2013-10-30 엘지디스플레이 주식회사 액정표시장치와 그 구동방법
US9070318B2 (en) 2012-09-21 2015-06-30 Samsung Display Co., Ltd. Display apparatus and a method of driving the same
US9275599B2 (en) 2013-05-23 2016-03-01 Samsung Display Co., Ltd. Display appratus
KR20170054763A (ko) * 2015-11-10 2017-05-18 엘지디스플레이 주식회사 표시장치

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100188112B1 (ko) * 1996-03-15 1999-06-01 김광호 박막 트랜지스터 액정 표시 장치
KR100218511B1 (ko) * 1996-12-31 1999-09-01 윤종용 액정 표시 장치
KR19990070456A (ko) * 1998-02-20 1999-09-15 윤종용 티에프티 엘씨디 킥백전압보상방법
KR100709701B1 (ko) * 1999-12-01 2007-04-19 삼성전자주식회사 서로 다른 공통 전압을 가지는 액정 표시 장치
JP3443059B2 (ja) * 1999-12-01 2003-09-02 シャープ株式会社 残像消去方法および該残像消去方法を用いた表示装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101225425B1 (ko) * 2005-06-30 2013-01-22 엘지디스플레이 주식회사 액정표시장치
KR101154341B1 (ko) * 2005-08-03 2012-06-13 삼성전자주식회사 표시 장치와, 이의 구동 방법 및 장치
US8184079B2 (en) 2006-01-26 2012-05-22 Samsung Electronics Co., Ltd. Display device having reduced flicker
KR101323469B1 (ko) * 2006-10-09 2013-10-30 엘지디스플레이 주식회사 액정표시장치와 그 구동방법
US8373729B2 (en) 2010-03-22 2013-02-12 Apple Inc. Kickback compensation techniques
US9070318B2 (en) 2012-09-21 2015-06-30 Samsung Display Co., Ltd. Display apparatus and a method of driving the same
US9275599B2 (en) 2013-05-23 2016-03-01 Samsung Display Co., Ltd. Display appratus
KR20170054763A (ko) * 2015-11-10 2017-05-18 엘지디스플레이 주식회사 표시장치

Also Published As

Publication number Publication date
KR100825094B1 (ko) 2008-04-25

Similar Documents

Publication Publication Date Title
KR100767364B1 (ko) 액정 표시 장치 및 그 구동 방법
KR100777705B1 (ko) 액정 표시 장치 및 그 구동 방법
CN101233556B (zh) 显示装置及其驱动电路与驱动方法
US20060119557A1 (en) System and method for driving an LCD
KR101026809B1 (ko) 임펄시브 구동 액정 표시 장치 및 그 구동 방법
KR100495934B1 (ko) 표시구동장치 및 그 구동제어방법
KR20050047756A (ko) 액정 표시 장치 및 그 구동 방법
KR100933447B1 (ko) 액정 표시 패널의 게이트 구동 방법 및 장치
KR100389027B1 (ko) 액정표시장치 및 그 구동방법
KR100783701B1 (ko) 액정 표시 장치 및 그 구동 방법
KR100825094B1 (ko) 액정 표시 장치 및 그 구동 방법
JPH10254416A (ja) 液晶表示装置
US20100118016A1 (en) Video voltage supplying circuit, electro-optical apparatus and electronic apparatus
KR20050000657A (ko) 액정 표시 패널의 구동 방법 및 장치
JP2608403B2 (ja) アクテイブマトリクス型液晶パネルの駆動方法
JP2005250034A (ja) 電気光学装置、電気光学装置の駆動方法および電子機器
KR100840317B1 (ko) 게이트 구동 전압 발생 회로 및 이를 이용한 액정 표시 장치
KR100767373B1 (ko) 액정 표시 장치의 구동 장치
KR100389023B1 (ko) 액정표시장치의 감마전압 보정 방법 및 장치
KR101298402B1 (ko) 액정패널 및 그를 포함하는 액정표시장치
KR20040048623A (ko) 액정 표시 장치 및 그 구동 방법
KR20070063638A (ko) 액정 표시 패널의 구동 방법 및 장치
JPH11281949A (ja) コモン電極駆動回路
KR20000039816A (ko) 액정 표시 장치 및 액정 표시 장치의 구동 방법
KR20040059064A (ko) 액정 패널의 구동장치 및 그 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140401

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160329

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180403

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190401

Year of fee payment: 12