JPH11281949A - コモン電極駆動回路 - Google Patents

Abstract

(57)【要約】 【課題】電源電圧の種類を低減する。 【解決手段】コモン電極駆動回路が＋５Ｖの電源端子Ｖ
ＤＤと、０Ｖの接地端子ＧＮＤと、コモン電圧を出力す
る出力端子ＶＣＯＭと、電源端子ＶＤＤおよび出力端子
ＶＣＯＭ間に接続され出力端子ＶＣＯＭの寄生容量を充
電するトランジスタ１７Ａと、出力端子ＶＣＯＭおよび
接地端子ＧＮＤ間に接続され出力端子ＶＣＯＭの寄生容
量を放電するトランジスタ１７Ｂと、１水平走査期間期
間毎にトランジスタ１７Ａおよび１７Ｂを交互に導通さ
せ出力端子ＶＣＯＭの電位をレベル反転させるレベル反
転回路とを備える。特に、レベル反転回路は出力端子Ｖ
ＣＯＭの電位がトランジスタ１７Ａの導通により＋４．
５Ｖに設定されトランジスタ１７Ｂの導通により＋０．
５Ｖに設定されるようトランジスタ１７Ａおよび１７Ｂ
の遷移時間を制御する制御回路１７Ｃ，１７Ｄ，１７Ｅ
を含む。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は液晶表示装置に代表
される平面表示装置に関し、特にこの平面表示装置にお
いてコモン電極の電位を周期的にレベル反転するコモン
電極駆動回路に関する。

【０００２】

【従来の技術】近年、液晶表示装置が薄型軽量、さらに
低消費電力という利点からかなり普及しつつある。一般
的な液晶表示装置は、液晶組成物がアレイ基板および対
向基板間に保持される構造を有する。アレイ基板および
対向基板は例えば各々絶縁性および光透過性を有し、液
晶セルがアレイ基板と対向基板との間隙に液晶組成物を
充填して形成される。アレイ基板は複数の画素電極のマ
トリスクアレイと、これら画素電極の行に沿ってそれぞ
れ形成される複数の走査線と、これら画素電極の列に沿
ってそれぞれ形成される複数の信号線と、複数の画素電
極のマトリスクアレイを全体的に覆う第１配向膜とを有
する。複数の走査線はそれぞれ画素電極の行を選択し、
複数の信号線はそれぞれ選択行の画素電極に画素信号電
圧を印加するために設けられる。対向基板は複数の画素
電極のマトリクスアレイに対向するコモン電極と、この
コモン電極を全体的に覆う第２配向膜とを有する。第１
および第２配向膜は画素電極およびコモン電極間に電位
差がないときに液晶セル内の液晶分子をツイストネマチ
ック（ＴＮ）配向させるために設けられる。光が偏光板
を介して一方の基板側から液晶層に入射すると、この光
が液晶層の厚さ方向に配列される液晶分子のねじれに沿
って旋回し、他方の基板へ導かれ、さらに偏光板を介し
て選択的に透過される。電位差が画素電極およびコモン
電極間に与えられると、液晶分子が画像が表示される基
板表面に平行な平面からこの電位差に比例した角度だけ
チルトアップし、光の透過率を変化させる。

【０００３】アクティブマトリクス型液晶表示装置で
は、複数の薄膜トランジスタ（ＴＦＴ）が走査線および
信号線の交差位置の近くにそれぞれ形成され、各々対応
する画素電極を選択的に駆動するスイッチング素子とし
て用いられる。各ＴＦＴのゲートは１走査線に接続さ
れ、ドレインは１信号線に接続され、ソースは１画素電
極に接続される。このＴＦＴは走査線からの走査パルス
の立ち上がりに伴って導通し、信号線からの画素信号電
圧を画素電極に供給する。画素電極およびコモン電極は
液晶容量ＣＬＣを構成し、これら電極間の電位差に対応
して充電される。この電位差はＴＦＴが走査パルスの立
ち下がりに伴って非導通となった後も液晶容量ＣＬＣに
保持される。

【０００４】ところで、電界方向が常に同じである場
合、液晶以外の物質が一方の電極側に集まってしまい、
これが液晶セルの寿命を短縮する。従来、この解決策と
して、コモン電極の電位を基準にして画素信号電圧の極
性を例えば１フレーム期間毎に反転させる技術が知られ
る。さらに、画素信号電圧の極性反転はフリッカーを低
減するために例えば１水平走査期間毎にも行われること
がある。最近では、上述の極性反転のために必要な画素
信号電圧の振幅を低減する目的で、コモン電極の電位が
コモン電極ドライバから供給されるコモン電圧により積
極的にシフトされる。画素信号電圧ＶＳＩＧが０Ｖから
＋５Ｖの振幅であるとすると、画素信号電圧ＶＳＩＧが
この振幅の中心レベルを基準にレベル反転され、コモン
電圧ＶＣＯＭがこの画素信号電圧ＶＳＩＧのレベル反転
に同期して高レベルＶＣＯＭＨ（＝＋５．２Ｖ）および
低レベルＶＣＯＭＬ（＝−０．２Ｖ）の一方から他方に
レベル反転される。

【０００５】

【発明が解決しようとする課題】従来のコモン電極ドラ
イバは高レベルＶＣＯＭＨおよび低レベルＶＣＯＭＬに
等しい２つの安定化電源電圧レベルをＤＣ／ＤＣコンバ
ータから得ている。しかし、このＤＣ／ＤＣコンバータ
はこの他にも画素信号電圧ＶＳＩＧを得るための安定化
電源電圧レベル等も生成する必要があるため、その構造
が複雑であった。これは、液晶表示装置を低コストで生
産することを難しくする。本発明の目的は、電源電圧の
種類を低減することが可能なコモン電極駆動回路を提供
することにある。

【０００６】

【課題を解決するための手段】本発明によれば、第１電
源端子と、この第１電源端子の電位よりも低いレベルの
電位に設定される第２電源端子と、コモン電圧を出力す
る出力端子と、第１電源端子および出力端子間に接続さ
れ出力端子の寄生容量を充電する第１トランジスタ素子
と、出力端子および第２電源端子間に接続され出力端子
の寄生容量を放電する第２トランジスタ素子と、所定期
間毎に第１および第２トランジスタ素子を交互に導通さ
せ出力端子の電位をレベル反転させるレベル反転回路と
を備え、レベル反転回路は出力端子の電位が第１トラン
ジスタの導通により第１電源端子の電位および第２電源
端子の電位レベル範囲において第１所定レベルに設定さ
れ第２トランジスタ素子の導通により第１電源端子の電
位および第２電源端子の電位間のレベル範囲において第
１所定レベルよりも低い第２所定レベルに設定されるよ
う第１および第２トランジスタ素子の遷移時間を制御す
る制御手段を含むことを特徴とするコモン電極駆動回
路。

【０００７】このコモン電極駆動回路では、他の回路で
も使用可能な安定化電源電圧を第１および第２電源端子
間に供給してコモン電圧を発生することができる。この
ため、コモン電極駆動回路のためだけ使用されるような
安定化電源電圧を発生する必要がなくなり、表示装置を
低コストで生産できるようになる。また、コモン電極駆
動回路の部品数も低減されため、表示装置をコストをさ
らに低減するだけでなく、狭額縁化を図ることも可能に
なる。

【０００８】さらに、このコモン電極駆動回路では、第
１および第２トランジスタ素子の遷移時間が制御され、
コモン電圧ＶＣＯＭを第１および第２所定レベルに設定
する。従って、この遷移パターンを変更するだけで、第
１および第２所定電圧をシフトさせて、フリッカーの発
生を抑制することができる。このとき、コモン電圧の振
幅も変化させれば、表示品位をより安定化することがで
きる。

【０００９】

【発明の実施の形態】以下、本発明の第１実施形態に係
るアクティブマトリクス型液晶表示装置を図面を参照し
て説明する。図１はこの液晶表示装置の構成を概略的に
示し、図２は図１に示す液晶パネル１０の断面構造を示
す。この液晶表示装置はカラー表示可能な液晶パネル１
０を有する。この液晶パネル１０は光透過性を有するア
レイ基板ＡＲＳおよび対向基板ＣＴＳ、およびこれらア
レイ基板ＡＲＳおよび対向基板ＣＴＳ間に保持され液晶
組成物を充填した液晶セルＬＣにより構成される。液晶
パネル１０において、アレイ基板ＡＲＳはガラス基板Ｓ
Ｂ１と、このガラス基板ＳＢ１上に形成される４８０×
１９２０個の画素電極２０のマトリスクアレイと、これ
ら画素電極２０の行に沿ってそれぞれ形成される４８０
本の走査線Ｙ１−Ｙ４８０と、これら画素電極２０の列
に沿ってそれぞれ形成される１９２０本の信号線Ｘ１−
Ｘ１９２０と、走査線Ｙ１−Ｙ４８０および信号線Ｘ１
−Ｘ１９２０の交差点近くにそれぞれスイッチング素子
として形成される４８０×１９２０個の薄膜トランジス
タ（ＴＦＴ）２４と、各々対応する行の画素電極２０に
絶縁膜を介してオーバーラップして形成される４８０本
の蓄積容量線２６と、画素電極２０のマトリスクアレイ
を全体的に覆う第１配向膜ＯＲ１とを有する。また、対
向基板ＣＴＳはガラス基板ＳＢ２と、画素電極２０の周
辺をマスクするためにこのガラス基板ＳＢ２上に形成さ
れる遮光膜ＳＴと、赤、緑、青の色成分の光を選択的に
透過するカラーフィルタＦＬと、画素電極２０のマトリ
クスアレイに対向するコモン電極２２と、このコモン電
極２２を全体的に覆う第２配向膜ＯＲ２とを有する。第
１配向膜ＯＲ１および第２配向膜ＯＲ２は画素電極２０
およびコモン電極２２間に電位差がないときに液晶分子
をツイストネマチック（ＴＮ）配向させるために設けら
れる。各ＴＦＴ２４は走査線Ｙ１−Ｙ４８０のうちの１
本に接続されるゲート、および信号線Ｘ１−Ｘ１９２０
のうちの１本と全画素電極２０のうちの１個との間に接
続されるソース・ドレインパスを有する。画素電極２０
とコモン電極２２とは液晶容量ＣＬＣを構成し、蓄積容
量線２６と画素電極２０とは蓄積容量ＣＳを構成する。
アレイ基板ＡＲＳおよび対向基板ＣＴＳの外側表面に
は、互いに直交する向きに設定される２枚の偏光板ＰＬ
１およびＰＬ２が貼り付けられ、コモン電極２２は蓄積
容量線２６に接続される。

【００１０】液晶表示装置は液晶パネル１０に接続され
る表示制御回路を有する。この表示制御回路は、信号線
Ｘ１−Ｘ１９２０を駆動するＸドライバ１２と、走査線
Ｙ１−Ｙ４８０を駆動するＹドライバ１４と、Ｘドライ
バ１２およびＹドライバ１４を制御する液晶コントロー
ラ１６と、コモン電極２２を蓄積容量線２６と共に駆動
するコモン電極ドライバ１７と、外部電源電圧のレベル
を安定な＋５Ｖ，＋１９Ｖ，−１２Ｖに変換するＤＣ／
ＤＣコンバータ１８を有する。＋５Ｖの電源電圧はＸド
ライバ１２、液晶コントローラ１６、およびコモン電極
ドライバ１７に接続される電源端子ＶＤＤに供給され、
＋１９Ｖおよび−１２Ｖの電源電圧はＹドライバ１４に
接続される電源端子ＶＯＮおよびＶＯＦＦに供給され
る。

【００１１】液晶コントローラ１６は、外部から順次供
給される階調データをスタートパルスＳＴおよびシフト
クロックＣＫと共にＸドライバ１２に供給する。スター
トパルスＳＴ１は１９２０個の階調データが供給される
１水平走査期間毎に発生され、シフトクロックＣＫは各
階調データの供給毎に発生される。さらに、液晶コント
ローラ１６は１水平走査期間毎に走査線Ｙ１−Ｙ４８０
のうちの１本を選択し、この選択結果を選択信号として
Ｙドライバ１４に供給する。極性反転信号ＰＯＬは液晶
セルＬＣ内の電界方向を周期的に反転させるために１フ
レーム期間および１水平走査期間毎に接地レベル（＝０
Ｖ）およびＶＤＤレベル（＝＋５Ｖ）の一方から他方に
変化する信号であり、液晶コントローラ１６からＸドラ
イバ１２およびコモン電極ドライバ１７に供給される。
さらに、切換信号ＳＷＡＰは例えば極性反転信号ＰＯＬ
を遅延することにより得られる信号であり、極性反転信
号ＰＯＬと共に液晶コントローラ１６からコモン電極ド
ライバ１７に供給される。極性反転信号ＰＯＬに対する
切換信号ＳＷＡＰの遅延時間は例えば１／２水平走査期
間を基準値として設定されるが、この基準値は表示品質
が最適となるように調整可能である。

【００１２】Ｘドライバ１２は例えば図３に示すように
階調データを接地レベル（＝０Ｖ）からＶＤＤレベル
（＝＋５Ｖ）までの電圧レベルに変換するＤ／Ａ変換器
１２Ａ、シフトクロックＣＫに応答してスタートパルス
ＳＴを後段にシフトする１９２０段のシフトレジスタ１
２Ｂ、および各々シフトレジスタ１２Ｂの対応段にシフ
トされたスタートパルスＳＴに応答して階調データを順
次サンプリングしラッチするラッチ回路１２Ｃを有す
る。すなわち、画素信号電圧ＶＳＩＧは上述した接地レ
ベルからＶＤＤレベルまでのような範囲に対応する所定
の振幅を持つ。

【００１３】Ｙドライバ１４は液晶コントローラ１６か
らの選択信号に基づいて走査線Ｙ１−Ｙ４８０を順次選
択し、ＶＯＦＦレベル（＝−１２Ｖ）からＶＯＮレベル
（＝＋１９Ｖ）に立ち上がる走査パルスを選択走査線に
供給する。このとき、非選択走査線の電位はＶＯＦＦレ
ベル（＝−１２Ｖ）に維持される。

【００１４】各ＴＦＴ２４は対応走査線からの走査パル
スの立ち上がりに伴って導通し、対応信号線からの画素
信号電圧ＶＳＩＧを対応画素電極２０に供給する。液晶
容量ＣＬＣおよび蓄積容量ＣＳはこの画素信号電圧ＶＳ
ＩＧによって充電される。ＴＦＴ２４は走査パルスの立
ち下がりに伴って非導通となるが、画素電極２０および
コモン電極２２間の電位差はこの後も液晶容量ＣＬＣお
よび蓄積容量ＣＳによって保持され、ＴＦＴ２４が１フ
レーム期間後に再び導通したときに更新される。

【００１５】コモン電極ドライバ１７は、画素信号電圧
ＶＳＩＧの振幅である５Ｖよりも小さい４Ｖの振幅のコ
モン電圧ＶＣＯＭをコモン電極２２に供給する。このコ
モン電極ドライバ１７は例えば図４に示すように＋５Ｖ
の電源端子ＶＤＤおよび０Ｖの接地端子ＧＮＤ間におい
てカレントパスが直列に接続されるＣＭＯＳトランジス
タ１７Ａおよび１７Ｂと、出力電圧が極性反転信号ＰＯ
Ｌをレベル反転することにより接地レベル（＝０Ｖ）お
よびＶＤＤレベル（＝＋５Ｖ）の一方に設定される出力
電圧を発生するインバータ回路１７Ｃと、第１および第
２入力端Ｓ０およびＳ１を持ちこれら入力端Ｓ０および
Ｓ１のうち切換信号ＳＷＡＰに対応する一方を介して流
れる電流によりＣＭＯＳトランジスタ１７Ａおよび１７
Ｂのゲートを充放電する切換スイッチ１７Ｄと、切換ス
イッチ１７Ｅの入力端Ｓ０およびＳ１にそれぞれ接続さ
れる第１および第２端子並びにインバータ回路１７Ｃの
出力端子に接続され第１および第２端子間で摺動可能な
中間タップを持つ可変抵抗器１７Ｅとを有する。コモン
電圧ＶＣＯＭの出力端子はＣＭＯＳトランジスタ１７Ａ
および１７Ｂ間の接続点に接続される。ＭＯＳトランジ
スタ１７Ａはコモン電圧ＶＣＯＭの出力端子の寄生容量
を充電し、ＭＯＳトランジスタ１７Ｂはコモン電圧ＶＣ
ＯＭの出力端子の寄生容量を放電するために用いられ
る。

【００１６】図５に示すように、極性反転信号ＰＯＬが
１水平走査期間に等しいレベル反転周期Ｔで変化する
と、切換信号ＳＷＡＰが極性反転信号ＰＯＬに対してＴ
／２の周期だけ遅れて変化する。

【００１７】極性反転信号ＰＯＬが＋５Ｖに立ち上がる
と、切換信号ＳＷＡＰがＴ／２期間だけ低レベル（＝０
Ｖ）に維持され、これに続くＴ／２期間だけ高レベル
（＝＋５Ｖ）に維持される。切換スイッチ１７Ｄは切換
信号ＳＷＡＰが低レベルのときに入力端Ｓ０を選択し可
変抵抗器１７Ｅの第１端子および中間タップ間の抵抗ｒ
１によって決定される電流によりＣＭＯＳトランジスタ
１７Ａおよび１７Ｂのゲートを充電する。さらに、切換
スイッチ１７Ｄは切換信号ＳＷＡＰが 高レベルのとき
に入力端Ｓ１を選択し可変抵抗器１７Ｅの第２端子およ
び中間タップ間の抵抗ｒ２によって決定される電流によ
りＣＭＯＳトランジスタ１７Ａおよび１７Ｂのゲートを
充電する。すなわち極性反転信号ＰＯＬが＋５Ｖである
期間においては、ＭＯＳトランジスタ１７Ａがこのゲー
ト制御に対応する遷移時間で導通し、コモン電極２２の
電位を＋４．５Ｖの高レベルＶＣＯＭＨに設定する。

【００１８】他方、極性反転信号ＰＯＬが０Ｖに立ち下
がると、切換信号ＳＷＡＰがＴ／２期間だけ高レベル
（＝＋５Ｖ）に維持され、これに続くＴ／２期間だけ低
レベル（＝０Ｖ）に維持される。切換スイッチ１７Ｄは
切換信号ＳＷＡＰが高レベルのときに入力端Ｓ１を選択
し可変抵抗器１７Ｅの第２端子および中間タップ間の抵
抗ｒ２によって決定される電流によりＣＭＯＳトランジ
スタ１７Ａおよび１７Ｂのゲートを充電する。さらに、
切換スイッチ１７Ｄは切換信号ＳＷＡＰが低レベルのと
きに入力端Ｓ０を選択し可変抵抗器１７Ｅの第１端子お
よび中間タップ間の抵抗ｒ１によって決定される電流に
よりＣＭＯＳトランジスタ１７Ａおよび１７Ｂのゲート
を充電する。すなわち極性反転信号ＰＯＬが０Ｖである
期間においては、ＭＯＳトランジスタ１７Ｂがこのゲー
ト制御に対応する遷移時間で導通し、コモン電極２２の
電位を＋０．５Ｖの低レベルＶＣＯＭＬに設定する。

【００１９】上述の液晶パネル１０では、Ｘドライバ１
２が液晶コントローラ１６の制御により各画素の階調デ
ータに応じて０Ｖから＋５Ｖの範囲のいずれかのレベル
に設定される画素信号電圧ＶＳＩＧを各水平走査期間に
おいて順次信号線Ｘ１−Ｘ１９２０に供給し、Ｙドライ
バ１４が液晶コントローラ１６の制御により走査パルス
を各水平走査期間において順次走査線Ｙ１−Ｙ４８０に
供給し、さらにコモン電極ドライバ１７が液晶コントロ
ーラ１６の制御によりコモン電圧ＶＣＯＭをコモン電極
２２に供給する。画素信号電圧ＶＳＩＧおよびコモン電
圧ＶＣＯＭは奇数番目のフレーム期間において偶数番目
の水平走査期間毎にレベル反転され、偶数番目のフレー
ム期間において奇数番目の水平走査期間毎にレベル反転
される。

【００２０】例えば全画素の表示を最大光透過率の白に
する場合、画素信号電圧ＶＳＩＧは奇数番目のフレーム
期間において奇数番目の水平走査期間毎に＋５Ｖに設定
され偶数番目の水平走査期間毎に０Ｖに設定され、偶数
番目のフレーム期間において奇数番目の水平走査期間毎
に０Ｖに設定され偶数番目の水平走査期間毎に＋５Ｖに
設定される。他方、コモン電圧ＶＣＯＭは奇数番目のフ
レーム期間において奇数番目の水平走査期間毎に＋０．
５Ｖに設定され偶数番目の水平走査期間毎に＋４．５Ｖ
に設定され、偶数番目のフレーム期間において奇数番目
の水平走査期間毎に＋４．５Ｖに設定され偶数番目の水
平走査期間毎に＋０．５Ｖに設定される。

【００２１】また、例えば全画素の表示を最小光透過率
の黒にする場合、画素信号電圧ＶＳＩＧは奇数番目のフ
レーム期間において奇数番目の水平走査期間毎に０Ｖに
設定され偶数番目の水平走査期間毎に＋５Ｖに設定さ
れ、偶数番目のフレーム期間において奇数番目の水平走
査期間毎に＋５Ｖに設定され偶数番目の水平走査期間毎
に０Ｖに設定される。他方、コモン電圧ＶＣＯＭは奇数
番目のフレーム期間において奇数番目の水平走査期間毎
に＋４．５Ｖに設定され偶数番目の水平走査期間毎に＋
０．５Ｖに設定され、偶数番目のフレーム期間において
奇数番目の水平走査期間毎に＋０．５Ｖに設定され偶数
番目の水平走査期間毎に＋４．５Ｖに設定される。

【００２２】図６は各画素の画素電極２０およびコモン
電極２２間の電位関係を示す。図６において、Ｗは白を
表示する画素電極２０の電位を表し、Ｂは黒を表示する
画素電極２０の電位を表す。例えば第１フレーム期間の
第１水平走査期間では、走査パルスが走査線Ｙ１に供給
される。この走査線Ｙ１に接続された全てのＴＦＴ２４
は走査パルスの立ち上がりに伴って導通し、信号線Ｘ１
−Ｘ１９２０からの画素信号電圧ＶＳＩＧを第１行目の
画素電極２０にそれぞれ供給する。これにより、各画素
電極２０の電位が画素信号電圧ＶＳＩＧによって設定さ
れる。すなわち、画素電極２０の電位は画素信号電圧Ｖ
ＳＩＧが白表示用であれば＋５Ｖに設定され、画素信号
電圧ＶＳＩＧが黒表示用であれば０Ｖに設定される。他
方、コモン電極２０の電位はこの第１フレーム期間の第
１水平走査期間においてコモン電圧ＶＣＯＭにより＋
４．５Ｖに設定される。液晶容量ＣＬＣおよび蓄積容量
ＣＳは画素電極２０およびコモン電極２２間の電位差に
よって充電され、この電位差に応じた電界を液晶セル内
に印加する。走査パルスが立ち下がると、走査線Ｙ１に
接続された全てのＴＦＴ２４が非導通となり、第１行目
の画素電極２０をそれぞれ信号線Ｘ１−Ｘ１９２０から
電気的に分離されたフローティング状態にする。これに
より、画素電極２０およびコモン電極２２間の電位差が
液晶容量ＣＬＣおよび蓄積容量ＣＳによって保持され
る。第１フレーム期間の第２水平走査期間では、コモン
電極２０の電位がコモン電圧ＶＣＯＭのレベル反転によ
り＋４．５Ｖから４Ｖ低下した＋０．５Ｖに設定され
る。このとき、画素電極２０はフローティング状態にあ
るため、画素電極２０の電位はコモン電極２０の電位低
下に伴って４Ｖ低下する。しかし、画素電極２０および
コモン電極２２間の電位差は変化しない。このため、こ
の電位差に応じた電界が第２フレームの第１水平走査期
間で再び走査線Ｙ１に接続された全てのＴＦＴ２４が導
通するまで継続的に液晶セルＬＣ内に印加される。

【００２３】尚、実際にＴＦＴ２４が非導通となって、
画素電極２０をフローティング状態にすると、充電電荷
が液晶容量ＣＬＣおよび蓄積揚力ＣＳに加えて画素電極
２０と走査線およびＴＦＴ２４との間の寄生容量に再配
分される。画素電極２０の電位はこの結果として画素電
極２０から引き抜かれる電荷量に対応して低下する。こ
れは画素電極２０およびコモン電極２２間の電位差を白
表示時と黒表示時とで若干不均一とするため、この電荷
の引き抜きによる画素電極２０の電位低下分だけコモン
電圧ＶＣＯＭの振幅の中心レベルを低下させることが好
ましい。

【００２４】上述の実施形態によれば、コモン電極ドラ
イバ１７は電源電圧ＶＤＤの下で動作し、各水平走査期
間毎に接地レベル（＝０Ｖ）およびＶＤＤレベル（＝＋
５Ｖ）の範囲内でレベル反転されるコモン電圧ＶＣＯＭ
を発生する。具体的には、切換スイッチ１７Ｄが可変抵
抗器１７Ｅの抵抗ｒ１およびｒ２を切り換えてＣＭＯＳ
トランジスタ１７Ａおよび１７Ｂのゲートの寄生容量を
充放放電する電流値を変化させることによりゲート電圧
を制御する。ＣＭＯＳトランジスタ１７Ａおよび１７Ｂ
の遷移時間はこうして制御されるゲート電圧に応じて決
定され、コモン電圧ＶＣＯＭを＋４．５Ｖおよび０．５
Ｖの一方に設定する。

【００２５】電源電圧ＶＤＤはコモン電極ドライバ１７
以外の回路でも使用されるため、ＤＣ／ＤＣコンバータ
１８がこれらコモン電極ドライバ１７のためだけ使用さ
れるような安定化電源電圧を発生する必要がなくなり、
表示装置を低コストで生産できるようになる。また、コ
モン電極ドライバ１７の部品数も低減されため、表示装
置をコストをさらに低減するだけでなく、狭額縁化を図
ることも可能になる。

【００２６】さらに、極性反転信号ＰＯＬに対する切換
信号ＳＷＡＰの遅延時間並びに可変抵抗器１７Ｅの抵抗
ｒ１およびｒ２の比率を調整することによりコモン電圧
ＶＣＯＭの電圧レベルＶＣＯＭＨおよびＶＣＯＭＬをシ
フトさせて、フリッカーの発生を抑制することができ
る。このとき、コモン電圧ＶＣＯＭの振幅も変化させれ
ば、表示品位を安定化することができる。

【００２７】次に、本発明の第２実施形態に係るアクテ
ィブマトリクス型液晶表示装置を説明する。この液晶表
示装置はコモン電極ドライバ１７が図７に示すように構
成されることを除いて第１実施形態の液晶表示装置と同
様である。このため、コモン電極ドライバ１７以外の説
明を省略する。図７では、第１実施形態と同様部分が同
一参照符号で示される。この第２実施形態では、コモン
電極ドライバ１７が画素信号電圧ＶＳＩＧの振幅である
５Ｖよりも小さい４Ｖの振幅のコモン電圧ＶＣＯＭをコ
モン電極２２に供給するためにＣＭＯＳトランジスタ１
７Ａおよび１７Ｂ、分圧回路１７Ｆ、並びに切換スイッ
チ１７Ｇを有する。ＣＭＯＳトランジスタ１７Ａおよび
１７Ｂのカレントパスは第１実施形態と同様に＋５Ｖの
電源端子ＶＤＤおよび０Ｖの接地端子ＧＮＤ間において
直列に接続される。分圧回路１７Ｆは電源端子ＶＤＤお
よび接地端子ＧＮＤ間に直列に接続される３個の抵抗ｒ
１，ｒ２，およびｒ３で構成される。切換スイッチ１７
Ｇは電源端子ＶＤＤおよび抵抗ｒ１の接続点に接続され
る第１入力端Ｓ０、抵抗ｒ１および抵抗ｒ２の接続点に
接続される第２入力端Ｓ１、抵抗ｒ２および抵抗ｒ３の
接続点に接続される第３入力端Ｓ２、並びに抵抗ｒ３お
よび接地端子ＧＮＤの接続点に接続される第４入力端を
持ち、極性反転信号ＰＯＬおよび切換信号ＳＷＡＰとの
組み合わせに応じてこれら入力端Ｓ０−Ｓ３のうちの１
つを選択し、選択した入力端の電圧をＣＭＯＳトランジ
スタ１７Ａおよび１７Ｂのゲートに供給する。コモン電
圧ＶＣＯＭの出力端子はＣＭＯＳトランジスタ１７Ａお
よび１７Ｂ間の接続点に接続される。ＭＯＳトランジス
タ１７Ａはコモン電圧ＶＣＯＭの出力端子の寄生容量を
充電し、ＭＯＳトランジスタ１７Ｂはコモン電圧ＶＣＯ
Ｍの出力端子の寄生容量を放電するために用いられる。

【００２８】図８に示すように、極性反転信号ＰＯＬが
１水平走査期間に等しいレベル反転周期Ｔで変化する
と、切換信号ＳＷＡＰが極性反転信号ＰＯＬに対してＴ
／２の周期だけ遅れて変化する。

【００２９】極性反転信号ＰＯＬが＋５Ｖに立ち上がる
と、切換信号ＳＷＡＰがＴ／２期間だけ低レベル（＝０
Ｖ）に維持され、これに続くＴ／２期間だけ高レベル
（＝＋５Ｖ）に維持される。切換スイッチ１７Ｄは切換
信号ＳＷＡＰが低レベルのときに入力端Ｓ０を選択し、
この入力端の電圧をＣＭＯＳトランジスタ１７Ａおよび
１７Ｂのゲートに供給する。さらに切換スイッチ１７Ｄ
は切換信号ＳＷＡＰが高レベルのときに入力端Ｓ１を選
択し、この入力端Ｓ１の電圧をＣＭＯＳトランジスタ１
７Ａおよび１７Ｂのゲートに供給する。すなわち極性反
転信号ＰＯＬが＋５Ｖである期間においては、ＭＯＳト
ランジスタ１７Ａがこのゲート制御に対応する遷移時間
で導通し、コモン電極２２の電位を＋４．５Ｖの高レベ
ルＶＣＯＭＨに設定する。

【００３０】他方、極性反転信号ＰＯＬが０Ｖに立ち下
がると、切換信号ＳＷＡＰがＴ／２期間だけ高レベル
（＝＋５Ｖ）に維持され、これに続くＴ／２期間だけ低
レベル（＝０Ｖ）に維持される。切換スイッチ１７Ｄは
切換信号ＳＷＡＰが高レベルのときに入力端Ｓ２を選択
し、この入力端Ｓ２の電圧をＣＭＯＳトランジスタ１７
Ａおよび１７Ｂのゲートに供給する。さらに、切換スイ
ッチ１７Ｄは切換信号ＳＷＡＰが低レベルのときに入力
端Ｓ３を選択し、この入力端Ｓ３の電圧をＣＭＯＳトラ
ンジスタ１７Ａおよび１７Ｂのゲートに供給する。すな
わち極性反転信号ＰＯＬが０Ｖである期間においては、
ＭＯＳトランジスタ１７Ｂがこのゲート制御に対応する
遷移時間で導通し、コモン電極２２の電位を＋０．５Ｖ
の低レベルＶＣＯＭＬに設定する。

【００３１】上述の第２実施形態によれば、コモン電極
ドライバ１７は第１実施形態と同様に電源電圧ＶＤＤの
下で動作し、各水平走査期間毎に接地レベル（＝０Ｖ）
およびＶＤＤレベル（＝＋５Ｖ）の範囲内でレベル反転
されるコモン電圧ＶＣＯＭを発生する。具体的には、切
換スイッチ１７Ｇが分圧回路１７Ｆに接続される入力端
Ｓ０−Ｓ３の電圧を切り換えてＣＭＯＳトランジスタ１
７Ａおよび１７Ｂのゲートに供給することによりゲート
電圧を制御する。ＣＭＯＳトランジスタ１７Ａおよび１
７Ｂの遷移時間はこうして制御されるゲート電圧に応じ
て決定され、コモン電圧ＶＣＯＭを＋４．５Ｖおよび＋
０．５Ｖの一方に設定する。

【００３２】電源電圧ＶＤＤは第１実施形態と同様にコ
モン電極ドライバ１７以外の回路でも使用されるため、
ＤＣ／ＤＣコンバータ１８がこれらコモン電極ドライバ
１７のためだけ使用されるような安定化電源電圧を発生
する必要がなくなり、表示装置を低コストで生産できる
ようになる。また、コモン電極ドライバ１７の部品数も
低減されため、表示装置をコストをさらに低減するだけ
でなく、狭額縁化を図ることも可能になる。

【００３３】さらに、極性反転信号ＰＯＬに対する切換
信号ＳＷＡＰの遅延時間並びに分圧回路１７Ｆの抵抗ｒ
１からｒ３の比率を調整することによりコモン電圧ＶＣ
ＯＭの電圧レベルＶＣＯＭＨおよびＶＣＯＭＬをシフト
させて、フリッカーの発生を抑制することができる。こ
のとき、コモン電圧ＶＣＯＭの振幅も変化させれば、表
示品位を安定化することができる。

【００３４】尚、本発明は上述の実施形態に限定され
ず、その要旨を逸脱しない範囲で様々に変形することが
できる。第１および第２実施形態では、コモン電極ドラ
イバ１７がＣＭＯＳトランジスタ１７Ａおよび１７Ｂを
備えるが、これらはバイポーラトランジスタに置き換え
ることもできる。また、図４および図７に示す接地端子
ＧＮＤ（＝０Ｖ）はマイナス電源端子に置き換えること
もできる。この場合には、ＤＣ／ＤＣコンバータ１８の
出力数はマイナス電源端子を０Ｖより低いマイナス電位
に設定するために一つだけ多くなる。尚、図４に示すイ
ンバータ回路１７Ｃはこの場合レベル変換器となる。

【００３５】また、第２実施形態で用いられた分圧回路
１７Ｆを構成する抵抗数を増大し、この分圧回路から得
られる電圧レベルを段階的に切り換えるよう切換スイッ
チ１７Ｇを構成することによりＣＭＯＳトランジスタ１
７Ａおよび１７Ｂのゲート電圧をより細かく制御しても
よい。さらに、上述の段階的な切換動作のために数ビッ
トの切換信号ＳＷＡＰを切換スイッチ１７Ｇに供給する
ＲＯＭ（ＥＥＰＲＯＭまたはＥＰＲＯＭ）を液晶コント
ローラ１６に設け、インターフェースを介してＲＯＭを
外部接続すれば、コモン電圧ＶＣＯＭの調節を自動化す
ることも可能となる。

【００３６】

【発明の効果】本発明によれば、電源電圧の種類を低減
することが可能なコモン電極駆動回路を提供できる。

【図面の簡単な説明】

【図１】本発明の第１実施形態に係るアクティブマトリ
クス型液晶表示装置の構成を概略的に示す回路図であ
る。

【図２】図１に示す液晶パネルの構造を示す断面図であ
る。

【図３】図１に示すＸドライバの構成を示す回路図であ
る。

【図４】図１に示すコモン電極ドライバの構成を示す回
路図である。

【図５】図４に示す極性反転信号と切換信号との間の関
係を示す波形図である。

【図６】図１に示す画素電極およびコモン電極間の電位
関係を示す波形図である。

【図７】本発明の第２実施形態に係るアクティブマトリ
クス型液晶表示装置のコモン電極ドライバを示す回路図
である。

【図８】図７に示す極性反転信号と切換信号との間の関
係を示す波形図である。

【符号の説明】

ＡＲＳ…アレイ基板 ＣＴＳ…対向基板 ＬＣ…液晶セル １２…Ｘドライバ １４…Ｙドライバ １６…液晶コントローラ １７…コモン電極ドライバ １８…ＤＣ／ＤＣコンバータ ２０…画素電極 ２２…コモン電極 ２４…ＴＦＴ

Claims (4)

【特許請求の範囲】
1. 【請求項１】 第１電源端子と、この第１電源端子の電
   位よりも低いレベルの電位に設定される第２電源端子
   と、コモン電圧を出力する出力端子と、前記第１電源端
   子および前記出力端子間に接続され前記出力端子の寄生
   容量を充電する第１トランジスタ素子と、前記出力端子
   および第２電源端子間に接続され前記出力端子の寄生容
   量を放電する第２トランジスタ素子と、所定期間毎に前
   記第１および第２トランジスタ素子を交互に導通させ前
   記出力端子の電位をレベル反転させるレベル反転回路と
   を備え、前記レベル反転回路は前記出力端子の電位が前
   記第１トランジスタの導通により前記第１電源端子の電
   位および第２電源端子の電位レベル範囲において第１所
   定レベルに設定され前記第２トランジスタ素子の導通に
   より前記第１電源端子の電位および第２電源端子の電位
   間のレベル範囲において第１所定レベルよりも低い第２
   所定レベルに設定されるよう前記第１および第２トラン
   ジスタ素子の遷移時間を制御する制御手段を含むことを
   特徴とするコモン電極駆動回路。
2. 【請求項２】 前記制御手段は前記第１および第２トラ
   ンジスタ素子の制御電圧を前記所定期間内に変更する電
   圧変更手段を含むことを特徴とする請求項１に記載のコ
   モン電極駆動回路。
3. 【請求項３】 前記電圧変更手段は前記制御電圧を得る
   ために前記第１および第２トランジスタ素子の入力容量
   を充電する充電電流並びに前記第１および第２トランジ
   スタ素子の入力容量を放電する放電電流を前記第１およ
   び第２電源端子の電位からそれぞれ発生する充放電回路
   と、この充放電回路において発生される充電電流および
   放電電流の各々を切り換える電流切換回路とを備えるこ
   とを特徴とする請求項２に記載のコモン電極駆動回路。
4. 【請求項４】前記電圧変更手段は前記第１および第２電
   源端子間の電圧を前記制御電圧として分圧する分圧回路
   と、この分圧回路によって分圧される電圧を切り換える
   電圧切換回路とを備えることを特徴とする請求項２に記
   載のコモン電極駆動回路。