JP2003333109A - 多様ｒｓｄｓ−ｌｖｄｓ−ミニｌｖｄｓ−ｂｌｖｄｓ差動信号インターフェース回路 - Google Patents

多様ｒｓｄｓ−ｌｖｄｓ−ミニｌｖｄｓ−ｂｌｖｄｓ差動信号インターフェース回路

Info

Publication number
JP2003333109A
JP2003333109A JP2003108142A JP2003108142A JP2003333109A JP 2003333109 A JP2003333109 A JP 2003333109A JP 2003108142 A JP2003108142 A JP 2003108142A JP 2003108142 A JP2003108142 A JP 2003108142A JP 2003333109 A JP2003333109 A JP 2003333109A
Authority
JP
Japan
Prior art keywords
differential
interface
voltage
selectable
standard
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003108142A
Other languages
English (en)
Inventor
James Chow
チョウ ジェームズ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ST MICROELECTRONICS Inc
STMicroelectronics lnc USA
Original Assignee
ST MICROELECTRONICS Inc
STMicroelectronics lnc USA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ST MICROELECTRONICS Inc, STMicroelectronics lnc USA filed Critical ST MICROELECTRONICS Inc
Publication of JP2003333109A publication Critical patent/JP2003333109A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018585—Coupling arrangements; Interface arrangements using field effect transistors only programmable
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/028—Arrangements specific to the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M3/00—Automatic or semi-automatic exchanges
    • H04M3/42—Systems providing special services or facilities to subscribers
    • H04M3/42017—Customized ring-back tones

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Dc Digital Transmission (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

(57)【要約】 【課題】 ＲＳＤＳ、ＬＶＤＳ、ミニＬＶＤＳ、ＢＬＶ
ＤＳを包含する複数個のスタンダードを選択的に使用可
能とする電子回路を提供する。 【解決手段】 本電子回路は、選択的に形態特定可能な
差動信号インターフェース及び該差動信号インターフェ
ースのコンフィギュレーションに対して複数個のスタン
ダードの差動信号インターフェースのうちの１つを選択
する選択制御入力を有している。該選択制御入力は、差
動信号インターフェースのコンフィギュレーションとし
てＲＳＤＳ、ＬＶＤＳ、ミニＬＶＤＳ、ＢＬＶＤＳを包
含する複数個のスタンダードの差動信号インターフェー
スのうちの１つを選択する。本電子回路は、又、該選択
制御入力における入力信号に応答して、動作ＤＣ電圧、
スタンダードの差動信号電圧、スタンダードの差動信号
電流のうちの少なくとも１つを選択するための複数個の
選択可能な電圧源（６１１，６１２，６１３）と複数個
の選択可能な電流源（６１４，６１５，６１６，６１
７）を包含することが可能である。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、トランジスタドラ
イバ回路の分野に関するものであって、更に詳細には、
バックプレーン適用用の多様な減少スイング差動信号・
低電圧差動信号・ミニ低電圧差動信号・バス低電圧差動
信号インターフェース回路に関するものである。
【０００２】
【従来の技術】コンピュータ、モニタ、フラットパネル
ディスプレイ等の多様な電子装置は、２つの電子信号線
の間の電圧レベルにおける差が送信信号を形成する高速
差動データ伝送を使用している。差動データ伝送は、例
えばＬＣＤパネル、フラットパネルディスプレイに対す
るノートブックホスト、及びバックプレーンラック・ツ
ー・ラック装置等の種々のディスプレイモニタへのデー
タの伝送においてばかりでなく、長距離にわたっての１
００Ｍｂｐｓを超えるデータ伝送レートに対して一般的
に使用されている。ノイズ信号は接地レベル電圧をシフ
トさせ且つコモンモード（同相）電圧として表われる。
従って、ノイズの悪影響は実質的に減少される。
【０００３】このようなデータ伝送を標準化させるため
に、インターフェース用の多様なスタンダードが開発さ
れている。例えば、このような１つのスタンダードはＴ
ＩＡ／ＥＩＡ−６４４スタンダード低電圧差動伝送（Ｌ
ＶＤＳ）であり、それは米国通信工業会（ＥＩＡ）及び
米国電子工業会（ＴＩＡ）によって定義されている。こ
のスタンダードは、一対の信号線を介して毎秒ギガビッ
トのデータレート範囲で動作することが可能である。ド
ライバ回路が該信号線上に信号を配置させる。これらの
ドライバ回路は、典型的に、１００Ωの抵抗の単一負荷
で終端する一対の伝送線を介して３４５ｍＶの公称信号
スイングで差動信号を送信することが意図されている。
【０００４】ＬＶＤＳ方式の人気が毎年増加している
が、コモンモード範囲に制限されていること、及び単一
の１００Ω終端の負荷に意図されていること等の幾つか
の制限が存在している。そのために、ＬＶＤＳもどきの
信号方式スタンダードがその他の応用に対して採用され
ている。その他の一般的な信号方式スタンダードは、バ
スＬＶＤＳ（ＢＬＶＤＳ）、減少スイング差動伝送（Ｒ
ＳＤＳ）、ミニ低電圧差動伝送（ミニＬＶＤＳ）を包含
している。
【０００５】バスＬＶＤＳは、カード負荷及び間隔が伝
送線のインピーダンスを高々５０％低下する場合の高度
に負荷がかけられたバックプレーンをターゲットにする
ことによりＬＶＤＳの利点を拡張している。従って、Ｂ
ＬＶＤＳインターフェース用の終端抵抗は４０Ωから２
００Ωへ変化する場合があり、一方公称差動信号は４０
０ｍＶである。ＢＬＶＤＳインターフェースはマルチド
ロップ、マルチポイント、又はポイントツーポイント適
用例に対して使用することが可能である。
【０００６】減少スイング差動伝送（ＲＳＤＳ）は２０
０ｍＶの公称信号スイングを有する差動インターフェー
スである。それは、高いノイズ免疫性、高いデータレー
ト、低いＥＭＩ特性、低い電力散逸等のＬＶＤＳインタ
ーフェースの多くの利点を維持している。然しながら、
ＲＳＤＳ適用例は、典型的に、ＬＣＤスクリーン用の行
／列ドライバ等のサブシステム内におけるものであるの
で、信号スイングはＬＶＤＳから更により低いパワーへ
減少されている（従って、ＲＳＤＳのＲＳは「減少スイ
ング」である）。ＲＳＤＳは、典型的に、ポイントツー
ポイント又はマルチドロップ適用例のコンフィギュレー
ション（形態）において使用される。
【０００７】ミニＬＶＤＳは新しい高速シリアルインタ
ーフェースであり、それはディスプレイドライバ用の低
ＥＭＩ高帯域幅インターフェースを提供しており、それ
は、特に、薄膜トランジスタ（ＴＦＴ）ＬＣＤパネル列
ドライバに適している。ミニＬＶＤＳはポイントツーポ
イント及びマルチドロップ適用例に使用することが可能
である。
【０００８】各インターフェーススタンダードは利点を
有するものであるが、選択されるスタンダードに拘わら
ずにドライバの基本的な機能が同じものであるとして
も、設計の初期段階において設計者は適切なスタンダー
ドについて決定を行わねばならない。電子装置を設計す
るための多くの重要な決定はドライバインターフェース
に対して選択したスタンダードによって支配される。所
定のスタンダードインターフェースで適切に機能するレ
シーバの多様性は、そのレシーバが選択されたスタンダ
ードに一致するものでなければならないという点におい
て制限されている。その結果、たまたま異なるスタンダ
ードのインターフェースを使用する電子製品を製造する
場合には、製造業者等は各スタンダードに対して異なる
ドライバ要素を在庫しておくことが必要となる。このこ
とは不必要な制限を付加し且つコストを増加させる。
【０００９】
【発明が解決しようとする課題】本発明は、以上の点に
鑑みなされたものであって、上述した如き従来技術の欠
点を解消し、複数のスタンダードに対して多様性を有す
る電子回路を提供することを目的とする。本発明の別の
目的とするところは、バックプレーン適用用の多様なＲ
ＳＤＳ・ＬＶＤＳ・ミニＬＶＤＳ・ＢＬＶＤＳドライバ
を提供することである。
【００１０】
【課題を解決するための手段】本発明の好適な実施形態
によれば、例えばＲＳＤＳ、ＬＶＤＳ、ＢＬＶＤＳ、ミ
ニＬＶＤＳ等の多様なインターフェーススタンダードに
対して適切に機能するバーサタイル（多様性）差動イン
ターフェースが提供される。本インターフェースは、複
数個の選択制御線を介して選択的にコンフィギャラブル
（ｃｏｎｆｉｇｕｒａｂｌｅ）、即ち形態特定可能であ
る。このことは、電子回路の設計者が、ただ１つのドラ
イバを使用しながら、データ転送用の多数のレシーバか
ら選択することの多様性を与えることを可能としてい
る。例えば、ＰＣ内のグラフィックカードはそのリンク
レシーバがＬＶＤＳインターフェース又はＢＬＶＤＳイ
ンターフェース用に設計されているモニタと共に動作す
るように形態特定させることが可能である。
【００１１】又、例えばＬＶＤＳ又はＢＬＶＤＳ等のネ
ットワークリンクインターフェースを介して情報を搬送
するために使用される同一のドライバを、例えば、ＲＳ
ＤＳ又はミニＬＶＤＳ技術を使用して、例えばＦＰＤ列
ドライバ等のサブシステム用のドライバとして適切に動
作すべくコンフィギュア即ち形態特定させることが可能
である。
【００１２】
【発明の実施の形態】図１を参照すると、本発明の好適
実施例の例示的な適用例はフラットパネルディスプレイ
モニタシステム１００において動作する。ＰＣ（コンピ
ュータシステム１１６）内のグラフィックカードは、典
型的に、グラフィック制御器１２４とフレームバッファ
１２０とを包含している。本例によるコンピュータシス
テム１１６は、制御器／プロセッサ１２２を有してお
り、それは命令を処理し、計算を実行し、且つコンピュ
ータシステム１１６を介しての情報の流れを管理する。
更に、制御器／プロセッサ１２２は、メモリ１１８、コ
ンピュータによって読取可能な媒体ドライブ１２８、グ
ラフィック制御器１２４と通信結合されている。グラフ
ィック制御器１２４はメモリ１１８内のデータのフレー
ムをレンダリングし、次いでそのデータをアナログへ変
換し且つディスプレイリンクドライバ（送信器）１２６
へ送信する。このグラフィック制御器１２４からのビデ
オ信号はパラレルＴＴＬ（トランジスタトランジスタ論
理）又はＣＭＯＳ（相補的金属酸化物半導体）論理形態
でディスプレイリンクドライバ１２６への入力において
受取られる。アナログデータに加えて、水平及び垂直同
期信号が送信される。パラレルＴＴＬ又はＣＭＯＳデー
タはディスプレイリンクドライバ１２６によって例えば
ＬＶＤＳ等のインターフェース送信スタンダードへ変換
され、且つケーブル１１４を介して液晶ディスプレイ
（ＬＣＤ）モニタ１０２又は陰極線管（ＣＲＴ）モニタ
（不図示）のディスプレイリンクレシーバ１１２へ送給
される。ディスプレイリンクドライバ１２６は、以下に
説明するように、本発明の好適実施例を包含している。
【００１３】受取られたデータは、次いで、ディスクリ
ンクレシーバ１１２において変換されてＴＴＬ又はＣＭ
ＯＳレベルへ戻され、タイミング制御器１１０の入力へ
送られる。タイミング制御器１１０はそのデータを、ビ
デオ画像を提示するフラットパネルディスプレイスクリ
ーン１０４の行ドライバ１０６及び列ドライバ１０８へ
転送する。タイミング制御器１１０は第二ディスプレイ
リンクドライバインターフェース（不図示）を介してそ
のデータを行及び列ドライバ１０６，１０８へ送給する
ことが可能である。この第二ディスプレイリンクドライ
バインターフェースは、異なるインターフェーススタン
ダード（典型的に、ＲＳＤＳ又はミニＢＬＶＤＳ）に対
してコンフィギュア（ｃｏｎｆｉｇｕｒｅ）即ち形態特
定されているディスプレイリンクインターフェース１２
６に対して使用されるのと同一の回路とすることが可能
である。
【００１４】グラフィック制御器１２４は、コンピュー
タによって読取可能な媒体を介してアップデートを受取
る形態とさせることが可能である。コンピュータによっ
て読取可能な媒体は、コンピュータシステムが、コンピ
ュータによって読取可能な媒体からデータ、命令、メッ
セージ又はメッセージパケット、及びその他のコンピュ
ータによって読取可能な情報を読取ることを可能とす
る。コンピュータによってよって読取可能な媒体は、例
えば、フロッピィ、ＲＯＭ、フラッシュメモリ、ディス
クドライブメモリ、ＣＤ−ＲＯＭ及びその他の永久的な
記憶装置等の非揮発性メモリを包含することが可能であ
る。それは、例えば、コンピュータシステム間において
例えばデータ及びコンピュータ命令等の情報を伝達させ
るのに有用である。更に、コンピュータによって読取可
能な媒体は、コンピュータがこのようなコンピュータに
よって読取可能な情報を読取ることを可能とする有線ネ
ットワーク又は無線ネットワークを包含するネットワー
クリンク及び／又はネットワークインターフェース等の
一時的な状態の媒体におけるコンピュータによって読取
可能な情報を包含することが可能である。
【００１５】図２はＲＳＤＳ／ＬＶＤＳ／ミニＬＶＤＳ
／ＢＬＤＶＳインターフェーススタンダードを使用する
バスコンフィギュレーション（形態）に対する典型的な
ポイントツーポイント（ｐｏｉｎｔ−ｔｏ−ｐｏｉｎ
ｔ）コンフィギュレーション即ち形態を例示している。
ポイントーツーポイントは最も簡単なバスコンフィギュ
レーション（形態）である。ソース（ドライバ２０２）
が一端部にあり、ケーブル２１０等の相互接続媒体があ
り、且つ他端側には１００Ω終端抵抗２０６及びレシー
バ２０８がある。ＢＬＶＤＳは、更に、ソース側に付加
的な終端抵抗２０４を有している。クリーンな信号経路
のために、ポイントーツーポイントバスは最も高いデー
タレートをサポートする。各インターフェーススタンダ
ードの差動出力電圧スイング、公称シングルサイド（ｓ
ｉｎｇｌｅ−ｓｉｄｅ）電圧及び出力電流に対する標準
的な値を図３に示してある。ＢＬＶＤＳの場合には、以
下の通りである。
【００１６】Ｉout＝Ｖod／Ｒterm 尚、Ｒterm＝Ｒterm(source)‖Ｒterm(load)≒５０Ω。
【００１７】典型的な低電圧差動信号ドライバ回路４０
０の１例を図４に示してある。一対の差動信号が出力端
子４１６，４１８上の出力信号ｏｕｔ及びｏｕｔｂの間
の電圧レベルにおける差によって形成される。本ドライ
バは電圧供給源に結合されている直流（ＤＣ）供給源４
０４、４個のＮチャンネル金属酸化物半導体トランジス
タスイッチ４０６，４０８，４１０，４１２、共通ノー
ド４２２と接地との間に結合されている抵抗４１４を有
している。これら４個のトランジスタスイッチ４０６，
４０８，４１０，４１２は入力信号Ａ及びＢによって制
御される。Ａ及びＢは、典型的に、レールツーレール
（ｒａｉｌ−ｔｏ−ｒａｉｌ）の電圧スイングであり、
信号Ａはインバータ４０２を介して通過する結果信号Ｂ
は信号Ａと位相が１８０゜ずれている。スイッチ４０６
及び４１２のゲートは入力信号Ａを受取るために共通結
合され、一方スイッチ４０８及び４１０は信号Ｂを受取
る。入力Ａが高であり且つＢが低である場合には、図４
における矢印４２０によって示される方向に電流が流れ
る。Ｂが高であり且つＡが低である場合には、電流の流
れは逆になり、レシーバ端においての反対の電圧降下が
発生する。
【００１８】従来のドライバの欠点 Ｄ１）単一のインターフェーススタンダード 図４の回路は１つのスタンダードでのみ動作する。Ｖod
仕様を満足するために、電流源４００からの電流と１０
０Ω終端抵抗４２４との積は特定のスタンダードに対し
て図３に示した値と等しくなければならない。その場合
の回路は、特定の条件を満足すべく設計された電流源４
０４で製造されねばならない。
【００１９】Ｄ２）ＤＣ仕様 ｏｕｔ信号及びｏｕｔｂ信号のＶoh、Ｖol、Ｖosは終端
抵抗４１４の値、スイッチングトランジスタ４０６，４
０８，４１０，４１２の抵抗、及び電流源４０４の精度
に著しく依存する。温度及びＶｄｄ変化に加えて、抵抗
に対する±３０％及びＣＭＯＳトランジスタスレッシュ
ホールドに対する２００ｍＶの典型的なＩＣ製造処理変
動の場合には、より高いコストのＢｉＣＭＯＳプロセス
を使用することなしにＶoh、Ｖol、Ｖosに対する厳しい
ＤＣ仕様を満足させることは非常に困難である。
【００２０】Ｄ３）ＡＣ性能 図５の過渡的な解析において示されるように、出力波形
はマルチサイクルスイッチングレベルに起因してＤＣか
ら下方へのドリフトを示している。回路特性及び異なる
プロセスコーナーＶｄｄ及び温度変化に依存して、該出
力レベルは上方へドリフトする場合もある。このドリフ
トはノイズマージンを減少させ且つアイパターンにおけ
る劣化を示す。
【００２１】図６及び７は、業界のインターフェースス
タンダードに一致する差動信号を送信するためのディス
プレイリンクドライバ１２６において機能する新規な回
路の好適実施例を示している。特に、この新規なドライ
バ１２６は従来技術の問題を解決しており且つ費用効果
的且つ信頼性のある態様で、ＲＳＤＳ、ＬＶＤＳ、ミニ
ＬＶＤＳ、ＢＬＶＤＳを包含する多様な業界インターフ
ェーススタンダードを満足する信号を送信するために回
路をコンフィギュア即ち形態特定するオプションを提供
している。図６のドライバは１９９８年５月１４日付で
出願した米国特許番号第６，１１１，４３１号「バック
プレーン適用用ＬＶＤＳドライバ（ＬＶＤＳ Ｄｒｉｖ
ｅｒ ｆｏｒ Ｂａｃｋｐｌａｎｅ Ａｐｐｌｉｃａｔ
ｉｏｎｓ）」において示される概念を拡張するものであ
り、尚その特許の記載内容全体を引用によって本明細書
に取込む。この新規なドライバ１２６の多数の特徴及び
利点について以下に説明する。
【００２２】幾つかの利点 Ａ１）全ての従来技術は１つのインターフェーススタン
ダードに従って実行するに過ぎない。図６のドライバ１
２６は４つのインターフェーススタンダード、即ちＲＳ
ＤＳ、ＬＶＤＳ、ミニＬＶＤＳ、ＢＬＶＤＳの条件を満
足する。
【００２３】Ａ２）調節可能な抵抗６２３，６２４，６
２５，６２６は異なる適用に対しての外部終端抵抗に一
致する。現在のドライバ回路は１つの終端抵抗に一致す
るに過ぎない。
【００２４】Ａ３）４つのインターフェーススタンダー
ドの条件を満足するためにＶosは選択可能である。現在
のドライバ回路は１つのＶosのみを使用してバイアスさ
れる。
【００２５】Ａ４）異なるインターフェーススタンダー
ドを選択することが可能であるという多様性は電流消費
においてペナルティを払うものではない。
【００２６】図６を参照すると、本発明の好適実施例は
ミミック回路（ＭＣ）６３１及び駆動回路（ＤＣ）６３
２を有している。ＤＣブロック６３２は米国特許第６，
１１１，４３１号に従って動作し、該特許は本例に従っ
てＤＣブロックの動作の詳細について完全に説明してい
る。新規なＭＣブロック６３１はＲＳＤＳ、ＬＶＤＳ、
ミニＬＶＤＳ、ＢＬＶＤＳのうちの選択からスタンダー
ドの伝送インターフェースを設計者が選択することを可
能とする。
【００２７】ＭＣブロック６３１における回路ブロック
の要約について以下に説明する。
【００２８】回路ブロック ６０１：バッファ増幅器 バッファは、好適には、ＰＭＯＳ及びＮＭＯＳトランジ
スタから構成されるインバータとすることが可能であ
る。ＰＭＯＳ／ＮＭＯＳの寸法を変更することにより、
ＣＭＯＳ又はＴＴＬ伝送条件を満足するためにスレッシ
ュホールドを調節することが可能である。バッファは、
又、更にノイズ免疫性を増加させるためにヒステリシス
を設けることが可能である。
【００２９】６０２，６０３，６０４，６０５，６０
６：インバータ 入力信号と１８０゜位相がずれた信号を提供する。
【００３０】６１８，６１９，６２０，６２１，６０
７，６０８，６０９，６１０：スイッチ現在の適用例に
対するスタンダードのインターフェースを選択するため
に使用される。
【００３１】６４３，６２７：スイッチ 抵抗６２３及び６２６を横断しての抵抗を否定するため
に選択されたインターフェーススタンダードがＢＬＶＤ
Ｓである場合にターンオンされる。
【００３２】６１４，６１５，６１６，６１７：選択可
能な電流源 各スタンダードの条件を満足するように設計されてい
る。例えば、６１４は２ｍＡであり、６１５は３．４５
ｍＡであり、６１６は４ｍＡであり、６１７は８ｍＡで
ある。
【００３３】６１１，６１２，６１３：選択可能な電圧
源 各スタンダードの条件を満足するように設計されてい
る。例えば、６１１は１．２５Ｖであり、６１２は１．
２Ｖであり、６１３は１．３Ｖである。
【００３４】６２３，６２４，６２５，６２６：マッチ
ング抵抗 選択したスタンダードに対する終端抵抗とマッチさせる
ために使用される。
【００３５】６３０：オペアンプ 選択したスタンダードのＶosを満足させるために基準電
圧を設定するために使用される増幅器である。
【００３６】回路ブロックの機能を要約について以下に
説明する。
【００３７】詳細な回路説明 図６を参照すると、４本の制御線、即ちＲ，Ｌ，Ｍ，Ｂ
が設けられており、それらは、夫々、スタンダードＲＳ
ＤＳ、ＬＶＤＳ、ミニＬＶＤＳ、ＢＬＶＤＳを選択す
る。選択したスタンダードに対する制御線を高へプル即
ち移行させることにより１つのスタンダードが選択され
る。残りの制御線は低のまま残存せねばならない。該制
御線は、例えばマイクロコントローラ等の別の装置によ
って動作させることが可能であり、又は選択されたスタ
ンダードのみが機能することを可能とさせるべくハード
ワイヤードさせることが可能である。１例として、Ｒが
高へプルされたものと仮定する。このことは、ＮＭＯＳ
トランジスタ６１０をスイッチオンさせ、そのことは選
択された電圧源６１３の基準電圧（１．３Ｖ）をオペア
ンプ６３０の負端子に印加させる。同時に、Ｒpがイン
バータ６０６によって低へプルされ、そのことはＰＭＯ
Ｓスイッチ６２１をターンオンさせる。このことは、カ
レントミラー６１７がターンオンすることを可能とし、
そのことはミミック回路を介しての電流を正しいレベル
に設定する（ＲＳＤＳの場合には２ｍＡ）。
【００３８】ミミック回路６３１のトランジスタ６２２
のドレインからトランジスタ６２９のドレインへの電圧
降下は、駆動回路６３２におけるトランジスタ６３５の
ドレインからトランジスタ６４１のドレインへの電圧降
下をミミック即ち模倣する。ＲＳＤＳ、ＬＶＤＳ、ミニ
ＬＶＤＳの場合には、６２３，６２４，６２５，６２６
の全抵抗は、 Ｒa＋Ｒb＝ＲL1 尚、ＲL1は駆動回路６３２の出力端子ｏｕｔとｏｕｔｂ
を横断しての終端抵抗である。これは、典型的には、１
００Ωである。ＢＬＶＤＳの場合には、スイッチングト
ランジスタ６４３及び６２７は、制御線Ｂが高へプルさ
れる場合に活性化される。このことは抵抗６２３及び６
２６を短絡させ、それにより６２４及び６２５（Ｒb）
のみが終端抵抗（典型的に、１００Ω未満）と一致すべ
く残存する。
【００３９】ミミック回路６３１はトランジスタ６３５
によって供給される駆動電流の量及びトランジスタ６４
１のシンク電流を確立する。６３５及び６４１のドレイ
ンにおける電圧は、夫々、オペアンプ６３３及び６３４
の正端子へフィードバックされる。これらの電圧は各オ
ペアンプ６３３，６３４の負端子においてＭＣ６３２に
よって設定された基準電圧と比較され、且つ６３３及び
６３４の出力電圧はそれに従って調節され、それにより
６３５及び６４１を介しての電流の量を制御し且つ６３
５及び６４１のドレインにおけるノードを選択したスタ
ンダードの差動スイング電圧と等価な一定の電圧に設定
する。
【００４０】図７を参照すると、本発明の別の実施例が
より少ないコンポーネントを使用して同一の機能を提供
している。新規なドライバ回路７００の多数の特徴及び
利点について以下に説明する。
【００４１】幾つかの利点 Ａ１）４つのインターフェーススタンダード、即ちＲＳ
ＤＳ、ＬＶＤＳ、ミニＬＶＤＳ、ＢＬＶＤＳの条件を満
足する。
【００４２】Ａ２）正確なＶos設定−フィードバックル
ープ用の直接的なＶos測定を使用する。
【００４３】Ａ３）安定なループ安定性−バイアストラ
ンジスタが供給電流を共有する。
【００４４】Ａ４）外部終端抵抗−内部抵抗一致条件が
ない。
【００４５】Ａ５）設計容易性−定電圧及び電流を発生
するためにバンドギャップ回路が必要であるに過ぎな
い。それは容易にＶoh、Ｖol、Ｖos、Ｖod仕様を満足す
ることが可能である。
【００４６】Ａ６）信号スイッチングドリフト問題は存
在しない。
【００４７】Ａ７）１個の増幅器とその他僅かの付加的
なコンポーネントを使用することに過ぎない。
【００４８】Ａ８）低コンポーネント数のために低Ｉdd
消費。
【００４９】Ａ９）最適化した回路面積は低コストに通
じる。
【００５０】ドライバ回路７００における回路ブロック
の要約について以下に説明する。
【００５１】回路ブロック ７０１：バッファ増幅器 バッファは、好適には、ＰＭＯＳ及びＮＭＯＳトランジ
スタから構成したインバータとすることが可能である。
ＰＭＯＳ／ＮＭＯＳの寸法を変更することにより、ＣＭ
ＯＳ又はＴＴＬ伝送条件を満足させるためにスレッシュ
ホールドを調節することが可能である。バッファは、
又、更にノイズの免疫性を増加させるためにヒステリシ
スを設けることが可能である。
【００５２】７０２，７０３，７０４，７０５，７０
６：インバータ 入力信号に対して１８０゜位相のずれた信号を供給す
る。
【００５３】７０７，７０８，７０９，７１０，７２
３，７２４，７２５，７２６，７２７，７２８，７２
９，７３０：スイッチ 現在の適用例に対してのスタンダードのインターフェー
スを選択するために使用される。
【００５４】７１４：オペアンプ 選択したスタンダードのＶosを満足させるために基準電
圧を設定するために使用される増幅器。
【００５５】７１９，７２０，７２１，７２２：選択可
能な電流源 各スタンダードの条件を満足すべく設計されている。例
えば、７１９は２ｍＡであり、７２０は３．４５ｍＡで
あり、７２１は４ｍＡであり、７２２は８ｍＡである。
【００５６】７１５，７１６，７１７，７１８：選択可
能な電流源 所要のスタンダード電流の１００％未満を供給すべく設
計されている。このことは、７１９，７２０，７２１，
７２２に対して不一致のマージン即ち余裕を残してい
る。増幅器７１４は、増幅器が電流の１００％を供給す
る代わりにその差を供給する。このことはループ安定性
を増加させ且つ高速データ伝送に対してより小型で且つ
より高い帯域幅の増幅器を実現することを可能とする。
【００５７】７１１，７１２，７１３：選択可能な電圧
源 各スタンダードの条件を満足すべく設計されている。例
えば、７１１は１．２５Ｖであり、７１２は１．２Ｖで
あり、７１３は１．３Ｖである。
【００５８】７３５，７３６：抵抗 出力信号のＶosを抽出するために使用される。
【００５９】７３１，７３２，７３３，７３４：ＮＭＯ
Ｓトランジスタ 差動信号を駆動するために使用される。
【００６０】回路ブロックの機能の要約について以下に
説明する。
【００６１】詳細な回路説明 図７を参照すると、４つの制御線即ちＲ，Ｌ，Ｍ，ＢＬ
が設けられており、それらは、スタンダードＲＳＤＳ、
ＬＶＤＳ、ミニＬＶＤＳ、ＢＬＶＤＳを夫々選択する。
選択したスタンダードに対する制御線を高へプルするこ
とによって１つのスタンダードが選択される。残りの制
御線は低に止まらねばならない。これらの制御線は、例
えばマイクロコントローラ等の別の装置によって動作さ
せることが可能であり、又は選択されたスタンダードの
みが機能することを可能とすべくハードワイヤードさせ
ることが可能である。１例として、Ｒが高へプルされる
ものと仮定する。このことはＮＭＯＳトランジスタ７１
０をスイッチオンさせ、そのことは電圧源７１３の基準
電圧（１．３Ｖ）をオペアンプ７１４の正端子に印加さ
せ、且つトランジスタスイッチ７２７をターンオンさせ
ることによってカレントミラー７１９をイネーブルさせ
る。同時に、Ｒpがインバータ７０３によって低へプル
され、そのことはＰＭＯＳスイッチ７２３をターンオン
させる。このことはカレントミラー７１９をイネーブル
させ、そのことは該回路を介しての電流を正しいレベル
に設定する（ＲＳＤＳの場合２ｍＡである）。カレント
ミラー７１５，７１６，７１７，７１８は、選択したス
タンダードに対して必要とされる電流の僅かに１００％
未満で動作すべく設計されている（例えば、８０％）。
このことは下部カレントミラー７１９，７２０，７２
１，７２２と上部カレントミラー７１５，７１６，７１
７，７１８との間でのミスマッチ即ち不一致を可能とさ
せる。オペアンプ７１４は残りの電流を供給する。この
ことはループ安定性を増加させ且つ高速データ伝送用に
より小型で且つより高い帯域幅の増幅器を実現すること
を可能とする。
【００６２】トランジスタ７３１，７３２，７３３，７
３４が従来技術について説明したように差動信号を駆動
するための電流操縦回路を与えている。一対の差動信号
が出力端子上の出力信号ｏｕｔとｏｕｔｂとの間の電圧
レベルにおける差によって形成される。これら４個のス
イッチ７３１，７３２，７３３，７３４は入力信号Ａ及
びＢによって制御される。Ａ及びＢは、典型的に、レー
ルツーレール（ｒａｉｌ−ｔｏ−ｒａｉｌ）の電圧スイ
ングであり、信号Ａがインバータ７０２を介して通過す
る結果、信号Ｂは信号Ａと１８０゜位相がずれている。
スイッチ７３１及び７３２のゲートが共通結合して入力
信号Ａを受取り、一方スイッチ７３３及び７３４は信号
Ｂを受取る。入力Ａが高であり且つＢが低である場合に
は、電流がトランジスタ７３１、抵抗７３５及び７３
６、トランジスタ７３２を介して流れる。Ｂが高であり
且つＡが低である場合には、電流の流れは逆転し、レシ
ーバ端において反対の電圧降下を発生する。
【００６３】Ｒsの値を有する２個の抵抗７３５，７３
６が出力端子ｏｕｔとｏｕｔｂとの間に直列に付加され
ている。中間点がオペアンプ７１４の負入力端へ接続さ
れており且つ正入力端における３つの異なる電圧源７１
１，７１２，７１３から選択した基準電圧と比較され
る。出力Ｖosが基準電圧より低い場合には、増幅器７１
４はその差を補償するためにその出力電圧を上昇させて
ｏｕｔ及びｏｕｔｂをプルアップする。出力Ｖosがより
高い場合には、出力電圧が低下される。ＲS＞＞Ｒ
L（尚、ＲLは外部終端負荷抵抗である）であるようにＲ
S７３５，７３６の値を設定することは、ＲSが過剰にパ
ワー即ち電力が消費することがないことを確保する。然
しながら、その短絡電流のために、ＤＣレベルは多少影
響される。このＤＣシフトを補償するために、下部カレ
ントミラー７１９，７２０，７２１，７２２の電流は僅
かにより高いものであることが必要である。
【００６４】図８に示したように、回路７００の出力波
形においてドリフトの問題は存在しておらず、一方、従
来技術では回路特性及び異なるプロセスコーナーＶｄｄ
及び温度変化に依存してかなりのドリフトを有する場合
がある。ノイズマージンも減少しておらず又アイパター
ンにおける劣化も存在していない。
【００６５】本発明は従来技術と比較して顕著な利点を
提供している。従来システムにおいては、１つのインタ
ーフェーススタンダードのみがサポートされていた。然
しながら、例えば高速データ伝送及び／又は高速ビデオ
伝送システム等の新たな電子設計が毎日出現するに従
い、本発明に基づく新たなドライバー１２６が必要とさ
れ、それは上述したように多様なスタンダードインター
フェースを介して高速信号を供給するための必要な新た
な回路特徴及び機能を提供している。上述したように、
この新たなドライバ１２６は、品質を増加させ且つこの
ような装置を製造する全体的なコストを減少させなが
ら、本発明を組み込んだ装置に対して著しく改善したＤ
Ｃドリフト及びノイズ免疫性の性能を提供している。
【００６６】好適実施例においては伝送インターフェー
ススタンダードを選択するためにトランジスタスイッチ
を使用しているが、このような機能は多様な代替的な手
段によって実施することが可能であることを理解すべき
である。このような実施例の１つは制御器とメモリとを
具備するものであり、該制御器がインターフェーススタ
ンダードを直接的に選択するための制御レジスタを包含
するものである。
【００６７】以上、本発明の具体的実施の態様について
詳細に説明したが、本発明は、これら具体例にのみ制限
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論であ
る。
【図面の簡単な説明】
【図１】 本発明の好適実施例に基づく例示的なビデオ
伝送システムの機能的ブロック図。
【図２】 ＲＳＤＳ、ＬＶＤＳ、ミニＬＶＤＳ又はＢＬ
ＶＤＳインターフェーススタンダードを使用した典型的
なポイントツーポイントコンフィギュレーションを例示
した機能的ブロック図。
【図３】 ＲＳＤＳ、ＬＶＤＳ、ミニＬＶＤＳ、ＢＬＶ
ＤＳインターフェーススタンダードに対しての電圧及び
電流条件を例示した表。
【図４】 ＲＳＤＳ、ＬＶＤＳ、ミニＬＶＤＳ又はＢＬ
ＶＤＳインターフェースにおいて使用される従来のドラ
イバ回路を示した概略図。
【図５】 図４の従来のドライバ回路の過渡的解析結果
を示した概略図。
【図６】 本発明の好適実施例に基づく図１に示した例
示的な多様性ＲＳＤＳ／ＬＶＤＳ／ミニＬＶＤＳ／ＢＬ
ＶＤＳドライバ回路を示した概略図。
【図７】 本発明の好適実施例に基づく図１に示した例
示的な多様性ＲＳＤＳ／ＬＶＤＳ／ミニＬＶＤＳ／ＢＬ
ＶＤＳドライバ回路を示した概略図。
【図８】 本発明の好適実施例に基づく図７に示したよ
うな例示的な多様性ＲＳＤＳ／ＬＶＤＳ／ミニＬＶＤＳ
／ＢＬＶＤＳドライバ回路の過渡的解析結果を示した概
略図。
【符号の説明】
１２５ ディスプレイリンクドライバ ６３１ ミミック回路 ６３２ 駆動回路 ６０１ バッファ増幅器 ６０２，６０３，６０４，６０５，６０６ インバータ ６１８，６１９，６２０，６２１，６０７，６０８，６
０９，６１０ スイッチ ６４３，６２７： スイッチ ６１４，６１５，６１６，６１７ 選択可能な電流源 ６１１，６１２，６１３ 選択可能な電圧源 ６２３，６２４，６２５，６２６ マッチング抵抗 ６３０：オペアンプ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジェームズ チョウ アメリカ合衆国， カリフォルニア 94303， パロ アルト， モラガ コー ト 928 Ｆターム(参考） 5J056 AA11 BB21 BB58 CC01 CC02 CC10 DD00 DD13 DD29 EE06 EE08 EE15 FF09 GG10 KK01 5K029 AA18 AA20 BB03 CC01 DD04 DD24 GG07

Claims (16)

    【特許請求の範囲】
  1. 【請求項１】 電子回路において、 選択的に形態特定可能な差動信号インターフェース、 前記選択的に形態特定可能な差動信号インターフェース
    の形態特定のために複数個のスタンダードな差動信号イ
    ンターフェースのうちの１つを選択するための選択制御
    入力、を有していることを特徴とする電子回路。
  2. 【請求項２】 請求項１において、前記選択制御入力
    が、前記選択的に形態特定可能な差動信号インターフェ
    ースの形態特定のために、以下の複数個のスタンダード
    の差動信号インターフェース、即ち、 減少スイング差動伝送（ＲＳＤＳ）、 低電圧差動伝送（ＬＶＤＳ）、 ミニ低電圧差動伝送（ミニＬＶＤＳ）、 バス型低電圧差動伝送（ＢＬＶＤＳ）、のうちの１つを
    選択することを特徴とする電子回路。
  3. 【請求項３】 請求項１において、更に、前記選択制御
    入力及び前記選択的に形態特定可能な差動信号インター
    フェースへ電気的に結合されており、前記選択制御入力
    における入力信号に応答して、前記選択的に形態特定可
    能な差動信号インターフェースに対して動作ＤＣ電圧、
    スタンダードの差動信号電圧、スタンダードの差動信号
    電流のうちの少なくとも１つを選択するための複数個の
    選択可能な電圧供給源及び複数個の選択可能な電流供給
    源、を有していることを特徴とする電子回路。
  4. 【請求項４】 請求項１において、更に、前記選択制御
    入力及び前記選択的に形態特定可能な差動信号インター
    フェースへ電気的に結合されており、前記選択的に形態
    特定可能な差動信号インターフェースに対して動作ＤＣ
    電圧及びスタンダードの差動信号電圧のうちの少なくと
    も１つを選択するための選択可能な電圧制御回路を有し
    ていることを特徴とする電子回路。
  5. 【請求項５】 請求項４において、前記動作ＤＣ電圧及
    びスタンダードの差動信号電圧のうちの少なくとも１つ
    が、以下の複数個のスタンダードの差動信号インターフ
    ェース、即ち減少スイング差動伝送（ＲＳＤＳ）、 低電圧差動伝送（ＬＶＤＳ）、 ミニ低電圧差動伝送（ミニＬＶＤＳ）、 バス型低電圧差動伝送（ＢＬＶＤＳ）、から前記選択的
    に形態特定可能な差動信号インターフェースを形態特定
    するために選択可能であることを特徴とする電子回路。
  6. 【請求項６】 請求項１において、更に、前記選択制御
    入力及び前記選択的に形態特定可能な差動信号インター
    フェースへ電気的結合されており、前記選択的に形態特
    定可能な差動信号インターフェースに対して少なくとも
    １個のスタンダードの差動信号電流を選択するための選
    択可能な電流制御回路を有していることを特徴とする電
    子回路。
  7. 【請求項７】 請求項６において、前記少なくとも１個
    のスタンダードの差動信号電流が、以下の複数個のスタ
    ンダードの差動信号インターフェース、即ち減少スイン
    グ差動伝送（ＲＳＤＳ）、 低電圧差動伝送（ＬＶＤＳ）、 ミニ低電圧差動伝送（ミニＬＶＤＳ）、 バス型低電圧差動伝送（ＢＬＶＤＳ）、から前記選択的
    に形態特定可能な差動信号インターフェースを形態特定
    するために選択可能であることを特徴とする電子回路。
  8. 【請求項８】 電子回路において、 少なくとも２つの選択からスタンダードの差動インター
    フェースを選択するための少なくとも２個の制御線、 前記制御線へ電気的に結合されており、選択したスタン
    ダードの差動インターフェースに従って電圧基準を供給
    するための少なくとも２個の選択可能な電圧供給源、 前記制御線へ電気的に結合されており、選択したスタン
    ダードの差動インターフェースに従って電流を供給する
    ための少なくとも２個の選択可能なカレントミラー、 前記少なくとも２個の選択可能なカレントミラー及び前
    記少なくとも２個の選択可能な電圧供給源へ電気的に結
    合されており、前記少なくとも２個の選択可能な電圧供
    給源のうちの１つの電圧基準を第二電圧と比較するオペ
    アンプ、 前記オペアンプ及び前記少なくとも２個の選択可能なカ
    レントミラーは電気的に結合しており、第一及び第二入
    力信号を受取り且つ選択したスタンダードの差動インタ
    ーフェースに従って一対の差動信号を供給する電流操縦
    回路、を有していることを特徴とする電子回路。
  9. 【請求項９】 請求項８において、前記スタンダードの
    差動インターフェースが以下の複数個のスタンダードの
    差動信号インターフェース、即ち、 減少スイング差動伝送（ＲＳＤＳ）、 低電圧差動伝送（ＬＶＤＳ）、 ミニ低電圧差動伝送（ミニＬＶＤＳ）、 バス型低電圧差動伝送（ＢＬＶＤＳ）、のうちのいずれ
    か１つであることを特徴とする電子回路。
  10. 【請求項１０】 電子的ラインドライバ回路を有する回
    路支持基板において、 少なくとも２つの選択からスタンダードの差動インター
    フェースを選択する少なくとも２つの制御線、 前記制御線へ電気的に結合しており、スタンダードの差
    動インターフェースに従って電圧基準を供給する少なく
    とも２個の選択可能な電圧供給源、 前記制御線へ電気的に結合しており、スタンダードの差
    動インターフェースに従って電流を供給する少なくとも
    ２個の選択可能なカレントミラー、 前記少なくとも２個の選択可能なカレントミラー及び前
    記少なくとも２個の選択可能な電圧供給源へ電気的に結
    合しており、前記少なくとも２個の選択可能な電圧供給
    源のうちの１つの電圧基準を第二電圧と比較するオペア
    ンプ、 前記オペアンプ及び前記少なくとも２個の選択可能なカ
    レントミラーへ電気的に結合しており、第一及び第二入
    力信号を受取り且つ選択したスタンダードの差動インタ
    ーフェースに従って一対の差動信号を供給する電流操縦
    回路、を有していることを特徴とする回路支持基板。
  11. 【請求項１１】 請求項１０において、前記スタンダー
    ドの差動インターフェースが、以下のうちのいずれか１
    つ、即ち、 減少スイング差動伝送（ＲＳＤＳ）、 低電圧差動伝送（ＬＶＤＳ）、 ミニ低電圧差動伝送（ミニＬＶＤＳ）、 バス型低電圧差動伝送（ＢＬＶＤＳ）、から選択するこ
    とを特徴とする回路支持基板。
  12. 【請求項１２】 ビデオディスプレイモニタシステムに
    おいて、 ビデオディスプレイモニタ、 前記ビデオディスプレイモニタに電気的に結合してお
    り、前記ビデオディスプレイモニタの行にわたって画像
    情報を表示する行ドライバ、 前記ビデオディスプレイモニタに電気的に結合してお
    り、前記ビデオディスプレイモニタの列にわたって画像
    情報を表示する列ドライバ、 前記行ドライバと列ドライバとに電気的に結合してお
    り、前記行及び列ドライバへ画像データを送給するタイ
    ミング制御器、 前記タイミング制御器へ電気的に結合しており、差動形
    態で画像データを受取り且つ前記画像データをシングル
    エンド形態へ変換するディスプレイリンクレシーバー、 前記ディスプレイリンクレシーバーへ電気的に結合して
    おり、少なくとも２つの選択からスタンダードの差動イ
    ンターフェースを選択する少なくとも２個の制御線と、
    前記制御線へ電気的に結合しており、スタンダードの差
    動インターフェースに従って電圧基準を選択する少なく
    とも２つの選択可能な電圧供給源と、前記制御線へ電気
    的に結合しており、スタンダードの差動インターフェー
    スに従って電流を供給する少なくとも２つの選択可能な
    カレントミラーと、前記少なくとも２つの選択可能なカ
    レントミラー及び前記少なくとも２つの選択可能な電圧
    供給源へ電気的に結合しており、前記少なくとも２つの
    選択可能な電圧供給源のうちの１つの電圧基準を第二電
    圧と比較するオペアンプと前記オペアンプ及び前記少な
    くとも２つの選択可能なカレントミラーへ電気的に結合
    しており、第一及び第二入力信号を受取り且つ選択した
    スタンダードの差動インターフェースにしたがって一対
    の差動信号を供給する電流操縦回路とを有しているディ
    スプレイリンクドライバ、 前記ディスプレイリンクドライバへ電気的に結合してお
    り、画像データを発生するグラフィック制御器、を有し
    ていることを特徴とするビデオディスプレイモニタシス
    テム。
  13. 【請求項１３】 請求項１２において、前記行ドライバ
    が、 少なくとも２つの選択からスタンダードの差動インター
    フェースを選択する少なくとも２つの制御線、 前記制御線へ電気的に結合しており、スタンダードの差
    動インターフェースに従って電圧基準を供給する少なく
    とも２つの選択可能な電圧供給源、 前記制御線へ電気的に結合しており、スタンダードの差
    動インターフェースに従って電流を供給する少なくとも
    ２つの選択可能なカレントミラー、 前記少なくとも２つの選択可能なカレントミラー及び前
    記少なくとも２つの選択可能な電圧供給源へ電気的に結
    合しており、前記少なくとも２つの選択可能な電圧供給
    源のうちの１つの電圧基準を第二電圧と比較するオペア
    ンプ、 前記オペアンプ及び前記少なくとも２つの選択可能なカ
    レントミラーへ電気的に結合しており、第一及び第二入
    力信号を受取り且つ選択したスタンダードの差動インタ
    ーフェースに従って一対の差動信号を供給する電流操縦
    回路、を有していることを特徴とするビデオディスプレ
    イモニタシステム。
  14. 【請求項１４】 請求項１２において、前記列ドライバ
    が、 少なくとも２つの選択からスタンダードの作動インター
    フェースを選択する少なくとも２つの制御線、 前記制御線へ電気的に結合しており、スタンダードの差
    動インターフェースに従って電圧基準を供給する少なく
    とも２つの選択可能な電圧供給源、 前記制御線へ電気的に結合しており、スタンダードの差
    動インターフェースに従って電流を供給する少なくとも
    ２つの選択可能なカレントミラー、 前記少なくとも２つの選択可能なカレントミラー及び前
    記少なくとも２つの選択可能な電圧供給源に電気的に結
    合しており、前記少なくとも２つの選択可能な電圧供給
    源のうちの１つの電圧基準を第二電圧と比較するオペア
    ンプ、 前記オペアンプ及び前記少なくとも２つの選択可能なカ
    レントミラーへ電気的に結合しており、第一及び第二入
    力信号を受取り且つ選択したスタンダードの差動インタ
    ーフェースに従って一対の作動信号を供給する電流操縦
    回路、を有していることを特徴とするビデオディスプレ
    イモニタシステム。
  15. 【請求項１５】 請求項１２において、前記ビデオディ
    スプレイモニタがＬＣＤフラットパネルモニタを有して
    いることを特徴とするビデオディスプレイモニタシステ
    ム。
  16. 【請求項１６】 請求項１２において、前記ビデオディ
    スプレイモニタが陰極線管（ＣＲＴ）を有していること
    を特徴とするビデオディスプレイモニタシステム。
JP2003108142A 2002-04-12 2003-04-11 多様ｒｓｄｓ−ｌｖｄｓ−ミニｌｖｄｓ−ｂｌｖｄｓ差動信号インターフェース回路 Pending JP2003333109A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/121,625 US6836149B2 (en) 2002-04-12 2002-04-12 Versatile RSDS-LVDS-miniLVDS-BLVDS differential signal interface circuit
US10/121625 2002-04-12

Publications (1)

Publication Number Publication Date
JP2003333109A true JP2003333109A (ja) 2003-11-21

Family

ID=28454027

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003108142A Pending JP2003333109A (ja) 2002-04-12 2003-04-11 多様ｒｓｄｓ−ｌｖｄｓ−ミニｌｖｄｓ−ｂｌｖｄｓ差動信号インターフェース回路

Country Status (3)

Country Link
US (2) US6836149B2 (ja)
EP (1) EP1353484A3 (ja)
JP (1) JP2003333109A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005303830A (ja) * 2004-04-14 2005-10-27 Renesas Technology Corp 差動出力回路
KR100555571B1 (ko) 2004-09-07 2006-03-03 삼성전자주식회사 반도체 장치의 송신기
JP2006322963A (ja) * 2005-05-17 2006-11-30 Nec Fielding Ltd ビデオ信号発生装置
US7173458B2 (en) 2003-09-03 2007-02-06 Seiko Epson Corporation Semiconductor device
KR100726987B1 (ko) 2005-08-25 2007-06-14 엘지전자 주식회사 소형-저전압 차동 신호 수신칩
KR100757432B1 (ko) 2006-04-04 2007-09-11 엘지전자 주식회사 디스플레이 패널 제어부를 위한 차동신호 수신 장치
JP2008199236A (ja) * 2007-02-13 2008-08-28 Fujitsu Ltd 差動ドライバ回路
US7583752B2 (en) 2002-09-05 2009-09-01 Faraday Technology Corp. Transmitter for outputting differential signals of different voltage levels
JP2009294379A (ja) * 2008-06-04 2009-12-17 Toshiba Mobile Display Co Ltd 液晶表示装置
JP2015005874A (ja) * 2013-06-20 2015-01-08 ラピスセミコンダクタ株式会社 半導体装置、表示装置、及び信号取込方法

Families Citing this family (77)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7112978B1 (en) 2002-04-16 2006-09-26 Transmeta Corporation Frequency specific closed loop feedback control of integrated circuits
US7941675B2 (en) 2002-12-31 2011-05-10 Burr James B Adaptive power control
TW567459B (en) * 2002-10-22 2003-12-21 Hannstar Display Corp Driving chip, serial differential signal circuit, driving circuit of liquid crystal display, and method of receiving differential signal transmitted from bus
WO2004047292A1 (en) * 2002-11-15 2004-06-03 Koninklijke Philips Electronics N.V. Adaptive hysteresis for reduced swing signalling circuits
US7642835B1 (en) 2003-11-12 2010-01-05 Robert Fu System for substrate potential regulation during power-up in integrated circuits
US7786756B1 (en) * 2002-12-31 2010-08-31 Vjekoslav Svilan Method and system for latchup suppression
US7953990B2 (en) 2002-12-31 2011-05-31 Stewart Thomas E Adaptive power control based on post package characterization of integrated circuits
US7205758B1 (en) 2004-02-02 2007-04-17 Transmeta Corporation Systems and methods for adjusting threshold voltage
US7228242B2 (en) 2002-12-31 2007-06-05 Transmeta Corporation Adaptive power control based on pre package characterization of integrated circuits
JP4205969B2 (ja) * 2003-02-18 2009-01-07 パナソニック株式会社 電流ドライバ回路
JP2004341101A (ja) * 2003-05-14 2004-12-02 Nec Corp 表示パネル駆動装置
TWI273542B (en) * 2003-10-21 2007-02-11 Au Optronics Corp Cascade driver circuit for liquid crystal display
US7129771B1 (en) 2003-12-23 2006-10-31 Transmeta Corporation Servo loop for well bias voltage source
US7692477B1 (en) 2003-12-23 2010-04-06 Tien-Min Chen Precise control component for a substrate potential regulation circuit
US7649402B1 (en) 2003-12-23 2010-01-19 Tien-Min Chen Feedback-controlled body-bias voltage source
US7012461B1 (en) 2003-12-23 2006-03-14 Transmeta Corporation Stabilization component for a substrate potential regulation circuit
US7816742B1 (en) * 2004-09-30 2010-10-19 Koniaris Kleanthes G Systems and methods for integrated circuits comprising multiple body biasing domains
US7859062B1 (en) 2004-02-02 2010-12-28 Koniaris Kleanthes G Systems and methods for integrated circuits comprising multiple body biasing domains
JP4484729B2 (ja) * 2004-03-16 2010-06-16 パナソニック株式会社 駆動電圧生成装置および駆動電圧生成装置の制御方法
GB2413746B (en) * 2004-05-01 2007-02-14 Abb Offshore Systems Ltd Modem
US7562233B1 (en) 2004-06-22 2009-07-14 Transmeta Corporation Adaptive control of operating and body bias voltages
US7774625B1 (en) 2004-06-22 2010-08-10 Eric Chien-Li Sheng Adaptive voltage control by accessing information stored within and specific to a microprocessor
US7342420B2 (en) * 2004-09-24 2008-03-11 Integrated Device Technology, Inc. Low power output driver
CN100406904C (zh) * 2004-09-27 2008-07-30 中兴通讯股份有限公司 一种低电压差分信号交叉接续测试接口装置
US20060066352A1 (en) * 2004-09-30 2006-03-30 Davis Bradley K Low-voltage, low-skew differential transmitter
US7535258B1 (en) * 2004-12-15 2009-05-19 Lattice Semiconductor Corporation Programmable current output and common-mode voltage buffer
US7215148B1 (en) 2004-12-15 2007-05-08 Lattice Semiconductor Corporation Programmable current output buffer
US7061406B1 (en) * 2005-01-21 2006-06-13 Rambus, Inc. Low power, DC-balanced serial link transmitter
US7199728B2 (en) * 2005-01-21 2007-04-03 Rambus, Inc. Communication system with low power, DC-balanced serial link
US7176724B1 (en) * 2005-02-24 2007-02-13 Northrop Grumman Corporation High speed chip-to-chip communication links
JP2006317615A (ja) * 2005-05-11 2006-11-24 Toshiba Matsushita Display Technology Co Ltd 表示装置
US7365570B2 (en) * 2005-05-25 2008-04-29 Micron Technology, Inc. Pseudo-differential output driver with high immunity to noise and jitter
US7414462B2 (en) * 2005-05-31 2008-08-19 Freescale Semiconductor, Inc. Differential receiver circuit
ITMI20051276A1 (it) * 2005-07-06 2007-01-07 St Microelectronics Srl Trasmettitore multi-standard
US7576567B2 (en) * 2006-05-31 2009-08-18 Fujitsu Limited Low-voltage differential signal driver for high-speed digital transmission
US7579872B2 (en) * 2006-05-31 2009-08-25 Fujitsu Limited Low-voltage differential signal driver for high-speed digital transmission
US7427878B2 (en) * 2006-06-01 2008-09-23 Fujitsu Limited Low-voltage differential signal driver for high-speed digital transmission
US7332935B2 (en) * 2006-06-21 2008-02-19 Standard Microsystems Corporation Driver with variable output voltage and current
US20080116935A1 (en) * 2006-11-20 2008-05-22 Rajendran Nair Source-coupled differential low-swing driver circuits
TWI314326B (en) * 2006-11-23 2009-09-01 Realtek Semiconductor Corp Output driving circuit
US8421722B2 (en) * 2006-12-04 2013-04-16 Himax Technologies Limited Method of transmitting data from timing controller to source driving device in LCD
KR100805525B1 (ko) * 2007-01-11 2008-02-20 삼성에스디아이 주식회사 차동 신호 전송 시스템 및 이를 구비한 평판표시장치
KR100796135B1 (ko) * 2007-01-11 2008-01-21 삼성에스디아이 주식회사 차동 신호 전송 시스템 및 이를 구비한 평판표시장치
US20080218292A1 (en) * 2007-03-08 2008-09-11 Dong-Uk Park Low voltage data transmitting circuit and associated methods
JP4384207B2 (ja) * 2007-06-29 2009-12-16 株式会社東芝 半導体集積回路
KR20090030931A (ko) * 2007-09-21 2009-03-25 삼성전자주식회사 표시 패널의 구동 장치와, 이를 구비한 표시 장치 및 정보처리 장치
KR100897173B1 (ko) * 2007-12-06 2009-05-14 삼성모바일디스플레이주식회사 유기전계발광 표시장치
US7733118B2 (en) * 2008-03-06 2010-06-08 Micron Technology, Inc. Devices and methods for driving a signal off an integrated circuit
TW200945313A (en) * 2008-04-30 2009-11-01 Novatek Microelectronics Corp Data transmission device and related method
CN101587690B (zh) * 2008-05-20 2012-05-23 联咏科技股份有限公司 数据传输装置及其相关方法
US8233523B2 (en) * 2008-06-20 2012-07-31 Fujitsu Limited Multidimensional asymmetric bang-bang control
US8270464B2 (en) * 2008-06-20 2012-09-18 Fujitsu Limited Decision feedback equalizer (DFE)
US7902883B2 (en) * 2008-06-20 2011-03-08 Fujitsu Limited Preemphasis driver with replica bias
US20090322725A1 (en) * 2008-06-25 2009-12-31 Silicon Laboratories Inc. Lcd controller with low power mode
US8405785B1 (en) * 2008-09-12 2013-03-26 Csr Technology Inc. System and method for integrated timing control for an LCD display panel
US8502927B2 (en) * 2008-09-12 2013-08-06 Csr Technology Inc. System and method for integrated timing control for an LCD display panel
US9608630B2 (en) * 2009-05-06 2017-03-28 Micron Technology, Inc. Reference voltage circuits and on-die termination circuits, methods for updating the same, and methods for tracking supply, temperature, and/or process variation
KR20100123138A (ko) * 2009-05-14 2010-11-24 삼성전자주식회사 디스플레이 장치
US9058761B2 (en) 2009-06-30 2015-06-16 Silicon Laboratories Inc. System and method for LCD loop control
US8937621B2 (en) * 2009-10-22 2015-01-20 Ati Technologies Ulc Method and system for display output stutter
US7990178B2 (en) * 2009-12-01 2011-08-02 Himax Imaging, Inc. Driving circuit with impedence calibration
US7863936B1 (en) 2009-12-01 2011-01-04 Himax Imaging, Inc. Driving circuit with impedence calibration and pre-emphasis functionalities
DE102010046686B3 (de) * 2010-09-28 2012-01-19 Texas Instruments Deutschland Gmbh Elektronische Vorrichtung und Verfahren für Pufferung
CN102931973B (zh) * 2011-08-10 2015-09-09 联咏科技股份有限公司 预驱动器及应用其的传输器
TWI551998B (zh) * 2011-10-21 2016-10-01 奇景光電股份有限公司 多分支介面格式切換裝置
US8604826B2 (en) * 2011-12-16 2013-12-10 Advanced Micro Devices, Inc. Bias compensation method and system for minimizing process, voltage and temperature corner variations
US8988106B2 (en) * 2012-02-29 2015-03-24 Taiwan Semiconductor Manufacturing Co., Ltd. Voltage mode driver with current booster (VMDCB)
JP6490339B2 (ja) * 2013-11-28 2019-03-27 ザインエレクトロニクス株式会社 送信装置，受信装置および送受信システム
CN105453435B (zh) * 2014-04-01 2020-05-05 京微雅格（北京）科技有限公司 一种集成电路芯片及其阻抗校准方法
KR20160040798A (ko) * 2014-10-06 2016-04-15 에스케이하이닉스 주식회사 저항성 소자 생성 장치 및 그를 이용한 ｓｌｖｓ 출력 드라이버
US9812057B2 (en) 2015-08-05 2017-11-07 Qualcomm Incorporated Termination circuit to reduce attenuation of signal between signal producing circuit and display device
US10152072B1 (en) * 2017-12-01 2018-12-11 Qualcomm Incorporated Flip voltage follower low dropout regulator
KR20190075203A (ko) * 2017-12-21 2019-07-01 에스케이하이닉스 주식회사 하이브리드 버퍼 회로
US10447246B1 (en) 2018-11-06 2019-10-15 Nxp Usa, Inc. Low voltage differential signaling circuit
CN109450435B (zh) * 2018-11-21 2024-02-13 灿芯半导体(上海)股份有限公司 一种lvds接口电路
JP2021150867A (ja) * 2020-03-19 2021-09-27 株式会社リコー Ｌｖｄｓドライバ
DE102021207210A1 (de) * 2021-07-08 2023-01-12 Robert Bosch Gesellschaft mit beschränkter Haftung Sendemodul und Verfahren zum Senden von differentiellen Signalen in einem seriellen Bussystem

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5428305A (en) 1992-04-29 1995-06-27 Hughes Aircraft Company Differential logic level translator circuit with dual output logic levels selectable by power connector options
US5534794A (en) 1994-12-01 1996-07-09 Analog Devices, Inc. Selectable logic output stage
US6005414A (en) 1997-06-03 1999-12-21 Linear Technology Corporation Mixed-mode multi-protocol serial interface driver
US6064226A (en) 1998-03-17 2000-05-16 Vanguard International Semiconductor Corporation Multiple input/output level interface input receiver
US6111431A (en) 1998-05-14 2000-08-29 National Semiconductor Corporation LVDS driver for backplane applications
US6433579B1 (en) * 1998-07-02 2002-08-13 Altera Corporation Programmable logic integrated circuit devices with differential signaling capabilities
US6271679B1 (en) 1999-03-24 2001-08-07 Altera Corporation I/O cell configuration for multiple I/O standards
US6356141B1 (en) * 1999-04-06 2002-03-12 Matsushita Electric Industrial Co., Ltd. Constant-current output circuit
US6329843B1 (en) * 1999-10-14 2001-12-11 Matsushita Electric Industrial Co., Ltd. Output driver with current compensation circuit for variation of common mode voltage
US6462852B1 (en) * 1999-10-28 2002-10-08 International Business Machines Corporation Selectable low-voltage differential signal/current mode logic (LVDS/CML) receiver with the option of AC or DC coupling

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7583752B2 (en) 2002-09-05 2009-09-01 Faraday Technology Corp. Transmitter for outputting differential signals of different voltage levels
US7173458B2 (en) 2003-09-03 2007-02-06 Seiko Epson Corporation Semiconductor device
JP2005303830A (ja) * 2004-04-14 2005-10-27 Renesas Technology Corp 差動出力回路
KR100555571B1 (ko) 2004-09-07 2006-03-03 삼성전자주식회사 반도체 장치의 송신기
JP2006081183A (ja) * 2004-09-07 2006-03-23 Samsung Electronics Co Ltd 半導体装置の送信器及びその信号送信方法
JP2006322963A (ja) * 2005-05-17 2006-11-30 Nec Fielding Ltd ビデオ信号発生装置
KR100726987B1 (ko) 2005-08-25 2007-06-14 엘지전자 주식회사 소형-저전압 차동 신호 수신칩
KR100757432B1 (ko) 2006-04-04 2007-09-11 엘지전자 주식회사 디스플레이 패널 제어부를 위한 차동신호 수신 장치
JP2008199236A (ja) * 2007-02-13 2008-08-28 Fujitsu Ltd 差動ドライバ回路
JP2009294379A (ja) * 2008-06-04 2009-12-17 Toshiba Mobile Display Co Ltd 液晶表示装置
JP2015005874A (ja) * 2013-06-20 2015-01-08 ラピスセミコンダクタ株式会社 半導体装置、表示装置、及び信号取込方法

Also Published As

Publication number Publication date
EP1353484A3 (en) 2007-02-14
US6992508B2 (en) 2006-01-31
US20040233190A1 (en) 2004-11-25
US6836149B2 (en) 2004-12-28
US20030193350A1 (en) 2003-10-16
EP1353484A2 (en) 2003-10-15

Similar Documents

Publication Publication Date Title
JP2003333109A (ja) 多様ｒｓｄｓ−ｌｖｄｓ−ミニｌｖｄｓ−ｂｌｖｄｓ差動信号インターフェース回路
US5585744A (en) Circuits systems and methods for reducing power loss during transfer of data across a conductive line
US7538588B2 (en) Dual-function drivers
US8026891B2 (en) Flat panel display including transceiver circuit for digital interface
US8122160B2 (en) Dual mode displayport (DP) and high definition multimedia interface (HDMI) transmitter configured to transmit video and/or audio signals in DP or HDMI according to mode signal
US20110133780A1 (en) High performance low power output drivers
US20110133772A1 (en) High Performance Low Power Output Drivers
JP2004357004A (ja) トランスミッタ回路、伝送回路及び駆動装置
US10741142B1 (en) Current mode digitally variable resistor or programmable VCOM
CN1953331B (zh) 接口空闲引脚处理方法以及使用该方法的接口设备
US20180083628A1 (en) Signal processing devices and methods
JP2011048378A (ja) 平板ディスプレイ装置
US20100237904A1 (en) High Performance Output Drivers and Anti-Reflection Circuits
KR100913528B1 (ko) 차동전류구동방식의 송신부, 차동전류구동방식의 수신부 및상기 송신부와 상기 수신부를 구비하는 차동전류구동방식의 인터페이스 시스템
JP5632390B2 (ja) Ｃｏｇアプリケーションのためのインターフェースシステム
US5596291A (en) Circuits, systems and methods for the high speed transfer of data across a conductive line
US20080094339A1 (en) Driving Device and Related Image Transmission Device of a Flat Panel Display
JP2010130697A (ja) 送受信システム及び信号送受信方法
US5848101A (en) Circuits systems and methods for reducing power loss during transfer of data across an I/O bus
KR101621844B1 (ko) 저전압 차동 신호 전송기
US10284183B2 (en) Slew rate enhancement circuit and buffer using the same
US10445284B2 (en) Display apparatus, signal transmitter, and data transmitting method for display apparatus
KR100357690B1 (ko) 차동 신호의 전압 값을 변조하는 디지털 데이터 전송 장치
JP2002303847A (ja) 電源装置及びそれを備えた表示装置
US20080036507A1 (en) Differential signal transmission and reception circuit capable of reducing power consumption