KR20100123138A - 디스플레이 장치 - Google Patents

디스플레이 장치 Download PDF

Info

Publication number
KR20100123138A
KR20100123138A KR1020090042186A KR20090042186A KR20100123138A KR 20100123138 A KR20100123138 A KR 20100123138A KR 1020090042186 A KR1020090042186 A KR 1020090042186A KR 20090042186 A KR20090042186 A KR 20090042186A KR 20100123138 A KR20100123138 A KR 20100123138A
Authority
KR
South Korea
Prior art keywords
board
control signal
driving control
timing controller
driving
Prior art date
Application number
KR1020090042186A
Other languages
English (en)
Inventor
김성수
이갑근
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020090042186A priority Critical patent/KR20100123138A/ko
Priority to US12/695,295 priority patent/US20100289781A1/en
Priority to EP10155760A priority patent/EP2251855A3/en
Publication of KR20100123138A publication Critical patent/KR20100123138A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G3/2096—Details of the interface to the display terminal specific for a flat panel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/08—Details of image data interface between the display device controller and the data line driver circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

디스플레이 장치가 제공된다. 본 디스플레이 장치는, 영상처리부와 타이밍 제어부가 하나의 보드에 배치되고 구동부 내에 신호의 왜곡을 보상하는 보상부와 인터페이스를 변환하는 컨버터부가 배치된다. 이에 따라, 디스플레이 제조자는 디스플레이 장치 제조시 영상 보드에 타이밍 제어 IC를 배치하고 타이밍 제어보드를 제거할 수 있게 된다.
영상보드, 브릿지 IC, 보상, 변환

Description

디스플레이 장치 {Display apparatus}
본 발명은 디스플레이 장치에 관한 것으로, 더욱 상세하게는 타이밍 제어부가 영상처리부와 같은 보드에 배치된 디스플레이 장치에 관한 것이다.
도 5는 종래의 디스플레이 장치의 구성을 도시한 도면이다. 일반적으로 디스플레이 장치는 영상보드(510), 타이밍 제어보드(520) 및 구동부(530)로 구성된다. 그리고, 타이밍 제어보드(520)는 RSDS(Reduced Swing Differential Signaling) 출력 커넥터(521), VGMA(522), 타이밍 제어 IC(523), VCOM(524), DC/DC(525), 및 LVDS(Low-Voltage Differential Signaling) 입력 커넥터(526)를 포함한다.
LVDS 입력 커넥터(526)는 영상보드(510)로부터 영상신호를 LVDS 인터페이스를 통해 입력받는다. 그리고, 타이밍 제어 IC(523)는 입력된 영상신호에 대응되는 구동 제어신호를 생성한다. RSDS 출력 커넥터(521)는 생성된 구동 제어신호를 RSDS 인터페이스를 통해 구동부(530)로 출력한다.
VGMA(522)는 디스플레이 패널 및 구동부에서 사용되는 감마(gamma) 전원을 생성한다. VCOM(524)는 공동(common)의 전원을 제어한다. DC/DC부(525)는 타이밍 제어보드(520), 구동부(530) 및 디스플레이 패널에 사용되는 DCDC 및 LDO(Low Drop Out)로 구성된 전원을 생성한다.
입력된 영상신호는 영상보드(510)에서 처리되어 타이밍 제어보드(520)로 인가된다. 그리고, 타이밍 제어보드(520)는 영상보드(510)에서 입력된 영상신호에 대응되는 구동 제어신호를 생성하여 구동부(530)에 인가한다. 그러면, 구동부(530)는 입력된 구동 제어신호에 따라 디스플레이 패널을 구동시키게 된다.
이와 같이, 종래의 디스플레이 장치는 타이밍 제어보드(520)를 포함하고 있다. 하지만, 디스플레이 장치가 타이밍 제어보드(520)를 별개로 포함할 경우 그에 따른 비용 증가로 인하여 디스플레이 장치의 가격이 상승하게 된다. 하지만, 타이밍 제어보드(520)를 제거하게 되면, 영상보드(510)와 구동부(530) 사이의 거리가 멀어지게 되므로, 긴 전송거리로 인한 영상신호의 화질열화가 발생하게 된다. 특히, 대형 화면의 디스플레이 장치에서 영상보드(510)와 구동부(530) 사이의 먼 거리로 인해, 타이밍 제어보드(520)를 제거하기 어렵다는 문제가 있다.
또한, 디스플레이 패널은 각 제조사별로 서로 다른 인터페이스가 사용되기 때문에, 타이밍 제어보드(520)는 디스플레이 패널의 제조사에 따라 별도로 제작되어야하는 불편함이 존재한다.
이에 따라, 영상 보드(510)에 타이밍 제어 IC를 배치하고 타이밍 제어보드(520)를 제거하기 위한 방안의 모색이 요청된다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 본 발명 의 목적은, 영상처리부와 타이밍 제어부가 하나의 보드에 배치되고 구동부 내에 신호의 왜곡을 보상하는 보상부와 인터페이스를 변환하는 컨버터부가 배치된 디스플레이 장치를 제공함에 있다.
상기 목적을 달성하기 위한 본 발명의 일 실시예에 따른, 디스플레이 장치는, 제1 보드 상에 배치되고, 입력된 영상 신호를 신호처리하는 영상 처리부; 상기 영상 처리부와 함께 상기 제1 보드 상에 배치되고, 상기 처리된 영상신호에 대응되는 구동 제어신호를 생성하는 타이밍 제어부; 제2 보드를 포함하고, 상기 구동 제어신호에 따라 디스플레이 패널을 구동하는 구동부; 및 상기 제2 보드 상에 배치되고, 상기 타이밍 제어부에서 출력되는 상기 구동 제어신호의 인터페이스를 변환하여 상기 구동부로 인가하는 컨버터부;를 포함한다.
그리고, 상기 타이밍 제어부와 상기 구동부는 특정 길이 이상의 케이블로 연결되어 있고, 상기 특정 길이는, 상기 타이밍 제어부에서 생성된 구동 제어신호에 왜곡이 발생되는 임계 길이이며, 상기 디스플레이 장치는, 상기 제2 보드 상에 배치되며, 상기 특정 길이의 케이블에 의해 발생된 구동 제어신호의 왜곡을 보상하는 보상부;를 더 포함할 수도 있다.
또한, 상기 컨버터부와 상기 보상부는 하나의 IC(Integrated Circuit)에 포함될 수도 있다.
그리고, 상기 IC는, 브릿지(Bridge) IC일 수도 있다.
또한, 상기 보상부는, 이퀄라이저(Equalizer), 사전증폭(Pre-emphasis), 및 신호복원(signal restoration) 중 적어도 하나를 이용하여 구동 제어신호의 왜곡을 보상할 수도 있다.
그리고, 상기 타이밍 제어부는, RSDS, Mini-LVDS, PPDS, LVDS, Aipi, SVDL, 및 Vx1 중 어느 한 인터페이스를 이용하여 상기 구동 제어신호를 상기 구동부로 전송하고, 상기 컨버터부는, 상기 구동 제어신호를 RSDS, Mini-LVDS, PPDS, LVDS, Aipi, SVDL, 및 Vx1 중 다른 하나의 인터페이스로 변환할 수도 있다.
또한, 상기 영상 처리부와 상기 타이밍 제어부는, 각각 별개의 칩으로 상기 제1 보드에 장착될 수도 있다.
그리고, 상기 영상 처리부와 상기 타이밍 제어부는, 하나의 칩으로 상기 제1 보드에 장착될 수도 있다.
또한, 상기 제1 보드는, 영상 보드일 수도 있다.
그리고, 상기 제2 보드는, 소스 PBA(Source Printed Board Assembly) 보드일 수도 있다.
또한, 상기 타이밍 제어부는, 타이밍 제어 IC(Integrated Circuit)일 수도 있다.
본 발명의 다양한 실시예에 따르면, 영상처리부와 타이밍 제어부가 하나의 보드에 배치되고 구동부 내에 신호의 왜곡을 보상하는 보상부와 인터페이스를 변환하는 컨버터부가 배치된 디스플레이 장치를 제공할 수 있게 되어, 영상 보드에 타이밍 제어 IC를 배치하고 타이밍 제어보드를 제거할 수 있게 된다. 이에 따라, 디 스플레이 장치는 가격이 하락되고, 화질의 열화를 방지할 수 있으며, 다양한 제조사의 패널이 장착될 수도 있게 된다.
이하에서는 도면을 참조하여 본 발명을 더욱 상세하게 설명한다.
도 1은 본 발명의 일 실시예에 따른, 디스플레이 장치의 상세한 구성을 도시한 블럭도이다. 도 1에 도시된 바와 같이, 디스플레이 장치(100)는 영상보드(110), 케이블(130), 구동부(140), 및 디스플레이 패널(180)을 포함한다.
그리고, 영상보드(110)에는 영상 처리부(115)와 타이밍 제어부(120)가 함께 배치되어 있다. 즉, 디스플레이 장치(100)는 별도의 타이밍 제어보드를 포함하지 않으며, 타이밍 제어부(120)가 영상보드(110)에 배치되어 있는 것을 확인할 수 있다.
영상보드(110)는 영상 처리 및 디스플레이 전반의 제어를 위한 회로 또는 칩들이 배치된다.
영상 처리부(115)는 영상보드(110) 상에 배치되고, 입력된 원시 영상 신호를 처리한다. 예를들어, 영상 처리부(115)는 입력된 원시 영상신호를 처리하여, RGB 영상 신호와 입력 제어신호(DE, Hsync, Vsync, MCLK)를 생성한다. 여기에서, 입력 제어신호는 데이터 인에이블 신호(DE), 수평 동기신호(Hsync), 수직 동기신호(Vsync), 및 메인 클럭 신호(MCLK)를 포함한다. 그리고, 영상 처리부(115)는 처리된 영상 신호를 타이밍 제어부(120)에 전송한다.
예를 들어, TV 어플리케이션에 적용되는 디스플레이 장치의 수직 동기신 호(Vsync)의 주파수는 NTSC 방식의 경우 약 60Hz이고, PAL 방식의 경우 약 50 Hz이다. 그리고, 수평 동기신호(Hsync)의 주파수는 HD 급일 경우 약 48 KHz이고, Full HD의 경우 약 67 KHz이다.
타이밍 제어부(120)는 영상보드(110) 상에 배치되고, 처리된 영상 신호에 대응되는 구동 제어신호를 생성한다. 즉, 타이밍 제어부(120)는 이와 같은 구동 제어신호를 이용하여, 디스플레이 패널(180) 및 백라이트(미도시)의 동작을 제어하게 된다.
구체적으로, 타이밍 제어부(120)는 입력된 RGB 영상신호를 처리하여 데이터 신호를 생성한다. 그리고, 타이밍 제어부(120)는 입력된 입력 제어신호를 처리하여 게이트 구동 제어신호 및 소스 구동 제어신호를 생성한다. 즉, 상술된 구동 제어신호는 데이터 신호, 게이트 구동 제어신호, 및 소스 구동 제어신호를 포함한다. 타이밍 제어부(120)는 브릿지 IC(160)를 통해 생성된 데이터 신호와 소스 구동 제어신호를 소스 구동부(155)로 전송하고, 게이트 구동 제어신호를 게이트 구동부(175)로 전송한다.
여기에서, 타이밍 제어부(120)는 RSDS(Reduced Swing Differential Signaling), Mini-LVDS(Low-Voltage Differential Signaling), PPDS(Point to Point Differential Signaling), LVDS, Aipi(Advanced Intra-Panel Interface), SVDL, 및 Vx1 중 어느 한 인터페이스를 이용하여 케이블(130)을 통해 구동 제어신호를 구동부(140)의 브릿지 IC(160)로 전송한다.
타이밍 제어부(120)는 영상 처리부(115)와 별개의 칩으로 영상보드(110)에 장착되도록 구현될 수 있다. 즉, 타이밍 제어부(120)는 타이밍 제어 IC 칩으로 구현되고, 영상 처리부(115)는 영상 처리 IC 칩으로 구현될 수도 있다. 하지만, 타이밍 제어부(120)는 영상 처리부(115)와 하나의 칩으로 영상보드(110)에 장착되도록 구현될 수도 있음은 물론이다.
케이블(130)은 타이밍 제어부(120)와 구동부(140) 내의 브릿지 IC(160)를 전기적으로 연결한다. 영상보드(110)와 구동부(140)는 하드웨어 배치 상의 이유로 디스플레이 장치(100) 내에서 일정거리 이상 떨어져서 배치된다. 그리고, 화면의 크기가 큰 디스플레이 장치(100)일수록 영상보드(110)와 구동부(140)는 더 먼거리로 떨어져 있게 된다. 케이블(130)은 이와 같이 멀리 떨어진 영상보드(110)와 구동부(140)를 전기적으로 연결하게 된다.
하지만, 케이블(130)이 특정 길이 이상이 되면 구동 제어신호의 왜곡이 발생하게 된다. 구동 제어신호가 케이블(130)을 통과하는 과정에서 노이즈가 발생되기 때문에, 케이블의 길이가 길어질수록 구동 제어신호의 왜곡이 심해지게 되는 것이다. 여기에서, 특정 길이는 구동 제어신호에 화질 열화를 느낄 수 있을 정도의 왜곡이 발생되는 임계 길이를 의미한다.
구동부(140)는 구동 제어신호에 따라 디스플레이 패널(180)을 구동한다. 구동부(140)는 소스 PBA 보드(150) 및 게이트 PBA 보드(170)를 포함한다.
소스 PBA 보드(150)는 소스 구동부(155) 및 브릿지 IC(160)를 포함한다.
소스 구동부(155)는 타이밍 제어부(120)로부터 브릿지 IC(160)를 통해 제공된 데이터신호를 아날로그 형태의 신호로 변환하여 데이터 배선(Data Lines)들로 출력한다. 소스 구동부(155)는 복수개의 소스 구동 IC를 포함한다.
브릿지(Bridge) IC(160)는 타이밍 제어부(120)에서 출력되는 구동 제어신호의 인터페이스를 변환한다. 또한, 브릿지 IC(160)는 구동 제어신호의 왜곡을 보상한다. 그리고, 브릿지 IC(160)는 소스 구동부(155)와 게이트 구동부(175)에 변환 및 보상된 구동 제어신호를 전송한다. 도 1에 도시된 바와 같이, 브릿지 IC(160)는 보상부(163)와 컨버터부(166)를 포함한다.
보상부(163)는 타이밍 제어부(120)와 브릿지 IC(160) 사이의 케이블(130)에 의해 발생된 구동 제어신호의 왜곡을 보상한다. 구체적으로, 보상부(163)는 이퀄라이저(Equalizer), 사전증폭(Pre-emphasis), 및 신호복원(signal restoration) 중 적어도 하나를 이용하여 구동 제어신호의 왜곡을 보상하게 된다. 이와 같이, 구동 제어신호는 특정 길이의 케이블(130)을 통과하는 과정에서 다양한 노이즈가 발생된다. 따라서, 보상부(163)는 이와 같은 특정 길이의 케이블(130)에 의해 발생된 노이즈를 제거함으로써, 구동 제어신호의 왜곡을 보상할 수 있게 된다.
컨버터부(166)는 타이밍 제어부(120)에서 출력된 구동 제어신호의 인터페이스를 디스플레이 패널(180)에 적합한 인터페이스로 변환한다. 구동 제어신호는 RSDS, Mini-LVDS, PPDS, LVDS, Aipi, SVDL, 및 Vx1 중 어느 한 인터페이스를 통해 타이밍 제어부(120)로부터 브릿지 IC(160)로 입력된다. 그리고, 디스플레이 패널(180)은 RSDS, Mini-LVDS, PPDS, LVDS, Aipi, SVDL, 및 Vx1 중 어느 한 인터페이스의 구동 신호에 의해 구동된다. 구동 제어신호가 디스플레이 패널(180)에 적합해지도록, 컨버터부(166)는 입력된 구동 제어신호의 인터페이스를 RSDS, Mini-LVDS, PPDS, LVDS, Aipi, SVDL, 및 Vx1 중 다른 한 인터페이스로 변환하게 된다.
이 때, 컨버터부(166)는 타이밍 제어부(120)에서 입력되는 구동 제어신호의 인터페이스의 종류 또는 디스플레이 패널(180)에 출력할 인터페이스의 종류를 직접 판단할 수도 있다. 예를 들어, 컨버터부(166)는 타이밍 제어부(120)로부터 특정 참조전압을 인가받고, 참조전압을 이용하여 구동 제어신호의 인터페이스의 종류를 판단할 수도 있다. 또한, 컨버터부(166)는 디스플레이 패널(180)로부터 특정 참조전압을 인가받고, 참조전압을 이용하여 구동 제어신호의 인터페이스의 종류를 판단할 수도 있다.
그리고, 컨버터부(166)는 타이밍 제어부(120)에서 입력되는 구동 제어신호의 인터페이스의 종류 또는 디스플레이 패널(180)에 출력할 인터페이스의 종류가 제조자에 의해 설정될 수도 있음은 물론이다.
게이트 PBA 보드(170)는 게이트 구동부(175)를 포함하며, 게이트 구동부(175)는 복수개의 게이트 구동 IC를 포함한다.
게이트 구동부(175)는 브릿지 IC(160)로부터 보상 및 변환된 게이트 구동 제어신호를 입력받아 게이트 배선(Gate Line)을 구동시킨다.
디스플레이 패널(180)은 구동부(140)에 의해 구동되어 입력된 영상신호에 대응되는 화면을 표시한다. 구체적으로, 디스플레이 패널(1800은 서로 교차하는 게이트 배선(Gate Line)들과 데이터 배선(Data Line)들에 의해 정의되는 복수의 단위 화소들이 형성된 어레이 기판과, 어레이 기판에 결합하여 액정층을 수용하는 대향기판을 포함한다. 그리고, 단위 화소는 게이트 배선 및 데이터 배선에 연결된 스위 칭 소자인 박막 트랜지스터(TFT) 및 박막 트랜지스터와 연결된 액정 커패시터(CLC) 및 스토리지 커패시터(CST)가 형성된다.
이와 같은, 디스플레이 패널(180)은 게이트 배선으로 게이터 전압이 인가됨으로써 박막 트랜지스터(TFT)가 턴온 동작을 하고, 데이터 배선으로 인가되는 데이터 전압이 액정 커패시터(CLC)에 인가된다. 이를 통해, 액정 커패시터(CLC)는 광 투과율이 조절되며, 디스플레이 패널(180)은 영상을 표시할 수 있게 된다.
상술한 바와 같이, 보상부(163)와 컨버터부(166)를 포함하는 브릿지 IC(160)는 구동부(140) 내의 소스 PBA 보드(140)에 배치되어, 구동 제어신호의 왜곡을 보상하고 인터페이스를 변환한다. 이에 따라, 디스플레이 장치(100)는 타이밍 제어 보드를 포함하지 않게 되더라도, 왜곡이 없는 화질의 영상을 제공할 수 있게 된다. 또한, 브릿지 IC(160)가 디스플레이 패널(180)에 적합한 인터페이스로 변환시켜주기 때문에, 디스플레이 장치(100)의 제조자는 한 종류의 영상보드(110)에 다양한 제조사의 디스플레이 패널(180)을 장착하여 디스플레이 장치를 제조할 수 있게 된다.
이하에서는, 도 2a 내지 도 2c를 참고하여 타이밍 제어보드가 제거된 경우, 타이밍 제어보드의 구성들을 배치하는 형태에 대해 설명한다. 도 2a 내지 도 2c는 본 발명의 일 실시예에 따른, VGMA(210), VCOM(220), DC/DC부(230)의 다양한 배치 형태를 도시한 도면이다.
종래의 타이밍 제어보드는 타이밍 제어부(120) 외에 VGMA(210), VCOM(220), 및 DC/DC부(230)를 더 포함한다. 따라서, 타이밍 제어보드가 제거된 경우, VGMA(210), VCOM(220), 및 DC/DC부(230)는 소스 PBA 보드(150)와 영상보드(110)에 적절히 배치되어야 한다. 이 때, DC/DC부(230)는 타이밍 제어부(120)에 전원을 공급해야 하므로, 타이밍 제어부(120)와 함께 영상보드(110)에 배치된다. 따라서, VGMA(210)와 VCOM(220)는 소스 PBA 보드(150)와 영상보드(110)에 적절히 배치되게 된다.
도 2a에 도시된 바와 같이, VGMA(210)와 VCOM(220)는 모두 소스 PBA 보드(150)에 배치될 수 있다. 또한, 도 2b에 도시된 바와 같이, VGMA(210)는 소스 PBA 보드(150)에 배치되고, VCOM(220)는 영상보드(110)에 배치될 수도 있다. 그리고, 도 2c에 도시된 바와 같이, VGMA(210)와 VCOM(220)는 모두 영상보드(110)에 배치될 수 있다.
이와 같이, VGMA(210)와 VCOM(220)는 다양한 형태로 배치될 수도 있다.
도 3은 본 발명의 일 실시예에 따른, 브릿지 IC(160)의 일 예을 도시한 도면이다. 도 3에 도시된 바와 같이, 브릿지 IC(160)는 입력되는 신호의 인터페이스와 출력되는 신호의 인터페이스가 서로 상이하다. 도 3에서, 브릿지 IC(160)는 Mini-LVDS롤 입력된 신호를 SVDL로 변환하여 출력하는 경우를 도시하고 있다. 하지만, 브릿지 IC(160)는 이외에도 다양한 조합의 인터페이스 변환을 수행할 수 있다.
이하에서는, 도 4a 내지 도 4c를 참고하여, 브릿지 IC(160)가 있는 경우와 없는 경우의 구동신호의 열화 정도를 설명한다.
도 4a는 본 발명의 일 실시예에 따른, 타이밍 제어부(120)에서 생성된 구동 제어 신호를 도시한 도면이다.
그리고, 도 4b는 본 발명의 일 실시예에 따른, 브릿지 IC(160)가 없는 경우 소스 구동부(155)에서 출력되는 구동신호를 도시한 도면이다. 도 4b에 도시된 바와 같이, 케이블(130)을 통과하는 과정에서 구동신호의 왜곡이 심해진 것을 확인할 수 있다.
도 4c는 본 발명의 일 실시예에 따른, 브릿지 IC(160)에 의해 보상된 후에 소스 구동부(155)에서 출력되는 구동신호를 도시한 도면이다. 도 4c에 도시된 바와 같이, 브릿지 IC(160)에 의해 보상된 경우, 소스 구동부(155)에서 출력되는 구동신호는 타이밍 제어부(120)에서 생성된 구동 제어 신호와 거의 유사한 것을 확인할 수 있다.
이와 같이, 디스플레이 장치(100)가 브릿지 IC(160)를 포함하는 경우, 타이밍 제어부(120)와 구동부(140) 사이의 먼 거리로 인한 구동 제어신호의 왜곡을 보상하여, 영상의 화질 열화를 방지할 수 있게 된다.
본 실시예에서, 브릿지 IC(160)는 소스 PBA 보드(160)에 배치된 것으로 설명하였으나, 이외에 구동부(140)의 내부라면 어느 부분이라도 배치될 수 있음은 물론이다. 예를 들어, 브릿지 IC(160)는 구동부(140) 내의 게이트 PBA 보드(170) 상에 배치될 수도 있음은 물론이다.
또한, 이상에서는 본 발명의 바람직한 실시예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 안될 것이다.
도 1은 본 발명의 일 실시예에 따른, 디스플레이 장치의 상세한 구성을 도시한 블럭도,
도 2a 내지 도 2c는 본 발명의 일 실시예에 따른, VGMA, VCOM, DC/DC부의 다양한 배치 형태를 도시한 도면,
도 3은 본 발명의 일 실시예에 따른, 브릿지 IC의 일 예을 도시한 도면,
도 4a는 본 발명의 일 실시예에 따른, 타이밍 제어부에서 생성된 구동 제어 신호를 도시한 도면,
도 4b는 본 발명의 일 실시예에 따른, 브릿지 IC가 없는 경우 소스 구동부에서 출력되는 구동신호를 도시한 도면,
도 4c는 본 발명의 일 실시예에 따른, 브릿지 IC에 의해 보상된 후에 소스 구동부에서 출력되는 구동신호를 도시한 도면,
도 5는 종래의 디스플레이 장치의 구성을 도시한 도면이다.
* 도면의 주요한 부분에 대한 부호의 설명 *
100 : 디스플레이 장치 110 : 영상보드
115 : 영상처리부 120 : 타이밍 제어부
130 : 케이블 140 : 구동부
150 : 소스 PBA 보드 155 : 소스 구동부
160 : 브릿지 IC 163 : 보상부
166 : 컨버터부 170 : 게이트 PBA 보드
175 : 게이트 구동부 180 : 디스플레이 패널
210 : VGMA 220 : VCOM
230 : DC/DC 부
510 : 영상보드 520 : 타이밍 제어보드
521 : RSDS 출력 커넥터 522 : VGMA
523 : 타이밍 제어 IC 524 : VCOM
525 : DC/DC 부 526 : LVDS 입력 커넥터
530 : 구동부

Claims (11)

  1. 제1 보드 상에 배치되고, 입력된 영상 신호를 신호처리하는 영상 처리부;
    상기 영상 처리부와 함께 상기 제1 보드 상에 배치되고, 상기 처리된 영상신호에 대응되는 구동 제어신호를 생성하는 타이밍 제어부;
    제2 보드를 포함하고, 상기 구동 제어신호에 따라 디스플레이 패널을 구동하는 구동부; 및
    상기 제2 보드 상에 배치되고, 상기 타이밍 제어부에서 출력되는 상기 구동 제어신호의 인터페이스를 변환하여 상기 구동부로 인가하는 컨버터부;를 포함하는 디스플레이 장치.
  2. 제1항에 있어서,
    상기 타이밍 제어부와 상기 구동부는 특정 길이 이상의 케이블로 연결되어 있고,
    상기 특정 길이는,
    상기 타이밍 제어부에서 생성된 구동 제어신호에 왜곡이 발생되는 임계 길이이며,
    상기 디스플레이 장치는,
    상기 제2 보드 상에 배치되며, 상기 특정 길이의 케이블에 의해 발생된 구동 제어신호의 왜곡을 보상하는 보상부;를 더 포함하는 것을 특징으로 하는 디스플레 이 장치.
  3. 제2항에 있어서,
    상기 컨버터부와 상기 보상부는 하나의 IC(Integrated Circuit)에 포함된 것을 특징으로 하는 디스플레이 장치.
  4. 제3항에 있어서,
    상기 IC는,
    브릿지(Bridge) IC인 것을 특징으로 하는 디스플레이 장치.
  5. 제2항에 있어서,
    상기 보상부는,
    이퀄라이저(Equalizer), 사전증폭(Pre-emphasis), 및 신호복원(signal restoration) 중 적어도 하나를 이용하여 구동 제어신호의 왜곡을 보상하는 것을 특징으로 하는 디스플레이 장치.
  6. 제1항에 있어서,
    상기 타이밍 제어부는,
    RSDS, Mini-LVDS, PPDS, LVDS, Aipi, SVDL, 및 Vx1 중 어느 한 인터페이스를 이용하여 상기 구동 제어신호를 상기 구동부로 전송하고,
    상기 컨버터부는,
    상기 구동 제어신호를 RSDS, Mini-LVDS, PPDS, LVDS, Aipi, SVDL, 및 Vx1 중 다른 하나의 인터페이스로 변환하는 것을 특징으로 하는 디스플레이 장치.
  7. 제1항에 있어서,
    상기 영상 처리부와 상기 타이밍 제어부는,
    각각 별개의 칩으로 상기 제1 보드에 장착되는 것을 특징으로 하는 디스플레이 장치.
  8. 제1항에 있어서,
    상기 영상 처리부와 상기 타이밍 제어부는,
    하나의 칩으로 상기 제1 보드에 장착되는 것을 특징으로 하는 디스플레이 장치.
  9. 제1항에 있어서,
    상기 제1 보드는,
    영상 보드인 것을 특징으로 하는 디스플레이 장치.
  10. 제1항에 있어서,
    상기 제2 보드는,
    소스 PBA(Source Printed Board Assembly) 보드인 것을 특징으로 하는 디스플레이 장치.
  11. 제1항에 있어서,
    상기 타이밍 제어부는,
    타이밍 제어 IC(Integrated Circuit)인 것을 특징으로 하는 디스플레이 장치.
KR1020090042186A 2009-05-14 2009-05-14 디스플레이 장치 KR20100123138A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020090042186A KR20100123138A (ko) 2009-05-14 2009-05-14 디스플레이 장치
US12/695,295 US20100289781A1 (en) 2009-05-14 2010-01-28 Display apparatus
EP10155760A EP2251855A3 (en) 2009-05-14 2010-03-08 Display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090042186A KR20100123138A (ko) 2009-05-14 2009-05-14 디스플레이 장치

Publications (1)

Publication Number Publication Date
KR20100123138A true KR20100123138A (ko) 2010-11-24

Family

ID=42562445

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090042186A KR20100123138A (ko) 2009-05-14 2009-05-14 디스플레이 장치

Country Status (3)

Country Link
US (1) US20100289781A1 (ko)
EP (1) EP2251855A3 (ko)
KR (1) KR20100123138A (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101218377B1 (ko) * 2012-01-03 2013-01-02 주식회사 하이스코 디스플레이 포트 방식 내부 인터페이스를 구비한 영상처리 장치
KR101218371B1 (ko) * 2012-01-03 2013-01-02 주식회사 하이스코 디스플레이 포트 방식을 지원하는 백라이트 유닛 전원 변환부 일체형 영상처리 장치
KR20180073106A (ko) * 2016-12-22 2018-07-02 엘지디스플레이 주식회사 표시 장치
KR20180131745A (ko) * 2017-06-01 2018-12-11 엘지디스플레이 주식회사 유기 발광 다이오드 디스플레이 장치 및 유기 발광 다이오드 디스플레이 장치의 광학 보상 방법
US10319334B2 (en) 2015-09-03 2019-06-11 Samsung Electronics Co., Ltd. Image processing apparatus and control method thereof

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5841268B2 (ja) * 2011-12-21 2016-01-13 インテル・コーポレーション 非圧縮ビデオ相互接続で伝送される画像データの知覚的な損失のない圧縮
KR20140007698A (ko) * 2012-07-10 2014-01-20 삼성전자주식회사 Ｈｄｍｉ 신호 보정 방법, ｈｄｍｉ 신호 수신장치, ｈｄｍｉ 신호 전송장치 및 ｈｄｍｉ 신호 처리 시스템
KR102015771B1 (ko) 2013-01-24 2019-08-30 삼성디스플레이 주식회사 표시 장치 및 그것의 구동 방법
TW201510967A (zh) * 2013-09-13 2015-03-16 Hon Hai Prec Ind Co Ltd 液晶顯示器
TW201510979A (zh) * 2013-09-13 2015-03-16 Hon Hai Prec Ind Co Ltd 液晶顯示器
CN105657489A (zh) * 2015-08-21 2016-06-08 乐视致新电子科技（天津）有限公司 音视频播放设备
KR102447016B1 (ko) * 2017-11-01 2022-09-27 삼성디스플레이 주식회사 디스플레이 구동 집적 회로, 디스플레이 시스템, 및 디스플레이 구동 집적 회로의 구동 방법
CN113132792B (zh) * 2019-12-31 2023-08-01 深圳Tcl数字技术有限公司 一种hdmi信号的调整方法、设备及存储介质

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6374361B1 (en) * 1998-04-23 2002-04-16 Silicon Image, Inc. Skew-insensitive low voltage differential receiver
KR100430097B1 (ko) * 1999-04-06 2004-05-03 엘지.필립스 엘시디 주식회사 액정표시장치용 모니터 구동회로
US6836149B2 (en) * 2002-04-12 2004-12-28 Stmicroelectronics, Inc. Versatile RSDS-LVDS-miniLVDS-BLVDS differential signal interface circuit
US7203788B2 (en) * 2002-12-11 2007-04-10 Magic Control Technology Corporation USB-to-VGA converter
US7557790B2 (en) * 2003-03-12 2009-07-07 Samsung Electronics Co., Ltd. Bus interface technology
US20040196404A1 (en) * 2003-04-03 2004-10-07 The Boeing Company Apparatus for wireless RF transmission of uncompressed HDTV signal
US7274361B2 (en) * 2003-09-26 2007-09-25 Mstar Semiconductor, Inc. Display control device with multipurpose output driver
US20060114205A1 (en) * 2004-11-17 2006-06-01 Vastview Technology Inc. Driving system of a display panel
KR100670494B1 (ko) * 2005-04-26 2007-01-16 매그나칩 반도체 유한회사 액정표시장치의 구동회로 및 구동방법
US7460603B2 (en) * 2005-06-28 2008-12-02 Himax Technologies Limited Signal interface
KR100688981B1 (ko) * 2005-07-22 2007-03-08 삼성전자주식회사 미디어 재생장치와 그 제어방법 및 이를 포함하는미디어재생시스템
WO2007108574A1 (en) * 2006-03-23 2007-09-27 Anapass Inc. Display, timing controller and data driver for transmitting serialized multi-level data signal
US8289258B2 (en) * 2007-03-16 2012-10-16 Lg Display Co., Ltd. Liquid crystal display
US20080266461A1 (en) * 2007-04-27 2008-10-30 Himax Technologies Limited Video processing circuit with multiple-interface

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101218377B1 (ko) * 2012-01-03 2013-01-02 주식회사 하이스코 디스플레이 포트 방식 내부 인터페이스를 구비한 영상처리 장치
KR101218371B1 (ko) * 2012-01-03 2013-01-02 주식회사 하이스코 디스플레이 포트 방식을 지원하는 백라이트 유닛 전원 변환부 일체형 영상처리 장치
US10319334B2 (en) 2015-09-03 2019-06-11 Samsung Electronics Co., Ltd. Image processing apparatus and control method thereof
KR20180073106A (ko) * 2016-12-22 2018-07-02 엘지디스플레이 주식회사 표시 장치
US10528313B2 (en) 2016-12-22 2020-01-07 Lg Display Co., Ltd. Display device
KR20180131745A (ko) * 2017-06-01 2018-12-11 엘지디스플레이 주식회사 유기 발광 다이오드 디스플레이 장치 및 유기 발광 다이오드 디스플레이 장치의 광학 보상 방법

Also Published As

Publication number Publication date
EP2251855A2 (en) 2010-11-17
EP2251855A3 (en) 2011-05-18
US20100289781A1 (en) 2010-11-18

Similar Documents

Publication Publication Date Title
KR20100123138A (ko) 디스플레이 장치
KR100502801B1 (ko) 평판 디스플레이 장치
KR101289642B1 (ko) 액정표시장치
CN100483194C (zh) 液晶显示装置及其驱动方法
KR101209039B1 (ko) 액정 표시 장치의 구동 장치 및 이를 포함하는 액정 표시장치
WO2016200191A1 (en) Display apparatus and method for controlling the same
KR101363136B1 (ko) 액정표시장치
WO2015100786A1 (zh) 一种液晶面板的驱动电路、液晶面板和液晶显示装置
KR101361956B1 (ko) 액정표시장치
KR101542239B1 (ko) 표시장치
US20090237340A1 (en) Liquid crystal display module and display system including the same
US20080042930A1 (en) Circuit and method for driving an LCD panel capable of reducing water-like waveform noise
US20120162282A1 (en) Display Device
KR20170062573A (ko) 표시 장치
KR101595464B1 (ko) 대화면 액정 표시장치
EP3259751A1 (en) Display apparatus and method for controlling the same
US8154490B2 (en) Apparatus and method for driving liquid crystal display
CN102543019A (zh) 液晶显示装置的驱动电路及其驱动方法
US8581940B2 (en) Display device
KR101588897B1 (ko) 액정표시장치
KR20110072116A (ko) 액정 표시장치 및 그의 구동방법
KR101244774B1 (ko) 모듈화된 액정표시장치
US20160284299A1 (en) Display device and driving board
KR20100123269A (ko) 액정표시장치
KR20130143335A (ko) 액정표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right