KR20180073106A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20180073106A
KR20180073106A KR1020160176592A KR20160176592A KR20180073106A KR 20180073106 A KR20180073106 A KR 20180073106A KR 1020160176592 A KR1020160176592 A KR 1020160176592A KR 20160176592 A KR20160176592 A KR 20160176592A KR 20180073106 A KR20180073106 A KR 20180073106A
Authority
KR
South Korea
Prior art keywords
output
signal
coaxial cable
input
control board
Prior art date
Application number
KR1020160176592A
Other languages
English (en)
Other versions
KR102637501B1 (ko
Inventor
장국희
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020160176592A priority Critical patent/KR102637501B1/ko
Priority to US15/835,799 priority patent/US10528313B2/en
Priority to DE102017129794.4A priority patent/DE102017129794B4/de
Priority to CN201711394258.4A priority patent/CN108230976B/zh
Publication of KR20180073106A publication Critical patent/KR20180073106A/ko
Application granted granted Critical
Publication of KR102637501B1 publication Critical patent/KR102637501B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/1423—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3622—Control of matrices with row and column drivers using a passive matrix
    • G09G3/3629—Control of matrices with row and column drivers using a passive matrix using liquid crystals having memory effects, e.g. ferroelectric liquid crystals
    • G09G3/3633—Control of matrices with row and column drivers using a passive matrix using liquid crystals having memory effects, e.g. ferroelectric liquid crystals with transmission/voltage characteristic comprising multiple loops, e.g. antiferroelectric liquid crystals
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/147—Digital output to display device ; Cooperation and interconnection of the display device with other functional units using display panels
    • G06F3/1475—Digital output to display device ; Cooperation and interconnection of the display device with other functional units using display panels with conversion of CRT control signals to flat panel control signals, e.g. adapting the palette memory
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/08—Details of image data interface between the display device controller and the data line driver circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G3/2096—Details of the interface to the display terminal specific for a flat panel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G09G5/008—Clock recovery
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명의 일 실시예에 따른 표시 장치는 표시부, 구동부, 컨트롤 보드 및 적어도 하나의 복원부를 포함한다. 표시부는 복수의 픽셀들을 포함한다. 구동부는 표시부에 구동 신호를 제공한다. 컨트롤 보드는 구동부로부터 이격되고, 출력 신호를 직렬 링크(serial link) 방식으로 출력한다. 적어도 하나의 복원부는 구동부 및 컨트롤 보드 사이에 위치하고, 구동부 및 컨트롤 보드 각각으로부터 이격되고, 출력 신호를 복원하도록 구성된다.

Description

표시 장치 {DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것으로서, 보다 상세하게는 각 구성들 사이의 거리가 멀어도 데이터 전송이 가능한 표시 장치에 관한 것이다.
음극선관(Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 각종 평판 표시장치들이 대두되고 있다. 이러한 평판 표시 장치로는 액정 표시 장치(Liquid Crystal Display; LCD), 유기 발광 다이오드 (Organic Light Emitting Diode; OLED) 표시 장치, 플라즈마 표시 패널(Plasma Display Panel; PDP) 등이 있다.
이와 같은 표시 장치는 복수의 픽셀들을 포함하는 표시부, 표시부를 구동하기 위한 구동 보드, 구동 보드를 제어하는 컨트롤 보드 및 영상 데이터를 전송하는 시스템 보드를 포함한다. 컨트롤 보드는 시스템 보드로부터 영상 데이터를 수신하고, 구동 보드의 구동부에서 처리 가능한 데이터 신호 형식에 맞게 전환하여 출력 영상 데이터를 생성한 후, 규격화된 인터페이스에 따라 전환하여 출력 신호를 출력한다.
규격화된 인터페이스로는 LVDS(Low-Voltage Differential Signaling), RSDS(Reduced Swing Differential Signaling), MDDI(Mobile Display Digital Interface), HDMI(High Definition Multimedia Interface), Display Port (DP) 등이 사용될 수 있으며, 상기 인터페이스들은 출력 신호를 직렬 링크(serial link) 방식으로 전송하므로, 적은 수의 배선으로 다양한 데이터를 전송할 수 있다. 직렬 링크 방식은 병렬 링크(parallel link)보다 적은 수의 배선을 사용하므로, 배선들 사이의 EMI(electromagnetic interference)가 감소될 수 있고, 표시 장치의 제조 비용이 절감될 수 있는 이점이 있다.
한편, 컨트롤 보드와 구동 보드 사이의 거리가 먼 경우, 컨트롤 보드와 구동 보드 사이를 연결시키는 케이블에서 상당한 노이즈가 발생될 수 있다. 예를 들어, 케이블의 저항에 의한 IR drop 및 케이블의 배선들 사이의 크로스톡(cross talk) 등에 의해 노이즈가 발생될 수 있으며, 컨트롤 보드에서 출력되는 출력 신호의 파형을 변화시킨다. 특히, 직렬 링크 방식의 인터페이스는 데이터를 고주파수의 신호로 전송하므로, 노이즈에 취약하며, 노이즈가 발생되어 출력 신호의 파형이 변화된 경우, 출력 신호에 포함된 데이터가 잘못 인식되어 표시 장치의 화질을 저하시키는 문제를 일으킬 수 있다. 따라서, 컨트롤 보드와 구동 보드 사이의 거리를 충분히 이격시키는데 한계가 있다. 이에, 컨트롤 보드와 구동 보드 사이의 거리가 멀어도 출력 신호의 변형 없이 출력 신호를 전송할 수 있는 기술에 대한 개발이 요구된다.
디스플레이 장치(특허출원번호 제 10-2009-0042186 호).
본 발명의 해결하고자 하는 과제는 컨트롤 보드와 구동부 사이의 거리가 멀어도 신호의 변형을 최소화할 수 있는 표시 장치를 제공하는 것이다.
본 발명의 해결하고자 하는 다른 과제는 시스템 보드와 컨트롤 보드 사이의 거리가 멀어도 신호의 변형을 최소화할 수 있는 표시 장치를 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
전술한 바와 같은 과제를 해결하기 위하여 본 발명의 일 실시예에 따른 표시 장치는 표시부, 구동부, 컨트롤 보드 및 적어도 하나의 복원부를 포함한다. 표시부는 복수의 픽셀들을 포함한다. 구동부는 표시부에 구동 신호를 제공한다. 컨트롤 보드는 구동부로부터 이격되고, 출력 신호를 직렬 링크(serial link) 방식으로 출력한다. 적어도 하나의 복원부는 구동부 및 컨트롤 보드 사이에 위치하고, 구동부 및 컨트롤 보드 각각으로부터 이격되고, 출력 신호를 복원하도록 구성된다. 본 발명의 일 실시예에 따른 표시 장치는 적어도 하나의 복원부를 사용하여 컨트롤 보드와 구동부 사이에서 컨트롤 보드의 출력 신호를 복원하므로, 컨트롤 보드의 출력 신호의 장거리 전송이 가능하며, 컨트롤 보드와 구동부의 거리가 멀어도 데이터의 손실 없이 컨트롤 보드의 출력 신호를 전송할 수 있다.
전술한 바와 같은 과제를 해결하기 위하여 본 발명의 다른 실시예에 따른 표시 장치는 표시부, 소스 보드, 컨트롤 보드 및 케이블 조립체를 포함한다. 표시부는 복수의 픽셀들을 포함한다. 소스 보드는 표시부에 구동 신호를 제공한다. 컨트롤 보드는 소스 보드로부터 이격되고, 출력 신호를 직렬 링크(serial link) 방식으로 출력한다. 케이블 조립체는 소스 보드 및 컨트롤 보드를 서로 연결하며, 소스 보드와 컨트롤 보드 사이에서 출력 신호를 복원하여 복원 신호를 생성하며, 복원 신호를 소스 보드에 전송하도록 구성된다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명은 컨트롤 보드와 구동부 사이에 위치되고, 컨트롤 보드 및 구동부와 이격된 복원부를 사용하여 컨트롤 보드에서 출력되는 출력 신호를 복원하므로, 컨트롤 보드의 출력 신호의 장거리 전송이 가능하고, 컨트롤 보드와 구동부를 충분한 거리로 이격시킬 수 있다.
또한, 본 발명은 시스템 보드와 컨트롤 보드 사이에 위치되고, 시스템 보드 및 컨트롤 보드와 이격된 입력 복원부를 사용하여 시스템 보드에서 출력되는 입력 신호를 복원하므로, 시스템 보드와 컨트롤 보드를 충분히 이격시킬 수 있고, 표시 장치의 설계 자유도가 향상될 수 있다.
본 발명에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 개략적인 블록도이다.
도 2는 본 발명의 일 실시예에 따른 표시 장치의 신호 흐름을 개략적으로 나타낸 블록도이다.
도 3은 본 발명의 일 실시예에 따른 표시 장치의 복원부에서 출력 신호를 복원하는 방법을 설명하기 위한 개략적인 신호 파형도이다.
도 4a 내지 도 4d는 본 발명의 일 실시예에 다른 표시 장치의 신호들의 파형도들이다.
도 5는 본 발명의 다른 실시예에 따른 표시 장치를 설명하기 위한 개략적인 블록도이다.
도 6은 본 발명의 또 다른 실시예에 따른 표시 장치를 설명하기 위한 개략적인 블록도이다.
도 7은 본 발명의 또 다른 실시예에 따른 표시 장치를 설명하기 위한 개략적인 블록도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
소자 또는 층이 다른 소자 또는 층 위 (on)로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.
명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 도시된 것이며, 본 발명이 도시된 구성의 크기 및 두께에 반드시 한정되는 것은 아니다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하며, 당업자가 충분히 이해할 수 있듯이 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시 가능할 수도 있다.
이하, 첨부된 도면을 참조하여 본 발명의 다양한 실시예들을 상세히 설명한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 개략적인 블록도이다. 도 2는 본 발명의 일 실시예에 따른 표시 장치의 신호 흐름을 개략적으로 나타낸 블록도이다. 도 1 및 도 2를 참조하면, 표시 장치(100)는 표시부(160), 컨트롤 보드(110), 복원부(120), 중간 인터페이스(130) 및 구동부(140)를 포함한다.
표시부(160)는 기판, 기판 상에 연장된 데이터 라인(DL)과 게이트 라인(GL), 및 기판 상에 배치된 복수의 픽셀들을 포함한다. 픽셀들 각각은 복수의 서브 픽셀들을 포함하며, 서브 픽셀들 각각은 데이터 라인(DL)과 게이트 라인(GL)이 서로 교차함으로써 정의되는 영역에 배치된다. 서브 픽셀 픽셀들은 로우(row) 방향 및 컬럼(column) 방향으로 배열되어 매트릭스(matrix) 형태로 배치될 수 있다.
컨트롤 보드(110)는 시스템 보드(10)로부터 입력 신호(Vx1_in)를 수신하고, 출력 신호(Vx1_out)를 출력한다. 컨트롤 보드(110)는 타이밍 컨트롤러(111), 수신부(112) 및 전송부(113)를 포함한다.
수신부(112)는 시스템 보드(10)로부터 입력 신호(Vx1_in)를 수신한다. 입력 신호(Vx1_in)은 직렬 링크(serial link) 방식으로 전송된 신호로서, 다양한 데이터들을 포함한다. 수신부(112)는 입력 신호(Vx1_in)를 특정 방식의 인터페이스를 이용하여 병렬 신호로 전환한다. 여기서 특정 방식의 인터페이스는 V-by-One 인터페이스일 수 있다.
V-by-One 인터페이스는 THine Electronics사에 의해 개발된 영상 데이터 전송 인터페이스이다. V-by-one 인터페이스는 최대 3.75Gbps의 데이터 전송 속도로 데이터를 전송할 수 있으며, 별도의 클럭 신호를 전송하지 않고, CDR(Clock Data Recovery) 기능을 사용하므로, 클럭 전송에서 초래되는 스큐(Skew) 문제가 발생되지 않는다. 또한, V-by-one 인터페이스는 클럭 전송이 없기 때문에 클럭을 전송하는 경우, EMI(Electromagnetic Interference)로 인해 발생되는 노이즈가 감소되는 이점이 있다.
수신부(112)는 V-by-One 인터페이스를 사용하여 입력 신호(Vx1_in)를 변환하여 입력 영상 데이터(RGB), 입력 제어 신호(Sync) 및 입력 클럭 신호(CLK)를 생성한다. 여기서, 입력 영상 데이터(RGB)는 표시부(160)의 각 서브 픽셀들에 대한 영상 데이터를 의미하며, 입력 제어 신호(Sync)는 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 데이터 인에이블(DE: Data Enable) 신호 등과 같은 다양한 타이밍 신호들을 포함한다. 또한, 입력 신호(Vx1_in)는 클럭 신호가 임베디드(embedded)된 신호이므로, 수신부(112)는 CDR 회로를 사용하여 입력 신호(Vx1_in)로부터 입력 클럭 신호(CLK)를 복원할 수 있다.
몇몇 실시예에서, 수신부(112)는 직렬 링크 방식으로 전송된 입력 신호(Vx1_in)를 병렬 신호로 변환하기 이전에 입력 신호(Vx1_in)의 노이즈를 제거하기 위한 이퀄라이징(equalizing)을 수행하도록 구성될 수 있다.
타이밍 컨트롤러(111)는 입력 영상 데이터(RGB)를 구동부(140)에서 처리 가능한 데이터 신호 형식에 맞게 전환하여 출력 영상 데이터(RGB')를 출력한다.
또한, 타이밍 컨트롤러(111)는 입력 제어 신호(Sync)에 기초하여 출력 제어 신호(Sync')를 출력한다. 출력 제어 신호(Sync')는 적절한 스캔 타이밍에 맞추어 구동부(140)의 동작을 제어하기 위한 신호로서, 스타트 펄스 및 출력 인에이블 신호 등을 포함한다. 예를 들어, 출력 제어 신호(Sync')는 구동부(140)의 데이터 구동부(141)를 제어하기 위한 소스 스타트 펄스(Source Start Pulse; SSP), 소스 출력 인에이블 신호(Souce Output Enable; SOE) 등을 포함할 수 있으며, 구동부(140)의 게이트 구동부(142)를 제어하기 위한 게이트 스타트 펄스(Gate Start Pulse; GSP), 게이트 출력 인에이블 신호(Gate Output Enable; GOE) 등을 포함할 수 있다.
여기서, 소스 스타트 펄스는 데이터 구동부(141)를 구성하는 하나 이상의 데이터 회로의 데이터 샘플링 시작 타이밍을 제어한다. 소스 출력 인에이블 신호는 데이터 구동부(141)의 출력 타이밍을 제어한다. 또한, 게이트 스타트 펄스는 게이트 구동부(142)를 구성하는 하나 이상의 게이트 회로의 동작 스타트 타이밍을 제어한다. 게이트 출력 인에이블 신호는 하나 이상의 게이트 회로의 타이밍 정보를 지정하고 있다.
또한, 타이밍 컨트롤러(111)는 입력 클럭 신호(CLK)를 변환하여 출력 클럭 신호(CLK')를 출력한다. 출력 클럭 신호(CLK')는 구동부(140)에 제공되는 클럭 신호로서, 예를 들어, 데이터 구동부(141)에 제공되는 소스 샘플링 클럭(Source Sampling Clock; SSC) 및 게이트 구동부(142)에 제공되는 게이트 쉬프트 클럭(Gate Shift Clock; GSC)을 포함할 수 있다.
여기서, 소스 샘플링 클럭은 데이터 구동부(141)를 구성하는 데이터 회로 각각에서 데이터의 샘플링 타이밍을 제어하는 클럭 신호이다. 게이트 쉬프트 클럭은 게이트 구동부(142)를 구성하는 게이트 회로에 공통으로 입력되는 클럭 신호로서, 게이트 신호(게이트 전압 펄스)의 쉬프트 타이밍을 제어한다.
송신부(113)는 타이밍 컨트롤러(111)에서 출력되는 출력 영상 데이터(RGB'), 출력 제어 신호(Sync') 및 출력 클럭 신호(CLK')를 직렬 링크 방식의 출력 신호(Vx1_out)로 변환한다. 예를 들어, 송신부(113)는 V-by-One 인터페이스를 사용하여 상기 데이터들을 직렬 링크 방식의 출력 신호(Vx1_out)로 변환한다. V-by-One 인터페이스는 별도의 출력 클럭 신호(CLK')를 전송하지 않으며, 출력 클럭 신호(CLK')는 출력 신호(Vx1_out)에 임베디드되어 출력될 수 있다. 이에, 출력 클럭 신호(CLK')의 스큐 문제는 발생되지 않을 수 있으며, 출력 클럭 신호(CLK')를 별도로 전송함으로써 발생되는 EMI 노이즈가 감소될 수 있다.
몇몇 실시예에서, 송신부(113)는 출력 신호(Vx1_out)를 출력하기 이전에 프리엠퍼시스(pre-emphasis)를 수행하도록 구성될 수 있다. 프리엠퍼시스는 출력 신호(Vx1_out)의 특정 비트의 신호 레벨을 조절한다. 예를 들어, 프리엠퍼시스에 의해 출력 신호(Vx1_out)의 파형 중 특정 비트에 대응되는 구간의 진폭이 증폭 또는 감소될 수 있다. 프리엠퍼시스가 수행된 출력 신호(Vx1_out)는 복원부(120)의 수신부(121)에서 수신되는 경우, 최초 출력 신호(Vx1_out)의 파형과 유사한 파형을 가질 수 있다.
또한, 비록, 도 2에는 수신부(112), 타이밍 컨트롤러(111) 및 송신부(113)가 각각 분리된 구성으로 도시되어 있으나, 수신부(112), 타이밍 컨트롤러(111) 및 송신부(113) 중 일부 구성들은 서로 하나의 집적 회로(Integrated Circuit; IC)로 구성될 수 있다. 예를 들어, 수신부(112), 타이밍 컨트롤러(111) 및 송신부(113)는 하나의 IC로 구성될 수 있다.
한편, 컨트롤 보드(110)에는 표시부(160) 및 구동부(140)로 각종 전압 또는 전류를 공급해주거나 공급할 각종 전압 또는 전류를 제어하는 전원 컨트롤러가 더 배치될 수 있다. 전원 컨트롤러는 전원 관리 집적 회로(Power Management IC; PMIC)로 지칭될 수 있다. 이 경우, 전원 관리 집적 회로로부터 출력되는 신호들은 출력 신호(Vx1_out)를 전송하는 제1 출력 동축 케이블(OCC1)을 통해 전송되거나, 제1 출력 동축 케이블(OCC1)과 분리된 별도의 케이블을 통해 구동부(140) 또는 표시부(160)로 전달될 수 있다.
제1 출력 동축 케이블(OCC1)은 컨트롤 보드(110)와 복원부(120)를 연결하는 케이블이며, 컨트롤 보드(110)의 출력 신호(Vx1_out)를 복원부(120)로 전달한다. 제1 출력 동축 케이블(OCC1)은 2개의 배선으로 구성된 배선 쌍(pair)들의 다발을 포함한다. 제1 출력 동축 케이블(OCC1)의 배선 쌍들의 다발은 구리(Cu), 은(Ag) 등과 같은 저저항 금속으로 이루어질 수 있고, 배선 쌍들은 각각 절연체로 둘러싸여 서로 절연될 수 있다.
컨트롤 보드(110)의 송신부(113)는 전류 모드 로직(Current Mode Logic; CML)을 사용하여 배선 쌍에 서로 상이한 전류량을 갖는 차동 전류를 제공할 수 있으며, 배선 쌍에 흐르는 차동 전류 신호가 출력 신호(Vx1_out)에 대응될 수 있다. 송신부(113)는 제1 출력 동축 케이블(OCC1)의 복수의 배선 쌍들 각각에 출력 신호(Vx1_out)를 분배하여 제공할 수 있다. 예를 들어, 송신부(113)는 24 비트의 출력 영상 데이터(RGB')와 3 비트의 출력 제어 신호(Sync')를 포함하는 출력 신호(Vx1_out)를 3개의 배선 쌍에 각각 9 비트의 데이터가 전송되도록 출력 신호(Vx1_out)를 분배하여 제공할 수 있다.
복원부(120)는 제1 출력 동축 케이블(OCC1)과 연결되며, 출력 신호(Vx1_out)의 신호들을 복원하여 복원 출력 신호(Vx1_out')를 출력한다. 복원부(120)는 컨트롤 보드(110)로부터 물리적으로 이격된다. 즉, 복원부(120)는 컨트롤 보드(110) 상에 배치되지 않으며, 컨트롤 보드(110)와 이격된 별도의 인쇄 회로 기판(Printed Circuit Board; PCB) 상에 형성된다. 복원부(120)는 이퀄라이저(equalizer)(121) 및 프리엠퍼시스 회로(122)를 포함한다.
이퀄라이저(121)는 제1 출력 동축 케이블(OCC1)을 통해 전달된 출력 신호(Vx1_out)에서 제1 출력 동축 케이블(OCC1)을 통과하면서 발생된 노이즈 성분을 제거하도록 구성된다. 제1 출력 동축 케이블(OCC1)은 저저항의 금속으로 이루어진 배선 쌍들을 포함하지만, 제1 출력 동축 케이블(OCC1)의 길이(L1)가 긴 경우, 제1 출력 동축 케이블(OCC1)을 통과하는 신호에 노이즈가 발생될 수 있다. 예를 들어, 제1 출력 동축 케이블(OCC1)의 배선 쌍들의 저항에 의한 IR drop이 발생될 수 있고, 고속 데이터 전송에 의한 지터(jitter) 및 부호 간 간섭(Inter Symbol Interference; ISI)이 발생될 수 있다. 이퀄라이저(121)는 제1 출력 동축 케이블(OCC1)을 통해 전달되는 출력 신호(Vx1_out)에 필터를 적용하여 출력 신호(Vx1_out)에서 노이즈 성분을 필터링하고, 노이즈가 제거된 신호에 대하여 전류원들과 스위치들을 사용하여 신호 레벨이 떨어진 특정 비트들에 대해서는 그 신호 레벨을 복원한다.
프리엠퍼시스 회로(122)는 이퀄라이저(121)를 통해 노이즈가 제거되고 신호 레벨이 복원된 신호(Vx1_eq)를 프리엠퍼시스 하도록 구성된다. 구체적으로, 프리엠퍼시스 회로(122)는 신호 레벨의 트랜지션(transition)에 따라 특정 비트의 신호 레벨을 조절한다. 이를 보다 상세하게 설명하기 위해 도 3을 함께 참조한다.
도 3은 본 발명의 일 실시예에 따른 표시 장치의 복원부에서 출력 신호를 복원하는 방법을 설명하기 위한 개략적인 신호 파형도이다. 도 3에서 프리엠퍼시스 회로(122)에 입력되는 신호가 DATA로 표시되어 있으며, 프리엠퍼시스 회로(122)를 통해 출력되는 신호가 DATA'로 표시되어 있다.
도 3을 참조하면, 입력 신호(DATA)는 예를 들어, 제1 데이터(D1), 제2 데이터(D2) 및 제3 데이터(D3)에 대응되는 파형들을 포함할 수 있다. 이 경우, 제1 데이터(D1) 및 제2 데이터(D2) 사이에서 신호 레벨의 트랜지션이 발생되며, 제2 데이터(D2) 및 제3 데이터(D3) 사이에서 신호 레벨의 트랜지션이 발생되고, 제3 데이터(D3) 및 제4 데이터(D4) 사이에서 신호 레벨의 트랜지션이 발생된다. 프리엠퍼시스 회로(122)는 입력 신호(DATA)의 트랜지션이 발생되는 지점으로부터 특정 비트의 신호 레벨을 증가 또는 감소 시킬 수 있다. 이 경우, 프리엠퍼시스 회로(122)는 복수의 전류원들과 복수의 스위치들로 구성되며, 프리엠퍼시스 회로(122)는 트랜지션이 발생되는 지점으로부터 특정 구간 동안 전류원의 전류를 입력 신호(DATA)에 인가할 수 있다. 이 경우, 입력 신호(DATA)의 파형이 특정 구간에서 증폭 또는 감소되어 출력 신호(DATA')가 생성된다. 프리엠퍼시스된 출력 신호(DATA')는 특정 비트에서 증폭 또는 감소된 신호 레벨을 가지므로, 제2 출력 동축 케이블(OCC2)을 통해 신호 파형이 변동되더라도, 제2 출력 동축 케이블(OCC2)을 통해 수신되는 신호의 파형은 원본 신호의 파형과 유사해질 수 있다. 즉, 프리엠퍼시스 회로(122)는 다양한 간섭에 의해 발생되는 신호 파형의 변형을 미리 예상하고, 변형된 신호 파형이 원본 신호 파형에 유사해지도록 신호 파형을 출력하기 이전에 의도적으로 변형할 수 있다.
한편, 앞서 언급한 바와 같이, 본 발명의 일 실시예에 따른 표시 장치(100)는 전류 모드 로직을 사용하여 출력된 차동 전류 신호를 출력 신호(Vx1_out)로 사용하므로, 복원부(120)의 프리엠퍼시스 회로(122)는 장거리 전송에 유리한 복원 신호(Vx1_out')를 생성할 수 있다. 구체적으로, 전압 모드 로직(Voltage Mode Logic; VML)을 사용하는 LVDS(Low Voltage Differential Signaling)와 같은 인터페이스는 100mV 내지 300mV 의 낮은 전압 진폭을 갖는 차동 전압 신호를 출력한다. 앞서 언급한 바와 같이, 프리엠퍼시스 회로(122)는 출력 신호(Vx1_out)의 변형을 미리 예상하여 출력 신호(Vx1_out)를 출력 전에 증폭 또는 감소 시킨다. 그러나, LVDS 인터페이스의 경우, 차동 전압 신호의 피크-피크 폭은 mV 수준으로 한정되어 있으므로, 프리엠퍼시스 회로(122)를 통해 증폭 또는 감소 시킬 수 있는 전압 신호의 마진(margin)은 작은 범위로 제한된다. 이에 반해, V-by-One 인터페이스와 같이 전류 모드 로직을 사용하는 인터페이스의 경우, 피크-피크 마진이 LVDS보다 높으므로, 프리엠퍼시스 회로(122)를 통해 전류 신호를 크게 증폭 또는 감소시킬 수 있으며, 장거리 전송으로 인한 신호 파형의 변형에 좀더 용이하게 대응할 수 있다.
도 1 및 도 2에 도시된 바와 같이, 복원부(120)를 통해 복원된 복원 신호(Vx1_out')는 제2 출력 동축 케이블(OCC2)을 통해 중간 인터페이스(130)로 전송된다. 제2 출력 동축 케이블(OCC2)은 제1 출력 동축 케이블(OCC1)과 동일한 케이블로 구성될 수 있다.
중간 인터페이스(130)는 제2 출력 동축 케이블(OCC2)과 접속되며, 제2 출력 동축 케이블(OCC2)로부터 수신된 복원 신호(Vx1_out')를 병렬 신호로 변환하도록 구성된다. 중간 인터페이스(130)는 컨트롤 보드(110)의 수신부(112)와 동일한 인터페이스 회로들로 구성될 수 있다. 구체적으로, 중간 엔터페이스(130)는 V-by-one 인터페이스를 사용하여 복원 신호(Vx1_out')를 출력 영상 데이터(RGB'), 출력 제어 신호(Sync') 및 출력 클럭 신호(CLK')로 변환할 수 있다.
앞서 언급한 바와 같이, 복원 신호(Vx1_out')는 컨트롤 보드(110)의 출력 신호(Vx1_out)를 이퀄라이징 및 프리엠퍼시스한 신호에 대응되므로, 중간 인터페이스(130)를 통해 수신된 복원 신호(Vx1_out')는 컨트롤 보드(110)에서 출력된 출력 신호(Vx1_out)와 유사한 파형을 가질 수 있다. 이에, 중간 인터페이스(130)를 통해 변환된 출력 영상 데이터(RGB'), 출력 제어 신호(Sync') 및 출력 클럭 신호(CLK')는 타이밍 컨트롤러(111)를 통해 생성된 출력 영상 데이터(RGB'), 출력 제어 신호(Sync') 및 출력 클럭 신호(CLK')와 동일할 수 있다.
중간 인터페이스(130)를 통해 변환된 출력 영상 데이터(RGB'), 출력 제어 신호(Sync') 및 출력 클럭 신호(CLK')는 플렉서블 인쇄 회로 기판(Flexible Printed Circuit Board; FPCB)(FPC)을 통해 구동부(140)로 제공될 수 있다. 플렉서블 인쇄 회로 기판(FPC)은 병렬 링크 방식으로 구동부(140)와 연결된다. 이 경우, 플렉서블 인쇄 회로 기판(FPC)을 통해 제1 신호(data1)가 게이트 구동부(142)로 전달되고, 제2 신호(data2)가 데이터 구동부(141)로 전달된다.
구동부(140)는 플렉서블 인쇄 회로 기판(FPC)으로부터 수신된 출력 영상 데이터(RGB') 출력 제어 신호(Sync') 및 출력 클럭 신호(CLK')에 기초하여 표시부(160)의 서브 픽셀들을 구동한다. 구동부(140)는 데이터 구동부(141) 및 게이트 구동부(142)를 포함한다.
게이트 구동부(141)는, 게이트 스타트 펄스, 게이트 출력 인에이블 신호, 게이트 쉬프트 클럭 등의 신호들로 구성된 제1 신호(data1)에 따라, 온(On) 전압 또는 오프(Off) 전압의 게이트 신호(Vscan)를 게이트 라인(GL)으로 순차적으로 공급한다. 게이트 구동부(142) 쉬프트 레지스터, 레벨 쉬프터 등을 포함한다.
데이터 구동부(141)는 출력 영상 데이터(RGB'), 소스 스타트 펄스, 소스 출력 인에이블 신호 및 소스 샘플링 클럭 등으로 구성된 제2 신호(data2)에 따라 출력 영상 데이터(RGB')를 아날로그 형태의 데이터 신호(Vdata)로 변환하여 데이터 라이(DL)으로 출력한다. 이 경우, 데이터 구동부(142)는 특정 게이트 라인(GL)에 게이트 신호(Vscan)가 인가되는 타이밍에 데이터 신호(Vdata)을 출력하도록 구성된다.
데이터 구동부(141)는, 레벨 쉬프터, 래치부 등의 다양한 회로를 포함하는 로직부와, 디지털 아날로그 컨버터(DAC: Digital Analog Converter)와, 출력 버퍼 등을 포함할 수 있다.
데이터 구동부(141) 및 게이트 구동부(142)는 하나의 인쇄 회로 기판에 배치될 수 있다. 이 경우, 데이터 구동부(141)와 게이트 구동부(142)가 배치된 인쇄 회로 기판은 소스 보드로 지칭될 수 있다. 그러나, 이에 한정되는 것은 아니며, 데이터 구동부(141) 및 게이트 구동부(142)는 각각 서로 분리된 인쇄 회로 기판에 배치될 수도 있다.
또한, 몇몇 실시예에서, 데이터 구동부(141) 및 게이트 구동부(142) 중 적어도 하나의 구동부는 표시부(160)의 기판 상에 배치될 수 있다. 예를 들어, 게이트 구동부(142)는 GIP(Gate In Panel) 타입으로 구현되어 표시부(160)의 기판에 직접 배치될 수도 있으며, 데이터 구동부(141)는 중간 인터페이스(130)와 접속된 플렉서블 인쇄 회로 기판(FPC) 상에 칩 온 필름(Chip On Film; COF) 방식으로 구현될 수 있다. 이 경우, 플렉서블 인쇄 회로 기판(FPC)의 일 단은 중간 인터페이스(130)가 배치된 소스 인쇄 회로 기판에 본딩되고, 타 단은 표시부(160)의 기판 상에 본딩될 수 있다.
본 발명의 일 실시예에 따른 표시 장치(100)는 컨트롤 보드(110) 및 구동부(140) 사이에 배치되고 컨트롤 보드(110) 및 구동부(140)와 이격된 복원부(120)를 포함한다. 컨트롤 보드(110)와 복원부(120)는 제1 출력 동축 케이블(OCC1)로 연결되며, 복원부(120)와 중간 인터페이스(130)는 제2 출력 동축 케이블(OCC2)로 연결된다. 이에, 컨트롤 보드(110)와 구동부(140) 사이의 거리가 먼 경우에도 데이터의 손실 없이 컨트롤 보드(110)의 출력 신호(Vx1_out)를 전송할 수 있다.
구체적으로, 복원부(120)를 구비하지 않는 일반적인 표시 장치(100)의 경우, 컨트롤 보드(110)의 출력 신호(Vx1_out)는 장거리 전송에 한계가 있다. 앞서 언급한 바와 같이, 방대한 양의 데이터를 고속으로 전송하고, 신호 전송을 위한 배선 수를 감소시키기 위해 출력 신호(Vx1_out)는 직렬 링크 방식으로 전송될 수 있다. 그러나, 직렬 링크 방식은 신호의 전송 속도를 향상시키기 위해 출력 신호(Vx1_out)를 3GHz 이상의 고주파수로 전송한다. 이 경우, 케이블 내에서 ISI 및 지터에 의한 노이즈가 발생될 수 있으며, 노이즈로 인해 중간 인터페이스(130)에서 수신되는 신호의 파형이 변형될 수 있다. 이 경우, 중간 인터페이스(130)가 출력 신호(Vx1_out)를 각각의 데이터로 변환하는 과정에서 일부 비트의 데이터가 잘못 변환되는 오류가 발생될 수 있다. 즉, 출력 신호(Vx1_out)의 파형이 변형됨으로써, 특정 비트의 데이터 값이 1인지 0인지 불분명해질 수 있다. 이 경우, 원본 데이터의 데이터 값은 1이지만 중간 인터페이스(130)는 데이터 값을 0으로 잘못 변환할 수 있다.
노이즈로 인한 출력 신호(Vx1_out)의 파형 변동의 정도는 컨트롤 보드(110)와 중간 인터페이스(130)를 서로 연결하는 동축 케이블의 길이에 따라 달라진다. 일반적으로, 신호를 3GHz 이상의 고주파수로 전송하는 직렬 링크 방식에서, 동축 케이블의 길이가 2m를 넘어서는 경우, 노이즈로 인해 데이터 손실이 상당히 발생될 수 있고, 중간 인터페이스(130)에서 데이터 변환시 오류가 발생되어 표시부(160)에서 표시되는 영상의 화질이 저하되는 문제가 발생된다.
이 경우, 굵고 저항이 낮은 은으로 이루어진 배선들을 포함하고, 배선들 사이 간격이 충분히 이격되어 배선들 사이의 간섭이 최소화된 동축 케이블을 사용함으로써, 상술한 노이즈를 감소시킬 수 있다. 그러나, 이 경우, 동축 케이블의 가격이 비싸지는 단점이 있으며, 동축 케이블의 재질이 충분히 좋더라도 5m 이상의 거리까지 신호를 전송하는 데에는 기술적인 한계가 있다.
그러나, 본 발명의 일 실시예에 따른 표시 장치(100)는 컨트롤 보드(110)와 구동부(140)로부터 이격되고, 컨트롤 보드(110)의 출력 신호(Vx1_out)를 복원하도록 구성된 복원부(120)를 포함하므로, 출력 신호(Vx1_out)의 전송 거리가 향상될 수 있다. 이에 대한 상세한 설명을 위해 도 4a 내지 도 4d를 함께 참조한다.
도 4a 내지 도 4d는 본 발명의 일 실시예에 다른 표시 장치의 신호들의 파형도들이다. 구체적으로, 도 4a는 컨트롤 보드(110)에서 출력된 출력 신호(Vx1_out)의 아이(eye) 패턴이며, 도 4b는 복원부(120)에서 수신되는 신호의 아이 패턴이고, 도 4c는 복원부(120)를 통해 복원된 복원 신호(Vx1_out')의 아이 패턴이고, 도 4d는 중간 인터페이스(130)에서 수신된 복원 신호(Vx1_out')의 아이 패턴이다.
도 4a를 참조하면, 컨트롤 보드(110)의 송신부(113)를 통해 출력된 출력 신호(Vx1_out)는 데이터 값을 정확하게 식별할 수 있는 선명한 아이 패턴을 가지고 있음을 알 수 있다.
그러나, 도 4b를 참조하면, 제1 출력 동축 케이블(OCC1)을 통과하면서 출력 신호(Vx1_out)에는 상당한 노이즈가 발생되며, 제1 출력 동축 케이블(OCC1)을 통과한 출력 신호(Vx1_out)의 아이 패턴은 상당부분이 닫혀있는 것을 확인할 수 있다. 만약, 출력 신호(Vx1_out)가 복원되지 않고, 그대로 제2 출력 동축 케이블(OCC2)을 통해 중간 인터페이스(130)로 전달된다면, 제2 출력 동축 케이블(OCC2)에 의한 노이즈가 추가로 발생될 수 있고, 도 4b에 도시된 아이 패턴보다 출력 신호(Vx1_out)의 아이 패턴은 더 닫히게 될 수 있다. 이 경우, 중간 인터페이스(130)에서 변환된 데이터는 원본 데이터와 상이한 데이터 값을 가질 수 있으며, 데이터 손실로 인해 표시부(160)의 영상 품질은 저하될 것이다.
그러나, 복원부(120)가 제1 출력 동축 케이블(OCC1)과 연결되는 경우, 제1 출력 동축 케이블(OCC1)을 통과한 출력 신호(Vx1_out)는 복원될 수 있다.
도 4c에 도시된 바와 같이, 복원부(120)의 이퀄라이저(121) 및 프리엠퍼시스 회로(122)를 통해 복원된 복원 신호(Vx1_out')의 아이 패턴은 상당히 선명해진 것을 알 수 있다.
도 4d에 도시된 바와 같이, 복원부(120)에서 출력된 복원 신호(Vx1_out')는 제2 출력 동축 케이블(OCC2)을 통과하면서 변형될 수 있다. 즉, 제2 출력 동축 케이블(OCC2)에서 발생된 노이즈가 복원 신호(Vx1_out')를 변형시킬 수 있다. 그러나, 도 4d에 도시된 바와 같이, 중간 인터페이스(130)에서 수신된 복원 신호(Vx1_out')의 아이 패턴은 컨트롤 보드(110)에서 출력된 출력 신호(Vx1_out)와 상당히 유사한 것을 알 수 있다. 따라서, 중간 인터페이스(130)에서 전환된 데이터는 컨트롤 보드(110)의 타이밍 컨트롤러(112)에서 출력된 데이터와 동일할 수 있으며, 표시부(160)의 영상은 변형되지 않을 수 있다.
복원부(120)는 컨트롤 보드(110)와 중간 인터페이스(130) 사이에서 컨트롤 보드(110)의 출력 신호(Vx1_out)를 복원하므로, 출력 신호(Vx1_out)의 전송 거리는 향상될 수 있다. 구체적으로, 복원부(120)가 없는 경우, 컨트롤 보드(110)와 중간 인터페이스(130)는 제1 출력 동축 케이블(OCC1)의 제1 길이(L1)를 초과하여 이격될 수 없다. 즉, 도 4b에 도시된 바와 같이, 제1 출력 동축 케이블(OCC1)의 노이즈로 인해 출력 신호(Vx1_out)의 아이 패턴은 상당부분 닫히게되며, 제1 출력 동축 케이블(OCC1)의 제1 길이(L1)가 더 길어지는 경우, 제1 출력 동축 케이블(OCC1)에 의한 노이즈로 출력 신호(Vx1_out)의 아이 패턴은 완전히 닫히게될 수 있다. 이 경우, 중간 인터페이스(130)는 출력 신호(Vx1_out)의 데이터 값을 잘못 인식 할 수 있으며, 데이터 변환의 오류가 발생될 수 있다.
그러나, 복원부(120)가 컨트롤 보드(110)와 중간 인터페이스(130) 사이에 배치되는 경우, 컨트롤 보드(110)의 출력 신호(Vx1_out)는 제1 출력 동축 케이블(OCC1)을 통과한 이후 복원되므로, 제2 출력 동축 케이블(OCC2)의 제2 길이(L2)만큼 더 전송될 수 있다.
이 경우, 제1 출력 동축 케이블(OCC1)의 제1 길이(L1) 및 제2 출력 동축 케이블(OCC2)의 제2 길이(L2)는 제1 출력 동축 케이블(OCC1)에 의한 노이즈 발생 정도 제2 출력 동축 케이블(OCC2)에 의한 노이즈 발생 정도에 따라 각각 결정될 수 있다. 구체적으로, 제1 출력 동축 케이블(OCC1) 및 제2 출력 동축 케이블(OCC2) 각각의 길이(L1, L2)는 제1 출력 동축 케이블(OCC1) 및 제2 출력 동축 케이블(OCC2)을 통과한 신호의 아이 패턴이 미리 설정된 기준 아이 패턴보다 닫히지 않도록 적절한 길이로 선택될 수 있다. 예를 들어, 제1 출력 동축 케이블(OCC1) 및 제2 출력 동축 케이블(OCC2) 각각의 길이(L1, L2)는 제1 출력 동축 케이블(OCC1) 및 제2 출력 동축 케이블(OCC2)의 삽입 손실(Insertion Loss; IL)이 0 내지 -18dB가 되도록 결정될 수 있다. 여기서 삽입 손실은 제1 출력 동축 케이블(OCC1) 및 제2 출력 동축 케이블(OCC2) 전체의 삽입 손실을 의미하며, 동축 케이블 자체의 삽입 손실뿐 아니라 동축 케이블의 양단에 연결된 커낵터의 삽입 손실이 포함된 전체 삽입 손실을 의미한다. 삽입 손실은 하기 [수학식 1]로 정의될 수 있다.
Figure pat00001
여기서, Pout은 제1 출력 동축 케이블(OCC1) 및 제2 출력 동축 케이블(OCC2)을 통과한 신호의 출력 레벨을 의미하며, Pin은 제1 출력 동축 케이블(OCC1) 및 제2 출력 동축 케이블(OCC2)을 통과하기 전 신호의 출력 레벨을 의미한다. 제1 출력 동축 케이블(OCC1) 및 제2 출력 동축 케이블(OCC2)의 삽입 손실(IL)은 제1 출력 동축 케이블(OCC1) 및 제2 출력 동축 케이블(OCC2) 각각의 길이(L1, L2)에 비례하며, 제1 출력 동축 케이블(OCC1) 및 제2 출력 동축 케이블(OCC2) 각각의 저항에 반비례할 수 있다. 따라서, 제1 출력 동축 케이블(OCC1) 및 제2 출력 동축 케이블(OCC2)의 저항이 낮은 경우, 제1 출력 동축 케이블(OCC1) 및 제2 출력 동축 케이블(OCC2) 각각의 길이(L1, L2)는 길게 구성될 수 있고, 제1 출력 동축 케이블(OCC1) 및 제2 출력 동축 케이블(OCC2)의 저항이 높은 경우, 제1 출력 동축 케이블(OCC1) 및 제2 출력 동축 케이블(OCC2) 각각의 길이(L1, L2)는 짧게 구성될 수 있다.
제1 출력 동축 케이블(OCC1) 및 제2 출력 동축 케이블(OCC2)의 삽입 손실(IL)이 -18dB 보다 낮은 경우, 제1 출력 동축 케이블(OCC1) 및 제2 출력 동축 케이블(OCC2)을 통과한 신호의 아이 패턴은 미리 설정된 기준 아이 패턴보다 닫히게된다. 이 경우, 제1 출력 동축 케이블(OCC1) 및 제2 출력 동축 케이블(OCC2)을 통과한 신호로부터 데이터를 변환하는 과정에서 오류가 발생될 수 있다.
특히, 제1 출력 동축 케이블(OCC1)의 제1 길이(L1)가 길어서 제1 출력 동축 케이블(OCC1)의 삽입 손실(IL)이 -18dB보다 낮아지는 경우, 복원부(120)에서 복원된 복원 신호(Vx1_out')는 컨트롤 보드(110)에서 출력된 출력 신호(Vx1_out)와 상이한 데이터를 포함하게될 수 있다. 구체적으로, 제1 출력 동축 케이블(OCC1)의 삽입 손실(IL)이 -18dB 보다 낮은 경우, 복원부(120)에 전달되는 출력 신호(Vx1_out)의 아이 패턴은 기준 아이 패턴보다 닫힐 수 있다. 복원부(120)의 이퀄라이저(121)는 앞서 언급한 바와 같이, 출력 신호(Vx1_out)에 필터를 적용하여 노이즈 성분을 필터링하고, 변형된 출력에 대하여 소정의 전류를 인가하여 신호 파형을 보정한다. 만약, 출력 신호(Vx1_out)의 아이 패턴이 기준 아이 패턴보다 닫히는 경우, 출력 신호(Vx1_out)의 노이즈 성분의 레벨은 출력 신호(Vx1_out)의 데이터 성분의 레벨과 유사해질 수 있으며, 이퀄라이저(121)의 필터를 통해 노이즈 성분이 필터링되지 못할 수 있다. 이 경우, 이퀄라이저(121)는 출력 신호(Vx1_out)의 노이즈 성분에 대하여 소정의 전류를 인가하여 노이즈 성분을 증폭 시킬 수 있으며, 노이즈 성분은 중간 인터페이스(130)에서 데이터 성분으로 오인식될 수 있다.
따라서, 제1 출력 동축 케이블(OCC1) 및 제2 출력 동축 케이블(OCC2)의 길이(L1, L2)는 제1 출력 동축 케이블(OCC1) 및 제2 출력 동축 케이블(OCC2) 각각의 삽입 손실(IL)이 -18dB 이상이 되도록 즉, 삽입 손실이 0 내지 -18dB가 되도록 결정될 수 있다.
도 5는 본 발명의 다른 실시예에 따른 표시 장치를 설명하기 위한 개략적인 블록도이다. 본 발명의 다른 실시예에 따른 표시 장치(500)는 시스템 보드(10)와 컨트롤 보드(110) 사이에 삽입된 입력 복원부(580)를 더 포함하는 것을 제외하고는, 도 1 및 도 2에 도시된 본 발명의 일 실시예에 다른 표시 장치(100)와 동일하다. 이에, 중복되는 설명은 생략한다.
도 5를 참조하면, 입력 복원부(580)는 시스템 보드(10) 및 컨트롤 보드(110)와 이격되어 별도의 인쇄 회로 기판 상에 형성된다. 입력 복원부(580)는 입력 이퀄라이저(581) 및 입력 프리엠퍼시스 회로(582)를 포함한다.
입력 복원부(580)의 입력 이퀄라이저(581) 및 입력 프리엠퍼시스 회로(582)는 복원부(120)의 이퀄라이저(121) 및 프리엠퍼시스 회로(122)와 동일하다. 즉, 입력 이퀄라이저(581)는 제1 입력 동축 케이블(ICC1)을 통해 전달된 입력 신호(Vx1_in)에서 제1 입력 동축 케이블(ICC1)을 통과하면서 발생된 노이즈 성분을 제거하고, 노이즈가 제거된 신호에 대하여 신호 레벨이 떨어진 비트들에 대해서는 그 신호 레벨을 복원한다.
입력 프리엠퍼시스 회로(582)는 제2 입력 동축 케이블(ICC2)을 통해 입력 복원 신호(Vx1_in')의 파형이 변형될 것을 예상하여 입력 복원 신호(Vx1_in')의 특정 비트에 대응되는 신호 레벨을 조절한다.
제1 입력 동축 케이블(ICC1)은 입력 복원부(580)와 시스템 보드(10)를 서로 연결하며, 제2 입력 동축 케이블(ICC2)은 입력 복원부(580)와 컨트롤 보드(110)를 서로 연결한다. 앞서 언급한 바와 같이, 시스템 보드(10)와 컨트롤 보드(110)는 직렬 링크 방식의 인터페이스를 통해 입력 신호(Vx1_in)를 송수신한다. 구체적으로, 시스템 보드(10)는 V-by-One 인터페이스 방식으로 입력 영상 데이터, 입력 제어 신호 및 입력 클럭 신호를 직렬 신호로 변환하여 입력 신호(Vx1_in)를 전송한다.
한편, 도 5에 도시된 바와 같이, 시스템 보드(10)는 표시 장치(500)의 구성 요소로서 표시 장치(500) 내부에 위치할 수 있으나, 시스템 보드(10)는 표시 장치(500)와 분리되어 별도의 장치로 구성될 수 있다. 예를 들어, 시스템 보드(10)는 표시 장치(500)에 영상 데이터를 제공하는 그래픽 카드 또는 영상 수신 장치에 위치될 수 있다.
이 경우, 제1 입력 동축 케이블(ICC1) 및 제2 입력 동축 케이블(ICC2) 각각의 길이는 제1 입력 동축 케이블(ICC1) 및 제2 입력 동축 케이블(ICC2) 각각의 삽입 손실에 의해 결정될 수 있다. 예를 들어, 제1 입력 동축 케이블(ICC1) 및 제2 입력 동축 케이블(ICC2) 각각의 길이는 제1 입력 동축 케이블(ICC1) 및 제2 입력 동축 케이블(ICC2)의 삽입 손실이 0 내지 -18dB가 되도록 결정될 수 있다. 여기서 삽입 손실은 제1 입력 동축 케이블(ICC1) 및 제2 입력 동축 케이블(ICC2) 전체의 삽입 손실을 의미하며, 동축 케이블 자체의 삽입 손실뿐 아니라 동축 케이블의 양단에 연결된 커낵터의 삽입 손실이 포함된 전체 삽입 손실을 의미한다.
본 발명의 다른 실시예에 따른 표시 장치(500)는 시스템 보드(10)와 컨트롤 보드(110) 사이에 삽입되어 입력 신호(Vx1_in)를 복원하도록 구성된 입력 복원부(580)를 포함한다. 이에, 시스템 보드(10)와 컨트롤 보드(110)는 먼 거리로 이격될 수 있으며, 시스템 보드(10)에서 전송된 입력 신호(Vx1_in)가 장거리 전송되더라도, 입력 신호(Vx1_in) 파형이 변형되는 문제는 최소화될 수 있다. 따라서, 입력 신호(Vx1_in)의 파형 변형으로 입력 영상 데이터가 변형되는 것이 억제될 수 있고, 표시 장치(500)의 영상이 변형되는 것이 최소화될 수 있다.
도 6은 본 발명의 또 다른 실시예에 따른 표시 장치를 설명하기 위한 개략적인 블록도이다. 본 발명의 또 다른 실시예에 따른 표시 장치(600)는 시스템 보드(10)와 컨트롤 보드(110) 사이에 배치된 복수의 입력 복원부(683, 684)들 및 컨트롤 보드(110)와 중간 인터페이스(130) 사이에 배치된 복수의 출력 복원부(623, 624)들을 포함하는 것을 제외하고는, 도 5에 도시된 표시 장치(500)와 동일하다. 이에, 중복되는 설명은 생략한다.
도 6을 참조하면, 시스템 보드(10)와 컨트롤 보드(110)는 서로 먼 거리로 이격될 수 있고, 시스템 보드(10)와 컨트롤 보드(110) 사이에서 입력 신호를 복원하도록 구성된 복수의 입력 복원부(683, 684)들이 배치될 수 있다. 이 경우, 복수의 입력 복원부(683, 684)들의 그룹이 입력 복원부로 지칭될 수 있고, 복수의 입력 복원부(683, 684)들은 입력 복원부를 구성하는 서브 입력 복원부들로 지칭될 수 있다.
입력 복원부(683, 684)들은 복수의 입력 동축 케이블(ICC1, ICC2, ICC3, ICCn)들과 연결될 수 있다. 예를 들어, 제1 입력 복원부(683)와 시스템 보드(10)는 제1 입력 동축 케이블(ICC1)로 연결되고, 제2 입력 복원부(684)와 제1 입력 복원부(683)는 제2 입력 동축 케이블(ICC2)로 연결되고, 제3 입력 복원부와 제2 입력 복원부(624)는 제3 입력 동축 케이블(ICC3)로 연결될 수 있다. 마찬가지로, 제3 입력 복원부 내지 제n-1 입력 복원부는 제4 입력 동축 케이블 내지 제n-1 입력 동축 케이블로 각각 연결될 수 있으며, 제n-1 입력 복원부는 컨트롤 보드(110)와 제n 입력 동축 케이블(ICCn)로 연결될 수 있다.
또한, 컨트롤 보드(110)와 중간 인터페이스(130)는 서로 먼 거리로 이격될 수 있고, 컨트롤 보드(110)와 중간 인터페이스(130) 사이에서 출력 신호를 복원하도록 구성된 복수의 복원부(623, 624)들이 배치될 수 있다. 이 경우, 복수의 복원부(623, 624)들의 그룹은 복원부로 지칭될 수 있고, 복수의 복원부(623, 624)들은 복원부를 구성하는 서브 복원부들로 지칭될 수 있다.
복원부(623, 624)들은 복수의 출력 동축 케이블(OCC1, OCC2, OCC3, OCCn)들과 연결될 수 있다. 예를 들어, 제1 복원부(623)와 컨트롤 보드(110)는 제1 출력 동축 케이블(OCC1)로 연결되고, 제2 복원부(624)와 제1 복원부(623)는 제2 출력 동축 케이블(OCC2)로 연결되고, 제3 복원부와 제2 복원부(624)는 제3 출력 동축 케이블(OCC3)로 연결될 수 있다. 마찬가지로, 제3 복원부 내지 제n-1 복원부는 제4 출력 동축 케이블 내지 제n-1 출력 동축 케이블로 연결될 수 있으며, 제n-1 복원부는 중간 인터페이스(130)와 제n 출력 동축 케이블(OCCn)로 연결될 수 있다.
본 발명의 또 다른 실시예에 따른 표시 장치(600)는 복수의 입력 복원부(683, 684)들 및 복수의 복원부(623, 624)들을 사용하여 시스템 보드(10)와 컨트롤 보드(110) 사이의 거리를 자유롭게 이격시킬 수 있고, 컨트롤 보드(110)와 중간 인터페이스(130) 사이의 거리를 자유롭게 이격시킬 수 있다. 즉, 시스템 보드(10)에서 출력된 입력 신호는 복수의 입력 복원부(683, 684)들에 의해 복수의 중간 지점들에서 복원될 수 있으므로, 입력 신호의 전송거리는 삽입된 입력 복원부(683, 684)들의 개수에 따라 증가될 수 있다. 또한, 컨트롤 보드(110)에서 출력된 출력 신호는 복수의 복원부(623, 624)들에 의해 복수의 중간 지점들에서 복원될 수 있으므로, 출력 신호의 전송거리는 삽입된 복원부(623, 624)들의 개수에 따라 증가될 수 있다. 이에, 표시 장치(600)의 설계 자유도가 향상될 수 있고, 구동부(140)와 컨트롤 보드(110) 사이의 거리가 먼 대면적 표시 장치(600)에서도 영상 데이터의 손실은 최소화될 수 있다.
도 7은 본 발명의 또 다른 실시예에 따른 표시 장치를 설명하기 위한 개략적인 블록도이다. 본 발명의 또 다른 실시예에 따른 표시 장치(700)는 복원부(720)가 케이블 조립체(OCCa)에 내장되고, 중간 인터페이스와 구동부가 하나의 인쇄 회로 기판에 형성되어 소스 보드(740)를 구성하는 것을 제외하고는 도 1 및 도 2에 도시된 표시 장치(100)와 동일하다. 따라서, 이에 대한 중복된 설명은 생략한다.
중간 인터페이스와 구동부는 하나의 인쇄 회로 기판 상에 배치될 수 있다. 이 경우, 중간 인터페이스와 구동부를 포함하는 인쇄 회로 기판은 소스 보드(740)로 지칭될 수 있다. 소스 보드(740)는 복원부(720)가 내장된 케이블 조립체(OCCa)로부터 수신된 복원 신호(Vx1_out')를 병렬 신호로 변환하고, 표시부(160)의 픽셀들을 구동하기 위한 데이터 신호(Vdata)와 게이트 신호(Vscan)를 생성하여 표시부(160)로 출력한다.
한편, 컨트롤 보드(110)에서 출력되는 출력 신호(Vx1_out)를 복원하기 위한 복원부(720)는 컨트롤 보드(110)와 소스 보드(740)를 연결하는 케이블 조립체(OCCa)에 내장되도록 구성될 수 있다. 이 경우, 케이블 조립체(OCCa)는 컨트롤 보드(110)와 소스 보드(740) 사이에서 출력 신호(Vx1_out)를 복원하여 복원 신호(Vx_out')를 생성할 수 있으며, 케이블 조립체(OCCa)는 출력 동축 케이블보다 길게 구성될 수 있다. 구체적으로, 케이블 조립체(OCCa)의 길이는 케이블 조립체(OCCa)의 삽입 손실이 0 내지 -36dB가 되도록 구성될 수 있다. 복원부(720)는 케이블 조립체(OCCa)를 통과하는 출력 신호(Vx1_out)의 아이 패턴이 미리 설정된 기준 아이 패턴보다 닫히지 않도록 적절한 위치에 배치될 수 있다. 예를 들어, 복원부(720)의 위치는 복원부(720) 앞단에 위치된 케이블 조립체(OCCa)의 제1 부분의 삽입 손실이 0 내지 -18dB가 되도록 결정될 수 있다. 이 경우, 케이블 조립체(OCCa)의 제1 부분을 통과하면서 발생된 출력 신호(Vx1_out)의 변형은 복원부(720)에서 복원되고, 복원부(720)를 통해 출력된 복원 신호(Vx1_out')는 케이블 조립체(OCCa)의 제2 부분을 통해 소스 보드(740)에 전달될 수 있다.
본 발명의 또 다른 실시예에 따른 표시 장치(700)는 중간 인터페이스와 구동부를 포함하는 소스 보드(740) 및 복원부(720)가 내장된 케이블 조립체(OCCa)를 포함하므로, 표시 장치(700)의 구조가 단순화될 수 있고, 표시 장치(700)의 제조 비용이 절감될 수 있다.
본 발명의 예시적인 실시예는 다음과 같이 설명될 수 있다.
전술한 바와 같은 과제를 해결하기 위하여 본 발명의 일 실시예에 따른 표시 장치는 표시부, 구동부, 컨트롤 보드 및 적어도 하나의 복원부를 포함한다. 표시부는 복수의 픽셀들을 포함한다. 구동부는 표시부에 구동 신호를 제공한다. 컨트롤 보드는 구동부로부터 이격되고, 출력 신호를 직렬 링크(serial link) 방식으로 출력한다. 적어도 하나의 복원부는 구동부 및 컨트롤 보드 사이에 위치하고, 구동부 및 컨트롤 보드 각각으로부터 이격되고, 출력 신호를 복원하도록 구성된다. 본 발명의 일 실시예에 따른 표시 장치는 적어도 하나의 복원부를 사용하여 컨트롤 보드와 구동부 사이에서 컨트롤 보드의 출력 신호를 복원하므로, 컨트롤 보드의 출력 신호의 장거리 전송이 가능하며, 컨트롤 보드와 구동부의 거리가 멀어도 데이터의 손실 없이 컨트롤 보드의 출력 신호를 전송할 수 있다.
본 발명의 다른 특징에 따르면, 컨트롤 보드는 복수의 픽셀들에 대한 출력 영상 데이터, 구동부에 대한 출력 제어 신호를 생성하는 타이밍 컨트롤러 및 출력 영상 데이터 및 출력 제어 신호를 전류 모드 로직(Current Mode Logic; CML)을 사용하여 출력 신호로 변환하는 송신부를 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 송신부는 V-by-One 인터페이스를 사용하여 출력 신호를 출력할 수 있다.
본 발명의 또 다른 특징에 따르면, 표시 장치는 컨트롤 보드와 복원부를 연결하는 제1 출력 동축 케이블, 복원부와 연결된 제2 출력 동축 케이블, 및 복원부와 이격되고, 제2 출력 동축 케이블을 통해 복원부와 연결된 중간 인터페이스를 더 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 표시 장치는 중간 인터페이스와 구동부를 연결하는 플렉서블 인쇄 회로 기판을 더 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 표시 장치는 중간 인터페이스와 구동부가 배치된 소스 보드, 및 소스 보드와 표시부를 연결하는 플렉서블 인쇄 회로 기판을 더 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 표시 장치는 시스템 보드, 입력 복원부, 제1 입력 동축 케이블 및 제2 입력 동축 케이블을 더 포함할 수 있다. 시스템 보드는 컨트롤 보드로부터 이격되고, 입력 신호를 직렬 링크 방식으로 출력할 수 있다. 입력 복원부는 시스템 보드와 컨트롤 보드 사이에 배치되고, 시스템 보드 및 컨트롤 보드로부터 이격되고, 입력 신호를 복원하도록 구성될 수 있다. 제1 입력 동축 케이블은 시스템 보드와 입력 복원부를 연결할 수 있다. 제2 입력 동축 케이블은 입력 복원부와 컨트롤 보드를 연결할 수 있다.
본 발명의 또 다른 특징에 따르면, 입력 복원부 및 복원부는 각각 복수의 서브 복원부들을 포함하고, 복수의 서브 복원부들은 서로 복수의 서브 동축 케이블들로 연결될 수 있다.
본 발명의 또 다른 특징에 따르면, 제1 입력 동축 케이블, 제2 입력 동축 케이블, 제1 출력 동축 케이블, 제2 출력 동축 케이블 및 복수의 서브 동축 케이블들 각각의 삽입 손실은 0 내지 -18dB일 수 있다.
본 발명의 또 다른 특징에 따르면, 입력 복원부 및 복원부는 각각 이퀄라이저(equalizer) 및 프리엠퍼시스(pre-emphasis) 회로를 포함할 수 있다.
전술한 바와 같은 과제를 해결하기 위하여 본 발명의 다른 실시예에 따른 표시 장치는 표시부, 소스 보드, 컨트롤 보드 및 케이블 조립체를 포함한다. 표시부는 복수의 픽셀들을 포함한다. 소스 보드는 표시부에 구동 신호를 제공한다. 컨트롤 보드는 소스 보드로부터 이격되고, 출력 신호를 직렬 링크(serial link) 방식으로 출력한다. 케이블 조립체는 소스 보드 및 컨트롤 보드를 서로 연결하며, 소스 보드와 컨트롤 보드 사이에서 출력 신호를 복원하여 복원 신호를 생성하며, 복원 신호를 소스 보드에 전송하도록 구성된다.
본 발명의 다른 특징에 따르면, 케이블 조립체는 출력 신호를 이퀄라이징(equalizing) 및 프리엠퍼시스(pre-emphasis) 함으로써, 복원 신호를 생성할 수 있다.
본 발명의 또 다른 특징에 따르면, 소스 보드는 복수의 픽셀들을 구동하기 위한 구동부 및 출력 신호를 수신하는 중간 인터페이스를 포함하고, 컨트롤 보드는 복수의 픽셀들에 대한 출력 영상 데이터 및 구동부에 대한 출력 제어 신호를 생성하는 타이밍 컨트롤러 및 출력 영상 데이터 및 출력 구동 신호를 전류 모드 로직(Current Logic Mode: CML)을 사용하여 출력 신호로 변환 출력하는 송신부를 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 케이블 조립체의 삽입 손실은 0 내지 -36dB일 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
10: 시스템 보드 100, 500, 600, 700: 표시 장치
110: 컨트롤 보드 111: 수신부
112: 타이밍 컨트롤러 113: 송신부
120, 720: 복원부 121: 이퀄라이저
122: 프리엠퍼시스 회로 130: 중간 인터페이스
140: 구동부 141: 데이터 구동부
142: 게이트 구동부 160: 표시부
580: 입력 복원부 581: 입력 이퀄라이저
582: 입력 프리엠퍼시스 회로 623: 제1 복원부
624: 제2 복원부 683: 제1 입력 복원부
684: 제2 입력 복원부 740: 소스 보드
ICC1: 제1 입력 동축 케이블 ICC2: 제2 입력 동축 케이블
ICC3: 제3 입력 동축 케이블 ICCn: 제n 입력 동축 케이블
OCC1: 제1 출력 동축 케이블 OCC2: 제2 출력 동축 케이블
OCC3: 제3 출력 동축 케이블 OCCn: 제n 출력 동축 케이블
OCCa: 케이블 조립체 FPC: 플렉서블 인쇄 회로 기판
DL: 데이터 라인 GL: 게이트 라인
L1: 제1 출력 동축 케이블의 길이 L2: 제2 출력 동축 케이블의 길이

Claims (14)

  1. 복수의 픽셀들을 포함하는 표시부;
    상기 표시부에 구동 신호를 제공하는 구동부;
    상기 구동부로부터 이격되고, 출력 신호를 직렬 링크(serial link) 방식으로 출력하는 컨트롤 보드; 및
    상기 구동부 및 상기 컨트롤 보드 사이에 위치하고, 상기 구동부 및 상기 컨트롤 보드 각각으로부터 이격되고, 상기 출력 신호를 복원하도록 구성된 적어도 하나의 복원부를 포함하는, 표시 장치.
  2. 제1항에 있어서,
    상기 컨트롤 보드는,
    상기 복수의 픽셀들에 대한 출력 영상 데이터, 상기 구동부에 대한 출력 제어 신호를 생성하는 타이밍 컨트롤러; 및
    상기 출력 영상 데이터 및 상기 출력 제어 신호를 전류 모드 로직(Current Mode Logic; CML)을 사용하여 상기 출력 신호로 변환하는 송신부를 포함하는, 표시 장치.
  3. 제2항에 있어서,
    상기 송신부는 V-by-One 인터페이스를 사용하여 상기 출력 신호를 출력하는, 표시 장치.
  4. 제1항에 있어서,
    상기 컨트롤 보드와 상기 복원부를 연결하는 제1 출력 동축 케이블;
    상기 복원부와 연결된 제2 출력 동축 케이블; 및
    상기 복원부와 이격되고, 상기 제2 출력 동축 케이블을 통해 상기 복원부와 연결된 중간 인터페이스를 더 포함하는, 표시 장치.
  5. 제4항에 있어서,
    상기 중간 인터페이스와 상기 구동부를 연결하는 플렉서블 인쇄 회로 기판을 더 포함하는, 표시 장치.
  6. 제4항에 있어서,
    상기 중간 인터페이스와 상기 구동부가 배치된 소스 보드; 및
    상기 소스 보드와 상기 표시부를 연결하는 플렉서블 인쇄 회로 기판을 더 포함하는, 표시 장치.
  7. 제4항에 있어서,
    상기 컨트롤 보드로부터 이격되고, 입력 신호를 상기 직렬 링크 방식으로 출력하는 시스템 보드;
    상기 시스템 보드와 상기 컨트롤 보드 사이에 배치되고, 상기 시스템 보드 및 상기 컨트롤 보드로부터 이격되고, 상기 입력 신호를 복원하도록 구성된 입력 복원부;
    상기 시스템 보드와 상기 입력 복원부를 연결하는 제1 입력 동축 케이블; 및
    상기 입력 복원부와 상기 컨트롤 보드를 연결하는 제2 입력 동축 케이블을 더 포함하는, 표시 장치.
  8. 제7항에 있어서,
    상기 입력 복원부 및 상기 복원부는 각각 복수의 서브 복원부들을 포함하고,
    상기 복수의 서브 복원부들은 서로 복수의 서브 동축 케이블들로 연결된, 표시 장치.
  9. 제9항에 있어서,
    상기 제1 입력 동축 케이블, 상기 제2 입력 동축 케이블, 상기 제1 출력 동축 케이블, 상기 제2 출력 동축 케이블 및 상기 복수의 서브 동축 케이블들 각각의 삽입 손실은 0 내지 -18dB인, 표시 장치.
  10. 제7항에 있어서,
    상기 입력 복원부 및 상기 복원부는 각각 이퀄라이저(equalizer) 및 프리엠퍼시스(pre-emphasis) 회로를 포함하는, 표시 장치.
  11. 복수의 픽셀들을 포함하는 표시부;
    상기 표시부에 구동 신호를 제공하는 소스 보드;
    상기 소스 보드로부터 이격되고, 출력 신호를 직렬 링크(serial link) 방식으로 출력하는 컨트롤 보드; 및
    상기 소스 보드 및 상기 컨트롤 보드를 서로 연결하며, 상기 소스 보드와 상기 컨트롤 보드 사이에서 상기 출력 신호를 복원하여 복원 신호를 생성하며, 상기 복원 신호를 상기 소스 보드에 전송하도록 구성된 케이블 조립체를 포함하는, 표시 장치.
  12. 제11항에 있어서,
    상기 케이블 조립체는 상기 출력 신호를 이퀄라이징(equalizing) 및 프리엠퍼시스(pre-emphasis) 함으로써, 상기 복원 신호를 생성하는, 표시 장치.
  13. 제11항에 있어서,
    상기 소스 보드는 상기 복수의 픽셀들을 구동하기 위한 구동부 및 상기 출력 신호를 수신하는 중간 인터페이스를 포함하고,
    상기 컨트롤 보드는 상기 복수의 픽셀들에 대한 출력 영상 데이터 및 상기 구동부에 대한 출력 제어 신호를 생성하는 타이밍 컨트롤러 및 상기 출력 영상 데이터 및 상기 출력 구동 신호를 전류 모드 로직(Current Logic Mode: CML)을 사용하여 출력 신호로 변환 출력하는 송신부를 포함하는, 표시 장치.
  14. 제11항에 있어서,
    상기 케이블 조립체의 삽입 손실은 0 내지 -36dB인, 표시 장치.
KR1020160176592A 2016-12-22 2016-12-22 표시 장치 KR102637501B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020160176592A KR102637501B1 (ko) 2016-12-22 2016-12-22 표시 장치
US15/835,799 US10528313B2 (en) 2016-12-22 2017-12-08 Display device
DE102017129794.4A DE102017129794B4 (de) 2016-12-22 2017-12-13 Anzeigevorrichtung
CN201711394258.4A CN108230976B (zh) 2016-12-22 2017-12-21 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160176592A KR102637501B1 (ko) 2016-12-22 2016-12-22 표시 장치

Publications (2)

Publication Number Publication Date
KR20180073106A true KR20180073106A (ko) 2018-07-02
KR102637501B1 KR102637501B1 (ko) 2024-02-15

Family

ID=62509984

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160176592A KR102637501B1 (ko) 2016-12-22 2016-12-22 표시 장치

Country Status (4)

Country Link
US (1) US10528313B2 (ko)
KR (1) KR102637501B1 (ko)
CN (1) CN108230976B (ko)
DE (1) DE102017129794B4 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI694718B (zh) * 2019-01-21 2020-05-21 友達光電股份有限公司 驅動裝置以及其驅動信號產生方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090042186A (ko) 2007-10-25 2009-04-29 가부시키가이샤 니프코 댐퍼 및 그 댐퍼를 구비한 도어핸들
KR20090061554A (ko) * 2007-12-11 2009-06-16 엘지디스플레이 주식회사 액정표시장치
KR20100123138A (ko) * 2009-05-14 2010-11-24 삼성전자주식회사 디스플레이 장치

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100345423B1 (ko) * 1997-03-31 2002-07-26 마츠시타 덴끼 산교 가부시키가이샤 동화상 표시 방법 및 그 장치
JPH10282948A (ja) * 1997-04-10 1998-10-23 Alpine Electron Inc 車載用表示装置のスクロール制御方式
US6873308B2 (en) * 2001-07-09 2005-03-29 Canon Kabushiki Kaisha Image display apparatus
KR101192781B1 (ko) * 2005-09-30 2012-10-18 엘지디스플레이 주식회사 액정표시장치의 구동회로 및 이의 구동방법
KR100793035B1 (ko) * 2005-10-18 2008-01-10 엘지전자 주식회사 디스플레이 장치
JP2011010262A (ja) * 2009-05-28 2011-01-13 Panasonic Corp 携帯機器
KR101209948B1 (ko) * 2010-04-29 2012-12-07 삼성디스플레이 주식회사 유기전계발광표시장치
US20140016034A1 (en) * 2012-07-16 2014-01-16 Video Products, Inc. High definition video extender and method
CN103269422A (zh) * 2013-04-26 2013-08-28 广州德浩科视电子科技有限公司 一种视频信号传输设备及其传输方法
JP6032247B2 (ja) * 2013-10-09 2016-11-24 株式会社デンソー 歪み補償システム及び通信装置
KR101658107B1 (ko) 2015-06-26 2016-09-20 주식회사 동성플러스 전시 및 광고용 led디스플레이에서의 드라이버 내장형 led모듈 간의 장거리 신호보장을 위한 인터페이스장치
CN106231230B (zh) * 2016-09-20 2022-06-21 深圳市巨潮科技股份有限公司 一种dp信号远距离传输装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090042186A (ko) 2007-10-25 2009-04-29 가부시키가이샤 니프코 댐퍼 및 그 댐퍼를 구비한 도어핸들
KR20090061554A (ko) * 2007-12-11 2009-06-16 엘지디스플레이 주식회사 액정표시장치
KR20100123138A (ko) * 2009-05-14 2010-11-24 삼성전자주식회사 디스플레이 장치

Also Published As

Publication number Publication date
DE102017129794A1 (de) 2018-06-28
DE102017129794B4 (de) 2024-08-22
KR102637501B1 (ko) 2024-02-15
US20180181357A1 (en) 2018-06-28
CN108230976B (zh) 2021-09-28
CN108230976A (zh) 2018-06-29
US10528313B2 (en) 2020-01-07

Similar Documents

Publication Publication Date Title
US10235918B2 (en) Display, timing controller and column driver integrated circuit using clock embedded multi-level signaling
KR100562860B1 (ko) 디스플레이, 컬럼 구동 집적회로, 멀티레벨 검출기 및멀티레벨 검출 방법
JP5179467B2 (ja) 直列化されたマルチレベルデータ信号を伝達するためのディスプレイ、タイミング制御部及びデータ駆動部
US8947412B2 (en) Display driving system using transmission of single-level embedded with clock signal
US9331873B2 (en) Apparatus and method for controlling data interface
KR102176504B1 (ko) 표시장치와 그 구동방법
KR101427580B1 (ko) 표시 장치의 구동 장치 및 구동 방법
JP2006317828A (ja) 表示装置およびタイミングコントローラ
US20220148515A1 (en) Display Device, Driving Circuit and Driving Method of Display Device
KR100653158B1 (ko) 클록 신호가 임베딩된 멀티 레벨 시그널링을 사용하는디스플레이, 타이밍 제어부 및 컬럼 구동 집적회로
US9054939B2 (en) Method of processing data and a display apparatus performing the method
KR100653159B1 (ko) 클록 신호가 임베딩된 멀티 레벨 시그널링을 사용하는디스플레이, 타이밍 제어부 및 컬럼 구동 집적회로
CN108230976B (zh) 显示装置
WO2007013718A1 (en) Clock signal embedded multi-level signaling method and apparatus for driving display panel using the same
JP4972581B2 (ja) 映像データ伝送システムおよび映像データ伝送方法
KR20170006351A (ko) 소스 드라이버 집적회로, 컨트롤러 및 표시장치
Kim et al. 42.2: LCD‐TV System with 2.8 Gbps/Lane Intra‐Panel Interface for 3D TV Applications
Nam et al. 45.3: Cost Effective 60Hz FHD LCD with 800Mbps AiPi Technology
KR20120057372A (ko) 유기발광다이오드 표시장치 및 그 구동방법
CN114430912A (zh) 数字视像信号生成电路、数字视像信号生成系统、数字视像信号生成方法及非易失性存储介质
CN101521000B (zh) 用于显示器的传输信号产生方法及其相关装置
KR20060078591A (ko) 평판 표시장치의 구동장치 및 방법
Kim et al. 64.3: Design of Partially Cascaded Clock‐Embedded Serial Link Intra‐Panel Interface for a Flat Panel Display System
CN104518387A (zh) 配线方法、电子装置与连接器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant