KR20160040798A - 저항성 소자 생성 장치 및 그를 이용한 ｓｌｖｓ 출력 드라이버 - Google Patents

저항성 소자 생성 장치 및 그를 이용한 ｓｌｖｓ 출력 드라이버 Download PDF

Info

Publication number
KR20160040798A
KR20160040798A KR1020140134143A KR20140134143A KR20160040798A KR 20160040798 A KR20160040798 A KR 20160040798A KR 1020140134143 A KR1020140134143 A KR 1020140134143A KR 20140134143 A KR20140134143 A KR 20140134143A KR 20160040798 A KR20160040798 A KR 20160040798A
Authority
KR
South Korea
Prior art keywords
resistance
forming
voltage
reference current
resistance value
Prior art date
Application number
KR1020140134143A
Other languages
English (en)
Inventor
이성진
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020140134143A priority Critical patent/KR20160040798A/ko
Priority to US14/606,790 priority patent/US9484912B2/en
Publication of KR20160040798A publication Critical patent/KR20160040798A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Dc Digital Transmission (AREA)
  • Amplifiers (AREA)
  • Logic Circuits (AREA)

Abstract

본 기술은 저항성 소자 생성 장치 및 그를 이용한 SLVS 출력 드라이버에 관한 것으로, 저항 없이 기준 전압과 기준 전류를 이용하여 저항성 소자(저항값)를 생성함으로써, 내부 기준 저항이나 외부의 저항을 필요로 하지 않도록 하는, 저항성 소자 생성 장치 및 그를 이용한 SLVS 출력 드라이버를 제공한다. 이러한 저항성 소자 생성 장치는, 하나의 기준 전류를 입력받아 복수의 기준 전류를 형성하기 위한 기준 전류 형성부; 제 1 기준 전압과 상기 기준 전류 형성부로부터의 제 1 기준 전류를 이용하여 제 1 저항값을 형성하고 상기 형성된 제 1 저항값에 상응하는 제 1 전압을 출력하기 위한 제 1 저항 생성부; 및 제 3 기준 전압과 상기 기준 전류 형성부로부터의 제 2 기준 전류를 이용하여 제 2 저항값을 형성하고 상기 형성된 제 2 저항값에 상응하는 제 2 전압을 출력하기 위한 제 2 저항 생성부를 포함할 수 있다.

Description

저항성 소자 생성 장치 및 그를 이용한 ＳＬＶＳ 출력 드라이버{Apparatus for Generating Resistance Element and SLVS Output Driver Using The Same}
본 발명의 몇몇 실시예들은 저항성 소자 생성 장치 및 그를 이용한 SLVS(Scalable Low Voltage Signaling) 출력 드라이버에 관한 것으로, 더욱 상세하게는 MOSFET(Metal Oxide Silicon Field Effect Transister)를 사용하여 저항성 소자(저항값)를 생성함으로써 내부 기준 저항이나 외부의 저항을 필요로 하지 않도록 하는, 저항성 소자 생성 장치 및 그를 이용한 SLVS 출력 드라이버에 관한 것이다.
현재, 대량의 데이터 전송 시스템은 새로운 인터페이스 기술을 요구하고 있다. 이러한 요구에 따라, 고속 데이터 전송을 위한 새로운 인터페이스 기술로 저전압 차동 신호법(LVDS : Low Voltage Differential Signaling), RSDS(Reduced Swing Differential Signaling) 방식, 및 SLVS(Scalable Low Voltage Signaling) 방식 등이 나타나게 되었다. 이러한 새로운 인터페이스 기술들은 빠른 비트율과 더욱 낮아진 전력 소모, 그리고 우수한 노이즈 특성 등을 가진다.
한편, 칩 간(Chip-to-Chip)에 데이터를 송수신하기 위한 인터페이스(Interface) 기술에서는 출력 임피던스와 전송선로 임피던스의 매칭이 매우 중요하다.
따라서 인터페이스 기술 중 하나로 전술한 SLVS(Scalable Low Voltage Signaling) 방식을 사용하고자 하는 경우, SLVS 방식이 전압 기반이기 때문에 정확한 출력 임피던스가 요구되므로, 출력 임피던스를 보정해야 할 필요가 있다.
종래의 출력 임피던스 보정 방법을 예를 들어 살펴보면 칩(Chip) 내부에 저항을 생성하는 방법, 및 칩(Chip) 외부에 저항을 실장하는 방법이 있으며, 이러한 2가지 방법은 모두 저항을 사용하는 방식이다.
먼저, 칩(Chip) 내부에 저항을 생성하는 방법은 칩 내에 패시브 소자(Passive Element)인 저항을 생성하는 방식이다. 그 일 예를 도 1을 참조하여 살펴보면 다음과 같다.
도 1은 종래의 SLVS 출력 드라이버의 구성도로서, 디지털 코드 기반으로 임피던스를 교정하는 방식(외부의 제어부에서 코드를 통해 저항 교정을 위한 제어신호를 주는 방식)을 나타내고 있다. 이때, 종래의 SLVS 출력 드라이버는 칩(10)의 내부에 패시브 소자인 저항(11)을 생성하여 출력 임피던스를 보정하는 방식을 사용하고 있다.
이때, 칩 내부에 생성되는 저항은 제조 공정에 따른 편차가 큰 편이므로 트리밍(Trimming)이 필요하다. 이 경우에 웨이퍼 테스트(Wafer Test) 시 측정한 후 트리밍(Trimming)해야 하므로 비용이 증가되고, 퓨즈(Fuse)나 OTP 등의 사용이 필요하며, 면적이 증대되는 단점이 있다.
다음으로, 칩(Chip) 외부에 저항을 실장하는 방법은 칩 외부에 SMD(Surface Mount Device) 타입의 정확한 저항을 실장하는 방식이다. 그러나 이러한 칩 외부에 저항을 실장하는 방법은 인쇄회로기판(PCB) 상에 소자 1개가 추가되고, 그에 따른 비용 및 면적이 증대되는 단점이 있다.
본 발명의 실시예는 저항 없이 기준 전압과 기준 전류를 이용하여 저항성 소자(저항값)를 생성함으로써, 내부 기준 저항이나 외부의 저항을 필요로 하지 않도록 하는, 저항성 소자 생성 장치 및 그를 이용한 SLVS 출력 드라이버를 제공한다.
본 발명의 일 실시예에 따른 저항성 소자 생성 장치는, 하나의 기준 전류를 입력받아 복수의 기준 전류를 형성하기 위한 기준 전류 형성부; 제 1 기준 전압과 상기 기준 전류 형성부로부터의 제 1 기준 전류를 이용하여 제 1 저항값을 형성하고 상기 형성된 제 1 저항값에 상응하는 제 1 전압을 출력하기 위한 제 1 저항 생성부; 및 제 3 기준 전압과 상기 기준 전류 형성부로부터의 제 2 기준 전류를 이용하여 제 2 저항값을 형성하고 상기 형성된 제 2 저항값에 상응하는 제 2 전압을 출력하기 위한 제 2 저항 생성부를 포함할 수 있다.
여기서, 상기 제 1 저항 생성부는, 외부의 레귤레이터로부터 상기 제 1 기준 전압을 입력받고 상기 기준 전류 형성부로부터 상기 제 1 기준 전류를 입력받아 옴의법칙에 따라 [제 1 기준 전압/제 1 기준 전류]의 제 1 저항값을 형성하고 상기 형성된 제 1 저항값에 상응하는 제 1 전압을 SLVS(Scalable Low Voltage Signaling) 출력 드라이버로 인가한다.
그리고 상기 제 2 저항 생성부는, 외부의 레귤레이터로부터 제 2 기준 전압 및 상기 제 3 기준 전압을 입력받고 상기 기준 전류 형성부로부터 상기 제 2 기준 전류를 입력받아 옴의법칙에 따라 [제 3 기준 전압/제 2 기준 전류]의 제 2 저항값을 형성하고 상기 형성된 제 2 저항값에 상응하는 제 2 전압을 SLVS 출력 드라이버로 인가한다.
그리고 상기 제 1 및 제 2 저항값은, 액티브 저항(Active Resistor)을 형성하는 트랜지스터를 이용하여 형성할 수 있다.
그리고 상기 트랜지스터는, MOSFET(Metal Oxide Silicon Field Effect Transister)로 구현할 수 있다.
한편, 본 발명의 일 실시예에 따른 SLVS 출력 드라이버는, 저항성 소자 생성 장치에서 생성된 제 1 전압을 인가받아 저항을 형성하되, 차동 방식으로 동작하는 제 1 및 제 3 저항 형성부; 및 상기 저항성 소자 생성 장치에서 생성된 제 2 전압을 인가받아 저항을 형성하되, 차동 방식으로 동작하는 제 2 및 제 4 저항 형성부를 포함할 수 있다.
여기서, 상기 제 1 및 제 3 저항 형성부는, 상기 제 1 전압을 인가받아 액티브 저항을 형성하는 트랜지스터를 공유할 수 있다.
그리고 상기 제 2 및 제 4 저항 형성부는, 상기 제 2 전압을 인가받아 액티브 저항을 형성하는 트랜지스터를 공유할 수 있다.
그리고 상기 제 1 및 제 3 저항 형성부는 각각 풀 다운(Pull-Down) 회로로 구현할 수 있고, 상기 제 2 및 제 4 저항 형성부는 각각 풀 업(Pull-Up) 회로로 구현할 수 있다.
그리고 상기 저항성 소자 생성 장치는, 하나의 기준 전류를 입력받아 복수의 기준 전류를 형성하기 위한 기준 전류 형성부; 제 1 기준 전압과 상기 기준 전류 형성부로부터의 제 1 기준 전류를 이용하여 제 1 저항값을 형성하고 상기 형성된 제 1 저항값에 상응하는 상기 제 1 전압을 상기 제 1 및 제 3 저항 형성부로 인가하기 위한 제 1 저항 생성부; 및 제 3 기준 전압과 상기 기준 전류 형성부로부터의 제 2 기준 전류를 이용하여 제 2 저항값을 형성하고 상기 형성된 제 2 저항값에 상응하는 상기 제 2 전압을 상기 제 2 및 제 4 저항 형성부로 인가하기 위한 제 2 저항 생성부를 포함할 수 있다.
그리고 상기 제 1 저항 생성부는, 외부의 레귤레이터로부터 상기 제 1 기준 전압을 입력받고 상기 기준 전류 형성부로부터 상기 제 1 기준 전류를 입력받아 옴의법칙에 따라 [제 1 기준 전압/제 1 기준 전류]의 제 1 저항값을 형성하고 상기 형성된 제 1 저항값에 상응하는 상기 제 1 전압을 상기 제 1 및 제 3 저항 형성부로 인가한다.
그리고 상기 제 2 저항 생성부는, 외부의 레귤레이터로부터 제 2 기준 전압 및 상기 제 3 기준 전압을 입력받고 상기 기준 전류 형성부로부터 상기 제 2 기준 전류를 입력받아 옴의법칙에 따라 [제 3 기준 전압/제 2 기준 전류]의 제 2 저항값을 형성하고 상기 형성된 제 2 저항값에 상응하는 상기 제 2 전압을 상기 제 2 및 제 4 저항 형성부로 인가한다.
그리고 상기 제 1 및 제 2 저항값은, 액티브 저항(Active Resistor)을 형성하는 트랜지스터를 이용하여 형성할 수 있다.
그리고 상기 제 1 저항 생성부는 상기 제 1 및 제 3 저항 형성부와 레플리카(Replica)이고, 상기 제 2 저항 생성부는 상기 제 2 및 제 4 저항 형성부와 레플리카이다.
본 발명의 실시예에 따르면, 저항 없이 기준 전압과 기준 전류를 이용하여 저항성 소자(저항값)를 생성함으로써, 내부 기준 저항이나 외부의 저항을 필요로 하지 않도록 하는 효과가 있다.
또한, 본 발명의 실시예에 따르면, 패시브 소자(Passive Element)인 저항을 형성할 필요성을 제거함으로써, 칩 면적을 감소시킬 수 있는 효과가 있다.
또한, 본 발명의 실시예에 따르면, 종래 기술에서 필요하였던 디지털 교정 회로 및 교정 시간을 제거할 수 있는 효과가 있다.
또한, 본 발명의 실시예에 따르면, 하나의 트랜지스터를 공유하여 구현함으로써, 칩 면적을 감소시킬 수 있고, 전력 소모를 감소시킬 수 있으며, 스위치(Switch)로 동작하는 트랜지스터와 액티브 저항(Active Resistor)을 형성하는 트랜지스터 사이 노드의 리플(Ripple)을 감소시킬 수 있는 효과가 있다.
도 1은 종래의 SLVS 출력 드라이버의 구성도,
도 2는 본 발명이 적용되는 CSI-2(Camera Serial Interface-2)용 송신 장치의 일 예시도,
도 3a는 본 발명의 일 실시예에 따른 SLVS 출력 드라이버의 구성도,
도 3b는 본 발명의 다른 실시예에 따른 SLVS 출력 드라이버의 구성도,
도 4는 본 발명의 일 실시예에 따른 저항성 소자 생성 장치의 구성도이다.
본 발명을 설명함에 있어서 본 발명과 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에 그 상세한 설명을 생략하기로 한다. 이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
그리고 명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때 이는 "직접적으로 연결"되어 있는 경우뿐만 아니라 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한, 어떤 부분이 어떤 구성요소를 "포함" 또는 "구비"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함하거나 구비할 수 있는 것을 의미한다. 또한, 명세서 전체의 기재에 있어서 일부 구성요소들을 단수형으로 기재하였다고 해서, 본 발명이 그에 국한되는 것은 아니며, 해당 구성요소가 복수 개로 이루어질 수 있음을 알 것이다.
먼저, 본 발명의 실시예에 따른 기술 요지를 간략하게 정리하여 살펴보면 다음과 같다.
본 발명의 실시예에서는 저항 없이 기준 전압과 기준 전류를 이용하여 저항성 소자(예를 들어, 고정된 저항값)를 생성하여 출력 임피던스를 보정할 수 있도록 한다.
다시 말하면, 본 발명의 실시예에서는 기준 전압과 기준 전류를 입력으로 하여 '경로(Path)에 원하는 저항값을 형성하는 아날로그 전압 신호(제 1 및 제 2 전압)'를 생성함으로써, 내부 기준 저항이나 외부 저항 없이 출력 임피던스를 보정할 수 있도록 한다.
이러한 본 발명의 실시예는 인터페이스(Interface) 회로의 출력 임피던스 매칭 등에 이용할 수 있다. 즉, 본 발명의 실시예는 출력 저항의 고정이 필요한 다양한 형태의 출력 드라이버(Output Driver)에 이용할 수 있다.
도 2는 본 발명이 적용되는 CSI-2(Camera Serial Interface-2)용 송신 장치의 일 예시도로서, MIPI 송신 장치를 나타내고 있다.
여기서, MIPI(Mobile Industry Processor Interface)는 모바일 기기를 구성하는 각각의 구성 요소들 사이의 인터페이스를 규정하기 위하여 설립된 표준화 기구를 말한다.
그리고 MIPI CSI-2는 현재 스마트폰 카메라 인터페이스를 위하여 주로 사용하는 방식으로, 프로토콜 계층으로는 CSI-2를 이용하고 물리 계층으로는 D-PHY를 이용한다. 여기서, CSI-2와 D-PHY는 공지 기술이므로 더 이상 상세히 설명하지 않기로 한다.
도 2에 도시된 바와 같디, 본 발명이 적용되는 CSI-2용 송신 장치는, CSI-2 프로토콜 블럭(21), 레귤레이터(22), 저항성 소자 생성 장치(23), 클럭 레인(24), 데이터 레인 1(25), 및 데이터 레인 2(26)를 포함한다. 이때, 클럭 레인(24), 데이터 레인 1(25), 및 데이터 레인 2(26)는 각각 SLVS 출력 드라이버(27 내지 29)를 포함한다.
다음으로, 상기 각 구성 요소에 대하여 좀 더 상세히 살펴보면 다음과 같다.
먼저, CSI-2 프로토콜 블럭(21)은 현재 스마트폰 카메라 인터페이스를 위하여 주로 사용되는 CSI-2 프로토콜 계층으로, 공지 기술이므로 여기서는 더 이상 상세히 설명하지 않기로 한다.
그리고 레귤레이터(Regulator, 22)는 외부의 기준 전압 생성 회로(도면에 도시되지 않음)에서 생성된 하나의 기준 전압(Vref)을 입력받아 해당 기준 전압(Vref)을 조정하여 4개의 기준 전압(Vreg)을 출력한다. 이때, 4개의 기준 전압(Vreg) 중 하나의 기준 전압(Vreg)은 클럭 레인(24), 데이터 레인 1(25), 및 데이터 레인 2(26)의 각 SLVS 출력 드라이버(27 내지 29)로 인가되고, 나머지 3개의 기준 전압(Vreg, 제 1 내지 제 3 기준 전압)은 저항성 소자 생성 장치(23)로 인가된다. 이때, 예를 들어 제 1 기준 전압은 100mV일 수 있고, 제 2 기준 전압은 300mV일 수 있으며, 제 3 기준 전압은 400mV일 수 있다.
그리고 저항성 소자 생성 장치(23)는 외부의 기준 전류 생성 회로(도면에 도시되지 않음)에서 생성된 하나의 기준 전류(Iref)를 입력받고, 레귤레이터(22)로부터 인가되는 3개의 기준 전압(Vreg, 제 1 내지 제 3 기준 전압)을 입력받아 '경로(Path)에 원하는 저항값을 형성하는 아날로그 전압 신호(Vres1 및 Vres2, 즉 제 1 및 제 2 전압)'를 생성하여 각 SLVS 출력 드라이버(27 내지 29)로 인가한다. 이러한 저항성 소자 생성 장치(23)에 대해서는 도 4를 참조하여 상세히 후술하기로 한다.
그리고 클럭 레인(Clock Lane, 24), 데이터 레인 1(Data Lane 1, 25), 및 데이터 레인 2(26)는 클럭 또는 데이터를 송신하기 위한 경로로서, 공지 기술이므로 여기서는 더 이상 상세히 설명하지 않기로 한다.
그리고 각 SLVS 출력 드라이버(27 내지 29)는 저항성 소자 생성 장치(23)에서 생성된 아날로그 전압 신호(Vres1 및 Vres2, 즉 제 1 및 제 2 전압)를 인가받아 저항을 형성하여 출력 임피던스를 매칭시킨다. 이러한 SLVS 출력 드라이버(27 내지 29)에 대해서는 도 3a 및 도 3b를 참조하여 상세히 후술하기로 한다.
도 3a는 본 발명의 일 실시예에 따른 SLVS 출력 드라이버의 구성도이고, 도 3b는 본 발명의 다른 실시예에 따른 SLVS 출력 드라이버의 구성도이다.
도 3a에 도시된 바와 같이, 본 발명의 일 실시예에 따른 SLVS 출력 드라이버는, 저항성 소자 생성 장치(23)에서 생성된 제 1 전압(Vres1)을 인가받아 저항을 형성하여 출력 임피던스를 매칭시키되, 차동 방식으로 동작하는 제 1 및 제 3 저항 형성부(31, 33), 및 저항성 소자 생성 장치(23)에서 생성된 제 2 전압(Vres1)을 인가받아 저항을 형성하여 출력 임피던스를 매칭시키되, 차동 방식으로 동작하는 제 2 및 제 4 저항 형성부(32, 34)를 포함한다.
여기서, 제 1 전압(Vres1) 및 제 2 전압(Vres1)은 원하는 저항값을 형성하도록 하는 아날로그 전압 신호로서, 저항성 소자 생성 장치(23)에서 생성되어 인가된다. 그리고 이하의 본 발명의 실시예에서 설명되는 각 트랜지스터(M0 내지 M7)는 MOSFET를 사용하여 구현할 수 있다.
다음으로, 상기 각 구성 요소에 대하여 좀 더 상세히 살펴보면 다음과 같다.
먼저, 제 1 저항 형성부(31)는 예를 들어 풀 다운(Pull-Down) 회로로 구현할 수 있으며, 스위치(Switch)로 동작하는 트랜지스터 M0와 저항성 소자 생성 장치(23)에서 생성된 제 1 전압(Vres1)을 인가받아 액티브 저항(Active Resistor)을 형성하는 트랜지스터 M4를 포함하여 이루어진다.
그리고 제 3 저항 형성부(33)도 예를 들어 풀 다운(Pull-Down) 회로로 구현할 수 있으며, 스위치로 동작하는 트랜지스터 M1과 저항성 소자 생성 장치(23)에서 생성된 제 1 전압(Vres1)을 인가받아 액티브 저항을 형성하는 트랜지스터 M5를 포함하여 이루어진다.
한편, 제 2 저항 형성부(32)는 예를 들어 풀 업(Pull-Up) 회로로 구현할 수 있으며, 스위치(Switch)로 동작하는 트랜지스터 M2와 저항성 소자 생성 장치(23)에서 생성된 제 2 전압(Vres1)을 인가받아 액티브 저항(Active Resistor)을 형성하는 트랜지스터 M6를 포함하여 이루어진다.
그리고 제 4 저항 형성부(34)도 예를 들어 풀 업(Pull-Up) 회로로 구현할 수 있으며, 스위치로 동작하는 트랜지스터 M3와 저항성 소자 생성 장치(23)에서 생성된 제 2 전압(Vres1)을 인가받아 액티브 저항을 형성하는 트랜지스터 M7을 포함하여 이루어진다.
여기서, 제 1 내지 제 4 저항 형성부(31 내지 34) 각각은 예를 들어 50옴 또는 기타 원하는 저항값을 형성하여 출력 임피던스를 매칭시키는데 이용할 수 있다.
그리고 제 1 및 제 3 저항 형성부(31, 33)가 한 쌍으로 존재하고, 제 2 및 제 4 저항 형성부(32, 34)가 한 쌍으로 존재하여 차동신호 출력 드라이버를 구현한다.
한편, 제 1 및 제 3 저항 형성부(31, 33)는 한 쌍으로 존재하여 차동 방식으로 동작한다. 따라서 제 1 및 제 3 저항 형성부(31, 33)에서 각각 제 1 전압(Vres1)을 인가받아 액티브 저항(Active Resistor)을 형성하는 트랜지스터 M4, M5도 차동 방식에 따라 2개 중 1개만 동작하므로, 도 3b에 도시된 바와 같이 하나의 트랜지스터 M4를 공유하여 구현할 수 있다.
또한, 제 2 및 제 4 저항 형성부(32, 34)도 한 쌍으로 존재하여 차동 방식으로 동작한다. 따라서 제 2 및 제 4 저항 형성부(32, 34)에서 각각 제 2 전압(Vres2)을 인가받아 액티브 저항을 형성하는 트랜지스터 M6, M7도 차동 방식에 따라 2개 중 1개만 동작하므로, 도 3b에 도시된 바와 같이 하나의 트랜지스터 M6를 공유하여 구현할 수 있다.
이처럼, 본 발명의 다른 실시예에서는 하나의 트랜지스터를 공유하여 구현함으로써, 칩 면적을 감소시킬 수 있고, 전력 소모를 감소시킬 수 있으며, 스위치(Switch)로 동작하는 트랜지스터와 액티브 저항(Active Resistor)을 형성하는 트랜지스터 사이 노드의 리플(Ripple)을 감소시킬 수 있다.
도 4는 본 발명의 일 실시예에 따른 저항성 소자 생성 장치의 구성도이다.
도 4에 도시된 바와 같이, 본 발명의 일 실시예에 따른 저항성 소자 생성 장치는, 하나의 기준 전류(Iref)를 입력받아 복수의 기준 전류(예를 들어, 제 1 및 제 2 기준 전류)를 형성하기 위한 기준 전류 형성부(41), 제 1 기준 전압을 입력받고 기준 전류 형성부(41)로부터 제 1 기준 전류를 입력받아 제 1 기준 전압과 제 1 기준 전류를 이용하여 제 1 저항값을 형성하고 상기 형성된 제 1 저항값에 상응하는 제 1 전압(Vres1)을 출력하기 위한 제 1 저항 생성부(42), 및 제 2 및 제 3 기준 전압을 입력받고 기준 전류 형성부(41)로부터 제 2 기준 전류를 입력받아 제 2 및 제 3 기준 전압과 제 2 기준 전류를 이용하여 제 2 저항값을 형성하고 상기 형성된 제 2 저항값에 상응하는 제 2 전압(Vres2)을 출력하기 위한 제 2 저항 생성부(43)를 포함한다.
여기서, 제 1 저항 생성부(42)는 도 3a의 SLVS 출력 드라이버의 제 1 및 제 3 저항 형성부(31, 33)와 레플리카(Replica)로서 각각 매칭된다. 그리고 제 2 저항 생성부(43)는 도 3a의 SLVS 출력 드라이버의 제 2 및 제 4 저항 형성부(32, 34)와 레플리카로서 각각 매칭된다. 또한, 제 1 및 제 2 저항 생성부(42, 43)는 도 3b의 SLVS 출력 드라이버와도 동일한 레플리카의 관계를 가진다.
그리고 이하의 본 발명의 실시예에서 설명되는 각 트랜지스터(M10 내지 M17)는 MOSFET를 사용하여 구현할 수 있다.
다음으로, 상기 각 구성 요소에 대하여 좀 더 상세히 살펴보면 다음과 같다.
먼저, 기준 전류 형성부(41)는 외부의 기준 전류 생성 회로(도면에 도시되지 않음)에서 생성된 하나의 기준 전류(Iref)를 입력받아 제 1 및 제 2 기준 전류를 형성하여 제 1 및 제 2 저항 생성부(42, 43)로 인가한다. 이때, 제 1 및 제 2 기준 전류의 값은 예를 들어 제 1 내지 제 4 저항 형성부(31 내지 34)와 제 1 및 제 2 저항 생성부(42,43)의 MOSFET 배율과 SLVS 출력 드라이버의 전압 값, 생성하고자 하는 출력 임피던스 값, 및 수신 장치의 터미네이션 저항값에 따라 결정될 수 있다. 여기서, 기준 전류 형성부(41)는 공지 기술을 사용하여 복수의 트랜지스터 M10, M11, M14 등을 이용하여 구현할 수 있으므로, 여기서는 더 이상 설명하지 않기로 한다.
그리고 제 1 저항 생성부(42)는 도 2의 레귤레이터(22)로부터 인가되는 제 1 기준 전압(예를 들어, 100mV)을 입력받고 기준 전류 형성부(41)로부터 제 1 기준 전류를 입력받아 옴의법칙에 따라 [제 1 기준 전압/제 1 기준 전류]의 제 1 저항값을 형성하고 상기 형성된 제 1 저항값에 상응하는 제 1 전압(Vres1)을 도 3a 또는 도 3b의 SLVS 출력 드라이버로 인가한다. 그러면, 제 1 전압(Vres1)은 SLVS 출력 드라이버의 경로(Path)에 원하는 저항값을 형성하는 전압으로 이용된다.
그리고 제 2 저항 생성부(43)는 도 2의 레귤레이터(22)로부터 인가되는 제 2 및 제 3 기준 전압(예를 들어, 300mV 및 300mV)을 입력받고 기준 전류 형성부(41)로부터 제 2 기준 전류를 입력받아 옴의법칙에 따라 [제 3 기준 전압/제 2 기준 전류]의 제 2 저항값을 형성하고 상기 형성된 제 2 저항값에 상응하는 제 2 전압(Vres2)을 도 3a 또는 도 3b의 SLVS 출력 드라이버로 인가한다. 그러면, 제 2 전압(Vres2)은 SLVS 출력 드라이버의 경로(Path)에 원하는 저항값을 형성하는 전압으로 이용된다.
이때, 제 1 내지 제 3 기준 전압의 값은 예를 들어 SLVS 출력 드라이버의 서플라이 전압 값과 출력 임피던스 값, 및 수신 장치의 터미네이션 저항값에 의하여 계산되어 결정될 수 있다. 본 발명의 실시예에서는 SLVS 출력 드라이버의 스페시피케이션(Specification)에 의하여 제 1 저항 생성부(42)에 제 1 기준 전압으로 100mV를 인가하고, 제 2 저항 생성부(43)에 제 2 및 제 3 기준 전압으로 300mV 및 400mV를 인가한다. 이러한 제 1 내지 제 3 기준 전압의 값은 구현하고자 하는 스페시피케이션에 따라 가변될 수 있다.
다음으로, 제 1 저항 생성부(42)의 동작 원리를 살펴보면, 레플리카 스위치(Replica-Switch)로 동작하는 트랜지스터 M12(도 3a의 트랜지스터 M0 및 M1과 레플리카임)와 레플리카 액티브 저항(Replica-Active Resistor)을 형성하는 트랜지스터 M13(도 3a의 트랜지스터 M4 및 M5와 레플리카임)의 양단에, 제 1 증폭기(AMP1)에 의하여 [제 1 증폭기(AMP1)의 입력 전압값-그라운드(Ground) 전압값]이 인가되고, 기준 전류 형성부(41)에 의하여 흐르는 제 1 기준 전류가 입력되면, 옴의법칙에 따라 전압/전류의 임피던스가 형성된다. 그리고 제 1 기준 전압(100mV)을 입력받는 제 1 증폭기(AMP1)의 출력을 제 1 저항 형성부(42)의 레플리카 액티브 저항을 형성하는 트랜지스터 M13에 인가하면, 전술한 임피던스가 배율에 따라 결정되어 형성된다. 그리고 제 1 증폭기(AMP1)의 출력은 안정성을 위하여 제 4 증폭기(AMP4)를 이용하여 버퍼링할 수 있으며, 제 4 증폭기(AMP4)는 제 1 전압(Vres1)을 도 3a 또는 도 3b의 SLVS 출력 드라이버로 인가한다.
한편, 제 2 저항 생성부(43)의 동작 원리는 전술한 제 1 저항 생성부(42)의 동작 원리와 거의 동일하다. 먼저, 제 2 증폭기(AMP2)와 트랜지스터 M17에 의하여 트랜지스터 M16의 소스는 제 2 증폭기(AMP2)의 일 입력이 되고, 제 2 증폭기(AMP2)는 제 2 기준 전압(300mV)을 타 단자로 입력받는다. 그리고 레플리카 스위치(Replica-Switch)로 동작하는 트랜지스터 M16(도 3a의 트랜지스터 M2 및 M3와 레플리카임)과 레플리카 액티브 저항(Replica-Active Resistor)을 형성하는 트랜지스터 M15(도 3a의 트랜지스터 M6 및 M7과 레플리카임)의 양단에, 제 3 증폭기(AMP3)에 의하여 [제 3 증폭기(AMP3)의 입력 전압값-제 2 증폭기(AMP2)의 입력 전압값)이 인가되고, 기준 전류 형성부(41)에 의하여 흐르는 제 2 기준 전류가 입력되면, 옴의법칙에 따라 전압/전류의 임피던스가 형성된다. 그리고 제 3 기준 전압(400mV)을 입력받는 제 3 증폭기(AMP3)의 출력을 제 2 저항 형성부(43)의 레플리카 액티브 저항을 형성하는 트랜지스터 M15에 인가하면, 전술한 임피던스가 배율에 따라 결정되어 형성된다. 그리고 제 3 증폭기(AMP3)의 출력은 안정성을 위하여 제 5 증폭기(AMP5)를 이용하여 버퍼링할 수 있으며, 제 5 증폭기(AMP5)는 제 2 전압(Vres2)을 도 3a 또는 도 3b의 SLVS 출력 드라이버로 인가한다.
이러한 본 발명의 실시예는 칩에 전원이 인가되고 전압/전류가 형성되면 자동적으로 동작하므로 별도의 디지털 교정 회로 및 교정 시간이 필요 없다.
이상과 같이 본 발명은 비록 한정된 실시 예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시 예에 한정되는 것은 아니며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 치환, 변형 및 변경이 가능하다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
41 : 기준 전류 형성부 42 : 제 1 저항 생성부
43 : 제 2 저항 생성부

Claims (14)

  1. 하나의 기준 전류를 입력받아 복수의 기준 전류를 형성하기 위한 기준 전류 형성부;
    제 1 기준 전압과 상기 기준 전류 형성부로부터의 제 1 기준 전류를 이용하여 제 1 저항값을 형성하고 상기 형성된 제 1 저항값에 상응하는 제 1 전압을 출력하기 위한 제 1 저항 생성부; 및
    제 3 기준 전압과 상기 기준 전류 형성부로부터의 제 2 기준 전류를 이용하여 제 2 저항값을 형성하고 상기 형성된 제 2 저항값에 상응하는 제 2 전압을 출력하기 위한 제 2 저항 생성부
    를 포함하는 저항성 소자 생성 장치.
  2. 제 1항에 있어서,
    상기 제 1 저항 생성부는,
    외부의 레귤레이터로부터 상기 제 1 기준 전압을 입력받고 상기 기준 전류 형성부로부터 상기 제 1 기준 전류를 입력받아 옴의법칙에 따라 [제 1 기준 전압/제 1 기준 전류]의 제 1 저항값을 형성하고 상기 형성된 제 1 저항값에 상응하는 제 1 전압을 SLVS(Scalable Low Voltage Signaling) 출력 드라이버로 인가하는, 저항성 소자 생성 장치.
  3. 제 1항에 있어서,
    상기 제 2 저항 생성부는,
    외부의 레귤레이터로부터 제 2 기준 전압 및 상기 제 3 기준 전압을 입력받고 상기 기준 전류 형성부로부터 상기 제 2 기준 전류를 입력받아 옴의법칙에 따라 [제 3 기준 전압/제 2 기준 전류]의 제 2 저항값을 형성하고 상기 형성된 제 2 저항값에 상응하는 제 2 전압을 SLVS 출력 드라이버로 인가하는, 저항성 소자 생성 장치.
  4. 제 1항에 있어서,
    상기 제 1 및 제 2 저항값은,
    액티브 저항(Active Resistor)을 형성하는 트랜지스터를 이용하여 형성하는, 저항성 소자 생성 장치.
  5. 제 4항에 있어서,
    상기 트랜지스터는,
    MOSFET(Metal Oxide Silicon Field Effect Transister)인, 저항성 소자 생성 장치.
  6. 저항성 소자 생성 장치에서 생성된 제 1 전압을 인가받아 저항을 형성하되, 차동 방식으로 동작하는 제 1 및 제 3 저항 형성부; 및
    상기 저항성 소자 생성 장치에서 생성된 제 2 전압을 인가받아 저항을 형성하되, 차동 방식으로 동작하는 제 2 및 제 4 저항 형성부
    를 포함하는 SLVS 출력 드라이버.
  7. 제 6항에 있어서,
    상기 제 1 및 제 3 저항 형성부는,
    상기 제 1 전압을 인가받아 액티브 저항을 형성하는 트랜지스터를 공유하는, SLVS 출력 드라이버.
  8. 제 6항에 있어서,
    상기 제 2 및 제 4 저항 형성부는,
    상기 제 2 전압을 인가받아 액티브 저항을 형성하는 트랜지스터를 공유하는, SLVS 출력 드라이버.
  9. 제 6항에 있어서,
    상기 제 1 및 제 3 저항 형성부는, 각각 풀 다운(Pull-Down) 회로이고,
    상기 제 2 및 제 4 저항 형성부는, 각각 풀 업(Pull-Up) 회로인, SLVS 출력 드라이버.
  10. 제 6항에 있어서,
    상기 저항성 소자 생성 장치는,
    하나의 기준 전류를 입력받아 복수의 기준 전류를 형성하기 위한 기준 전류 형성부;
    제 1 기준 전압과 상기 기준 전류 형성부로부터의 제 1 기준 전류를 이용하여 제 1 저항값을 형성하고 상기 형성된 제 1 저항값에 상응하는 상기 제 1 전압을 상기 제 1 및 제 3 저항 형성부로 인가하기 위한 제 1 저항 생성부; 및
    제 3 기준 전압과 상기 기준 전류 형성부로부터의 제 2 기준 전류를 이용하여 제 2 저항값을 형성하고 상기 형성된 제 2 저항값에 상응하는 상기 제 2 전압을 상기 제 2 및 제 4 저항 형성부로 인가하기 위한 제 2 저항 생성부
    를 포함하는 SLVS 출력 드라이버.
  11. 제 10항에 있어서,
    상기 제 1 저항 생성부는,
    외부의 레귤레이터로부터 상기 제 1 기준 전압을 입력받고 상기 기준 전류 형성부로부터 상기 제 1 기준 전류를 입력받아 옴의법칙에 따라 [제 1 기준 전압/제 1 기준 전류]의 제 1 저항값을 형성하고 상기 형성된 제 1 저항값에 상응하는 상기 제 1 전압을 상기 제 1 및 제 3 저항 형성부로 인가하는, SLVS 출력 드라이버.
  12. 제 10항에 있어서,
    상기 제 2 저항 생성부는,
    외부의 레귤레이터로부터 제 2 기준 전압 및 상기 제 3 기준 전압을 입력받고 상기 기준 전류 형성부로부터 상기 제 2 기준 전류를 입력받아 옴의법칙에 따라 [제 3 기준 전압/제 2 기준 전류]의 제 2 저항값을 형성하고 상기 형성된 제 2 저항값에 상응하는 상기 제 2 전압을 상기 제 2 및 제 4 저항 형성부로 인가하는, SLVS 출력 드라이버.
  13. 제 10항에 있어서,
    상기 제 1 및 제 2 저항값은,
    액티브 저항(Active Resistor)을 형성하는 트랜지스터를 이용하여 형성하는, SLVS 출력 드라이버.
  14. 제 10항에 있어서,
    상기 제 1 저항 생성부는 상기 제 1 및 제 3 저항 형성부와 레플리카(Replica)이고,
    상기 제 2 저항 생성부는 상기 제 2 및 제 4 저항 형성부와 레플리카인, SLVS 출력 드라이버.
KR1020140134143A 2014-10-06 2014-10-06 저항성 소자 생성 장치 및 그를 이용한 ｓｌｖｓ 출력 드라이버 KR20160040798A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140134143A KR20160040798A (ko) 2014-10-06 2014-10-06 저항성 소자 생성 장치 및 그를 이용한 ｓｌｖｓ 출력 드라이버
US14/606,790 US9484912B2 (en) 2014-10-06 2015-01-27 Resistance element generator and output driver using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140134143A KR20160040798A (ko) 2014-10-06 2014-10-06 저항성 소자 생성 장치 및 그를 이용한 ｓｌｖｓ 출력 드라이버

Publications (1)

Publication Number Publication Date
KR20160040798A true KR20160040798A (ko) 2016-04-15

Family

ID=55633554

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140134143A KR20160040798A (ko) 2014-10-06 2014-10-06 저항성 소자 생성 장치 및 그를 이용한 ｓｌｖｓ 출력 드라이버

Country Status (2)

Country Link
US (1) US9484912B2 (ko)
KR (1) KR20160040798A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230149673A (ko) * 2022-04-20 2023-10-27 주식회사 실버칩스 후막 산화물 트랜지스터를 부분적으로 구비하는 slvs 입출력 장치

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9762237B1 (en) * 2016-06-24 2017-09-12 Qualcomm Incorporated Constant impedance transmitter with variable output voltage limits
US10057523B1 (en) 2017-02-13 2018-08-21 Alexander Krymski Image sensors and methods with multiple phase-locked loops and serializers
US10123117B1 (en) * 2017-05-03 2018-11-06 Cirrus Logic, Inc. Input impedance biasing

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0778510B1 (en) * 1995-12-06 1999-11-03 International Business Machines Corporation Highly symmetrical bi-directional current sources
US6356141B1 (en) * 1999-04-06 2002-03-12 Matsushita Electric Industrial Co., Ltd. Constant-current output circuit
TW480817B (en) * 2001-03-15 2002-03-21 Himax Opto Electronics Corp Data transmitter
FR2834396B1 (fr) * 2002-01-03 2004-02-27 Cit Alcatel Pompe a charge a tres large plage de tension de sortie
US6836149B2 (en) * 2002-04-12 2004-12-28 Stmicroelectronics, Inc. Versatile RSDS-LVDS-miniLVDS-BLVDS differential signal interface circuit
US6980046B2 (en) * 2004-03-05 2005-12-27 Wionics Research Charge pump circuit using active feedback controlled current sources
US20060066352A1 (en) * 2004-09-30 2006-03-30 Davis Bradley K Low-voltage, low-skew differential transmitter
US7633347B2 (en) * 2007-03-08 2009-12-15 02Micro International Limited Apparatus and method for operating a phase-locked loop circuit
US7635990B1 (en) * 2008-07-18 2009-12-22 Xilinx, Inc. Methods and apparatus for implementing an output circuit
US8222954B1 (en) * 2009-01-29 2012-07-17 Xilinx, Inc. Method and apparatus for a process, voltage, and temperature variation tolerant semiconductor device
US7898295B1 (en) * 2009-03-19 2011-03-01 Pmc-Sierra, Inc. Hot-pluggable differential signaling driver
TWI419451B (zh) * 2011-05-06 2013-12-11 Ralink Technology Corp 電荷幫浦電路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230149673A (ko) * 2022-04-20 2023-10-27 주식회사 실버칩스 후막 산화물 트랜지스터를 부분적으로 구비하는 slvs 입출력 장치

Also Published As

Publication number Publication date
US9484912B2 (en) 2016-11-01
US20160099706A1 (en) 2016-04-07

Similar Documents

Publication Publication Date Title
US9899989B2 (en) Calibration circuit, integrated circuit having calibration circuit, and calibration method
US11196595B2 (en) PAM-4 calibration
KR100618716B1 (ko) 라인 드라이버 장치 및 라인 드라이버에 독립적으로 제어가능한 출력 종단 저항, 출력 진폭 및 출력 공통 모드 전압을 제공하는 방법
JP4956460B2 (ja) 電圧比較回路、その電圧比較回路を有する半導体集積回路及び電子機器
CN107102669A (zh) 用于芯片上驱动和管芯上端接的校准电路
ATE492943T1 (de) Aktivabschlussschaltung und verfahren zur steuerung der impedanz integrierter abschlüsse von integrierten schaltungen
KR101759340B1 (ko) 스큐 정정을 갖는 serdes 전압-모드 드라이버
US10218543B2 (en) Subscriber station for a bus system and method for reducing wire-bound emissions in a bus system
TWI675278B (zh) 電源轉換裝置的參數設定電路以及電流產生方法
KR20160040798A (ko) 저항성 소자 생성 장치 및 그를 이용한 ｓｌｖｓ 출력 드라이버
US20080238521A1 (en) Low differential output voltage circuit
JP2006066833A (ja) 抵抗値補償方法、抵抗値補償機能を有する回路、回路の抵抗値試験方法，抵抗値補償プログラム及び回路の抵抗値試験プログラム
JP2008182418A (ja) 半導体集積回路
JP6274320B2 (ja) 送信回路及び半導体集積回路
KR20130112312A (ko) 전압 방식 구동기
JP2007201882A (ja) 半導体集積回路
US8085008B2 (en) System for accounting for switch impendances
JP6524981B2 (ja) リンギング抑制回路
US9559697B2 (en) Transmitter circuit and semiconductor integrated circuit
US10447246B1 (en) Low voltage differential signaling circuit
JP4711940B2 (ja) 半導体集積回路およびこの半導体集積回路の終端抵抗の測定方法
KR102182572B1 (ko) 인터페이스 회로
JP2009216565A (ja) 半導体集積回路
JP2008072234A (ja) ドライバ回路
TWI535198B (zh) 差分信號驅動器

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid