KR100357690B1 - 차동 신호의 전압 값을 변조하는 디지털 데이터 전송 장치 - Google Patents

차동 신호의 전압 값을 변조하는 디지털 데이터 전송 장치 Download PDF

Info

Publication number
KR100357690B1
KR100357690B1 KR1020000045268A KR20000045268A KR100357690B1 KR 100357690 B1 KR100357690 B1 KR 100357690B1 KR 1020000045268 A KR1020000045268 A KR 1020000045268A KR 20000045268 A KR20000045268 A KR 20000045268A KR 100357690 B1 KR100357690 B1 KR 100357690B1
Authority
KR
South Korea
Prior art keywords
terminal
rsds
power supply
node
voltage
Prior art date
Application number
KR1020000045268A
Other languages
English (en)
Other versions
KR20020011751A (ko
Inventor
이승우
Original Assignee
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사 filed Critical 삼성전자 주식회사
Priority to KR1020000045268A priority Critical patent/KR100357690B1/ko
Publication of KR20020011751A publication Critical patent/KR20020011751A/ko
Application granted granted Critical
Publication of KR100357690B1 publication Critical patent/KR100357690B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018514—Interface arrangements with at least one differential stage

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Dc Digital Transmission (AREA)

Abstract

여기에 개시된 RSDS(reduced swing differential signal) 전송회로는 하이 레벨의 전원 전압을 공급하기 위한 제 1 전원 전압 공급원과, 로우 레벨의 전원 전압을 공급하기 위한 제 2 전원 전압 공급원을 포함하며, 전송되는 데이터의 상위 비트 값에 따라서 하이 또는 로우 레벨로 DC 레벨을 바꾸어 차동 신호(differential signal)를 출력한다. 그리고, 상기 RSDS 전송회로의 다른 실시예에서는, 하이 레벨의 전류를 공급하기 위한 제 1 전류원과, 로우 레벨의 전류를 공급하기 위한 제 2 전류원을 포함하며, 전송되는 데이터의 상위 비트 값에 따라서 스윙 폭을 좁게 또는 넓게 바꾸어 차동 신호를 출력한다. 이와 같은 RSDS 전송회로에 의해 변조된 차동 신호는 한 클럭 주기 당 하나의 클럭 에지를 사용하므로, 두 개의 클럭 에지를 사용하는 종래의 RSDS 신호에 비해 그 주파수가 1/2이 된다. 따라서, 해상도가 UXGA 또는 그 이상의 레벨로 증가하더라도 RSDS가 가지고 있는 주파수의 한계 때문에 버스 수를 늘이지 않아도 된다. 또한, 본 발명에 의한 RSDS 전송 회로는 각각의 클럭 에지 당 두 비트의 데이터를 전송하므로, 한 클럭 당 두 개의 클럭 에지를 사용한다면, 기존의 RSDS 방법에 비해 전송 버스의 개수가 절반만 필요하므로, UXGA 보다 낮은 해상도에서는 버스의 수를 대폭 줄일 수 있다. 그러므로, UXGA 보다 낮은 해상도에서는 버스의 수가 대폭 줄어들어 PCB 제작에 여유를 줄 수 있다

Description

차동 신호의 전압 값을 변조하는 디지털 데이터 전송 장치{DIGITAL DATA TRANSMITTING DEVICE FOR MODIFYING VOLTAGE OF DIFFERENTIAL SIGNAL}
본 발명은 데이터 전송 방법에 관한 것으로, 좀 더 구체적으로는 LCD(liquid crystal display)의 해상도가 증가하더라도 버스의 수를 늘이지 않고 빠른 데이터 전송을 수행할 수 있도록 차동 신호(differential signal)의 전압 값을 변조하는 데이터 전송 방법에 관한 것이다.
CRT(cathode ray tube) 모니터는 외부에서 인가되는 디스플레이 시간(display time) 및 데이터 신호를 기본으로 하여, CRT 표면의 형광 물질을 발광시켜 주는 전자 빔(beam)의 트레이스(trace)를 아날로그적으로 제어하여 디스플레이를 수행한다. 반면, LCD(liquid crystal display)는 각 디스플레이 위치에 있는 LCD에 인가되는 전계를 제어하여 빛의 투과율을 조정함으로써 디스플레이를 수행한다. 따라서, CRT는 아날로그 디바이스(analog device)의 성격이 강해 아날로그 인터페이스(analog interface)에 적합하다. 그러나, LCD는 아날로그 인터페이스는 물론 디지털 인터페이스(digital interface) 모두를 수용할 수 있는 특징이 있다.예를 들어, 노트북 컴퓨터와 같이 데이터의 전송 거리가 짧고, 디지털 방식으로 디스플레이 될 데이터를 처리하는 시스템에 있어서는 디지털 인터페이스가 가격, 성능 면에서 유리하다. 따라서, 근래에는 디지털 인터페이스가 많이 사용되고 있는 추세에 있다. 그러나, 프로젝터(projector), 소형 액정 TV 및 캠코더 뷰어(camcoder viewer) 등에서는 아날로그 인터페이스를 사용하고 있다.
디지털 인터페이스는 컴퓨터 시스템 등과 같은 디지털 데이터 처리 시스템의 모니터용 LCD 모듈에서 사용되고 있다. 이는 디지털로 처리된 화상 데이터를 부가적인 데이터처리 회로를 사용하지 않고 직접적으로 데이터를 전송하기 때문에 저 비용(low cost), 고 품질(high quality)의 디스플레이가 가능하다. SVGA급 해상도까지는 TTL/CMOS 인터페이스를 사용한 데이터 전송이 주로 사용되었으나, XGA급 이상에서는 타이밍 마진(timing margin), EMI(electromagnetic interference) 등의 기술적 난관을 극복하기 위해 RSDS(reduced swing differential signal)와 같은 새로운 방식의 인터페이스가 사용되고 있다. 디지털 데이터 처리 시스템에서 전송 속도를 향상시키기 위한 일 예는 1996년 5월, Kuo에 의해 취득된 U. S. Pat. No. 5,519,728, "HIGH-SPEED LOW-VOLTAGE DIFFERENTIAL SWING TRANSMISSION LINE TRANSCEIVER"에 개시되어 있다.
도 1은 RSDS 전송 회로의 기본 구조(10)를 간략하게 보여주기 위한 도면이다. 도 1을 참조하면, RSDS 신호 전송은 고속의 데이터 전송을 수행하기 위해 제안된 디지털 데이터 전송 방식이다. 이 방식은 커런트 루프(current loop) 방식을 이용하여, 연결된 두 시스템의 접지(ground)의 전위차에 의한 신호의 오인을 혁신적으로 개선한다. 그리고, RSDS는 고속 전송이 가능한 장점을 이용하여 데이터 멀티플렉싱(data multiplexing)을 함으로써 전송 선로의 수를 줄일 수 있는 큰 장점을 갖고 있다.
커런트 루프 방식은 기본적으로 송신측에서 전송한 전류를 수신단에 구비된 입력단의 저항(Rt)에서 발생되는 전압을 수신단이 검출하여 신호 레벨을 인식하는 방식이다. RSDS는 기본적으로 수신단 앞에 100Ω의 종단 저항(terminal resistor)을 달도록 되어 있는데, 이는 송신단에서 전송한 전류의 레벨을 인식하기 위한 전압 강하(voltage drop)의 기능과 송수신단의 전송 라인 특성 임피던스(transmission line characteristic impedance) 정합을 위한 터미널 저항의 기능을 수행한다. 이러한 특징을 가지는 RSDS 신호를 TTL 신호와 비교하면 다음과 같다.
도 2a 및 2b는 TTL/CMOS 입력 신호 및 RSDS 입력 신호를 각각 보여주기 위한 도면이다. 먼저 도 2a를 참조하면, TTL/CMOS 입력 신호는 그 크기(amplitude)가 3.3V인 직사각형 파형(rectangular wave)으로, 계단 형태로 변환되며, 싱글 엔디드(single ended) 신호이다. 이어서 도 2b를 참조하면, RSDS 입력 신호는 그 크기가 0.2V의 사인 파형(sine wave)으로서, 완만한 형태로 변환된다. 그리고, RSDS 입력 신호는 차동 신호(differential signal) 신호이다. LCD의 패널 타이밍 컨트롤러(panel timing controller)와 칼럼 드라이버들(column drivers) 사이의 버스 인터페이스는, 상기 버스 상에 TTL 레벨 신호를 2개 이상에 공통으로 사용하기 때문에, 오래 전부터 EMI 및 패널(panel) 내부의 전력 손실(power dissipation)을유발하는 주요 원인이 되어 왔다. 그러나, RSDS 인터페이스 신호는 도 1b에 도시된 바와 같이 스윙 레벨(swing level)을 0.2V로 낮추고 차동 신호를 제공함에 의해서 TTL 버스 인터페이스보다 현저히 낮은 EMI 레벨과 전원 소모(power consumption)를 가져올 수 있게 되었다.
도 3a 및 3b는 TTL 레벨 신호의 데이터 전송 방식 및 RSDS 신호의 데이터 전송 방식을 각각 보여주기 위한 타이밍도이다. 도 3a 및 3b를 참조하면, TTL 레벨 신호는 1 데이터/클럭 전송 방식을 사용하여 1개의 클럭 주기 동안에 1 개의 데이터를 전송한다. 그리고 RSDS 신호는 2 데이터/클럭 전송 방식을 사용하여 1개의 클럭 주기 동안에 2 개의 데이터를 전송한다.
도면에 도시된 바와 같이, TTL 신호는 클럭 신호(CLK)의 각 상승 에지(rising edge)에서 데이터를 전송함에 반해서, RSDS 신호는 클럭 신호(CLK)의 각 상승 에지 및 하강 에지(falling edge)에서 데이터를 전송한다. 그 결과, TTL 신호에 비해서 2배 빠른 데이터 전송 속도를 가지게 되고, TTL 데이터 버스에 비해 버스의 수를 1/2로 줄일 수 있게 된다.
예를 들어 8비트의 XGA 화면 신호를 전송할 때 TTL 레벨의 버스와 비교하여 전송 속도는 32.5MHz에서 65MHz로, 버스의 개수는 48개에서 24개로 된다. 만약 UXGA 또는 그 이상의 레벨로 해상도가 증가하게 되면, TTL 레벨의 신호의 전송 주파수는 40MHz 또는 그 이상으로, 버스의 개수는 96개 또는 그 이상으로 증가하게 된다. 이와 같은 경우 RSDS 신호를 적용하게 되면 전송 주파수는 80MHz 또는 그 이상으로, 버스의 개수는 48개 또는 그 이상으로 되어야 한다. 그러나, RSDS의 전송주파수에는 한계가 있으므로, 80MHz 또는 그 이상의 주파수를 지원하지 못하는 문제가 있다. 따라서, UXGA 또는 그 이상의 해상도에 기존의 RSDS 구조를 사용하기 위해서는 TTL 레벨 신호와 마찬가지로 버스의 개수가 96개 또는 그 이상으로 증가하여야 하는 문제가 발생한다. 따라서, UXGA 또는 그 이상의 레벨로 해상도가 증가하더라도 버스의 수를 늘이지 않고 빠른 데이터 전송을 수행할 수 있는 데이터 전송 장치가 요구된다.
따라서, 본 발명의 목적은 LCD의 해상도가 UXGA 또는 그 이상의 레벨로 증가하더라도 버스의 수를 늘이지 않고 빠른 데이터 전송을 수행할 수 있는 데이터 전송 장치를 제공하는데 있다.
도 1은 RSDS 전송 회로의 기본 구조를 간략하게 보여주기 위한 도면;
도 2a 및 2b는 TTL/CMOS 입력 신호 및 RSDS 입력 신호를 각각 보여주기 위한 도면;
도 3a 및 3b는 TTL 레벨 신호의 데이터 전송 방식 및 RSDS의 데이터 전송 방식을 각각 보여주기 위한 타이밍도;
도 4는 본 발명의 제 1 실시예에 의한 RSDS 전송 회로의 구조를 보여주기 위한 회로도;
도 5는 도 4에 도시된 RSDS 전송 회로의 출력에 따른 데이터 전송 상태를 보여주기 위한 타이밍도;
도 6은 본 발명의 제 2 실시예에 의한 RSDS 전송 회로의 구조를 보여주기 위한 회로도; 그리고
도 7은 도 6에 도시된 RSDS 전송 회로의 출력에 따른 데이터 전송 상태를 보여주기 위한 타이밍도.
*도면의 주요 부분에 대한 부호의 설명*
100, 200 : RSDS 전송회로 Rt: 종단 저항
VH: 제 1 전원 전압 공급원 VL: 제 2 전원 전압 공급원
IH: 제 1 전류원 IL: 제 2 전류원
MN1-MN6, MN11-MN14, MN21-MN26 : 스위칭 트랜지스터
상술한 바와 같은 본 발명의 목적을 달성하기 위한 본 발명의 특징에 의하면, 노트북 컴퓨터를 포함하는 디지털 시스템에서 데이터를 전송하기 위한 디지털 데이터 전송 장치는, 하이 레벨의 전원 전압을 공급하기 위한 제 1 전원 전압 공급원, 로우 레벨의 전원 전압을 공급하기 위한 제 2 전원 전압 공급원, 제 1 및 제 2 전원 전압 공급원으로부터의 전원 공급 경로를 스위칭 하기 위한 제 1 내지 제 6 스위칭 트랜지스터, 차동 전압을 발생하기 위한 종단 저항, 그리고 종단 저항을 통해 발생되는 차동 전압의 스윙 폭을 제어하기 위한 전류원을 포함한다.
상술한 바와 같은 본 발명의 목적을 달성하기 위한 본 발명의 다른 특징에 의하면, 노트북 컴퓨터를 포함하는 디지털 시스템에서 데이터를 전송하기 위한 디지털 데이터 전송 장치는, 출력 신호로서 차동 전압을 발생하기 위한 종단 저항, 입력 데이터의 상위 비트에 응답해서 종단 저항에서 출력되는 차동 전압의 스윙 폭을 넓게 변조하기 위한 제 1 변조 수단, 그리고 입력 데이터의 상위 비트에 응답해서 종단 저항에서 출력되는 차동 전압의 스윙 폭을 좁게 변조하기 위한 제 2 변조 수단을 포함한다.
(실시예)
이하 본 발명에 따른 실시예를 첨부된 도면 도 4 내지 7을 참조하여 상세히 설명한다.
본 발명의 제 1 실시예에 의한 RSDS 전송회로는 전송되는 데이터의 상위 비트 값에 따라 하이 또는 로우 레벨로 DC 레벨을 바꾸어 차동 신호를 출력함과 동시에, 전송되는 데이터의 하위 비트 값에 따라 종단 저항에 흐르는 전류의 방향을 정(+) 또는 부(-)의 방향으로 전환시켜준다. 그리고, 본 발명의 제 2 실시예에 의한 RSDS 전송회로는 전송되는 데이터의 상위 비트 값에 따라 스윙 폭을 좁게 또는 넓게 바꾸어 차동 신호를 출력함과 동시에, 전송되는 데이터의 하위 비트 값에 따라 종단 저항에 흐르는 전류의 방향을 정(+) 또는 부(-)의 방향으로 전환시켜준다. 상기 제 1 및 제 2 실시예에 의한 RSDS 전송회로에 의해 변조된 차동 신호(RSDS', RSDS")는 종래의 RSDS 신호에 비해 그 주파수가 1/2이 되어, 기존의 RSDS 회로가 가지고 있는 주파수의 한계를 극복할 수 있다.
도 4는 본 발명의 제 1 실시예에 의한 RSDS 전송 회로의 구조를 보여주기 위한 회로도이고, 도 5는 도 4에 도시된 RSDS 전송 회로의 출력에 따른 데이터 전송상태(RSDS')를 보여주기 위한 타이밍도이다. 먼저 도 4를 참조하면, 본 발명에 의한 RSDS 전송 회로(100)는 하이(high) 레벨의 전원을 공급하기 위한 제 1 전원 전압 공급원(VH)과 로우(low) 레벨의 전원을 공급하기 위한 제 2 전원 전압 공급원(VL), 입력되는 데이터에 응답해서 스위칭 동작을 수행하기 위한 제 1 내지 제 6 스위칭 트랜지스터(MN1-MN6), 스위칭된 전압 공급 경로에 따라서 차동 전압 레벨(VRSDS')을 출력하기 위한 종단 저항(Rt), 그리고 접지와 스위칭 트랜지스터 사이에 연결되어 종단 저항(Rt)을 통해 출력되는 차동 전압(VRSDS')의 스윙 폭을 일정하게(예를 들면, 0.2V) 유지시키기 위한 전류원(I)을 포함한다. 본 발명에서는 1 클럭 에지 당 2비트의 데이터를 전송하므로, 본 명세서에서는 전송되는 2 비트의 데이터를 상위 비트(DH)와 하위 비트(DL)로 구분하여 설명한다. 상기 RSDS 전송 회로(100)에 구비된 스위칭 트랜지스터들(MN1-MN6)은 N 타입 MOS(metal-oxide semiconductor) 트랜지스터로서, 하이 또는 로우 레벨을 나타내는 각각의 입력 데이터에 응답하여 스위칭 된다. 상기 스위칭 트랜지스터들(MN1-MN6)은 N 타입 뿐만 아니라 P 타입 MOS 트랜지스터로 구성될 수 있으며, N 타입과 P 타입 MOS 트랜지스터의 조합으로도 구성될 수 있다. 상기 RSDS 전송 회로(100)의 상세한 구조는 다음과 같다.
상기 제 1 전원 전압 공급원(VH)에는 제 1 스위칭 트랜지스터(MN1)의 드레인(drain)이, 상기 제 2 전원 전압 공급원(VL)에는 제 2 스위칭트랜지스터(MN2)의 드레인이 각각 연결되고, 제 1 및 제 2 스위칭 트랜지스터(MN1, MN2)의 게이트(gate)에는 입력 데이터의 상위 비트(DH) 및 반전된 상위 비트()가 각각 인가된다. 그리고, 상기 스위칭 트랜지스터들(MN1, MN2)의 소오스(source)들은 제 1 노드(N1)에 공통으로 연결된다.
상기 제 1 노드(N1)에는 제 3 및 제 4 스위칭 트랜지스터들(MN3, MN4)의 드레인이 공통으로 연결되며, 제 3 및 제 4 스위칭 트랜지스터들(MN3, MN4)의 게이트에는 입력 데이터의 하위 비트(DL)와 반전된 하위 비트()가 각각 인가된다. 그리고, 상기 스위칭 트랜지스터들(MN3, MN4)의 소오스들은 제 2 및 제 3 노드(N2, N3)에 각각 연결된다.
상기 제 2 노드(N2)에는 제 5 스위칭 트랜지스터(MN5)의 드레인이, 상기 제 3 노드(N3)에는 제 6 스위칭 트랜지스터(MN6)의 드레인이 각각 연결되며, 제 5 및 제 6 스위칭 트랜지스터들(MN3, MN4)의 게이트에는 입력 데이터의 반전된 하위 비트()와 반전되지 않은 하위 비트(DL)가 각각 인가된다. 그리고, 상기 스위칭 트랜지스터들(MN5, MN6)의 소오스들은 제 4 노드(N4)에 공통으로 연결된다.
상기 제 2 및 제 3 노드(N2, N3) 사이에는 종단 저항(Rt)이 연결되고, 상기 제 4 노드(N4)와 접지 사이에는 전류원(I)이 연결된다. 상기 전류원(I)은 커런트 싱커(current sinker)의 역할을 수행하며, 여기에 흐르는 전류의 양에 따라 종단 저항(Rt) 양단에 흐르는 RSDS 전압(VRSDS')의 스윙 폭이 제어된다. 그리고, 상기RSDS 전압(VRSDS')의 극성은 종단 저항(Rt) 양단에 흐르는 전류의 방향에 따라 달라진다. 상기 RSDS 전송 회로(100)의 동작은 다음과 같다.
먼저, 전송될 데이터의 상위 비트(DH)가 '1, 0, 1'로 바뀐다고 가정하자. 도 5에 도시된 바와 같이, 'D10, D00' 데이터가 전송되는 경우, 상위 비트(DH)인 D10데이터가 1 이면, 상기 RSDS 전송 회로(100)에 구비된 제 1 스위칭 트랜지스터(MN1)는 턴 온 되고 제 2 스위칭 트랜지스터(MN2)는 턴 오프 된다. 그 결과, RSDS 전송 회로(100)에는 하이 레벨의 전원 전압(VH)이 공급되어 종단저항(Rt)을 통해 출력되는 RSDS 전압(VRSDS')의 DC 레벨이 전체적으로 높아지게 된다. 이 때, 한 클럭 동안 출력되는 신호의 스윙 폭은 전류원(I)에 의해 조절되어 0.2V를 항상 유지한다.
그러나, 앞에서 설명한 바와 같이, 전송될 데이터의 상위 비트(DH)가 1일 때, 전송될 데이터의 하위 비트(DL)는 1 또는 0의 값을 가지게 되므로, 한 클럭 동안 전송되는 데이터가 '11'의 값을 가지는지, 또는 '10'의 값을 가지는지를 구분할 수 있어야 한다. 이를 위해서 본 발명은, 종단 저항(Rt) 양단에 흐르는 전류의 방향, 즉 RSDS 전압(VRSDS')의 극성을 이용하여 전송될 데이터의 하위 비트(DL) 값을 구분한다.
예를 들어, 전송될 데이터의 하위 비트(DL)의 값이 1인 경우, 제 3 및 제 6 스위칭 트랜지스터들(MN3, MN6)이 모두 턴 온 되고, 제 4 및 제 5 스위칭 트랜지스터들(MN4, MN5)이 모두 턴 오프 된다. 그 결과, 종단 저항(Rt) 양단에 흐르는 전류는 제 2 노드(N2) 에서 제 3 노드(N3) 방향, 즉 정(+) 방향으로 흐르게 되어 RSDS 전압(VRSDS')의 극성은 양(+)이 된다. 그리고, 전송될 데이터의 하위 비트(DL)의 값이 0인 경우, 제 4 및 제 5 스위칭 트랜지스터들(MN4, MN5)이 모두 턴 온 되고, 제 3 및 제 6 스위칭 트랜지스터들(MN3, MN6)이 모두 턴 오프 된다. 그 결과, 종단 저항(Rt) 양단에 흐르는 전류는 제 3 노드(N3) 에서 제 2 노드(N2) 방향, 즉 부(-) 방향으로 흐르게 되어 RSDS 전압(VRSDS')의 극성은 음(-)이 된다.
이와 같이, 전송될 데이터의 상위 비트(DH)의 값에 의해 DC 레벨이 하이 또는 로우 레벨로 변조되고, 전송될 데이터의 하위 비트(DL)의 값에 따라 RSDS 전압(VRSDS')의 극성이 달라짐에 의해서 각 클럭 에지에서 동시에 전송되는 두 개의 데이터의 값을 각각 구분할 수 있다.
이어서, 'D11, D01' 데이터가 전송되는 경우, 상위 비트(DH)인 D11데이터가 0 이면, 상기 제 1 스위칭 트랜지스터(MN1)는 턴 오프 되고 제 2 스위칭 트랜지스터(MN2)는 턴 온 된다. 그 결과, RSDS 전송 회로(100)에는 로우 레벨의 전원 전압(VL)이 공급되어 종단저항(Rt)을 통해 출력되는 RSDS 전압(VRSDS')의 DC 레벨이 전체적으로 낮아지게 된다. 이 때, 한 클럭 동안 출력되는 신호의 스윙 폭은 앞에서 설명한 바와 같이 전류원(I)에 의해 0.2V를 항상 유지하며, RSDS 전압(VRSDS')의 극성은 전송될 데이터의 하위 비트(DL)의 값에 따라 달라진다.
그리고, 'D12, D02' 데이터가 전송되는 경우, 상위 비트(DH)인 D12데이터가 1 이면, 종단저항(Rt)을 통해 출력되는 RSDS 전압(VRSDS')은 앞에서 설명한 'D10, D00' 데이터가 전송되는 경우와 동일한 DC 레벨로 출력되고, RSDS 전압(VRSDS')의 극성은 전송될 데이터의 하위 비트(DL)의 값에 따라서 달라진다.
이와 같이, 본 발명에 의한 RSDS 전송회로(100)는 상위 비트(DH)의 데이터 값에 응답해서 전송되는 데이터의 DC 레벨을 바꾸어 차동 신호를 출력함과 동시에, 전송될 데이터의 하위 비트(DL)의 값에 따라서 RSDS 전압(VRSDS')의 극성을 달리 한다. 그러므로, 클럭 에지를 하나만 사용해도 한 클럭 주기 동안 두 비트의 신호를 전송할 수 있고 각 클럭 에지에서 동시에 전송되는 두 개의 데이터의 값을 각각 구분할 수 있다. 이와 같이 변조된 차동 신호(VRSDS')는, 한 클럭 주기 동안 두 개의 클럭 에지를 사용하여 데이터를 전송하는 종래의 RSDS 신호에 비해 그 주파수가 1/2이 된다. 따라서, 도 5에 도시된 바와 같이 기존의 RSDS와 비교하여 동일한 속도로 데이터 전송을 수행하되, 1/2의 주파수를 가지고 데이터 전송을 수행할 수 있다. 그러므로, 해상도가 UXGA 또는 그 이상으로 증가하더라도 주파수의 한계 때문에 버스 수를 늘이지 않아도 된다. 또한, 한 클럭 당 두 개의 클럭 에지를 사용한다면, 본 발명은 기존의 RSDS 방법에 비해 전송 버스의 개수가 절반만 필요하므로, UXGA 보다 낮은 해상도에서는 버스의 수를 대폭 줄일 수 있다. 그 결과, 이를 하드웨어로 구성할 때 PCB(Printed Circuit Board) 제작에 여유를 줄 수 있게 된다.
도 6은 본 발명의 제 2 실시예에 의한 RSDS 전송 회로(200)의 구조를 보여주기 위한 회로도이고, 도 7은 도 6에 도시된 RSDS 전송 회로의 출력에 따른 데이터 전송 상태(RSDS")를 보여주기 위한 타이밍도이다. 먼저 도 6을 참조하면, 본 발명에 의한 RSDS 전송 회로(200)는 제 1 RSDS 전송부(210)와 제 2 RSDS 전송부(220)를 포함한다.
제 1 RSDS 전송부(210)는, 입력되는 데이터에 응답해서 스위칭 동작을 수행하기 위한 제 1 내지 제 4 스위칭 트랜지스터(MN11-MN14), 그리고 출력되는 차동 전압(VRSDS")의 스윙 폭을 넓게 조절하기 위한 제 1 전류원(IH)을 포함한다. 그리고, 제 2 RSDS 전송부(220)는, 입력되는 데이터에 응답해서 스위칭 동작을 수행하기 위한 제 5 내지 제 8 스위칭 트랜지스터(MN21-MN24), 그리고 출력되는 차동 전압(VRSDS")의 스윙 폭을 좁게 조절하기 위한 제 2 전류원(IL)을 포함한다. 여기서, 상기 스위칭 트랜지스터들(MN11-14, MN21-24)은 N 타입 MOS 트랜지스터로서, 하이 또는 로우 레벨을 나타내는 상위 비트(DH) 및 하위 비트(DL)들의 조합에 응답하여 스위칭 된다. 여기서, 상기 스위칭 트랜지스터들(MN11-14, MN21-24)은 N 타입 뿐만 아니라 P 타입 MOS 트랜지스터로 구성될 수 있으며, N 타입과 P 타입 MOS 트랜지스터의 조합으로도 구성될 수 있다. 상기 RSDS 전송 회로(200)의 상세한 구조는 다음과 같다.
먼저, 제 1 RSDS 전송부(210)의 전원 전압 공급원(VDD)에는 전송될 데이터의상위 비트 및 하위 비트의 곱()을 게이트를 통해 받아들이는 제 1 스위칭 트랜지스터(MN11)의 드레인과, 전송될 데이터의 상위 비트 및 반전된 하위 비트의 곱()을 게이트를 통해 받아들이는 제 2 스위칭 트랜지스터(MN12)의 드레인이 각각 연결된다. 상기 제 1 및 제 2 트랜지스터(MN11, MN12)의 소오스는 각각 제 1 및 제 2 노드(N11, N12)에 연결되며, 이 제 1 및 제 2 노드(N11, N12)에는 전송될 데이터의 상위 비트 및 반전된 하위 비트의 곱()을 게이트를 통해 받아들이는 제 3 스위칭 트랜지스터(MN13)의 드레인과, 전송될 데이터의 상위 비트 및 하위 비트의 곱()을 게이트를 통해 받아들이는 제 4 스위칭 트랜지스터(MN14)의 드레인이 각각 연결된다. 상기 제 3 및 제 4 스위칭 트랜지스터(MN13, MN14)의 소오스는 하이 레벨의 전류를 흘려주기 위한 제 1 전류원(IH)과 연결되고, 제 1 전류원(IH)의 다른 한 쪽 끝은 접지와 연결된다.
이어서 제 2 RSDS 전송부(220)를 살펴 보면, 상기 전원 전압 공급원(VDD)에는 전송될 데이터의 반전된 상위 비트 및 하위 비트의 곱()을 게이트를 통해 받아들이는 제 5 스위칭 트랜지스터(MN21)의 드레인과, 전송될 데이터의 반전된 상위 비트 및 반전된 하위 비트의 곱()을 게이트를 통해 받아들이는 제 6 스위칭 트랜지스터(MN22)의 드레인이 각각 연결된다. 상기 제 5 및 제 6 트랜지스터(MN21, MN22)의 소오스는 각각 제 1 및 제 2 노드(N11, N12)에 연결되며, 이 제 1 및 제 2 노드(N11, N12)에는 전송될 데이터의 반전된 상위 비트 및 반전된 하위 비트의곱()을 게이트를 통해 받아들이는 제 7 스위칭 트랜지스터(MN23)의 드레인과, 전송될 데이터의 반전된 상위 비트 및 하위 비트의 곱()을 게이트를 통해 받아들이는 제 8 스위칭 트랜지스터(MN24)의 드레인이 각각 연결된다. 상기 제 7 및 제 8 스위칭 트랜지스터(MN23, MN24)의 소오스는 로우 레벨의 전류를 흘려주기 위한 제 2 전류원(IL)과 연결되고, 제 2 전류원(IL)의 다른 한 쪽 끝은 접지와 연결된다.
그리고, 상기 제 1 및 제 2 노드(N11, N12) 사이에는 RSDS 출력 전압(VRSDS")를 출력하기 위한 종단 저항(Rt)이 연결된다. 나중에 상세히 설명하겠지만, 본 발명에 의한 RSDS 전송회로(200)는 입력되는 데이터의 상위 비트(DH)에 응답해서 하이 레벨 또는 로우 레벨의 전류를 종단 저항(Rt) 양단 간에 흘려줌으로써 RSDS 출력 전압(VRSDS")의 스윙 폭을 넓게 또는 좁게 변조한다. 이 때, 상기 RSDS 전압(VRSDS")의 극성은 종단 저항(Rt) 양단에 흐르는 전류의 방향에 따라 달라진다. 상기 RSDS 전송 회로(200)의 동작은 다음과 같다.
예를 들어, 전송될 신호의 상위 비트(DH)가 '1, 0, 1'로 바뀐다고 가정하자. 도 7에 도시된 바와 같이, 'D10, D00' 데이터가 전송되는 경우, 상위 비트(DH)인 D10데이터가 1 이면, 하위 비트(DL)인 D00데이터의 값에는 상관없이, 로우 레벨의 전류를 흘려 보내는 제 2 전류원(IL)에 연결된 제 5 내지 제 8 스위칭 트랜지스터(MN21,MN22, MN23, MN24)가 턴 오프 되어, 제 2 RSDS 전송부(220)가 동작을 하지 않게 되고, 제 1 RSDS 전송부(210)만 동작하게 된다. 그 결과, 1의 값을 가지는 상위 비트(DH)에 의해서 제 1 전류원(IH)에 의해 하이 레벨의 전류가 종단 저항(Rt) 양단에 흐르게 되어 RSDS 출력 전압(VRSDS")의 스윙 폭이 0.4V로 넓어지게 된다. 이 때, 종단 저항(Rt) 양단에 흐르는 전류의 방향은 하위 비트(DL)의 데이터의 값에 따라 정(+), 부(-)의 방향이 정해진다.
예를 들어, 전송될 데이터의 하위 비트(DL)의 값이 1인 경우, 제 1 및 제 4 스위칭 트랜지스터들(MN11, MN14)이 모두 턴 온 되고, 제 2 및 제 3 스위칭 트랜지스터들(MN12, MN13)이 모두 턴 오프 된다. 그 결과, 종단 저항(Rt) 양단에 흐르는 전류는 제 1 노드(N11) 에서 제 2 노드(N12) 방향, 즉 정(+) 방향으로 흐르게 되어 RSDS 전압(VRSDS")의 극성은 양(+)이 된다. 그리고, 전송될 데이터의 하위 비트(DL)의 값이 0인 경우, 제 2 및 제 3 스위칭 트랜지스터들(MN12, MN13)이 모두 턴 온 되고, 제 1 및 제 4 스위칭 트랜지스터들(MN11, MN14)이 모두 턴 오프 된다. 그 결과, 종단 저항(Rt) 양단에 흐르는 전류는 제 2 노드(N12) 에서 제 1 노드(N11) 방향, 즉 부(-) 방향으로 흐르게 되어 RSDS 전압(VRSDS")의 극성은 음(-)이 된다. 이와 같이, 전송될 데이터의 하위 비트(DL)의 값에 따라 달라지는 RSDS 전압(VRSDS")의 극성에 의해 각 클럭 에지에서 동시에 전송되는 두 개의 데이터의 값을 각각 구분할수 있다.
이어서, 'D11, D01' 데이터가 전송되는 경우, 상위 비트(DH)인 D11데이터가 0 이면, 하위 비트(DL)인 D00데이터의 값에는 상관없이, 하이 레벨의 전류를 흘려 보내는 제 1 전류원(IH)에 연결된 제 1 내지 제 4 스위칭 트랜지스터(MN11, MN12, MN13, MN14)가 턴 오프 되어 제 1 RSDS 전송부(210)가 동작하지 않게 되고, 로우 레벨의 전류를 흘려 보내는 제 2 전류원(IL)에 연결된 제 2 RSDS 전송부(220)가 동작하게 된다. 그 결과, 제 2 전류원(IL)에 의해 로우 레벨의 전류가 종단 저항(Rt) 양단에 흐르게 되어 RSDS 출력 전압(VRSDS")의 스윙 폭이 0.2V로 좁아지게 된다. 이 때, 종단 저항(Rt) 양단에 흐르는 전류의 방향은, 앞에서 설명한 바와 같이 하위 비트(DL)의 데이터의 값에 따라 정(+), 부(-)의 방향이 정해진다.
그리고, 'D12, D02' 데이터가 전송되는 경우, 상위 비트(DH)인 D12데이터가 1 이면, 종단저항(Rt)을 통해 출력되는 RSDS 전압(VRSDS")은, 앞에서 설명한 'D10, D00' 데이터가 전송되는 경우와 동일한 스윙 폭으로 출력되고, 종단저항(Rt)을 통해 출력되는 RSDS 전압(VRSDS")의 극성은 하위 비트(DL)의 데이터의 값에 따라 달라지는 종단저항(Rt) 양단간의 전류 방향에 의해서 달라진다.
이와 같이, 본 발명에 의한 RSDS 전송회로(200)는 상위 비트(DH)의 데이터값에 의해 전송되는 데이터의 스윙 폭을 바꾸어 차동 신호를 출력하고, 하위 비트(DL)의 데이터의 값에 따라 RSDS 전압(VRSDS")의 극성을 달리 한다. 이와 같이 변조된 차동 신호(VRSDS")는 한 클럭 주기 동안 하나의 클럭 에지만을 사용하므로, 종래의 RSDS 신호에 비해 그 주파수가 1/2이 된다. 따라서, 도 7에 도시된 바와 같이 기존의 RSDS와 비교하여 동일한 속도로 데이터 전송을 수행하되 클럭 한 주기 당 하나의 클럭 에지를 사용하므로, 1/2의 주파수를 가지고 데이터 전송을 수행할 수 있다. 그러므로, 해상도가 UXGA 또는 그 이상으로 증가하더라도 주파수의 한계 때문에 버스 수를 늘이지 않아도 된다. 그 결과, 이를 하드웨어로 구성할 때 PCB 제작에 여유를 줄 수 있게 된다. 그리고, 앞에서 기술한 실시예에서와 마찬가지로 한 주기 당 클럭 에지 두 개를 사용한다면 버스 선의 개수는 종래의 RSDS 전송 회로에 비해 절반으로 줄어들게 된다.
앞에서 설명한 바와 같이, 본 발명의 제 1 및 제 2 실시예에 의한 RSDS 회로(100, 200)는 RSDS 출력 전압의 DC 레벨 및 스윙 폭을 변조함으로써, 전송 주파수를 줄일 수 있다. 상기 제 1 실시예에서는 차동 전압의 DC 변조를 전압원의 개수를 2개 사용하였고, 상기 제 2 실시예에서는 차동 전압의 스윙 폭을 변조하기 위해 전류원을 2개 사용하였지만, 만약 전압원 및 전류원을 각각 4개씩 사용한다면, 버스의 수를 더욱 줄일 수 있을 것이다.
따라서, 본 발명에 따른 회로의 구성 및 동작을 상기한 설명 및 도면에 따라 도시하였지만 이는 예를 들어 설명한 것에 불과하며 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 변화 및 변경이 가능함은 물론이다.
이상과 같은 본 발명에 의하면, 줄어든 RSDS의 전송 주파수 때문에 LCD의 해상도가 증가하더라도 버스의 수를 늘이지 않아도 되고, 높은 해상도에서는 버스의 수를 대폭 줄일 수 있으므로, PCB 제작에 여유를 줄 수 있게 된다.

Claims (15)

  1. 노트북 컴퓨터를 포함하는 디지털 시스템에서 데이터를 전송하기 위한 디지털 데이터 전송 장치에 있어서:
    하이 레벨의 전원 전압을 공급하기 위한 제 1 전원 전압 공급원과;
    로우 레벨의 전원 전압을 공급하기 위한 제 2 전원 전압 공급원과;
    상기 제 1 전원 전압 공급원에 전류 통로의 일 단자가 연결되고, 제 1 제어 단자를 통해 상기 입력 데이터의 상위 비트를 받아들이기 위한 제 1 스위칭 트랜지스터와;
    상기 제 2 전원 전압 공급원에 전류 통로의 일 단자가 연결되고, 제 2 제어 단자를 통해 상기 입력 데이터의 반전된 상위 비트를 받아들이기 위한 제 2 스위칭 트랜지스터와;
    상기 제 1 및 제 2 스위칭 트랜지스터에 구비된 전류 통로의 나머지 일 단자가 공통으로 연결된 제 1 노드와;
    상기 제 1 노드에 전류 통로의 일 단자가 연결되고, 제 3 제어 단자를 통해 상기 입력 데이터의 하위 비트를 받아들이기 위한 제 3 스위칭 트랜지스터와;
    상기 제 1 노드에 전류 통로의 일 단자가 연결되고, 제 4 제어 단자를 통해 상기 입력 데이터의 반전된 하위 비트를 받아들이기 위한 제 4 스위칭 트랜지스터와;
    상기 제 3 스위칭 트랜지스터에 구비된 전류 통로의 나머지 일 단자에 연결된 제 2 노드와;
    상기 제 4 스위칭 트랜지스터에 구비된 전류 통로의 나머지 일 단자에 연결된 제 3 노드와;
    상기 제 2 노드에 전류 통로의 일 단자가 연결되고, 제 5 제어 단자를 통해 상기 입력 데이터의 반전된 하위 비트를 받아들이기 위한 제 5 스위칭 트랜지스터와;
    상기 제 3 노드에 전류 통로의 일 단자가 연결되고, 제 6 제어 단자를 통해 상기 입력 데이터의 하위 비트를 받아들이기 위한 제 6 스위칭 트랜지스터와;
    상기 제 2 및 제 3 노드 사이에 연결되어 차동 전압을 발생하기 위한 종단 저항과;
    상기 제 5 및 제 6 스위칭 트랜지스터에 구비된 전류 통로의 나머지 일 단자가 공통으로 연결된 제 4 노드; 그리고
    상기 제 4 노드에 연결되어, 상기 종단 저항을 통해 발생되는 상기 차동 전압의 스윙 폭을 제어하기 위한 전류원을 포함하는 것을 특징으로 하는 차동 신호의 전압 값을 변조하는 디지털 데이터 전송 장치.
  2. 제 1 항에 있어서,
    상기 디지털 데이터 전송 장치는 RSDS 디지털 데이터 전송 장치인 것을 특징으로 하는 차동 신호의 전압 값을 변조하는 디지털 데이터 전송 장치.
  3. 제 1 항에 있어서,
    상기 제 1 및 제 2 스위칭 트랜지스터들은, 상기 입력 데이터의 상위 비트 값에 응답해서 상기 제 1 전원 전압 공급원 및 상기 제 2 전원 전압 공급원 중 어느 하나를 선택하여 상기 디지털 데이터 전송 장치의 전원 전압을 공급하는 것을 특징으로 하는 차동 신호의 전압 값을 변조하는 디지털 데이터 전송 장치.
  4. 제 3 항에 있어서,
    상기 제 1 및 제 2 스위칭 트랜지스터들의 스위칭 동작에 의해 상기 제 1 전원 전압 공급원으로부터 전원 전압이 공급되면, 상기 차동 신호의 DC 레벨이 높아지는 것을 특징으로 하는 차동 신호의 전압 값을 변조하는 디지털 데이터 전송 장치.
  5. 제 3 항에 있어서,
    상기 제 1 및 제 2 스위칭 트랜지스터들의 스위칭 동작에 의해 상기 제 2 전원 전압 공급원으로부터 전원 전압이 공급되면, 상기 차동 신호의 DC 레벨이 낮아지는 것을 특징으로 하는 차동 신호의 전압 값을 변조하는 디지털 데이터 전송 장치.
  6. 제 1 항에 있어서,
    상기 전류원은 전송되는 각각의 데이터에 대한 스윙 폭을 일정하게 제어하는것을 특징으로 하는 차동 신호의 전압 값을 변조하는 디지털 데이터 전송 장치.
  7. 제 1 항에 있어서,
    상기 제 3 내지 제 6 스위칭 트랜지스터들은, 상기 입력 데이터의 하위 비트 값에 응답해서 상기 종단 저항에 흐르는 전류의 방향을 정(+) 또는 부(-)의 방향으로 전환하여, 상기 종단 저항을 통해 발생되는 상기 차동 전압의 극성을 변환하는 것을 특징으로 하는 차동 신호의 전압 값을 변조하는 디지털 데이터 전송 장치.
  8. 노트북 컴퓨터를 포함하는 디지털 시스템에서 데이터를 전송하기 위한 디지털 데이터 전송 장치에 있어서:
    상기 디지털 데이터 전송 장치의 출력 신호로서 차동 전압을 발생하기 위한 종단 저항과;
    입력 데이터의 상위 비트에 응답해서, 상기 종단 저항에서 출력되는 상기 차동 전압의 스윙 폭을 넓게 변조하기 위한 제 1 변조 수단; 그리고
    상기 입력 데이터의 상위 비트에 응답해서, 상기 종단 저항에서 출력되는 상기 차동 전압의 스윙 폭을 좁게 변조하기 위한 제 2 변조 수단을 포함하는 것을 특징으로 하는 차동 신호의 전압 값을 변조하는 디지털 데이터 전송 장치.
  9. 제 8 항에 있어서,
    상기 디지털 데이터 전송 장치는 RSDS 디지털 데이터 전송 장치인 것을 특징으로 하는 차동 신호의 전압 값을 변조하는 디지털 데이터 전송 장치.
  10. 제 8 항에 있어서,
    상기 제 1 변조 수단은,
    상기 디지털 데이터 전송 장치의 전원 전압을 공급하기 위한 전원 전압 공급원과;
    상기 전원 전압 공급원에 전류 통로의 일 단자가 연결되고, 제 1 제어 단자를 통해 상기 입력 데이터의 상위 비트 및 하위 비트의 곱을 받아들이기 위한 제 1 스위칭 트랜지스터와;
    상기 전압 공급원에 전류 통로의 일 단자가 연결되고, 제 2 제어 단자를 통해 상기 입력 데이터의 상위 비트 및 반전된 하위 비트의 곱을 받아들이기 위한 제 2 스위칭 트랜지스터와;
    상기 제 1 스위칭 트랜지스터에 구비된 전류 통로의 나머지 일 단자에 연결된 제 1 노드와;
    상기 제 2 스위칭 트랜지스터에 구비된 전류 통로의 나머지 일 단자에 연결된 제 2 노드와;
    상기 제 1 노드에 전류 통로의 일 단자가 연결되고, 제 3 제어 단자를 통해 상기 입력 데이터의 상위 비트와 반전된 하위 비트의 곱을 받아들이기 위한 제 3 스위칭 트랜지스터와;
    상기 제 2 노드에 전류 통로의 일 단자가 연결되고, 제 4 제어 단자를 통해상기 입력 데이터의 상위 및 하위 비트의 곱을 받아들이기 위한 제 4 스위칭 트랜지스터와;
    상기 제 3 및 제 4 스위칭 트랜지스터에 구비된 전류 통로의 나머지 일 단자가 공통으로 연결된 제 3 노드; 그리고
    상기 제 3 노드에 연결되어, 상기 종단 저항을 통해 발생되는 상기 차동 전압의 스윙 폭을 넓게 제어하기 위해 하이 레벨의 전류를 흘려주는 제 1 전류원을 포함하는 것을 특징으로 하는 차동 신호의 전압 값을 변조하는 디지털 데이터 전송 장치.
  11. 제 8 항에 있어서,
    상기 제 2 변조 수단은,
    상기 디지털 데이터 전송 장치의 전원 전압을 공급하기 위한 전원 전압 공급원과;
    상기 전원 전압 공급원에 전류 통로의 일 단자가 연결되고, 제 5 제어 단자를 통해 상기 입력 데이터의 반전된 상위 비트 및 하위 비트의 곱을 받아들이기 위한 제 5 스위칭 트랜지스터와;
    상기 전압 공급원에 전류 통로의 일 단자가 연결되고, 제 6 제어 단자를 통해 상기 입력 데이터의 반전된 상위 비트 및 반전된 하위 비트의 곱을 받아들이기 위한 제 6 스위칭 트랜지스터와;
    상기 제 5 스위칭 트랜지스터에 구비된 전류 통로의 나머지 일 단자에 연결된 제 4 노드와;
    상기 제 6 스위칭 트랜지스터에 구비된 전류 통로의 나머지 일 단자에 연결된 제 5 노드와;
    상기 제 4 노드에 전류 통로의 일 단자가 연결되고, 제 7 제어 단자를 통해 상기 입력 데이터의 반전된 상위 비트와 반전된 하위 비트의 곱을 받아들이기 위한 제 7 스위칭 트랜지스터와;
    상기 제 5 노드에 전류 통로의 일 단자가 연결되고, 제 8 제어 단자를 통해 상기 입력 데이터의 반전된 상위 및 하위 비트의 곱을 받아들이기 위한 제 8 스위칭 트랜지스터와;
    상기 제 7 및 제 8 스위칭 트랜지스터에 구비된 전류 통로의 나머지 일 단자가 공통으로 연결된 제 6 노드; 그리고
    상기 제 6 노드에 연결되어, 상기 종단 저항을 통해 발생되는 상기 차동 전압의 스윙 폭을 좁게 제어하기 위해 로우 레벨의 전류를 흘려주는 제 2 전류원을 포함하는 것을 특징으로 하는 차동 신호의 전압 값을 변조하는 디지털 데이터 전송 장치.
  12. 제 10 항에 있어서,
    상기 제 1 내지 제 4 스위칭 트랜지스터들은, 입력 데이터의 상위 비트 값에 응답해서 상기 제 1 전류원을 구동시켜, 상기 종단 저항에서 발생되는 상기 차동 전압의 스윙 폭을 넓게 변조하는 것을 특징으로 하는 차동 신호의 전압 값을 변조하는 디지털 데이터 전송 장치.
  13. 제 10 항에 있어서,
    상기 제 1 내지 제 4 스위칭 트랜지스터들은, 상기 입력 데이터의 하위 비트 값에 응답해서 상기 종단 저항에 흐르는 전류의 방향을 정(+) 또는 부(-)의 방향으로 전환하여, 상기 종단 저항을 통해 발생되는 상기 차동 전압의 극성을 변환하는 것을 특징으로 하는 차동 신호의 전압 값을 변조하는 디지털 데이터 전송 장치.
  14. 제 11 항에 있어서,
    상기 제 5 내지 제 8 스위칭 트랜지스터들은, 입력 데이터의 상위 비트 값에 응답해서 상기 제 2 전류원을 구동시켜, 상기 종단 저항에서 발생되는 상기 차동 전압의 스윙 폭을 좁게 변조하는 것을 특징으로 하는 차동 신호의 전압 값을 변조하는 디지털 데이터 전송 장치.
  15. 제 11 항에 있어서,
    상기 제 5 내지 제 8 스위칭 트랜지스터들은, 상기 입력 데이터의 하위 비트 값에 응답해서 상기 종단 저항에 흐르는 전류의 방향을 정(+) 또는 부(-)의 방향으로 전환하여, 상기 종단 저항을 통해 발생되는 상기 차동 전압의 극성을 변환하는 것을 특징으로 하는 차동 신호의 전압 값을 변조하는 디지털 데이터 전송 장치.
KR1020000045268A 2000-08-04 2000-08-04 차동 신호의 전압 값을 변조하는 디지털 데이터 전송 장치 KR100357690B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000045268A KR100357690B1 (ko) 2000-08-04 2000-08-04 차동 신호의 전압 값을 변조하는 디지털 데이터 전송 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000045268A KR100357690B1 (ko) 2000-08-04 2000-08-04 차동 신호의 전압 값을 변조하는 디지털 데이터 전송 장치

Publications (2)

Publication Number Publication Date
KR20020011751A KR20020011751A (ko) 2002-02-09
KR100357690B1 true KR100357690B1 (ko) 2002-10-19

Family

ID=19681746

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000045268A KR100357690B1 (ko) 2000-08-04 2000-08-04 차동 신호의 전압 값을 변조하는 디지털 데이터 전송 장치

Country Status (1)

Country Link
KR (1) KR100357690B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10194109B2 (en) 2015-10-30 2019-01-29 Samsung Electronics Co., Ltd. Data transfer circuit using digital transfer and image sensor

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003316338A (ja) 2002-02-21 2003-11-07 Samsung Electronics Co Ltd デジタルデータ送受信回路を備える平板ディスプレイ装置（ｆｌａｔｐａｎｅｌｄｉｓｐｌａｙｈａｖｉｎｇｔｒａｎｓｍｉｔｔｉｎｇａｎｄｒｅｃｅｉｖｉｎｇｃｉｒｃｕｉｔｆｏｒｄｉｇｉｔａｌｉｎｔｅｒｆａｃｅ）
TWI276888B (en) * 2004-04-22 2007-03-21 Novatek Microelectronics Corp Data transferring method

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06222738A (ja) * 1993-01-26 1994-08-12 Fujitsu Ltd 液晶表示装置
JPH11249624A (ja) * 1998-03-03 1999-09-17 Hitachi Ltd 液晶表示装置
KR19990083056A (ko) * 1998-04-10 1999-11-25 클라크 3세 존 엠. 영상 데이터 전송시 전력 및 전자기 간섭을 감소시키는 제어회로
KR20000040532A (ko) * 1998-12-18 2000-07-05 윤종용 이.엠.아이.를 줄이기 위한 액정 구동 장치
US6225968B1 (en) * 1997-09-23 2001-05-01 Ois Optical Imagaing Systems, Inc. Method and system for addressing LCD including diodes
KR20020009866A (ko) * 2000-07-27 2002-02-02 윤종용 평판 디스플레이 장치

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06222738A (ja) * 1993-01-26 1994-08-12 Fujitsu Ltd 液晶表示装置
US6225968B1 (en) * 1997-09-23 2001-05-01 Ois Optical Imagaing Systems, Inc. Method and system for addressing LCD including diodes
JPH11249624A (ja) * 1998-03-03 1999-09-17 Hitachi Ltd 液晶表示装置
KR19990083056A (ko) * 1998-04-10 1999-11-25 클라크 3세 존 엠. 영상 데이터 전송시 전력 및 전자기 간섭을 감소시키는 제어회로
KR20000040532A (ko) * 1998-12-18 2000-07-05 윤종용 이.엠.아이.를 줄이기 위한 액정 구동 장치
KR20020009866A (ko) * 2000-07-27 2002-02-02 윤종용 평판 디스플레이 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10194109B2 (en) 2015-10-30 2019-01-29 Samsung Electronics Co., Ltd. Data transfer circuit using digital transfer and image sensor

Also Published As

Publication number Publication date
KR20020011751A (ko) 2002-02-09

Similar Documents

Publication Publication Date Title
US6836149B2 (en) Versatile RSDS-LVDS-miniLVDS-BLVDS differential signal interface circuit
US6236393B1 (en) Interface circuit and liquid crystal driving circuit
JP3943074B2 (ja) タイミングコントローラ用リセット回路
US8026891B2 (en) Flat panel display including transceiver circuit for digital interface
US8390604B2 (en) Differential signaling system and flat panel display with the same
US8525822B2 (en) LCD panel driving circuit having transition slope adjusting means and associated control method
US20100045655A1 (en) Display
KR100751441B1 (ko) 평판 패널 디스플레이 및 평판 패널 디스플레이의 소스드라이버
KR19980069503A (ko) 엘씨디 소스 드라이버
US6118438A (en) Low comment mode impedence differential driver and applications thereof
JP2007116278A (ja) 空き端子処理方法及びインタフェース装置
US7557790B2 (en) Bus interface technology
US6339622B1 (en) Data transmission device
JP4443140B2 (ja) 液晶表示装置
US6392619B1 (en) Data transfer device and liquid crystal display device
KR100357690B1 (ko) 차동 신호의 전압 값을 변조하는 디지털 데이터 전송 장치
KR100423135B1 (ko) 저전압 차동 신호전송을 이용한 액정 표시 장치 모듈 및 그 시스템
CN101894526A (zh) 液晶显示面板上的驱动器以及相关控制方法
KR20010039870A (ko) 액정 패널의 구동회로 및 액정제어 신호 발생회로와이들을 구비한 액정표시장치 및 액정표시장치의 제어방법
US8319756B2 (en) Adaptive hysteresis for reduced swing signalling circuits
KR101052972B1 (ko) 평판 표시장치
JP3108293B2 (ja) 液晶駆動回路
KR20030058732A (ko) 액정 표시 장치의 구동 회로
JP2001134241A (ja) 液晶表示装置
KR20000052178A (ko) 액정표시장치 구동 시스템

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070928

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee