CN101894526A - 液晶显示面板上的驱动器以及相关控制方法 - Google Patents

Abstract

本发明公开了一种液晶显示面板上的驱动器以及相关控制方法，可以有效实现使在液晶显示面板上线路传递的信号具有低电压摆幅以及可调整的低转态速度。液晶显示面板经由软板连接至显示控制电路，包括：主源极驱动器，经由软板接收显示控制电路输出第一电性规格的数字影像信号，并将数字影像信号转换成为第二电性规格的栅极驱动信号与从源极驱动信号；栅极驱动器，可接收该第二电性规格的栅极驱动信号；以及，从源极驱动器，可接收该第二电性规格的从源极驱动信号；其中，主源极驱动器、从源极驱动器与栅极驱动器驱动液晶显示面板的薄膜晶体管阵列。

Description

液晶显示面板上的驱动器以及相关控制方法

技术领域

本发明涉及一种液晶显示面板上的驱动器与相关方法，尤指一种液晶显示面板上驱动器之间的低电压摆幅(low swing voltage)以及低转态速度(slowhigh-low transition)的传递信号。

背景技术

请参照图1，图1为现有液晶显示面板及其驱动器示意图。一般来说，液晶显示面板(LCD panel)10可分为显示区12与非显示区14。显示区12中包括薄膜晶体管阵列(TFT array)，而非显示区14包括一栅极驱动器(gatedriver)20、一主源极驱动器(master source driver)40与一从源极驱动器(slave source driver)60用以控制薄膜晶体管阵列中的晶体管。

以分辨率为800*480的液晶显示面板为例，栅极驱动器20需要480条连线连接至薄膜晶体管阵列用以控制每一列(row)的动作，因此，栅极驱动器20又可称为列驱动器(row driver)；主源极驱动器40与从源极驱动器60可统称为行驱动器(column driver)。以红色、绿色、蓝色(RGB)进行控制的薄膜晶体管阵列为例，主源极驱动器40与从源极驱动器60共需要2400(800*3)条连线连接至薄膜晶体管阵列以控制每一行(column)的动作，因此，主源极驱动器40需要1200条连线而从源极驱动器60需要1200条连线。

现有技术的液晶显示面板10外的电路板80上的显示控制电路(displaycontroller)82会分别输出第一数字影像信号与第二数字影像信号至主源极驱动器40与从源极驱动器60；而第一数字影像信号与第二数字影像信号是利用二软板(Flexible Print Circuit，FPC)42、44传递至液晶显示面板10上的主源极驱动器40与从源极驱动器60。主源极驱动器40会根据第一数字影像信号产生一栅极驱动信号至栅极驱动器20。

一般来说，现有的显示控制电路82所输出的第一数字影像信号与第二数字影像信号为晶体管-晶体管逻辑(TTL)或互补金属氧化物半导体(CMOS)逻辑电平，亦即高电平约为3.3V而低电平约为0V。同理，主源极驱动器40输出的栅极驱动信号也为TTL或CMOS逻辑电平。

再者，连接于液晶显示面板10与电路板80之间的软板42、44的价格与其面积成正比，因此，软板42、44也是需要考虑的一个重大成本因素。

发明内容

本发明所要解决的技术问题是提供一种液晶显示面板上的驱动器以及相关控制方法，可有效实现使在液晶显示面板上线路传递的信号具有低电压摆幅以及可调整的低转态速度，使得液晶显示面板上的电磁干扰有效地降低。

为了解决以上技术问题，本发明提供了如下技术方案：

本发明提供了一种液晶显示面板，连接至一显示控制电路，包括：一主源极驱动器，用以接收来自该显示控制电路的具有一第一电性规格的一数字影像信号，并将该数字影像信号转换成为一第二电性规格的一栅极驱动信号与一从源极驱动信号；一栅极驱动器，用以接收该第二电性规格的该栅极驱动信号；以及，一从源极驱动器，用以接收该第二电性规格的该从源极驱动信号；其中，该主源极驱动器、该从源极驱动器与该栅极驱动器驱动该液晶显示面板的一薄膜晶体管阵列。

本发明还提出一种低电磁干扰的液晶驱动信号传输方法，包含：接收一数字影像信号，其具有一第一电性规格；根据该数字影像信号产生一第二电性规格的一栅极驱动信号与一从源极驱动信号；以及，分别利用该数字影像信号、该第二电性规格的该栅极驱动信号与该从源极驱动信号驱动该液晶显示面板的一薄膜晶体管阵列。

本发明所采用的液晶显示面板上的驱动器以及相关控制方法，可以有效实现使在液晶显示面板上线路传递的信号具有低电压摆幅以及可调整的低转态速度，使得液晶显示面板上的电磁干扰有效地降低。

为了能更进一步了解本发明特征及技术内容，请参阅以下有关本发明的附图说明与具体实施方式，然而所附图式仅提供参考与说明，并非用来对本发明加以限制。

附图说明

图1为现有液晶显示面板及其驱动器示意图。

图2为本发明液晶显示面板及其驱动器的实施例。

图3为本发明液晶显示面板及其驱动器的另一实施例

图4(a)为本发明具体实施例的转换输出单元示意图。

图4(b)为本发明另一具体实施例的转换输出单元示意图。

图5为本发明具体实施例的转换输入单元示意图。

图6为根据本发明具体实施例的低电磁干扰的液晶驱动信号传输方法流程图。

【主要组件符号说明】

本发明附图中所包含的各组件列示如下：

10液晶显示面板                  12显示区

14非显示区                      20栅极驱动器

40主源极驱动器                  42、44软板

60从源极驱动器                  80电路板

82显示控制电路                  100液晶显示面板

112显示区                       114非显示区

120栅极驱动器                   122、162转换输入单元

140主源极驱动器                 160从源极驱动器

150软板                         180电路板

182显示控制电路                 190主源极驱动器

192主电路                       194转换输出单元

196缓冲器                202第一缓冲器

204第二缓冲器            206第三缓冲器

208第一延迟单元          210第二延迟单元

220比较器

具体实施方式

请参照图2，图2为本发明液晶显示面板及其驱动器的实施例。液晶显示面板(LCD panel)100包含显示区112与非显示区114。显示区112中包括薄膜晶体管阵列，而非显示区114包括栅极驱动器120、主源极驱动器140及从源极驱动器160，用以驱动薄膜晶体管阵列中的晶体管。

电路板180上的显示控制电路182仅利用一软板150传递一数字影像信号至主源极驱动器140。主源极驱动器140根据数字影像信号产生一从源极驱动信号与一栅极驱动信号分别传递至从源极驱动器160与栅极驱动器120。而数字影像信号、栅极驱动信号与从源极驱动信号皆为TTL或CMOS逻辑电平。由于软板150的价格是与其面积成正比，利用单一软板传递数字影像信号可以降低成本，而且可以提升整体信号的质量，详细理由揭露如下。

由于栅极驱动信号与从源极驱动信号皆为TTL或CMOS逻辑电平，且其频率约为几十MHz，因此，快速高低电平的变换所引起的电磁干扰(Electro MagneticInterference，EMI)非常的严重。为了解决电磁干扰的问题，可在液晶显示面板上的从源极驱动信号与栅极驱动信号的线路(trace)上包覆一屏蔽金属(shielding metal)，用以降低电磁干扰。

本发明还揭露将TTL或CMOS逻辑电平的栅极驱动信号与从源极驱动信号转换为低电压摆幅(low swing voltage)以及低转态速度(slow high-lowtransition)的栅极驱动信号与从源极驱动信号，用以降低电磁干扰并且可不需使用屏蔽金属。

请参照图3，图3为本发明液晶显示面板及其驱动器的另一实施例。主源极驱动器190中包括一主电路(main circuit)192与一转换输出单元194。主电路192的动作原理与第二图中主源极驱动器140皆相同。亦即，主电路192接收由显示控制电路182输出的数字影像信号，并且输出TTL或CMOS逻辑电平的从源极驱动信号与栅极驱动信号至转换输出单元194。

转换输出单元194可接收TTL或CMOS逻辑电平的栅极驱动信号与从源极驱动信号并转换为低电压摆幅以及低转态速度的栅极驱动信号与从源极驱动信号。对应地，栅极驱动器120与从源极驱动器160中包含转换输入单元122、162，其可将接收的低电压摆幅以及低转态速度的栅极驱动信号与从源极驱动信号转换成为TTL或CMOS逻辑电平的栅极驱动信号与从源极驱动信号。

很明显地，于液晶显示面板100上线路所传递的信号为低电压摆幅以及低转态速度的栅极驱动信号与从源极驱动信号。因此，本实施例可以实现节省屏蔽金属且整体电磁干扰可有效地降低。

请参照图4(a)，图4(a)为本发明转换输出单元示意图。转换输出单元包括第一PMOS晶体管(Mp1)、第二PMOS晶体管(Mp2)、第一NMOS晶体管(Mn1)、第二NMOS晶体管(Mn2)。举例而言，第一PMOS晶体管(Mp1)源极连接至3.3V电压源，第一PMOS晶体管(Mp1)栅极与漏极连接形成二极管连接晶体管(diodeconnected transistor)；第二NMOS晶体管(Mn2)源极连接至接地端，第二NMOS晶体管(Mn2)栅极与漏极连接形成二极管连接晶体管。

第二PMOS晶体管(Mp2)与第一NMOS晶体管(Mn1)形成一缓冲器(buffer)196。第二PMOS晶体管(Mp2)源极连接至第一PMOS晶体管(Mp1)漏极，第一NMOS晶体管(Mn1)栅极连接至第二PMOS晶体管(Mp2)栅极，成为缓冲器196输入端；第二PMOS晶体管(Mp2)漏极连接至第一NMOS晶体管(Mn1)漏极，成为缓冲器196输出端；第一NMOS晶体管(Mn1)源极连接至第二NMOS晶体管(Mn2)漏极。

由图4(a)可知，由于第一PMOS晶体管(Mp1)与第二NMOS晶体管(Mn2)为二极管连接晶体管。第一PMOS晶体管(Mp1)漏极电压为V1，第二NMOS晶体管(Mn2)漏极电压为V2，Vcc＞V1＞V2＞0。因此，图4(a)的转换输出单元可将电压摆幅由3.3V降低为(V1-V2)。

请参照图4(b)，图4(b)为本发明另一转换输出单元示意图。转换输出单元包括第一缓冲器202、第二缓冲器204、第三缓冲器206、第一延迟单元208、与第二延迟单元210。第一缓冲器202、第二缓冲器204与第三缓冲器206可与图4(a)中的缓冲器196相同，其可接收的高低电压源分别为V1与V2；且第一延迟单元208与第二延迟单元210具有相异的延迟时间(delay time)。

信号输入端直接连接至第一缓冲器202输入端；信号输入端连接至第一延迟单元208输入端，而第一延迟单元208输出端连接至第二缓冲器204输入端；信号输入端亦连接至第二延迟单元210输入端，而第二延迟单元210输出端连接至第三缓冲器206输入端。

于此实施例中，图4(b)的转换输出单元除了可将电压摆幅由3.3V降低为(V1-V2)之外，更可将具有第一转态速度降低为第二转态速度。

请参照图5，图5为根据本发明具体实施例的转换输入单元示意图。转换输入单元包括比较器220、第一电阻(R1)、与第二电阻(R2)。第一电阻(R1)与第二电阻(R2)串联连接于3.3V电源电压与接地端之间，且第一电阻(R1)与一第二电阻(R2)连接形成一分压电路，可提供一临限电压(Vth)至比较器220的正极输入端。而信号端连接至比较器220的负极输入端，于此实施例中，转换输入单元可将电压摆幅由(V1-V2)提高为3.3V之外，还可将第二转态速度提高为第一转态速度。

图6为根据本发明具体实施例的低电磁干扰的液晶驱动信号传输方法流程图。于步骤610，主源极驱动器经由一软板接收显示控制电路所输出的数字影像信号，根据数字影像信号转换产生另一规格的栅极驱动信号与从源极驱动信号，例如可为高速传收逻辑规格(High-Speed Transceiver Logic，HSTL)或者残余连续终结逻辑规格(Stub Series Terminated Logic，SSTL)；而数字影像信号例如可符合低电压差动信号规格；而该另一规格的栅极驱动信号与从源极驱动信号的电压摆幅与转态速度小于TTL或CMOS逻辑规格的电压摆幅与转态速度，且该另一规格的栅极驱动信号与从源极驱动信号的转态速度系为可调整的。于步骤620，栅极驱动器接收该另一规格的栅极驱动信号，之后，栅极驱动器可将该另一规格的栅极驱动信号转换成为TTL或CMOS逻辑规格的栅极驱动信号，TTL或CMOS逻辑规格的栅极驱动信号可操作于第一电平与第二电平之间，该另一规格的该栅极驱动信号可操作于第三电平与第四电平之间，第一电平大于第三电平，第三电平大于第四电平，以及，第四电平大于第二电平。于步骤630，从源极驱动器接收该另一规格的从源极驱动信号，之后，从源极驱动器可将该另一规格的从源极驱动信号转换成为TTL或CMOS逻辑规格的从源极驱动信号。于步骤640，主源极驱动器、栅极驱动器、从源极驱动器分别利用数字影像信号、该另一规格的栅极驱动信号与从源极驱动信号驱动该液晶显示面板的一薄膜晶体管阵列。

本发明的优点在于提出一种液晶显示面板上的驱动器，于液晶显示面板上线路传递的信号具有低电压摆幅以及可调整的低转态速度，使得液晶显示面板上的电磁干扰有效地降低。应了解到，本发明并未限定驱动器之间信号的规格，其可为高速传收逻辑规格(High-Speed Transceiver Logic，HSTL)或者残余连续终结逻辑规格(Stub Series Terminated Logic，SSTL)。本发明也不应局限于特定的显示控制电路输出的数字影像信号的规格，举例而言，可为低电压差动信号规格(Low Voltage Differential Signal，LVDS)。

综上所述，虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何熟知此技艺者，在不脱离本发明的精神和范围内，当可作各种更改与润饰，因此本发明的保护范围当视权利要求所界定者为准。

Claims (20)

1.一种液晶显示面板，连接至一显示控制电路，其特征在于，其包括：

一主源极驱动器，用以接收来自该显示控制电路的具有一第一电性规格的一数字影像信号，并将该数字影像信号转换成为一第二电性规格的一栅极驱动信号与一从源极驱动信号；

一栅极驱动器，用以接收该第二电性规格的该栅极驱动信号；以及

一从源极驱动器，用以接收该第二电性规格的该从源极驱动信号；

其中，该主源极驱动器、该从源极驱动器与该栅极驱动器驱动该液晶显示面板的一薄膜晶体管阵列。

2.如权利要求1所述的液晶显示面板，其特征在于，该第二电性规格的该栅极驱动信号与该从源极驱动信号的电压摆幅与转态速度小于一晶体管-晶体管逻辑或一互补金属氧化物半导体逻辑规格的电压摆幅与转态速度。

3.如权利要求1所述的液晶显示面板，其特征在于，该第二电性规格为一高速传收逻辑规格或者一残余连续终结逻辑规格。

4.如权利要求1所述的液晶显示面板，其特征在于，该第一电性规格系为一晶体管-晶体管逻辑或一互补金属氧化物半导体逻辑规格。

5.如权利要求4所述的液晶显示面板，其特征在于，该主源极驱动器包括：

一主电路，用以接收由该显示控制电路所输出的符合该晶体管-晶体管逻辑或该互补金属氧化物半导体逻辑规格的数字影像信号，并转换成为符合该晶体管-晶体管逻辑或该互补金属氧化物半导体逻辑规格的该栅极驱动信号与该从源极驱动信号；以及

一转换输出单元，用以接收该晶体管-晶体管逻辑或该互补金属氧化物半导体逻辑规格的该栅极驱动信号与该从源极驱动信号，并转换为该第二电性规格的该栅极驱动信号与该第二电性规格的该从源极驱动信号。

6.如权利要求4所述的液晶显示面板，其特征在于，该栅极驱动器还包括一转换输入单元，用以接收该第二电性规格的该栅极驱动信号并转换成为该晶体管-晶体管逻辑或该互补金属氧化物半导体逻辑规格的该栅极驱动信号。

7.如权利要求6所述的液晶显示面板，其特征在于，该转换输出单元包括：

一缓冲器，该缓冲器可接收该晶体管-晶体管逻辑或该互补金属氧化物半导体逻辑规格的该栅极驱动信号并转换为该第二电性规格的该栅极驱动信号；

其中，该晶体管-晶体管逻辑或该互补金属氧化物半导体逻辑规格的该栅极驱动信号可操作于一第一电平与一第二电平之间，该第二电性规格的该栅极驱动信号可操作于一第三电平与一第四电平之间，该第一电平大于该第三电平，该第三电平大于该第四电平，以及，该第四电平大于该第二电平。

8.如权利要求6所述的液晶显示面板，其特征在于，该转换输出单元包括：

一第一缓冲器；

一第一延迟单元；

一第二缓冲器，该第二缓冲器的输入端连接至该第一延迟单元输出端；

一第二延迟单元；以及

一第三缓冲器，该第三缓冲器的输入端连接至该第二延迟单元输出端；

其中，该第一缓冲器输入端、该第一延迟单元输入端、该第二延迟单元输入端可接收该晶体管-晶体管逻辑或该互补金属氧化物半导体逻辑规格的该栅极驱动信号；且该第一缓冲器输出端、该第二缓冲器输出端、该第三缓冲器输出端可输出该第二电性规格的该栅极驱动信号。

9.如权利要求8所述的液晶显示面板，其特征在于，该晶体管-晶体管逻辑或该互补金属氧化物半导体逻辑规格的该栅极驱动信号可操作于一第一电平与一第二电平之间，该第二电性规格的该栅极驱动信号可操作于一第三电平与一第四电平之间，该第一电平大于该第三电平，该第三电平大于该第四电平，以及，该第四电平大于该第二电平。

10.如权利要求4所述的液晶显示面板，其特征在于，该从源极驱动器还包括一转换输入单元，用以接收该第二电性规格的该从源极驱动信号并转换成为该晶体管-晶体管逻辑或该互补金属氧化物半导体逻辑规格的该从源极驱动信号。

11.如权利要求10所述的液晶显示面板，其特征在于，该转换输入单元包括：

一比较器，该比较器的第一端可接收一参考电压，该比较器的第二端可接收该第二电性规格的该从源极驱动信号，该比较器的输出端可输出该晶体管-晶体管逻辑或该互补金属氧化物半导体逻辑规格的该从源极驱动信号。

12.如权利要求11所述的液晶显示面板，其特征在于，该晶体管-晶体管逻辑或该互补金属氧化物半导体逻辑规格的该从源极驱动信号可操作于一第一电平与一第二电平之间，该第二电性规格的该从源极驱动信号可操作于一第三电平与一第四电平之间，该第一电平大于该第三电平，该第三电平大于该第四电平，以及，该第四电平大于该第二电平。

13.如权利要求1所述的液晶显示面板，其特征在于，该数字影像信号符合一低电压差动信号规格。

14.如权利要求1所述的液晶显示面板，其特征在于，该主源极驱动器系经由一软板接收具有该第一电性规格的数字影像信号。

15.一种低电磁干扰的液晶驱动信号传输方法，其特征在于，其包含：

接收一数字影像信号，其具有一第一电性规格；

根据该数字影像信号产生一第二电性规格的一栅极驱动信号与一从源极驱动信号；以及

分别利用该数字影像信号、该第二电性规格的该栅极驱动信号与该从源极驱动信号驱动该液晶显示面板的一薄膜晶体管阵列。

16.如权利要求15所述的方法，其特征在于，该第二电性规格为高速传收逻辑规格或者残余连续终结逻辑规格。

17.如权利要求15所述的方法，其特征在于，该第一电性规格系为一低电压差动信号规格。

18.如权利要求15所述的方法，其特征在于，该第二电性规格的栅极驱动信号与从源极驱动信号的电压摆幅与转态速度小于晶体管-晶体管逻辑或互补金属氧化物半导体逻辑规格的电压摆幅与转态速度。

19.如权利要求15所述的方法，其特征在于，该第二电性规格的栅极驱动信号与从源极驱动信号的转态速度系为可调整的。

20.如权利要求15所述的方法，其特征在于，还包括将该第二电性规格的该栅极驱动信号转换成为该晶体管-晶体管逻辑或该互补金属氧化物半导体逻辑规格的该栅极驱动信号的步骤。

Images