JP2000134952A

JP2000134952A - 圧電トランスの駆動装置

Info

Publication number: JP2000134952A
Application number: JP10306923A
Authority: JP
Inventors: Katsuyuki Onozuka; 克之小野塚
Original assignee: Japan Radio Co Ltd; Nagano Japan Radio Co Ltd
Current assignee: Japan Radio Co Ltd; Nagano Japan Radio Co Ltd
Priority date: 1998-10-28
Filing date: 1998-10-28
Publication date: 2000-05-12

Abstract

(57)【要約】【課題】圧電トランス供給用の交流信号を生成するド
ライブ回路の破損を防止し得る圧電トランスの駆動装置
を提供する。【解決手段】基準駆動信号に基づいて位相が互いに反
転する第１の駆動信号および第２の駆動信号を生成する
駆動信号生成回路５と、両駆動信号に同期して交互にス
イッチングすることにより圧電トランス供給用の交流信
号を生成する第１のドライブ回路７ａおよび第２のドラ
イブ回路７ｂとを備えている圧電トランスの駆動装置１
において、基準駆動信号、第１の駆動信号および第２の
駆動信号の少なくとも１つの信号の周期が所定時間を超
えたときに両ドライブ回路７ａ，７ｂによるスイッチン
グ動作を停止させるスイッチング制御手段６ａ，６ｂ，
１０ａ，１０ｂ，１１を備えた。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、圧電効果を用いた
圧電トランスを駆動するための圧電トランスの駆動装置
に関し、詳しくは、負荷回路としての冷陰極蛍光管など
に交流信号を供給するのに適した圧電トランスの駆動装
置に関するものである。

【０００２】

【従来の技術】この種の圧電トランスの駆動装置とし
て、図３に示す駆動装置４１が従来から知られている。
この駆動装置４１は、冷陰極蛍光管２をドライブするた
めの圧電トランス３に疑似正弦波の交流信号ＳACを供給
する装置であって、基準駆動信号ＳＲを発生する基準駆
動信号発生回路４と、ＣＬＫ入力部に入力した基準駆動
信号ＳＲに基づいて駆動信号ＳD1、および駆動信号ＳD1
の位相反転信号である駆動信号ＳD2を出力するＴタイプ
のフリップフロップ回路５と、両ドライブ信号ＳD1，Ｓ
D2をそれぞれ緩衝増幅するバッファ４２ａ，４２ｂと、
バッファ４２ａ，４２ｂからそれぞれ出力された駆動信
号ＳD1，ＳD2に同期して直流電圧ＶCCをスイッチングす
ることにより交流信号ＳACを生成するＦＥＴ７ａ，７ｂ
と、電圧変換用のトランス８と、定電流源を構成するた
めのチョークコイル９とを備えている。

【０００３】この駆動装置４１では、図外のメイン電源
スイッチが投入されると、基準駆動信号発生回路４が基
準駆動信号ＳＲを生成して出力する。次いで、フリップ
フロップ回路５が、基準駆動信号ＳＲを２分周すること
により、駆動信号ＳD1をＱ出力部から出力すると共に、
駆動信号ＳD2をＱバー出力部から出力する。次に、バッ
ファ４２ａが、駆動信号ＳD1を緩衝増幅してＦＥＴ７ａ
に出力し、バッファ４２ｂが駆動信号ＳD2を緩衝増幅し
てＦＥＴ７ｂに出力する。次いで、ＦＥＴ７ａ，７ｂが
交互にスイッチングを行うことにより、直流電圧ＶCCに
基づく電流がチョークコイル９を介してトランス８の一
次巻線８ａ，８ｂを交互に流れる。この結果、駆動信号
ＳD1の周期と同一周期の交流信号ＳACがトランス８の二
次巻線８ｃの両端に誘起し、その交流信号ＳACが、圧電
トランス３の両入力部に入力される。次いで、圧電トラ
ンス３が、交流信号ＳACを所定の昇圧比で昇圧して生成
した高電圧の出力交流信号ＳO を出力することにより、
冷陰極蛍光管２が点灯する。

【０００４】

【発明が解決しようとする課題】ところが、この従来の
駆動装置４１には、以下の問題点がある。すなわち、メ
イン電源スイッチが投入された後、すべての回路が正常
に作動しているときには、なんら問題は発生しない。し
かし、メイン電源から供給されるメイン電源が過電圧に
なったときなどには、基準駆動信号発生回路４やフリッ
プフロップ回路５に故障が生じることもあり、かかる場
合などに問題が発生する。具体的には、基準駆動信号発
生回路４またはフリップフロップ回路５が故障した場
合、フリップフロップ回路５の出力信号である両ドライ
ブ信号ＳD1，ＳD2のいずれか一方が常に強制的にハイレ
ベル状態に維持される。かかる場合、そのハイレベルの
ドライブ信号ＳD1（またはＳD2）が入力されている側の
ドライブ回路であるＦＥＴ７ａ（または７ｂ）が常にオ
ン状態になる。このため、この駆動装置４１には、オン
状態のＦＥＴ７ａ（または７ｂ）に電流が流れ続けて、
そのＦＥＴが破損に至ってしまうという問題点がある。

【０００５】一方、基準駆動信号ＳＲを生成するための
集積回路も存在し、装置のコストダウンを図るために
は、このような集積回路を採用するのが好ましい。とこ
ろが、このような集積回路を採用し、かつプッシュプル
回路でドライブすることにより高圧大電流の交流信号Ｓ
ACを基準駆動信号ＳＲに基づいて生成する場合、基準駆
動信号ＳＲに基づいて両駆動信号ＳD1，ＳD2をフリップ
フロップ回路５によって生成する必要がある。また、こ
のような集積回路の内部には、一般的に、負荷に対する
過電圧状態や過負荷状態などの異常事態の発生時に基準
駆動信号ＳＲの出力を自動的に停止する出力停止回路が
組み込まれている。したがって、この集積回路を採用し
た場合、異常事態が生じたときなどに、集積回路が基準
駆動信号ＳＲの出力を自動的に停止するため、フリップ
フロップ回路５から出力される両ドライブ信号ＳD1，Ｓ
D2のいずれか一方が必ず強制的にハイレベル状態に維持
される。このため、かかる構成を採用した場合にも、上
記と同様の問題点が発生する。

【０００６】本発明は、かかる問題点に鑑みてなされた
ものであり、圧電トランス供給用の交流信号を生成する
ドライブ回路の破損を防止し得る圧電トランスの駆動装
置を提供することを主目的とする。

【０００７】

【課題を解決するための手段】上記目的を達成すべく請
求項１記載の圧電トランスの駆動装置は、基準駆動信号
に基づいて位相が互いに反転する第１の駆動信号および
第２の駆動信号を生成する駆動信号生成回路と、両駆動
信号に同期して交互にスイッチングすることにより圧電
トランス供給用の交流信号を生成する第１のドライブ回
路および第２のドライブ回路とを備えている圧電トラン
スの駆動装置において、基準駆動信号、第１の駆動信号
および第２の駆動信号の少なくとも１つの信号の周期が
所定時間を超えたときに両ドライブ回路によるスイッチ
ング動作を停止させるスイッチング制御手段を備えてい
ることを特徴とする。

【０００８】請求項２記載の圧電トランスの駆動装置
は、請求項１記載の圧電トランスの駆動装置において、
スイッチング制御手段は、両ドライブ回路に対する両駆
動信号の供給を停止することにより両ドライブ回路のス
イッチング動作を停止させることを特徴とする。

【０００９】請求項３記載の圧電トランスの駆動装置
は、請求項１または２記載の圧電トランスの駆動装置に
おいて、スイッチング制御手段は、少なくとも１つの信
号をトリガ信号として入力すると共にそのトリガ信号の
周期が所定時間内のときに準安定状態に制御されてスイ
ッチング制御信号を出力し、かつトリガ信号の周期が所
定時間を超えたときに安定状態に制御されてスイッチン
グ制御信号の出力を停止する単安定マルチバイブレータ
回路と、スイッチング制御信号が出力されたときに第１
の駆動信号を第１のドライブ回路に出力する第１のゲー
ト回路と、スイッチング制御信号が出力されたときに第
２の駆動信号を第２のドライブ回路に出力する第２のゲ
ート回路とを備えて構成されていることを特徴とする。

【００１０】請求項４記載の圧電トランスの駆動装置
は、請求項１または２記載の圧電トランスの駆動装置に
おいて、スイッチング制御手段は、少なくとも１つの信
号を微分してパルス信号を生成する微分回路と、生成さ
れたパルス信号によって充電制御または放電制御される
充放電回路と、充放電回路の充電電圧に基づいてスイッ
チング制御信号の出力を制御する出力制御用のゲート回
路と、出力制御用のゲート回路からスイッチング制御信
号が出力されたときに第１の駆動信号を第１のドライブ
回路に出力する第１のゲート回路と、出力制御用のゲー
ト回路からスイッチング制御信号が出力されたときに第
２の駆動信号を第２のドライブ回路に出力する第２のゲ
ート回路とを備えて構成されていることを特徴とする。

【００１１】

【発明の実施の形態】以下、添付図面を参照して、本発
明に係る圧電トランスの駆動装置をインバータ装置に適
用した実施の形態について説明する。なお、駆動装置４
１における構成要素と同一のものについては、同一の符
号を付して重複した説明を省略する。

【００１２】図１は、液晶用バックライトなどに用いら
れる冷陰極蛍光管２を点灯させるための交流電力を圧電
トランス３に生成させる駆動装置１の電気的な構成を示
している。同図に示すように、この駆動装置１は、従来
の駆動装置４１と同様にして、基準駆動信号発生回路
４、フリップフロップ回路５、プッシュプル回路を構成
するＦＥＴ７ａ，７ｂ、トランス８およびチョークコイ
ル９を備えるほか、アンドゲート６ａ，６ｂ、パルス有
無検出回路１０ａ，１０ｂおよびアンドゲート１１を備
えている。

【００１３】この場合、基準駆動信号発生回路４は、例
えば、ＣＲ発振器などで構成され、本発明における基準
駆動信号に相当する基準駆動信号ＳＲをフリップフロッ
プ回路５のＣＬＫ入力部に出力する。また、フリップフ
ロップ回路５は、本発明における駆動信号生成回路に相
当し、入力した基準駆動信号ＳＲを２分周することによ
り、位相が互いに反転しディーティー比がそれぞれ５０
％の駆動信号ＳD1，ＳD2を生成する。アンドゲート６ａ
は、本発明における第１のゲート回路に相当し、後述す
るスイッチング制御信号ＳC がハイレベルのときに駆動
信号ＳD1を出力する。また、アンドゲート６ｂは、本発
明における第２のゲート回路に相当し、スイッチング制
御信号ＳC がハイレベルのときに駆動信号ＳD2を出力す
る。ＦＥＴ７ａ，７ｂは、本発明における第１および第
２のドライブ回路にそれぞれ相当し、駆動信号ＳD1，Ｓ
D2に同期して交互にオン／オフ制御されることによりＥ
級動作で交流信号ＳACを生成する。

【００１４】さらに、パルス有無検出回路１０ａ，１０
ｂは、アンドゲート６ａ，６ｂ，１１と相俟って本発明
におけるスイッチング制御手段に相当し、単安定マルチ
バイブレータ回路でそれぞれ構成されている。この場
合、パルス有無検出回路１０ａ，１０ｂの各々は、２つ
のトランジスタ２１，２２と、抵抗２３〜２９と、コン
デンサ３０とを備えてそれぞれ構成されており、このう
ちの抵抗２５，２６およびコンデンサ３０によって時定
数回路が形成される。なお、パルス有無検出回路１０
ａ，１０ｂは、同一に構成されているため、以下、区別
しないときには、「パルス有無検出回路１０」という。

【００１５】このパルス有無検出回路１０では、駆動信
号ＳD1（またはＳD2）がハイレベルのときに、トランジ
スタ２１がオフ状態に制御される。また、コンデンサ３
０は、トランジスタ２１のオフ状態時に、抵抗２５，２
６を介して直流電圧ＶCCに基づく電流が流れ込むことに
より充電され、トランジスタ２１のオン状態時には、抵
抗２６を介してトランジスタ２１に電流が流れることに
より放電される。つまり、コンデンサ３０は、駆動信号
ＳD1（またはＳD2）に同期して充放電を繰り返す。この
場合、その充電時定数は、抵抗２５，２６の各抵抗値と
コンデンサ３０の容量値とで決定され、駆動信号ＳD1
（またはＳD2）のハイレベル期間よりもやや長い時間に
規定されている。一方、その放電時定数は、抵抗２６の
抵抗値とコンデンサ３０の容量値とで決定され、駆動信
号ＳD1（またはＳD2）のローレベル期間内に放電が完了
する時間に規定されている。

【００１６】さらに、トランジスタ２２は、コンデンサ
３０が直流電圧ＶCC近傍まで充電されている状態のとき
にオフ状態に制御され、コンデンサ３０の両端電圧が満
充電状態時よりも低下しているときにオン状態に制御さ
れることによりハイレベルのスイッチング制御信号ＳC
を出力する。したがって、パルス有無検出回路１０は、
駆動信号ＳD1（またはＳD2）がフリップフロップ回路５
から正常な周期で出力されているときには、ハイレベル
のスイッチング制御信号ＳC を出力し、基準駆動信号発
生回路４またはフリップフロップ回路５の故障などに起
因して駆動信号ＳD1（またはＳD2）が正常にオン／オフ
を繰り返していないとき、つまり、駆動信号信号ＳD1，
ＳD2の周期が正常周期よりも例えば２倍程度まで長くな
ったときや、駆動信号ＳD1，ＳD2の一方または両方が強
制的にハイレベルに維持されたときなどには、ローレベ
ルのスイッチング制御信号ＳC を出力する。

【００１７】一方、圧電トランス３は、例えば、チタン
酸ジルコン酸鉛系セラミック（ＰＺＴ）をベースにして
第三成分や添加物で変成されたセラミック材料を使用し
たローゼン型（ＲｏｓｅｎＴｙｐｅ）で構成されてい
る。この圧電トランス３は、入力部３ａ，３ｂに交流信
号ＳACが供給されると、交流信号ＳACを所定の昇圧比で
昇圧し、昇圧した出力交流信号Ｓｏを圧電効果により出
力端子３ｃから出力する。また、冷陰極蛍光管２は、ノ
ート型パソコンの液晶ディスプレイのバックライト用な
どとして用いられるものであり、その仕様は、例えば、
点灯開始時に必要とする印加電圧が約１２００Ｖｒｍ
ｓ、通常点灯時に必要とする印加電圧が約５００Ｖｒｍ
ｓで消費電流が約２．５ｍＡ〜５ｍＡとなっている。

【００１８】次に、駆動装置１の全体的な動作につい
て、図面を参照して説明する。

【００１９】まず、図外のメイン電源スイッチが投入さ
れると、基準駆動信号発生回路４から基準駆動信号ＳＲ
がフリップフロップ回路５のＣＬＫ入力部に出力され、
これにより、フリップフロップ回路５が、駆動信号ＳD1
をＱ出力部からアンドゲート６ａの一方の入力部に出力
すると共に、駆動信号ＳD2をＱバー出力部からアンドゲ
ート６ｂの各々の一方の入力部に出力する。この際に、
パルス有無検出回路１０ａ，１０ｂの各トランジスタ２
１は、駆動信号ＳD1（またはＳD2）の周期が正常のとき
には、駆動信号ＳD1（またはＳD2）に同期してスイッチ
ングすることにより、コンデンサ３０の両端電圧を低電
圧に維持する。したがって、このときには、パルス有無
検出回路１０ａ，１０ｂの各トランジスタ２２が、ハイ
レベルのスイッチング制御信号ＳC をアンドゲート１１
の入力部にそれぞれ出力する。この結果、アンドゲート
１１は、ハイレベルのスイッチング制御信号ＳC をアン
ドゲート６ａ，６ｂの各々の他方の入力部に出力する。

【００２０】次いで、アンドゲート６ａが、駆動信号Ｓ
D1とスイッチング制御信号ＳC との論理積信号としての
駆動信号ＳD1をＦＥＴ７ａのゲートに出力し、アンドゲ
ート６ｂが、駆動信号ＳD2とスイッチング制御信号ＳC
との論理積信号としての駆動信号ＳD2をＦＥＴ７ｂのゲ
ートに出力する。これにより、ＦＥＴ７ａ，７ｂが交互
にスイッチングを行うことにより、直流電圧ＶCCに基づ
く電流がチョークコイル９を介してトランス８の一次巻
線８ａ，８ｂに交互に流れる。この結果、トランス８の
二次巻線８ｃの両端に誘起した交流信号ＳACが、圧電ト
ランス３の両入力部３ａ，３ｂに入力される。次いで、
圧電トランス３が、交流信号ＳACを所定の昇圧比で昇圧
して生成した高電圧の出力交流信号ＳO を出力部３ｃか
ら出力することにより、冷陰極蛍光管２が点灯する。

【００２１】一方、基準駆動信号発生回路４またはフリ
ップフロップ回路５の故障などに起因して、フリップフ
ロップ回路５から出力される駆動信号ＳD1，ＳD2の一方
または両方が強制的にハイレベルに維持されたときなど
には、パルス有無検出回路１０ａ，１０ｂの一方または
両方のトランジスタ２１がオフ状態を維持する。このた
め、そのパルス有無検出回路１０におけるコンデンサ３
０が抵抗２５，２６を介して流れ込む電流によって充電
される結果、コンデンサ３０の両端電圧が上昇する。コ
ンデンサ３０の両端電圧がほぼ直流電圧ＶCCに達する
と、トランジスタ２２は、オフ状態を維持することによ
り、そのコレクタ電圧をローレベルに維持する。この状
態では、アンドゲート１１がローレベルのスイッチング
制御信号ＳC を出力することにより、アンドゲート６
ａ，６ｂの他方の入力部にローレベルのスイッチング制
御信号ＳC が入力される。このため、ＦＥＴ７ａ，７ｂ
が、スイッチング動作を停止する。この結果、基準駆動
信号発生回路４やフリップフロップ回路５の故障に起因
してのＦＥＴ７ａ，７ｂの破損が防止される。

【００２２】なお、本発明は、上記した発明の実施の形
態に示した構成および動作に限定されず、適宜変更が可
能である。例えば、本発明におけるスイッチング制御手
段として、２つのパルス有無検出回路１０ａ，１０ｂに
代えて、図２に示すパルス有無検出回路１０ｃを採用す
ることもできる。このパルス有無検出回路１０ｃは、駆
動信号ＳD1が正常周期でフリップフロップ回路５から出
力されないときにローレベルのスイッチング制御信号Ｓ
C を出力するように構成されている。

【００２３】具体的には、パルス有無検出回路１０ｃ
は、ノットゲート３１，３２、ダイオード３３，３４、
コンデンサ３５，３６および抵抗３７〜３９を備えて構
成されている。この場合、コンデンサ３５および抵抗３
７によって本発明における微分回路が形成され、ダイオ
ード３４、コンデンサ３６および抵抗３９によって本発
明における充放電回路が形成される。

【００２４】このパルス有無検出回路１０ｃでは、駆動
信号ＳD1が正常周期でフリップフロップ回路５から出力
されているときには、コンデンサ３５および抵抗３７に
よって駆動信号ＳD1が微分され、その微分信号のうち正
電圧微分信号のみがダイオード３３を介してノットゲー
ト３１に入力される。この場合、コンデンサ３６の充電
電圧に基づく電流が、ダイオード３４を介してノットゲ
ート３１の内部に急速に流れ込む。このため、コンデン
サ３６が急速放電される結果、コンデンサ３６の充電電
圧が低下する。したがって、ノットゲート３２がハイレ
ベルのスイッチング制御信号ＳC を出力することによ
り、アンドゲート６ａ，６ｂは、駆動信号ＳD1，ＳD2を
ＦＥＴ７ａ，７ｂに出力する。

【００２５】一方、駆動信号ＳD1がフリップフロップ回
路５から出力されないときには、コンデンサ３５および
抵抗３７による微分動作が停止される。このため、ノッ
トゲート３１の出力信号がハイレベルになる結果、コン
デンサ３６は、抵抗３９を介してノットゲート３１から
出力される電流によって充電される。次いで、コンデン
サ３６の充電電圧が所定のしきい値を超えたときには、
ノットゲート３２が、スイッチング制御信号ＳC をロー
レベルに維持する。これにより、アンドゲート６ａ，６
ｂが駆動信号ＳD1，ＳD2のＦＥＴ７ａ，７ｂへの出力を
停止することにより、ＦＥＴ７ａ，７ｂのスイッチング
動作が停止させられる。このように、このパルス有無検
出回路１０ｃによっても、基準駆動信号発生回路４やフ
リップフロップ回路５の故障などに起因してのＦＥＴ７
ａ，７ｂの破損が防止される。

【００２６】また、上記した本発明の実施の形態では、
駆動信号ＳD1（またはＳD2）の周期が正常周期を超えた
ときにパルス有無検出回路１０がＦＥＴ７ａ，７ｂのス
イッチング動作を停止させているが、これに限定され
ず、基準駆動信号ＳＲが基準駆動信号発生回路４から出
力されないときに、ＦＥＴ７ａ，７ｂのスイッチング動
作を停止させるように構成してもよい。また、本発明の
実施の形態では、スイッチング制御手段として、パルス
有無検出回路１０ａ，１０ｂ，１０ｃを例に挙げて説明
したが、この構成に限らず、適宜変更が可能である。

【００２７】さらに、本発明の実施の形態では、アンド
ゲート６ａ，６ｂを用いることにより、ＦＥＴ７ａ，７
ｂへの駆動信号ＳD1，ＳD2の出力を停止する構成につい
て説明したが、アンドゲートに代えて、スリーステート
バッファなどのゲート回路を用いることができるし、Ｆ
ＥＴ７ａ，７ｂに対する直流電圧ＶCCの供給を停止する
ように構成することもできる。ただし、直流電圧ＶCCの
供給を停止するように構成した場合には、大電流を遮断
できるリレーやスイッチング素子を必要とするため、本
発明の実施の形態で示した構成を採用するのが、装置の
小型化およびコストダウンの面から好ましい。

【００２８】また、圧電トランス３の負荷回路は、冷陰
極蛍光管２に限らず他の負荷を用いてもよい。さらに、
第１および第２のドライブ回路として、ＦＥＴに限ら
ず、トランジスタなどを用いてもよい。また、ＦＥＴ７
ａ，７ｂと圧電トランス３との間の回路として、中間端
子を有するトランス８を用いた例について説明したが、
中間端子を有しないトランスを用いて構成することもで
きる。

【００２９】

【発明の効果】以上のように、請求項１記載の圧電トラ
ンスの駆動装置によれば、スイッチング制御手段が基準
駆動信号、第１の駆動信号および第２の駆動信号の少な
くとも１つの信号の周期が所定時間を超えたときに第１
および第２のドライブ回路によるスイッチング動作を停
止させることにより、両ドライブ回路の破損を確実に防
止することができる。

【００３０】また、請求項２記載の圧電トランスの駆動
装置によれば、両ドライブ回路に対する駆動信号の供給
を停止して両ドライブ回路のスイッチング動作を停止さ
せることにより、両ドライブ回路に対する電源の供給を
停止する構成と比較して、装置を簡易に構成することが
できる。

【００３１】さらに、請求項３記載の圧電トランスの駆
動装置によれば、スイッチング制御手段を単安定マルチ
バイブレータ回路と、第１および第２のゲート回路とで
構成することにより、簡易な構成でありながら、確実に
両ドライブ回路のスイッチング動作を制御することがで
きる。

【００３２】また、請求項４記載の圧電トランスの駆動
装置によれば、微分回路、充放電回路および３つのゲー
ト回路でスイッチング制御手段を構成したことにより、
簡易な構成でありながら、確実に両ドライブ回路のスイ
ッチング動作を制御することができる。

【図面の簡単な説明】

【図１】本発明の実施の形態に係る駆動装置１の回路図
である。

【図２】本発明の他の実施の形態に係るパルス有無検出
回路１０ｃの回路図である。

【図３】従来の駆動装置４１の回路図である。

【符号の説明】

１駆動装置３圧電トランス４基準駆動信号発生回路５フリップフロップ回路６ａアンドゲート６ｂアンドゲート７ａＦＥＴ７ｂＦＥＴ１０ａパルス有無検出回路１０ｂパルス有無検出回路１０ｃパルス有無検出回路１１アンドゲート３２ノットゲート３４ダイオード３５コンデンサ３６コンデンサ３７抵抗３９抵抗

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｈ０５Ｂ 41/24 Ｈ０１Ｌ 41/08 ＡＦターム(参考） 3K072 AA01 AA19 BA03 BC07 GA02 GB14 GC04 HA10 HB03 5H007 AA06 BB03 CA02 CB06 CC32 DB03 DB07 DC05 FA01 FA13 GA08 5H730 AA20 AS11 BB25 BB35 DD04 EE48 XX12 XX29 XX42

Claims

【特許請求の範囲】

【請求項１】基準駆動信号に基づいて位相が互いに反
転する第１の駆動信号および第２の駆動信号を生成する
駆動信号生成回路と、前記両駆動信号に同期して交互に
スイッチングすることにより圧電トランス供給用の交流
信号を生成する第１のドライブ回路および第２のドライ
ブ回路とを備えている圧電トランスの駆動装置におい
て、前記基準駆動信号、前記第１の駆動信号および前記第２
の駆動信号の少なくとも１つの信号の周期が所定時間を
超えたときに前記両ドライブ回路によるスイッチング動
作を停止させるスイッチング制御手段を備えていること
を特徴とする圧電トランスの駆動装置。
【請求項２】前記スイッチング制御手段は、前記両ド
ライブ回路に対する前記両駆動信号の供給を停止するこ
とにより当該両ドライブ回路のスイッチング動作を停止
させることを特徴とする請求項１記載の圧電トランスの
駆動装置。
【請求項３】前記スイッチング制御手段は、前記少な
くとも１つの信号をトリガ信号として入力すると共にそ
のトリガ信号の周期が前記所定時間内のときに準安定状
態に制御されてスイッチング制御信号を出力し、かつ前
記トリガ信号の周期が前記所定時間を超えたときに安定
状態に制御されて前記スイッチング制御信号の出力を停
止する単安定マルチバイブレータ回路と、前記スイッチ
ング制御信号が出力されたときに前記第１の駆動信号を
前記第１のドライブ回路に出力する第１のゲート回路
と、前記スイッチング制御信号が出力されたときに前記
第２の駆動信号を前記第２のドライブ回路に出力する第
２のゲート回路とを備えて構成されていることを特徴と
する請求項１または２記載の圧電トランスの駆動装置。
【請求項４】前記スイッチング制御手段は、前記少な
くとも１つの信号を微分してパルス信号を生成する微分
回路と、生成された前記パルス信号によって充電制御ま
たは放電制御される充放電回路と、当該充放電回路の充
電電圧に基づいてスイッチング制御信号の出力を制御す
る出力制御用のゲート回路と、前記出力制御用のゲート
回路から前記スイッチング制御信号が出力されたときに
前記第１の駆動信号を前記第１のドライブ回路に出力す
る第１のゲート回路と、前記出力制御用のゲート回路か
ら前記スイッチング制御信号が出力されたときに前記第
２の駆動信号を前記第２のドライブ回路に出力する第２
のゲート回路とを備えて構成されていることを特徴とす
る請求項１または２記載の圧電トランスの駆動装置。