JP2012113072A - 液晶表示装置及びその駆動方法 - Google Patents

Abstract

【課題】正極性映像信号と負極性映像信号とを２つの保持容量に別々にサンプリング保持する画素の消費電流をより一層削減する。
【解決手段】正極性用のソースフォロワ・バッファ内の定電流負荷トランジスタＱ９のゲート配線をＢ+とし、負極性用のソースフォロワ・バッファ内の定電流負荷トランジスタＱ１０のゲート配線をＢ-とし、それぞれのゲート配線を分ける。これにより、スイッチング用トランジスタＱ５及びＱ６のうちオンとされて読み出しを行っている側のソースフォロワ・バッファのみ電流を流し、他方のソースフォロを・バッファには電流を流さないように制御することができるため、消費電流を削減することができる。
【選択図】図１

Description

本発明は液晶表示装置及びその駆動方法に係り、特に各画素において正極性映像信号と負極性映像信号とを２つの保持容量に別々にサンプリング保持した後、それらの保持電圧を交互に画素電極に印加して液晶表示素子を交流駆動する液晶表示装置及びその駆動方法に関する。

近年、プロジェクタ装置やプロジェクションテレビには画像を投影するための中心部品としてＬＣＯＳ（Liquid Crystal on Silicon）型の液晶表示装置が多く用いられている。このＬＣＯＳ型の液晶表示装置として、本出願人は先に、２本のデータ線（列信号線）を一組とする複数組のデータ線と、複数本のゲート線（行走査線）との各交差部にそれぞれ画素をマトリクス状に配置し、それらの各画素において正極性映像信号と負極性映像信号とを２つの保持容量に別々にサンプリング保持した後、それらの保持電圧を交互に画素電極に印加して液晶表示素子を交流駆動する液晶表示装置を提案した（例えば、特許文献１参照）。

図４は、この液晶表示装置の一画素の一例の等価回路図を示す。同図において、一つの画素は、正極性の映像信号及び負極性の映像信号を書き込むための画素選択トランジスタＱ１及びＱ２と、各々の極性の映像信号電圧を並列的に保持する独立した２つの保持容量Ｃs1及びＣs2と、トランジスタＱ３〜Ｑ８と、液晶表示素子ＬＣとからなる。液晶表示素子ＬＣは、互いに対向して配置された画素電極ＰＥと共通電極ＣＥとの間に液晶層（表示体）ＬＣＭが挟持された周知の構造である。

また、画素選択トランジスタＱ１及びＱ２とスイッチングトランジスタＱ５及びＱ６とは、ＮチャンネルＭＯＳ型電界効果トランジスタ（以下、ＮＭＯＳトランジスタという）であり、トランジスタＱ３、Ｑ４、Ｑ７及びＱ８は、ＰチャンネルＭＯＳ型電界効果トランジスタ（以下、ＰＭＯＳトランジスタという）であるものとする。トランジスタＱ３とＱ７、及びトランジスタＱ４とＱ８は、それぞれ所謂ソースフォロワ・バッファであり、トランジスタＱ３、Ｑ４がソースフォロワトランジスタ、トランジスタＱ７、Ｑ８が定電流源負荷として機能するトランジスタである。ＭＯＳトランジスタのソースフォロワ・バッファの入力抵抗はほぼ無限大で、保持容量Ｃs1及びＣs2の蓄積電荷はリークすることなく、１垂直走査期間後に信号が新たに書き込まれるまで保持される。

また、画素部データ線は、各画素について正極性用データ線Ｄi+、負極性用データ線Ｄi-の２本一組で構成され、図示しないデータ線駆動回路でサンプリングされた互いに極性の異なる映像信号が供給される。画素選択トランジスタＱ１、Ｑ２の各ドレイン端子は各々正極性用データ線Ｄｉ+、負極性用データ線Ｄｉ-に接続され、各ゲート端子は同一行について行走査線（ゲート線）Ｇjに接続されている。また、配線ＢがトランジスタＱ７及びＱ８の各ゲートに接続されている。また、配線Ｓ+、Ｓ-はゲート制御信号用の配線で、それぞれトランジスタＱ５、Ｑ６のゲートに別々に接続されている。更に、行走査線Ｇjが同じ行の複数の画素のトランジスタＱ１及びＱ２にそれぞれ共通接続されている。

次に、この画素の交流駆動制御の概要について図５のタイミングチャートと共に説明する。図５（Ａ）は、垂直同期信号ＶＤを示し、図５（Ｂ）は、図４の画素におけるトランジスタＱ７及びＱ８のゲートに印加される配線Ｂの負荷特性制御信号を示す。また、図５（Ｃ）は、上記画素における正極性側駆動電圧を転送するスイッチングトランジスタＱ５のゲートに印加される配線Ｓ+のゲート制御信号、同図（Ｄ）は、上記画素における負極性側駆動電圧を転送するスイッチングトランジスタＱ６のゲートに印加される配線Ｓ-のゲート制御信号の各信号波形を示す。

図４において、図５（Ｃ）に示す配線Ｓ+のゲート制御信号がハイレベルの期間、正極性側スイッチングトランジスタＱ５がオンとなり、この期間に配線Ｂに供給される負荷特性制御信号を図５（Ｂ）に示すようにローレベルとすると、ソースフォロワ・バッファがアクティブとなり、画素電極ＰＥノードが正極性の映像信号レベルに充電される。画素電極ＰＥの電位が完全に充電された状態となった時点で、配線Ｂの負荷特性制御信号をハイレベルとし、かつ、そのとき配線Ｓ+のゲート制御信号をローレベルに切り替えると、画素電極ＰＥはフローティングとなり、液晶容量に正極性駆動電圧が保持される。

一方、図５（Ｄ）に示す配線Ｓ-のゲート制御信号がハイレベルの期間、負極性側スイッチングトランジスタＱ６がオンとなり、この期間に配線Ｂに供給される負荷特性制御信号を同図（Ｂ）に示すようにローレベルとすると、ソースフォロワ・バッファがアクティブとなり、画素電極ＰＥノードが負極性の映像信号レベルに充電される。画素電極ＰＥの電位が完全に充電された状態となった時点で、配線Ｂの負荷特性制御信号をハイレベルとし、かつ、そのとき配線Ｓ-のゲート制御信号をローレベルに切り替えると、画素電極ＰＥはフローティングとなり、液晶容量に負極性駆動電圧が保持される。

以下、上記のスイッチングトランジスタＱ５及びＱ６を交互にオンとするスイッチングに同期して、配線Ｂの負荷特性制御信号によりトランジスタＱ７及びＱ８を間欠的にアクティブとする動作を繰り返すことで、液晶表示素子ＬＣの画素電極ＰＥには正極性と負極性の各映像信号で交流化された駆動電圧ＶＰＥが図５（Ｅ）に示すように印加される。図４に示す画素は保持電荷を直接画素電極ＰＥに転送するのではなく、ソースフォロワ・バッファを介して電圧を供給する構成のため、正負極性での繰り返し充放電を行っても電荷の中和の問題はなく、電圧レベルの減衰がない駆動が実現できる。

また、図５（Ｆ）に示すＶcomは、液晶表示装置の対向基板に形成した共通電極ＣＥに印加する電圧を表している。液晶層ＬＣＭの実質的な交流駆動電圧は、この共通電極ＣＥの印加電圧Ｖcomと画素電極ＰＥの印加電圧との差電圧である。図５（Ｆ）に示すように、共通電極ＣＥの印加電圧Ｖcomは、画素電極電位の反転基準レベルＶcとほぼ等しい基準レベルに対して、画素極性切り替えと同期して反転されている。

また、保持容量Ｃs1、Ｃs2にそれぞれサンプリング保持された正極性、負極性の各映像信号電圧は、高入力抵抗のソースフォロワトランジスタＱ３、Ｑ４を介して読み出され、図５（Ｃ）、（Ｄ）に示したように配線Ｓ+、Ｓ-に交互に供給されるゲート制御信号によりオンとされるスイッチングトランジスタＱ５、Ｑ６により交互に選択されて画素電極ＰＥに正極性、負極性に反転する図５（Ｅ）に示した駆動電圧ＶＰＥとして印加される。この図４に示す画素は、１垂直走査期間（１フレーム）に１度、保持容量Ｃs1、Ｃs2に正極性、負極性の各映像信号電圧を書き込んでしまえば、次のフレームの映像信号電圧が保持されるまでの１フレーム期間、何回でも保持容量Ｃs1、Ｃs2から映像信号電圧を読み出し、トランジスタＱ５、Ｑ６を交互に切り替えて液晶表示素子ＬＣを交流駆動できる。従って、図４に示した画素は、映像信号の書き込み周期とは独立に垂直走査周波数の制約のない、高い駆動周波数で液晶表示素子ＬＣを交流駆動することができる。

この交流駆動周波数は、垂直走査周波数によらず、画素回路での反転制御周期で自由に設定することができる。例えば垂直走査周波数が一般的なテレビ映像信号で用いられる６０Ｈｚで、フルハイビジョンの垂直周期走査線数１１２５ラインで構成されているとする。画素回路の極性切り替えを１５ライン期間程度の周期で行うとすれば、液晶表示素子の交流駆動周波数は２.２５ｋＨz（＝６０（Hz）×１１２５÷（１５×２））となり、従来の液晶表示装置と比較して液晶駆動周波数を飛躍的に高めることができる。それにより、液晶表示素子の交流駆動周波数が低周波数の場合に比べて、焼き付きを防止でき、また信頼性・安定性やシミなどの表示品位低下などを大幅に改善することが可能となる。

なお、ソースフォロワ・バッファの定電流負荷トランジスタＱ７及びＱ８は液晶表示装置での消費電流を考慮して、常時アクティブにせず、スイッチングトランジスタＱ５及びＱ６の導通期間の内の限られた期間でのみアクティブになるように制御を行う。例えば、１画素回路あたりの定常的なソースフォロワ回路電流が１μＡの微少電流であったとしても、液晶表示装置の全画素が定常的に電流を消費する条件では多大な消費電流となってしまう、という問題があり、例えばフルハイビジョン２００万画素の液晶表示装置では、消費電流が２Ａにも達する見積もりとなる。

そのため、図４に示す画素では定電流負荷トランジスタＱ７及びＱ８のゲートバイアスとなる負荷特性制御信号Ｂのローレベル期間を画素電圧極性切り替えの遷移期間のみに制限し、画素電極電圧ＶＰＥが目標レベルまで充放電された直後には即座にハイレベルとしてソースフォロワ・バッファの電流を停止させる。従って、全画素にバッファを備えた構成でありながら、実質的な消費電流を小さく抑えることが可能である。

特開２００９−２２３２８９号公報

上記の液晶表示装置は、図４に示すように、定電流負荷トランジスタＱ７及びＱ８の各ゲートが同一行画素について行方向に配線Ｂとして共通配線されているため、負荷特性制御信号によりＰＭＯＳトランジスタＱ３及びＱ７と、ＰＭＯＳトランジスタＱ４及びＱ８の２系統のソースフォロワ・バッファを同時にオンすることになる。

しかしながら、液晶表示素子ＬＣの画素電極ＰＥにスイッチして印加する信号は、常に１系統のソースフォロワ・バッファを通して印加すればよいため、スイッチングトランジスタＱ５をオンにして画素電極ＰＥに正極性信号を印加している期間は、ＰＭＯＳトランジスタＱ４及びＱ８からなるソースフォロワ・バッファに流している電流はただ捨てていることになり、信号は利用されていない。他方、スイッチングトランジスタＱ６をオンにして画素電極ＰＥに負極性信号を印加しているときは、ＰＭＯＳトランジスタＱ３及びＱ７からなるソースフォロワ・バッファに流している電流はただ捨てていることになり、信号は利用されていない。そのため２倍の電流を流していることになる。従って、特許文献１記載の液晶表示装置に対して消費電流のさらなる削減が望まれている。

なお、単に消費電流を削減するためであれば、例えば図６に示すように定電流負荷トランジスタを２つのソースフォロワトランジスタに共通の１系統にし、ソースフォロワトランジスタと定電流負荷トランジスタとの間に直列にスイッチを挿入すればよい。この方法では、画素電極ＰＥに正極性信号を印加している期間はＰＭＯＳトランジスタTr５とTr７からなるソースフォロワ・バッファをオンにし、画素電極ＰＥに負極性信号を印加している期間はＰＭＯＳトランジスタTr６とTr７からなるソースフォロワ・バッファをオンにする。このため、電流は常に１系統しか流さず、低消費電力化を図ることが出来る。

しかしながら、この方法では、Tr７とTr５、Tr７とTr６はＶddとＶss間で直列に接続されているため、決められた期間に同時にアクティブ、オフの制御を行う必要があり、スイッチを切るタイミングなど細かい制約が発生し、トランジスタの閾値電圧のばらつきが増加するなどの問題がある。

本発明は以上の点に鑑みなされたもので、正極性映像信号と負極性映像信号とを２つの保持容量に別々にサンプリング保持する画素の消費電流をより一層削減し得る液晶表示装置及びその駆動方法を提供することを目的とする。

上記目的を達成するため、本発明の液晶表示装置は、２本のデータ線を一組とする複数組のデータ線と複数本の行走査線とがそれぞれ交差する交差部に設けられた複数の画素のそれぞれが、対向する画素電極と共通電極との間に液晶層が挟持された表示素子と、一組の２本のデータ線のうち一方のデータ線を介して供給される正極性映像信号をサンプリングして一定期間第１の保持容量に保持する第１のサンプリング及び保持手段と、一組の２本のデータ線のうち他方のデータ線を介して供給される、正極性映像信号とは逆極性の負極性映像信号をサンプリングして一定期間第２の保持容量に保持する第２のサンプリング及び保持手段と、第１のソースフォロワトランジスタとその第１のソースフォロワトランジスタのソースにドレインが接続された第１の定電流負荷トランジスタとからなり、第１の保持容量に保持された正極性映像信号電圧を転送する第１のソースフォロワ・バッファと、第２のソースフォロワトランジスタとその第２のソースフォロワトランジスタのソースにドレインが接続された第２の定電流負荷トランジスタとからなり、第２の保持容量に保持された負極性映像信号電圧を転送する第２のソースフォロワ・バッファと、第１のソースフォロワ・バッファを通して入力される正極性映像信号電圧と、第２のソースフォロワ・バッファを通して入力される負極性映像信号電圧とを、垂直走査周期より短い所定の周期で切り替えて画素電極に交互に印加するスイッチング手段と、スイッチング手段により第１のソースフォロワ・バッファを通して正極性映像信号電圧が画素電極に印加される期間のみ第１の定電流負荷トランジスタをオンとして第１のソースフォロワ・バッファをアクティブとし、それ以外の期間は第１の定電流負荷トランジスタをオフとする第１の定電流負荷トランジスタ制御手段と、スイッチング手段により第２のソースフォロワ・バッファを通して負極性映像信号電圧が画素電極に印加される期間のみ第２の定電流負荷トランジスタをオンとして第２のソースフォロワ・バッファをアクティブとし、それ以外の期間は第２の定電流負荷トランジスタをオフとする第２の定電流負荷トランジスタ制御手段とを有することを特徴とする。

また、上記の目的を達成するため、本発明の液晶表示装置の駆動方法は、２本のデータ線を一組とする複数組のデータ線と複数本の行走査線とがそれぞれ交差する交差部に設けられ、対向する画素電極と共通電極との間に液晶層が挟持された表示素子を含む複数の画素に対して、一組の２本のデータ線のうち一方のデータ線を介して供給される正極性映像信号をサンプリングして一定期間第１の保持容量に保持すると同時に、一組の２本のデータ線のうち他方のデータ線を介して供給される、正極性映像信号とは逆極性の負極性映像信号をサンプリングして一定期間第２の保持容量に保持するサンプリング及び保持ステップと、第１のソースフォロワトランジスタとその第１のソースフォロワトランジスタのソースにドレインが接続された第１の定電流負荷トランジスタとからなる第１のソースフォロワ・バッファを通して入力される第１の保持容量に保持された正極性映像信号電圧と、第２のソースフォロワトランジスタとその第２のソースフォロワトランジスタのソースにドレインが接続された第２の定電流負荷トランジスタとからなる第２のソースフォロワ・バッファを通して入力される第２の保持容量に保持された負極性映像信号電圧とを、垂直走査周期より短い所定の周期で切り替えて画素電極に交互に印加するスイッチングステップと、スイッチングステップにより第１のソースフォロワ・バッファを通して正極性映像信号電圧が画素電極に印加される期間のみ第１の定電流負荷トランジスタをオンとして第１のソースフォロワ・バッファをアクティブとし、それ以外の期間は第１の定電流負荷トランジスタをオフとする第１の定電流負荷トランジスタ制御ステップと、スイッチングステップにより第２のソースフォロワ・バッファを通して負極性映像信号電圧が画素電極に印加される期間のみ第２の定電流負荷トランジスタをオンとして第２のソースフォロワ・バッファをアクティブとし、それ以外の期間は第２の定電流負荷トランジスタをオフとする第２の定電流負荷トランジスタ制御ステップとを含むことを特徴とする。

本発明によれば、スイッチングトランジスタを通して画素電極へ映像信号電圧を転送する２つのソースフォロワ・バッファのうち読み出しを行っている側のソースフォロワ・バッファのみ電流を流し、他方のソースフォロワ・バッファには電流を流さないように制御するようにしたため、消費電流を削減することができる。

本発明の液晶表示装置の一実施の形態の画素等価回路図である。 図１の動作説明用タイミングチャートである。 正極性映像信号と負極性映像信号との関係を示す図である。 従来の液晶表示装置の一画素の一例の等価回路図である。 図４の動作説明用タイミングチャートである。 従来の液晶表示装置の一画素の他の例の等価回路図である。

以下、本発明の実施の形態について図面を参照して説明する。

図１は、本発明になる液晶表示装置の一実施の形態の画素等価回路図を示す。同図中、図４と同一構成部分には同一符号を付してある。本実施の形態の液晶表示装置は、特許文献１記載の液晶表示装置と同様に、２本のデータ線（列信号線）を一組とする複数組のデータ線と、複数本のゲート線（行走査線）との各交差部にそれぞれ画素をマトリクス状に配置し、それらの各画素において正極性映像信号と負極性映像信号とを２つの保持容量に別々にサンプリング保持した後、それらの保持電圧を交互に画素電極に印加して液晶表示素子を交流駆動する液晶表示装置であるが、特許文献１記載の液晶表示装置と比較して画素の構成が異なり、図１に示す等価回路で表わされる構成とされている。

すなわち、図１に示す画素１０はｊ行ｉ列目の画素で、ｉ列目の一組２本のデータ線（列信号線）Ｄi+及びＤi-と、ｊ行目のゲート線（行走査線）Ｇjとの交差部に設けられており、更に２本一組のゲート制御信号用配線Ｓ+及びＳ-と、２本一組の負荷特性制御信号用配線Ｂ+及びＢ-とに接続されており、負荷特性制御信号用配線がＢ+及びＢ-の２本一組である点に特徴がある。

図１において、画素選択用ＮＭＯＳトランジスタＱ１、Ｑ２は各ドレイン端子が各々正極性用データ線Ｄｉ+、負極性用データ線Ｄｉ-に接続され、各ゲート端子が同一行について行走査線（ゲート線）Ｇjに接続されている。また、ＮＭＯＳトランジスタＱ１、Ｑ２の各ソース端子は、各々正極性用保持容量Ｃs1、負極性用保持容量Ｃs2の各一端とソースフォロワ用ＰＭＯＳトランジスタＱ３、Ｑ４の各ゲート端子との接続点に接続されている。

ＰＭＯＳトランジスタＱ３、Ｑ４の各ソース端子には、ＰＭＯＳトランジスタＱ９、Ｑ１０の各ドレイン端子と、スイッチング用ＮＭＯＳトランジスタＱ５、Ｑ６の各ドレイン端子との接続点に接続されている。ＰＭＯＳトランジスタＱ９は、ソースフォロワ用ＰＭＯＳトランジスタＱ３と共に構成する正極性用のソースフォロワ・バッファの定電流負荷トランジスタであり、そのソース端子には電位ＶSSＶｄｄが印加される。同様に、ＰＭＯＳトランジスタＱ１０は、ソースフォロワ用ＰＭＯＳトランジスタＱ４と共に構成する負極性用のソースフォロワ・バッファの定電流負荷トランジスタであり、そのソース端子には電位ＶSSＶｄｄが印加される。

スイッチング用ＮＭＯＳトランジスタＱ５及びＱ６の各ソース端子は、液晶表示素子ＬＣの画素電極ＰＥに共通に接続されている。また、正極性用ゲート制御信号用配線Ｓ+はスイッチング用ＮＭＯＳトランジスタＱ５のゲート端子に接続され、負極性用ゲート制御信号用配線Ｓ-はスイッチング用ＮＭＯＳトランジスタＱ６のゲート端子に接続されている。更に、正極性用負荷特性制御信号用配線Ｂ+はＰＭＯＳトランジスタＱ９のゲート端子に接続され、負極性用負荷特性制御信号用配線Ｂ-はＰＭＯＳトランジスタＱ１０のゲート端子に接続されている。

本実施の形態では、正極性用のソースフォロワ・バッファ内の定電流負荷トランジスタＱ９のゲート配線をＢ+とし、負極性用のソースフォロワ・バッファ内の定電流負荷トランジスタＱ１０のゲート配線をＢ-とし、それぞれのゲート配線を分けている。これにより、配線数は増加するが、スイッチング用トランジスタＱ５及びＱ６のうちオンとされて読み出しを行っている側のソースフォロワ・バッファのみ電流を流し、他方のソースフォロワ・バッファには電流を流さないように制御することができるため、消費電流を従来と比較して１／２に削減することができる。

具体的には、トランジスタＱ５をオンして、トランジスタＱ３及びＱ９からなるソースフォロワ・バッファに電流を流して信号を読み出しているときは、トランジスタＱ４及びＱ１０をオフにして電流を流さないようにする。一方、トランジスタＱ６をオンして、トランジスタＱ４及びＱ１０からなるソースフォロワ・バッファに電流を流して信号を読み出しているときは、トランジスタＱ３及びＱ９をオフにして電流を流さないようにする。

次に、この画素の交流駆動制御の概要について図２のタイミングチャートと共に説明する。図２（Ａ）は、垂直同期信号ＶＤを示し、図２（Ｂ）、（Ｃ）は、図１の画素１０におけるＰＭＯＳトランジスタＱ９、Ｑ１０の各ゲート端子に配線Ｂ+、Ｂ-を介して印加される正極性用負荷特性制御信号、負極性用負荷特性制御信号を示す。また、図２（Ｄ）は、正極性側駆動電圧を転送するスイッチング用ＮＭＯＳトランジスタＱ５のゲートに印加される配線Ｓ+のゲート制御信号、同図（Ｅ）は、負極性側駆動電圧を転送するスイッチング用ＮＭＯＳトランジスタＱ６のゲートに印加される配線Ｓ-のゲート制御信号の各信号波形を示す。

図１において、行走査線Ｇjを介して画素１０に供給される１垂直走査期間周期の行選択信号が所定期間ハイレベルになると、その所定期間ＮＭＯＳトランジスタＱ１及びＱ２がそれぞれ同時にオンとされる。このときは配線Ｂ+とＢ-の負荷特性制御信号はハイレベルである。これにより、正極性用データ線Ｄi+を介して入力される正極性映像信号がＮＭＯＳトランジスタＱ１によりサンプリングされて保持容量Ｃs1に保持される。これと並行して、上記正極性映像信号とは同じ映像情報を有するが逆極性である負極性映像信号が負極性用データ線Ｄi-を介して入力され、ＮＭＯＳトランジスタＱ２によりサンプリングされて保持容量Ｃs2に保持される。

図３は、正極性用データ線Ｄi+を介して入力され画素に書込まれる正極性映像信号ａと、負極性用データ線Ｄi-を介して入力され画素に書き込まれる負極性映像信号ｂの黒レベルから白レベルまでの関係を示す。正極性映像信号ａは、レベルが最小のとき最小階調の黒レベル、レベルが最大のとき最大階調の白レベルであるのに対し、負極性映像信号ｂは、レベルが最小のとき最大階調の白レベル、レベルが最大のとき最小階調の黒レベルである。正極性映像信号ａと負極性映像信号ｂとは逆極性で、その反転中心はｃで示される。

続いて、行選択信号がローレベルとなり、その間以下の動作が行われる。まず、配線Ｓ+の正極性用ゲート制御信号が図２（Ｄ）に示すようにハイレベルとなると、そのハイレベル期間、ＮＭＯＳトランジスタＱ５がオンとなる。また、この正極性用ゲート制御信号のハイレベル期間に、配線Ｂ+を介して供給される正極性用負荷特性制御信号が図２（Ｂ）に示すようにローレベルとされ、これによりトランジスタＱ３及びＱ９からなる正極性用ソースフォロワ・バッファがアクティブとなる。その結果、保持容量Ｃs1に保持されている正極性映像信号電圧が、アクティブとなっている正極性用ソースフォロワ・バッファ及びオンとされているＮＭＯＳトランジスタＱ５をそれぞれ通して画素電極ＰＥに印加され画素電極ＰＥを正極性映像信号レベルに充電する。

画素電極ＰＥの電位が完全に充電された状態となった時点で、配線Ｂ+を介して供給される正極性用負荷特性制御信号が図２（Ｂ）に示すようにハイレベルとなり、かつ、そのとき配線Ｓ+を介して供給される正極性用ゲート制御信号が図２（Ｄ）に示すようにローレベルに切り替えられ、その結果画素電極ＰＥはフローティングとなり、液晶容量に正極性駆動電圧が保持される。このとき、配線Ｂ-を介して供給される負極性用負荷特性制御信号は図２（Ｃ）に示すようにハイレベルのままであり、トランジスタＱ４及びＱ１０側のソースフォロワ・バッファには電流は流さない。

続いて、配線Ｓ-の負極性用ゲート制御信号が図２（Ｅ）に示すようにハイレベルとなると、そのハイレベル期間、ＮＭＯＳトランジスタＱ６がオンとなる。また、この負極性用ゲート制御信号のハイレベル期間に、配線Ｂ-を介して供給される負極性用負荷特性制御信号が図２（Ｃ）に示すようにローレベルとされ、これによりトランジスタＱ４及びＱ１０からなる負極性用ソースフォロワ・バッファがアクティブとなる。その結果、保持容量Ｃs2に保持されている負極性映像信号電圧が、アクティブとなっている負極性用ソースフォロワ・バッファ及びオンとされているＮＭＯＳトランジスタＱ６をそれぞれ通して画素電極ＰＥに印加され画素電極ＰＥを負極性映像信号レベルに充電する。

画素電極ＰＥの電位が完全に充電された状態となった時点で、配線Ｂ-を介して供給される負極性用負荷特性制御信号が図２（Ｃ）に示すようにハイレベルとなり、かつ、そのとき配線Ｓ-を介して供給される負極性用ゲート制御信号が図２（Ｅ）に示すようにローレベルに切り替えられ、その結果画素電極ＰＥはフローティングとなり、液晶容量に負極性駆動電圧が保持される。このとき、配線Ｂ+を介して供給される正極性用負荷特性制御信号は図２（Ｂ）に示すようにハイレベルのままであり、トランジスタＱ３及びＱ９側のソースフォロワ・バッファには電流は流さない。

以下、上記のスイッチング用ＮＭＯＳトランジスタＱ５及びＱ６を垂直走査周期より短い所定の周期で交互にオンとするスイッチングに同期して、配線Ｂ+、Ｂ-の負荷特性制御信号によりトランジスタＱ９及びＱ１０を交互に、かつ、間欠的にアクティブとする動作を繰り返すことで、液晶表示素子ＬＣの画素電極ＰＥには正極性と負極性の各映像信号で交流化された駆動電圧ＶＰＥが図２（Ｆ）に示すように印加される。

一方、液晶表示素子ＬＣの共通電極ＣＥには、図２（Ｇ）に示すように、画素電極電位の反転基準レベルＶcとほぼ等しい基準レベルに対して、画素極性切り替えと同期して反転する共通電圧Ｖcomが印加されている。これにより、共通電極ＣＥの印加電圧Ｖcomと画素電極ＰＥの印加電圧との電位差の絶対値が常に同一となり、液晶層ＬＣＭには図２（Ｈ）に示すような直流成分のない交流電圧ＶＬＣが印加される。このように、図１に示す画素１０では、共通電極ＣＥの印加電圧を画素電極ＰＥと逆相で切り替えることによって、画素電極ＰＥ側に供給する電圧の振幅を小さくすることができるため、駆動回路側のトランジスタ耐圧や消費電力を低減できる。

本実施の形態も特許文献１記載の液晶表示装置と同様に、保持電荷を直接画素電極に転送するのではなく、ソースフォロワ・バッファを介して電圧を転送する構成のため、正負極性での繰り返し充放電を行っても電荷の中和の問題はなく、電圧レベルの減衰がない駆動が実現できる。更に、本実施の形態によれば、正極性用ソースフォロワ・バッファ及び負極性用ソースフォロワ・バッファのうち、読み出しを行っている側のソースフォロワ・バッファのみ電流を流し、他方のソースフォロワ・バッファには電流を流さないように制御するようにしたため、消費電流を特許文献１記載の液晶表示装置と比較して１／２に削減することができる。

なお、本発明は以上の実施の形態に限定されるものではなく、例えば画素内の各トランジスタのチャネルを実施の形態と逆チャネル（つまり、Ｐチャネルの場合はＮチャネル、Ｎチャネルの場合はＰチャネル）としてもよい。この場合、例えば電源配線であるＶdd配線はＧＮＤ配線となるようにする。

１０ 画素
Ｄi+、Ｄi- データ線（列信号線）
Ｇj 行走査線（ゲート線）
Ｓ+ 正極性ゲート制御信号用配線
Ｓ- 負極性ゲート制御信号用配線
Ｂ+ 正極性負荷特性制御信号用配線
Ｂ- 負極性負荷特性制御信号用配線
Ｑ１、Ｑ２ 画素選択用ＮＭＯＳトランジスタ
Ｑ３、Ｑ４ ソースフォロワ用ＰＭＯＳトランジスタ
Ｑ５、Ｑ６ スイッチング用ＮＭＯＳトランジスタ
Ｑ９、Ｑ１０ 定電流負荷用ＰＭＯＳトランジスタ
Ｃs1、Ｃs2 保持容量
ＬＣ 液晶表示素子
ＰＥ 画素電極
ＣＥ 共通電極
ＬＣＭ 表示体（液晶層）

Claims (2)

1. ２本のデータ線を一組とする複数組のデータ線と複数本の行走査線とがそれぞれ交差する交差部に設けられた複数の画素のそれぞれが、
   対向する画素電極と共通電極との間に液晶層が挟持された表示素子と、
   一組の前記２本のデータ線のうち一方のデータ線を介して供給される正極性映像信号をサンプリングして一定期間第１の保持容量に保持する第１のサンプリング及び保持手段と、
   一組の前記２本のデータ線のうち他方のデータ線を介して供給される、前記正極性映像信号とは逆極性の負極性映像信号をサンプリングして一定期間第２の保持容量に保持する第２のサンプリング及び保持手段と、
   第１のソースフォロワトランジスタと、その第１のソースフォロワトランジスタのソースにドレインが接続された第１の定電流負荷トランジスタとからなり、前記第１の保持容量に保持された正極性映像信号電圧を転送する第１のソースフォロワ・バッファと、
   第２のソースフォロワトランジスタと、その第２のソースフォロワトランジスタのソースにドレインが接続された第２の定電流負荷トランジスタとからなり、前記第２の保持容量に保持された負極性映像信号電圧を転送する第２のソースフォロワ・バッファと、
   前記第１のソースフォロワ・バッファを通して入力される前記正極性映像信号電圧と、前記第２のソースフォロワ・バッファを通して入力される前記負極性映像信号電圧とを、垂直走査周期より短い所定の周期で切り替えて前記画素電極に交互に印加するスイッチング手段と、
   前記スイッチング手段により前記第１のソースフォロワ・バッファを通して前記正極性映像信号電圧が前記画素電極に印加される期間のみ前記第１の定電流負荷トランジスタをオンとして前記第１のソースフォロワ・バッファをアクティブとし、それ以外の期間は前記第１の定電流負荷トランジスタをオフとする第１の定電流負荷トランジスタ制御手段と、
   前記スイッチング手段により前記第２のソースフォロワ・バッファを通して前記負極性映像信号電圧が前記画素電極に印加される期間のみ前記第２の定電流負荷トランジスタをオンとして前記第２のソースフォロワ・バッファをアクティブとし、それ以外の期間は前記第２の定電流負荷トランジスタをオフとする第２の定電流負荷トランジスタ制御手段と
   を有することを特徴とする液晶表示装置。
2. ２本のデータ線を一組とする複数組のデータ線と複数本の行走査線とがそれぞれ交差する交差部に設けられ、対向する画素電極と共通電極との間に液晶層が挟持された表示素子を含む複数の画素に対して、
   一組の前記２本のデータ線のうち一方のデータ線を介して供給される正極性映像信号をサンプリングして一定期間第１の保持容量に保持すると同時に、一組の前記２本のデータ線のうち他方のデータ線を介して供給される、前記正極性映像信号とは逆極性の負極性映像信号をサンプリングして一定期間第２の保持容量に保持するサンプリング及び保持ステップと、
   第１のソースフォロワトランジスタと、その第１のソースフォロワトランジスタのソースにドレインが接続された第１の定電流負荷トランジスタとからなる第１のソースフォロワ・バッファを通して入力される前記第１の保持容量に保持された正極性映像信号電圧と、第２のソースフォロワトランジスタと、その第２のソースフォロワトランジスタのソースにドレインが接続された第２の定電流負荷トランジスタとからなる第２のソースフォロワ・バッファを通して入力される前記第２の保持容量に保持された負極性映像信号電圧とを、垂直走査周期より短い所定の周期で切り替えて前記画素電極に交互に印加するスイッチングステップと、
   前記スイッチングステップにより前記第１のソースフォロワ・バッファを通して前記正極性映像信号電圧が前記画素電極に印加される期間のみ前記第１の定電流負荷トランジスタをオンとして前記第１のソースフォロワ・バッファをアクティブとし、それ以外の期間は前記第１の定電流負荷トランジスタをオフとする第１の定電流負荷トランジスタ制御ステップと、
   前記スイッチングステップにより前記第２のソースフォロワ・バッファを通して前記負極性映像信号電圧が前記画素電極に印加される期間のみ前記第２の定電流負荷トランジスタをオンとして前記第２のソースフォロワ・バッファをアクティブとし、それ以外の期間は前記第２の定電流負荷トランジスタをオフとする第２の定電流負荷トランジスタ制御ステップと
   を含むことを特徴とする液晶表示装置の駆動方法。

Images