JP5691776B2 - 液晶表示装置及びその駆動方法 - Google Patents
液晶表示装置及びその駆動方法 Download PDFInfo
- Publication number
- JP5691776B2 JP5691776B2 JP2011090110A JP2011090110A JP5691776B2 JP 5691776 B2 JP5691776 B2 JP 5691776B2 JP 2011090110 A JP2011090110 A JP 2011090110A JP 2011090110 A JP2011090110 A JP 2011090110A JP 5691776 B2 JP5691776 B2 JP 5691776B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- wiring
- source follower
- gate
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
対向する画素電極と共通電極との間に液晶層が挟持された表示素子と、一組の2本のデータ線のうち一方のデータ線を介して供給される正極性映像信号をサンプリングして一定期間第1の保持容量に保持する第1のサンプリング及び保持手段と、一組の2本のデータ線のうち他方のデータ線を介して供給される、正極性映像信号とは逆極性の負極性映像信号をサンプリングして一定期間第2の保持容量に保持する第2のサンプリング及び保持手段と、第1のソースフォロワトランジスタと、その第1のソースフォロワトランジスタのソースにドレインが接続された第1の定電流負荷トランジスタとからなり、第1の定電流負荷トランジスタのゲートに接続された第1の配線を介して第1の負荷特性制御信号が入力されるときに動作する第1のソースフォロワ・バッファと、第2のソースフォロワトランジスタと、その第2のソースフォロワトランジスタのソースにドレインが接続された第2の定電流負荷トランジスタとからなり、第2の定電流負荷トランジスタのゲートに接続された第2の配線を介して第2の負荷特性制御信号が入力されるときに動作する第2のソースフォロワ・バッファと、動作時の第1のソースフォロワ・バッファを通して入力される第1の保持容量に保持された正極性映像信号に対応する正極性信号電圧と、動作時の第2のソースフォロワ・バッファを通して入力される第2の保持容量に保持された負極性映像信号に対応する負極性信号電圧とを、垂直走査周期より短い所定の周期で切り替えて画素電極に交互に印加するスイッチング手段と、を備え、
スイッチング手段により正極性信号電圧が画素電極に印加されるときは、第1の配線と所定のノードとを導通状態とし、スイッチング手段により負極性信号電圧が画素電極に印加されるときは、第2の配線と所定のノードとを導通状態とするように切り替える配線切替手段と、所定のノードにソースが接続された第1のトランジスタと、所定のノードに一端が接続された抵抗とからなるソースフォロワ回路と、所定のノードにゲートが接続され、配線切替手段により所定のノードと第1の配線とが導通状態にあるときは、第1の定電流負荷トランジスタを電流コピー側トランジスタとしてソースフォロワ回路を通して第1の負荷特性制御信号を供給する第1のカレントミラー回路を構成し、配線切替手段により所定のノードと第2の配線とが導通状態にあるときは、第2の定電流負荷トランジスタを電流コピー側トランジスタとしてソースフォロワ回路を通して第2の負荷特性制御信号を供給する第2のカレントミラー回路を構成する同一のカレントミラー電流参照元の第2のトランジスタと、を有し、第1のトランジスタのゲートは第2のトランジスタのドレインに接続されていることを特徴とする。
一組の2本のデータ線のうち一方のデータ線を介して供給される正極性映像信号をサンプリングして一定期間第1の保持容量に保持すると同時に、一組の2本のデータ線のうち他方のデータ線を介して供給される、正極性映像信号とは逆極性の負極性映像信号をサンプリングして一定期間第2の保持容量に保持するサンプリング及び保持ステップと、第1のソースフォロワトランジスタと、その第1のソースフォロワトランジスタのソースにドレインが接続された第1の定電流負荷トランジスタとからなる第1のソースフォロワ・バッファが、第1の定電流負荷トランジスタのゲートに第1の配線を介して第1の負荷特性制御信号が供給されるときに転送する第1の保持容量に保持された正極性映像信号に対応する正極性信号電圧と、第2のソースフォロワトランジスタと、その第2のソースフォロワトランジスタのソースにドレインが接続された第2の定電流負荷トランジスタとからなる第2のソースフォロワ・バッファが、第2の定電流負荷トランジスタのゲートに第2の配線を介して第2の負荷特性制御信号が供給されるときに転送する第2の保持容量に保持された負極性映像信号に対応する負極性信号電圧とを、垂直走査周期より短い所定の周期で切り替えて画素電極に交互に印加するスイッチングステップと、スイッチングステップにより正極性信号電圧が画素電極に印加されるときは、所定のノードにソースが接続された第1のトランジスタと、所定のノードに一端が接続された抵抗とからなるソースフォロワ回路を通して第1の配線と所定のノードとを導通状態とし、所定のノードにゲートが接続され、第1のトランジスタのゲートにドレインが接続されたカレントミラー電流参照元の第2のトランジスタから第1の定電流負荷トランジスタを電流コピー側トランジスタとして第1の負荷特性制御信号を供給する第1の負荷特性制御信号供給ステップと、スイッチングステップにより負極性信号電圧が画素電極に印加されるときは、ソースフォロワ回路を通して第2の配線と所定のノードとを導通状態とし、カレントミラー電流参照元の第2のトランジスタから第2の定電流負荷トランジスタを電流コピー側トランジスタとして第2の負荷特性制御信号を供給する第2の負荷特性制御信号供給ステップと、を含むことを特徴とする。
図1は、本発明になる液晶表示装置の第1の実施の形態の要部の回路図を示す。同図中、図5と同一構成部分には同一符号を付し、その説明を省略する。
次に、本発明の第2の実施の形態について説明する。図4は、本発明になる液晶表示装置の第2の実施の形態の要部の回路図を示す。同図中、図1と同一構成部分には同一符号を付し、その説明を省略する。
11 1画素回路
12 バイアス電流回路
13、21 負荷特性制御信号生成回路
Di+、Di- データ線(列信号線)
S+ 正極性ゲート制御信号用配線
S- 負極性ゲート制御信号用配線
B+ 正極性負荷特性制御信号用配線
B- 負極性負荷特性制御信号用配線
Tr1、Tr2 画素選択用NMOSトランジスタ
Tr3、Tr4、Tr24 ソースフォロワ用PMOSトランジスタ
Tr5、Tr6 スイッチング用NMOSトランジスタ
Tr7、Tr8 定電流負荷PMOSトランジスタ
Tr10、Tr12、Tr13 NMOSトランジスタ
Tr11、Tr14、Tr20、Tr21、Tr22、Tr24 PMOSトランジスタ
Tr15、Tr23 電流参照元PMOSトランジスタ
Tr16、Tr18 CMOSスイッチ用PMOSトランジスタ
Tr17、Tr19 CMOSスイッチ用NMOSトランジスタ
I1、I2 インバータ
Cs1 正極性用保持容量(第1の保持容量)
Cs2 負極性用保持容量(第2の保持容量)
LC 液晶表示素子
PE 画素電極
CE 共通電極
LCM 表示体(液晶層)
Claims (4)
- 2本のデータ線を一組とする複数組のデータ線と複数本の行走査線とがそれぞれ交差する交差部に設けられた複数の画素のそれぞれが、
対向する画素電極と共通電極との間に液晶層が挟持された表示素子と、
一組の前記2本のデータ線のうち一方のデータ線を介して供給される正極性映像信号をサンプリングして一定期間第1の保持容量に保持する第1のサンプリング及び保持手段と、
一組の前記2本のデータ線のうち他方のデータ線を介して供給される、前記正極性映像信号とは逆極性の負極性映像信号をサンプリングして一定期間第2の保持容量に保持する第2のサンプリング及び保持手段と、
第1のソースフォロワトランジスタと、その第1のソースフォロワトランジスタのソースにドレインが接続された第1の定電流負荷トランジスタとからなり、前記第1の定電流負荷トランジスタのゲートに接続された第1の配線を介して第1の負荷特性制御信号が入力されるときに動作する第1のソースフォロワ・バッファと、
第2のソースフォロワトランジスタと、その第2のソースフォロワトランジスタのソースにドレインが接続された第2の定電流負荷トランジスタとからなり、前記第2の定電流負荷トランジスタのゲートに接続された第2の配線を介して第2の負荷特性制御信号が入力されるときに動作する第2のソースフォロワ・バッファと、
動作時の前記第1のソースフォロワ・バッファを通して入力される前記第1の保持容量に保持された前記正極性映像信号に対応する正極性信号電圧と、動作時の前記第2のソースフォロワ・バッファを通して入力される前記第2の保持容量に保持された前記負極性映像信号に対応する負極性信号電圧とを、垂直走査周期より短い所定の周期で切り替えて前記画素電極に交互に印加するスイッチング手段と、
を備え、
前記スイッチング手段により前記正極性信号電圧が前記画素電極に印加されるときは、前記第1の配線と所定のノードとを導通状態とし、前記スイッチング手段により前記負極性信号電圧が前記画素電極に印加されるときは、前記第2の配線と前記所定のノードとを導通状態とするように切り替える配線切替手段と、
前記所定のノードにソースが接続された第1のトランジスタと、前記所定のノードに一端が接続された抵抗とからなるソースフォロワ回路と、
前記所定のノードにゲートが接続され、前記配線切替手段により前記所定のノードと前記第1の配線とが導通状態にあるときは、前記第1の定電流負荷トランジスタを電流コピー側トランジスタとして前記ソースフォロワ回路を通して前記第1の負荷特性制御信号を供給する第1のカレントミラー回路を構成し、前記配線切替手段により前記所定のノードと前記第2の配線とが導通状態にあるときは、前記第2の定電流負荷トランジスタを電流コピー側トランジスタとして前記ソースフォロワ回路を通して前記第2の負荷特性制御信号を供給する第2のカレントミラー回路を構成する同一のカレントミラー電流参照元の第2のトランジスタと、
を有し、
前記第1のトランジスタのゲートは前記第2のトランジスタのドレインに接続されていることを特徴とする液晶表示装置。 - 前記第1及び第2の配線と、前記配線切替手段と、前記ソースフォロワ回路と、前記カレントミラー電流参照元の第2のトランジスタとは、同一行の複数の前記画素に共通に設けられており、
前記第1の定電流負荷トランジスタのゲート長とゲート幅は、前記第2の定電流負荷トランジスタのゲート長とゲート幅と同じであることを特徴とする請求項1記載の液晶表示装置。 - 2本のデータ線を一組とする複数組のデータ線と複数本の行走査線とがそれぞれ交差する交差部に設けられ、対向する画素電極と共通電極との間に液晶層が挟持された表示素子を含む複数の画素に対して、
一組の前記2本のデータ線のうち一方のデータ線を介して供給される正極性映像信号をサンプリングして一定期間第1の保持容量に保持すると同時に、一組の前記2本のデータ線のうち他方のデータ線を介して供給される、前記正極性映像信号とは逆極性の負極性映像信号をサンプリングして一定期間第2の保持容量に保持するサンプリング及び保持ステップと、
第1のソースフォロワトランジスタと、その第1のソースフォロワトランジスタのソースにドレインが接続された第1の定電流負荷トランジスタとからなる第1のソースフォロワ・バッファが、前記第1の定電流負荷トランジスタのゲートに第1の配線を介して第1の負荷特性制御信号が供給されるときに転送する前記第1の保持容量に保持された前記正極性映像信号に対応する正極性信号電圧と、第2のソースフォロワトランジスタと、その第2のソースフォロワトランジスタのソースにドレインが接続された第2の定電流負荷トランジスタとからなる第2のソースフォロワ・バッファが、前記第2の定電流負荷トランジスタのゲートに第2の配線を介して第2の負荷特性制御信号が供給されるときに転送する前記第2の保持容量に保持された前記負極性映像信号に対応する負極性信号電圧とを、垂直走査周期より短い所定の周期で切り替えて前記画素電極に交互に印加するスイッチングステップと、
前記スイッチングステップにより前記正極性信号電圧が前記画素電極に印加されるときは、所定のノードにソースが接続された第1のトランジスタと、前記所定のノードに一端が接続された抵抗とからなるソースフォロワ回路を通して前記第1の配線と前記所定のノードとを導通状態とし、前記所定のノードにゲートが接続され、前記第1のトランジスタのゲートにドレインが接続されたカレントミラー電流参照元の第2のトランジスタから前記第1の定電流負荷トランジスタを電流コピー側トランジスタとして前記第1の負荷特性制御信号を供給する第1の負荷特性制御信号供給ステップと、
前記スイッチングステップにより前記負極性信号電圧が前記画素電極に印加されるときは、前記ソースフォロワ回路を通して前記第2の配線と前記所定のノードとを導通状態とし、カレントミラー電流参照元の前記第2のトランジスタから前記第2の定電流負荷トランジスタを電流コピー側トランジスタとして前記第2の負荷特性制御信号を供給する第2の負荷特性制御信号供給ステップと、
を含むことを特徴とする液晶表示装置の駆動方法。 - 前記第1及び第2の配線と、前記配線切替手段と、前記ソースフォロワ回路と、前記カレントミラー電流参照元の第2のトランジスタとは、同一行の複数の前記画素に共通に設けられており、
前記第1の定電流負荷トランジスタのゲート長とゲート幅は、前記第2の定電流負荷トランジスタのゲート長とゲート幅と同じであることを特徴とする請求項3記載の液晶表示装置の駆動方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011090110A JP5691776B2 (ja) | 2011-04-14 | 2011-04-14 | 液晶表示装置及びその駆動方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011090110A JP5691776B2 (ja) | 2011-04-14 | 2011-04-14 | 液晶表示装置及びその駆動方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012220928A JP2012220928A (ja) | 2012-11-12 |
JP5691776B2 true JP5691776B2 (ja) | 2015-04-01 |
Family
ID=47272446
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011090110A Active JP5691776B2 (ja) | 2011-04-14 | 2011-04-14 | 液晶表示装置及びその駆動方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5691776B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107943353B (zh) * | 2016-10-13 | 2020-11-27 | 敦泰电子股份有限公司 | 电子装置及其驱动方法 |
CN113096613A (zh) * | 2021-04-09 | 2021-07-09 | 南京芯视元电子有限公司 | 一种模拟像素电路 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61114608A (ja) * | 1984-11-08 | 1986-06-02 | Mitsubishi Electric Corp | 集積化バイアス回路 |
JP2000269426A (ja) * | 1999-03-17 | 2000-09-29 | Toshiba Corp | ミラー回路 |
JP2001024511A (ja) * | 1999-07-05 | 2001-01-26 | Matsushita Electric Ind Co Ltd | 電流加算型d/a変換器 |
EP1356447A4 (en) * | 2000-11-30 | 2008-09-03 | Thomson Licensing | CONTROL UNIT FOR LIQUID CRYSTAL DISPLAYS AND METHOD THEREFOR |
JP4792934B2 (ja) * | 2005-11-17 | 2011-10-12 | ソニー株式会社 | 物理情報取得方法および物理情報取得装置 |
JP5184760B2 (ja) * | 2006-06-05 | 2013-04-17 | ラピスセミコンダクタ株式会社 | 電流駆動回路 |
JP5206397B2 (ja) * | 2008-02-19 | 2013-06-12 | 株式会社Jvcケンウッド | 液晶表示装置及び液晶表示装置の駆動方法 |
TWI391891B (zh) * | 2008-06-06 | 2013-04-01 | Holtek Semiconductor Inc | 顯示器面板驅動器 |
JP5231168B2 (ja) * | 2008-10-29 | 2013-07-10 | オリンパス株式会社 | 固体撮像装置、および、固体撮像方法 |
JP5488445B2 (ja) * | 2010-12-20 | 2014-05-14 | 株式会社Jvcケンウッド | 液晶表示装置 |
-
2011
- 2011-04-14 JP JP2011090110A patent/JP5691776B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2012220928A (ja) | 2012-11-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4584131B2 (ja) | 液晶表示装置及びその駆動回路 | |
JP5549614B2 (ja) | 液晶表示装置 | |
JP4510530B2 (ja) | 液晶表示装置とその駆動方法 | |
JP5312758B2 (ja) | 表示装置 | |
JP3550016B2 (ja) | 液晶表示装置の駆動方法および映像信号電圧の出力方法 | |
US10748465B2 (en) | Gate drive circuit, display device and method for driving gate drive circuit | |
JP2010107732A (ja) | 液晶表示装置 | |
TW559757B (en) | Image display device and display driving method | |
JP4959728B2 (ja) | 表示装置ならびにその駆動回路および駆動方法 | |
JP2011170300A (ja) | 表示装置制御回路 | |
JP2012113072A (ja) | 液晶表示装置及びその駆動方法 | |
JP5691776B2 (ja) | 液晶表示装置及びその駆動方法 | |
KR100761612B1 (ko) | 전기 광학 장치 및 전자 기기 | |
JP5397073B2 (ja) | 液晶表示装置 | |
JP5488445B2 (ja) | 液晶表示装置 | |
JP5782941B2 (ja) | 液晶表示装置 | |
KR102051389B1 (ko) | 액정표시장치 및 이의 구동회로 | |
JP5549602B2 (ja) | 液晶表示装置及びその駆動方法 | |
JP5691758B2 (ja) | 液晶表示装置及びその駆動方法 | |
CN100405452C (zh) | 显示面板驱动电路 | |
JP2005156633A (ja) | 液晶表示装置 | |
JP5640846B2 (ja) | 液晶表示素子及び液晶表示素子の駆動方法 | |
JP2012177822A (ja) | 液晶表示素子及びその駆動方法 | |
US20210295758A1 (en) | Electro-optical device, and electronic apparatus | |
KR101298402B1 (ko) | 액정패널 및 그를 포함하는 액정표시장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131001 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140408 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140520 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140627 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150106 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150119 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5691776 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |