JP4959728B2 - 表示装置ならびにその駆動回路および駆動方法 - Google Patents

Description

本発明は、表示装置に関し、特に、駆動方式にライン反転駆動方式を採用するアクティブマトリクス型の表示装置に関する。

近年、スイッチング素子としてＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：薄膜トランジスタ）を備えるアクティブマトリクス型液晶表示装置が知られている。アクティブマトリクス型液晶表示装置の表示部には、複数本のソースバスライン（映像信号線）と、複数本のゲートバスライン（走査信号線）と、それら複数本のソースバスラインと複数本のゲートバスラインとの交差点にそれぞれ対応して設けられた複数個の画素形成部が含まれている。これらの画素形成部はマトリクス状に配置されて画素アレイを構成している。

図１６は、アクティブマトリクス型液晶表示装置の画素形成部の構成を示す回路図である。図１６に示すように、各画素形成部には、対応する交差点を通過するゲートバスラインＧＬにゲート電極１１が接続されるとともに当該交差点を通過するソースバスラインＳＬにソース電極１２が接続されたＴＦＴ１０と、そのＴＦＴ１０のドレイン電極１３に接続された画素電極１４と、上記複数個の画素形成部に共通的に設けられた共通電極１６および補助容量電極１８と、画素電極１４と共通電極１６とによって形成される液晶容量１５と、画素電極１４と補助容量電極１８とによって形成される補助容量１７とが含まれている。また、液晶容量１５と補助容量１７とによって画素容量Ｃｐが形成されている。そして、各ＴＦＴ１０のゲート電極１１がゲートバスラインＧＬからアクティブな走査信号を受けたときに当該ＴＦＴ１０のソース電極１２がソースバスラインＳＬから受ける映像信号に基づいて、画素容量Ｃｐに画素値を示す電圧が保持される。

ところで、画素電極１４とソースバスラインＳＬとは互いに近接する位置に配置されているので、図１６に示すように、画素電極１４とソースバスラインＳＬとの間には寄生容量１９が存在する。ライン反転駆動方式を採用する表示装置においては、１行毎に共通電極１６の電位に対する画素電極１４の電位の極性が反転するので、全面均一の輝度表示が行われると、１水平走査期間毎に映像信号の電位は変動する。このとき、上記寄生容量１９の影響により、書き込み済みの画素容量Ｃｐに接続された画素電極１４についても電位の変動が生じる。その結果、画面上に縞模様（水平方向のスジ）が視認されることがある。これについて、図１７および図１８を参照しつつ、以下に説明する。なお、以下において、ｋ行目（ｋは「１」、「２」、・・・、あるいは、「偶数」、「奇数」）のゲートバスラインと任意のソースバスラインとの交差点に対応して設けられている画素形成部の構成要素について述べるとき、単に「ｋ行目の（構成要素名など）」（例えば、「奇数行目の画素電極」）という。

図１７は、或るフレーム（「偶数フレーム」とする）における信号波形図であり、図１８は、その次のフレーム（「奇数フレーム」とする）における信号波形図である。なお、時点ｔ５から時点ｔ６までの期間（水平走査期間）に最終行への書き込みが行われ、当該最終行は偶数行であるものと仮定している。また、最終行への書き込みについては、偶数フレームではプラス極性の書き込みが行われ、奇数フレームではマイナス極性への書き込みが行われるものと仮定している。

図１７（Ａ）、（Ｂ）および図１８（Ａ）、（Ｂ）によって、グラウンド電位ＧＮＤに対するソース電極１２の電位（以下、「ソース電位」という。）ＶＳの変動が示されている。また、図１７（Ｃ）、（Ｄ）および図１８（Ｃ）、（Ｄ）によって、共通電極１６の電位（以下、「共通電極電位」という。）ＶＣＯＭに対する偶数行目の画素電極１４の電位（以下、「画素電位」という。）Ｖｅｖｅｎの変動が示されている。さらに、図１７（Ｅ）、（Ｆ）および図１８（Ｅ）、（Ｆ）によって、共通電極１６の電位ＶＣＯＭに対する奇数行目の画素電位Ｖｏｄｄの変動が示されている。なお、各時点における電位の変化の遅延については、説明の便宜上無視している。

まず、偶数フレームに着目する。図１７（Ａ）に示すように、ソース電位ＶＳについては、時点ｔ６までの水平走査期間には高電位と低電位とが交互に現れている。そして、時点ｔ６以降の垂直帰線期間には、ソースバスラインＳＬはハイインピーダンスの状態とされている。時点ｔ１から時点ｔ２までの水平走査期間に或る偶数行目への書き込みが行われると、当該偶数行目の画素電位Ｖｅｖｅｎは、図１７（Ｃ）に示すように変化する。さらに、時点ｔ２から時点ｔ３までの水平走査期間に或る奇数行目への書き込みが行われると、当該奇数行目の画素電位Ｖｏｄｄは、図１７（Ｆ）に示すように変化する。なお、時点ｔ１から時点ｔ２までの水平走査期間における奇数行目の画素電位Ｖｏｄｄは共通電極電位ＶＣＯＭに対してプラス極性側にあるが、説明の便宜上、図示を省略している。

ここで、偶数行目の画素電位Ｖｅｖｅｎの変化に着目すると、書き込みが行われた水平走査期間以降、奇数行目への書き込みが行われる水平走査期間には目標電位よりもΔＶだけ電位が低下し、次の水平走査期間すなわち偶数行目への書き込みが行われる水平走査期間に目標電位まで電位が上昇している。一方、奇数行目の画素電位Ｖｏｄｄの変化に着目すると、書き込みが行われた水平走査期間以降、偶数行目への書き込みが行われる水平走査期間には目標電位よりもΔＶだけ電位が上昇し、次の水平走査期間すなわち奇数行目への書き込みが行われる水平走査期間に目標電位まで電位が低下している。また、最終行への書き込みの終了後の垂直帰線期間には、上述のようにソースバスラインはハイインピーダンスの状態にされている。このため、最終行が偶数行である場合には、垂直帰線期間における偶数行目の画素電位Ｖｅｖｅｎは目標電位で維持されるが、垂直帰線期間における奇数行目の画素電位Ｖｏｄｄは目標電位よりもΔＶだけ高い電位で維持される。これにより、垂直帰線期間において、偶数行目についての液晶への印加電圧Ｖｅは目標電圧で維持され、奇数行目についての液晶への印加電圧Ｖｏは目標電圧よりもΔＶだけ小さい電圧で維持される。なお、最終行が奇数行である場合には、垂直帰線期間において、偶数行目についての液晶への印加電圧は目標電圧よりもΔＶだけ小さい電圧で維持され、奇数行目についての液晶への印加電圧は目標電圧で維持される。

次に、奇数フレームに着目する。図１８（Ａ）〜（Ｆ）に示すように、偶数行目への書き込みの極性および奇数行目への書き込みの極性は、いずれについても、偶数フレームにおける極性とは逆の極性となっている。ところが、この奇数フレームにおいても、垂直帰線期間には、偶数行目についての液晶への印加電圧Ｖｅは目標電圧で維持され、奇数行目についての液晶への印加電圧Ｖｏは目標電圧よりもΔＶだけ小さい電圧で維持されている。

以上のようにして、偶数フレームと奇数フレームの双方のフレームにおいて、垂直帰線期間中、偶数行目についての液晶への印加電圧Ｖｅと奇数行目についての液晶への印加電圧Ｖｏとの間にΔＶの電圧差が生じることになる。その結果、上述のように、画面上に縞模様（水平方向のスジ）が視認される。

これに対し、日本の特開２００１−２０２０６６号公報には、垂直帰線期間中にソースバスラインに映像信号を供給することによって縞模様の発生を抑制する画像表示装置の発明が開示されている。また、日本の特開２００５−６２５３５号公報には、１本のソースバスラインにつき複数の信号線を切り替えて接続する信号線選択回路を備えることにより表示ムラの発生を防止する液晶表示装置の発明が開示されている。
日本の特開２００１−２０２０６６号公報 日本の特開２００５−６２５３５号公報

ところが、上記日本の特開２００１−２０２０６６号公報および日本の特開２００５−６２５３５号公報に開示された発明によると、垂直帰線期間においてもソースバスラインへの映像信号の供給が必要となるので、消費電力が増大している。

そこで本発明は、消費電力を増大させることなく表示ムラ（縞模様）の発生を抑制することのできる表示装置を提供することを目的とする。

本発明の第１の局面は、アクティブマトリクス型の表示装置であって、
表示すべき画像に基づく映像信号を伝達するための複数の映像信号線と、
前記複数の映像信号線と交差する複数の走査信号線と、
前記複数の映像信号線と前記複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置された複数のスイッチ素子と、
前記複数のスイッチ素子にそれぞれ接続された複数の画素電極と、
前記複数の画素電極に共通的に設けられた共通電極と、
前記共通電極の電位に対する前記複数の画素電極の電位の極性が所定数の水平走査期間毎に反転するように前記複数の映像信号線に前記映像信号を印加する映像信号線駆動回路と、
有効映像期間と垂直帰線期間とからなり１フレーム分の画像表示が行われる期間であるフレーム期間のうちの前記垂直帰線期間の開始時点から所定の時間が経過するまでの移行期間に前記複数の映像信号線に印加されるべき映像信号の電位を決定する移行期間映像信号電位決定部と
を備え、
前記共通電極の電位は、前記所定数の水平走査期間毎に高電位と低電位とに交互に設定され、
連続する２フレーム期間である第１のフレーム期間と第２のフレーム期間において、前記第１のフレーム期間における前記移行期間の長さと前記第２のフレーム期間における前記移行期間の長さとが異なる長さに設定され、
前記移行期間映像信号電位決定部は、前記第１のフレーム期間における前記移行期間の終了時点の映像信号の電位と前記第２のフレーム期間における前記移行期間の終了時点の映像信号の電位とがほぼ等しくなるように、前記移行期間に前記複数の映像信号線に印加されるべき映像信号の電位を決定することを特徴とする。

本発明の第２の局面は、本発明の第１の局面において、
連続する２フレーム期間のうちの先行するフレーム期間における前記移行期間の終了時点から後続のフレーム期間における前記有効映像期間の開始時点まで、前記映像信号線駆動回路と前記複数の映像信号線とは互いに電気的に切り離されていることを特徴とする。

本発明の第３の局面は、本発明の第１の局面において、
前記移行期間映像信号電位決定部は、
前記第１のフレーム期間における前記移行期間の開始直後に前記共通電極の電位が高電位に設定されていれば、当該第１のフレーム期間における前記移行期間の終了時点の映像信号の電位が前記有効映像期間中に前記映像信号が取り得る最大の電位と等しくなり、かつ、前記第２のフレーム期間における前記移行期間の終了時点の映像信号の電位が前記有効映像期間中に前記映像信号が取り得る最大の電位と等しくなるように、前記移行期間に前記複数の映像信号線に印加されるべき映像信号の電位を決定し、
前記第１のフレーム期間における前記移行期間の開始直後に前記共通電極の電位が低電位に設定されていれば、当該第１のフレーム期間における前記移行期間の終了時点の映像信号の電位が前記有効映像期間中に前記映像信号が取り得る最小の電位と等しくなり、かつ、前記第２のフレーム期間における前記移行期間の終了時点の映像信号の電位が前記有効映像期間中に前記映像信号が取り得る最小の電位と等しくなるように、前記移行期間に前記複数の映像信号線に印加されるべき映像信号の電位を決定することを特徴とする。

本発明の第４の局面は、本発明の第１の局面において、
前記第１のフレーム期間における前記移行期間の長さは、前記共通電極の電位に対する前記複数の画素電極の電位の極性が反転する間隔である前記所定数の水平走査期間の長さと等しい長さに設定され、
前記第２のフレーム期間における前記移行期間の長さは、前記第１のフレーム期間における前記移行期間の長さの２倍の長さに設定されていることを特徴とする。

本発明の第５の局面は、ノーマリブラックモードで表示を行う本発明の第１の局面に係る表示装置であって、
前記移行期間映像信号電位決定部は、前記第１のフレーム期間における前記移行期間の終了時点の映像信号の電位が黒色を表示するための電位となり、かつ、前記第２のフレーム期間における前記移行期間の終了時点の映像信号の電位が黒色を表示するための電位となるように、前記移行期間に前記複数の映像信号線に印加されるべき映像信号の電位を決定することを特徴とする。

本発明の第６の局面は、ノーマリホワイトモードで表示を行う本発明の第１の局面に係る表示装置であって、
前記移行期間映像信号電位決定部は、前記第１のフレーム期間における前記移行期間の終了時点の映像信号の電位が白色を表示するための電位となり、かつ、前記第２のフレーム期間における前記移行期間の終了時点の映像信号の電位が白色を表示するための電位となるように、前記移行期間に前記複数の映像信号線に印加されるべき映像信号の電位を決定することを特徴とする。

本発明の第７の局面は、本発明の第１の局面において、
前記共通電極の電位に対する前記複数の画素電極の電位の極性が１水平走査期間毎に反転することを特徴とする。

本発明の第８の局面は、表示すべき画像に基づく映像信号を伝達するための複数の映像信号線と、前記複数の映像信号線と交差する複数の走査信号線と、前記複数の映像信号線と前記複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置された複数のスイッチ素子と、前記複数のスイッチ素子にそれぞれ接続された複数の画素電極と、前記複数の画素電極に共通的に設けられた共通電極とを備えたアクティブマトリクス型の表示装置の駆動回路であって、
前記共通電極の電位に対する前記複数の画素電極の電位の極性が所定数の水平走査期間毎に反転するように前記複数の映像信号線に前記映像信号を印加する映像信号線駆動回路と、
前記映像信号線駆動回路の内部または外部に設けられ、有効映像期間と垂直帰線期間とからなり１フレーム分の画像表示が行われる期間であるフレーム期間のうちの前記垂直帰線期間の開始時点から所定の時間が経過するまでの移行期間に前記複数の映像信号線に印加されるべき映像信号の電位を決定する移行期間映像信号電位決定部と
を備え、
前記共通電極の電位は、前記所定数の水平走査期間毎に高電位と低電位とに交互に設定され、
連続する２フレーム期間である第１のフレーム期間と第２のフレーム期間において、前記第１のフレーム期間における前記移行期間の長さと前記第２のフレーム期間における前記移行期間の長さとが異なる長さに設定され、
前記移行期間映像信号電位決定部は、前記第１のフレーム期間における前記移行期間の終了時点の映像信号の電位と前記第２のフレーム期間における前記移行期間の終了時点の映像信号の電位とがほぼ等しくなるように、前記移行期間に前記複数の映像信号線に印加されるべき映像信号の電位を決定することを特徴とする。

また、本発明の第８の局面において実施形態および図面を参照することにより把握される変形例が、課題を解決するための手段として考えられる。

本発明の第１２の局面は、表示すべき画像に基づく映像信号を伝達するための複数の映像信号線と、前記複数の映像信号線と交差する複数の走査信号線と、前記複数の映像信号線と前記複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置された複数のスイッチ素子と、前記複数のスイッチ素子にそれぞれ接続された複数の画素電極と、前記複数の画素電極に共通的に設けられた共通電極と、前記複数の映像信号線を駆動する映像信号線駆動回路とを備えたアクティブマトリクス型の表示装置の駆動方法であって、
前記共通電極の電位に対する前記複数の画素電極の電位の極性が所定数の水平走査期間毎に反転するように前記複数の映像信号線に前記映像信号を印加する映像信号線駆動ステップと、
有効映像期間と垂直帰線期間とからなり１フレーム分の画像表示が行われる期間であるフレーム期間のうちの前記垂直帰線期間の開始時点から所定の時間が経過するまでの移行期間に前記複数の映像信号線に印加されるべき映像信号の電位を決定する移行期間映像信号電位決定ステップと
を備え、
前記共通電極の電位は、前記所定数の水平走査期間毎に高電位と低電位とに交互に設定され、
連続する２フレーム期間である第１のフレーム期間と第２のフレーム期間において、前記第１のフレーム期間における前記移行期間の長さと前記第２のフレーム期間における前記移行期間の長さとが異なる長さに設定され、
前記移行期間映像信号電位決定ステップでは、前記第１のフレーム期間における前記移行期間の終了時点の映像信号の電位と前記第２のフレーム期間における前記移行期間の終了時点の映像信号の電位とがほぼ等しくなるように、前記移行期間に前記複数の映像信号線に印加されるべき映像信号の電位が決定されることを特徴とする。

また、本発明の第１２の局面において実施形態および図面を参照することにより把握される変形例が、課題を解決するための手段として考えられる。

本発明の第１の局面によれば、１ラインまたは複数ライン反転駆動方式を採用し、共通電極の反転駆動が行われている表示装置において、垂直帰線期間の開始時点から所定の時間が経過するまでの期間（移行期間）に映像信号線に印加されるべき映像信号の電位を決定する移行期間映像信号電位決定部が設けられている。これにより、例えば、画素電極と映像信号線との間の寄生容量の影響による画素電極電位の変動の大きさについてのライン毎の差が小さくなるように、垂直帰線期間の開始後に映像信号線に映像信号が印加される構成にすることができる。その結果、ライン毎の画素電極電位の変動量の差が小さくなり、画面上に縞模様（水平方向のスジ）として視認される表示ムラの発生を抑制することができる。ここで、移行期間終了時点の映像信号の電位は、連続する２フレーム期間である第１のフレーム期間と第２のフレーム期間についてほぼ等しい電位に設定される。これにより、映像信号の電位の設定に何らかの制約がある場合に、２フレーム期間をひとつの単位として表示ムラの発生が抑制されるように、好適な電位の映像信号が移行期間に映像信号線に印加される。

本発明の第２の局面によれば、垂直帰線期間のうちの大半の期間において、映像信号線駆動回路と映像信号線とは電気的に切り離された状態となる。このため、垂直帰線期間の大半の期間において、映像信号線への映像信号の供給が不要となる。これにより、消費電力を低減させつつ、上記第１の発明と同様、表示ムラの発生を抑制することができる。

本発明の第３の局面によれば、上記第１の局面と同様、共通電極の反転駆動が行われている表示装置において、映像信号の電位の設定に何らかの制約がある場合に、２フレーム期間をひとつの単位として表示ムラの発生が抑制されるように、好適な電位の映像信号が移行期間に映像信号線に印加される。

本発明の第４の局面によれば、上記第１の局面と同様、共通電極の反転駆動が行われている表示装置において、映像信号の電位の設定に何らかの制約がある場合に、２フレーム期間をひとつの単位として表示ムラの発生が抑制されるように、好適な電位の映像信号が移行期間に映像信号線に印加される。

本発明の第５の局面によれば、ノーマリブラックモードで表示を行う表示装置において、２フレーム期間をひとつの単位として表示ムラの発生が抑制される。

本発明の第６の局面によれば、ノーマリホワイトモードで表示を行う表示装置において、２フレーム期間をひとつの単位として表示ムラの発生が抑制される。

Ａ−Ｆは、本発明の第１の実施形態に係る液晶表示装置における偶数フレームでの信号波形図である。 上記第１の実施形態において、液晶表示装置の全体構成を示すブロック図である。 上記第１の実施形態において、ソースドライバの構成を示すブロック図である。 上記第１の実施形態において、データ処理部の構成を示すブロック図である。 Ａ−Ｆは、上記第１の実施形態における奇数フレームでの信号波形図である。 Ａ−Ｆは、上記第１の実施形態において、具体的な電圧、電位の値の一例を示した偶数フレームにおける信号波形図である。 Ａ−Ｆは、上記第１の実施形態の変形例における偶数フレームでの信号波形図である。 Ａ−Ｆは、本発明の第２の実施形態における偶数フレームでの信号波形図である。 Ａ−Ｆは、上記第２の実施形態における奇数フレームでの信号波形図である。 Ａ−Ｆは、上記第２の実施形態において、具体的な電圧、電位の値の一例を示した偶数フレームにおける信号波形図である。 Ａ−Ｆは、上記第２の実施形態において、具体的な電圧、電位の値の一例を示した奇数フレームにおける信号波形図である。 Ａ−Ｅは、本発明の第３の実施形態における偶数フレームでの信号波形図である。 Ａ−Ｅは、上記第３の実施形態における奇数フレームでの信号波形図である。 Ａ−Ｅは、上記第３の実施形態において、具体的な電圧、電位の値の一例を示した偶数フレームにおける信号波形図である。 Ａ−Ｅは、上記第３の実施形態において、具体的な電圧、電位の値の一例を示した奇数フレームにおける信号波形図である。 従来例において、アクティブマトリクス型液晶表示装置の画素形成部の構成を示す回路図である。 Ａ−Ｆは、従来例における偶数フレームでの信号波形図である。 Ａ−Ｆは、従来例における奇数フレームでの信号波形図である。

符号の説明

１０…ＴＦＴ（スイッチング素子）
３１…データ処理回路
１００…表示部
２００…表示制御回路
３００…ソースドライバ（映像信号線駆動回路）
３１１…カウンタ部
３１２…データ切替指示部
３１３…データ切替部
３１４…データ値計算部
４００…ゲートドライバ（走査信号線駆動回路）
ＧＮＤ…グラウンド電位
ＶＣＯＭ…共通電極電位
Ｖｅｖｅｎ…偶数行目の画素電極の電位
Ｖｏｄｄ…奇数行目の画素電極の電位
ＶＳ…ソース電極の電位

以下、添付図面を参照して本発明の実施形態について説明する。

＜１．第１の実施形態＞
＜１．１ 全体構成および動作＞
図２は、本発明の第１の実施形態に係る液晶表示装置の全体構成を示すブロック図である。この液晶表示装置は、表示部１００と表示制御回路２００とソースドライバ（映像信号線駆動回路）３００とゲートドライバ（走査信号線駆動回路）４００とを備えている。

表示部１００には、複数本（ｎ本）のソースバスライン（映像信号線）ＳＬ１〜ＳＬｎと、複数本（ｍ本）のゲートバスライン（走査信号線）ＧＬ１〜ＧＬｍと、それら複数本のソースバスラインＳＬ１〜ＳＬｎと複数本のゲートバスラインＧＬ１〜ＧＬｍとの交差点にそれぞれ対応して設けられた複数個（ｎ×ｍ個）の画素形成部が含まれている。これらの画素形成部はマトリクス状に配置されて画素アレイを構成し、各画素形成部は、対応する交差点を通過するゲートバスラインＧＬｊにゲート電極が接続されるとともに当該交差点を通過するソースバスラインＳＬｉにソース電極が接続されたスイッチ素子としてのＴＦＴ１０と、そのＴＦＴ１０のドレイン電極に接続された画素電極と、上記複数個の画素形成部に共通的に設けられた共通電極および補助容量電極と、画素電極と共通電極とによって形成される液晶容量と、画素電極と補助容量電極とによって形成される補助容量とが含まれている。また、液晶容量と補助容量とによって画素容量が形成されている。

表示制御回路２００は、表示すべき画像を表すデジタルビデオ信号ＤＶを受け取り、デジタル画像信号ＤＡ（デジタルビデオ信号ＤＶに相当する信号）と、表示部１００における画像表示を制御するためのソーススタートパルス信号ＳＳＰ、ソースクロック信号ＳＣＫ、ラッチストローブ信号ＬＳ、ゲートスタートパルス信号ＧＳＰ、およびゲートクロック信号ＧＣＫとを出力する。ソースドライバ３００は、表示制御回路２００から出力されるデジタル画像信号ＤＡ、ソーススタートパルス信号ＳＳＰ、ソースクロック信号ＳＣＫ、ラッチストローブ信号ＬＳ、およびゲートスタートパルス信号ＧＳＰを受け取り、各ソースバスラインＳＬ１〜ＳＬｎに駆動用映像信号Ｓ（１）〜Ｓ（ｎ）を印加する。ゲートドライバ４００は、表示制御回路２００から出力されるゲートスタートパルス信号ＧＳＰとゲートクロック信号ＧＣＫとに基づいて、アクティブな走査信号Ｇ（１）〜Ｇ（ｍ）の各ゲートバスラインＧＬ１〜ＧＬｍへの印加を１フレーム期間（１垂直走査期間）を周期として繰り返す。

以上のようにして、各ソースバスラインＳＬ１〜ＳＬｎに駆動用映像信号が印加され、各ゲートバスラインＧＬ１〜ＧＬｍに走査信号が印加されることにより、表示部１００に画像が表示される。

＜１．２ ソースドライバの構成＞
図３は、本実施形態におけるソースドライバ３００の構成を示すブロック図である。このソースドライバ３００には、データ処理回路３１とシフトレジスタ３２と第１ラッチ回路３３と第２ラッチ回路３４と選択回路３５と出力回路３６と階調電圧発生回路３７とが含まれている。なお、本実施形態においては、データ処理回路３１によって移行期間映像信号電位決定部が実現されている。

データ処理回路３１は、表示制御回路２００から送られるデジタル画像信号ＤＡ、ソーススタートパルス信号ＳＳＰ、ソースクロック信号ＳＣＫ、およびゲートスタートパルス信号ＧＳＰを受け取り、駆動用映像信号を生成するためのデジタル画像信号ＤＡＴＡを出力する。なお、データ処理回路３１の詳しい構成および動作については後述する。

シフトレジスタ３２にはソーススタートパルス信号ＳＳＰとソースクロック信号ＳＣＫとが入力され、シフトレジスタ３２は、これらの信号ＳＳＰ、ＳＣＫに基づき、ソーススタートパルス信号ＳＳＰに含まれるパルスを入力端から出力端へと順次に転送する。このパルスの転送に応じてシフトレジスタ３２から各ソースバスラインＳＬ１〜ＳＬｎに対応するサンプリングパルスが順次に出力され、当該サンプリングパルスは第１ラッチ回路３３に順次に入力される。

第１ラッチ回路３３は、データ処理回路３１から出力されるデジタル画像信号ＤＡＴＡを上記サンプリングパルスのタイミングでサンプリングする。第２ラッチ回路３４は、ラッチストローブ信号ＬＳのパルスのタイミングで、第１ラッチ回路３３によってサンプリングされたデジタル画像信号ＤＡＴＡを内部画像信号として一斉に出力する。

階調電圧発生回路３７は、所定の電源回路（不図示）から与えられる複数個の基準電圧に基づいて、プラス・マイナスそれぞれの極性について例えば１０２４の階調レベルに対応する電圧を階調電圧群Ｖｎとして出力する。

選択回路３５は、第２ラッチ回路３４から出力される内部画像信号に基づき、階調電圧発生回路３７から出力される階調電圧群Ｖｎのうちのいずれかの電圧を選択し、出力する。選択回路３５から出力された電圧は出力回路３６に入力される。出力回路３６は、選択回路３５から出力された電圧を例えば電圧ホロアによってインピーダンス変換を行い、変換後の電圧を駆動用映像信号としてソースバスラインＳＬ１〜ＳＬｎに出力する。

＜１．３ データ処理回路の構成および動作＞
図４は、本実施形態におけるデータ処理回路３１の構成を示すブロック図である。このデータ処理回路３１には、カウンタ部３１１とデータ切替指示部３１２とデータ切替部３１３とデータ値計算部３１４とが含まれている。

カウンタ部３１１は、表示制御回路２００から出力されるゲートスタートパルス信号ＧＳＰ、ソーススタートパルス信号ＳＳＰ、およびソースクロック信号ＳＣＫとを受け取る。そして、カウンタ部３１１は、ゲートスタートパルス信号ＧＳＰに基づいて何番目のフレームであるかを示す値（以下、「Ｆカウント値」という。）ＣｎｔＦをカウントし、ソーススタートパルス信号ＳＳＰに基づいて（入力データが）何行目のデータであるかを示す値（以下、「Ｖカウント値」という。）ＣｎｔＶをカウントし、ソースクロック信号ＳＣＫに基づいて（入力データが）何列目のデータであるかを示す値（以下、「Ｈカウント値」という。）ＣｎｔＨをカウントし、それらＣｎｔＦ、ＣｎｔＶ、およびＣｎｔＨを出力する。

データ値計算部３１４は、表示制御回路２００から出力されるデジタル画像信号ＤＡに基づいて、垂直帰線期間における最初の水平走査期間にソースバスラインＳＬ１〜ＳＬｎに印加されるべき駆動用映像信号の電位を示す値（以下、「垂直帰線期間用電位値」という。）ＤＫを算出して、それを出力する。

データ切替指示部３１２は、カウンタ部３１１から出力されるＦカウント値ＣｎｔＦとＶカウント値ＣｎｔＶとＨカウント値ＣｎｔＨとを受け取り、駆動用映像信号の生成に使用されるべきデータを切り替えるためのデータ切替指示信号Ｓを出力する。具体的には、各フレームの有効映像期間（垂直帰線期間以外の期間）には表示制御回路２００から出力されるデジタル画像信号ＤＡに基づいて駆動用映像信号が生成され、各フレームの垂直帰線期間における最初の水平走査期間にはデータ値計算部３１４で算出された垂直帰線期間用電位値ＤＫに基づいて駆動用映像信号が生成されるように、データ切替指示信号Ｓを出力する。

データ切替部３１３は、データ切替指示部３１２から出力されるデータ切替指示信号Ｓに基づいて、表示制御回路２００から出力されるデジタル画像信号ＤＡもしくはデータ値計算部３１４から出力される垂直帰線期間用電位値ＤＫをデジタル画像信号ＤＡＴＡとして出力する。

以上のようにデータ処理回路３１が動作することによって、各フレームの有効映像期間には、表示制御回路２００から出力されるデジタル画像信号ＤＡに基づいて生成された駆動用映像信号がソースバスラインＳＬ１〜ＳＬｎに印加され、各フレームの垂直帰線期間における最初の水平走査期間には、データ値計算部３１４で算出された垂直帰線期間用電位値ＤＫに基づいて生成された駆動用映像信号がソースバスラインＳＬ１〜ＳＬｎに印加される。なお、各フレームの垂直帰線期間において最初の水平走査期間が終了した後には、ソースバスラインＳＬ１〜ＳＬｎはハイインピーダンスの状態、すなわちソースドライバ３００とソースバスラインＳＬ１〜ＳＬｎとが電気的に切り離された状態にされる。

＜１．４ 駆動方法＞
次に、本実施形態における駆動方法について、図１および図５を参照しつつ説明する。図１は偶数フレームにおける信号波形図であり、図５は奇数フレームにおける信号波形図である。なお、時点ｔ５から時点ｔ６までの水平走査期間に最終行への書き込みが行われ、当該最終行は偶数行であるものと仮定する。また、ここでは全面均一の輝度表示がなされており、最終行への書き込みについては、偶数フレームではプラス極性の書き込みが行われ、奇数フレームではマイナス極性の書き込みが行われるものと仮定する。さらに、各時点における電位の変化の遅延については、無視できるものと仮定する。

まず、偶数フレームに着目する。垂直帰線期間が開始する時点ｔ６までの期間（有効映像期間）については、図１７に示した従来例と同様の動作が行われる。すなわち、ソース電位ＶＳについては、表示制御回路２００から出力されるデジタル画像信号ＤＡに基づく輝度表示のために、高電位と低電位とが図１（Ａ）に示すように１水平走査期間ずつ交互に現れる。これにより、偶数行目の画素電位Ｖｅｖｅｎについては、図１（Ｃ）に示すように、書き込みが行われた水平走査期間以降、奇数行目への書き込みが行われる水平走査期間には目標電位よりもΔＶだけ電位が低下し、次の水平走査期間すなわち偶数行目への書き込みが行われる水平走査期間に目標電位まで電位が上昇する（戻る）。一方、奇数行目の画素電位Ｖｏｄｄについては、図１（Ｆ）に示すように、書き込みが行われた水平走査期間以降、偶数行目への書き込みが行われる水平走査期間には目標電位よりもΔＶだけ電位が上昇し、次の水平走査期間すなわち奇数行目への書き込みが行われる水平走査期間に目標電位まで電位が低下する（戻る）。その結果、偶数行である最終行への書き込みが終了する時点ｔ６の直前においては、偶数行目の画素電位Ｖｅｖｅｎは目標電位となっているが、奇数行目の画素電位Ｖｏｄｄは目標電位よりもΔＶだけ高い電位となっている。

時点ｔ６になると、ソース電位ＶＳについては、時点ｔ６までの期間における振幅の２分の１だけ電位が低下する。そして、その低下後の電位が１水平走査期間だけ維持され、時点ｔ７以降には、ソースバスラインＳＬ１〜ＳＬｎはハイインピーダンスの状態とされる。なお、時点ｔ６から時点ｔ７までの水平走査期間におけるソース電位ＶＳの値は、上述した垂直帰線期間用電位値ＤＫに基づく値である。

時点ｔ６において上述のようにソース電位ＶＳが低下する結果、図１（Ｃ）、（Ｆ）に示すように、偶数行目の画素電位Ｖｅｖｅｎおよび奇数行目の画素電位Ｖｏｄｄについてはともに時点ｔ６にΔＶａだけ電位が低下する。ここで、ソース電位ＶＳの変化に基づく画素電位Ｖｅｖｅｎ、Ｖｏｄｄの変化の大きさはソース電位ＶＳの変化量に比例する。また、上述のように、時点ｔ６におけるソース電位ＶＳの変化量は時点ｔ６までの期間における振幅の２分の１となっている。このため、上記ΔＶａの大きさは上記ΔＶの大きさの２分の１に相当する。これにより、時点ｔ７において、偶数行目についての画素電位Ｖｅｖｅｎと目標電位との電位差と、奇数行目についての画素電位Ｖｏｄｄと目標電位との電位差とはほぼ等しくなる。また、時点ｔ７以降には、ソースバスラインＳＬ１〜ＳＬｎはハイインピーダンスの状態とされるので、偶数行目の画素電位Ｖｅｖｅｎおよび奇数行目の画素電位Ｖｏｄｄについては、電位がそのまま維持される。その結果、垂直帰線期間において、偶数行目についての液晶への印加電圧Ｖｅと奇数行目についての液晶への印加電圧Ｖｏとはほぼ等しくなる。なお、以上のように、偶数フレームにおいては時点ｔ６から時点ｔ７までの期間が移行期間となっている。

次に、奇数フレームに着目する。図５に示すように、垂直帰線期間が開始する時点ｔ６までの期間については、図１８に示した従来例と同様の動作が行われる。これにより、偶数行である最終行への書き込みが終了する時点ｔ６の直前においては、偶数行目の画素電位Ｖｅｖｅｎは目標電位となっているが、奇数行目の画素電位Ｖｏｄｄは目標電位よりもΔＶだけ低い電位となっている。

時点ｔ６になると、ソース電位ＶＳについては、時点ｔ６までの期間における振幅の２分の１だけ電位が上昇する。そして、その上昇後の電位が１水平走査期間だけ維持され、時点ｔ７以降には、ソースバスラインＳＬ１〜ＳＬｎはハイインピーダンスの状態とされる。これにより、上記偶数フレームと同様の動作により、垂直帰線期間において、偶数行目についての液晶への印加電圧Ｖｅと奇数行目についての液晶への印加電圧Ｖｏとはほぼ等しくなる。なお、以上のように、奇数フレームにおいても時点ｔ６から時点ｔ７までの期間が移行期間となっている。

なお、ノーマリブラックモードで表示を行う液晶表示装置であれば、上記偶数フレームの時点ｔ６から時点ｔ７までの水平走査期間および上記奇数フレームの時点ｔ６から時点ｔ７までの水平走査期間におけるソース電位ＶＳを黒色を表示するための電位に設定しても良い。また、ノーマリホワイトモードで表示を行う液晶表示装置であれば、上記偶数フレームの時点ｔ６から時点ｔ７までの水平走査期間および上記奇数フレームの時点ｔ６から時点ｔ７までの水平走査期間におけるソース電位ＶＳを白色を表示するための電位に設定しても良い。

＜１．５ 実施例＞
図６は、本実施形態において、具体的な電圧、電位の値の一例を示した偶数フレームにおける信号波形図である。図６（Ａ）に示すように、時点ｔ６までの期間中、ソース電位ＶＳについては９Ｖの電位と１Ｖの電位とが１水平走査期間ずつ交互に現れている。このソース電位ＶＳの変化に起因して、図６（Ｃ）、（Ｆ）に示すように、偶数行目の画素電位Ｖｅｖｅｎおよび奇数行目の画素電位Ｖｏｄｄには１水平走査期間毎に４０ｍＶの変化が生じている。偶数行である最終行への書き込みが終了する時点ｔ６になると、ソース電位ＶＳは５Ｖにされる。なお、このソース電位ＶＳについては次式（１）によって求められる。
ＶＳ＝９Ｖ−（９Ｖ−１Ｖ）／２ ・・・（１）

時点ｔ６にソース電位ＶＳが９Ｖから５Ｖに変化する結果、偶数行目についての画素電位Ｖｅｖｅｎと目標電位との電位差は２０ｍＶとなり、奇数行目についての画素電位Ｖｏｄｄと目標電位との電位差も２０ｍＶとなる。これにより、垂直帰線期間において、偶数行目についての液晶への印加電圧Ｖｅと奇数行目についての液晶への印加電圧Ｖｏとはほぼ等しくなる。奇数フレームについても偶数フレームと同様の動作により、垂直帰線期間において、偶数行目についての液晶への印加電圧Ｖｅと奇数行目についての液晶への印加電圧Ｖｏとはほぼ等しくなる。

＜１．６ 効果＞
以上のように、本実施形態によると、各フレームの垂直帰線期間における最初の水平走査期間には、データ値計算部３１４で算出された垂直帰線期間用電位値ＤＫに基づいて生成された駆動用映像信号がソースバスラインＳＬ１〜ＳＬｎに印加される。また、垂直帰線期間用電位値ＤＫは、垂直帰線期間の開始時点前後における駆動用映像信号の電位の変化の大きさが有効映像期間における駆動用映像信号の電位の変化量（振幅）の２分の１となるように算出される。このため、垂直帰線期間において、偶数行目についての画素電位Ｖｅｖｅｎと目標電位との電位差と、奇数行目についての画素電位Ｖｏｄｄと目標電位との電位差とはほぼ等しくなる。これにより、垂直帰線期間において、偶数行目についての液晶への印加電圧と奇数行目についての液晶への印加電圧とはほぼ等しくなり、それら印加電圧の違いに起因する表示ムラの発生が抑制される。また、垂直帰線期間における最初の水平走査期間が終了すると、ソースバスラインＳＬ１〜ＳＬｎはハイインピーダンスの状態とされる。このため、垂直帰線期間のうちの大半の期間においてソースバスラインＳＬ１〜ＳＬｎへの駆動用映像信号の供給が不要となり、消費電力が低減される。

＜１．７ 変形例＞
上記実施形態においては、有効映像期間中のソース電位ＶＳの振幅の２分の１だけ垂直帰線期間の開始時点にソース電位ＶＳを変化させていたが、本発明はこれに限定されない。垂直帰線期間において、偶数行目についての画素電位Ｖｅｖｅｎと目標電位との電位差と、奇数行目についての画素電位Ｖｏｄｄと目標電位との電位差とが比較的近い値になるのであれば、垂直帰線期間の開始時点におけるソース電位ＶＳの変化の大きさは特に限定されない。例えば、有効映像期間にソース電位ＶＳとして９Ｖの電位と１Ｖの電位とが現れている場合に、図７に示すように垂直帰線期間の開始時点にソース電位ＶＳを６Ｖとしても表示ムラの発生を抑制することができる。

また、有効映像期間中のソース電位ＶＳの値にかかわらず、ソースドライバ３００が出力可能なソース電位ＶＳの最大値と最小値との中央値に相当する電位の駆動用映像信号が各フレームの垂直帰線期間における最初の水平走査期間にソースバスラインＳＬ１〜ＳＬｎに印加される構成としても良い。

さらに、上記実施形態においては、第１ラッチ回路３３に入力されるデジタル画像信号ＤＡＴＡの値を図３に示すデータ処理回路３１で制御する構成としているが、本発明はこれに限定されない。例えば、データ処理回路３１が選択回路３５を制御することによって、表示制御回路２００から送られるデジタル画像信号ＤＡの示す階調とは異なる階調の電圧がソースバスラインＳＬ１〜ＳＬｎに印加される構成としても良い。

＜２．第２の実施形態＞
＜２．１ 全体構成など＞
本実施形態では、全体構成、ソースドライバ３００の構成、およびデータ処理回路３１の構成については上記第１の実施形態と同様であるので、説明を省略する。但し、本実施形態においては、データ処理回路３１内のデータ値計算部３１４は、フレーム毎に、垂直帰線期間における最初の水平走査期間のための垂直帰線期間用電位値（以下、「第１の垂直帰線期間用電位値」という。）ＤＫ１と、その次の水平走査期間のための垂直帰線期間用電位値（以下、「第２の垂直帰線期間用電位値」という。）ＤＫ２とを出力する。

＜２．２ 駆動方法＞
本実施形態における駆動方法について、図８および図９を参照しつつ説明する。図８は第１のフレーム期間としての偶数フレームにおける信号波形図であり、図９は第２のフレーム期間としての奇数フレームにおける信号波形図である。なお、各行への書き込みの極性などの前提条件については、上記第１の実施形態と同様であるものと仮定する。

まず、偶数フレームに着目する。垂直帰線期間が開始する時点ｔ６までの期間（有効映像期間）については、図１に示した上記第１の実施形態と同様の動作が行われる。従って、偶数行である最終行への書き込みが終了する時点ｔ６の直前においては、偶数行目の画素電位Ｖｅｖｅｎは目標電位となっているが、奇数行目の画素電位Ｖｏｄｄは目標電位よりもΔＶだけ高い電位となっている。

時点ｔ６になると、ソース電位ＶＳについては、図８（Ａ）に示すようにＶ２だけ電位が低下する。そして、その低下後の電位が１水平走査期間だけ維持され、時点ｔ７以降には、ソースバスラインＳＬ１〜ＳＬｎはハイインピーダンスの状態とされる。なお、時点ｔ６から時点ｔ７までの水平走査期間におけるソース電位ＶＳの値は、上述した第１の垂直帰線期間用電位値ＤＫ１に基づく値である。

時点ｔ６において上述のようにソース電位ＶＳが低下する結果、図８（Ｃ）、（Ｆ）に示すように、偶数行目の画素電位Ｖｅｖｅｎおよび奇数行目の画素電位Ｖｏｄｄについてはともに時点ｔ６にΔＶａだけ電位が低下する。なお、ΔＶａは次式（２）によって求められる。
ΔＶａ＝（Ｖ２×ΔＶ）／Ｖ１ ・・・（２）
ここで、Ｖ１は有効映像期間におけるソース電位ＶＳの変化量（振幅）、Ｖ２は時点ｔ６におけるソース電位ＶＳの変化量、ΔＶは有効映像期間における画素電位Ｖｅｖｅｎ、Ｖｏｄｄの変化量である。

これにより、時点ｔ６の直後において、偶数行目についての画素電位Ｖｅｖｅｎと目標電位との電位差は、ΔＶａとなる。一方、奇数行目についての画素電位Ｖｏｄｄと目標電位との電位差は、ΔＶとΔＶａとの差すなわち図８（Ｆ）に示すΔＶｂとなる。時点ｔ７以降には、ソースバスラインＳＬ１〜ＳＬｎはハイインピーダンスの状態とされるので、偶数行目の画素電位Ｖｅｖｅｎおよび奇数行目の画素電位Ｖｏｄｄについては、電位がそのまま維持される。その結果、偶数フレームの垂直帰線期間において、偶数行目についての液晶への印加電圧Ｖｅは、奇数行目についての液晶への印加電圧ＶｏよりもΔＶａとΔＶｂとの差だけ小さくなる。なお、以上のように、偶数フレームにおいては時点ｔ６から時点ｔ７までの期間が移行期間となっている。

次に、奇数フレームに着目する。垂直帰線期間が開始する時点ｔ６までの期間については、図５に示した上記第１の実施形態と同様の動作が行われる。従って、偶数行である最終行への書き込みが終了する時点ｔ６の直前においては、偶数行目の画素電位Ｖｅｖｅｎは目標電位となっているが、奇数行目の画素電位Ｖｏｄｄは目標電位よりもΔＶだけ低い電位となっている。

時点ｔ６になると、ソース電位ＶＳについては、上述したＶ２だけ電位が上昇する。これにより、偶数行目の画素電位Ｖｅｖｅｎおよび奇数行目の画素電位Ｖｏｄｄについてはともに時点ｔ６にΔＶａだけ電位が上昇する。時点ｔ６から時点ｔ７までの水平走査期間には、ソース電位ＶＳはそのまま維持される。このため、時点ｔ６から時点ｔ７までの水平走査期間には、偶数行目についての画素電位Ｖｅｖｅｎと目標電位との電位差はΔＶａとなり、奇数行目についての画素電位Ｖｏｄｄと目標電位との電位差はΔＶｂとなる。なお、時点ｔ６から時点ｔ７までの水平走査期間におけるソース電位ＶＳの値は、上述した第１の垂直帰線期間用電位値ＤＫ１に基づく値である。

時点ｔ７になると、ソース電位ＶＳは、有効映像期間における高電位側の電位よりも上述したＶ２だけ低い電位にされる。これにより、ソース電位ＶＳの変化量に応じて、偶数行目の画素電位Ｖｅｖｅｎおよび奇数行目の画素電位Ｖｏｄｄが低下する。その結果、時点ｔ７の直後において、偶数行目についての画素電位Ｖｅｖｅｎと目標電位との電位差はΔＶｂとなる。一方、奇数行目についての画素電位Ｖｏｄｄと目標電位との電位差はΔＶａとなる。なお、時点ｔ７から時点ｔ８までの水平走査期間におけるソース電位ＶＳの値は、上述した第２の垂直帰線期間用電位値ＤＫ２に基づく値である。

時点ｔ８以降には、ソースバスラインＳＬ１〜ＳＬｎはハイインピーダンスの状態とされるので、偶数行目の画素電位Ｖｅｖｅｎおよび奇数行目の画素電位Ｖｏｄｄについては、電位がそのまま維持される。その結果、奇数フレームの垂直帰線期間において、偶数行目についての液晶への印加電圧Ｖｅは、奇数行目についての液晶への印加電圧ＶｏよりもΔＶａとΔＶｂとの差だけ大きくなる。なお、以上のように、奇数フレームにおいては時点ｔ６から時点ｔ８までの期間が移行期間となっている。

以上のように、偶数フレームの垂直帰線期間には、偶数行目についての液晶への印加電圧Ｖｅは、奇数行目についての液晶への印加電圧ＶｏよりもΔＶａとΔＶｂとの差だけ小さくなる。一方、奇数フレームの垂直帰線期間には、偶数行目についての液晶への印加電圧Ｖｅは、奇数行目についての液晶への印加電圧ＶｏよりもΔＶａとΔＶｂとの差だけ大きくなる。

なお、ノーマリブラックモードで表示を行う液晶表示装置であれば、上記偶数フレームの時点ｔ６から時点ｔ７までの水平走査期間および上記奇数フレームの時点ｔ７から時点ｔ８までの水平走査期間におけるソース電位ＶＳを黒色を表示するための電位に設定しても良い。また、ノーマリホワイトモードで表示を行う液晶表示装置であれば、上記偶数フレームの時点ｔ６から時点ｔ７までの水平走査期間および上記奇数フレームの時点ｔ７から時点ｔ８までの水平走査期間におけるソース電位ＶＳを白色を表示するための電位に設定しても良い。

＜２．３ 実施例＞
次に、本実施形態における具体的な電圧、電位の値の一例について説明する。図１０は、偶数フレームにおける信号波形図である。図１０（Ａ）に示すように、時点ｔ６までの期間中、ソース電位ＶＳについては９Ｖの電位と１Ｖの電位とが１水平走査期間ずつ交互に現れている。このソース電位ＶＳの変化に起因して、図１０（Ｃ）、（Ｆ）に示すように、偶数行目の画素電位Ｖｅｖｅｎおよび奇数行目の画素電位Ｖｏｄｄには１水平走査期間毎に４０ｍＶの変化が生じている。偶数行である最終行への書き込みが終了する時点ｔ６になると、ソース電位ＶＳは４Ｖにされる。

時点ｔ６にソース電位ＶＳが９Ｖから４Ｖに変化する結果、偶数行目についての画素電位Ｖｅｖｅｎと目標電位との電位差は２５ｍＶとなり、奇数行目についての画素電位Ｖｏｄｄと目標電位との電位差は１５ｍＶとなる。これにより、偶数フレームの垂直帰線期間において、偶数行目についての液晶への印加電圧Ｖｅは、奇数行目についての液晶への印加電圧Ｖｏよりも１０ｍＶだけ小さくなる。

図１１は、奇数フレームにおける信号波形図である。図１１（Ａ）に示すように、時点ｔ６までの期間中、ソース電位ＶＳについては９Ｖの電位と１Ｖの電位とが１水平走査期間ずつ交互に現れている。偶数行である最終行への書き込みが終了する時点ｔ６になると、ソース電位ＶＳは６Ｖにされる。

時点ｔ６にソース電位ＶＳが９Ｖから６Ｖに変化する結果、偶数行目についての画素電位Ｖｅｖｅｎと目標電位との電位差は２５ｍＶとなり、奇数行目についての画素電位Ｖｏｄｄと目標電位との電位差は１５ｍＶとなる。さらに、時点ｔ７になると、ソース電位ＶＳは４Ｖにされる。これにより、偶数行目についての画素電位Ｖｅｖｅｎと目標電位との電位差は１５ｍＶとなり、奇数行目についての画素電位Ｖｏｄｄと目標電位との電位差は２５ｍＶとなる。時点ｔ８以降には、ソースバスラインＳＬ１〜ＳＬｎはハイインピーダンスの状態とされるので、偶数行目の画素電位Ｖｅｖｅｎおよび奇数行目の画素電位Ｖｏｄｄについては、電位がそのまま維持される。その結果、奇数フレームの垂直帰線期間において、偶数行目についての液晶への印加電圧Ｖｅは、奇数行目についての液晶への印加電圧Ｖｏよりも１０ｍＶだけ大きくなる。

以上のように、偶数フレームの垂直帰線期間には、偶数行目についての液晶への印加電圧Ｖｅは、奇数行目についての液晶への印加電圧Ｖｏよりも１０ｍＶだけ小さくなる。一方、奇数フレームの垂直帰線期間には、偶数行目についての液晶への印加電圧Ｖｅは、奇数行目についての液晶への印加電圧Ｖｏよりも１０ｍＶだけ大きくなる。

＜２．４ 効果＞
以上のように、本実施形態によると、各フレームの垂直帰線期間における最初の水平走査期間には、データ値計算部３１４で算出された第１の垂直帰線期間用電位値ＤＫ１に基づいて生成された駆動用映像信号がソースバスラインＳＬ１〜ＳＬｎに印加される。また、奇数フレームの垂直帰線期間における２番目の水平走査期間には、データ値計算部３１４で算出された第２の垂直帰線期間用電位値ＤＫ２に基づいて生成された駆動用映像信号がソースバスラインＳＬ１〜ＳＬｎに印加される。ここで、偶数フレームにおける第１の垂直帰線期間用電位値ＤＫ１と奇数フレームにおける第２の垂直帰線期間用電位値ＤＫ２とは等しい値となっている。このため、偶数フレームの垂直帰線期間における偶数行目についての液晶への印加電圧Ｖｅから奇数行目についての液晶への印加電圧Ｖｏを減じた値と、奇数フレームの垂直帰線期間における奇数行目についての液晶への印加電圧Ｖｏから偶数行目についての液晶への印加電圧Ｖｅを減じた値とはほぼ等しくなる。これにより、連続する２フレーム期間をひとつの単位として、垂直帰線期間において、偶数行目についての液晶への平均的な印加電圧と奇数行目についての液晶への平均的な印加電圧とはほぼ等しくなり、それら印加電圧の違いに起因する表示ムラの発生が抑制される。

＜３．第３の実施形態＞
＜３．１ 全体構成など＞
本実施形態では、全体構成、ソースドライバ３００の構成、およびデータ処理回路３１の構成については上記第２の実施形態と同様であるので、説明を省略する。但し、本実施形態においては、１水平走査期間毎に共通電極電位ＶＣＯＭの極性反転が行われる構成となっている。

＜３．２ 駆動方法＞
本実施形態における駆動方法について、図１２および図１３を参照しつつ説明する。図１２は第１のフレーム期間としての偶数フレームにおける信号波形図であり、図１３は第２のフレーム期間としての奇数フレームにおける信号波形図である。なお、各行への書き込みの極性などの前提条件については、上記第１および第２の実施形態と同様であるものと仮定する。

まず、偶数フレームに着目する。図１２（Ａ）〜（Ｃ）に示すように、時点ｔ１から時点ｔ６までの期間中、ソース電位ＶＳについては高電位と低電位とが１水平走査期間ずつ交互に現れ、共通電極電位ＶＣＯＭについては低電位と高電位とが１水平走査期間ずつ交互に現れる。ここで、共通電極電位ＶＣＯＭの極性の反転が行われる際には、ソースバスラインＳＬはハイインピーダンスの状態とされる（奇数フレームにおいても同様である）。このため、画素電位Ｖｅｖｅｎ、Ｖｏｄｄの変化は、共通電極電位ＶＣＯＭの変化とソース電位ＶＳの変化とに基づくものとなる。これにより、偶数行目の画素電位Ｖｅｖｅｎについては、図１２（Ｄ）に示すように、書き込みが行われた水平走査期間以降、奇数行目への書き込みが行われる水平走査期間には目標電位よりもΔＶだけ低い電位となり、次の水平走査期間すなわち偶数行目への書き込みが行われる水平走査期間には目標電位まで電位が戻る。一方、奇数行目の画素電位Ｖｏｄｄについては、図１２（Ｅ）に示すように、書き込みが行われた水平走査期間以降、偶数行目への書き込みが行われる水平走査期間には目標電位よりもΔＶだけ高い電位となり、次の水平走査期間すなわち奇数行目への書き込みが行われる水平走査期間に目標電位まで電位が戻る。その結果、偶数行である最終行への書き込みが終了する時点ｔ６の直前においては、偶数行目の画素電位Ｖｅｖｅｎは目標電位となっているが、奇数行目の画素電位Ｖｏｄｄは目標電位よりもΔＶだけ高い電位となっている。

時点ｔ６になると、共通電極電位ＶＣＯＭについては低電位から高電位へと極性が反転されるが、ソース電位ＶＳについては電位がそのまま維持される。このように、時点ｔ６直後の共通電極電位ＶＣＯＭが高電位に設定されていれば、ソース電位ＶＳについては有効映像期間中における最大の電位に設定される。これにより、時点ｔ６から時点ｔ７までの水平走査期間には、偶数行目の画素電位Ｖｅｖｅｎについては目標電位よりもΔＶａだけ低い電位となり、奇数行目の画素電位Ｖｏｄｄについては目標電位よりもΔＶｂだけ高い電位となる。そして、時点ｔ７以降には、ソースバスラインＳＬ１〜ＳＬｎはハイインピーダンスの状態とされる。これにより、偶数フレームの垂直帰線期間において、偶数行目についての液晶への印加電圧は、奇数行目についての液晶への印加電圧よりもΔＶａとΔＶｂとの差だけ小さくなる。なお、時点ｔ６から時点ｔ７までの水平走査期間におけるソース電位ＶＳの値は、上述した第１の垂直帰線期間用電位値ＤＫ１に基づく値である。

次に、奇数フレームに着目する。図１３（Ａ）〜（Ｃ）に示すように、時点ｔ１から時点ｔ６までの期間中、ソース電位ＶＳについては低電位と高電位とが１水平走査期間ずつ交互に現れ、共通電極電位ＶＣＯＭについては高電位と低電位とが１水平走査期間ずつ交互に現れる。これにより、偶数行目の画素電位Ｖｅｖｅｎについては、図１３（Ｄ）に示すように、書き込みが行われた水平走査期間以降、奇数行目への書き込みが行われる水平走査期間には目標電位よりもΔＶだけ高い電位となり、次の水平走査期間すなわち偶数行目への書き込みが行われる水平走査期間には目標電位まで電位が戻る。一方、奇数行目の画素電位Ｖｏｄｄについては、図１３（Ｅ）に示すように、書き込みが行われた水平走査期間以降、偶数行目への書き込みが行われる水平走査期間には目標電位よりもΔＶだけ低い電位となり、次の水平走査期間すなわち奇数行目への書き込みが行われる水平走査期間に目標電位まで電位が戻る。その結果、偶数行である最終行への書き込みが終了する時点ｔ６の直前においては、偶数行目の画素電位Ｖｅｖｅｎは目標電位となっているが、奇数行目の画素電位Ｖｏｄｄは目標電位よりもΔＶだけ低い電位となっている。

時点ｔ６になると、共通電極電位ＶＣＯＭについては高電位から低電位へと極性が反転されるが、ソース電位ＶＳについては電位がそのまま維持される。これにより、時点ｔ６から時点ｔ７までの水平走査期間には、偶数行目の画素電位Ｖｅｖｅｎについては目標電位よりもΔＶａだけ高い電位となり、奇数行目の画素電位Ｖｏｄｄについては目標電位よりもΔＶｂだけ低い電位となる。

さらに、時点ｔ７になると、共通電極電位ＶＣＯＭについては低電位から高電位へと極性が反転され、ソース電位ＶＳについても低電位から高電位へと極性が反転される。このように、ソース電位ＶＳについては有効映像期間中における最大の電位に設定される。これにより、時点ｔ７から時点ｔ８までの水平走査期間には、偶数行目の画素電位Ｖｅｖｅｎについては目標電位よりもΔＶｂだけ高い電位となり、奇数行目の画素電位Ｖｏｄｄについては目標電位よりもΔＶａだけ低い電位となる。なお、時点ｔ７から時点ｔ８までの水平走査期間におけるソース電位ＶＳの値は、上述した第２の垂直帰線期間用電位値ＤＫ２に基づく値である。

時点ｔ８以降には、ソースバスラインＳＬ１〜ＳＬｎはハイインピーダンスの状態とされる。これにより、奇数フレームの垂直帰線期間において、偶数行目についての液晶への印加電圧は、奇数行目についての液晶への印加電圧よりもΔＶａとΔＶｂとの差だけ大きくなる。

以上のように、偶数フレームの垂直帰線期間には、偶数行目についての液晶への印加電圧は、奇数行目についての液晶への印加電圧よりもΔＶａとΔＶｂとの差だけ小さくなる。一方、奇数フレームの垂直帰線期間には、偶数行目についての液晶への印加電圧は、奇数行目についての液晶への印加電圧よりもΔＶａとΔＶｂとの差だけ大きくなる。

なお、偶数フレームの時点ｔ６直後の共通電極電位ＶＣＯＭが低電位に設定されている場合には、偶数フレームの時点ｔ６から時点ｔ７までの水平走査期間にはソース電位ＶＳを低電位に設定し、奇数フレームの時点ｔ７から時点ｔ８までの水平走査期間にもソース電位ＶＳを低電位に設定すれば良い。

また、ノーマリブラックモードで表示を行う液晶表示装置であれば、上記偶数フレームの時点ｔ６から時点ｔ７までの水平走査期間および上記奇数フレームの時点ｔ７から時点ｔ８までの水平走査期間におけるソース電位ＶＳを黒色を表示するための電位に設定しても良い。さらに、ノーマリホワイトモードで表示を行う液晶表示装置であれば、上記偶数フレームの時点ｔ６から時点ｔ７までの水平走査期間および上記奇数フレームの時点ｔ７から時点ｔ８までの水平走査期間におけるソース電位ＶＳを白色を表示するための電位に設定しても良い。

＜３．３ 実施例＞
次に、本実施形態における具体的な電圧、電位の値の一例について説明する。図１４は、偶数フレームにおける信号波形図である。図１４（Ａ）〜（Ｃ）に示すように、時点ｔ６までの期間中、ソース電位ＶＳについては４Ｖの電位と１Ｖの電位とが１水平走査期間ずつ交互に現れ、共通電極電位ＶＣＯＭについては０Ｖの電位と５Ｖの電位とが１水平走査期間ずつ交互に現れている。このソース電位ＶＳおよび共通電極電位ＶＣＯＭの変化に起因して、図１４（Ｄ）、（Ｅ）に示すように、偶数行目への書き込みが行われる水平走査期間には、奇数行目の画素電位Ｖｏｄｄと目標電位との間に４０ｍＶの電位差が生じ、奇数行目への書き込みが行われる水平走査期間には、偶数行目の画素電位Ｖｅｖｅｎと目標電位との間に４０ｍＶの電位差が生じる。

時点ｔ５から時点ｔ６までの水平走査期間にはソース電位ＶＳは４Ｖとなっているところ、時点ｔ６になると、共通電極電位ＶＣＯＭについては０Ｖから５Ｖに上昇する。一方、ソース電位ＶＳについては、時点ｔ６から時点ｔ７までの水平走査期間にも４Ｖで維持される。これにより、時点ｔ６から時点ｔ７までの水平走査期間には、偶数行目の画素電位Ｖｅｖｅｎと目標電位との電位差は２５ｍＶとなり、奇数行目の画素電位Ｖｏｄｄと目標電位との電位差は１５ｍＶとなる。

時点ｔ７以降には、ソースバスラインＳＬ１〜ＳＬｎはハイインピーダンスの状態とされる。このため、偶数フレームの垂直帰線期間において、偶数行目についての液晶への印加電圧は、奇数行目についての液晶への印加電圧よりも１０ｍＶだけ小さくなる。

図１５は、奇数フレームにおける信号波形図である。図１５（Ａ）〜（Ｃ）に示すように、時点ｔ６までの期間中、ソース電位ＶＳについては１Ｖの電位と４Ｖの電位とが１水平走査期間ずつ交互に現れ、共通電極電位ＶＣＯＭについては５Ｖと０Ｖの電位とが１水平走査期間ずつ交互に現れている。ここで、時点ｔ５から時点ｔ６までの水平走査期間にはソース電位ＶＳは１Ｖとなっているところ、時点ｔ６になると、共通電極電位ＶＣＯＭについては５Ｖから０Ｖに低下する。一方、ソース電位ＶＳについては、時点ｔ６から時点ｔ７までの水平走査期間にも１Ｖで維持される。これにより、時点ｔ６から時点ｔ７までの水平走査期間には、偶数行目の画素電位Ｖｅｖｅｎと目標電位との電位差は２５ｍＶとなり、奇数行目の画素電位Ｖｏｄｄと目標電位との電位差は１５ｍＶとなる。

時点ｔ７になると、共通電極電位ＶＣＯＭについては０Ｖから５Ｖへと上昇し、ソース電位ＶＳについては１Ｖから４Ｖへと上昇する。これにより、時点ｔ７から時点ｔ８までの水平走査期間には、偶数行目の画素電位Ｖｅｖｅｎについては目標電位よりも１５ｍＶだけ高い電位となり、奇数行目の画素電位Ｖｏｄｄについては目標電位よりも２５ｍＶだけ低い電位となる。

時点ｔ８以降には、ソースバスラインＳＬ１〜ＳＬｎはハイインピーダンスの状態とされる。これにより、奇数フレームの垂直帰線期間において、偶数行目についての液晶への印加電圧は、奇数行目についての液晶への印加電圧よりも１０ｍＶだけ大きくなる。

以上のようにして、偶数フレームの垂直帰線期間には、偶数行目についての液晶への印加電圧は奇数行目についての液晶への印加電圧よりも１０ｍＶだけ小さくなり、奇数フレームの垂直帰線期間には、偶数行目についての液晶への印加電圧は奇数行目についての液晶への印加電圧よりも１０ｍＶだけ大きくなる。

＜３．４ 効果＞
以上のように、本実施形態では共通電極の反転駆動が行われているが、上記第２の実施形態と同様、偶数フレームの垂直帰線期間における偶数行目についての液晶への印加電圧から奇数行目についての液晶への印加電圧を減じた値と、奇数フレームの垂直帰線期間における奇数行目についての液晶への印加電圧から偶数行目についての液晶への印加電圧を減じた値とはほぼ等しくなる。これにより、ソースドライバ３００から出力することのできる駆動用映像信号の電位に制限がある場合においても、連続する２フレーム期間をひとつの単位として、垂直帰線期間において、偶数行目についての液晶への平均的な印加電圧と奇数行目についての液晶への平均的な印加電圧とはほぼ等しくなる。その結果、共通電極の反転駆動が行われている表示装置において、それら印加電圧の違いに起因する表示ムラの発生が抑制される。

＜４．その他＞
上記各実施形態においては、垂直帰線期間の最初および２番目の水平走査期間における駆動用映像信号の電位値（垂直帰線期間用電位値）を決定するためのデータ処理回路３１をソースドライバ３００に備える構成としているが、本発明はこれに限定されない。例えば、表示制御回路２００にデータ処理回路３１を備える構成にしても良い。また、垂直帰線期間用電位値を決定するための構成についても、上記実施形態におけるデータ処理回路３１のような構成に限定されるものではない。

Claims (15)

1. アクティブマトリクス型の表示装置であって、
   表示すべき画像に基づく映像信号を伝達するための複数の映像信号線と、
   前記複数の映像信号線と交差する複数の走査信号線と、
   前記複数の映像信号線と前記複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置された複数のスイッチ素子と、
   前記複数のスイッチ素子にそれぞれ接続された複数の画素電極と、
   前記複数の画素電極に共通的に設けられた共通電極と、
   前記共通電極の電位に対する前記複数の画素電極の電位の極性が所定数の水平走査期間毎に反転するように前記複数の映像信号線に前記映像信号を印加する映像信号線駆動回路と、
   有効映像期間と垂直帰線期間とからなり１フレーム分の画像表示が行われる期間であるフレーム期間のうちの前記垂直帰線期間の開始時点から所定の時間が経過するまでの移行期間に前記複数の映像信号線に印加されるべき映像信号の電位を決定する移行期間映像信号電位決定部と
   を備え、
   前記共通電極の電位は、前記所定数の水平走査期間毎に高電位と低電位とに交互に設定され、
   連続する２フレーム期間である第１のフレーム期間と第２のフレーム期間において、前記第１のフレーム期間における前記移行期間の長さと前記第２のフレーム期間における前記移行期間の長さとが異なる長さに設定され、
   前記移行期間映像信号電位決定部は、前記第１のフレーム期間における前記移行期間の終了時点の映像信号の電位と前記第２のフレーム期間における前記移行期間の終了時点の映像信号の電位とがほぼ等しくなるように、前記移行期間に前記複数の映像信号線に印加されるべき映像信号の電位を決定することを特徴とする、表示装置。
2. 連続する２フレーム期間のうちの先行するフレーム期間における前記移行期間の終了時点から後続のフレーム期間における前記有効映像期間の開始時点まで、前記映像信号線駆動回路と前記複数の映像信号線とは互いに電気的に切り離されていることを特徴とする、請求項１に記載の表示装置。
3. 前記移行期間映像信号電位決定部は、
   前記第１のフレーム期間における前記移行期間の開始直後に前記共通電極の電位が高電位に設定されていれば、当該第１のフレーム期間における前記移行期間の終了時点の映像信号の電位が前記有効映像期間中に前記映像信号が取り得る最大の電位と等しくなり、かつ、前記第２のフレーム期間における前記移行期間の終了時点の映像信号の電位が前記有効映像期間中に前記映像信号が取り得る最大の電位と等しくなるように、前記移行期間に前記複数の映像信号線に印加されるべき映像信号の電位を決定し、
   前記第１のフレーム期間における前記移行期間の開始直後に前記共通電極の電位が低電位に設定されていれば、当該第１のフレーム期間における前記移行期間の終了時点の映像信号の電位が前記有効映像期間中に前記映像信号が取り得る最小の電位と等しくなり、かつ、前記第２のフレーム期間における前記移行期間の終了時点の映像信号の電位が前記有効映像期間中に前記映像信号が取り得る最小の電位と等しくなるように、前記移行期間に前記複数の映像信号線に印加されるべき映像信号の電位を決定することを特徴とする、請求項１に記載の表示装置。
4. 前記第１のフレーム期間における前記移行期間の長さは、前記共通電極の電位に対する前記複数の画素電極の電位の極性が反転する間隔である前記所定数の水平走査期間の長さと等しい長さに設定され、
   前記第２のフレーム期間における前記移行期間の長さは、前記第１のフレーム期間における前記移行期間の長さの２倍の長さに設定されていることを特徴とする、請求項１に記載の表示装置。
5. ノーマリブラックモードで表示を行う請求項１に記載の表示装置であって、
   前記移行期間映像信号電位決定部は、前記第１のフレーム期間における前記移行期間の終了時点の映像信号の電位が黒色を表示するための電位となり、かつ、前記第２のフレーム期間における前記移行期間の終了時点の映像信号の電位が黒色を表示するための電位となるように、前記移行期間に前記複数の映像信号線に印加されるべき映像信号の電位を決定することを特徴とする、請求項１に記載の表示装置。
6. ノーマリホワイトモードで表示を行う請求項１に記載の表示装置であって、
   前記移行期間映像信号電位決定部は、前記第１のフレーム期間における前記移行期間の終了時点の映像信号の電位が白色を表示するための電位となり、かつ、前記第２のフレーム期間における前記移行期間の終了時点の映像信号の電位が白色を表示するための電位となるように、前記移行期間に前記複数の映像信号線に印加されるべき映像信号の電位を決定することを特徴とする、請求項１に記載の表示装置。
7. 前記共通電極の電位に対する前記複数の画素電極の電位の極性が１水平走査期間毎に反転することを特徴とする、請求項１に記載の表示装置。
8. 表示すべき画像に基づく映像信号を伝達するための複数の映像信号線と、前記複数の映像信号線と交差する複数の走査信号線と、前記複数の映像信号線と前記複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置された複数のスイッチ素子と、前記複数のスイッチ素子にそれぞれ接続された複数の画素電極と、前記複数の画素電極に共通的に設けられた共通電極とを備えたアクティブマトリクス型の表示装置の駆動回路であって、
   前記共通電極の電位に対する前記複数の画素電極の電位の極性が所定数の水平走査期間毎に反転するように前記複数の映像信号線に前記映像信号を印加する映像信号線駆動回路と、
   前記映像信号線駆動回路の内部または外部に設けられ、有効映像期間と垂直帰線期間とからなり１フレーム分の画像表示が行われる期間であるフレーム期間のうちの前記垂直帰線期間の開始時点から所定の時間が経過するまでの移行期間に前記複数の映像信号線に印加されるべき映像信号の電位を決定する移行期間映像信号電位決定部と
   を備え、
   前記共通電極の電位は、前記所定数の水平走査期間毎に高電位と低電位とに交互に設定され、
   連続する２フレーム期間である第１のフレーム期間と第２のフレーム期間において、前記第１のフレーム期間における前記移行期間の長さと前記第２のフレーム期間における前記移行期間の長さとが異なる長さに設定され、
   前記移行期間映像信号電位決定部は、前記第１のフレーム期間における前記移行期間の終了時点の映像信号の電位と前記第２のフレーム期間における前記移行期間の終了時点の映像信号の電位とがほぼ等しくなるように、前記移行期間に前記複数の映像信号線に印加されるべき映像信号の電位を決定することを特徴とする、駆動回路。
9. 連続する２フレーム期間のうちの先行するフレーム期間における前記移行期間の終了時点から後続のフレーム期間における前記有効映像期間の開始時点まで、前記映像信号線駆動回路と前記複数の映像信号線とは互いに電気的に切り離されていることを特徴とする、請求項８に記載の駆動回路。
10. 前記移行期間映像信号電位決定部は、
    前記第１のフレーム期間における前記移行期間の開始直後に前記共通電極の電位が高電位に設定されていれば、当該第１のフレーム期間における前記移行期間の終了時点の映像信号の電位が前記有効映像期間中に前記映像信号が取り得る最大の電位と等しくなり、かつ、前記第２のフレーム期間における前記移行期間の終了時点の映像信号の電位が前記有効映像期間中に前記映像信号が取り得る最大の電位と等しくなるように、前記移行期間に前記複数の映像信号線に印加されるべき映像信号の電位を決定し、
    前記第１のフレーム期間における前記移行期間の開始直後に前記共通電極の電位が低電位に設定されていれば、当該第１のフレーム期間における前記移行期間の終了時点の映像信号の電位が前記有効映像期間中に前記映像信号が取り得る最小の電位と等しくなり、かつ、前記第２のフレーム期間における前記移行期間の終了時点の映像信号の電位が前記有効映像期間中に前記映像信号が取り得る最小の電位と等しくなるように、前記移行期間に前記複数の映像信号線に印加されるべき映像信号の電位を決定することを特徴とする、請求項８に記載の駆動回路。
11. 前記第１のフレーム期間における前記移行期間の長さは、前記共通電極の電位に対する前記複数の画素電極の電位の極性が反転する間隔である前記所定数の水平走査期間の長さと等しい長さに設定され、
    前記第２のフレーム期間における前記移行期間の長さは、前記第１のフレーム期間における前記移行期間の長さの２倍の長さに設定されていることを特徴とする、請求項８に記載の駆動回路。
12. 表示すべき画像に基づく映像信号を伝達するための複数の映像信号線と、前記複数の映像信号線と交差する複数の走査信号線と、前記複数の映像信号線と前記複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置された複数のスイッチ素子と、前記複数のスイッチ素子にそれぞれ接続された複数の画素電極と、前記複数の画素電極に共通的に設けられた共通電極と、前記複数の映像信号線を駆動する映像信号線駆動回路とを備えたアクティブマトリクス型の表示装置の駆動方法であって、
    前記共通電極の電位に対する前記複数の画素電極の電位の極性が所定数の水平走査期間毎に反転するように前記複数の映像信号線に前記映像信号を印加する映像信号線駆動ステップと、
    有効映像期間と垂直帰線期間とからなり１フレーム分の画像表示が行われる期間であるフレーム期間のうちの前記垂直帰線期間の開始時点から所定の時間が経過するまでの移行期間に前記複数の映像信号線に印加されるべき映像信号の電位を決定する移行期間映像信号電位決定ステップと
    を備え、
    前記共通電極の電位は、前記所定数の水平走査期間毎に高電位と低電位とに交互に設定され、
    連続する２フレーム期間である第１のフレーム期間と第２のフレーム期間において、前記第１のフレーム期間における前記移行期間の長さと前記第２のフレーム期間における前記移行期間の長さとが異なる長さに設定され、
    前記移行期間映像信号電位決定ステップでは、前記第１のフレーム期間における前記移行期間の終了時点の映像信号の電位と前記第２のフレーム期間における前記移行期間の終了時点の映像信号の電位とがほぼ等しくなるように、前記移行期間に前記複数の映像信号線に印加されるべき映像信号の電位が決定されることを特徴とする、駆動方法。
13. 連続する２フレーム期間のうちの先行するフレーム期間における前記移行期間の終了時点から後続のフレーム期間における前記有効映像期間の開始時点まで、前記映像信号線駆動回路と前記複数の映像信号線とを互いに電気的に切り離すステップを更に含むことを特徴とする、請求項１２に記載の駆動方法。
14. 前記移行期間映像信号電位決定ステップでは、
    前記第１のフレーム期間における前記移行期間の開始直後に前記共通電極の電位が高電位に設定されていれば、当該第１のフレーム期間における前記移行期間の終了時点の映像信号の電位が前記有効映像期間中に前記映像信号が取り得る最大の電位と等しくなり、かつ、前記第２のフレーム期間における前記移行期間の終了時点の映像信号の電位が前記有効映像期間中に前記映像信号が取り得る最大の電位と等しくなるように、前記移行期間に前記複数の映像信号線に印加されるべき映像信号の電位が決定され、
    前記第１のフレーム期間における前記移行期間の開始直後に前記共通電極の電位が低電位に設定されていれば、当該第１のフレーム期間における前記移行期間の終了時点の映像信号の電位が前記有効映像期間中に前記映像信号が取り得る最小の電位と等しくなり、かつ、前記第２のフレーム期間における前記移行期間の終了時点の映像信号の電位が前記有効映像期間中に前記映像信号が取り得る最小の電位と等しくなるように、前記移行期間に前記複数の映像信号線に印加されるべき映像信号の電位が決定されることを特徴とする、請求項１２に記載の駆動方法。
15. 前記第１のフレーム期間における前記移行期間の長さは、前記共通電極の電位に対する前記複数の画素電極の電位の極性が反転する間隔である前記所定数の水平走査期間の長さと等しい長さに設定され、
    前記第２のフレーム期間における前記移行期間の長さは、前記第１のフレーム期間における前記移行期間の長さの２倍の長さに設定されていることを特徴とする、請求項１２に記載の駆動方法。

Images