JP5782941B2 - 液晶表示装置 - Google Patents
液晶表示装置 Download PDFInfo
- Publication number
- JP5782941B2 JP5782941B2 JP2011198987A JP2011198987A JP5782941B2 JP 5782941 B2 JP5782941 B2 JP 5782941B2 JP 2011198987 A JP2011198987 A JP 2011198987A JP 2011198987 A JP2011198987 A JP 2011198987A JP 5782941 B2 JP5782941 B2 JP 5782941B2
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- positive
- inspection
- signal
- video
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
対向する画素電極と共通電極との間に液晶層が挟持された表示素子と、一組の2本のデータ線のうち第1のデータ線を介して供給される正極性映像信号をサンプリングして一定期間第1の保持容量に保持する第1のサンプリング及び保持手段と、一組の2本のデータ線のうち第2のデータ線を介して供給される、正極性映像信号とは逆極性の負極性映像信号をサンプリングして一定期間第2の保持容量に保持する第2のサンプリング及び保持手段と、第1の保持容量に保持された正極性映像信号電圧を転送する第1のソースフォロワ・バッファと、第2の保持容量に保持された負極性映像信号電圧を転送する第2のソースフォロワ・バッファと、第1のソースフォロワ・バッファの出力側に接続された第1のスイッチングトランジスタと、第2のソースフォロワ・バッファの出力側に接続された第2のスイッチングトランジスタとを交互にオンに制御し、正極性映像信号電圧と負極性映像信号電圧とを、垂直走査周期より短い所定の周期で切り替えて画素電極に交互に印加するスイッチング手段と、一組の2本のデータ線のうち一方のデータ線と画素電極との間に接続され、検査制御信号用配線を介して供給される検査制御信号によりスイッチング制御される検査用トランジスタとを備え、
正極性映像信号を伝送する正極性映像信号線と第1のデータ線との間に設けられた正極性用ビデオスイッチ、及び負極性映像信号を伝送する負極性映像信号線と第2のデータ線との間に設けられた負極性用ビデオスイッチが、複数組のデータ線に対応して複数組設けられており、各行の複数個の画素は、検査用トランジスタが検査制御信号用配線に共通に接続されると共に、検査用トランジスタが第1のデータ線と画素電極との間に接続された第1の画素と、検査用トランジスタが第2のデータ線と画素電極との間に接続された第2の画素とからなり、更に検査信号書き込み手段、検査信号読み出し手段及び出力手段を有することを特徴とする。
ここで、検査信号書き込み手段は、検査制御信号により検査用トランジスタをオフ状態として、所定の第1の規定値の正極性検査信号を第1の保持容量に書き込み保持すると共に、所定の第2の規定値の負極性検査信号を第2の保持容量に書き込み保持する。検査信号読み出し手段は、検査制御信号により検査用トランジスタをオンにした状態で、1個の第1の画素と1個の第2の画素とからなる一組の第1及び第2の画素内の第1のソースフォロワ・バッファ及び第1のスイッチングトランジスタを含む正極性側画素回路部をアクティブに制御して、一組の第1及び第2の画素内の第1の保持容量に書き込まれた正極性検査信号を、検査用トランジスタを通して第1のデータ線と第2のデータ線に同時に読み出す動作と、一組の第1及び第2の画素内の第2のソースフォロワ・バッファ及び第2のスイッチングトランジスタを含む負極性側画素回路部をアクティブに制御して、一組の第1及び第2の画素内の第2の保持容量に書き込まれた負極性検査信号を、検査用トランジスタを通して第1のデータ線と第2のデータ線に同時に読み出す動作とを時分割的に行うことを、各行の複数個の画素に対し一組の第1及び第2の画素の画素対単位で順次に繰り返す。出力手段は、検査信号読み出し手段の画素対単位の正極性側画素回路部及び負極性側画素回路部のアクティブ制御に同期して、複数組のビデオスイッチを画素対に対応して二組ずつ順番にオンに制御して、第1の画素から第1のデータ線に出力された正極性検査信号又は負極性検査信号を二組のうち一方の組の正極性ビデオスイッチにより選択して正極性映像信号線に電圧駆動で出力すると同時に、第2の画素から第2のデータ線に出力された正極性検査信号又は負極性検査信号を二組のうち他方の組の負極性ビデオスイッチにより選択して負極性映像信号線に電圧駆動で出力する。
検査信号読み出し手段は、検査制御信号により検査用トランジスタをオンにした状態で、N1個の第1の画素とN2個の第2の画素とからなる一組の第1及び第2の画素内の正極性側画素回路部をアクティブに制御して、一組の第1及び第2の画素内の第1の保持容量に書き込まれた正極性検査信号を検査用トランジスタを通して第1のデータ線と第2のデータ線とに同時に読み出す動作と、一組の第1及び第2の画素内の負極性側画素回路部をアクティブに制御して、一組の第1及び第2の画素内の第2の保持容量に書き込まれた負極性検査信号を検査用トランジスタを通して第1のデータ線と第2のデータ線とに同時に読み出す動作とを時分割的に行うことを、各行の複数個の画素に対し一組の第1及び第2の画素の画素対単位で順次に繰り返し、
出力手段は、検査信号読み出し手段の画素対単位の正極性側画素回路部及び負極性側画素回路部のアクティブ制御に同期して、検査信号読み出し手段の画素対単位の正極性側画素回路部及び負極性側画素回路部のアクティブ制御に同期して、複数組のビデオスイッチ対のうち、画素対に対応する(N1+N2)組のビデオスイッチ対毎に順番にオンに制御して、一組のN1個の第1の画素から第1のデータ線に同時に出力された正極性検査信号又は負極性検査信号を(N1+N2)組のビデオスイッチ対におけるN1個の正極性用ビデオスイッチにより選択してN1本の正極性映像信号線にそれぞれ電圧駆動で出力すると同時に、一組のN2個の第2の画素から第2のデータ線に同時に出力された正極性検査信号又は負極性検査信号を(N1+N2)組のビデオスイッチ対におけるN2個の負極性用ビデオスイッチにより選択してN2本の負極性映像信号線にそれぞれ電圧駆動で出力することを特徴とする。
また、第3の発明の液晶表示装置は、第1又は第2の発明の第1のソースフォロワ・バッファが、第1の保持容量に保持された電圧をそのソース端子から第1のスイッチングトランジスタに供給する第1のソースフォロワ用トランジスタと、第1のソースフォロワ用トランジスタのソース側に接続された第1の定電流負荷トランジスタとからなり、第2のソースフォロワ・バッファが、第2の保持容量に保持された電圧をそのソース端子から第2のスイッチングトランジスタに供給する第2のソースフォロワ用トランジスタと、第2のソースフォロワ用トランジスタのソース側に接続された第2の定電流負荷トランジスタとからなることを特徴とする。
図1は、本発明になる液晶表示装置の一画素の第1の実施の形態の等価回路図を示す。同図中、図7と同一構成部分には同一符号を付してある。本実施の形態の液晶表示装置は、特許文献1記載の液晶表示装置と同様に、2本のデータ線(列信号線)を一組とする複数組のデータ線と、複数本のゲート線(行走査線)との各交差部にそれぞれ画素を配置することで、マトリクス状に配置された複数の画素からなる画素部を有し、それらの各画素において正極性映像信号と負極性映像信号とを2つの保持容量に別々にサンプリング保持した後、それらの保持電圧を交互に画素電極に印加して液晶表示素子を交流駆動する液晶表示装置である。ただし、本実施の形態の液晶表示装置は、特許文献1記載の液晶表示装置と比較して各画素の構成が異なり、図1に示す等価回路で表わされる構成とされている。
I=C×V/t
により算出することができる。この場合においても、保持容量Cs1、Cs2の信号保持期間とリーク電流量の関係から、平均信号電圧に正規信号電圧からリークによってオフセットされた電圧を補正するようにしたデータを、リークしている該当画素に入力してやることにより、リーク電流を視認できないようにすることができる。これにより、従来ではリークにより廃棄していたチップにおいても補正して使用することが可能になるため、歩留まりを向上することができる。
次に、本発明の液晶表示装置の第2の実施の形態について説明する。図3は、本発明になる液晶表示装置の第2の実施の形態の要部の回路系統図を示す。同図中、図1と同一構成部分には同一符号を付してある。
次に、本発明の液晶表示装置の第3の実施の形態について説明する。図5は、本発明になる液晶表示装置の第3の実施の形態の要部の回路系統図を示す。同図中、図3と同一構成部分には同一符号を付し、その説明を省略する。
20、30 液晶表示装置
21、31 水平シフトレジスタ
Di+、Dn+、D1+〜D8+ 正極性用データ線(列信号線)
Di-、Dn-、D1-〜D8- 負極性用データ線(列信号線)
Gj 行走査線(ゲート線)
S+ 正極性ゲート制御信号用配線
S- 負極性ゲート制御信号用配線
B 負荷特性制御信号用配線
TG、TG1、TG2 検査制御信号用配線
Tr1、Tr2 画素選択用NMOSトランジスタ
Tr3、Tr4 ソースフォロワ用PMOSトランジスタ
Tr5、Tr6 スイッチング用NMOSトランジスタ
Tr7、Tr8 定電流負荷用PMOSトランジスタ
Tr9 検査用NMOSトランジスタ
Cs1、Cs2 保持容量
LC 液晶表示素子
PE 画素電極
CE 共通電極
LCM 表示体(液晶層)
VSW1+〜VSW8+、VSWi+、VSWn+ 正極性側ビデオスイッチ
VSW1-〜VSW8-、VSWi-、VSWn- 負極性側ビデオスイッチ
Vid+、Vid1+〜Vid4+ 正極性映像信号線
Vid-、Vid1-〜Vid4- 負極性映像信号線
Claims (3)
- 2本のデータ線を一組とする複数組のデータ線と複数本の行走査線とがそれぞれ交差する交差部に設けられた複数の画素のそれぞれが、
対向する画素電極と共通電極との間に液晶層が挟持された表示素子と、
一組の前記2本のデータ線のうち第1のデータ線を介して供給される正極性映像信号をサンプリングして一定期間第1の保持容量に保持する第1のサンプリング及び保持手段と、
一組の前記2本のデータ線のうち第2のデータ線を介して供給される、前記正極性映像信号とは逆極性の負極性映像信号をサンプリングして一定期間第2の保持容量に保持する第2のサンプリング及び保持手段と、
前記第1の保持容量に保持された正極性映像信号電圧を転送する第1のソースフォロワ・バッファと、
前記第2の保持容量に保持された負極性映像信号電圧を転送する第2のソースフォロワ・バッファと、
前記第1のソースフォロワ・バッファの出力側に接続された第1のスイッチングトランジスタと、前記第2のソースフォロワ・バッファの出力側に接続された第2のスイッチングトランジスタとを交互にオンに制御し、前記正極性映像信号電圧と前記負極性映像信号電圧とを、垂直走査周期より短い所定の周期で切り替えて前記画素電極に交互に印加するスイッチング手段と、
一組の前記2本のデータ線のうち一方のデータ線と前記画素電極との間に接続され、検査制御信号用配線を介して供給される検査制御信号によりスイッチング制御される検査用トランジスタと、
を備え、
前記正極性映像信号を伝送する正極性映像信号線と前記第1のデータ線との間に設けられた正極性用ビデオスイッチ、及び前記負極性映像信号を伝送する負極性映像信号線と前記第2のデータ線との間に設けられた負極性用ビデオスイッチが、前記複数組のデータ線に対応して複数組設けられており、
各行の複数個の前記画素は、前記検査用トランジスタが前記検査制御信号用配線に共通に接続されると共に、前記検査用トランジスタが前記第1のデータ線と前記画素電極との間に接続された第1の画素と、前記検査用トランジスタが前記第2のデータ線と前記画素電極との間に接続された第2の画素とからなり、
前記検査制御信号により前記検査用トランジスタをオフ状態として、所定の第1の規定値の正極性検査信号を前記第1の保持容量に書き込み保持すると共に、所定の第2の規定値の負極性検査信号を前記第2の保持容量に書き込み保持する検査信号書き込み手段と、
前記検査制御信号により前記検査用トランジスタをオンにした状態で、1個の前記第1の画素と1個の前記第2の画素とからなる一組の前記第1及び第2の画素内の前記第1のソースフォロワ・バッファ及び前記第1のスイッチングトランジスタを含む正極性側画素回路部をアクティブに制御して、一組の前記第1及び第2の画素内の前記第1の保持容量に書き込まれた前記正極性検査信号を、前記検査用トランジスタを通して前記第1のデータ線と前記第2のデータ線に同時に読み出す動作と、一組の前記第1及び第2の画素内の前記第2のソースフォロワ・バッファ及び前記第2のスイッチングトランジスタを含む負極性側画素回路部をアクティブに制御して、一組の前記第1及び第2の画素内の前記第2の保持容量に書き込まれた前記負極性検査信号を、前記検査用トランジスタを通して前記第1のデータ線と前記第2のデータ線に同時に読み出す動作とを時分割的に行うことを、各行の前記複数個の画素に対し一組の前記第1及び第2の画素の画素対単位で順次に繰り返す検査信号読み出し手段と、
前記検査信号読み出し手段の前記画素対単位の前記正極性側画素回路部及び前記負極性側画素回路部のアクティブ制御に同期して、前記複数組のビデオスイッチを前記画素対に対応して二組ずつ順番にオンに制御して、前記第1の画素から前記第1のデータ線に出力された前記正極性検査信号又は前記負極性検査信号を前記二組のうち一方の組の正極性ビデオスイッチにより選択して前記正極性映像信号線に電圧駆動で出力すると同時に、前記第2の画素から前記第2のデータ線に出力された前記正極性検査信号又は前記負極性検査信号を前記二組のうち他方の組の負極性ビデオスイッチにより選択して前記負極性映像信号線に電圧駆動で出力する出力手段と
を有することを特徴とする液晶表示装置。 - 一組の前記2本のデータ線のうち第1のデータ線に接続された正極性用ビデオスイッチ、及び一組の前記2本のデータ線のうち第2のデータ線に接続された負極性用ビデオスイッチを一組とするビデオスイッチ対が、前記複数組のデータ線に対応して複数組設けられると共に、前記正極性映像信号を伝送するN1本(N1は2以上の自然数)の正極性映像信号線が、複数個の前記正極性ビデオスイッチのうちN1個の正極性用ビデオスイッチ単位で接続され、かつ、前記負極性映像信号を伝送するN2本(N2は2以上の自然数)の負極性映像信号線が、複数個の前記負極性ビデオスイッチのうちN2個の負極性用ビデオスイッチ単位で接続されており、
各行の複数個の前記画素は、前記検査用トランジスタが前記検査制御信号用配線に共通に接続されると共に、前記検査用トランジスタが前記第1のデータ線と前記画素電極との間に接続された第1の画素と、前記検査用トランジスタが前記第2のデータ線と前記画素電極との間に接続された第2の画素とからなり、
前記検査信号読み出し手段は、前記検査制御信号により前記検査用トランジスタをオンにした状態で、前記N1個の前記第1の画素と前記N2個の前記第2の画素とからなる一組の前記第1及び第2の画素内の前記正極性側画素回路部をアクティブに制御して、一組の前記第1及び第2の画素内の前記第1の保持容量に書き込まれた前記正極性検査信号を前記検査用トランジスタを通して前記第1のデータ線と前記第2のデータ線とに同時に読み出す動作と、一組の前記第1及び第2の画素内の前記負極性側画素回路部をアクティブに制御して、一組の前記第1及び第2の画素内の前記第2の保持容量に書き込まれた前記負極性検査信号を前記検査用トランジスタを通して前記第1のデータ線と前記第2のデータ線とに同時に読み出す動作とを時分割的に行うことを、各行の前記複数個の画素に対し一組の前記第1及び第2の画素の画素対単位で順次に繰り返し、
前記出力手段は、前記検査信号読み出し手段の前記画素対単位の前記正極性側画素回路部及び前記負極性側画素回路部のアクティブ制御に同期して、前記複数組のビデオスイッチ対のうち、前記画素対に対応する(N1+N2)組のビデオスイッチ対毎に順番にオンに制御して、一組の前記N1個の前記第1の画素から前記第1のデータ線に同時に出力された前記正極性検査信号又は前記負極性検査信号を前記(N1+N2)組のビデオスイッチ対における前記N1個の正極性用ビデオスイッチにより選択してN1本の前記正極性映像信号線にそれぞれ電圧駆動で出力すると同時に、一組の前記N2個の前記第2の画素から前記第2のデータ線に同時に出力された前記正極性検査信号又は前記負極性検査信号を前記(N1+N2)組のビデオスイッチ対における前記N2個の負極性用ビデオスイッチにより選択してN2本の前記負極性映像信号線にそれぞれ電圧駆動で出力することを特徴とする請求項1記載の液晶表示装置。 - 前記第1のソースフォロワ・バッファは、前記第1の保持容量に保持された電圧をそのソース端子から前記第1のスイッチングトランジスタに供給する第1のソースフォロワ用トランジスタと、前記第1のソースフォロワ用トランジスタのソース側に接続された第1の定電流負荷トランジスタとからなり、
前記第2のソースフォロワ・バッファは、前記第2の保持容量に保持された電圧をそのソース端子から前記第2のスイッチングトランジスタに供給する第2のソースフォロワ用トランジスタと、前記第2のソースフォロワ用トランジスタのソース側に接続された第2の定電流負荷トランジスタとからなることを特徴とする請求項1又は2記載の液晶表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011198987A JP5782941B2 (ja) | 2011-09-13 | 2011-09-13 | 液晶表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011198987A JP5782941B2 (ja) | 2011-09-13 | 2011-09-13 | 液晶表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013061435A JP2013061435A (ja) | 2013-04-04 |
JP5782941B2 true JP5782941B2 (ja) | 2015-09-24 |
Family
ID=48186165
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011198987A Active JP5782941B2 (ja) | 2011-09-13 | 2011-09-13 | 液晶表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5782941B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6988725B2 (ja) * | 2018-07-30 | 2022-01-05 | 株式会社Jvcケンウッド | 液晶表示装置及びその画素検査方法 |
JP7291316B2 (ja) * | 2019-09-05 | 2023-06-15 | 株式会社Jvcケンウッド | 液晶デバイス、波長選択光スイッチ装置、及び、液晶デバイスの画素検査方法 |
JP7272191B2 (ja) * | 2019-09-05 | 2023-05-12 | 株式会社Jvcケンウッド | 液晶デバイス、波長選択光スイッチ装置、及び、液晶デバイスの画素検査方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5206397B2 (ja) * | 2008-02-19 | 2013-06-12 | 株式会社Jvcケンウッド | 液晶表示装置及び液晶表示装置の駆動方法 |
JP5225782B2 (ja) * | 2008-08-08 | 2013-07-03 | 株式会社ジャパンディスプレイイースト | 表示装置 |
JP5347826B2 (ja) * | 2009-08-12 | 2013-11-20 | 株式会社Jvcケンウッド | 液晶表示装置及びその駆動方法 |
-
2011
- 2011-09-13 JP JP2011198987A patent/JP5782941B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2013061435A (ja) | 2013-04-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7187373B2 (en) | Display apparatus | |
US8494109B2 (en) | Shift register | |
US8068577B2 (en) | Pull-down control circuit and shift register of using same | |
JP4981928B2 (ja) | 表示駆動回路及び表示装置 | |
US7683866B2 (en) | Display driver for reducing flickering | |
TWI431609B (zh) | Active matrix display device | |
JP5549614B2 (ja) | 液晶表示装置 | |
JP5765205B2 (ja) | 液晶表示装置及びその画素検査方法 | |
JP2010107732A (ja) | 液晶表示装置 | |
US20080303762A1 (en) | Display device | |
US7564437B2 (en) | Liquid crystal display device and controlling method thereof | |
JP5485281B2 (ja) | メモリ装置、メモリ装置を備えた表示装置、メモリ装置の駆動方法、および、表示装置の駆動方法 | |
JP2023130413A (ja) | 液晶表示装置及びその製造方法 | |
JP5782941B2 (ja) | 液晶表示装置 | |
JP5485282B2 (ja) | 表示装置および表示装置の駆動方法 | |
KR100761612B1 (ko) | 전기 광학 장치 및 전자 기기 | |
US8896511B2 (en) | Display apparatus and display apparatus driving method | |
JP2017126075A (ja) | 液晶表示装置及び液晶表示装置の検査方法 | |
JP2021039294A (ja) | 液晶デバイス、波長選択光スイッチ装置、及び、液晶デバイスの画素検査方法 | |
JP2000194330A (ja) | 液晶表示装置 | |
WO2011033812A1 (ja) | 表示装置および表示装置の駆動方法 | |
JP5691776B2 (ja) | 液晶表示装置及びその駆動方法 | |
US20070188433A1 (en) | Display device | |
JP5488445B2 (ja) | 液晶表示装置 | |
JP6394715B2 (ja) | 液晶表示装置及び液晶表示装置の検査方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140228 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141212 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150203 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150403 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150623 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150706 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5782941 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |