JP5485281B2 - メモリ装置、メモリ装置を備えた表示装置、メモリ装置の駆動方法、および、表示装置の駆動方法 - Google Patents
メモリ装置、メモリ装置を備えた表示装置、メモリ装置の駆動方法、および、表示装置の駆動方法 Download PDFInfo
- Publication number
- JP5485281B2 JP5485281B2 JP2011531812A JP2011531812A JP5485281B2 JP 5485281 B2 JP5485281 B2 JP 5485281B2 JP 2011531812 A JP2011531812 A JP 2011531812A JP 2011531812 A JP2011531812 A JP 2011531812A JP 5485281 B2 JP5485281 B2 JP 5485281B2
- Authority
- JP
- Japan
- Prior art keywords
- potential
- control unit
- state
- level
- transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
- G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
- G11C11/405—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with three charge-transfer gates, e.g. MOS transistors, per cell
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0404—Matrix technologies
- G09G2300/0417—Special arrangements specific to the use of low carrier mobility technology
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0823—Several active elements per pixel in active matrix panels used to establish symmetry in driving, e.g. with polarity inversion
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/088—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements using a non-linear two-terminal element
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
- G09G2330/022—Power management, e.g. power saving in absence of operation, e.g. no data being entered during a predetermined time
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Dram (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
Description
メモリセルがマトリクス状に配置されたメモリアレイと、上記メモリアレイの各ロウを駆動するロウドライバと、上記メモリアレイの各コラムを駆動するコラムドライバとを備えるメモリ装置であって、
上記メモリアレイのロウごとに設けられるとともに同じロウの各上記メモリセルに接続された第1の配線と、
上記メモリセルに接続された、第2の配線および第3の配線と、
上記メモリアレイのコラムごとに設けられるとともに同じコラムの各上記メモリセルに接続されて、上記コラムドライバによって2値論理レベルを表す第1の電位レベルと第2の電位レベルとのそれぞれが供給されるように駆動される第4の配線とを備えており、
上記メモリセルは、スイッチ回路、第1保持部、転送部、第2保持部、および、第1制御部を備えており、
上記スイッチ回路は、上記ロウドライバにより上記第1の配線を介して駆動されることによって、上記第4の配線と上記第1保持部との間の導通と遮断とを選択的に行い、
上記第1保持部は、上記第1保持部に入力される上記2値論理レベルを保持し、
上記転送部は、上記第2の配線を介して駆動されることによって、上記第1保持部に保持されている上記2値論理レベルを第1保持部が保持したまま上記第2保持部へ転送する転送動作と、上記転送動作を行わない非転送動作とを選択的に行い、
上記第2保持部は、上記第2保持部に入力される上記2値論理レベルを保持し、
上記第1制御部は、上記第3の配線を介して駆動されることによって第1の動作を行う状態または第2の動作を行う状態に選択的に制御され、
上記第1の動作は、上記第2保持部に保持されている上記2値論理レベルが上記第1の電位レベルであるか上記第2の電位レベルであるかという制御情報に応じて、上記第1制御部への入力を取り込んで上記第1制御部の出力として上記第1保持部に供給するアクティブ状態となるか、上記第1制御部の出力を停止する非アクティブ状態となるかを選択して行う動作であり、
上記第2の動作は、上記制御情報に関わらず上記第1制御部の出力を停止する動作であり、
上記第1制御部の入力に設定された電位の供給を行う供給源を備えていることを特徴としている。
メモリセルがマトリクス状に配置されたメモリアレイと、上記メモリアレイの各ロウを駆動するロウドライバと、上記メモリアレイの各コラムを駆動するコラムドライバとを備えるメモリ装置であって、
上記メモリアレイのロウごとに設けられるとともに同じロウの各上記メモリセルに接続された第1の配線と、
上記メモリセルに接続された、第2の配線および第3の配線と、
上記メモリアレイのコラムごとに設けられるとともに同じコラムの各上記メモリセルに接続されて、上記コラムドライバによって2値論理レベルを表す第1の電位レベルと第2の電位レベルとのそれぞれが供給されるように駆動される第4の配線とを備えており、
上記メモリセルは、スイッチ回路、第1保持部、転送部、第2保持部、および、第1制御部を備えており、
上記スイッチ回路は、上記ロウドライバにより上記第1の配線を介して駆動されることによって、上記第4の配線と上記第1保持部との間の導通と遮断とを選択的に行い、
上記第1保持部は、上記第1保持部に入力される上記2値論理レベルを保持し、
上記転送部は、上記第2の配線を介して駆動されることによって、上記第1保持部に保持されている上記2値論理レベルを第1保持部が保持したまま上記第2保持部へ転送する転送動作と、上記転送動作を行わない非転送動作とを選択的に行い、
上記第2保持部は、上記第2保持部に入力される上記2値論理レベルを保持し、
上記第1制御部は、上記第3の配線を介して駆動されることによって第1の動作を行う状態または第2の動作を行う状態に選択的に制御され、
上記第1の動作は、上記第2保持部に保持されている上記2値論理レベルが上記第1の電位レベルであるか上記第2の電位レベルであるかという制御情報に応じて、上記第1制御部への入力を取り込んで上記第1制御部の出力として上記第1保持部に供給するアクティブ状態となるか、上記第1制御部の出力を停止する非アクティブ状態となるかを選択して行う動作であり、
上記第2の動作は、上記制御情報に関わらず上記第1制御部の出力を停止する動作であり、
上記第1制御部の入力に設定された電位の供給を行う供給源を備えている。
本発明の一実施形態を図1ないし図24、図30ないし図33を用いて説明する。
第1のステップでは、書き込み/読み出し回路15からビット線Yjにデータに対応する2値論理レベルを供給した状態、かつ、リフレッシュ出力制御部RS1に第2の動作を行わせた状態としてスイッチ回路SW1を導通させることによりメモリセル20に上記2値論理レベルを書き込み、メモリセル20に上記2値論理レベルが書き込まれた状態、かつ、リフレッシュ出力制御部RS1に第2の動作を行わせた状態としてデータ転送部TS1によって転送動作を行う。
第2のステップでは、第1ステップに続いて、リフレッシュ出力制御部RS1に第2の動作を行わせた状態、かつ、データ転送部TS1に非転送動作を行わせた状態としてスイッチ回路SW1を導通させることにより、リフレッシュ出力制御部RS1をアクティブ状態とする制御情報に相当するレベルと同じ2値論理レベルをビット線Yjを介して第1データ保持部DS1に入力する。
第3のステップでは、第2ステップに続いて、スイッチ回路SW1を遮断した状態、かつ、データ転送部TS1に非転送動作を行わせた状態としてリフレッシュ出力制御部RS1によって第1の動作を行うとともに、第1の動作の終了時には供給源VS1からリフレッシュ出力制御部RS1の入力にリフレッシュ出力制御部RS1をアクティブ状態とする制御情報に相当するレベルの反転レベルの2値論理レベルを供給している状態とする。
第4のステップでは、第3ステップに続いて、スイッチ回路SW1を遮断した状態、かつ、リフレッシュ出力制御部RS1に第2の動作を行わせた状態としてデータ転送部TS1によって転送動作を行う。
第5のステップでは、書き込み/読み出し回路15からビット線Yjにリフレッシュ出力制御部RS1をアクティブ状態とする上記制御情報に相当するレベルと同じ2値論理レベルを供給した状態、かつ、データ転送部TS1に非転送動作を行わせた状態、かつ、リフレッシュ出力制御部RS1に第2の動作を行わせた状態として、スイッチ回路SW1を導通させることによりメモリセル20に上記2値論理レベルを書き込む。
第6のステップでは、第5のステップに続いて、スイッチ回路SW1を導通させた状態、かつ、データ転送部TS1に非転送動作を行わせた状態として、リフレッシュ出力制御部RS1に第1の動作を行わせる。
第7のステップでは、第6のステップに続いて、スイッチ回路SW1を導通させた状態、かつ、データ転送部TS1に非転送動作を行わせた状態として、ビット線Yjの電位を書き込み/読み出し回路15によってセンスすることにより、メモリセル20に保持されていたデータを判定する。
第8のステップでは、第7のステップに続いて、スイッチ回路SW1を遮断した状態、かつ、リフレッシュ出力制御部RS1に第2の動作を行わせた状態として、データ転送部TS1に転送動作を行わせる。
第9のステップでは、第8のステップに続いて、データ転送部TS1に非転送動作を行わせた状態、かつ、書き込み/読み出し回路15からビット線Yjにリフレッシュ出力制御部RS1をアクティブ状態とする制御情報に相当するレベルと同じ2値論理レベルを供給した状態、かつ、リフレッシュ出力制御部RS1に第2の動作を行わせた状態として、スイッチ回路SW1を導通させる。
第10のステップでは、第9のステップに続いて、スイッチ回路SW1を遮断した状態、かつ、データ転送部TS1に非転送動作を行わせた状態として、リフレッシュ出力制御部RS1に第1の動作を行わせる。
第11のステップでは、第10のステップに続いて、スイッチ回路SW1を遮断した状態、かつ、リフレッシュ出力制御部RS1に第2の動作を行わせた状態として、データ転送部TS1に転送動作を行わせる。
第1のステップでは、書き込み/読み出し回路15からビット線Yjにデータに対応する2値論理レベルを供給した状態、かつ、リフレッシュ出力制御部RS1に第2の動作を行わせた状態としてスイッチ回路SW1を導通させることによりメモリセル20に上記2値論理レベルを書き込み、メモリセル20に上記2値論理レベルが書き込まれた状態、かつ、リフレッシュ出力制御部RS1に第2の動作を行わせた状態としてデータ転送部TS1によって転送動作を行う。
第2のステップでは、第1ステップに続いて、リフレッシュ出力制御部RS1に第2の動作を行わせた状態、かつ、データ転送部TS1に非転送動作を行わせた状態としてスイッチ回路SW1を導通させることにより、リフレッシュ出力制御部RS1をアクティブ状態とする制御情報に相当するレベルと同じ2値論理レベルをビット線Yjを介して第1データ保持部DS1に入力する。
第3のステップでは、第2ステップに続いて、スイッチ回路SW1を遮断した状態、かつ、データ転送部TS1に非転送動作を行わせた状態としてリフレッシュ出力制御部RS1によって第1の動作を行うとともに、第1の動作の終了時には供給源VS1からリフレッシュ出力制御部RS1の入力にリフレッシュ出力制御部RS1をアクティブ状態とする制御情報に相当するレベルの反転レベルの2値論理レベルを供給している状態とする。
第4のステップでは、第3ステップに続いて、スイッチ回路SW1を遮断した状態、かつ、リフレッシュ出力制御部RS1に第2の動作を行わせた状態としてデータ転送部TS1によって転送動作を行う。
〔実施の形態2〕
本発明の他の実施の形態について図25ないし図27を用いて説明する。
ステップAでは、駆動信号発生回路/映像信号発生回路34およびデマルチプレクサ35からソースラインSL(j)にデータ信号に対応する2値論理レベルを供給した状態、かつ、リフレッシュ出力制御部RS1に第2の動作を行わせた状態としてスイッチ回路SW1を導通させることにより画素40に上記2値論理レベルを書き込み、メモリセル20に上記2値論理レベルが書き込まれた状態、かつ、リフレッシュ出力制御部RS1に第2の動作を行わせた状態としてデータ転送部TS1によって転送動作を行う。
ステップBでは、ステップAに続いて、リフレッシュ出力制御部RS1に第2の動作を行わせた状態、かつ、データ転送部TS1に非転送動作を行わせた状態としてスイッチ回路SW1を導通させることにより、リフレッシュ出力制御部RS1をアクティブ状態とする制御情報に相当するレベルと同じ2値論理レベルをソースラインSL(j)を介して第1データ保持部DS1に入力する。
ステップCでは、ステップBに続いて、スイッチ回路SW1を遮断した状態、かつ、データ転送部TS1に非転送動作を行わせた状態としてリフレッシュ出力制御部RS1によって第1の動作を行うとともに、第1の動作の終了時には供給源VS1を兼ねるデータ転送制御線DT1(i)からリフレッシュ出力制御部RS1の入力にリフレッシュ出力制御部RS1をアクティブ状態とする制御情報に相当するレベルの反転レベルの2値論理レベルを供給している状態とする。
ステップDでは、ステップCに続いて、スイッチ回路SW1を遮断した状態、かつ、リフレッシュ出力制御部RS1に第2の動作を行わせた状態としてデータ転送部TS1によって転送動作を行う。
メモリセルがマトリクス状に配置されたメモリアレイと、上記メモリアレイの各ロウを駆動するロウドライバと、上記メモリアレイの各コラムを駆動するコラムドライバとを備えるメモリ装置であって、
上記メモリアレイのロウごとに設けられるとともに同じロウの各上記メモリセルに接続された第1の配線と、
上記メモリセルに接続された、第2の配線および第3の配線と、
上記メモリアレイのコラムごとに設けられるとともに同じコラムの各上記メモリセルに接続されて、上記コラムドライバによって2値論理レベルを表す第1の電位レベルと第2の電位レベルとのそれぞれが供給されるように駆動される第4の配線とを備えており、
上記メモリセルは、スイッチ回路、第1保持部、転送部、第2保持部、および、第1制御部を備えており、
上記スイッチ回路は、上記ロウドライバにより上記第1の配線を介して駆動されることによって、上記第4の配線と上記第1保持部との間の導通と遮断とを選択的に行い、
上記第1保持部は、上記第1保持部に入力される上記2値論理レベルを保持し、
上記転送部は、上記第2の配線を介して駆動されることによって、上記第1保持部に保持されている上記2値論理レベルを第1保持部が保持したまま上記第2保持部へ転送する転送動作と、上記転送動作を行わない非転送動作とを選択的に行い、
上記第2保持部は、上記第2保持部に入力される上記2値論理レベルを保持し、
上記第1制御部は、上記第3の配線を介して駆動されることによって第1の動作を行う状態または第2の動作を行う状態に選択的に制御され、
上記第1の動作は、上記第2保持部に保持されている上記2値論理レベルが上記第1の電位レベルであるか上記第2の電位レベルであるかという制御情報に応じて、上記第1制御部への入力を取り込んで上記第1制御部の出力として上記第1保持部に供給するアクティブ状態となるか、上記第1制御部の出力を停止する非アクティブ状態となるかを選択して行う動作であり、
上記第2の動作は、上記制御情報に関わらず上記第1制御部の出力を停止する動作であり、
上記第1制御部の入力に設定された電位の供給を行う供給源を備えていることを特徴としている。
上記第1制御部は、
上記第2保持部に保持されている上記2値論理レベルを上記制御情報としての導通遮断の制御信号とする第1のスイッチと、
上記第3の配線に供給される信号を導通遮断の制御信号とする第2のスイッチとを備えており、
上記第1のスイッチと上記第2のスイッチとは、上記第1制御部の入力と上記第1制御部の出力との間に、上記第1のスイッチが上記第1制御部の入力側に配置されるように、互いに直列に接続されていることを特徴としている。
上記メモリセルに対するデータの書き込みモードにおいて、
上記コラムドライバから上記第4の配線に上記データに対応する上記2値論理レベルを供給した状態、かつ、上記第1制御部に上記第2の動作を行わせた状態として上記スイッチ回路を導通させることにより上記メモリセルに上記2値論理レベルを書き込み、上記メモリセルに上記2値論理レベルが書き込まれた状態、かつ、上記第1制御部に上記第2の動作を行わせた状態として上記転送部によって上記転送動作を行う、第1のステップを実行し、
上記第1のステップに続いて、
上記第1制御部に上記第2の動作を行わせた状態、かつ、上記転送部に上記非転送動作を行わせた状態として上記スイッチ回路を導通させることにより、上記第1制御部を上記アクティブ状態とする上記制御情報に相当するレベルと同じ上記2値論理レベルを上記第4の配線を介して上記第1保持部に入力する、第2のステップと、
上記第2のステップに続いて、上記スイッチ回路を遮断した状態、かつ、上記転送部に上記非転送動作を行わせた状態として上記第1制御部によって上記第1の動作を行うとともに、上記第1の動作の終了時には上記供給源から上記第1制御部の入力に上記第1制御部を上記アクティブ状態とする上記制御情報に相当するレベルの反転レベルの上記2値論理レベルを供給している状態とする、第3のステップと、
上記第3のステップに続いて、上記スイッチ回路を遮断した状態、かつ、上記第1制御部に上記第2の動作を行わせた状態として上記転送部によって上記転送動作を行う、第4のステップとを含む、上記第2のステップの開始から上記第4のステップの終了までの一連の動作を1回以上実行することを特徴としている。
上記第1保持部は一端が上記2値論理レベルの保持ノードとなる第1の容量であり、
上記第2保持部は一端が上記2値論理レベルの保持ノードとなる第2の容量であり、
上記第1の容量の容量値は上記第2の容量の容量値よりも大きく、
上記転送部は第3のスイッチからなることを特徴としている。
上記第1保持部は一端が上記2値論理レベルの保持ノードとなる第1の容量であり、
上記第2保持部は一端が上記2値論理レベルの保持ノードとなる第2の容量であり、
上記第1の容量の容量値は上記第2の容量の容量値よりも大きく、
上記転送部は第3のスイッチからなり、
上記スイッチ回路、上記第1のスイッチ、上記第2のスイッチ、および、上記第3のスイッチは、Nチャネル型の電界効果トランジスタであることを特徴としている。
上記第1保持部は一端が上記2値論理レベルの保持ノードとなる第1の容量であり、
上記第2保持部は一端が上記2値論理レベルの保持ノードとなる第2の容量であり、
上記第1の容量の容量値は上記第2の容量の容量値よりも大きく、
上記転送部は第3のスイッチからなり、
上記スイッチ回路、上記第1のスイッチ、上記第2のスイッチ、および、上記第3のスイッチは、Pチャネル型の電界効果トランジスタであることを特徴としている。
上記第2の配線は上記供給源を兼ねており、
上記第3のステップの間は、上記第2の配線に、上記第1制御部を上記アクティブ状態とする上記制御情報に相当するレベルの反転レベルの上記2値論理レベルを供給することを特徴としている。
上記供給源は独立した配線であり、
上記第3のステップの間は、上記供給源に、上記第1制御部を上記アクティブ状態とする上記制御情報に相当するレベルの反転レベルの上記2値論理レベルを供給することを特徴としている。
上記第2の配線は上記第3の配線を兼ねており、
上記転送部が転送動作する状態であるときに上記第1制御部が上記第2の動作を行う状態に制御される一方、上記転送部が非転送動作を行う状態であるときに上記第1制御部が上記第1の動作を行う状態に制御され、
上記供給源は独立した配線であり、
上記第3のステップの間は、上記供給源に、上記第1制御部を上記アクティブ状態とする上記制御情報に相当するレベルの反転レベルの上記2値論理レベルを供給することを特徴としている。
上記第1保持部は一端が上記2値論理レベルの保持ノードとなる第1の容量であり、
上記第2保持部は一端が上記2値論理レベルの保持ノードとなる第2の容量であり、
上記第1の容量の容量値は上記第2の容量の容量値よりも大きく、
上記転送部は第3のスイッチからなり、
上記メモリアレイのロウごとに設けられ、同じロウの各上記第2の容量の他端に接続された第5の配線を備えており、
上記第4のステップにおいて、上記スイッチ回路を遮断した状態、かつ、上記第1制御部に上記第2の動作を行わせた状態として上記転送部によって上記転送動作を行う動作を一旦行った後に続いて、上記スイッチ回路を遮断した状態、かつ、上記転送部に上記転送動作を行わせた状態のまま、上記第1制御部に上記第1の動作を行わせる第1の期間が設けられており、
上記第1制御部が上記第1の動作を行うときに上記第1制御部を上記アクティブ状態とする上記制御情報が上記第1の電位レベルと上記第2の電位レベルとのうちの高いほうのレベルである場合には、上記第5の配線に、Low電位からHigh電位に立ち上がるパルスを供給し、
上記第1制御部が上記第1の動作を行うときに上記第1制御部を上記アクティブ状態とする上記制御情報が上記第1の電位レベルと上記第2の電位レベルとのうちの低いほうのレベルである場合には、上記第5の配線に、High電位からLow電位に立ち上がるパルスを供給することを特徴としている。
上記第1の期間には、上記第4の配線に、上記第1制御部が上記第1の動作を行うときに上記第1制御部を上記非アクティブ状態とする上記制御情報に相当するレベルと同じ上記2値論理レベルを供給することを特徴としている。
上記メモリセルに対するデータの読み出しモードにおいて、
上記コラムドライバから上記第4の配線に上記第1制御部を上記アクティブ状態とする上記制御情報に相当するレベルと同じ上記2値論理レベルを供給した状態、かつ、上記転送部に上記非転送動作を行わせた状態、かつ、上記第1制御部に上記第2の動作を行わせた状態として、上記スイッチ回路を導通させることにより上記メモリセルに上記2値論理レベルを書き込む第5のステップと、
上記第5のステップに続いて、上記スイッチ回路を導通させた状態、かつ、上記転送部に上記非転送動作を行わせた状態として、上記第1制御部に上記第1の動作を行わせる第6のステップと、
上記第6のステップに続いて、上記スイッチ回路を導通させた状態、かつ、上記転送部に上記非転送動作を行わせた状態として、上記第4の配線の電位を上記コラムドライバによってセンスすることにより、上記メモリセルに保持されていたデータを判定する第7のステップとを行うことを特徴としている。
上記第7のステップに続いて、上記スイッチ回路を遮断した状態、かつ、上記第1制御部に上記第2の動作を行わせた状態として、上記転送部に上記転送動作を行わせる第8のステップを実行し、
上記第8のステップに続いて、
上記転送部に上記非転送動作を行わせた状態、かつ、上記コラムドライバから上記第4の配線に上記第1制御部を上記アクティブ状態とする上記制御情報に相当するレベルと同じ上記2値論理レベルを供給した状態、かつ、上記第1制御部に上記第2の動作を行わせた状態として、上記スイッチ回路を導通させる第9のステップと、
上記第9のステップに続いて、上記スイッチ回路を遮断した状態、かつ、上記転送部に上記非転送動作を行わせた状態として、上記第1制御部に上記第1の動作を行わせる第10のステップと、
上記第10のステップに続いて、上記スイッチ回路を遮断した状態、かつ、上記第1制御部に上記第2の動作を行わせた状態として、上記転送部に上記転送動作を行わせる第11のステップとを含む、上記第9のステップの開始から上記第11のステップの終了までの一連の動作を1回以上実行することを特徴としている。
上記メモリ装置を備えた表示装置であって、
上記第1保持部に、上記第1保持部が上記2値論理レベルを保持する保持ノードに画素電極が接続された液晶容量を備えており、
上記第1の配線が走査信号線を兼ねるとともに、上記第4の配線がデータ信号線を兼ねており、
上記ロウドライバにより上記第1の配線を介して上記スイッチ回路を駆動するとともに、上記コラムドライバから上記第4の配線および上記スイッチ回路を介して上記第1保持部にデータ信号を供給することにより、上記液晶容量に電圧を印加して表示を行うことを特徴としている。
第1保持部が保持している電位を用いて画像表示を行うことができるという効果を奏する。
上記メモリセルに、上記データ信号として上記2値論理レベルを供給して表示を行う第1の表示モードを実行することを特徴としている。
上記第1の表示モードにおいては、
上記コラムドライバから上記第4の配線に上記データ信号に対応する上記2値論理レベルを供給した状態、かつ、上記第1制御部に上記第2の動作を行わせた状態として上記スイッチ回路を導通させることにより上記メモリセルに上記2値論理レベルを書き込み、上記メモリセルに上記2値論理レベルが書き込まれた状態、かつ、上記第1制御部に上記第2の動作を行わせた状態として上記転送部によって上記転送動作を行う、ステップAを実行し、
上記ステップAに続いて、
上記第1制御部に上記第2の動作を行わせた状態、かつ、上記転送部に上記非転送動作を行わせた状態として上記スイッチ回路を導通させることにより、上記第1制御部を上記アクティブ状態とする上記制御情報に相当するレベルと同じ上記2値論理レベルを上記第4の配線を介して上記第1保持部に入力する、ステップBと、
上記ステップBに続いて、上記スイッチ回路を遮断した状態、かつ、上記転送部に上記非転送動作を行わせた状態として上記第1制御部によって上記第1の動作を行うとともに、上記第1の動作の終了時には上記供給源から上記第1制御部の入力に上記第1制御部を上記アクティブ状態とする上記制御情報に相当するレベルの反転レベルの上記2値論理レベルを供給している状態とする、ステップCと、
上記ステップCに続いて、上記スイッチ回路を遮断した状態、かつ、上記第1制御部に上記第2の動作を行わせた状態として上記転送部によって上記転送動作を行う、ステップDとを含む、上記ステップBの開始から上記ステップDの終了までの一連の動作を1回以上実行することを特徴としている。
上記液晶容量の共通電極を2値レベルに反転交流駆動することを特徴としている。
上記共通電極に供給される2値レベルは上記第1の電位レベルと上記第2の電位レベルとからなることを特徴としている。
上記共通電極に供給される2値レベルを、上記スイッチ回路が導通している期間にのみ反転することを特徴としている。
上記コラムドライバは、上記第4の配線に2値レベルよりも電位レベル数の多い上記データ信号である多値レベルデータ信号を供給することが可能であり、
上記メモリセルに上記多値レベルデータ信号を供給して、上記第1制御部に上記アクティブ状態になる上記第1の動作を行わせない状態で表示を行う第2の表示モードを実行することを特徴としている。
上記第1保持部が補助容量を兼ねることを特徴としている。
上記メモリ装置にデータを書き込むメモリ装置の駆動方法であって、
上記コラムドライバから上記第4の配線に上記データに対応する上記2値論理レベルを供給した状態、かつ、上記第1制御部に上記第2の動作を行わせた状態として上記スイッチ回路を導通させることにより上記メモリセルに上記2値論理レベルを書き込み、上記メモリセルに上記2値論理レベルが書き込まれた状態、かつ、上記第1制御部に上記第2の動作を行わせた状態として上記転送部によって上記転送動作を行う、第1のステップを実行し、
上記第1のステップに続いて、
上記第1制御部に上記第2の動作を行わせた状態、かつ、上記転送部に上記非転送動作を行わせた状態として上記スイッチ回路を導通させることにより、上記第1制御部を上記アクティブ状態とする上記制御情報に相当するレベルと同じ上記2値論理レベルを上記第4の配線を介して上記第1保持部に入力する、第2のステップと、
上記第2のステップに続いて、上記スイッチ回路を遮断した状態、かつ、上記転送部に上記非転送動作を行わせた状態として上記第1制御部によって上記第1の動作を行うとともに、上記第1の動作の終了時には上記供給源から上記第1制御部の入力に上記第1制御部を上記アクティブ状態とする上記制御情報に相当するレベルの反転レベルの上記2値論理レベルを供給している状態とする、第3のステップと、
上記第3のステップに続いて、上記スイッチ回路を遮断した状態、かつ、上記第1制御部に上記第2の動作を行わせた状態として上記転送部によって上記転送動作を行う、第4のステップとを含む、上記第2のステップの開始から上記第4のステップの終了までの一連の動作を1回以上実行することを特徴としている。
上記メモリ装置からデータを読み出すメモリ装置の駆動方法であって、
上記メモリセルに対するデータの読み出しモードにおいて、
上記コラムドライバから上記第4の配線に上記第1制御部を上記アクティブ状態とする上記制御情報に相当するレベルと同じ上記2値論理レベルを供給した状態、かつ、上記転送部に上記非転送動作を行わせた状態、かつ、上記第1制御部に上記第2の動作を行わせた状態として、上記スイッチ回路を導通させることにより上記メモリセルに上記2値論理レベルを書き込む第5のステップと、
上記第5のステップに続いて、上記スイッチ回路を導通させた状態、かつ、上記転送部に上記非転送動作を行わせた状態として、上記第1制御部に上記第1の動作を行わせる第6のステップと、
上記第6のステップに続いて、上記スイッチ回路を導通させた状態、かつ、上記転送部に上記非転送動作を行わせた状態として、上記第4の配線の電位を上記コラムドライバによってセンスすることにより、上記メモリセルに保持されていたデータを判定する第7のステップとを行うことを特徴としている。
上記第7のステップに続いて、上記スイッチ回路を遮断した状態、かつ、上記第1制御部に上記第2の動作を行わせた状態として、上記転送部に上記転送動作を行わせる第8のステップを実行し、
上記第8のステップに続いて、
上記転送部に上記非転送動作を行わせた状態、かつ、上記コラムドライバから上記第4の配線に上記第1制御部を上記アクティブ状態とする上記制御情報に相当するレベルと同じ上記2値論理レベルを供給した状態、かつ、上記第1制御部に上記第2の動作を行わせた状態として、上記スイッチ回路を導通させる第9のステップと、
上記第9のステップに続いて、上記スイッチ回路を遮断した状態、かつ、上記転送部に上記非転送動作を行わせた状態として、上記第1制御部に上記第1の動作を行わせる第10のステップと、
上記第10のステップに続いて、上記スイッチ回路を遮断した状態、かつ、上記第1制御部に上記第2の動作を行わせた状態として、上記転送部に上記転送動作を行わせる第11のステップとを含む、上記第9のステップの開始から上記第11のステップの終了までの一連の動作を1回以上実行することを特徴としている。
上記表示装置に上記データ信号を書き込んで表示を行う表示装置の駆動方法であって、
上記コラムドライバから上記第4の配線に上記データ信号に対応する上記2値論理レベルを供給した状態、かつ、上記第1制御部に上記第2の動作を行わせた状態として上記スイッチ回路を導通させることにより上記メモリセルに上記2値論理レベルを書き込み、上記メモリセルに上記2値論理レベルが書き込まれた状態、かつ、上記第1制御部に上記第2の動作を行わせた状態として上記転送部によって上記転送動作を行う、ステップAを実行し、
上記ステップAに続いて、
上記第1制御部に上記第2の動作を行わせた状態、かつ、上記転送部に上記非転送動作を行わせた状態として上記スイッチ回路を導通させることにより、上記第1制御部を上記アクティブ状態とする上記制御情報に相当するレベルと同じ上記2値論理レベルを上記第4の配線を介して上記第1保持部に入力する、ステップBと、
上記ステップBに続いて、上記スイッチ回路を遮断した状態、かつ、上記転送部に上記非転送動作を行わせた状態として上記第1制御部によって上記第1の動作を行うとともに、上記第1の動作の終了時には上記供給源から上記第1制御部の入力に上記第1制御部を上記アクティブ状態とする上記制御情報に相当するレベルの反転レベルの上記2値論理レベルを供給している状態とする、ステップCと、
上記ステップCに続いて、上記スイッチ回路を遮断した状態、かつ、上記第1制御部に上記第2の動作を行わせた状態として上記転送部によって上記転送動作を行う、ステップDとを含む、上記ステップBの開始から上記ステップDの終了までの一連の動作を1回以上実行する、第1の表示モードを実行することを特徴としている。
上記液晶容量の共通電極を2値レベルに反転交流駆動することを特徴としている。
上記共通電極に供給される2値レベルは上記第1の電位レベルと上記第2の電位レベルとからなることを特徴としている。
上記共通電極に供給される2値レベルを、上記スイッチ回路が導通している期間にのみ反転することを特徴としている。
上記第4の配線に2値レベルよりも電位レベル数の多い上記データ信号である多値レベルデータ信号を供給することを可能とした上記コラムドライバから、上記メモリセルに上記多値レベルデータ信号を供給して、上記第1制御部に上記アクティブ状態になる上記第1の動作を行わせない状態で表示を行う第2の表示モードを実行することを特徴としている。
3 液晶表示装置(表示装置)
10 メモリアレイ
14 ワード線制御回路14(ロウドライバ)
15 書き込み/読み出し回路(コラムドライバ)
20 メモリセル
40 画素(メモリセル)
SC1 スイッチ制御線(第1の配線)
DT1 データ転送制御線(第2の配線)
RC1 リフレッシュ出力制御線(第3の配線)
IN1 データ入力線(第4の配線)
Xi(1)(1≦i≦n) 第1ワード線(第1の配線)
Xi(2)(1≦i≦n) 第2ワード線(第2の配線、供給源)
Xi(3)(1≦i≦n) 第3ワード線(第3の配線)
Yj(1≦j≦m) ビット線(第4の配線)
RP1 リフレッシュ用パルス線(第5の配線)
SW1 スイッチ回路
DS1 第1データ保持部(第1保持部)
DS2 第2データ保持部(第2保持部)
TS1 データ転送部(転送部)
RS1 リフレッシュ出力制御部(第1制御部)
VS1 供給源
L1、L2 制御線(供給源)
N1〜N8 トランジスタ(Nチャネル型の電界効果トランジスタ)
P1〜P7 トランジスタ(Pチャネル型の電界効果トランジスタ)
N3、P5、N5、P5 トランジスタ(第1のスイッチ)
N4、P4、P6、N7 トランジスタ(第2のスイッチ)
N2、P2、N6、P7、 トランジスタ(第3のスイッチ)
Ca1 容量(第1の容量)
Cb1 容量(第2の容量)
GL(i)(1≦i≦n) ゲートライン(走査信号線)
SL(j)(1≦j≦m) ソースライン(データ信号線)
Claims (27)
- メモリセルがマトリクス状に配置されたメモリアレイと、上記メモリアレイの各ロウを駆動するロウドライバと、上記メモリアレイの各コラムを駆動するコラムドライバとを備えるメモリ装置であって、
上記メモリアレイのロウごとに設けられるとともに同じロウの各上記メモリセルに接続された第1の配線と、
上記メモリセルに接続された、第2の配線および第3の配線と、
上記メモリアレイのコラムごとに設けられるとともに同じコラムの各上記メモリセルに接続されて、上記コラムドライバによって2値論理レベルを表す第1の電位レベルと第2の電位レベルとのそれぞれが供給されるように駆動される第4の配線とを備えており、
上記メモリセルは、スイッチ回路、第1保持部、転送部、第2保持部、および、第1制御部を備えており、
上記スイッチ回路は、上記ロウドライバにより上記第1の配線を介して駆動されることによって、上記第4の配線と上記第1保持部との間の導通と遮断とを選択的に行い、
上記第1保持部は、上記第1保持部に入力される上記2値論理レベルを保持し、
上記転送部は、上記第2の配線を介して駆動されることによって、上記第1保持部に保持されている上記2値論理レベルを第1保持部が保持したまま上記第2保持部へ転送する転送動作と、上記転送動作を行わない非転送動作とを選択的に行い、
上記第2保持部は、上記第2保持部に入力される上記2値論理レベルを保持し、
上記第1制御部は、上記第3の配線を介して駆動されることによって第1の動作を行う状態または第2の動作を行う状態に選択的に制御され、
上記第1の動作は、上記第2保持部に保持されている上記2値論理レベルが上記第1の電位レベルであるか上記第2の電位レベルであるかという制御情報に応じて、上記第1制御部への入力を取り込んで上記第1制御部の出力として上記第1保持部に供給するアクティブ状態となるか、上記第1制御部の出力を停止する非アクティブ状態となるかを選択して行う動作であり、
上記第2の動作は、上記制御情報に関わらず上記第1制御部の出力を停止する動作であり、
上記第1制御部の入力に設定された電位の供給を行う供給源を備えていることを特徴とするメモリ装置。 - 上記第1制御部は、
上記第2保持部に保持されている上記2値論理レベルを上記制御情報としての導通遮断の制御信号とする第1のスイッチと、
上記第3の配線に供給される信号を導通遮断の制御信号とする第2のスイッチとを備えており、
上記第1のスイッチと上記第2のスイッチとは、上記第1制御部の入力と上記第1制御部の出力との間に互いに直列に接続されていることを特徴とする請求項1に記載のメモリ装置。 - 上記メモリセルに対するデータの書き込みモードにおいて、
上記コラムドライバから上記第4の配線に上記データに対応する上記2値論理レベルを供給した状態、かつ、上記第1制御部に上記第2の動作を行わせた状態として上記スイッチ回路を導通させることにより上記メモリセルに上記2値論理レベルを書き込み、上記メモリセルに上記2値論理レベルが書き込まれた状態、かつ、上記第1制御部に上記第2の動作を行わせた状態として上記転送部によって上記転送動作を行う、第1のステップを実行し、
上記第1のステップに続いて、
上記第1制御部に上記第2の動作を行わせた状態、かつ、上記転送部に上記非転送動作を行わせた状態として上記スイッチ回路を導通させることにより、上記第1制御部を上記アクティブ状態とする上記制御情報に相当するレベルと同じ上記2値論理レベルを上記第4の配線を介して上記第1保持部に入力する、第2のステップと、
上記第2のステップに続いて、上記スイッチ回路を遮断した状態、かつ、上記転送部に上記非転送動作を行わせた状態として上記第1制御部によって上記第1の動作を行うとともに、上記第1の動作の終了時には上記供給源から上記第1制御部の入力に上記第1制御部を上記アクティブ状態とする上記制御情報に相当するレベルの反転レベルの上記2値論理レベルを供給している状態とする、第3のステップと、
上記第3のステップに続いて、上記スイッチ回路を遮断した状態、かつ、上記第1制御部に上記第2の動作を行わせた状態として上記転送部によって上記転送動作を行う、第4のステップとを含む、上記第2のステップの開始から上記第4のステップの終了までの一連の動作を1回以上実行することを特徴とする請求項1または2に記載のメモリ装置。 - 上記第1保持部は一端が上記2値論理レベルの保持ノードとなる第1の容量であり、
上記第2保持部は一端が上記2値論理レベルの保持ノードとなる第2の容量であり、
上記第1の容量の容量値は上記第2の容量の容量値よりも大きく、
上記転送部は第3のスイッチからなることを特徴とする請求項1から3までのいずれか1項に記載のメモリ装置。 - 上記第1保持部は一端が上記2値論理レベルの保持ノードとなる第1の容量であり、
上記第2保持部は一端が上記2値論理レベルの保持ノードとなる第2の容量であり、
上記第1の容量の容量値は上記第2の容量の容量値よりも大きく、
上記転送部は第3のスイッチからなり、
上記スイッチ回路、上記第1のスイッチ、上記第2のスイッチ、および、上記第3のスイッチは、Nチャネル型の電界効果トランジスタであることを特徴とする請求項2に記載のメモリ装置。 - 上記第1保持部は一端が上記2値論理レベルの保持ノードとなる第1の容量であり、
上記第2保持部は一端が上記2値論理レベルの保持ノードとなる第2の容量であり、
上記第1の容量の容量値は上記第2の容量の容量値よりも大きく、
上記転送部は第3のスイッチからなり、
上記スイッチ回路、上記第1のスイッチ、上記第2のスイッチ、および、上記第3のスイッチは、Pチャネル型の電界効果トランジスタであることを特徴とする請求項2に記載のメモリ装置。 - 上記第2の配線は上記供給源を兼ねており、
上記第3のステップの間は、上記第2の配線に、上記第1制御部を上記アクティブ状態とする上記制御情報に相当するレベルの反転レベルの上記2値論理レベルを供給することを特徴とする請求項3に記載のメモリ装置。 - 上記供給源は独立した配線であり、
上記第3のステップの間は、上記供給源に、上記第1制御部を上記アクティブ状態とする上記制御情報に相当するレベルの反転レベルの上記2値論理レベルを供給することを特徴とする請求項3に記載のメモリ装置。 - 上記第2の配線は上記第3の配線を兼ねており、
上記転送部が転送動作する状態であるときに上記第1制御部が上記第2の動作を行う状態に制御される一方、上記転送部が非転送動作を行う状態であるときに上記第1制御部が上記第1の動作を行う状態に制御され、
上記供給源は独立した配線であり、
上記第3のステップの間は、上記供給源に、上記第1制御部を上記アクティブ状態とする上記制御情報に相当するレベルの反転レベルの上記2値論理レベルを供給することを特徴とする請求項3に記載のメモリ装置。 - 上記メモリセルに対するデータの読み出しモードにおいて、
上記コラムドライバから上記第4の配線に上記第1制御部を上記アクティブ状態とする上記制御情報に相当するレベルと同じ上記2値論理レベルを供給した状態、かつ、上記転送部に上記非転送動作を行わせた状態、かつ、上記第1制御部に上記第2の動作を行わせた状態として、上記スイッチ回路を導通させることにより上記メモリセルに上記2値論理レベルを書き込む第5のステップと、
上記第5のステップに続いて、上記スイッチ回路を導通させた状態、かつ、上記転送部に上記非転送動作を行わせた状態として、上記第1制御部に上記第1の動作を行わせる第6のステップと、
上記第6のステップに続いて、上記スイッチ回路を導通させた状態、かつ、上記転送部に上記非転送動作を行わせた状態として、上記第4の配線の電位を上記コラムドライバによってセンスすることにより、上記メモリセルに保持されていたデータを判定する第7のステップとを行うことを特徴とする請求項1から9までのいずれか1項に記載のメモリ装置。 - 上記第7のステップに続いて、上記スイッチ回路を遮断した状態、かつ、上記第1制御部に上記第2の動作を行わせた状態として、上記転送部に上記転送動作を行わせる第8のステップを実行し、
上記第8のステップに続いて、
上記転送部に上記非転送動作を行わせた状態、かつ、上記コラムドライバから上記第4の配線に上記第1制御部を上記アクティブ状態とする上記制御情報に相当するレベルと同じ上記2値論理レベルを供給した状態、かつ、上記第1制御部に上記第2の動作を行わせた状態として、上記スイッチ回路を導通させる第9のステップと、
上記第9のステップに続いて、上記スイッチ回路を遮断した状態、かつ、上記転送部に上記非転送動作を行わせた状態として、上記第1制御部に上記第1の動作を行わせる第10のステップと、
上記第10のステップに続いて、上記スイッチ回路を遮断した状態、かつ、上記第1制御部に上記第2の動作を行わせた状態として、上記転送部に上記転送動作を行わせる第11のステップとを含む、上記第9のステップの開始から上記第11のステップの終了までの一連の動作を1回以上実行することを特徴とする請求項10に記載のメモリ装置。 - 請求項1から11までのいずれか1項に記載のメモリ装置を備えた表示装置であって、
上記第1保持部に、上記第1保持部が上記2値論理レベルを保持する保持ノードに画素電極が接続された液晶容量を備えており、
上記第1の配線が走査信号線を兼ねるとともに、上記第4の配線がデータ信号線を兼ねており、
上記ロウドライバにより上記第1の配線を介して上記スイッチ回路を駆動するとともに、上記コラムドライバから上記第4の配線および上記スイッチ回路を介して上記第1保持部にデータ信号を供給することにより、上記液晶容量に電圧を印加して表示を行うことを特徴とする表示装置。 - 上記メモリセルに、上記データ信号として上記2値論理レベルを供給して表示を行う第1の表示モードを実行することを特徴とする請求項12に記載の表示装置。
- 上記第1の表示モードにおいては、
上記コラムドライバから上記第4の配線に上記データ信号に対応する上記2値論理レベルを供給した状態、かつ、上記第1制御部に上記第2の動作を行わせた状態として上記スイッチ回路を導通させることにより上記メモリセルに上記2値論理レベルを書き込み、上記メモリセルに上記2値論理レベルが書き込まれた状態、かつ、上記第1制御部に上記第2の動作を行わせた状態として上記転送部によって上記転送動作を行う、ステップAを実行し、
上記ステップAに続いて、
上記第1制御部に上記第2の動作を行わせた状態、かつ、上記転送部に上記非転送動作を行わせた状態として上記スイッチ回路を導通させることにより、上記第1制御部を上記アクティブ状態とする上記制御情報に相当するレベルと同じ上記2値論理レベルを上記第4の配線を介して上記第1保持部に入力する、ステップBと、
上記ステップBに続いて、上記スイッチ回路を遮断した状態、かつ、上記転送部に上記非転送動作を行わせた状態として上記第1制御部によって上記第1の動作を行うとともに、上記第1の動作の終了時には上記供給源から上記第1制御部の入力に上記第1制御部を上記アクティブ状態とする上記制御情報に相当するレベルの反転レベルの上記2値論理レベルを供給している状態とする、ステップCと、
上記ステップCに続いて、上記スイッチ回路を遮断した状態、かつ、上記第1制御部に上記第2の動作を行わせた状態として上記転送部によって上記転送動作を行う、ステップDとを含む、上記ステップBの開始から上記ステップDの終了までの一連の動作を1回以上実行することを特徴とする請求項13に記載の表示装置。 - 上記液晶容量の共通電極を2値レベルに反転交流駆動することを特徴とする請求項13に記載の表示装置。
- 上記共通電極に供給される2値レベルは上記第1の電位レベルと上記第2の電位レベルとからなることを特徴とする請求項15に記載の表示装置。
- 上記共通電極に供給される2値レベルを、上記スイッチ回路が導通している期間にのみ反転することを特徴とする請求項15または16に記載の表示装置。
- 上記コラムドライバは、上記第4の配線に2値レベルよりも電位レベル数の多い上記データ信号である多値レベルデータ信号を供給することが可能であり、
上記メモリセルに上記多値レベルデータ信号を供給して、上記第1制御部に上記アクティブ状態になる上記第1の動作を行わせない状態で表示を行う第2の表示モードを実行することを特徴とする請求項12から17までのいずれか1項に記載の表示装置。 - 上記第1保持部が補助容量を兼ねることを特徴とする請求項12から18までのいずれか1項に記載の表示装置。
- 請求項1に記載のメモリ装置にデータを書き込むメモリ装置の駆動方法であって、
上記コラムドライバから上記第4の配線に上記データに対応する上記2値論理レベルを供給した状態、かつ、上記第1制御部に上記第2の動作を行わせた状態として上記スイッチ回路を導通させることにより上記メモリセルに上記2値論理レベルを書き込み、上記メモリセルに上記2値論理レベルが書き込まれた状態、かつ、上記第1制御部に上記第2の動作を行わせた状態として上記転送部によって上記転送動作を行う、第1のステップを実行し、
上記第1のステップに続いて、
上記第1制御部に上記第2の動作を行わせた状態、かつ、上記転送部に上記非転送動作を行わせた状態として上記スイッチ回路を導通させることにより、上記第1制御部を上記アクティブ状態とする上記制御情報に相当するレベルと同じ上記2値論理レベルを上記第4の配線を介して上記第1保持部に入力する、第2のステップと、
上記第2のステップに続いて、上記スイッチ回路を遮断した状態、かつ、上記転送部に上記非転送動作を行わせた状態として上記第1制御部によって上記第1の動作を行うとともに、上記第1の動作の終了時には上記供給源から上記第1制御部の入力に上記第1制御部を上記アクティブ状態とする上記制御情報に相当するレベルの反転レベルの上記2値論理レベルを供給している状態とする、第3のステップと、
上記第3のステップに続いて、上記スイッチ回路を遮断した状態、かつ、上記第1制御部に上記第2の動作を行わせた状態として上記転送部によって上記転送動作を行う、第4のステップとを含む、上記第2のステップの開始から上記第4のステップの終了までの一連の動作を1回以上実行することを特徴とするメモリ装置の駆動方法。 - 請求項1に記載のメモリ装置からデータを読み出すメモリ装置の駆動方法であって、
上記コラムドライバから上記第4の配線に上記第1制御部を上記アクティブ状態とする上記制御情報に相当するレベルと同じ上記2値論理レベルを供給した状態、かつ、上記転送部に上記非転送動作を行わせた状態、かつ、上記第1制御部に上記第2の動作を行わせた状態として、上記スイッチ回路を導通させることにより上記メモリセルに上記2値論理レベルを書き込む第5のステップと、
上記第5のステップに続いて、上記スイッチ回路を導通させた状態、かつ、上記転送部に上記非転送動作を行わせた状態として、上記第1制御部に上記第1の動作を行わせる第6のステップと、
上記第6のステップに続いて、上記スイッチ回路を導通させた状態、かつ、上記転送部に上記非転送動作を行わせた状態として、上記第4の配線の電位を上記コラムドライバによってセンスすることにより、上記メモリセルに保持されていたデータを判定する第7のステップとを行うことを特徴とするメモリ装置の駆動方法。 - 上記第7のステップに続いて、上記スイッチ回路を遮断した状態、かつ、上記第1制御部に上記第2の動作を行わせた状態として、上記転送部に上記転送動作を行わせる第8のステップを実行し、
上記第8のステップに続いて、
上記転送部に上記非転送動作を行わせた状態、かつ、上記コラムドライバから上記第4の配線に上記第1制御部を上記アクティブ状態とする上記制御情報に相当するレベルと同じ上記2値論理レベルを供給した状態、かつ、上記第1制御部に上記第2の動作を行わせた状態として、上記スイッチ回路を導通させる第9のステップと、
上記第9のステップに続いて、上記スイッチ回路を遮断した状態、かつ、上記転送部に上記非転送動作を行わせた状態として、上記第1制御部に上記第1の動作を行わせる第10のステップと、
上記第10のステップに続いて、上記スイッチ回路を遮断した状態、かつ、上記第1制御部に上記第2の動作を行わせた状態として、上記転送部に上記転送動作を行わせる第11のステップとを含む、上記第9のステップの開始から上記第11のステップの終了までの一連の動作を1回以上実行することを特徴とする請求項21に記載のメモリ装置の駆動方法。 - 請求項12に記載の表示装置に上記データ信号を書き込んで表示を行う表示装置の駆動方法であって、
上記コラムドライバから上記第4の配線に上記データ信号に対応する上記2値論理レベルを供給した状態、かつ、上記第1制御部に上記第2の動作を行わせた状態として上記スイッチ回路を導通させることにより上記メモリセルに上記2値論理レベルを書き込み、上記メモリセルに上記2値論理レベルが書き込まれた状態、かつ、上記第1制御部に上記第2の動作を行わせた状態として上記転送部によって上記転送動作を行う、ステップAを実行し、
上記ステップAに続いて、
上記第1制御部に上記第2の動作を行わせた状態、かつ、上記転送部に上記非転送動作を行わせた状態として上記スイッチ回路を導通させることにより、上記第1制御部を上記アクティブ状態とする上記制御情報に相当するレベルと同じ上記2値論理レベルを上記第4の配線を介して上記第1保持部に入力する、ステップBと、
上記ステップBに続いて、上記スイッチ回路を遮断した状態、かつ、上記転送部に上記非転送動作を行わせた状態として上記第1制御部によって上記第1の動作を行うとともに、上記第1の動作の終了時には上記供給源から上記第1制御部の入力に上記第1制御部を上記アクティブ状態とする上記制御情報に相当するレベルの反転レベルの上記2値論理レベルを供給している状態とする、ステップCと、
上記ステップCに続いて、上記スイッチ回路を遮断した状態、かつ、上記第1制御部に上記第2の動作を行わせた状態として上記転送部によって上記転送動作を行う、ステップDとを含む、上記ステップBの開始から上記ステップDの終了までの一連の動作を1回以上実行する、第1の表示モードを実行することを特徴とする表示装置の駆動方法。 - 上記液晶容量の共通電極を2値レベルに反転交流駆動することを特徴とする請求項23に記載の表示装置の駆動方法。
- 上記共通電極に供給される2値レベルは上記第1の電位レベルと上記第2の電位レベルとからなることを特徴とする請求項24に記載の表示装置の駆動方法。
- 上記共通電極に供給される2値レベルを、上記スイッチ回路が導通している期間にのみ反転することを特徴とする請求項24または25に記載の表示装置の駆動方法。
- 上記第4の配線に2値レベルよりも電位レベル数の多い上記データ信号である多値レベルデータ信号を供給することを可能とした上記コラムドライバから、上記メモリセルに上記多値レベルデータ信号を供給して、上記第1制御部に上記アクティブ状態になる上記第1の動作を行わせない状態で表示を行う第2の表示モードを実行することを特徴とする請求項23から26までのいずれか1項に記載の表示装置の駆動方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011531812A JP5485281B2 (ja) | 2009-09-16 | 2010-04-23 | メモリ装置、メモリ装置を備えた表示装置、メモリ装置の駆動方法、および、表示装置の駆動方法 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009215060 | 2009-09-16 | ||
JP2009215060 | 2009-09-16 | ||
PCT/JP2010/057277 WO2011033810A1 (ja) | 2009-09-16 | 2010-04-23 | メモリ装置、メモリ装置を備えた表示装置、メモリ装置の駆動方法、および、表示装置の駆動方法 |
JP2011531812A JP5485281B2 (ja) | 2009-09-16 | 2010-04-23 | メモリ装置、メモリ装置を備えた表示装置、メモリ装置の駆動方法、および、表示装置の駆動方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2011033810A1 JPWO2011033810A1 (ja) | 2013-02-07 |
JP5485281B2 true JP5485281B2 (ja) | 2014-05-07 |
Family
ID=43758423
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011531812A Expired - Fee Related JP5485281B2 (ja) | 2009-09-16 | 2010-04-23 | メモリ装置、メモリ装置を備えた表示装置、メモリ装置の駆動方法、および、表示装置の駆動方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8866720B2 (ja) |
EP (1) | EP2479607A4 (ja) |
JP (1) | JP5485281B2 (ja) |
WO (1) | WO2011033810A1 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5664034B2 (ja) | 2010-09-03 | 2015-02-04 | セイコーエプソン株式会社 | 電気光学装置および電子機器 |
JP5268117B2 (ja) * | 2010-10-25 | 2013-08-21 | 群創光電股▲ふん▼有限公司 | ディスプレイ装置及びこれを備える電子機器 |
US20130021320A1 (en) * | 2011-07-18 | 2013-01-24 | Chimei Innolux Corporation | Pixel element, display panel thereof, and control method thereof |
US9208714B2 (en) * | 2011-08-04 | 2015-12-08 | Innolux Corporation | Display panel for refreshing image data and operating method thereof |
TWI463432B (zh) * | 2012-10-05 | 2014-12-01 | Genesys Logic Inc | 圖像資料處理方法 |
US10290272B2 (en) * | 2017-08-28 | 2019-05-14 | Innolux Corporation | Display device capable of reducing flickers |
US10504479B2 (en) * | 2017-09-19 | 2019-12-10 | Innolux Corporation | Display device |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02157815A (ja) * | 1988-12-12 | 1990-06-18 | Matsushita Electric Ind Co Ltd | 表示装置の駆動方法 |
JP2002229532A (ja) * | 2000-11-30 | 2002-08-16 | Toshiba Corp | 液晶表示装置及び液晶表示装置の駆動方法 |
JP2004077742A (ja) * | 2002-08-16 | 2004-03-11 | Hitachi Ltd | 表示装置 |
JP2007034095A (ja) * | 2005-07-29 | 2007-02-08 | Hitachi Displays Ltd | 表示装置 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW494382B (en) * | 2000-03-22 | 2002-07-11 | Toshiba Corp | Display apparatus and driving method of display apparatus |
JP4797129B2 (ja) * | 2000-06-16 | 2011-10-19 | 株式会社 日立ディスプレイズ | アクティブマトリクス型表示装置 |
US7230597B2 (en) * | 2001-07-13 | 2007-06-12 | Tpo Hong Kong Holding Limited | Active matrix array devices |
CN1325966C (zh) * | 2002-02-06 | 2007-07-11 | 三菱电机株式会社 | 图像显示装置 |
TWI220050B (en) * | 2003-08-15 | 2004-08-01 | Winbond Electronics Corp | Method and apparatus of independent refresh memory capacitance |
KR100711890B1 (ko) * | 2005-07-28 | 2007-04-25 | 삼성에스디아이 주식회사 | 유기 발광표시장치 및 그의 제조방법 |
WO2007013646A1 (en) * | 2005-07-29 | 2007-02-01 | Semiconductor Energy Laboratory Co., Ltd. | Display device and driving method thereof |
WO2008114479A1 (ja) * | 2007-03-16 | 2008-09-25 | Sharp Kabushiki Kaisha | 液晶表示装置およびその駆動方法 |
JP5242076B2 (ja) * | 2007-04-13 | 2013-07-24 | グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー | アクティブマトリクス型表示装置 |
-
2010
- 2010-04-23 EP EP10816923A patent/EP2479607A4/en not_active Withdrawn
- 2010-04-23 WO PCT/JP2010/057277 patent/WO2011033810A1/ja active Application Filing
- 2010-04-23 JP JP2011531812A patent/JP5485281B2/ja not_active Expired - Fee Related
- 2010-04-23 US US13/496,027 patent/US8866720B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02157815A (ja) * | 1988-12-12 | 1990-06-18 | Matsushita Electric Ind Co Ltd | 表示装置の駆動方法 |
JP2002229532A (ja) * | 2000-11-30 | 2002-08-16 | Toshiba Corp | 液晶表示装置及び液晶表示装置の駆動方法 |
JP2004077742A (ja) * | 2002-08-16 | 2004-03-11 | Hitachi Ltd | 表示装置 |
JP2007034095A (ja) * | 2005-07-29 | 2007-02-08 | Hitachi Displays Ltd | 表示装置 |
Also Published As
Publication number | Publication date |
---|---|
US8866720B2 (en) | 2014-10-21 |
JPWO2011033810A1 (ja) | 2013-02-07 |
WO2011033810A1 (ja) | 2011-03-24 |
EP2479607A1 (en) | 2012-07-25 |
US20120169753A1 (en) | 2012-07-05 |
EP2479607A4 (en) | 2013-03-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2011033823A1 (ja) | メモリ装置、メモリ装置を備えた表示装置、メモリ装置の駆動方法、および、表示装置の駆動方法 | |
JP5485281B2 (ja) | メモリ装置、メモリ装置を備えた表示装置、メモリ装置の駆動方法、および、表示装置の駆動方法 | |
JP4981928B2 (ja) | 表示駆動回路及び表示装置 | |
JP5351974B2 (ja) | 表示装置 | |
US8106900B2 (en) | Control method for information display device and an information display device | |
JP5329670B2 (ja) | メモリ装置およびメモリ装置を備えた液晶表示装置 | |
JP5437382B2 (ja) | 液晶表示装置 | |
JP5485282B2 (ja) | 表示装置および表示装置の駆動方法 | |
WO2011033811A1 (ja) | 表示装置および表示装置の駆動方法 | |
WO2011033824A1 (ja) | 表示装置および表示装置の駆動方法 | |
WO2011033809A1 (ja) | メモリ装置、メモリ装置を備えた表示装置、メモリ装置の駆動方法、および、表示装置の駆動方法 | |
JP5301673B2 (ja) | 液晶表示装置およびその駆動方法 | |
TWI421852B (zh) | 類比型畫素儲存電路 | |
WO2011033812A1 (ja) | 表示装置および表示装置の駆動方法 | |
US9076400B2 (en) | Liquid crystal display device and method for driving same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130723 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130920 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140121 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140219 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5485281 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |