WO2011033811A1 - 表示装置および表示装置の駆動方法 - Google Patents

表示装置および表示装置の駆動方法 Download PDF

Info

Publication number
WO2011033811A1
WO2011033811A1 PCT/JP2010/057283 JP2010057283W WO2011033811A1 WO 2011033811 A1 WO2011033811 A1 WO 2011033811A1 JP 2010057283 W JP2010057283 W JP 2010057283W WO 2011033811 A1 WO2011033811 A1 WO 2011033811A1
Authority
WO
WIPO (PCT)
Prior art keywords
potential
memory
period
data
refresh
Prior art date
Application number
PCT/JP2010/057283
Other languages
English (en)
French (fr)
Inventor
佐々木 寧
村上 祐一郎
成 古田
業天 誠二郎
修司 西
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to US13/395,518 priority Critical patent/US20120200549A1/en
Publication of WO2011033811A1 publication Critical patent/WO2011033811A1/ja

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3648Control of matrices with row and column drivers using an active matrix
    • G09G3/3659Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809Several active elements per pixel in active matrix panels
    • G09G2300/0842Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809Several active elements per pixel in active matrix panels
    • G09G2300/0842Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0219Reducing feedthrough effects in active matrix panels, i.e. voltage changes on the scan electrode influencing the pixel voltage due to capacitive coupling
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02Details of power systems and of start or stop of display operation
    • G09G2330/021Power management, e.g. power saving
    • G09G2330/022Power management, e.g. power saving in absence of operation, e.g. no data being entered during a predetermined time

Definitions

  • the present invention relates to a display device having a memory function and a driving method thereof, and particularly to a technique for eliminating screen noise caused by the existence of a plurality of driving methods according to a display form.
  • liquid crystal display devices include a memory type liquid crystal display device that includes a pixel with a built-in memory (hereinafter referred to as a pixel memory) and has a memory function capable of holding image data.
  • image data once written in a pixel can be held by refreshing while inverting the polarity, and a still image can be displayed.
  • the pixel In the normal operation (normal mode) not using the memory function, the pixel is rewritten to new image data every frame through the data signal line, while in the memory operation (memory mode) using the memory function, the image data is retained. It is not necessary to supply rewrite image data to the data signal line.
  • the operation of the circuit that drives the scanning signal line and the data signal line can be stopped, and the power consumption can be reduced. Furthermore, it is possible to reduce the power consumption by reducing the number of times of charging / discharging the data signal line having a large capacity and not transmitting the image data corresponding to the memory operation period to the controller.
  • the memory-type liquid crystal display device is often used for a liquid crystal display device that displays an image that is strongly demanded to reduce power consumption, such as a standby screen of a mobile phone.
  • FIG. 11 is a diagram showing only the circuit configuration of the pixel memory (memory circuit MR100) extracted from the memory type liquid crystal display device.
  • the memory circuit MR100 is equivalent to that disclosed in Patent Document 1, for example.
  • the memory circuit MR100 includes a switch circuit SW100, a first data holding unit DS101, a data transfer unit TS100, a second data holding unit DS102, and a refresh output control unit RS100.
  • data transfer control lines DTx, gate lines GLx, and high power supply lines are provided for each row of the pixel matrix as wirings for driving the memory circuits MR100.
  • PHx, Low power supply line PLx, refresh output control line RCx, and auxiliary capacitance line CSx are provided, and a source line SLx is provided for each column of the pixel matrix.
  • the switch circuit SW100 includes a transistor N100 that is an N-channel TFT (Thin Film Transistor).
  • the first data holding unit DS101 includes a capacitor Ca100.
  • the data transfer unit TS100 includes a transistor N101 that is an N-channel TFT.
  • the second data holding unit DS102 includes a capacitor Cb100.
  • the refresh output control unit RS100 includes an inverter INV100 and a transistor N103 which is an N-channel TFT.
  • the inverter INV100 includes a transistor P100 that is a P-channel TFT and a transistor N102 that is an N-channel TFT.
  • drain / source terminal of a field effect transistor such as the above TFT is referred to as a first drain / source terminal, and the other drain / source terminal is referred to as a second drain / source terminal.
  • the drain terminal and the source terminal are fixedly determined based on the direction in which the current can flow between the first drain / source terminal and the second drain / source terminal, respectively, the drain terminal and the source It shall be called a terminal.
  • the transistor N100 has a gate terminal connected to the gate line GLx, a first drain / source terminal connected to the source line SLx, and a second drain / source terminal connected to the node PIX which is one end of the capacitor Ca100.
  • the other end of the capacitor Ca100 is connected to the auxiliary capacitor line CSx.
  • the transistor N101 has a gate terminal connected to the data transfer control line DTx, a first drain / source terminal connected to the node PIX, and a second drain / source terminal connected to the node MRY which is one end of the capacitor Cb100.
  • the other end of the capacitor Cb100 is connected to the storage capacitor line CSx.
  • the input terminal IP of the inverter INV100 is connected to the node MRY.
  • the transistor P100 has a gate terminal connected to the input terminal IP of the inverter INV100, a source terminal connected to the high power line PHx, and a drain terminal connected to the output terminal OP of the inverter INV100.
  • the transistor N102 has a gate terminal connected to the input terminal IP of the inverter INV100, a drain terminal connected to the output terminal OP of the inverter INV100, and a source terminal connected to the low power supply line PLx.
  • Transistor N103 has a gate terminal connected to refresh output control line RCx, a first drain / source terminal connected to output terminal OP of inverter INV100, and a second drain / source terminal connected to node PIX.
  • a counter substrate (not shown) including a common electrode (counter electrode) COM is provided at a position facing the substrate on which the memory circuit MR100 is formed.
  • the substrate and the counter substrate are disposed so as to sandwich liquid crystal therebetween, and a liquid crystal panel is formed including these configurations.
  • a node PIX (pixel electrode) of the memory circuit MR100 forms a liquid crystal capacitance Clc via a liquid crystal between the node PIX (pixel electrode) and the common electrode COM.
  • FIG. 12 is a timing chart showing various signal waveforms in the memory mode in the memory circuit MR100.
  • the data transfer control line DTx, the gate line GLx, and the refresh output control line RCx are supplied from a drive circuit (not shown) to a binary level potential consisting of High (active level) and Low (inactive level). Is applied.
  • the high and low potential levels may be individually set for the lines and lines.
  • a binary level data signal (also referred to as “binary data”) including a high potential and a low potential is output to the source line SLx from a drive circuit (not shown).
  • the potential supplied by the high power line PHx is equal to the high level of the binary level data signal
  • the potential supplied by the low level power line PLx is equal to the low level of the binary level data signal.
  • the potential supplied from the storage capacitor line CSx may be constant or may change at a predetermined timing, but here it is assumed to be constant for the sake of simplicity.
  • a full writing period T101 and a refresh period T102 are provided.
  • the entire writing period T101 is a period in which data to be held in all the memory circuits MR100 is written for each row, and is composed of a period t101 and a period t102 that are successively arranged.
  • writing to the memory circuit MR100 is performed line-sequentially, so that the period t101 is provided so that different rows do not overlap. Therefore, the start timing of the period t101 is different for each row.
  • the end timing of the period t102 that is, the end timing of the entire writing period T101 is the same for all the rows.
  • the refresh period T102 is a period in which the data written in the memory circuit MR100 in the entire writing period T101 is held by refreshing, and has periods t103 to t110 that are successively arranged. The refresh period T102 is started simultaneously for all the rows.
  • the potential of the gate line GLx becomes High.
  • the potentials of the data transfer control line DTx and the refresh output control line RCx are Low. Accordingly, the transistor N100 is turned on, so that the data potential (here, High) supplied to the source line SLx is written to the node PIX.
  • the potential of the gate line GLx becomes Low.
  • the transistor N100 is turned off, so that charge corresponding to the written data potential is held in the capacitor Ca100.
  • the node PIX is in a floating state while the transistor N100 is in the OFF state. At this time, in an ideal state, electric charge is held in the capacitor Ca100 so that the potential of the node PIX is maintained at High.
  • the data transfer unit TS100, the second data holding unit DS102, and the refresh output control unit RS100 are caused to function by refreshing the potential of the node PIX so that the written data is not lost.
  • the potential of the data transfer control line DTx becomes High.
  • the potentials of the gate line GLx and the refresh output control line RCx are Low.
  • the transistor N101 is turned on, and the capacitor Cb100 is connected in parallel to the capacitor Ca100 via the transistor N101. Therefore, the electric potential moves between the capacitor Ca100 and the capacitor Cb100, so that the potential of the node MRY becomes High.
  • the capacitance value of the capacitor Ca100 is set larger than that of the capacitor Cb100. From the capacitor Ca100, positive charges move to the capacitor Cb100 through the transistor N101 until the potential of the node PIX becomes equal to the potential of the node MRY. As a result, the potential of the node PIX is slightly lower than the voltage in the period t102 by a voltage ⁇ V1, but is in the High potential range.
  • the potential of the data transfer control line DTx becomes Low. Accordingly, the transistor N101 is turned off, so that the charge is held in the capacitor Ca100 so that the potential of the node PIX is maintained high, and the charge is stored in the capacitor Cb100 so that the potential of the node MRY is maintained high. Retained.
  • the potential of the refresh output control line RCx becomes High.
  • the transistor N103 is turned on, so that the output terminal OP of the inverter INV100 is connected to the node PIX. Since the inverted potential (here, Low) of the potential of the node MRY is output to the output terminal OP, the node PIX is charged to the inverted potential.
  • the potential of the refresh output control line RCx becomes Low.
  • the transistor N103 is turned off, so that charge is held in the capacitor Ca100 so that the potential of the node PIX is maintained at the inversion potential.
  • the potential of the data transfer control line DTx becomes High.
  • the transistor N101 is turned on, so that the capacitor Cb100 is connected in parallel to the capacitor Ca100 via the transistor N101. Therefore, the electric potential moves between the capacitor Ca100 and the capacitor Cb100, so that the potential of the node MRY becomes Low.
  • positive charge moves from the capacitor Cb100 to the capacitor Ca100 through the transistor N101 until the potential of the node MRY becomes equal to the potential of the node PIX.
  • the potential of the node PIX rises by a slight voltage ⁇ V2 from that in the period t106, but is in the Low potential range.
  • the potential of the data transfer control line DTx becomes Low.
  • the transistor N101 is turned off, so that charge is held in the capacitor Ca100 so that the potential of the node PIX is kept low, and charge is kept in the capacitor Cb100 so that the potential of the node MRY is kept low. Retained.
  • the potential of the refresh output control line RCx becomes High.
  • the transistor N103 is turned on, so that the output terminal OP of the inverter INV100 is connected to the node PIX. Since the inverted potential (here, High) of the potential of the node MRY is output to the output terminal OP, the node PIX is charged to the inverted potential.
  • the potential of the refresh output control line RCx becomes Low.
  • the transistor N103 is turned off, so that charge is held in the capacitor Ca100 so that the potential of the node PIX is maintained at the inversion potential.
  • the operations in the period t103 to the period t110 are repeated until the next all writing period T101 or the normal mode is entered.
  • the potential of the node PIX is refreshed to the inverted potential in the period t105, and is refreshed to the potential at the time of writing in the period t109. Note that in the period t101 of the entire writing period T101, when a low data potential is written to the node PIX, the potential waveform of the node PIX is obtained by inverting the potential waveform of FIG.
  • the memory circuit MR100 can refresh the data written in the entire writing period T1 by the data inversion method in the refresh period T2. Thereby, it is possible to suppress the influence of charge reduction due to off-leakage. Further, the potential of the common electrode COM is inverted between High and Low in accordance with the timing at which the data written in the node PIX is refreshed, that is, the timing at which the polarity is inverted. Thereby, the screen can be refreshed while the liquid crystal capacitor Clc is AC driven.
  • Patent Document 2 discloses a technique for holding all black / all white data in all the pixel memories at the end of the still image display period in the memory mode, that is, initializing the data holding unit of the pixel memory. Are listed. Thus, screen noise is prevented by preventing the previous data from being displayed when the normal mode is switched to the memory mode next time.
  • the potential of the common electrode COM is changed between the refresh period and the entire writing period when switching from the refresh period to the entire writing period in the memory mode, apart from the screen noise caused by the above cause. If reversed, there is a problem that screen noise may occur after shifting to the entire writing period.
  • FIG. 13 is a timing chart showing various signal waveforms when screen noise occurs after the transition from the refresh period to the full writing period in the memory mode in the conventional liquid crystal display device including the memory circuit MR100.
  • GLx1, GLx2, and GLx480 indicate the potentials of the gate lines GLx in the 1, 2, and 480th rows, respectively.
  • CSx1, CSx2, and CSx480 indicate the potentials of the auxiliary capacitance lines CSx in the first, second, and 480th rows, respectively.
  • PIX1, PIX2, and PIX480 indicate the potentials of the pixel electrodes of the memory circuit MR100 in the 1, 2, and 480th rows, respectively.
  • a dotted line shown overlapping the signal waveforms of PIX1, PIX2, and PIX480 indicates the potential of the common electrode COM.
  • the gate line GLx is sequentially scanned in the entire writing period, so that data of a new inversion potential is applied to the node PIX of the memory circuit MR100. Written sequentially.
  • the common electrode COM has a polarity according to the scanning timing of the first gate line GLx (first gate line GLx1 in FIG. 13) in the entire writing period. Inversion is performed. For this reason, as indicated by the dotted line A in the figure, although the data of the new inversion potential is not rewritten in the node PIX, only the potential of the common electrode COM is inverted, and the applied voltage to the liquid crystal capacitance Clc suddenly changes. A fluctuating memory circuit MR100 appears. In FIG. 13, the memory circuit MR100 driven by the gate lines GLx2 to 480 in the 2nd to 480th rows corresponds to this. The node PIX of the memory circuit MR100 holds the previous data until new inverted potential data is written.
  • the present invention has been made in view of the above-described conventional problems, and its object is to prevent screen noise caused by the potential of the common electrode being inverted after the transition from the refresh period to the full writing period in the memory mode. It is an object of the present invention to provide a display device that can be used and a method for driving the display device.
  • a display device of the present invention includes a display panel including a memory circuit and a common electrode provided in a matrix, and holds and displays display data written in the memory circuit while refreshing.
  • the potential of the common electrode is fixed, the entire writing period in which display data is written to all the memory circuits for each row, and the common electrode is driven.
  • a refresh period in which the display data written in the entire writing period is refreshed at least once.
  • the potential of the electrode holds the potential obtained by the last fluctuation by driving in the refresh period. It is characterized by a door.
  • the display device driving method of the present invention includes a display panel including a memory circuit and a common electrode provided in a matrix, and refreshes display data written in the memory circuit.
  • the potential of the common electrode is finally changed by driving in the refresh period. It is characterized in that to hold the resulting potential Te.
  • the liquid crystal capacitance when the liquid crystal capacitance is AC-driven in the memory mode, if the polarity of the common electrode is reversed at the timing of data writing in the first row in the next all writing period continuously shifted from the refresh period, the liquid crystal capacitor becomes floating. In some cases, the voltage applied to the liquid crystal capacitor corresponding to the pixel electrode is suddenly fluctuated, causing screen noise.
  • the potential of the common electrode is the potential obtained by the last fluctuation by driving in the refresh period. Hold. That is, the potential of the common electrode is not inverted. As a result, when the pixel electrode is in a floating state, the polarity inversion of the common electrode does not occur, and screen noise can be prevented.
  • the display device of the present invention includes a display panel including a memory circuit and a common electrode provided in a matrix, and a memory that performs display by holding display data written in the memory circuit while refreshing it.
  • the potential of the common electrode is fixed, the entire writing period in which display data is written to all the memory circuits for each row, and the common electrode is driven in the memory mode.
  • a refresh period in which display data written in the entire writing period is refreshed at least once.
  • the potential of the common electrode is Is a configuration in which the potential obtained by the last fluctuation by driving in the refresh period is held.
  • FIG. 4 is a diagram showing a data holding operation in the memory mode in the pixel memory, where (a) shows data transition in the entire writing period, and (b) to (h) show data transition in the refresh period.
  • 6 is a timing chart showing various signal waveforms when screen noise occurs after the transition from the refresh period to the full writing period in the memory mode in the conventional liquid crystal display device.
  • 11 shows another embodiment of the present invention, and in the pixel memory of FIG. 11, various signals when an operation for preventing screen noise is performed when shifting from the refresh period to the full writing period in the memory mode. It is a timing chart which shows a waveform.
  • the liquid crystal display device of the present embodiment includes the memory circuit MR100 shown in FIG. 11 as a pixel memory.
  • FIG. 14 is a timing chart showing various signal waveforms when an operation for preventing screen noise is performed in the liquid crystal display device of the present embodiment when the memory mode is shifted from the refresh period to the full writing period.
  • the various signals shown in FIG. 14 are the same as the signals shown in FIG.
  • the potential of the common electrode COM is set to the refresh timing of the last pixel electrode in the refresh period.
  • the common electrode COM does not invert the polarity in the entire writing period continuously shifted from the refresh period, and continues the polarity when refreshed last in the refresh period twice across the entire writing period from the refresh period. Will do.
  • the polarity inversion of the common electrode COM does not occur during the period when the node PIX of the memory circuit MR100 is in a floating state, and screen noise can be prevented.
  • the liquid crystal display device of this embodiment includes a liquid crystal panel including a memory circuit MR100 and a common electrode COM provided in a matrix, and performs display by holding display data written in the memory circuit MR100 while refreshing it.
  • a liquid crystal display device having a memory mode In the memory mode, the potential of the common electrode COM is fixed, the entire writing period in which display data is written to all the memory circuits MR100 for each row, and the common electrode COM is driven. And a refresh period for refreshing display data written in the entire writing period at least once, and in the next all writing period that is continuously shifted from the refresh period in the memory mode, the potential of the common electrode COM is The potential obtained by the last fluctuation by driving in the refresh period It is sufficient that a structure for lifting.
  • the polarity inversion of the common electrode COM does not occur when the pixel electrode COM is in a floating state, thereby preventing screen noise. be able to.
  • the potential of the data transfer control line DTx is inactive (here, the refresh period T102).
  • the node MRY is disconnected from the node PIX and is in a floating state.
  • the node PIX has a potential corresponding to Low, while the node MRY has a potential corresponding to High.
  • the node PIX has a potential corresponding to High, whereas the node MRY has a potential corresponding to Low. Therefore, in these periods, although the transistor N101 is in an OFF state, the potential of the node MRY gradually varies with time due to the off-leak current of the transistor N101.
  • each node in the floating state is also affected by potential fluctuations due to parasitic capacitances such as transistors and wirings.
  • parasitic capacitances such as transistors and wirings.
  • the potential fluctuations due to parasitic capacitances are excluded from consideration for the sake of simplicity. Yes.
  • the potential of the node MRY in the period t103 to the period t105 becomes (High potential ⁇ V1 ⁇ ), and further potential fluctuation in addition to the potential fluctuation ⁇ V1 due to charge distribution. In combination, this causes a potential fluctuation of ( ⁇ V1 + ⁇ ).
  • the potential of the node MRY in the period t107 to the period t109 becomes (Low potential + ⁇ V2 + ⁇ ), which causes further potential variation in addition to the potential variation ⁇ V2 due to charge distribution, and causes a potential variation of ( ⁇ V2 + ⁇ ).
  • the transistor P100 and the transistor N102 constituting the inverter INV100 are Vth, when the potential of the node MRY (High potential ⁇ V1 ⁇ ) becomes lower than (High potential ⁇ Vth), the transistor P100 Gradually turns ON. At this time, since the transistor N102 is in the ON state, a through current flows from the high power supply line PHx to the low power supply line PLx through the transistor P100 and the transistor N102, which causes a problem that a large consumption current is generated.
  • the output of the inverter INV100 gradually becomes a potential between High and Low.
  • the potential of the node PIX also becomes a potential between High and Low, and if the potential cannot be distinguished from either High or Low, the memory circuit MR100 malfunctions.
  • MRY and a transfer element (transistor N101) provided between the pixel electrode and the memory electrode, the potential of the memory electrode is reduced due to the presence of off-leakage current in the data transfer element.
  • the circuit that performs the refresh operation based on this cannot properly perform the original operation.
  • liquid crystal display device including a memory circuit that can appropriately perform an original operation in a circuit that performs a refresh operation even when an off-leak current is present in the transfer element.
  • FIG. 1 is a block diagram illustrating a configuration example of the liquid crystal display device 10 of the present embodiment.
  • the liquid crystal display device 10 is a memory-type liquid crystal display device, and as shown in FIG. 1, a pixel array 11, a drive signal generation circuit / video signal generation circuit 12, a demultiplexer 13, a gate driver / CS driver 14, and a control A signal buffer circuit 15 is provided.
  • the pixel array 11 includes pixel memories 20 (shown as “MR” in the figure) arranged in a matrix of n rows and m columns.
  • pixel memories 20 shown as “MR” in the figure
  • a gate line GL (i) scanning signal line
  • an auxiliary capacitance line CS (i) a data transfer control line DT (i) (data transfer line)
  • a refresh output control line RC (i) refresh output line
  • a source line SL (j) data signal line
  • i is an integer satisfying 1 ⁇ i ⁇ n
  • j is an integer satisfying 1 ⁇ j ⁇ m.
  • the pixel memory 20 has a memory function and holds data independently.
  • the writing and holding of the data signal to the pixel memory 20 located at the intersection of the i-th row (Row) and the j-th column (Column) is performed by the gate line GL (i) connected to the i-th row,
  • the storage capacitor line CS (i), the data transfer control line DT (i), the refresh output control line RC (i), and the source line SL (j) connected to the jth column are controlled.
  • the drive signal generation circuit / video signal generation circuit 12 controls the supply of the video signal (data signal) to the pixel memory 20 and the operation of the gate driver / CS driver 14 and the control signal buffer circuit 15 according to the drive method.
  • This is a control drive circuit for driving, and has functions equivalent to those of a display data processing circuit, an input / output interface, an instruction decoder, a timing control circuit, and the like.
  • the drive signal generation circuit / video signal generation circuit 12 inputs / outputs data between the liquid crystal display device 10 and the outside of the liquid crystal display device 10, and fetches data write / data retention command data and display data from the outside.
  • the drive signal generation circuit / video signal generation circuit 12 generates a data signal to be supplied to the pixel array 11 based on the captured display data, and outputs an output signal line vd (k) (k is 1 ⁇ k) from the video output terminal. ⁇ l ⁇ m integer).
  • the drive signal generation circuit / video signal generation circuit 12 interprets an instruction from the fetched instruction data, selects a drive method according to the instruction, and drives / controls the gate driver / CS driver 14 with a signal s 1. s2 and a signal s3 for driving and controlling the control signal buffer circuit 15 are generated and output, respectively.
  • the driving method includes a “normal mode” and a “memory mode” as will be described later.
  • the drive signal generation circuit / video signal generation circuit 12 outputs a multi-gradation video signal as a data signal to the output signal line vd (k) and also outputs a signal s1 to the gate driver / CS driver 14.
  • the drive signal generation circuit / video signal generation circuit 12 outputs binary data as a data signal to the output signal line vd (k) and controls the signal s2 to the gate driver / CS driver 14.
  • the signal s3 is output to the signal buffer circuit 15, respectively.
  • the clock signal serving as the basis of timing may be input from an external system, or may be generated inside the liquid crystal display device 10 or inside the drive signal generation circuit / video signal generation circuit 12 by an oscillator or the like.
  • the drive signal generation circuit / video signal generation circuit 12 generates not only the timing used for the memory operation but also the timing of the gate start pulse, the gate clock, the source start pulse, and the source clock used for the display operation. Can also serve as a circuit.
  • the demultiplexer 13 distributes the output of the output signal line vd (k) to the corresponding source line SL (j).
  • the gate driver / CS driver 14 is a circuit that drives and controls the writing operation of the pixel memory 20 of the pixel array 11 via the gate line GL (i) and the auxiliary capacitance line CS (i).
  • the gate driver / CS driver 14 controls the gate line GL (i) and the auxiliary capacitance line CS (i) according to the signals s1 and s2 supplied from the drive signal generation circuit / video signal generation circuit 12.
  • the control signal buffer circuit 15 is a circuit that drives and controls the data holding operation of the pixel memory 20 of the pixel array 11 via the data transfer control line DT (i) and the refresh output control line RC (i).
  • the control signal buffer circuit 15 controls the data transfer control line DT (i) and the refresh output control line RC (i) in accordance with the signal s3 supplied from the drive signal generation circuit / video signal generation circuit 12.
  • the pixel array 11 is formed on a substrate (not shown).
  • the drive signal generation circuit / video signal generation circuit 12, the demultiplexer 13, the gate driver / CS driver 14, and the control signal buffer circuit 15 may be monolithically formed on the substrate.
  • a counter substrate (not shown) provided with a common electrode (counter electrode) COM is provided at a position facing the substrate.
  • the substrate and the counter substrate are disposed so as to sandwich liquid crystal therebetween, and a liquid crystal panel (hybrid memory liquid crystal panel) (display panel) is formed by the configuration.
  • the common voltage Vcom applied to the common electrode COM may be supplied from, for example, a Vcom driver provided in the liquid crystal display device 10 or supplied from a power supply provided in the drive signal generation circuit / video signal generation circuit 12.
  • the liquid crystal display device 10 may be directly driven from the outside.
  • the common electrode COM may be on the same substrate as the substrate.
  • the pixel electrode of the pixel memory 20 forms a liquid crystal capacitor Clc via a liquid crystal between the pixel electrode and the common electrode COM.
  • An image is displayed by applying a voltage corresponding to the potential difference between the pixel electrode and the common electrode COM to the liquid crystal capacitor Clc.
  • the drive signal generation circuit / video signal generation circuit 12 and the demultiplexer 13 constitute a column driver.
  • the gate driver / CS driver 14 and the control signal buffer circuit 15 constitute a row driver.
  • the control signal buffer circuit 15 and the CS driver in the case of driving all the auxiliary capacitance lines CS (i) at the same time may constitute a column driver or may be directly driven from the outside of the liquid crystal display device 10. May be.
  • the gate line GL (i), the auxiliary capacitance line CS (i), the data transfer control line DT (i), the refresh output control line RC (i), and the source line SL (j) may be collectively referred to.
  • the liquid crystal display device 10 having the above configuration has a “normal mode” and a “memory mode” as driving methods for displaying an image.
  • FIG. 2 shows types of driving methods that the liquid crystal display device 10 has.
  • the normal mode AC driving is performed to display a moving image / still image with multiple gradations based on the multiple gradation video signal supplied for each frame.
  • a normal writing period for writing a multi-gradation video signal corresponding to one frame period is repeated.
  • FIG. 3 is a timing chart showing various signal waveforms in the normal mode in the liquid crystal display device 10.
  • the signal waveform is shown.
  • GL1, GL2, and GL480 indicate the potentials of the gate lines GL in the 1, 2, and 480th rows, respectively.
  • CS1, CS2, and CS480 indicate the potentials of the auxiliary capacitance lines CS in the first, second, and 480th rows, respectively.
  • PIX1, PIX2, and PIX480 indicate the potentials of the pixel electrodes of the pixel memory 20 in the first, second, and 480th rows, respectively.
  • a dotted line shown overlapping the signal waveforms of PIX1, PIX2, and PIX480 indicates the potential of the common electrode COM.
  • FIG. 3 shows a case where the first row is selected as the start row and the 480th row is selected as the end row.
  • writing to the pixel memory 20 is performed by 1H (one horizontal period) inversion driving.
  • CC (Charge-Coupling) driving is performed, the potential of the common electrode COM is made constant, and the potential of the auxiliary capacitance line CS is set to High in accordance with the data write timing of the corresponding pixel memory 20. Inverted between potential and low potential.
  • the control signal buffer circuit 15 prevents the potential of the data transfer control line DT and the potential of the refresh output control line RC from affecting the pixel electrode and the liquid crystal capacitance Clc.
  • the same function as that of the display device can be realized by the liquid crystal display device 10.
  • AC driving is performed to display an image with little change in time such as a still image based on binary data held by the data holding operation of the pixel memory 20 in light and dark (black and white).
  • the binary data is data (data signal) that takes one of a High potential and a Low potential.
  • all the pixel memories 20 are provided with a whole writing period in which data to be held is written for each row and a refresh period in which the data written in the whole writing period is refreshed all at once.
  • FIG. 4 is a timing chart showing various signal waveforms in the memory mode in the liquid crystal display device 10. Various signals shown in FIG. 4 are the same as the signals shown in FIG.
  • the gate line GL is changed.
  • the scanning timing may be simultaneous in different rows. For example, a method of scanning the gate line GL for every two rows skipped may be used. In this method, the scanning timing may be overlapped for each row, but the scanning timing for completing the data writing is different.
  • 1V (one vertical period) inversion driving is performed in the entire writing period, and the polarity of the voltage applied to all the liquid crystal capacitors Clc is the same.
  • the potential of the common electrode COM and the potential of the auxiliary capacitance line CS are fixed to one of the High potential and the Low potential (Low potential in the drawing).
  • the refresh period is started simultaneously for all the pixel memories 20 after the writing of data to all the pixel memories 20 is completed in the entire writing period. That is, all the pixel memories 20 perform a refresh operation simultaneously.
  • the data written in the pixel memory 20 in the entire writing period is refreshed at least once, and at that time, the potential level is inverted (High ⁇ Low, Low ⁇ High).
  • the potential of the common electrode COM is inverted between the high potential and the low potential in response to data refresh.
  • the potential of the auxiliary capacitance line CS is fixed at Low.
  • the refresh period may be repeated any number of times.
  • the number of times of writing per predetermined period is 1/4 compared with the normal mode.
  • binary data is written in the pixel memory 20, so that when the color is not assigned, black and white is displayed, but when the color is assigned by a color filter or the like, it is set to 2.
  • display is performed with the number of colors that is a power of the number of other pixels for color. For example, when one pixel is constituted by a plurality of pixel memories 20 to which R (red), G (green), and B (blue) are respectively assigned, since 3 power of 2 is equal to 8, 8 colors Is displayed.
  • FIG. 5 shows a conceptual configuration of the pixel memory 20.
  • the pixel memory 20 includes a switch circuit SW1, a first data holding unit DS1, a data transfer unit TS1, a second data holding unit DS2, a refresh output control unit RS1, and a supply source VS1 (potential supply source). It has.
  • the switch circuit SW1 is selectively driven and cut off between the source line SL and the first data holding unit DS1 by being driven via the gate line GL by the gate driver / CS driver 14.
  • the first data holding unit DS1 holds binary data input to the first data holding unit DS1.
  • the data transfer unit TS1 is driven by the control signal buffer circuit 15 via the data transfer control line DT, so that the binary data held in the first data holding unit DS1 is converted into data by the first data holding unit DS1.
  • a transfer operation for transferring to the second data holding unit DS2 while holding it and a non-transfer operation for not performing the transfer operation are selectively performed. Since the potential supplied to the data transfer control line TS1 is common to all the pixel memories 20, the data transfer control line DT is not necessarily provided for each row and driven by the control signal buffer circuit 15. It may be driven by the driver / CS driver 14 or others.
  • the second data holding unit DS2 holds binary data input to the second data holding unit DS2.
  • the refresh output control unit RS1 is selectively controlled to be in a state of performing the first operation or a state of performing the second operation by being driven by the control signal buffer circuit 15 via the refresh output control line RC. Since the potential supplied to the refresh output control line RC is common to all the pixel memories 20, the refresh output control line RC is not necessarily provided for each row and driven by the control signal buffer circuit 15. It may be driven by the driver / CS driver 14 or others.
  • the first operation takes in the input to the refresh output control unit RS1 in accordance with control information indicating whether the binary data held in the second data holding unit DS2 is a high potential or a low potential. This is an operation for selecting whether the active state is to be supplied to the first data holding unit DS1 as the output of the refresh output control unit RS1 or the inactive state in which the output of the refresh output control unit RS1 is stopped.
  • the second operation is an operation to stop the output of the refresh output control unit RS1 regardless of the control information.
  • the supply source VS1 supplies a set potential to the input of the refresh output control unit RS1.
  • FIG. 6A and 6B are diagrams showing a data holding operation in the memory mode in the pixel memory 20.
  • FIG. 6A shows data transition in the entire writing period T1
  • FIGS. 6B to H show data transition in the refresh period T2. Show.
  • “H” is shown as the High potential (first potential)
  • “L” is shown as the Low potential (second potential).
  • the upper stage indicates a potential transition state when “H” is written in the pixel memory 20
  • the lower stage indicates “L” in the pixel memory 20. The potential transition states when writing are shown.
  • the entire writing period T1 is started.
  • the switch circuit SW1 is turned on by the gate line GL, and the first data holding unit DS1 is switched from the source line SL through the switch circuit SW1. Data to be held represented by either the first potential or the second potential is input.
  • the switch circuit SW1 When data is input to the first data holding unit DS1, the switch circuit SW1 is turned off by the gate line GL. At this time, the data transfer unit TS1 is turned on by the data transfer control line DT, that is, the transfer operation is performed, and the data input to the first data holding unit DS1 is held and the data is transferred from the first data holding unit DS1. Data is transferred to the second data holding unit DS2 via the transfer unit TS1. When data is transferred to the second data holding unit DS2, the data transfer unit TS1 is in an OFF state, that is, a state in which a non-transfer operation is performed.
  • the switch circuit SW1 is turned on by the gate line GL, and the first potential data is transferred from the source line SL to the first data holding unit DS1 via the switch circuit SW1. Is entered.
  • the switch circuit SW1 is turned off by the gate line GL.
  • the refresh output control unit RS1 is controlled to perform the first operation by the refresh output control line RC.
  • the first operation of the refresh output control unit RS1 uses control information indicating which of the first potential data and the second potential data is stored in the second data holding unit DS2. Depending on.
  • the refresh output control unit RS1 has the first potential data held in the second data holding unit DS2. Is transmitted to the refresh output control unit RS1 from the second data holding unit DS2, and the input to the refresh output control unit RS1 is taken in as the output of the refresh output control unit RS1. Then, the operation of supplying to the first data holding unit DS1 is performed.
  • the refresh output control unit RS1 When the refresh output control unit RS1 performs this first operation, the potential of the supply source VS1 is at least finally in the period during which the first control information is transmitted to the refresh output control unit RS1. Is set so that the second potential data can be supplied to the input. In this case, the first data holding unit DS1 holds the data of the second potential supplied from the refresh output control unit RS1 in a state where the data held so far is overwritten.
  • the refresh output control unit RS1 when data of the second potential is held in the second data holding unit DS2, the refresh output control unit RS1 is in an inactive state, and data of the second potential is held in the second data holding unit DS2.
  • the second control information indicating that the output has been performed is transmitted from the second data holding unit DS2 to the refresh output control unit RS1, thereby stopping the output (indicated by “x” in the figure).
  • the first data holding unit DS1 continues to hold the data of the first potential held so far.
  • the refresh output control unit RS1 is controlled to perform the second operation by the refresh output control line RC.
  • the data transfer unit TS1 is set in a transfer operation state by the data transfer control line DT and has been held in the first data holding unit DS1 until then.
  • the data is transferred from the first data holding unit DS1 to the second data holding unit DS2 via the data transfer unit TS1 while being held in the first data holding unit DS1.
  • the data transfer unit TS1 is in an OFF state, that is, a state in which a non-transfer operation is performed.
  • the switch circuit SW1 is turned on by the gate line GL, and the first potential is supplied from the source line SL to the first data holding unit DS1 via the switch circuit SW1. Data is entered.
  • the switch circuit SW1 is turned off by the gate line GL.
  • the refresh output control unit RS1 is controlled to perform the first operation by the refresh output control line RC.
  • the refresh output control unit RS1 is in the active state, and the data of the second potential supplied from the supply source VS1 is held in the first data.
  • the operation of supplying the unit DS1 is performed.
  • the first data holding unit DS1 holds the data of the second potential supplied from the refresh output control unit RS1 in a state where the data held until then is overwritten.
  • the refresh output control unit RS1 becomes inactive and stops outputting.
  • the first data holding unit DS1 continues to hold the data of the first potential held so far. Thereafter, the refresh output control line RC is controlled to perform the second operation by the refresh output control line RC, and the output is stopped.
  • the data transfer unit TS1 is set in a transfer operation state by the data transfer control line DT, and the data held in the first data holding unit DS1 until then is stored in the first data holding unit DS1. While being held in the data holding unit DS1, the data is transferred from the first data holding unit DS1 to the second data holding unit DS2 via the data transfer unit TS1. When data is transferred from the first data holding unit DS1 to the second data holding unit DS2, the data transfer unit TS1 is in an OFF state, that is, a state in which a non-transfer operation is performed.
  • the memory mode it is possible to display still images while refreshing the screen with the stored data.
  • the above-described operation logic may be inverted.
  • the refresh output control unit RS1 supplies the second potential data from the supply source VS1 to the first data holding unit DS1, and therefore it is necessary to provide a conventional inverter for performing the refresh operation. Absent.
  • the liquid crystal display device 10 after data is written to the first data holding unit DS1 for each pixel memory 20, one of the first potential and the second potential is used without using an inverter. Is supplied from the source line SL and the other data is supplied from the supply source VS1, whereby the data written in the pixel memory 20 can be refreshed while inverting the potential level.
  • the refreshed data can be held in both the first data holding unit DS1 and the second data holding unit DS2 for a long time while the data transfer unit TS1 is in a transfer operation state.
  • the first data holding unit DS1 and the second data holding unit DS2 are connected via the data transfer unit TS1, the presence of an off-leakage current in the transfer element of the data transfer unit TS1 Become irrelevant.
  • the data is held in a large electric capacity represented by the sum of the first data holding unit DS1 and the second data holding unit DS2 as a whole, and the potential of the data is also affected by the influence of external noise. Difficult to fluctuate.
  • the potential of the holding node that holds the data in the second data holding unit DS2 is long together with the potential of the holding node in the first data holding unit DS1. Because it is held for a long time, it is hard to fluctuate.
  • the first data holding unit DS101 and the second data holding unit DS102 are connected to the transfer elements (transistors N101) of the data transfer unit TS100. ), It takes a long time to hold different data in an electrically separated state, so that the off-leak current of the transfer element has a great influence on the potential of the second data holding unit DS102.
  • the control information for the refresh output control unit RS1 performing the first operation is switched between the active level and the inactive level.
  • the fluctuation time is not so long.
  • an inverter exists in the refresh output control unit RS1
  • the range in which the potential of the part DS2 can exist as a level that allows the inverter to stably maintain the same operation is narrow. For example, when the inverter is operated so that the potential of the second data holding unit DS2 is set to the low level and the P-channel transistor is turned on and the N-channel transistor is turned off, the gate potential of the P-channel transistor When the voltage rises a little, there is a risk that the N-channel transistor becomes conductive.
  • the threshold voltage of the N-channel transistor is designed to be large in order to avoid this situation, the High level is active when it is desired to operate the P-channel transistor in the OFF state and the N-channel transistor in the ON state.
  • the range that functions as a level is narrowed.
  • the active level of the refresh output control unit RS1 is one of the first potential and the second potential, so that the control information for the refresh output control unit RS1 is set to the inactive level.
  • the risk of the inactive level changing to the active level is reduced.
  • the active level functions in the initial stage of the active state in the first operation of the refresh output control unit RS1, the purpose of output from the supply source VS1 to the first data holding unit DS1 can be easily achieved. Even if the level changes to an inactive level, it is difficult for the refresh output control unit RS1 to malfunction.
  • the refresh output control unit RS1 does not malfunction.
  • the threshold voltage of the transistor is increased to increase the potential of the second data holding unit DS2 to be inactive level. This is equivalent to designing such that the gate-source voltage does not easily exceed the threshold voltage of the transistor even if the voltage fluctuates.
  • FIG. 7 shows an example of the configuration of the pixel memory 20 of the present embodiment as a memory circuit MR1 as an equivalent circuit.
  • the memory circuit MR1 includes a transistor N1, a transistor N2, a transistor N3 (first switch), a transistor N4 (second switch), a capacitor Ca1 (first capacitor), and a capacitor Cb1 (second capacitor). It has.
  • the pixel array 11 is provided with a source line SL, a gate line GL, an auxiliary capacitance line CS, a data transfer control line DT, and a refresh output control line RC as wirings for driving the memory circuit MR1.
  • the configuration shown in FIG. 5 corresponds as follows. That is, the transistor N1 constitutes the switch circuit SW1.
  • the capacitor Ca1 constitutes the first data holding unit DS1.
  • the transistor N2 serves as a transfer element and constitutes a data transfer unit TS1.
  • the capacitor Cb1 constitutes the second data holding unit DS2.
  • the transistor N3 and the transistor N4 constitute a refresh output control unit RS1. Therefore, the memory circuit MR1 includes the switch circuit SW1 (first switch circuit), the first data holding unit DS1, the data transfer unit TS1 (second switch circuit), the second data holding unit DS2, and the refresh output control unit RS1 ( It can of course be said that a control unit and a third switch circuit are provided.
  • the transistors N1 to N4 are N-channel TFTs (field effect transistors). Accordingly, in FIG. 7, since all the transistors constituting the memory circuit MR1 are N-channel TFTs, the memory circuit MR1 can be easily formed in amorphous silicon.
  • one drain / source terminal is called a first drain / source terminal
  • the other drain / source terminal is called a second drain / source terminal.
  • the transistor N1 has a gate terminal connected to the gate line GL, a first drain / source terminal connected to the source line SL, and a second drain / source terminal connected to the node PIX which is one end of the capacitor Ca1.
  • the other end of the capacitor Ca1 is connected to the auxiliary capacitor line CS.
  • the transistor N2 has a gate terminal connected to the data transfer control line DT, a first drain / source terminal connected to the node PIX, and a second drain / source terminal connected to the node MRY which is one end of the capacitor Cb1.
  • the other end of the capacitor Cb1 is connected to the auxiliary capacitor line CS.
  • the transistor N3 has a gate terminal connected to the node MRY as the control terminal CNT1 of the refresh output control unit RS1, a first drain / source terminal connected to the data transfer control line DT as the input terminal IN1 of the refresh output control unit RS1, and a second drain.
  • the / source terminal is connected to the first drain / source terminal of the transistor N4.
  • the transistor N3 uses the potential held at the node MRY as a control signal for interrupting conduction.
  • the transistor N4 has a gate terminal connected to the refresh output control line RC and a second drain / source terminal connected to the node PIX as the output terminal OUT1 of the refresh output control unit RS1. That is, the transistor N3 and the transistor N4 are serially connected to each other such that the transistor N3 is disposed on the input side of the refresh output control unit RS1 between the input of the refresh output control unit RS1 and the output of the refresh output control unit RS1. It is connected to the.
  • the transistor N4 uses the potential of the refresh output control line RC as a control signal for interrupting conduction.
  • connection positions of the transistor N3 and the transistor N4 may be interchanged with those in the above example, and the transistor N3 and the transistor N4 are connected between the input of the refresh output control unit RS1 and the output of the refresh output control unit RS1. What is necessary is just to be mutually connected in series.
  • the refresh output control unit RS1 When the transistor N4 is in the ON state, the refresh output control unit RS1 is controlled to perform the first operation. When the transistor N4 is in the OFF state, the refresh output control unit RS1 performs the second operation. Controlled. Since the transistor N3 is an N-channel type, when the refresh output control unit RS1 performs the first operation, the control information that becomes active, that is, the active level is High, and the control information that becomes inactive, that is, the inactive level is Low. It is.
  • the node PIX and the data transfer control line DT become conductive, and when the transistors N3 and N4 are in the OFF state, the node PIX and the data transfer control line DT are brought into conduction. Will be blocked.
  • the capacity Ca1 is set so that the capacity value is larger than the capacity Cb1.
  • each of the capacitance values of the capacitor Ca1 and the capacitor Cb1 has a potential fluctuation of the node PIX (pixel electrode) when the charge is transferred between the capacitor Ca1 and the capacitor Cb1, as will be described later. (Potential and low potential).
  • a liquid crystal capacitor Clc is connected between the node PIX and the common electrode COM.
  • the node PIX corresponds to a pixel electrode, and the capacitor Ca1 also functions as an auxiliary capacitor for the pixel memory 20.
  • FIG. 8 is a timing chart showing various signal waveforms in the memory mode of the memory circuit MR1 having the above configuration.
  • FIG. 8 shows a case where High data is written as data of the first potential in the entire writing period T1. 8 also shows the potential of the node PIX (left side) and the potential of the node MRY (right side) in each period corresponding to (a) to (h) of FIG. FIG. 8 shows the signal waveforms of the elements in the row to be scanned first. As described above, since the refresh operation is simultaneously performed in all rows, the signal waveform in the refresh period T2 occurs in common in all rows. .
  • display data and a data holding command are input to the drive signal generation circuit / video signal generation circuit 12 from the outside of the liquid crystal display device 10 via the transmission line, and the command is interpreted to enter the memory mode. Is done.
  • the drive signal generation circuit / video signal generation circuit 12 generates binary data to be supplied to the pixel array 11 based on the display data, and controls the source line SL via the output signal line vd (k) and the demultiplexer 13. To do.
  • the drive signal generation circuit / video signal generation circuit 12 generates signals s2 and s3 along the memory mode, and controls the gate driver / CS driver 14 and the control signal buffer circuit 15.
  • the gate driver / CS driver 14 and the control signal buffer circuit 15 are arranged in accordance with the signals s2 and s3 supplied from the drive signal generation circuit / video signal generation circuit 12, and the gate line GL, the auxiliary capacitance line CS, the data transfer control line DT, The refresh output control line RC is controlled.
  • a binary level potential consisting of High (active level) and Low (inactive level) is applied to the gate line GL from the gate driver / CS driver 14.
  • a binary level potential consisting of High and Low is applied from the control signal buffer circuit 15 to the data transfer control line DT and the refresh output control line RC.
  • the High and Low levels may be set individually for each of the lines and lines.
  • the auxiliary capacitance line CS is fixed at a constant potential by the gate driver / CS driver 14.
  • Binary data (data signal potential) consisting of High and Low lower than the High potential of the gate line GL is output from the demultiplexer 13 to the source line SL.
  • the high potential of the data transfer control line DT is equal to either the high potential of the source line SL or the high potential of the gate line GL, and the low potential of the data transfer control line DT is equal to the low potential of the binary data. .
  • the total writing period T1 is composed of a period t1 and a period t2 that are successively arranged.
  • the potentials of the gate line GL and the data transfer control line DT are both High.
  • the potential of the refresh output control line RC is Low.
  • the transistors N1 and N2 are turned on, so that the switch circuit SW1 is in a conductive state, the data transfer unit TS1 is in a transfer operation state, and the first data supplied to the source line SL at the node PIX (here, High and Is written).
  • the potential of the gate line GL becomes Low, while the potential of the data transfer control line DT continues to be High.
  • the potential of the refresh output control line RC is Low.
  • the transistor N1 is turned off, and the switch circuit SW1 is turned off.
  • the data transfer unit TS1 maintains the state in which the transfer operation is performed. Therefore, the data of the first potential is transferred from the node PIX to the node MRY, and the nodes PIX and MRY are disconnected from the source line SL.
  • the process from the period t1 to the period t2 corresponds to the state shown in FIG.
  • the start time tw of the period t1 is different for each row. This is because, as described above, the switch circuits SW1 of the memory circuits MR1 in different rows can be simultaneously turned on so that the data writing period cannot overlap between the rows. However, in the entire writing period T1, the period t1 may be overlapped between rows if the end timing of the period t1 for each row is set to be different. The period t2 can also be said to be a period during which another row is written.
  • the refresh period T2 starts at the same time from time tr in all the memory circuits MR1.
  • the potential of the source line SL is set to High, which is the data potential of the first potential data.
  • the refresh period T2 has successive periods t3 to t14.
  • the potential of the gate line GL becomes Low
  • the potential of the data transfer control line DT becomes Low
  • the potential of the refresh output control line RC becomes Low.
  • the transistor N2 is turned off, so that the data transfer unit TS1 enters a non-transfer operation state, and the node PIX and the node MRY are separated from each other. Both the node PIX and the node MRY hold High.
  • the process in the period t3 corresponds to the state shown in FIG.
  • the potential of the gate line GL becomes High
  • the potential of the data transfer control line DT continues to be Low
  • the potential of the refresh output control line RC continues to be Low. Accordingly, since the transistor N1 is turned on, the switch circuit SW1 is turned on, and the high potential is again written from the source line SL to the node PIX.
  • the potential of the gate line GL becomes Low
  • the potential of the data transfer control line DT continues Low
  • the potential of the refresh output control line RC continues Low. Accordingly, since the transistor N1 is turned off, the switch circuit SW1 is turned off, and the node PIX is disconnected from the source line SL and holds High.
  • the process from the period t4 to the period t5 corresponds to the state shown in FIG.
  • the potential of the gate line GL continues to be Low
  • the potential of the data transfer control line DT continues to be Low
  • the potential of the refresh output control line RC becomes High.
  • the transistor N4 is turned on, and the refresh output control unit RS1 performs the first operation.
  • the transistor N3 is in the ON state, so that the refresh output control unit RS1 is in the active state, and the Low potential is applied from the data transfer control line DT to the node PIX via the transistors N3 and N4. Supplied. That is, the data transfer control line DT also serves as the supply source VS1 in FIG.
  • period t7 the potential of the gate line GL continues to be Low, the potential of the data transfer control line DT continues to be Low, and the potential of the refresh output control line RC becomes Low.
  • the transistor N4 is turned off, so that the refresh output control unit RS1 enters the second operation state, and the node PIX is disconnected from the data transfer control line DT and holds Low.
  • the process from the period t6 to the period t7 corresponds to the state shown in FIG.
  • period t8 the potential of the gate line GL continues to be low, the potential of the data transfer control line DT becomes high, and the potential of the refresh output control line RC continues to be low.
  • the transistor N2 is turned on, so that the data transfer unit TS1 is in a transfer operation state.
  • charge movement occurs between the capacitor Ca1 and the capacitor Cb1, and the potentials of both the node PIX and the node MRY become Low.
  • the potential of the node PIX rises by a slight voltage ⁇ Vx due to the transfer of positive charge from the capacitor Cb1 to the capacitor Ca1 through the transistor N2, but is within the low potential range.
  • This period t8 is a period in which the refreshed data is held by both the first data holding unit DS1 and the second data holding unit DS2 connected to each other via the data transfer unit TS1, and can be set long. Is possible.
  • the potential of the gate line GL is kept low, the potential of the data transfer control line DT is low, and the potential of the refresh output control line RC is kept low.
  • the transistor N2 is turned off, so that the data transfer unit TS1 performs a non-transfer operation, and the node PIX and the node MRY are separated from each other. Both the node PIX and the node MRY hold Low.
  • the potential of the gate line GL becomes High
  • the potential of the data transfer control line DT continues to be Low
  • the potential of the refresh output control line RC continues to be Low. Accordingly, the transistor N1 is turned on, so that the switch circuit SW1 is turned on, and the high potential is again written from the source line SL to the node PIX.
  • the potential of the gate line GL becomes low, the potential of the data transfer control line DT continues to be low, and the potential of the refresh output control line RC continues to be low. Accordingly, since the transistor N1 is turned off, the switch circuit SW1 is cut off, and the node PIX is disconnected from the source line SL and holds High.
  • the process from the period t10 to the period t11 corresponds to the state of (f) in FIG.
  • the potential of the gate line GL is kept low, the potential of the data transfer control line DT is kept low, and the potential of the refresh output control line RC becomes High.
  • the transistor N4 is turned on, so that the refresh output controller RS1 is in a state of performing the first operation.
  • the transistor N3 is in the OFF state, so the refresh output control unit RS1 is in an inactive state and the output is stopped. Therefore, the node PIX remains holding High.
  • period t13 the potential of the gate line GL continues to be Low, the potential of the data transfer control line DT continues to be Low, and the potential of the refresh output control line RC becomes Low.
  • the transistor N4 is turned off, so that the refresh output control unit RS1 enters a state in which the second operation is performed, and the node PIX holds High.
  • the above process from the period t12 to the period t13 corresponds to the state shown in FIG.
  • the potential of the gate line GL is kept low, the potential of the data transfer control line DT is high, and the potential of the refresh output control line RC is kept low.
  • the transistor N2 is turned on, so that the data transfer unit TS1 is in a transfer operation state.
  • charge movement occurs between the capacitor Ca1 and the capacitor Cb1, and the potentials of both the node PIX and the node MRY become High.
  • the potential of the node PIX decreases by a slight voltage ⁇ Vy due to the transfer of positive charge from the capacitor Ca1 to the capacitor Cb1 via the transistor N2, but is within the High potential range.
  • the process in the period t14 corresponds to the state shown in FIG.
  • This period t14 is a period in which the refreshed data is held by both the first data holding unit DS1 and the second data holding unit DS2 connected to each other via the data transfer unit TS1, and can be set long. Is possible.
  • the data written in the period t1 of the entire writing period T1 is restored in the node PIX and the node MRY.
  • the potential of the node PIX is High in the periods t1 to t5 and the periods t10 to t14, and is Low in the periods t6 to t9.
  • the potential of the node MRY is High in the periods t1 to t7 and the period t14, and is Low in the periods t8 to t13. .
  • the drive signal generation circuit / video signal generation circuit 12 repeats the operations from the period t3 to the period t14.
  • the drive signal generation circuit / video signal generation circuit 12 controls to perform the writing operation, and ends the refresh period T2.
  • the data of the first potential is supplied from the source line SL without using the inverter after the data is written in the first data holding unit DS1 to the memory circuit MR1. Then, by supplying the second potential data from the data transfer control line DT, the data written in the pixel memory 20 can be refreshed while the level is inverted.
  • the polarity of the liquid crystal when the polarity of the liquid crystal is not reversed in an AC manner, it causes burn-in and deterioration of the liquid crystal. Therefore, even when a voltage is applied to the liquid crystal and when it is not applied, the polarity of the voltage applied to the liquid crystal is kept the same. Must be reversed. Therefore, as shown in FIG. 8, the potential of the common electrode COM is driven so as to be inverted between High and Low every time the potential of the gate line GL becomes High and the transistor N1 is turned on. The In this way, by driving the common electrode COM to the binary level by inversion AC driving, it is possible to display light and dark while AC driving the liquid crystal capacitor Clc positively and negatively.
  • the inversion of the potential level of the common electrode COM is performed only during the period in which the switch circuit SW1 is conductive. According to this, since the binary level supplied to the common electrode COM is inverted only during a period in which the pixel electrode (node PIX) is connected to the source line SL via the switch circuit SW1, the pixel electrode potential is changed to the source. The common electrode potential is inverted while being fixed to the potential of the line SL. Therefore, the pixel electrode potential being held, particularly the pixel electrode potential in the refresh period, is not subject to fluctuations that are caused by inversion of the common electrode potential when the node PIX is floating.
  • 6A to 6H represent state transitions of the pixel memory 20, but the operation steps of the memory circuit MR1 in FIG. 8 can be classified as follows.
  • Step A period t1 to period t2 (all writing periods T1)
  • the first potential data or the second potential data is supplied from the drive signal generation circuit / video signal generation circuit 12 and the demultiplexer 13 to the source line SL, and the refresh output control unit RS1 receives the first potential data.
  • the switch circuit SW1 is turned on in the state in which the operation 2 is performed, the data is written in the pixel memory 20, the state in which the data is written in the pixel memory 20, and the second operation in the refresh output control unit RS1.
  • the data transfer unit TS1 performs a transfer operation.
  • Step B (period t3 to period t4 and period t9 to period t10, respectively)
  • the switch circuit SW1 is turned on by causing the refresh output control unit RS1 to perform the second operation and causing the data transfer unit TS1 to perform the non-transfer operation.
  • data having the same potential as the level corresponding to the control information for setting the refresh output control unit RS1 in the active state is input to the first data holding unit DS1 through the source line SL.
  • Step C (period t5 to period t6 and period t11 to period t12, respectively)
  • the refresh output control unit RS1 performs the first operation with the switch circuit SW1 being shut off and the data transfer unit TS1 performing a non-transfer operation.
  • the inversion level data corresponding to the control information for making the refresh output control unit RS1 active is supplied from the supply source VS1 to the input of the refresh output control unit RS1.
  • Step D (each of period t7 to period t8 and period t13 to period t14)
  • step D following step C, the transfer operation is performed by the data transfer unit TS1 in a state where the switch circuit SW1 is cut off and the second operation is performed by the refresh output control unit RS1.
  • step A is first executed, and following step A, a series of operations (period t3 to period t8) from the start of step B to the end of step D are executed one or more times. It becomes the operation to do.
  • the operation command in the refresh period T2 in the memory mode may be generated by a clock generated internally by an oscillator or the like instead of an external signal.
  • the liquid crystal display device 10 in the memory mode, circuits such as an amplifier and data for displaying multiple gradations can be stopped by the drive signal generation circuit / video signal generation circuit 12, and thus low power consumption can be realized. It becomes possible.
  • the memory mode since the data potential can be refreshed in the pixel memory 20, it is not necessary to rewrite the data potential while charging and discharging the source line SL for refreshing, so that power consumption can be reduced. It becomes.
  • the data polarity can be inverted in the pixel memory 20, it is not necessary to rewrite the data polarity while charging / discharging the source line SL at the time of polarity inversion, so that power consumption can be reduced.
  • the memory circuit MR1 as a memory circuit does not include elements that greatly increase power consumption such as through current of an inverter for performing a refresh operation, the power consumption of the memory mode itself is significantly reduced compared to the conventional case. can do.
  • FIG. 9 is a timing chart showing various signal waveforms in the liquid crystal display device 10 when screen noise occurs after the transition from the refresh period to the full writing period in the memory mode.
  • the various signals shown in FIG. 9 are the same as the signals shown in FIG.
  • the gate line GL is sequentially scanned in the entire writing period, whereby the first data holding unit DS1, that is, the memory circuit MR1 of the pixel memory 20 is scanned.
  • New inversion potential data is written in line sequential to the node PIX.
  • the common electrode COM has a polarity according to the scanning timing of the first gate line GL (the first gate line GL1 in FIG. 9) in the entire writing period. Inversion is performed. For this reason, as indicated by the dotted line A in the figure, although the data of the new inversion potential is not rewritten in the node PIX, only the potential of the common electrode COM is inverted, and the applied voltage to the liquid crystal capacitance Clc suddenly changes. A fluctuating memory circuit MR1 appears. In FIG. 9, the memory circuit MR1 driven by the gate lines GL2 to 480 in the 2nd to 480th rows corresponds to this. The node PIX of the memory circuit MR1 holds the previous data until new inverted potential data is written.
  • the liquid crystal display device 10 performs the operation described below so that the potential of the common electrode COM is changed after the transition from the refresh period to the entire writing period in the memory mode. It is possible to prevent screen noise caused by inversion.
  • FIG. 10 is a timing chart showing various signal waveforms when an operation for preventing screen noise is performed when the liquid crystal display device 10 shifts from the refresh period to the full writing period in the memory mode.
  • the various signals shown in FIG. 10 are the same as the signals shown in FIG.
  • the potential of the common electrode COM is inverted to the potential of the last pixel electrode in the refresh period.
  • the potential of the common electrode COM is maintained at the potential obtained by the last fluctuation by driving in the refresh period without inverting the polarity in all the writing periods continuously shifted from the refresh period.
  • the polarity inversion of the common electrode COM does not occur during the period when the node PIX of the memory circuit MR1 is in a floating state, and it becomes possible to prevent screen noise.
  • FIGS. 3, 4, 9, and 10 show an example in which scanning is sequentially performed from the pixel memory 20 in the first row when data is written.
  • the scanning order can be changed according to the design.
  • the driving method in the normal mode is preferably AC driving, but various driving methods can be used.
  • FIG. 7 shows the memory circuit MR1 including an N-channel transistor, but it is needless to say that the memory circuit MR1 may be configured using a P-channel field effect transistor. That is, the pixel memory 20 only needs to have a configuration for performing the data holding operation described with reference to FIGS.
  • the memory circuit MR1 that performs the refresh operation with high accuracy is illustrated as the pixel memory 20.
  • the memory circuit MR100 may be configured as a matter of course.
  • the pixel memory 20 is a memory circuit including a refresh control unit that controls refresh, and switches between a normal mode in which the refresh operation is stopped and a memory mode in which the refresh operation is performed.
  • the memory circuit that operates (drives) may be used, and similar effects can be achieved.
  • the data held in the pixel memory 20 is binary (High potential and Low potential), it may be three or more.
  • liquid crystal display device 10 can be applied to a display device that is not limited to liquid crystal.
  • the present invention can be applied to a display device including a display element such as a dielectric liquid.
  • a display device of the present invention includes a display panel including a memory circuit and a common electrode provided in a matrix, and holds and displays display data written in the memory circuit while refreshing.
  • the potential of the common electrode is fixed, the entire writing period in which display data is written to all the memory circuits for each row, and the common electrode is driven.
  • a refresh period in which the display data written in the entire writing period is refreshed at least once.
  • the potential of the electrode holds the potential obtained by the last fluctuation by driving in the refresh period. It is characterized by a door.
  • the display device driving method of the present invention includes a display panel including a memory circuit and a common electrode provided in a matrix, and refreshes display data written in the memory circuit.
  • the potential of the common electrode is finally changed by driving in the refresh period. It is characterized in that to hold the resulting potential Te.
  • the liquid crystal capacitance when the liquid crystal capacitance is AC-driven in the memory mode, if the polarity of the common electrode is reversed at the timing of data writing in the first row in the next all writing period continuously shifted from the refresh period, the liquid crystal capacitor becomes floating. In some cases, the voltage applied to the liquid crystal capacitor corresponding to the pixel electrode is suddenly fluctuated, causing screen noise.
  • the potential of the common electrode is the potential obtained by the last fluctuation by driving in the refresh period. Hold. That is, the potential of the common electrode is not inverted. As a result, when the pixel electrode is in a floating state, the polarity inversion of the common electrode does not occur, and screen noise can be prevented.
  • the display panel includes a data signal line, a scanning signal line, and an auxiliary capacitance line
  • the memory circuit includes the pixel electrode and the scanning signal line according to the potential of the scanning signal line.
  • a first switch circuit that selectively conducts and cuts off between the data signal line and the pixel electrode; a first capacitor formed between the pixel electrode and the auxiliary capacitance line; and And a refresh control unit that controls refresh of the potential.
  • the refresh control unit controls refreshing of the potential of the pixel electrode in the memory circuit, it is possible to reduce power consumption related to refresh.
  • the display panel includes a data transfer line and a refresh output line
  • the refresh control unit includes a memory electrode and the pixel electrode according to the potential of the data transfer line.
  • a second switch circuit that selectively conducts and shuts off the memory electrode; and supplies a potential for refreshing the potential of the pixel electrode according to the potential of the refresh output line and the memory electrode And a second capacitor formed between the memory electrode and the auxiliary capacitance line.
  • control unit supplies a potential for refreshing the potential of the pixel electrode in the memory circuit, refresh from the outside of the memory circuit becomes unnecessary. Therefore, power consumption related to refresh can be reduced.
  • the memory circuit further includes a potential supply source
  • the control unit includes the potential supply source and the pixel electrode according to the potentials of the refresh output line and the memory electrode. It is preferable that the third switch circuit selectively performs conduction and interruption between the two.
  • control unit can be realized with a configuration that does not use an inverter, an increase in power consumption due to a through current can be avoided, and the pixel electrode and the memory electrode can hold the same potential. By doing so, it is possible to avoid malfunction even if an off-leakage current exists in the transfer element used in the second switch circuit.
  • the capacitance value of the first capacitor is larger than the capacitance value of the second capacitor, and the third switch circuit conducts and cuts off the potential held in the memory electrode.
  • a first switch serving as a control signal; and a second switch using the potential of the refresh output line as a control signal for shutting off the continuity.
  • the first switch and the second switch are connected to the potential supply source.
  • the third switch circuit is preferably connected in series between the input of the third switch circuit and the output of the third switch circuit connected to the pixel electrode.
  • the potential of the memory electrode is changed to the conductive state by the charge transfer between the first capacitor and the second capacitor only by making the second switch circuit conductive. It becomes easy to make it close to the potential of the pixel electrode before. This effect increases as the capacitance value of the first capacitor is larger than the capacitance value of the second capacitor. Further, according to the above configuration, after writing the data signal potential to the pixel electrode, the potential for refreshing the pixel electrode is selectively supplied from the potential supply source to the memory circuit without using an inverter. The configuration can be easily realized.
  • the first switch circuit, the second switch circuit, the first switch, and the second switch are N-channel field effect transistors.
  • the first switch circuit, the second switch circuit, the first switch, and the second switch are N-channel field effect transistors having the same polarity
  • the first switch circuit, The two-switch circuit, the first switch, and the second switch can be simultaneously formed in the memory circuit, and the manufacturing process is facilitated.
  • the memory circuit can be manufactured using amorphous silicon because of the N-channel type.
  • the first switch circuit, the second switch circuit, the first switch, and the second switch are preferably P-channel field effect transistors.
  • the first switch circuit, the second switch circuit, the first switch, and the second switch are P-channel field effect transistors having the same polarity, the first switch circuit, The two-switch circuit, the first switch, and the second switch can be simultaneously formed in the memory circuit, and the manufacturing process is facilitated.
  • the present invention can be suitably used in a field related to a display device having a memory function and capable of performing display with data refreshed and held, and a field related to a method for driving the display device and a method for manufacturing the display device. Furthermore, it can be used suitably also in the field
  • Liquid crystal display device (display device) 11 pixel array 12 drive signal generation circuit / video signal generation circuit 13 demultiplexer 14 gate driver / CS driver 15 control signal buffer circuit 20 pixel memory MR1, MR100 memory circuit SW1, SW100 switch circuit (first switch circuit) TS1, TS100 Data transfer unit (refresh control unit, second switch circuit) RS1 refresh output control unit (refresh control unit, control unit, third switch circuit) RS100 Refresh output control unit (refresh control unit, control unit) DS1, DS101 First data holding unit DS2, DS102 Second data holding unit VS1 supply source (potential supply source) Ca1, Ca100 capacity (first capacity) Cb1, Cb100 capacity (refresh control unit, second capacity) Clc liquid crystal capacitance PIX node (pixel electrode) MRY node (refresh controller, memory electrode) N1, N2 transistor N3 transistor (first switch) N4 transistor (second switch) SL (j) (1 ⁇ j ⁇ m), SLx source line (data signal line) GL (

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

 メモリモードにおいてリフレッシュ期間から全書込期間へ移行した後、共通電極の電位が反転することに起因する画面ノイズを防止することができる表示装置、および表示装置の駆動方法を提供する。メモリモードでは、共通電極(COM)の電位を固定するとともに、全てのメモリ回路(ノード(PIX))に表示データを行ごとに書き込む全書込期間と、共通電極(COM)を駆動しながら、全書込期間で書き込んだ表示データを少なくとも1回リフレッシュするリフレッシュ期間とが設けられており、メモリモードにおいてリフレッシュ期間から連続して移行した次の全書込期間では、共通電極(COM)の電位は、当該リフレッシュ期間で駆動により最後に変動して得られた電位を保持する。

Description

表示装置および表示装置の駆動方法
 本発明は、メモリ機能を有する表示装置およびその駆動方法に関するものであり、特に、表示形態に沿った複数の駆動方法が存在することに起因する画面ノイズを解消する技術に関するものである。
 従来、液晶表示装置には、メモリが内蔵された画素(以下、画素メモリと称する)を備え、画像データの保持が可能なメモリ機能を有するメモリ型の液晶表示装置がある。このような液晶表示装置では、一旦画素に書き込まれた画像データを、極性を反転させながらリフレッシュすることで保持し、静止画を表示することができる。メモリ機能を使用しない通常動作(通常モード)では、データ信号線を通して画素を1フレームごとに新しい画像データに書き換える一方、メモリ機能を使用するメモリ動作(メモリモード)では、画像データを保持することから、データ信号線に書き換え用の画像データを供給する必要がない。
 よって、メモリ動作においては、走査信号線およびデータ信号線を駆動する回路の動作を停止させることが可能となり、消費電力を削減することが可能となる。さらには、大きな容量を有するデータ信号線の充放電回数の削減や、メモリ動作期間に対応する画像データをコントローラに伝送せずに済むことによる、消費電力の低減も可能である。
 したがって、上記メモリ型の液晶表示装置は、携帯電話の待ち受け画面などの低消費電力化の要求が強い画像の表示を行う液晶表示装置によく用いられる。
 図11は、メモリ型の液晶表示装置において、画素メモリの回路構成(メモリ回路MR100)のみを抽出して示す図である。メモリ回路MR100は、例えば特許文献1に開示されているものと同等である。
 図11に示すように、メモリ回路MR100は、スイッチ回路SW100、第1データ保持部DS101、データ転送部TS100、第2データ保持部DS102、および、リフレッシュ出力制御部RS100を備えている。
 また、メモリ回路MR100がマトリクス状に配置された基板(図示せず)には、メモリ回路MR100を駆動する配線として、画素マトリクスの行ごとに、データ転送制御線DTx、ゲートラインGLx、High電源線PHx、Low電源線PLx、リフレッシュ出力制御線RCx、および、補助容量線CSxが設けられているとともに、画素マトリクスの列ごとに、ソースラインSLxが設けられている。
 スイッチ回路SW100は、Nチャネル型のTFT(Thin Film Transistor:薄膜トランジスタ)であるトランジスタN100からなる。第1データ保持部DS101は容量Ca100からなる。データ転送部TS100は、Nチャネル型のTFTであるトランジスタN101からなる。第2データ保持部DS102は容量Cb100からなる。リフレッシュ出力制御部RS100は、インバータINV100と、Nチャネル型のTFTであるトランジスタN103とからなる。インバータINV100は、Pチャネル型のTFTであるトランジスタP100と、Nチャネル型のTFTであるトランジスタN102とからなる。
 なお、上記のTFTのような電界効果型トランジスタの一方のドレイン/ソース端子を第1のドレイン/ソース端子、他方のドレイン/ソース端子を第2のドレイン/ソース端子と呼ぶものとする。但し、第1のドレイン/ソース端子と第2のドレイン/ソース端子との間において電流が流れ得る向きに基づいて、ドレイン端子とソース端子とが一定に確定するものについてはそれぞれ、ドレイン端子、ソース端子と呼ぶものとする。
 トランジスタN100は、ゲート端子がゲートラインGLxに、第1のドレイン/ソース端子がソースラインSLxに、第2のドレイン/ソース端子が容量Ca100の一端であるノードPIXに、それぞれ接続されている。容量Ca100の他端は、補助容量線CSxに接続されている。
 トランジスタN101は、ゲート端子がデータ転送制御線DTxに、第1のドレイン/ソース端子がノードPIXに、第2のドレイン/ソース端子が容量Cb100の一端であるノードMRYに、それぞれ接続されている。容量Cb100の他端は、補助容量線CSxに接続されている。
 インバータINV100の入力端子IPは、ノードMRYに接続されている。トランジスタP100は、ゲート端子がインバータINV100の入力端子IPに、ソース端子がHigh電源線PHxに、ドレイン端子がインバータINV100の出力端子OPに、それぞれ接続されている。トランジスタN102は、ゲート端子がインバータINV100の入力端子IPに、ドレイン端子がインバータINV100の出力端子OPに、ソース端子がLow電源線PLxに、それぞれ接続されている。
 トランジスタN103は、ゲート端子がリフレッシュ出力制御線RCxに、第1のドレイン/ソース端子がインバータINV100の出力端子OPに、第2のドレイン/ソース端子がノードPIXに、それぞれ接続されている。
 また、上記液晶表示装置では、メモリ回路MR100が形成された基板に対向する位置に、共通電極(対向電極)COMを備えた対向基板(図示せず)が設けられている。基板と対向基板とは、その間に液晶を挟持するように配設されており、それら構成を含んで液晶パネルが形成されている。メモリ回路MR100のノードPIX(画素電極)は、共通電極COMとの間に液晶を介して液晶容量Clcを形成している。
 次に、図12を用いて、上記構成を有するメモリ回路MR100のメモリ動作(データ保持動作)について説明する。
 図12は、メモリ回路MR100におけるメモリモード時の各種信号波形を示すタイミングチャートである。
 メモリモードでは、データ転送制御線DTx、ゲートラインGLx、および、リフレッシュ出力制御線RCxには、図示しない駆動回路から、High(アクティブレベル)とLow(非アクティブレベル)とからなる2値レベルの電位が印加される。上記HighおよびLowの電位レベルは、上記各ライン・線に個別に設定されてもよい。
 またメモリモードでは、ソースラインSLxには、図示しない駆動回路から、High電位とLow電位とからなる2値レベルのデータ信号(「2値のデータ」ともいう)が出力される。High電源線PHxが供給する電位は、上記2値レベルのデータ信号のHighに等しく、Low電源線PLxが供給する電位は、上記2値レベルのデータ信号のLowに等しい。さらに、補助容量線CSxが供給する電位は一定であってもよいし、所定のタイミングで変化してもよいが、ここでは説明を簡単にするために一定であるとする。
 メモリモードにおいては、全書込期間T101とリフレッシュ期間T102とが設けられている。全書込期間T101は、全てのメモリ回路MR100に、保持させようとするデータを行ごとに書き込む期間であり、順に連続する期間t101および期間t102からなる。全書込期間T101ではメモリ回路MR100に線順次で書き込みを行うので、期間t101は異なる行同士で重ならないように設けられる。それゆえ、期間t101は行ごとに開始タイミングが異なる。また、期間t102の終了タイミングすなわち全書込期間T101の終了タイミングは、全行とも同じとなる。リフレッシュ期間T102は、全書込期間T101でメモリ回路MR100に書き込んだデータをリフレッシュすることで保持する期間であり、順に連続する期間t103~t110を有している。リフレッシュ期間T102は、全行で一斉に開始される。
 全書込期間T101において、期間t101では、ゲートラインGLxの電位がHighとなる。データ転送制御線DTxおよびリフレッシュ出力制御線RCxの電位はLowである。これによりトランジスタN100がON状態になるため、ノードPIXに、ソースラインSLxに供給されたデータ電位(ここではHighとする)が書き込まれる。
 続いて期間t102では、ゲートラインGLxの電位がLowとなる。これによりトランジスタN100がOFF状態になるため、容量Ca100に、書き込まれたデータ電位に対応する電荷が保持される。
 ここで、メモリ回路MR100が、容量Ca100とトランジスタN100とのみからなるとした場合、トランジスタN100がOFF状態にある間は、ノードPIXはフローティングになる。このとき理想状態では、ノードPIXの電位がHighに維持されるように、容量Ca100に電荷が保持される。
 しかし、実際には、トランジスタN100にオフリーク電流が発生するため、容量Ca100の電荷は徐々にメモリ回路MR100の外部に漏洩していく。容量Ca100の電荷が漏洩するとノードPIXの電位が変化するため、長時間の漏洩によって、書き込まれたデータ電位が本来の意味を失う程度にまで、ノードPIXの電位が変化してしまう。
 そこで、次のリフレッシュ期間T102において、データ転送部TS100、第2データ保持部DS102、および、リフレッシュ出力制御部RS100を、ノードPIXの電位をリフレッシュして書き込んだデータが失われないように機能させる。
 リフレッシュ期間T102において、期間t103では、データ転送制御線DTxの電位がHighとなる。ゲートラインGLxおよびリフレッシュ出力制御線RCxの電位はLowである。これによりトランジスタN101がON状態になるため、容量Ca100に、トランジスタN101を介して容量Cb100が並列に接続される。それゆえ、容量Ca100と容量Cb100との間で電荷が移動することによって、ノードMRYの電位がHighとなる。
 なお、容量Ca100は、容量Cb100よりも容量値が大きく設定されている。容量Ca100からは、ノードPIXの電位がノードMRYの電位と等しくなるまで、正電荷がトランジスタN101を介して容量Cb100に移動する。これにより、ノードPIXの電位は期間t102のものよりも若干の電圧ΔV1だけ低下するが、Highの電位範囲内にある。
 続いて期間t104では、データ転送制御線DTxの電位がLowとなる。これによりトランジスタN101がOFF状態となるため、ノードPIXの電位がHighに維持されるように容量Ca100に電荷が保持されるとともに、ノードMRYの電位がHighに維持されるように容量Cb100に電荷が保持される。
 期間t105では、リフレッシュ出力制御線RCxの電位がHighとなる。これによりトランジスタN103がON状態となるため、インバータINV100の出力端子OPがノードPIXに接続される。出力端子OPにはノードMRYの電位の反転電位(ここではLow)が出力されているので、ノードPIXは当該反転電位に充電される。
 期間t106では、リフレッシュ出力制御線RCxの電位がLowとなる。これによりトランジスタN103がOFF状態となるため、ノードPIXの電位が上記反転電位に維持されるように、容量Ca100に電荷が保持される。
 期間t107では、データ転送制御線DTxの電位がHighとなる。これによりトランジスタN101がON状態となるため、容量Ca100に、トランジスタN101を介して容量Cb100が並列に接続される。それゆえ、容量Ca100と容量Cb100との間で電荷が移動することによって、ノードMRYの電位がLowとなる。なお、容量Cb100からは、ノードMRYの電位がノードPIXの電位と等しくなるまで、正電荷がトランジスタN101を介して容量Ca100に移動する。これにより、ノードPIXの電位は期間t106のものよりも若干の電圧ΔV2だけ上昇するが、Lowの電位範囲内にある。
 期間t108では、データ転送制御線DTxの電位がLowとなる。これによりトランジスタN101がOFF状態となるため、ノードPIXの電位がLowに維持されるように容量Ca100に電荷が保持されるとともに、ノードMRYの電位がLowに維持されるように容量Cb100に電荷が保持される。
 期間t109では、リフレッシュ出力制御線RCxの電位がHighとなる。これによりトランジスタN103がON状態となるため、インバータINV100の出力端子OPがノードPIXに接続される。出力端子OPにはノードMRYの電位の反転電位(ここではHigh)が出力されているので、ノードPIXは当該反転電位に充電される。
 期間t110では、リフレッシュ出力制御線RCxの電位がLowとなる。これによりトランジスタN103がOFF状態となるため、ノードPIXの電位が上記反転電位に維持されるように、容量Ca100に電荷が保持される。
 この後、リフレッシュ期間T102では、次の全書込期間T101または通常モードに移行するまで、上記期間t103~期間t110の動作が繰り返される。リフレッシュ期間T102において、ノードPIXの電位は、期間t105で反転電位にリフレッシュされ、期間t109で書き込み時の電位にリフレッシュされる。なお、全書込期間T101の期間t101において、Lowのデータ電位がノードPIXに書き込まれる場合には、ノードPIXの電位波形は図12の電位波形を反転させたものとなる。
 このように、メモリ回路MR100は、全書込期間T1で書き込まれたデータを、リフレッシュ期間T2においてデータ反転方式によってリフレッシュすることができる。これにより、オフリークによる電荷減少の影響を抑えることが可能となっている。また、ノードPIXに書き込まれたデータがリフレッシュされるタイミング、すなわち極性反転されるタイミングに応じて、共通電極COMの電位がHighとLowとの間で反転される。これにより、液晶容量Clcを交流駆動しながら、画面をリフレッシュすることができる。
 ところで、上記従来のメモリ型の液晶表示装置では、メモリモードにより低消費電力化を図ってはいるものの、表示形態に沿った複数の駆動方法が存在しているために、駆動方法の切替時に画面ノイズ(画像の乱れ)が生じる場合があった。
 例えば、メモリモードから通常モードに切り替わった後、画素メモリには静止画表示時のデータが保持される。この結果、次に通常モードからメモリモードに切り替わった際に、画素メモリに新たなデータの書き込みが完了するまでの期間、一瞬ではあるが全く別のデータが表示され、画面ノイズが生じることがあった。
 そこで、例えば特許文献2には、メモリモードの静止画表示期間の最後に、全ての画素メモリに全黒/全白データなどを保持させる、すなわち画素メモリのデータ保持部を初期化しておく技術が記載されている。これにより、次に通常モードからメモリモードに切り替わった際に前のデータが表示されないようにすることで、画面ノイズを防止している。
日本国公開特許公報「特開2002-229532号公報(2002年8月16日公開)」 日本国公開特許公報「特開2002-175051号公報(2002年6月21日公開)」
 しかしながら、上記従来のメモリ型の液晶表示装置では、上記原因で生じる画面ノイズとは別に、メモリモード時にリフレッシュ期間から全書込期間に切り替える際に、共通電極COMの電位をリフレッシュ期間と全書込期間とで反転すると、全書込期間に移行した後に画面ノイズが生じる場合があるという問題点を有している。
 図13に、メモリ回路MR100を備える従来の液晶表示装置において、メモリモード時にリフレッシュ期間から全書込期間へ移行した後に、画面ノイズが発生する場合の各種信号波形を示すタイミングチャートを示す。図13では、GLx1,GLx2,およびGLx480は、1,2,および480行目のゲートラインGLxの電位をそれぞれ示す。CSx1,CSx2,およびCSx480は、1,2,および480行目の補助容量線CSxの電位をそれぞれ示す。PIX1,PIX2,およびPIX480は、1,2,および480行目のメモリ回路MR100の画素電極の電位をそれぞれ示す。また、PIX1,PIX2,およびPIX480の信号波形に重なって示されている点線は、共通電極COMの電位を示す。
 図13に示すように、リフレッシュ期間から全書込期間へ移行した後、全書込期間では、ゲートラインGLxが順次走査されることによって、メモリ回路MR100のノードPIXに、新たな反転電位のデータが線順次で書き込まれる。
 一方、メモリモードにおいて液晶容量が交流駆動されている場合、共通電極COMは、全書込期間において最初のゲートラインGLx(図13では、1行目のゲートラインGLx1)の走査タイミングに応じて、極性反転が行われる。このため、図中点線Aに示すように、ノードPIXに新たな反転電位のデータが書き換えられていないにも拘らず、共通電極COMの電位だけが反転し、液晶容量Clcへの印加電圧が突然変動するメモリ回路MR100が出てくる。図13では、2~480行目のゲートラインGLx2~480に駆動されるメモリ回路MR100がこれに相当する。メモリ回路MR100のノードPIXは、新たな反転電位のデータが書き込まれるまでは、前のデータを保持している。
 この結果、図中点線Aに示すような、メモリ回路MR100のノードPIXの電位が極性反転していないのに、すなわちノードPIXがフローティングになっているときに、共通電極COMの電位だけが極性反転してしまった期間において、リフレッシュ期間に例えば白表示であった画素が全書込期間に突然黒表示になってしまうなどの、画面ノイズが発生する。
 このように、従来のメモリ型の液晶表示装置では、メモリモードにおいてリフレッシュ期間から全書込期間へ移行した後、画素電極がフローティングになっているときに共通電極の電位が反転する期間が生じることによって、画面ノイズが発生することがある。
 本発明は、上記従来の問題点に鑑みなされたものであり、その目的は、メモリモードにおいてリフレッシュ期間から全書込期間へ移行した後、共通電極の電位が反転することに起因する画面ノイズを防止することができる表示装置、および表示装置の駆動方法を提供することにある。
 本発明の表示装置は、上記課題を解決するために、マトリクス状に設けられたメモリ回路と共通電極とを含む表示パネルを備え、上記メモリ回路に書き込んだ表示データをリフレッシュしながら保持して表示を行うメモリモードを有する表示装置であって、上記メモリモードでは、上記共通電極の電位を固定するとともに、全ての上記メモリ回路に表示データを行ごとに書き込む全書込期間と、上記共通電極を駆動しながら、上記全書込期間で書き込んだ表示データを少なくとも1回リフレッシュするリフレッシュ期間とが設けられており、上記メモリモードにおいて上記リフレッシュ期間から連続して移行した次の上記全書込期間では、上記共通電極の電位は、当該リフレッシュ期間で駆動により最後に変動して得られた電位を保持することを特徴としている。
 また、本発明の表示装置の駆動方法は、上記課題を解決するために、マトリクス状に設けられたメモリ回路と共通電極とを含む表示パネルを備え、上記メモリ回路に書き込んだ表示データをリフレッシュしながら保持して表示を行うメモリモードを有する表示装置の駆動方法であって、上記メモリモードでは、上記共通電極の電位を固定するとともに、全ての上記メモリ回路に表示データを行ごとに書き込む全書込期間と、上記共通電極を駆動しながら、上記全書込期間で書き込んだ表示データを少なくとも1回リフレッシュするリフレッシュ期間とが設けられており、上記メモリモードにおいて上記リフレッシュ期間から連続して移行した次の上記全書込期間では、上記共通電極の電位を、当該リフレッシュ期間で駆動により最後に変動して得られた電位を保持させることを特徴としている。
 従来、メモリモードにおいて液晶容量が交流駆動されている場合、リフレッシュ期間から連続して移行した次の全書込期間において、最初の行のデータ書き込みのタイミングで共通電極の極性を反転すると、フローティングになっている画素電極に対応する液晶容量への印加電圧が突然変動し、画面ノイズが生じる場合があった。
 これに対し、上記の構成によれば、メモリモードにおいてリフレッシュ期間から連続して移行した次の全書込期間では、共通電極の電位は、当該リフレッシュ期間で駆動により最後に変動して得られた電位を保持する。すなわち、共通電極の電位は反転されない。これにより、画素電極がフローティングになっているときに、共通電極の極性反転が生じることが無くなり、画面ノイズを防止することが可能となる。
 以上のように、本発明の表示装置は、マトリクス状に設けられたメモリ回路と共通電極とを含む表示パネルを備え、上記メモリ回路に書き込んだ表示データをリフレッシュしながら保持して表示を行うメモリモードを有する表示装置であって、上記メモリモードでは、上記共通電極の電位を固定するとともに、全ての上記メモリ回路に表示データを行ごとに書き込む全書込期間と、上記共通電極を駆動しながら、上記全書込期間で書き込んだ表示データを少なくとも1回リフレッシュするリフレッシュ期間とが設けられており、上記メモリモードにおいて上記リフレッシュ期間から連続して移行した次の上記全書込期間では、上記共通電極の電位は、当該リフレッシュ期間で駆動により最後に変動して得られた電位を保持する構成である。
 それゆえ、メモリモードにおいてリフレッシュ期間から連続して移行した次の全書込期間では、画素電極がフローティングになっているときに、共通電極の極性反転が生じることが無くなり、画面ノイズを防止することができるという効果を奏する。
本発明の実施の一形態における液晶表示装置の構成を示すブロック図である。 上記液晶表示装置が有する駆動方法の種類を示す図である。 上記液晶表示装置における通常モード時の各種信号波形を示すタイミングチャートである。 上記液晶表示装置におけるメモリモード時の各種信号波形を示すタイミングチャートである。 上記液晶表示装置における画素メモリの概念的な構成を示すブロック図である。 上記画素メモリにおけるメモリモード時のデータ保持動作を示す図であり、(a)は全書込期間のデータ遷移を示し、(b)~(h)はリフレッシュ期間のデータ遷移を示す。 上記画素メモリの電気的構成の一例を示す等価回路図である。 上記画素メモリにおけるメモリモード時の各種信号波形を示すタイミングチャートである。 上記液晶表示装置において、メモリモード時にリフレッシュ期間から全書込期間へ移行した後に、画面ノイズが発生する場合の各種信号波形を示すタイミングチャートである。 上記液晶表示装置において、メモリモード時にリフレッシュ期間から全書込期間へ移行するときに、画面ノイズを防止する動作が行われたときの各種信号波形を示すタイミングチャートである。 従来の液晶表示装置における画素メモリの電気的構成を示す等価回路図である。 上記従来の画素メモリにおけるメモリモード時の各種信号波形を示すタイミングチャートである。 上記従来の液晶表示装置において、メモリモード時にリフレッシュ期間から全書込期間へ移行した後に、画面ノイズが発生する場合の各種信号波形を示すタイミングチャートである。 本発明の他の実施の形態を示すものであり、図11の画素メモリにおいて、メモリモード時にリフレッシュ期間から全書込期間へ移行するときに、画面ノイズを防止する動作が行われたときの各種信号波形を示すタイミングチャートである。
 〔実施の形態1〕
 本発明の一実施形態について図面に基づいて説明すれば、以下の通りである。なお、本実施の形態において説明すること以外の構成は、前記背景技術と同じである。また、説明の便宜上、前記の背景技術の図面に示した部材と同一の機能を有する部材については、同一の符号を付し、その説明を省略する。
 本実施形態では、メモリ型の液晶表示装置について説明する。本実施の形態の液晶表示装置は、画素メモリとして、図11に示したメモリ回路MR100を備えている。
 ここで、注目すべき点は、メモリモードにおいてリフレッシュ期間から全書込期間へ移行した後、共通電極COMの電位が反転する場合に発生する画面ノイズを防止することができるメモリ回路MR100の動作である。そこで、次に、上記場合のメモリ回路MR100の動作を説明する。
 図14に、本実施例の液晶表示装置において、メモリモード時にリフレッシュ期間から全書込期間へ移行するときに、画面ノイズを防止する動作が行われたときの各種信号波形を示すタイミングチャートを示す。図14に示す各種信号は、図13に示す信号と同様のものを示す。
 図14中の点線Bに示すように、メモリモードにおいてリフレッシュ期間から連続して移行した次の全書込期間では、共通電極COMの電位を、当該リフレッシュ期間で最後の画素電極のリフレッシュのタイミングに合わせて反転した電位に設定する。すなわち、共通電極COMは、リフレッシュ期間から連続して移行した全書込期間では極性を反転せずに、リフレッシュ期間で最後にリフレッシュしたときの極性を、リフレッシュ期間から全書込期間を跨いで2回継続することになる。
 これにより、メモリ回路MR100のノードPIXがフローティングになっている期間に、共通電極COMの極性反転が生じることが無くなり、画面ノイズを防止することが可能となる。
 すなわち、本実施例の液晶表示装置は、マトリクス状に設けられたメモリ回路MR100と共通電極COMとを含む液晶パネルを備え、メモリ回路MR100に書き込んだ表示データをリフレッシュしながら保持して表示を行うメモリモードを有する液晶表示装置であって、メモリモードでは、共通電極COMの電位を固定するとともに、全てのメモリ回路MR100に表示データを行ごとに書き込む全書込期間と、共通電極COMを駆動しながら、全書込期間で書き込んだ表示データを少なくとも1回リフレッシュするリフレッシュ期間とが設けられており、メモリモードにおいてリフレッシュ期間から連続して移行した次の全書込期間では、共通電極COMの電位は、当該リフレッシュ期間で駆動により最後に変動して得られた電位を保持する構成を備えていればよい。
 これにより、メモリモードにおいてリフレッシュ期間から連続して移行した次の全書込期間では、画素電極COMがフローティングになっているときに、共通電極COMの極性反転が生じることが無くなり、画面ノイズを防止することができる。
 〔実施の形態2〕
 本発明の他の実施の形態について図面に基づいて説明すれば、以下の通りである。
 図11に示したメモリ回路MR100においては、データのリフレッシュを行う回路にトランジスタN101からなるデータ転送部TS100が設けられているため、リフレッシュ期間T102においてデータ転送制御線DTxの電位が非アクティブ(ここではLow)となっている期間t104~期間t106および期間t108~期間t110では、ノードMRYはノードPIXから切り離され、フローティングの状態となる。
 特に、期間t105~期間t106では、ノードPIXがLowに相当する電位であるのに対して、ノードMRYはHighに相当する電位になっている。また、期間t109~期間t110では、ノードPIXがHighに相当する電位であるのに対して、ノードMRYはLowに相当する電位になっている。このため、これらの期間では、トランジスタN101がOFF状態にあるものの、トランジスタN101のオフリーク電流によって、ノードMRYの電位が時間経過とともに徐々に変動することになる。
 なお、フローティング時の各ノードは、トランジスタや配線等の寄生容量による電位変動の影響も受けるが、本明細書では、説明を簡略化するために、便宜上、寄生容量による電位変動を考慮から外している。
 オフリーク電流によるノードMRYの電位変動分をαとすると、期間t103~期間t105のノードMRYの電位は、(High電位-ΔV1-α)となり、電荷の分配による電位変動ΔV1に加えて更なる電位変動を招き、合わせて、(ΔV1+α)の電位変動を引き起こす。また、期間t107~期間t109のノードMRYの電位は、(Low電位+ΔV2+α)となり、電荷の分配による電位変動ΔV2に加えて更なる電位変動を招き、合わせて、(ΔV2+α)の電位変動を引き起こす。
 この結果、インバータINV100を構成するトランジスタP100およびトランジスタN102の閾値電圧をVthとすると、ノードMRYの電位(High電位-ΔV1-α)が(High電位-Vth)を下回る電位になった場合、トランジスタP100が徐々にON状態となる。このとき、トランジスタN102がON状態であるため、High電源線PHxからトランジスタP100およびトランジスタN102を通してLow電源線PLxに貫通電流が流れ、大きな消費電流が発生するという問題が起こる。
 また、このような貫通電流が流れる状態では、インバータINV100の出力が徐々にHighとLowとの間の電位となる。これにより、ノードPIXの電位もHighとLowとの間の電位となり、HighともLowとも判別できない電位になると、メモリ回路MR100は誤動作してしまう。
 同様に、ノードMRYの電位(Low電位+ΔV2+α)が(Low電位+Vth)を上回る電位になった場合、トランジスタN102が徐々にON状態となる。このとき、トランジスタP100がON状態であるため、High電源線PHxからLow電源線PLxに貫通電流が流れ、大きな消費電流が発生するという問題が起こる。これにより、ノードPIXの電位がHighともLowとも判別できない電位になると、メモリ回路MR100は誤動作してしまう。
 このように、メモリ回路MR100を備える液晶表示装置では、データ電位が書き込まれる画素電極(ノードPIX)と、画素電極の電位のリフレッシュを行うために画素電極から電荷が転送されるメモリ用電極(ノードMRY)と、画素電極とメモリ用電極との間に設けられる転送素子(トランジスタN101)とを備えるメモリ回路において、データ転送素子にオフリーク電流が存在することに起因して、メモリ用電極の電位に基づいてリフレッシュ動作を行う回路に、本来の動作を適切に行わせることができないことがある。
 それゆえ、転送素子にオフリーク電流が存在しても、リフレッシュ動作を行う回路に本来の動作を適切に行わせることができるメモリ回路を備えた液晶表示装置を提供することが望まれる。
 図1は、本実施の形態の液晶表示装置10の一構成例を示すブロック図である。
 液晶表示装置10は、メモリ型の液晶表示装置であり、図1に示すように、画素アレイ11、駆動信号発生回路/映像信号発生回路12、デマルチプレクサ13、ゲートドライバ/CSドライバ14、および制御信号バッファ回路15を備えている。
 画素アレイ11は、画素メモリ20(図中「MR」と示す)がn行m列のマトリクス状に設けられたものである。また、画素アレイ11では、画素マトリクスの行ごとに、ゲートラインGL(i)(走査信号線)、補助容量線CS(i)、データ転送制御線DT(i)(データ転送線)、および、リフレッシュ出力制御線RC(i)(リフレッシュ出力線)が配設されているとともに、画素マトリクスの列ごとに、ソースラインSL(j)(データ信号線)が配設されている。なお、iは1≦i≦nの整数、jは1≦j≦mの整数とする。
 画素メモリ20は、メモリ機能を有しており、データを独立に保持する。i番目のロウ(Row)と、j番目のコラム(Column)との交点に位置する画素メモリ20に対するデータ信号の書込および保持は、i番目のロウに接続されたゲートラインGL(i)、補助容量線CS(i)、データ転送制御線DT(i)、およびリフレッシュ出力制御線RC(i)と、j番目のコラムに接続されたソースラインSL(j)とによって制御される。
 駆動信号発生回路/映像信号発生回路12は、駆動方法に応じて、画素メモリ20への映像信号(データ信号)の供給と、ゲートドライバ/CSドライバ14および制御信号バッファ回路15の動作を制御・駆動するための制御駆動回路であり、表示データ処理回路や、入出力インターフェース、命令デコーダ、タイミング制御回路などの機能と同等の機能を有している。駆動信号発生回路/映像信号発生回路12は、液晶表示装置10と液晶表示装置10の外部との間のデータの入出力を行い、データ書き込み/データ保持の命令データや表示データを外部から取り込む。駆動信号発生回路/映像信号発生回路12は、取り込んだ表示データに基づいて画素アレイ11に供給するためのデータ信号を生成し、ビデオ出力端子から出力信号線vd(k)(kは1≦k≦l<mの整数)に出力する。駆動信号発生回路/映像信号発生回路12は、取り込んだ命令データから命令を解釈し、その命令に従った駆動方法を選択して、ゲートドライバ/CSドライバ14を駆動・制御するための信号s1・s2、および、制御信号バッファ回路15を駆動・制御するための信号s3を生成し、それぞれ出力する。
 例えば、上記駆動方法としては、後述するように「通常モード」と「メモリモード」とがある。駆動信号発生回路/映像信号発生回路12は、通常モード時には、出力信号線vd(k)に、データ信号としての多階調ビデオ信号を出力するとともに、ゲートドライバ/CSドライバ14に信号s1を出力する。駆動信号発生回路/映像信号発生回路12は、メモリモード時には、出力信号線vd(k)に、データ信号としての2値のデータ
を出力するとともに、ゲートドライバ/CSドライバ14に信号s2を、制御信号バッファ回路15に信号s3をそれぞれ出力する。
 なお、タイミングの基底となるクロック信号は、外部システムから入力されてもよいし、発振器等によって液晶表示装置10の内部あるいは駆動信号発生回路/映像信号発生回路12の内部で発生させてもよい。また、駆動信号発生回路/映像信号発生回路12は、メモリ動作に用いられるタイミングのみならず、表示動作に用いられるゲートスタートパルス、ゲートクロック、ソーススタートパルス、および、ソースクロックなどのタイミングを生成する回路を兼ねることができる。
 デマルチプレクサ13は、出力信号線vd(k)の出力を、対応するソースラインSL(j)に振り分けるものである。
 ゲートドライバ/CSドライバ14は、ゲートラインGL(i)および補助容量線CS(i)を介して、画素アレイ11の画素メモリ20の書き込み動作を駆動・制御する回路である。ゲートドライバ/CSドライバ14は、駆動信号発生回路/映像信号発生回路12から供給される信号s1・s2に従って、ゲートラインGL(i)および補助容量線CS(i)を制御する。
 制御信号バッファ回路15は、データ転送制御線DT(i)およびリフレッシュ出力制御線RC(i)を介して、画素アレイ11の画素メモリ20のデータ保持動作を駆動・制御する回路である。制御信号バッファ回路15は、駆動信号発生回路/映像信号発生回路12から供給される信号s3に従って、データ転送制御線DT(i)およびリフレッシュ出力制御線RC(i)を制御する。
 また、液晶表示装置10では、画素アレイ11は基板(図示せず)上に形成されている。なお、駆動信号発生回路/映像信号発生回路12、デマルチプレクサ13、ゲートドライバ/CSドライバ14、および制御信号バッファ回路15は、上記基板にモノリシックに作り込まれていてもよい。
 さらに、液晶表示装置10では、上記基板に対向する位置に、共通電極(対向電極)COMを備えた対向基板(図示せず)が設けられている。上記基板と対向基板とは、その間に液晶を挟持するように配設されており、それら構成によって液晶パネル(ハイブリットメモリ液晶パネル)(表示パネル)が形成されている。
 共通電極COMに印加する共通電圧Vcomは、例えば、液晶表示装置10に設けたVcomドライバなどから供給してもよいし、駆動信号発生回路/映像信号発生回路12内に設けた電源から供給してもよいし、液晶表示装置10の外部から直接駆動してもよい。但し、共通電極COMは、上記基板と同一基板上にあってもよい。
 また、画素メモリ20の画素電極は、共通電極COMとの間に液晶を介して液晶容量Clcを形成している。画素電極と共通電極COMとの電位差に応じた電圧が液晶容量Clcに印加されることによって、画像表示が行われる。
 なお、以上の説明から分かるように、駆動信号発生回路/映像信号発生回路12およびデマルチプレクサ13は、コラムドライバを構成している。また、ゲートドライバ/CSドライバ14および制御信号バッファ回路15は、ロウドライバを構成している。但し、制御信号バッファ回路15や、補助容量線CS(i)を全ライン同時に駆動する方式の場合のCSドライバは、コラムドライバを構成してもよいし、液晶表示装置10の外部から直接駆動してもよい。
 また、以下では、ゲートラインGL(i)、補助容量線CS(i)、データ転送制御線DT(i)、リフレッシュ出力制御線RC(i)、およびソースラインSL(j)を総称する場合は、それぞれ、ゲートラインGL、補助容量線CS、データ転送制御線DT、リフレッシュ出力制御線RC、およびソースラインSLと記す。
 上記構成を有する液晶表示装置10は、図2に示すように、画像を表示するための駆動方法として、「通常モード」と「メモリモード」とを有している。図2に、液晶表示装置10が有する駆動方法の種類を示す。
 通常モードでは、フレーム毎に供給される多階調ビデオ信号に基づいて多階調で動画・静止画を表示するための交流駆動が行われる。通常モードでは、1フレーム期間に対応する、多階調ビデオ信号を書き込む通常書込期間が繰り返される。
 図3に、液晶表示装置10における通常モード時の各種信号波形を示すタイミングチャートを示す。図3のタイミングチャートは、画素メモリ20が、480行m列のマトリクス状(n=480)に配置されている場合のものであるが、図面の便宜上、1,2,および480行目の要素の信号波形を示している。GL1,GL2,およびGL480は、1,2,および480行目のゲートラインGLの電位をそれぞれ示す。CS1,CS2,およびCS480は、1,2,および480行目の補助容量線CSの電位をそれぞれ示す。PIX1,PIX2,およびPIX480は、1,2,および480行目の画素メモリ20の画素電極の電位をそれぞれ示す。また、PIX1,PIX2,およびPIX480の信号波形に重なって示されている点線は、共通電極COMの電位を示す。
 通常書込期間では、ゲートラインGLの走査によって選択された1行分の画素メモリ20に、ソースラインSLに一斉に出力された多階調ビデオ信号が、線順次で書き込まれる。図3では、1行目を開始行、480行目を終了行として、順次選択する場合を示している。また、通常書込期間では、1H(1水平期間)反転駆動により、画素メモリ20への書き込みが行われる。加えて、CC(Charge Coupling)駆動が行われており、共通電極COMの電位は一定とされるとともに、補助容量線CSの電位は、対応する画素メモリ20のデータ書き込みのタイミングに合わせて、High電位とLow電位との間で反転される。
 なお、通常モードでは、画素メモリ20におけるデータ保持動作は非動作となる。それゆえ、制御信号バッファ回路15によって、データ転送制御線DTの電位およびリフレッシュ出力制御線RCの電位を、画素電極や液晶容量Clcに影響を与えないようにすることで、メモリ機能を持たない液晶表示装置と同一の機能を、液晶表示装置10で実現することができる。
 メモリモードでは、画素メモリ20のデータ保持動作により保持された2値のデータに基づいて明暗(白黒)で、静止画など時間変化の少ない画像を表示するための交流駆動が行われる。2値のデータは、High電位およびLow電位のうちいずれかの電位をとるデータ(データ信号)である。メモリモードでは、全ての画素メモリ20に、保持させるデータを行ごとに書き込む全書込期間と、全書込期間で書き込んだデータを一斉にリフレッシュすることで保持するリフレッシュ期間とが設けられている。
 図4に、液晶表示装置10におけるメモリモード時の各種信号波形を示すタイミングチャートを示す。図4に示す各種信号は、図3に示す信号と同様のものを示す。
 全書込期間では、ゲートラインGLの走査によって選択された1行分の画素メモリ20に、ソースラインSLに一斉に出力された2値のデータが、線順次で書き込まれる。なお、本実施例では、互いに異なるロウの画素メモリ20に対して任意のデータを書き込む際に、画素アレイ11の書き込みアドレスに対応する各ロウを線順次に駆動するため、データを書き込む期間をロウ間でオーバーラップさせることができない。このため、全書込期間において、実際にデータが書き込まれる期間はロウごとに異なっている。図4では、1行目を開始行、480行目を終了行として、順次選択する場合を示している。
 但し、全書込期間では、行ごとの画素メモリ20へのデータ書き込み完了のタイミングが異なるように、ゲートラインGLの走査が完了するタイミングが順にずれているような走査であれば、ゲートラインGLを走査するタイミングは異なる行で同時でも構わない。例えば、1行飛ばしの2行ずつゲートラインGLをスキャンする方式を用いてもよく、この方式の場合、行ごとで走査のタイミングが重なる場合もあるが、データ書き込み完了の走査のタイミングが異なる。
 また、全書込期間では、1V(1垂直期間)反転駆動が行われており、全ての液晶容量Clcへの印加電圧の極性は同じである。画素電極へのデータ書き込みの際に、共通電極COMの電位および補助容量線CSの電位は、High電位およびLow電位のうちのいずれか一方に固定される(図ではLow電位)。
 リフレッシュ期間は、全書込期間で全ての画素メモリ20へのデータの書き込みが終了した後に、全ての画素メモリ20に対して一斉に開始される。すなわち、全ての画素メモリ20は、同時にリフレッシュ動作を行う。リフレッシュ期間では、全書込期間に画素メモリ20に書き込まれたデータが、少なくとも1回リフレッシュされ、その際、電位レベルが反転される(High→Low、Low→High)。共通電極COMの電位は、データのリフレッシュに応じて、High電位とLow電位との間で反転される。補助容量線CSの電位は、Lowで固定される。
 なお、メモリモードにおいては、リフレッシュ期間は何回繰り返してもよい。例えば、図2に示すようにリフレッシュ期間を設けた例においては、メモリモードでは、通常モードと比較して、所定の期間あたりの書き込み回数が1/4となる。
 また、メモリモードでは、画素メモリ20には2値のデータが書き込まれるので、色が割り当てられていない場合は白黒の表示となるが、カラーフィルタなどによって色が割り当てられている場合は、2に対して色用の別画素数の累乗の色数で表示が行われる。例えば、R(赤)・G(緑)・B(青)がそれぞれ割り当てられた複数の画素メモリ20によって1画素が構成されている場合、2に対して3累乗=8であるので、8色で表示が行われる。
 ここで、注目すべきことの1つに、メモリモード時の画素メモリ20のデータ保持動作がある。そこで次に、画素メモリ20のデータ保持動作の概念について説明し、その後、画素メモリ20の具体的な構成およびデータ保持動作を説明する。なお、説明の便宜上、画素アレイ11上のある1つの画素メモリ20を例示して説明するが、各画素メモリ20は同一の機能を有している。
 図5に、画素メモリ20の概念的な構成を示す。図5に示すように、画素メモリ20は、スイッチ回路SW1、第1データ保持部DS1、データ転送部TS1、第2データ保持部DS2、リフレッシュ出力制御部RS1、および供給源VS1(電位供給源)を備えている。
 スイッチ回路SW1は、ゲートドライバ/CSドライバ14によりゲートラインGLを介して駆動されることによって、ソースラインSLと第1データ保持部DS1との間の導通と遮断とを選択的に行う。
 第1データ保持部DS1は、第1データ保持部DS1に入力される2値のデータを保持する。
 データ転送部TS1は、制御信号バッファ回路15によりデータ転送制御線DTを介して駆動されることによって、第1データ保持部DS1に保持されている2値のデータを、第1データ保持部DS1が保持したまま第2データ保持部DS2へ転送する転送動作と、上記転送動作を行わない非転送動作とを選択的に行う。なお、データ転送制御線TS1に供給される電位は全画素メモリ20に共通であるので、データ転送制御線DTは必ずしもロウごとに設けられて制御信号バッファ回路15によって駆動される必要はなく、ゲートドライバ/CSドライバ14やその他のものによって駆動されてもよい。
 第2データ保持部DS2は、第2データ保持部DS2に入力される2値のデータを保持する。
 リフレッシュ出力制御部RS1は、制御信号バッファ回路15によりリフレッシュ出力制御線RCを介して駆動されることによって、第1の動作を行う状態または第2の動作を行う状態に選択的に制御される。なお、リフレッシュ出力制御線RCに供給される電位は全画素メモリ20に共通であるので、リフレッシュ出力制御線RCは必ずしもロウごとに設けられて制御信号バッファ回路15によって駆動される必要はなく、ゲートドライバ/CSドライバ14やその他のものによって駆動されてもよい。
 第1の動作は、第2データ保持部DS2に保持されている2値のデータがHigh電位であるかLow電位であるかという制御情報に応じて、リフレッシュ出力制御部RS1への入力を取り込んでリフレッシュ出力制御部RS1の出力として第1データ保持部DS1に供給するアクティブ状態となるか、リフレッシュ出力制御部RS1の出力を停止する非アクティブ状態となるかを選択する動作である。第2の動作は、上記制御情報に関わらずリフレッシュ出力制御部RS1の出力を停止する動作である。
 供給源VS1は、リフレッシュ出力制御部RS1の入力に、設定された電位の供給を行う。
 図6は、画素メモリ20におけるメモリモード時のデータ保持動作を示す図であり、(a)は全書込期間T1のデータ遷移を示し、(b)~(h)はリフレッシュ期間T2のデータ遷移を示す。図6では、High電位(第1の電位)として「H」を、Low電位(第2の電位)として「L」を、それぞれ示してある。また、上下に「H」および「L」が並んで記載されている箇所は、上段が画素メモリ20に「H」を書き込む場合の電位の遷移状態を、下段が画素メモリ20に「L」を書き込む場合の電位の遷移状態をそれぞれ示す。
 メモリモードにおいては、まず、全書込期間T1から開始される。
 全書込期間T1においては、図6の(a)に示すように、ゲートラインGLによってスイッチ回路SW1がON状態とされ、ソースラインSLからスイッチ回路SW1を介して第1データ保持部DS1に、第1の電位と第2の電位とのいずれかで表される保持対象のデータが入力される。
 第1データ保持部DS1にデータが入力されると、ゲートラインGLによってスイッチ回路SW1はOFF状態とされる。またこのとき、データ転送制御線DTによってデータ転送部TS1がON状態すなわち転送動作する状態とされ、第1データ保持部DS1に入力されたデータは保持されたまま、第1データ保持部DS1からデータ転送部TS1を介して第2データ保持部DS2にデータが転送される。第2データ保持部DS2にデータが転送されると、データ転送部TS1はOFF状態すなわち非転送動作を行う状態とされる。
 次いで、全書込期間T1の後に、リフレッシュ期間T2が開始される。
 リフレッシュ期間T2においては、まず、図6の(b)に示すように、ソースラインSLに第1の電位のデータを出力しておく。
 そして、図6の(c)に示すように、ゲートラインGLによってスイッチ回路SW1がON状態とされ、ソースラインSLからスイッチ回路SW1を介して第1データ保持部DS1に、第1の電位のデータが入力される。第1データ保持部DS1に第1の電位のデータが入力されると、ゲートラインGLによってスイッチ回路SW1はOFF状態とされる。
 続いて、図6の(d)に示すように、リフレッシュ出力制御線RCによって、リフレッシュ出力制御部RS1は第1の動作を行う状態に制御される。リフレッシュ出力制御部RS1の第1の動作は、このときに第2データ保持部DS2に、第1の電位のデータおよび第2の電位のデータのうちのいずれが保持されているかを表す制御情報に応じて異なる。
 すなわち、第2データ保持部DS2に第1の電位のデータが保持されている場合には、リフレッシュ出力制御部RS1は、第2データ保持部DS2に第1の電位のデータが保持されていることを示す第1の制御情報が、第2データ保持部DS2からリフレッシュ出力制御部RS1に伝達されることによりアクティブ状態となり、リフレッシュ出力制御部RS1への入力を取り込んでリフレッシュ出力制御部RS1の出力として、第1データ保持部DS1に供給する動作を行う。
 リフレッシュ出力制御部RS1がこの第1の動作を行うとき、供給源VS1の電位は、第1の制御情報がリフレッシュ出力制御部RS1に伝達されている期間において少なくとも最終的にはリフレッシュ出力制御部RS1の入力に第2の電位のデータを供給することができるように、設定されている。この場合には、第1データ保持部DS1は、それまで保持していたデータに上書きされる状態で、リフレッシュ出力制御部RS1から供給された第2の電位のデータを保持する。
 一方、第2データ保持部DS2に第2の電位のデータが保持されている場合には、リフレッシュ出力制御部RS1は非アクティブ状態となり、第2データ保持部DS2に第2の電位のデータが保持されていることを示す第2の制御情報が、第2データ保持部DS2からリフレッシュ出力制御部RS1に伝達されることにより、出力を停止した状態(図中「×」で示す)となる。この場合には、第1データ保持部DS1は、それまで保持していた第1の電位のデータを保持し続ける。
 その後、リフレッシュ出力制御線RCによって、リフレッシュ出力制御部RS1は第2の動作を行う状態に制御される。
 リフレッシュ期間T2では、続いて、図6の(e)に示すように、データ転送制御線DTによってデータ転送部TS1が転送動作する状態とされ、それまで第1データ保持部DS1に保持されていたデータは、第1データ保持部DS1に保持されたまま、第1データ保持部DS1からデータ転送部TS1を介して第2データ保持部DS2に転送される。第1データ保持部DS1から第2データ保持部DS2にデータが転送されると、データ転送部TS1はOFF状態すなわち非転送動作を行う状態とされる。
 続いて、図6の(f)に示すように、ゲートラインGLによってスイッチ回路SW1がON状態とされ、ソースラインSLからスイッチ回路SW1を介して第1データ保持部DS1に、第1の電位のデータが入力される。第1データ保持部DS1に第1の電位のデータが入力されると、ゲートラインGLによってスイッチ回路SW1はOFF状態とされる。
 続いて、図6の(g)に示すように、リフレッシュ出力制御線RCによってリフレッシュ出力制御部RS1が第1の動作を行う状態に制御される。第2データ保持部DS2に第1の電位のデータが保持されている場合には、リフレッシュ出力制御部RS1はアクティブ状態となり、供給源VS1から供給される第2の電位のデータを第1データ保持部DS1に供給する動作を行う。
 この場合には、第1データ保持部DS1は、それまで保持していたデータに上書きされる状態で、リフレッシュ出力制御部RS1から供給された第2の電位のデータを保持する。一方、第2データ保持部DS2に第2の電位のデータが保持されている場合には、リフレッシュ出力制御部RS1は非アクティブ状態となり、出力を停止した状態となる。この場合には、第1データ保持部DS1はそれまで保持していた第1の電位のデータを保持し続ける。その後、リフレッシュ出力制御線RCによって、リフレッシュ出力制御部RS1が第2の動作を行う状態に制御され、出力を停止した状態となる。
 続いて、図6の(h)に示すように、データ転送制御線DTによってデータ転送部TS1が転送動作する状態とされ、それまで第1データ保持部DS1に保持されていたデータは、第1データ保持部DS1に保持されたまま、第1データ保持部DS1からデータ転送部TS1を介して第2データ保持部DS2に転送される。第1データ保持部DS1から第2データ保持部DS2にデータが転送されると、データ転送部TS1はOFF状態すなわち非転送動作を行う状態とされる。
 上記の一連の動作により、図6の(h)では、第1データ保持部DS1および第2データ保持部DS2において、図6の(a)の全書込期間T1で書き込んだデータが復元される。ゆえに、図6の(h)の後に図6の(b)~(h)までの動作を任意数繰り返しても、全書込期間T1で書き込んだデータが同様に復元される。
 全書込期間T1に第1の電位のデータ(ここでは「H」)が書き込まれた場合は、図6の(d)と図6の(f)とで1回ずつ反転されてリフレッシュされることにより、第1の電位のデータに復元される。一方、全書込期間T1に第2の電位のデータ(ここでは「L」)が書き込まれた場合は、図6の(c)と図6の(g)とで1回ずつ反転されてリフレッシュされることにより、第2の電位のデータに復元される。
 よって、メモリモードでは、保持したデータで、画面をリフレッシュしながら静止画表示を行うことが可能となる。なお、第1の電位をLow、第2の電位をHighとする場合には、上述の動作論理を反転させればよい。
 また、リフレッシュの際、図6の(c)・(f)のようにソースラインSLから第1データ保持部DS1に第1の電位のデータを供給するとともに、図6の(d)・(g)のようにリフレッシュ出力制御部RS1が供給源VS1から第1データ保持部DS1に第2の電位のデータを供給するようにしたので、リフレッシュ動作を行うのに従来のようなインバータを備える必要がない。
 すなわち、液晶表示装置10によれば、各画素メモリ20に対して、第1データ保持部DS1にデータを書き込んだ後に、インバータを用いることなく、第1の電位および第2の電位のうちの一方のデータをソースラインSLから供給し、他方のデータを供給源VS1から供給することによって、画素メモリ20に書き込んだデータを、電位レベルを反転させながらリフレッシュすることができる。
 そして、リフレッシュされた状態では、第1データ保持部DS1と第2データ保持部DS2とのデータが互いに等しいため、データ転送部TS1に転送動作を行わせても第1データ保持部DS1および第2データ保持部DS2の電位に変化がない。これにより、リフレッシュしたデータを、データ転送部TS1を転送動作する状態にしながら第1データ保持部DS1と第2データ保持部DS2との両方で長時間保持することが可能になる。このとき、第1データ保持部DS1と第2データ保持部DS2とがデータ転送部TS1を介して接続されているので、データ転送部TS1の転送素子にオフリーク電流が存在することはデータの保持とは無関係になる。また、データは、全体として第1データ保持部DS1と第2データ保持部DS2との和で表される大きな電気容量に保持されている状態となり、外部からのノイズの影響によってもデータの電位は変動しにくい。
 したがって、データ転送部TS1に用いられる転送素子にオフリーク電流が存在しても、第2データ保持部DS2のデータを保持する保持ノードの電位は、第1データ保持部DS1の保持ノードの電位とともに長時間保持されるために変動しにくい。従来の画素メモリでは、図12に期間t105および期間t109で示すように、リフレッシュされた状態では、第1データ保持部DS101と第2データ保持部DS102とがデータ転送部TS100の転送素子(トランジスタN101)によって電気的に分離された状態で互いに異なるデータを保持する時間が長かったため、転送素子のオフリーク電流が第2データ保持部DS102の電位に大きな影響を与えていた。
 また、第2データ保持部DS2の保持ノードの電位が変動したとしても、第1の動作を行っているリフレッシュ出力制御部RS1に対する制御情報が、アクティブレベルと非アクティブレベルとの間で入れ替わってしまうほど変動時間は長くない。
 また、仮にリフレッシュ出力制御部RS1にインバータが存在していると仮定した場合には、インバータが動作するアクティブレベルとしてHighレベルとLowレベルという2つの相補的なレベルが存在するため、第2データ保持部DS2の電位がインバータに同じ動作を安定に維持させるレベルとして存在し得る範囲は狭い。例えば、第2データ保持部DS2の電位をLowレベルとして、Pチャネル型トランジスタがON状態、Nチャネル型トランジスタがOFF状態となるようにインバータを動作させているときに、Pチャネル型トランジスタのゲート電位が少し上昇すると、Nチャネル型トランジスタが導通する危険性がある。しかし、この状況を回避するためにNチャネル型トランジスタの閾値電圧を大きく設計すると、Pチャネル型トランジスタがOFF状態、Nチャネル型トランジスタがON状態となるように動作させたいときに、Highレベルがアクティブレベルとして機能する範囲が狭くなってしまう。
 これに対して、本実施形態ではリフレッシュ出力制御部RS1のアクティブレベルは、第1の電位と第2の電位とのいずれか一方であるので、リフレッシュ出力制御部RS1に対する制御情報が非アクティブレベルとして存在する範囲を広く取ることにより、非アクティブレベルがアクティブレベルへ変動する危険性は小さくなる。一方、アクティブレベルは、リフレッシュ出力制御部RS1の第1の動作におけるアクティブ状態の初期に機能すれば、供給源VS1から第1データ保持部DS1への出力の目的は容易に達成されるため、最終的に非アクティブレベルへ変動したとしても、リフレッシュ出力制御部RS1の誤動作を招来しにくい。
 よって、第2データ保持部DS2の保持ノードの電位が変動したとしても、リフレッシュ出力制御部RS1が誤動作してしまわないようなマージンの大きい設計を容易に行うことができる。これは例えば、リフレッシュ出力制御部RS1への制御情報がトランジスタのゲートに入力される場合を挙げると、当該トランジスタの閾値電圧を大きくして、非アクティブレベルとなるべき第2データ保持部DS2の電位が変動しても、ゲート・ソース間電圧がトランジスタの閾値電圧を越えにくいような設計を行うことに相当する。
 さらに、第2データ保持部DS2の保持ノードの電位が変動しても、リフレッシュ出力制御部RS1が第2の動作を行っていれば、誤動作は起こらない。
 したがって、2つの保持部の間で2値のデータの転送を行う転送部に用いられる転送素子にオフリーク電流が存在しても、一方の保持部が保持するデータに基づいてリフレッシュ動作を行う回路に、消費電流の増加や誤動作のない本来の動作を適切に行わせることが可能となる。
 次に、画素メモリ20の具体的な構成およびデータ保持動作を、実施例を挙げて順に説明する。
 図7に、本実施例の画素メモリ20の構成の一例を、等価回路としてのメモリ回路MR1で示す。図7に示すように、メモリ回路MR1は、トランジスタN1、トランジスタN2、トランジスタN3(第1スイッチ)、トランジスタN4(第2スイッチ)、容量Ca1(第1容量)、および容量Cb1(第2容量)を備えている。
 また、画素アレイ11には、メモリ回路MR1を駆動する配線として、ソースラインSL、ゲートラインGL、補助容量線CS、データ転送制御線DT、および、リフレッシュ出力制御線RCが設けられている。
 なお、図7に示すメモリ回路MR1において、図5に示した構成は次のようにそれぞれ対応する。すなわち、トランジスタN1が、スイッチ回路SW1を構成している。容量Ca1が、第1データ保持部DS1を構成している。トランジスタN2が、転送素子となり、データ転送部TS1を構成している。容量Cb1が、第2データ保持部DS2を構成している。トランジスタN3およびトランジスタN4が、リフレッシュ出力制御部RS1を構成している。ゆえに、メモリ回路MR1は、スイッチ回路SW1(第1スイッチ回路)、第1データ保持部DS1、データ転送部TS1(第2スイッチ回路)、第2データ保持部DS2、および、リフレッシュ出力制御部RS1(制御部、第3スイッチ回路)を備えている、とも勿論言える。
 トランジスタN1~N4は、Nチャネル型のTFT(電界効果トランジスタ)である。これにより、図7では、メモリ回路MR1を構成する全てのトランジスタがNチャネル型のTFTからなるので、メモリ回路MR1はアモルファスシリコン中にも作り込みやすい。
 ここで、上記のTFTのような電界効果型トランジスタの、一方のドレイン/ソース端子を第1のドレイン/ソース端子と呼び、他方のドレイン/ソース端子を第2のドレイン/ソース端子と呼ぶものとする。
 トランジスタN1は、ゲート端子がゲートラインGLに、第1のドレイン/ソース端子がソースラインSLに、第2のドレイン/ソース端子が容量Ca1の一端であるノードPIXに、それぞれ接続されている。容量Ca1の他端は、補助容量線CSに接続されている。トランジスタN1がON状態であるときは、スイッチ回路SW1は導通状態となり、トランジスタN1がOFF状態であるときは、スイッチ回路SW1は遮断状態となる。
 トランジスタN2は、ゲート端子がデータ転送制御線DTに、第1のドレイン/ソース端子がノードPIXに、第2のドレイン/ソース端子が容量Cb1の一端であるノードMRYに、それぞれ接続されている。容量Cb1の他端は、補助容量線CSに接続されている。トランジスタN2がON状態であるときは、データ転送部TS1は転送動作する状態となり、トランジスタN2がOFF状態であるときは、データ転送部TS1は非転送動作を行う状態となる。換言すると、トランジスタN2がON状態であるときは、ノードPIXとノードMRYとが導通する状態となり、トランジスタN2がOFF状態であるときは、ノードPIXとノードMRYとは遮断される状態となる。
 トランジスタN3は、ゲート端子がリフレッシュ出力制御部RS1の制御端子CNT1としてノードMRYに、第1のドレイン/ソース端子がリフレッシュ出力制御部RS1の入力端子IN1としてデータ転送制御線DTに、第2のドレイン/ソース端子がトランジスタN4の第1のドレイン/ソース端子に、それぞれ接続されている。トランジスタN3は、ノードMRYに保持されている電位を導通遮断の制御信号とする。
 トランジスタN4は、ゲート端子がリフレッシュ出力制御線RCに、第2のドレイン/ソース端子はリフレッシュ出力制御部RS1の出力端子OUT1としてノードPIXに、それぞれ接続されている。すなわち、トランジスタN3とトランジスタN4とは、リフレッシュ出力制御部RS1の入力とリフレッシュ出力制御部RS1の出力との間に、トランジスタN3がリフレッシュ出力制御部RS1の入力側に配置されるように、互いに直列に接続されている。トランジスタN4は、リフレッシュ出力制御線RCの電位を導通遮断の制御信号とする。
 なお、トランジスタN3とトランジスタN4との互いの接続位置は、上記例の場合と入れ替わってもよく、トランジスタN3とトランジスタN4とは、リフレッシュ出力制御部RS1の入力とリフレッシュ出力制御部RS1の出力との間で互いに直列に接続されていればよい。
 トランジスタN4がON状態であるときに、リフレッシュ出力制御部RS1は第1の動作を行う状態に制御され、トランジスタN4がOFF状態であるときに、リフレッシュ出力制御部RS1は第2の動作を行う状態に制御される。トランジスタN3はNチャネル型であるので、リフレッシュ出力制御部RS1が第1の動作を行うときに、アクティブ状態となる制御情報すなわちアクティブレベルはHigh、非アクティブ状態となる制御情報すなわち非アクティブレベルはLowである。換言すると、トランジスタN3・N4がON状態であるときは、ノードPIXとデータ転送制御線DTとが導通する状態となり、トランジスタN3・N4がOFF状態であるときは、ノードPIXとデータ転送制御線DTとは遮断される状態となる。
 容量Ca1は、容量Cb1よりも容量値が大きくなるように設定されている。例えば、容量Ca1および容量Cb1の各容量値は、後述のように容量Ca1と容量Cb1との間で電荷の移動が生じるときに、ノードPIX(画素電極)の電位変動が、データの電位(High電位およびLow電位)に影響を与えないように設定される。
 また、メモリ回路MR1では、ノードPIXと共通電極COMとの間に、液晶容量Clcが接続されている。ノードPIXは画素電極に相当し、容量Ca1は画素メモリ20の補助容量としても機能する。
 図8に、上記構成を有するメモリ回路MR1の、メモリモード時の各種信号波形を示すタイミングチャートを示す。
 図8では、全書込期間T1に、第1の電位のデータとしてのHighのデータが書き込まれる場合を示している。また、図8の下方に、図6の(a)~(h)に対応する各期間におけるノードPIXの電位(左側)およびノードMRYの電位(右側)を併せて示した。なお、図8は、最初に走査される行の要素の信号波形を示すが、上述のようにリフレッシュ動作は全行で同時に行われるので、リフレッシュ期間T2の信号波形は全行で共通して起こる。
 データ保持動作は、液晶表示装置10の外部から伝送ラインを介して駆動信号発生回路/映像信号発生回路12に、表示データとデータ保持命令とが入力され、命令を解釈してメモリモードとなることにより行われる。駆動信号発生回路/映像信号発生回路12は、表示データに基づいて画素アレイ11に供給する2値のデータを生成し、出力信号線vd(k)およびデマルチプレクサ13を介してソースラインSLを制御する。また同時に、駆動信号発生回路/映像信号発生回路12は、メモリモードに沿った信号s2,s3を生成し、ゲートドライバ/CSドライバ14および制御信号バッファ回路15を制御する。
 ゲートドライバ/CSドライバ14および制御信号バッファ回路15は、駆動信号発生回路/映像信号発生回路12から供給される信号s2,s3に従って、ゲートラインGL、補助容量線CS、データ転送制御線DT、および、リフレッシュ出力制御線RCを制御する。
 ゲートラインGLには、ゲートドライバ/CSドライバ14から、High(アクティブレベル)とLow(非アクティブレベル)とからなる2値レベルの電位が印加される。データ転送制御線DTおよびリフレッシュ出力制御線RCには、制御信号バッファ回路15から、HighとLowとからなる2値レベルの電位が印加される。上記HighおよびLowのレベルについては、上記の各ライン・線に個別に設定されてもよい。補助容量線CSは、ゲートドライバ/CSドライバ14によって、一定の電位に固定される。
 ソースラインSLには、デマルチプレクサ13から、ゲートラインGLのHigh電位よりも低いHighとLowとからなる2値のデータ(データ信号電位)が出力される。データ転送制御線DTのHigh電位は、ソースラインSLのHigh電位とゲートラインGLのHigh電位とのいずれかに等しく、データ転送制御線DTのLow電位は、上記2値のデータのLow電位に等しい。
 全書込期間T1は、順に連続する期間t1および期間t2からなる。
 全書込期間T1において、期間t1では、ゲートラインGLおよびデータ転送制御線DTの電位がともにHighとなる。リフレッシュ出力制御線RCの電位はLowである。これによりトランジスタN1・N2がON状態になるため、スイッチ回路SW1は導通状態、データ転送部TS1は転送動作する状態となり、ノードPIXにソースラインSLに供給された第1のデータ(ここではHighとする)が書き込まれる。
 続いて期間t2では、ゲートラインGLの電位がLowとなる一方、データ転送制御線DTの電位はHighを持続する。リフレッシュ出力制御線RCの電位はLowである。これにより、トランジスタN1がOFF状態になるため、スイッチ回路SW1は遮断状態になる。また、トランジスタN2がON状態を持続するため、データ転送部TS1は転送動作する状態を維持する。よって、ノードPIXからノードMRYに第1の電位のデータが転送されるとともに、ノードPIX・MRYはソースラインSLから切り離される。この期間t1~期間t2の過程は、図6の(a)の状態に相当する。
 なお、全書込期間T1において、期間t1の開始時刻twは、ロウごとに異なる。これは、上述のように、異なるロウのメモリ回路MR1のスイッチ回路SW1を同時にON状態にして、データを書き込む期間をロウ間でオーバーラップさせることができないためである。但し、全書込期間T1では、行ごとの期間t1の終了タイミングを異なるように設定すれば、期間t1をロウ間でオーバーラップさせてもよい。また、期間t2は、他のロウの書き込みが行われている期間とも言える。
 次いで、リフレッシュ期間T2が、全てのメモリ回路MR1において時刻trから一斉に開始される。リフレッシュ期間T2では、ソースラインSLの電位は、第1の電位のデータのデータ電位であるHighとされる。
 リフレッシュ期間T2は、順に連続する期間t3~t14を有している。
 リフレッシュ期間T2において、期間t3では、ゲートラインGLの電位がLowとなり、データ転送制御線DTの電位がLowとなり、リフレッシュ出力制御線RCの電位がLowとなる。これによりトランジスタN2がOFF状態となるため、データ転送部TS1は非転送動作を行う状態となり、ノードPIXとノードMRYとは互いに切り離される。ノードPIXとノードMRYとには、ともにHighが保持される。この期間t3の過程は、図6の(b)の状態に相当する。
 続いて期間t4では、ゲートラインGLの電位がHighとなり、データ転送制御線DTの電位がLowを持続し、リフレッシュ出力制御線RCの電位がLowを持続する。これによりトランジスタN1がON状態となるため、スイッチ回路SW1が導通状態となり、ノードPIXにソースラインSLから再びHigh電位が書き込まれる。
 期間t5では、ゲートラインGLの電位がLowとなり、データ転送制御線DTの電位がLowを持続し、リフレッシュ出力制御線RCの電位がLowを持続する。これによりトランジスタN1がOFF状態となるため、スイッチ回路SW1が遮断状態となり、ノードPIXは、ソースラインSLから切り離されてHighを保持する。この期間t4~期間t5の過程は、図6の(c)の状態に相当する。
 期間t6では、ゲートラインGLの電位がLowを持続し、データ転送制御線DTの電位がLowを持続し、リフレッシュ出力制御線RCの電位がHighになる。これによりトランジスタN4がON状態になり、リフレッシュ出力制御部RS1は第1の動作を行う。また、ノードMRYの電位がHighであることからトランジスタN3はON状態であるので、リフレッシュ出力制御部RS1がアクティブ状態となり、データ転送制御線DTからトランジスタN3・N4を介してノードPIXにLow電位が供給される。つまり、データ転送制御線DTは、図5における供給源VS1を兼ねている。
 期間t7では、ゲートラインGLの電位がLowを持続し、データ転送制御線DTの電位がLowを持続し、リフレッシュ出力制御線RCの電位がLowになる。これによりトランジスタN4がOFF状態になるので、リフレッシュ出力制御部RS1は第2の動作を行う状態となり、ノードPIXは、データ転送制御線DTから切り離されてLowを保持する。この期間t6~期間t7の過程は、図6の(d)の状態に相当する。
 期間t8では、ゲートラインGLの電位がLowを持続し、データ転送制御線DTの電位がHighになり、リフレッシュ出力制御線RCの電位がLowを持続する。これによりトランジスタN2がON状態となるため、データ転送部TS1が転送動作する状態となる。このとき、容量Ca1と容量Cb1との間で電荷の移動が起こり、ノードPIXおよびノードMRYの両方の電位がLowとなる。ノードPIXの電位は、容量Cb1からトランジスタN2を介して容量Ca1に正電荷が移動することにより、若干の電圧ΔVxだけ上昇するが、Lowの電位範囲内にある。
 この期間t8は、リフレッシュされたデータを、データ転送部TS1を介して互いに接続された第1データ保持部DS1と第2データ保持部DS2との両方によって保持する期間であり、長く設定することが可能である。
 期間t9では、ゲートラインGLの電位がLowを持続し、データ転送制御線DTの電位がLowになり、リフレッシュ出力制御線RCの電位がLowを持続する。これによりトランジスタN2がOFF状態となるため、データ転送部TS1が非転送動作を行う状態となり、ノードPIXとノードMRYとは互いに切り離される。ノードPIXとノードMRYとには、ともにLowが保持される。この期間t8~期間t9の上記過程は、図6の(e)の状態に相当する。
 期間t10では、ゲートラインGLの電位がHighになり、データ転送制御線DTの電位がLowを持続し、リフレッシュ出力制御線RCの電位がLowを持続する。これによりトランジスタN1がON状態となるため、スイッチ回路SW1は導通状態となり、ノードPIXにソースラインSLから再びHigh電位が書き込まれる。
 期間t11では、ゲートラインGLの電位がLowになり、データ転送制御線DTの電位がLowを持続し、リフレッシュ出力制御線RCの電位がLowを持続する。これによりトランジスタN1がOFF状態となるため、スイッチ回路SW1は遮断状態となり、ノードPIXは、ソースラインSLから切り離されてHighを保持する。この期間t10~期間t11の過程は、図6の(f)の状態に相当する。
 期間t12では、ゲートラインGLの電位がLowを持続し、データ転送制御線DTの電位がLowを持続し、リフレッシュ出力制御線RCの電位がHighになる。これによりトランジスタN4がON状態になるため、リフレッシュ出力制御部RS1は第1の動作を行う状態となる。また、ノードMRYの電位がLowであることからトランジスタN3はOFF状態であるので、リフレッシュ出力制御部RS1は非アクティブ状態となり、出力を停止した状態となる。ゆえに、ノードPIXはHighを保持したままとなる。
 期間t13では、ゲートラインGLの電位がLowを持続し、データ転送制御線DTの電位がLowを持続し、リフレッシュ出力制御線RCの電位がLowになる。これによりトランジスタN4はOFF状態となるため、リフレッシュ出力制御部RS1は第2の動作を行う状態となり、ノードPIXはHighを保持する。この期間t12~期間t13の上記過程は、図6の(g)の状態に相当する。
 期間t14では、ゲートラインGLの電位がLowを持続し、データ転送制御線DTの電位がHighになり、リフレッシュ出力制御線RCの電位がLowを持続する。これによりトランジスタN2がON状態となるため、データ転送部TS1は転送動作する状態となる。このとき、容量Ca1と容量Cb1との間で電荷の移動が起こり、ノードPIXおよびノードMRYの両方の電位がHighとなる。ノードPIXの電位は、容量Ca1からトランジスタN2を介して容量Cb1に正電荷が移動することにより、若干の電圧ΔVyだけ低下するが、Highの電位範囲内にある。この期間t14の過程は、図6の(h)の状態に相当する。
 この期間t14は、リフレッシュされたデータを、データ転送部TS1を介して互いに接続された第1データ保持部DS1と第2データ保持部DS2との両方によって保持する期間であり、長く設定することが可能である。
 以上の動作により、期間t14では、ノードPIXおよびノードMRYにおいて、全書込期間T1の期間t1で書き込んだデータが復元される。ノードPIXの電位は、期間t1~t5および期間t10~t14でHigh、期間t6~t9でLowとなり、ノードMRYの電位は、期間t1~t7および期間t14でHigh、期間t8~t13でLowとなる。
 この後、リフレッシュ期間T2を継続する場合には、駆動信号発生回路/映像信号発生回路12は、期間t3~期間t14の動作を繰り返す。新たなデータの書き込みを行う場合は、駆動信号発生回路/映像信号発生回路12は、書き込み動作を行うように制御して、リフレッシュ期間T2を終了する。
 このように、液晶表示装置10によれば、メモリ回路MR1に対して、第1データ保持部DS1にデータを書き込んだ後に、インバータを用いることなく、第1の電位のデータをソースラインSLから供給し、第2の電位のデータをデータ転送制御線DTから供給することによって、画素メモリ20に書き込んだデータを、レベル反転させながらリフレッシュすることができる。
 ここで、液晶はAC的に極性を反転させない場合、焼きつきや液晶の劣化を引き起こすため、液晶に電圧を印加する場合および印加させない場合でも、液晶に印加させる電圧の絶対値を同じにしながら極性を反転させる必要がある。それゆえ、共通電極COMの電位は、図8に示すように、ゲートラインGLの電位がHighとなってトランジスタN1がON状態となるごとに、HighとLowとの間で反転するように駆動される。このように、共通電極COMを2値レベルに反転交流駆動することにより、液晶容量Clcを正極性と負極性とに交流駆動しながら、明暗を表示することができる。
 また、一例として、共通電極COMの電位VcomのHighおよびLow電位は、2値のデータのHighおよびLow電位にそれぞれ等しいとすると、(データ、Vcom)=(H、H)、(L、H)、(H、L)、(L、L)とすることで、負の黒、負の白、正の白、正の黒、の4通りの階調表示が可能となる。よって、ノードPIXの電位がリフレッシュされるごとに、表示階調をほぼ維持したまま液晶印加電圧の向きが反転するように液晶が駆動されることになり、液晶印加電圧の実効値が正負で一定となる液晶の交流駆動が可能になる。
 また、図8に例示するように、共通電極COMの電位レベルの反転は、スイッチ回路SW1が導通している期間にのみに行っている。これによれば、共通電極COMに供給される2値レベルが、画素電極(ノードPIX)がスイッチ回路SW1を介してソースラインSLに接続されている期間にのみ反転するので、画素電極電位がソースラインSLの電位に固定された状態で共通電極電位が反転する。よって、保持中の画素電極電位、特にリフレッシュ期間における画素電極電位が、ノードPIXがフローティングの際に共通電極電位の反転によって受けるような変動を受けずに済む。
 なお、図6の(a)~(h)は画素メモリ20の状態遷移を表すものであったが、図8におけるメモリ回路MR1の動作ステップとしては、以下のように区分することができる。
 (1)ステップA(期間t1~期間t2(全書込期間T1))
 ステップAでは、駆動信号発生回路/映像信号発生回路12およびデマルチプレクサ13からソースラインSLに第1の電位のデータまたは第2の電位のデータを供給した状態、かつ、リフレッシュ出力制御部RS1に第2の動作を行わせた状態としてスイッチ回路SW1を導通させることにより画素メモリ20に上記データを書き込み、画素メモリ20に上記データが書き込まれた状態、かつ、リフレッシュ出力制御部RS1に第2の動作を行わせた状態としてデータ転送部TS1によって転送動作を行う。
 (2)ステップB(期間t3~期間t4と期間t9~期間t10とのそれぞれ)
 ステップBでは、ステップAに続いて、リフレッシュ出力制御部RS1に第2の動作を行わせた状態、かつ、データ転送部TS1に非転送動作を行わせた状態としてスイッチ回路SW1を導通させることにより、リフレッシュ出力制御部RS1をアクティブ状態とする制御情報に相当するレベルと同じ電位のデータをソースラインSLを介して第1データ保持部DS1に入力する。
 (3)ステップC(期間t5~期間t6と期間t11~期間t12とのそれぞれ)
 ステップCでは、ステップBに続いて、スイッチ回路SW1を遮断した状態、かつ、データ転送部TS1に非転送動作を行わせた状態としてリフレッシュ出力制御部RS1によって第1の動作を行うとともに、第1の動作の終了時には供給源VS1からリフレッシュ出力制御部RS1の入力にリフレッシュ出力制御部RS1をアクティブ状態とする制御情報に相当するレベルの反転レベルのデータを供給している状態とする。
 (4)ステップD(期間t7~期間t8と期間t13~期間t14とのそれぞれ)
 ステップDでは、ステップCに続いて、スイッチ回路SW1を遮断した状態、かつ、リフレッシュ出力制御部RS1に第2の動作を行わせた状態としてデータ転送部TS1によって転送動作を行う。
 そして、メモリモード時の動作全体としては、まずステップAを実行し、ステップAに続いて、ステップBの開始からステップDの終了までの一連の動作(期間t3~期間t8)を1回以上実行する動作となる。
 ここで、上記図8を用いたメモリ回路MR1のデータ保持動作の説明では、全書込期間T1に、第1の電位のデータとしてのHighが書き込まれる場合について説明したが、全書込期間T1に、第2の電位のデータとしてのLowが書き込まれる場合においても、図8と同様の考え方で電位変化を起こす。
 また、メモリモード時のリフレッシュ期間T2での動作の命令を、外部からの信号ではなく、発振器等にて内部で発生させたクロックにより生成するようにしてもよい。そうすることで外部システムが一定時間毎にリフレッシュ命令を入力する必要がなくなり、柔軟なシステム構築ができるという利点がある。
 以上、液晶表示装置10では、メモリモード時には、駆動信号発生回路/映像信号発生回路12で多階調を表示するためのアンプ等の回路やデータを停止できるので、低消費電力を実現することが可能となる。また、メモリモード時には、画素メモリ20内でデータ電位をリフレッシュすることができるため、リフレッシュのためにソースラインSLを充放電しながらデータ電位を書き換える必要がないので、消費電力を削減することが可能となる。さらに、画素メモリ20内でデータ極性を反転することができるため、極性反転時にソースラインSLを充放電しながらデータ極性を書き換える必要がないので、消費電力を削減することが可能となる。
 また、メモリ回路としてのメモリ回路MR1には、リフレッシュ動作を行うためのインバータの貫通電流などといった消費電力が莫大に増加する要素が存在しないため、メモリモード自体の消費電力を従来よりも大幅に削減することができる。
 ここで、上述した本実施例の液晶表示装置10においても、メモリモード時にリフレッシュ期間から全書込期間に切り替える際に、共通電極COMの電位の極性をリフレッシュ期間と全書込期間とで反転すると、全書込期間に移行した後に画面ノイズが生じる場合がある。
 図9に、液晶表示装置10において、メモリモード時にリフレッシュ期間から全書込期間へ移行した後に、画面ノイズが発生する場合の各種信号波形を示すタイミングチャートを示す。図9に示す各種信号は、図3に示す信号と同様のものを示す。
 図9に示すように、リフレッシュ期間から全書込期間へ移行した後、全書込期間では、ゲートラインGLが順次走査されることによって、画素メモリ20の第1データ保持部DS1、すなわちメモリ回路MR1のノードPIXに、新たな反転電位のデータが線順次で書き込まれる。
 一方、メモリモードにおいて液晶容量が交流駆動されている場合、共通電極COMは、全書込期間において最初のゲートラインGL(図9では、1行目のゲートラインGL1)の走査タイミングに応じて、極性反転が行われる。このため、図中点線Aに示すように、ノードPIXに新たな反転電位のデータが書き換えられていないにも拘らず、共通電極COMの電位だけが反転し、液晶容量Clcへの印加電圧が突然変動するメモリ回路MR1が出てくる。図9では、2~480行目のゲートラインGL2~480に駆動されるメモリ回路MR1がこれに相当する。メモリ回路MR1のノードPIXは、新たな反転電位のデータが書き込まれるまでは、前のデータを保持している。
 この結果、図中点線Aに示すような、メモリ回路MR1のノードPIXの電位が極性反転していないのに、すなわちノードPIXがフローティングになっているときに、共通電極COMの電位だけが極性反転してしまった期間において、リフレッシュ期間に例えば白表示であった画素が全書込期間に突然黒表示になってしまうなどの、画面ノイズが発生する。
 注目すべきことの2つ目として、本実施例の液晶表示装置10は、以下に説明する動作を行うことで、メモリモードにおいてリフレッシュ期間から全書込期間へ移行した後、共通電極COMの電位が反転することに起因する画面ノイズを防止することが可能となっている。
 図10に、液晶表示装置10において、メモリモード時にリフレッシュ期間から全書込期間へ移行するときに、画面ノイズを防止する動作が行われたときの各種信号波形を示すタイミングチャートを示す。図10に示す各種信号は、図3に示す信号と同様のものを示す。
 図10中の点線Bに示すように、メモリモードにおいてリフレッシュ期間から連続して移行した次の全書込期間では、共通電極COMの電位を、当該リフレッシュ期間で最後の画素電極の電位の電位反転に合わせて反転した電位に設定する。すなわち、共通電極COMの電位は、リフレッシュ期間から連続して移行した全書込期間では極性を反転せずに、リフレッシュ期間での駆動により最後に変動して得られた電位を保持する。
 これにより、メモリ回路MR1のノードPIXがフローティングになっている期間に、共通電極COMの極性反転が生じることが無くなり、画面ノイズを防止することが可能となる。
 なお、上述した液晶表示装置10では、図3,4,9および10に、データの書き込みの際、1行目の画素メモリ20から順次走査している例について示したが、これに限らず、走査順序は設計に応じて変更することができる。また、通常モード時の駆動方法は、交流駆動が好ましいが、種々の駆動方法を用いることができる。
 また、図7では、Nチャネル型のトランジスタで構成されるメモリ回路MR1を示したが、勿論、Pチャネル型の電界効果トランジスタを用いて構成することもできる。すなわち、画素メモリ20は、図5および図6を用いて説明したデータ保持動作を行う構成を備えていればよい。
 また、上述の説明では、画素メモリ20として、リフレッシュ動作を精度良く行うメモリ回路MR1を例示したが、画面ノイズ防止の観点からは、勿論メモリ回路MR100を構成することもできる。さらに画面ノイズ防止の観点からは、画素メモリ20としては、リフレッシュを制御するリフレッシュ制御部などを備えたメモリ回路であって、リフレッシュ動作を停止する通常モードと、リフレッシュ動作を行うメモリモードとを切り替えて動作(駆動)するメモリ回路であってもよく、同様の効果を奏することができる。また、画素メモリ20が保持するデータを2値(High電位およびLow電位)としたが、3値以上でもよい。
 また、上述した液晶表示装置10は、液晶に限らない表示装置にも適用可能である。例えば、誘電性液体などの表示素子を備える表示装置に適用できる。
 本発明の表示装置は、上記課題を解決するために、マトリクス状に設けられたメモリ回路と共通電極とを含む表示パネルを備え、上記メモリ回路に書き込んだ表示データをリフレッシュしながら保持して表示を行うメモリモードを有する表示装置であって、上記メモリモードでは、上記共通電極の電位を固定するとともに、全ての上記メモリ回路に表示データを行ごとに書き込む全書込期間と、上記共通電極を駆動しながら、上記全書込期間で書き込んだ表示データを少なくとも1回リフレッシュするリフレッシュ期間とが設けられており、上記メモリモードにおいて上記リフレッシュ期間から連続して移行した次の上記全書込期間では、上記共通電極の電位は、当該リフレッシュ期間で駆動により最後に変動して得られた電位を保持することを特徴としている。
 また、本発明の表示装置の駆動方法は、上記課題を解決するために、マトリクス状に設けられたメモリ回路と共通電極とを含む表示パネルを備え、上記メモリ回路に書き込んだ表示データをリフレッシュしながら保持して表示を行うメモリモードを有する表示装置の駆動方法であって、上記メモリモードでは、上記共通電極の電位を固定するとともに、全ての上記メモリ回路に表示データを行ごとに書き込む全書込期間と、上記共通電極を駆動しながら、上記全書込期間で書き込んだ表示データを少なくとも1回リフレッシュするリフレッシュ期間とが設けられており、上記メモリモードにおいて上記リフレッシュ期間から連続して移行した次の上記全書込期間では、上記共通電極の電位を、当該リフレッシュ期間で駆動により最後に変動して得られた電位を保持させることを特徴としている。
 従来、メモリモードにおいて液晶容量が交流駆動されている場合、リフレッシュ期間から連続して移行した次の全書込期間において、最初の行のデータ書き込みのタイミングで共通電極の極性を反転すると、フローティングになっている画素電極に対応する液晶容量への印加電圧が突然変動し、画面ノイズが生じる場合があった。
 これに対し、上記の構成によれば、メモリモードにおいてリフレッシュ期間から連続して移行した次の全書込期間では、共通電極の電位は、当該リフレッシュ期間で駆動により最後に変動して得られた電位を保持する。すなわち、共通電極の電位は反転されない。これにより、画素電極がフローティングになっているときに、共通電極の極性反転が生じることが無くなり、画面ノイズを防止することが可能となる。
 また、本発明の表示装置は、上記表示パネルは、データ信号線と、走査信号線と、補助容量線とを備え、上記メモリ回路は、画素電極と、上記走査信号線の電位に応じて上記データ信号線と上記画素電極との間の導通と遮断とを選択的に行う第1スイッチ回路と、上記画素電極と上記補助容量線との間に形成された第1容量と、上記画素電極の電位のリフレッシュを制御するリフレッシュ制御部とを含むことが好ましい。
 上記の構成によれば、メモリ回路内においてリフレッシュ制御部が画素電極の電位のリフレッシュを制御するので、リフレッシュに関する消費電力の削減を図ることができる。
 さらに、本発明の表示装置は、上記表示パネルは、データ転送線と、リフレッシュ出力線とを備え、上記リフレッシュ制御部は、メモリ用電極と、上記データ転送線の電位に応じて上記画素電極と上記メモリ用電極との間の導通と遮断とを選択的に行う第2スイッチ回路と、上記リフレッシュ出力線および上記メモリ用電極の電位に応じて上記画素電極の電位をリフレッシュするための電位を供給する制御部と、上記メモリ用電極と上記補助容量線との間に形成された第2容量とを含むことが好ましい。
 上記の構成によれば、メモリ回路内において制御部が画素電極の電位をリフレッシュするための電位を供給するので、メモリ回路の外部からのリフレッシュが不要となる。よって、リフレッシュに関する消費電力の削減を図ることができる。
 またさらに、本発明の表示装置は、上記メモリ回路は、電位供給源をさらに備え、上記制御部は、上記リフレッシュ出力線および上記メモリ用電極の電位に応じて上記電位供給源と上記画素電極との間の導通と遮断とを選択的に行う第3スイッチ回路であることが好ましい。
 上記の構成によれば、制御部をインバータを用いない構成で実現することができるので、貫通電流による消費電力の増加を回避することができるとともに、画素電極とメモリ用電極とで同じ電位を保持することによって、第2スイッチ回路に用いられる転送素子にオフリーク電流が存在しても誤動作することを回避することができる。
 また、本発明の表示装置は、上記第1容量の容量値は、上記第2容量の容量値よりも大きく、上記第3スイッチ回路は、上記メモリ用電極に保持されている電位を導通遮断の制御信号とする第1スイッチと、上記リフレッシュ出力線の電位を導通遮断の制御信号とする第2スイッチとを備えており、上記第1スイッチと上記第2スイッチとは、上記電位供給源に接続される当該第3スイッチ回路の入力と上記画素電極に接続される当該第3スイッチ回路の出力との間に、互いに直列に接続されていることが好ましい。
 上記の構成によれば、第2スイッチ回路を導通状態とするだけで、第1容量と第2容量との間での電荷移動によって、メモリ用電極の電位が、第2スイッチ回路を導通状態とする前の画素電極の電位に近くなるようにすることが容易となる。第1容量の容量値が第2容量の容量値よりも大きいほどこの効果は大きくなる。また、上記の構成によれば、メモリ回路に対して、画素電極にデータ信号電位を書き込んだ後に、インバータを用いることなく、画素電極をリフレッシュするための電位を電位供給源から選択的に供給する構成を容易に実現することができる。
 また、本発明の表示装置は、上記第1スイッチ回路、上記第2スイッチ回路、上記第1スイッチ、および上記第2スイッチは、Nチャネル型の電界効果トランジスタであることが好ましい。
 上記の構成によれば、第1スイッチ回路、第2スイッチ回路、第1スイッチ、および第2スイッチが、互いに同極性であるNチャネル型の電界効果トランジスタであることにより、第1スイッチ回路、第2スイッチ回路、第1スイッチ、および第2スイッチをメモリ回路に同時に作り込むことができ、製造プロセスが容易になる。また、Nチャネル型であることにより、メモリ回路をアモルファスシリコンを用いて製造することができる。
 または、本発明の表示装置は、上記第1スイッチ回路、上記第2スイッチ回路、上記第1スイッチ、および上記第2スイッチは、Pチャネル型の電界効果トランジスタであることが好ましい。
 上記の構成によれば、第1スイッチ回路、第2スイッチ回路、第1スイッチ、および第2スイッチが、互いに同極性であるPチャネル型の電界効果トランジスタであることにより、第1スイッチ回路、第2スイッチ回路、第1スイッチ、および第2スイッチをメモリ回路に同時に作り込むことができ、製造プロセスが容易になる。
 本発明は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。すなわち、請求項に示した範囲で適宜変更した技術的手段を組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
 本発明は、メモリ機能を有し、リフレッシュして保持したデータで表示を行うことができる表示装置に関する分野に好適に用いることができるだけでなく、表示装置の駆動方法や表示装置の製造方法に関する分野に好適に用いることができ、さらには、携帯電話のディスプレイなどの各種電子機器に関する分野にも広く用いることができる。
  10 液晶表示装置(表示装置)
  11 画素アレイ
  12 駆動信号発生回路/映像信号発生回路
  13 デマルチプレクサ
  14 ゲートドライバ/CSドライバ
  15 制御信号バッファ回路
  20 画素メモリ
 MR1,MR100 メモリ回路
 SW1,SW100 スイッチ回路(第1スイッチ回路)
 TS1,TS100 データ転送部(リフレッシュ制御部、第2スイッチ回路)
 RS1 リフレッシュ出力制御部(リフレッシュ制御部、制御部、第3スイッチ回路)
 RS100 リフレッシュ出力制御部(リフレッシュ制御部、制御部)
 DS1,DS101 第1データ保持部
 DS2,DS102 第2データ保持部
 VS1 供給源(電位供給源)
 Ca1,Ca100 容量(第1容量)
 Cb1,Cb100 容量(リフレッシュ制御部、第2容量)
 Clc 液晶容量
 PIX ノード(画素電極)
 MRY ノード(リフレッシュ制御部、メモリ用電極)
 N1,N2 トランジスタ
 N3 トランジスタ(第1スイッチ)
 N4 トランジスタ(第2スイッチ)
 SL(j)(1≦j≦m),SLx ソースライン(データ信号線)
 GL(i)(1≦i≦n),GLx ゲートライン(走査信号線)
 DT(i)(1≦i≦n),DTx データ転送制御線(データ転送線)
 RC(i)(1≦i≦n),RCx リフレッシュ出力制御線(リフレッシュ出力線)
 CS(i)(1≦i≦n),CSx 補助容量線

Claims (8)

  1.  マトリクス状に設けられたメモリ回路と共通電極とを含む表示パネルを備え、上記メモリ回路に書き込んだ表示データをリフレッシュしながら保持して表示を行うメモリモードを有する表示装置であって、
     上記メモリモードでは、
     上記共通電極の電位を固定するとともに、全ての上記メモリ回路に表示データを行ごとに書き込む全書込期間と、
     上記共通電極を駆動しながら、上記全書込期間で書き込んだ表示データを少なくとも1回リフレッシュするリフレッシュ期間とが設けられており、
     上記メモリモードにおいて上記リフレッシュ期間から連続して移行した次の上記全書込期間では、上記共通電極の電位は、当該リフレッシュ期間で駆動により最後に変動して得られた電位を保持することを特徴とする表示装置。
  2.  上記表示パネルは、データ信号線と、走査信号線と、補助容量線とを備え、
     上記メモリ回路は、画素電極と、上記走査信号線の電位に応じて上記データ信号線と上記画素電極との間の導通と遮断とを選択的に行う第1スイッチ回路と、上記画素電極と上記補助容量線との間に形成された第1容量と、上記画素電極の電位のリフレッシュを制御するリフレッシュ制御部とを含むことを特徴とする請求項1に記載の表示装置。
  3.  上記表示パネルは、データ転送線と、リフレッシュ出力線とを備え、
     上記リフレッシュ制御部は、メモリ用電極と、上記データ転送線の電位に応じて上記画素電極と上記メモリ用電極との間の導通と遮断とを選択的に行う第2スイッチ回路と、上記リフレッシュ出力線および上記メモリ用電極の電位に応じて上記画素電極の電位をリフレッシュするための電位を供給する制御部と、上記メモリ用電極と上記補助容量線との間に形成された第2容量とを含むことを特徴とする請求項2に記載の表示装置。
  4.  上記メモリ回路は、電位供給源をさらに備え、
     上記制御部は、上記リフレッシュ出力線および上記メモリ用電極の電位に応じて上記電位供給源と上記画素電極との間の導通と遮断とを選択的に行う第3スイッチ回路であることを特徴とする請求項3に記載の表示装置。
  5.  上記第1容量の容量値は、上記第2容量の容量値よりも大きく、
     上記第3スイッチ回路は、上記メモリ用電極に保持されている電位を導通遮断の制御信号とする第1スイッチと、上記リフレッシュ出力線の電位を導通遮断の制御信号とする第2スイッチとを備えており、
     上記第1スイッチと上記第2スイッチとは、上記電位供給源に接続される当該第3スイッチ回路の入力と上記画素電極に接続される当該第3スイッチ回路の出力との間に、互いに直列に接続されていることを特徴とする請求項4に記載の表示装置。
  6.  上記第1スイッチ回路、上記第2スイッチ回路、上記第1スイッチ、および上記第2スイッチは、Nチャネル型の電界効果トランジスタであることを特徴とする請求項5に記載の表示装置。
  7.  上記第1スイッチ回路、上記第2スイッチ回路、上記第1スイッチ、および上記第2スイッチは、Pチャネル型の電界効果トランジスタであることを特徴とする請求項5に記載の表示装置。
  8.  マトリクス状に設けられたメモリ回路と共通電極とを含む表示パネルを備え、上記メモリ回路に書き込んだ表示データをリフレッシュしながら保持して表示を行うメモリモードを有する表示装置の駆動方法であって、
     上記メモリモードでは、
     上記共通電極の電位を固定するとともに、全ての上記メモリ回路に表示データを行ごとに書き込む全書込期間と、
     上記共通電極を駆動しながら、上記全書込期間で書き込んだ表示データを少なくとも1回リフレッシュするリフレッシュ期間とが設けられており、
     上記メモリモードにおいて上記リフレッシュ期間から連続して移行した次の上記全書込期間では、上記共通電極の電位を、当該リフレッシュ期間で駆動により最後に変動して得られた電位を保持させることを特徴とする表示装置の駆動方法。
     
PCT/JP2010/057283 2009-09-16 2010-04-23 表示装置および表示装置の駆動方法 WO2011033811A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US13/395,518 US20120200549A1 (en) 2009-09-16 2010-04-23 Display Device And Drive Method For Display Device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009215062 2009-09-16
JP2009-215062 2009-09-16

Publications (1)

Publication Number Publication Date
WO2011033811A1 true WO2011033811A1 (ja) 2011-03-24

Family

ID=43758424

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/057283 WO2011033811A1 (ja) 2009-09-16 2010-04-23 表示装置および表示装置の駆動方法

Country Status (2)

Country Link
US (1) US20120200549A1 (ja)
WO (1) WO2011033811A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013118652A1 (ja) * 2012-02-10 2013-08-15 シャープ株式会社 表示装置およびその駆動方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101982830B1 (ko) * 2012-07-12 2019-05-28 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
JP2014052550A (ja) * 2012-09-07 2014-03-20 Sharp Corp 画像データ出力制御装置、表示装置、プログラムおよびその記録媒体
CN110729006B (zh) * 2018-07-16 2022-07-05 超威半导体(上海)有限公司 存储器控制器中的刷新方案
CN112233607B (zh) * 2020-09-11 2021-12-07 成都辰显光电有限公司 数字像素驱动电路及其驱动方法、显示面板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002182621A (ja) * 2000-10-06 2002-06-26 Sharp Corp アクティブマトリクス型液晶表示装置およびその駆動方法
JP2002229532A (ja) * 2000-11-30 2002-08-16 Toshiba Corp 液晶表示装置及び液晶表示装置の駆動方法
JP2007034095A (ja) * 2005-07-29 2007-02-08 Hitachi Displays Ltd 表示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002182621A (ja) * 2000-10-06 2002-06-26 Sharp Corp アクティブマトリクス型液晶表示装置およびその駆動方法
JP2002229532A (ja) * 2000-11-30 2002-08-16 Toshiba Corp 液晶表示装置及び液晶表示装置の駆動方法
JP2007034095A (ja) * 2005-07-29 2007-02-08 Hitachi Displays Ltd 表示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013118652A1 (ja) * 2012-02-10 2013-08-15 シャープ株式会社 表示装置およびその駆動方法
JPWO2013118652A1 (ja) * 2012-02-10 2015-05-11 シャープ株式会社 表示装置およびその駆動方法

Also Published As

Publication number Publication date
US20120200549A1 (en) 2012-08-09

Similar Documents

Publication Publication Date Title
JP5351974B2 (ja) 表示装置
WO2011033823A1 (ja) メモリ装置、メモリ装置を備えた表示装置、メモリ装置の駆動方法、および、表示装置の駆動方法
WO2011027600A1 (ja) 画素回路及び表示装置
JP5346379B2 (ja) 画素回路及び表示装置
WO2011027599A1 (ja) 画素回路及び表示装置
JP5485281B2 (ja) メモリ装置、メモリ装置を備えた表示装置、メモリ装置の駆動方法、および、表示装置の駆動方法
JP5329670B2 (ja) メモリ装置およびメモリ装置を備えた液晶表示装置
JP5485282B2 (ja) 表示装置および表示装置の駆動方法
JP5437382B2 (ja) 液晶表示装置
WO2011033811A1 (ja) 表示装置および表示装置の駆動方法
JP5301673B2 (ja) 液晶表示装置およびその駆動方法
WO2011033824A1 (ja) 表示装置および表示装置の駆動方法
WO2011033809A1 (ja) メモリ装置、メモリ装置を備えた表示装置、メモリ装置の駆動方法、および、表示装置の駆動方法
WO2011033812A1 (ja) 表示装置および表示装置の駆動方法
WO2012147662A1 (ja) 液晶表示装置及びその駆動方法
US9076400B2 (en) Liquid crystal display device and method for driving same

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10816924

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 13395518

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 10816924

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP