WO2011033809A1

WO2011033809A1 - メモリ装置、メモリ装置を備えた表示装置、メモリ装置の駆動方法、および、表示装置の駆動方法

Info

Publication number: WO2011033809A1
Application number: PCT/JP2010/057272
Authority: WO
Inventors: 大河　寛幸; 佐々木　寧; 村上　祐一郎; 成古田; 業天　誠二郎; 修司西
Original assignee: シャープ株式会社
Priority date: 2009-09-16
Filing date: 2010-04-23
Publication date: 2011-03-24
Also published as: US20120176393A1

Abstract

　２値論理レベルを書き込む１つ目の保持部に対するリーク量を異なる回路状態間で平衡させることのできるメモリ装置を実現する。第１制御部(ＲＳ１)に出力素子(Ｎ４)を遮断させた状態において、第１保持部(ＤＳ１)と第２保持部(ＤＳ２)とが同じ２値論理レベルを保持し、供給源(ＭＣＯＮ)の電位を第１の電位レベルと第２の電位レベルとのうちの一方とするとともに、コラムドライバから第４の配線(ＳＬ)に第１の電位レベルと第２の電位レベルとのうちの他方を供給してから第４の配線(ＳＬ)がフローティングとされた状態にある所定期間を設ける。

Description

メモリ装置、メモリ装置を備えた表示装置、メモリ装置の駆動方法、および、表示装置の駆動方法

　本発明は、データの保持が可能なメモリ装置に関する。

　静止画を表示する液晶表示装置には、一旦、画素に書き込まれた画像データを保持して、当該画像データの極性を反転させながらリフレッシュ動作を行って表示を行う画素メモリを備えたものがある。多階調の動画を表示する通常動作においてはデータ信号線を通して画素に１フレームごとに新しい画像データに書き換える一方、静止画を表示するメモリ動作においては、画素メモリに保持した画像データを用いることから、リフレッシュ動作を行う間はデータ信号線に書き換え用の画像データを供給する必要がない。

　従って、メモリ動作においては、走査信号線およびデータ信号線を駆動する回路の動作を停止させることが可能であるので消費電力を削減することが可能であるし、大きな容量を有するデータ信号線の充放電回数の削減や、メモリ動作期間に対応する画像データをコントローラに伝送せずに済むことによる、消費電力の低減も可能である。

　従って、当該メモリ動作を行う画素は、携帯電話の待ち受け画面表示などの低消費電力化の要求が強い画像表示によく用いられる。

　図２７は、このような画素メモリを備えた液晶表示装置の各画素の構成において、メモリ回路部分のみを抽出して示すものである。上記画素構成を液晶表示装置の画素としても機能させる場合には、図２７に破線で示すように液晶容量Ｃｌｃが付加された状態を想定すればよい。このような画素構成は例えば特許文献１に開示されているものと同等である。

　上記メモリ回路部分としてのメモリ回路ＭＲ１００は、スイッチ回路ＳＷ１００、第１データ保持部ＤＳ１０１、データ転送部ＴＳ１００、第２データ保持部ＤＳ１０２、および、リフレッシュ出力制御部ＲＳ１００を備えている。

　スイッチ回路ＳＷ１００は、Ｎチャネル型のＴＦＴであるトランジスタＮ１００からなる。第１データ保持部ＤＳ１０１は容量Ｃａ１００からなる。データ転送部ＴＳ１００はＮチャネル型のＴＦＴであるトランジスタＮ１０１からなる。第２データ保持部ＤＳ１０２は容量Ｃｂ１００からなる。リフレッシュ出力制御部ＲＳ１００は、インバータＩＮＶ１００とＮチャネル型のＴＦＴであるトランジスタＮ１０３とからなる。インバータＩＮＶ１００は、Ｐチャネル型のＴＦＴであるトランジスタＰ１００とＮチャネル型のＴＦＴであるトランジスタＮ１０２とからなる。

　また、各メモリ回路ＭＲ１００を駆動する配線として、画素マトリクスの行ごとに、データ転送制御線ＤＴ１００、スイッチ制御線ＳＣ１００、Ｈｉｇｈ電源線ＰＨ１００、Ｌｏｗ電源線ＰＬ１００、リフレッシュ出力制御線ＲＣ１００、および、容量用配線ＣＬ１００が設けられているとともに、画素マトリクスの列ごとに、データ入力線ＩＮ１００が設けられている。

　また、上記のＴＦＴのような電界効果型トランジスタの一方のドレイン／ソース端子を第１のドレイン／ソース端子、他方のドレイン／ソース端子を第２のドレイン／ソース端子と呼ぶものとする。但し、第１のドレイン／ソース端子と第２のドレイン／ソース端子との間において電流が流れ得る向きに基づいてドレイン端子とソース端子とが一定に確定するものについてはそれぞれ、ドレイン端子、ソース端子と呼ぶものとする。トランジスタＮ１００のゲート端子はスイッチ制御線ＳＣ１００に、トランジスタＮ１００の第１のドレイン／ソース端子はデータ入力線ＩＮ１００に、トランジスタＮ１００の第２のドレイン／ソース端子は容量Ｃａ１００の一端であるノードＰＩＸに、それぞれ接続されている。容量Ｃａ１００の他端は容量用配線ＣＬ１００に接続されている。

　トランジスタＮ１０１のゲート端子はデータ転送制御線ＤＴ１００に、トランジスタＮ１０１の第１のドレイン／ソース端子はノードＰＩＸに、トランジスタＮ１０１の第２のドレイン／ソース端子は容量Ｃｂ１００の一端であるノードＭＲＹに、それぞれ接続されている。容量Ｃｂ１００の他端は容量用配線ＣＬ１００に接続されている。

　インバータＩＮＶ１００の入力端子ＩＰはノードＭＲＹに接続されている。トランジスタＰ１００のゲート端子はインバータＩＮＶ１００の入力端子ＩＰに、トランジスタＰ１００のソース端子はＨｉｇｈ電源線ＰＨ１００に、トランジスタＰ１００のドレイン端子はインバータＩＮＶ１００の出力端子ＯＰに、それぞれ接続されている。トランジスタＮ１０２のゲート端子はインバータＩＮＶ１００の入力端子ＩＰに、トランジスタＮ１０２のドレイン端子はインバータＩＮＶ１００の出力端子ＯＰに、トランジスタＮ１０２のソース端子はＬｏｗ電源線ＰＬ１００に、それぞれ接続されている。トランジスタＮ１０３のゲート端子はリフレッシュ出力制御線ＲＣ１００に、トランジスタＮ１０３の第１のドレイン／ソース端子はインバータＩＮＶ１００の出力端子ＯＰに、トランジスタＮ１０３の第２のドレイン／ソース端子はノードＰＩＸに、それぞれ接続されている。

　なお、メモリ回路ＭＲ１００に液晶容量Ｃｌｃを付加して画素として構成する場合には、ノードＰＩＸとコモン電極ＣＯＭとの間に液晶容量Ｃｌｃが接続される。

　次に、図２８を用いて、上記メモリ回路ＭＲ１００の動作について説明する。

　図２８においては、メモリ回路ＭＲ１００は、携帯電話の待ち受け時などのメモリ動作モードにあるものとする。また、データ転送制御線ＤＴ１００、スイッチ制御線ＳＣ１００、および、リフレッシュ出力制御線ＲＣ１００には、図示しない駆動回路からＨｉｇｈ（アクティブレベル）とＬｏｗ（非アクティブレベル）とからなる２値レベルの電位が印加される。上記２値レベルの電圧のＨｉｇｈおよびＬｏｗのレベルは、上記の各線に個別に設定されてもよい。データ入力線ＩＮ１００には、図示しない駆動回路からＨｉｇｈとＬｏｗとからなる２値論理レベルが出力される。Ｈｉｇｈ電源線ＰＨ１００が供給する電位は上記２値論理レベルのＨｉｇｈに等しく、Ｌｏｗ電源線ＰＬ１００が供給する電位は上記２値論理レベルのＬｏｗに等しい。また、容量用配線ＣＬ１００が供給する電位は一定であってもよいし、所定のタイミングで変化してもよいが、ここでは説明を簡単にするため、一定であるとする。

　メモリ動作モードにおいては、書き込み期間Ｔ１０１とリフレッシュ期間Ｔ１０２とが設けられている。書き込み期間Ｔ１０１は、メモリ回路ＭＲ１００に保持させようとするデータを書き込む期間であり、順に連続する期間ｔ１０１および期間ｔ１０２からなる。書き込み期間Ｔ１０１ではメモリ回路ＭＲ１００に線順次で書き込みを行うので、期間ｔ１０１は異なる行どうしで重ならないように設けられる。従って、書き込み期間Ｔ１０１は行ごとに開始タイミングが異なる。また、期間ｔ１０２の終了タイミングすなわち書き込み期間Ｔ１０１の終了タイミングは全行とも同じとなる。リフレッシュ期間Ｔ１０２は、書き込み期間Ｔ１０１でメモリ回路ＭＲ１００に書き込んだデータをリフレッシュしながら保持する期間であり、全行で一斉に開始されるとともに順に連続する期間ｔ１０３～期間ｔ１１０を有している。

　書き込み期間Ｔ１０１において、期間ｔ１０１ではスイッチ制御線ＳＣ１００の電位がＨｉｇｈとなる。データ転送制御線ＤＴ１００およびリフレッシュ出力制御線ＲＣ１００の電位はＬｏｗである。これによりトランジスタＮ１００がＯＮ状態になるため、ノードＰＩＸにデータ入力線ＩＮ１００に供給されたデータ電位（ここではＨｉｇｈとする）が書き込まれる。期間ｔ１０２ではスイッチ制御線ＳＣ１００の電位がＬｏｗとなる。これによりトランジスタＮ１００がＯＦＦ状態になるため、容量Ｃａ１００に、書き込まれたデータ電位に対応する電荷が保持される。

　ここで、メモリ回路ＭＲ１００が容量Ｃａ１００とトランジスタＮ１００とのみからなるとした場合に、トランジスタＮ１００がＯＦＦ状態にある間は、ノードＰＩＸはフローティングになる。このとき理想状態ではノードＰＩＸの電位がＨｉｇｈに維持されるように容量Ｃａ１００に電荷が保持される。しかし、実際にはトランジスタＮ１００にオフリーク電流が発生するために、容量Ｃａ１００の電荷は徐々にメモリ回路ＭＲ１００の外部に漏洩していく。容量Ｃａ１００の電荷が漏洩するとノードＰＩＸの電位が変化するため、電荷が長時間漏洩すると、書き込まれたデータ電位が本来の意味を失う程度にまでノードＰＩＸの電位が変化してしまう。

　そこで、データ転送部ＴＳ１００、第２データ保持部ＤＳ１０２、および、リフレッシュ出力制御部ＲＳ１００を、ノードＰＩＸの電位をリフレッシュして書き込んだデータが失われないように機能させる。

　このために、次いでリフレッシュ期間Ｔ１０２となる。期間ｔ１０３ではデータ転送制御線ＤＴ１００の電位がＨｉｇｈとなる。これによりトランジスタＮ１０１がＯＮ状態となるため、容量Ｃａ１００にトランジスタＮ１０１を介して容量Ｃｂ１００が並列に接続される。容量Ｃａ１００は容量Ｃｂ１００よりも容量値が大きく設定されている。従って、容量Ｃａ１００と容量Ｃｂ１００との間で電荷が移動することによってノードＭＲＹの電位がＨｉｇｈとなる。容量Ｃａ１００からは、ノードＰＩＸの電位がノードＭＲＹの電位に等しくなるまで、正電荷がトランジスタＮ１０１を介して容量Ｃｂ１００に移動する。これにより、ノードＰＩＸの電位は期間ｔ１０２のものよりも若干の電圧ΔＶ１だけ低下するが、Ｈｉｇｈの電位範囲内にある。期間ｔ１０４ではデータ転送制御線ＤＴ１００の電位がＬｏｗとなる。これによりトランジスタＮ１０１がＯＦＦ状態となるため、ノードＰＩＸの電位がＨｉｇｈに維持されるように容量Ｃａ１００に電荷が保持されるとともに、ノードＭＲＹの電位がＨｉｇｈに維持されるように容量Ｃｂ１００に電荷が保持される。

　期間ｔ１０５では、リフレッシュ出力制御線ＲＣ１００の電位がＨｉｇｈとなる。これによりトランジスタＮ１０３がＯＮ状態となるため、インバータＩＮＶ１００の出力端子ＯＰがノードＰＩＸに接続される。出力端子ＯＰにはノードＭＲＹの電位の反転電位（ここではＬｏｗ）が出力されているので、ノードＰＩＸは当該反転電位に充電される。期間ｔ１０６では、リフレッシュ出力制御線ＲＣ１００の電位がＬｏｗとなる。これによりトランジスタＮ１０３がＯＦＦ状態となるため、ノードＰＩＸの電位が上記反転電位に維持されるように容量Ｃａ１００に電荷が保持される。

　期間ｔ１０７では、データ転送制御線ＤＴ１００の電位がＨｉｇｈとなる。これによりトランジスタＮ１０１がＯＮ状態となるため、容量Ｃａ１００にトランジスタＮ１０１を介して容量Ｃｂ１００が並列に接続される。従って、容量Ｃａ１００と容量Ｃｂ１００との間で電荷が移動することによってノードＭＲＹの電位がＬｏｗとなる。容量Ｃｂ１００からは、ノードＭＲＹの電位がノードＰＩＸの電位に等しくなるまで、正電荷がトランジスタＮ１０１を介して容量Ｃａ１００に移動する。これにより、ノードＰＩＸの電位は期間ｔ１０６のものよりも若干の電圧ΔＶ２だけ上昇するが、Ｌｏｗの電位範囲内にある。

　期間ｔ１０８ではデータ転送制御線ＤＴ１００の電位がＬｏｗとなる。これによりトランジスタＮ１０１がＯＦＦ状態となるため、ノードＰＩＸの電位がＬｏｗに維持されるように容量Ｃａ１００に電荷が保持されるとともに、ノードＭＲＹの電位がＬｏｗに維持されるように容量Ｃｂ１００に電荷が保持される。

　期間ｔ１０９ではリフレッシュ出力制御線ＲＣ１００の電位がＨｉｇｈとなる。これによりトランジスタＮ１０３がＯＮ状態となるため、インバータＩＮＶ１００の出力端子ＯＰがノードＰＩＸに接続される。出力端子ＯＰにはノードＭＲＹの電位の反転電位（ここではＨｉｇｈ）が出力されているので、ノードＰＩＸは当該反転電位に充電される。期間ｔ１１０ではリフレッシュ出力制御線ＲＣ１００の電位がＬｏｗとなる。これによりトランジスタＮ１０３がＯＦＦ状態となるため、ノードＰＩＸの電位が上記反転電位に維持されるように容量Ｃａ１００に電荷が保持される。

　リフレッシュ期間Ｔ１０２は、この後、次の書き込み期間Ｔ１０１になるまで上記期間ｔ１０３～期間ｔ１１０を繰り返す。ノードＰＩＸの電位が期間ｔ１０５で反転電位にリフレッシュされ、期間ｔ１０９で書き込み時の電位にリフレッシュされる。なお、書き込み期間Ｔ１０１の期間ｔ１０１においてＬｏｗのデータ電位がノードＰＩＸに書き込まれる場合には、ノードＰＩＸの電位波形は図２８の電位波形を反転させたものとなる。

　このように、メモリ回路ＭＲ１００ではデータ反転方式により、書き込まれたデータがリフレッシュされながら保持される。メモリ回路ＭＲ１００に液晶容量Ｃｌｃが付加された場合には、データがリフレッシュされるタイミングでコモン電極ＣＯＭの電位がＨｉｇｈとＬｏｗとの間で反転されるようにすれば、黒表示のデータあるいは白表示のデータを極性反転させながらリフレッシュすることができる。

日本国公開特許公報「特開２００２－２２９５３２号公報（２００２年８月１６日公開）」

　図２９に、図２７のメモリ回路ＭＲ１００の構成を改めて記載したものを示す。ここで、ノードＰＩＸをｎｏｄｅＡ、ノードＭＲＹをｎｏｄｅＢ、インバータＩＮＶ１００の出力端子をｎｏｄｅＣと表記している。また、データ入力線ＩＮ１００にデータを出力する駆動回路は、サンプリングスイッチＳＭＰを介してデータ入力線ＩＮ１００に接続されている。

　図２８から分かるように、トランジスタＮ１０３をＯＦＦ状態にしてリフレッシュした電位を保持する期間ｔ１０５および期間ｔ１０９においては、ｎｏｄｅＡ（ノードＰＩＸ）がＬｏｗのときにはｎｏｄｅＢ（ノードＭＲＹ）がＨｉｇｈ、従って、ｎｏｄｅＣがＬｏｗとなり、ｎｏｄｅＡ（ノードＰＩＸ）がＨｉｇｈのときにはｎｏｄｅＢ（ノードＭＲＹ）がＬｏｗ、従って、ｎｏｄｅＣがＨｉｇｈとなる。このとき、データ入力線ＩＮ１００の電位は任意でよいが、リフレッシュ期間Ｔ１０２はデータ入力線ＩＮ１００にデータを出力する必要のない期間であるので、通常は消費電力を抑えるためにＬｏｗとする。

　図３０に、図２９を図２８とは異なる波形で駆動する場合の信号図を示す。この場合にも、リフレッシュ期間Ｔ１０２においては、トランジスタＮ１０３をＯＦＦ状態にしてリフレッシュした電位を保持する期間ｔ２０１において、ｎｏｄｅＡ（ノードＰＩＸ）がＬｏｗ、ｎｏｄｅＢ（ノードＭＲＹ）がＬｏｗ、従って、ｎｏｄｅＣがＨｉｇｈとなる、ｎｏｄｅＡ（ノードＰＩＸ）がＬｏｗ、ｎｏｄｅＢ（ノードＭＲＹ）がＨｉｇｈ、従って、ｎｏｄｅＣがＬｏｗとなる、ｎｏｄｅＡ（ノードＰＩＸ）がＨｉｇｈ、ｎｏｄｅＢ（ノードＭＲＹ）がＨｉｇｈ、従って、ｎｏｄｅＣがＬｏｗとなる、ｎｏｄｅＡ（ノードＰＩＸ）がＨｉｇｈ、ｎｏｄｅＢ（ノードＭＲＹ）がＬｏｗ、従って、ｎｏｄｅＣがＨｉｇｈとなるかのいずれか一つとなる。

　期間ｔ２０１の後の、トランジスタＮ１０３をＯＦＦ状態にしてリフレッシュした電位を保持する期間ｔ２０２、期間ｔ２０３、…においても同様である。

　従って、Ｈｉｇｈ＝５Ｖ、Ｌｏｗ＝０Ｖである場合に、例えば期間ｔ２０１について着目したとき、書き込み期間Ｔ１０１において、ｎｏｄｅＡにＨｉｇｈ、ｎｏｄｅＢにＨｉｇｈ、ｎｏｄｅＣにＬｏｗを書き込む場合（１）には、ｎｏｄｅＡ＝０Ｖ、ｎｏｄｅＢ＝０Ｖ、ｎｏｄｅＣ＝５Ｖとなる一方、ｎｏｄｅＡにＬｏｗ、ｎｏｄｅＢにＬｏｗ、ｎｏｄｅＣにＨｉｇｈを書き込む場合（２）には、ｎｏｄｅＡ＝５Ｖ、ｎｏｄｅＢ＝５Ｖ、ｎｏｄｅＣ＝０Ｖとなるといったように、ｎｏｄｅＡに対して、ｎｏｄｅＢかｎｏｄｅＣのいずれか一方が反転レベルにある。

　図３０の場合（１）における期間ｔ２０１の各ノードの電位を回路上に記載すると、図３１のようになる。

　この場合には、ｎｏｄｅＡ＝０Ｖ、ｎｏｄｅＢ＝０Ｖ、ｎｏｄｅＣ＝５Ｖ、ＩＮ１００＝０Ｖであるので、トランジスタＮ１００においてリークは発生せず、トランジスタＮ１０３においてｎｏｄｅＣからｎｏｄｅＡの方に向ってリークが発生する。また、この期間にはトランジスタＮ１０１は最初にＯＮ状態にあり、その後ＯＦＦ状態となるが、ｎｏｄｅＡ（ノードＰＩＸ）からｎｏｄｅＢ（ノードＭＲＹ）への２値論理レベル（ＨｉｇｈまたはＬｏｗ）の転送動作およびその終了動作を行っているのでトランジスタＮ１０１のリークは実質存在しない。従って、ｎｏｄｅＡの電位がトランジスタＮ１０３のリークによって徐々に上昇することとなる。

　また、図３０の場合（２）における期間ｔ２０１の各ノードの電位を回路上に記載すると、図３２のようになる。

　この場合には、ｎｏｄｅＡ＝５Ｖ、ｎｏｄｅＢ＝５Ｖ、ｎｏｄｅＣ＝０Ｖ、ＩＮ１００＝０Ｖであるので、トランジスタＮ１００においてｎｏｄｅＡからデータ入力線ＩＮ１００に向ってリークが発生し、トランジスタＮ１０３においてｎｏｄｅＡからｎｏｄｅＣへ向ってリークが発生する。また、この期間にはトランジスタＮ１０１は最初にＯＮ状態にあり、その後ＯＦＦ状態となるが、ｎｏｄｅＡ（ノードＰＩＸ）からｎｏｄｅＢ（ノードＭＲＹ）への２値論理レベル（ＨｉｇｈまたはＬｏｗ）の転送動作およびその終了動作を行っているのでトランジスタＮ１０１のリークは実質存在しない。従って、ｎｏｄｅＡの電位がトランジスタＮ１００およびトランジスタＮ１０３のリークによって大きく低下することとなる。

　このように、トランジスタＮ１０３をＯＦＦ状態にして、すなわちリフレッシュ出力制御部ＲＳ１００の出力を遮断してリフレッシュした電位を保持する期間においては、ノードＰＩＸ（ｎｏｄｅＡ）の電位がＨｉｇｈであるときとＬｏｗであるときとで、ノードＰＩＸ（ｎｏｄｅＡ）の電位とデータ入力線ＩＮ１００の電位との高低関係が変わる。従って、ノードＰＩＸ（ｎｏｄｅＡ）からの全リーク量が各ノードの電位の違いによって変わってしまう。これはメモリ回路ＭＲ１００に液晶容量Ｃｌｃが追加された画素構成の場合にも同様に当てはまる。

　この結果、メモリ回路ＭＲ１００および画素の消費電流が、回路の状態によってはノードＰＩＸ（ｎｏｄｅＡ）からのリーク量に起因して非常に大きくなってしまうという問題が発生する。また、画素においては、ノードＰＩＸ（ｎｏｄｅＡ）の電位が回路状態によって異なることから、データ入力線ＩＮ１００の電位が回路状態に応じて制御されていないと、共通電極ＣＯＭを図３０のようにＨｉｇｈとＬｏｗとの間で反転交流駆動しただけでは画素電極と共通電極ＣＯＭとの電位差すなわち液晶印加電圧が設計値から不均一にずれてしまい、表示品位の低下が生じるという問題を引き起こす。

　本発明は上記従来の問題点に鑑みなされたものであり、その目的は、書き込まれたデータに対応する２値論理レベルを保持する２つの保持部と、２つの保持部の間の２値論理レベルの転送を行う転送部と、一方の保持部の保持する２値論理レベルに基づいて他方の保持部のリフレッシュ動作を行う回路とを備えたメモリ装置であって、メモリセルに２値論理レベルを供給する配線から当該２値論理レベルを書き込む１つ目の保持部に対するリーク量を異なる回路状態間で平衡させることのできるメモリ装置、メモリ装置を備えた表示装置、メモリ装置の駆動方法、および、表示装置の駆動方法を実現することにある。

　本発明のメモリ装置は、上記課題を解決するために、
　メモリセルがマトリクス状に配置されたメモリアレイと、上記メモリアレイの各ロウを駆動するロウドライバと、上記メモリアレイの各コラムを駆動するコラムドライバとを備えるメモリ装置であって、
　上記メモリアレイのロウごとに設けられるとともに同じロウの各上記メモリセルに接続された第１の配線と、
　上記メモリセルに接続された、第２の配線および第３の配線と、
　上記メモリアレイのコラムごとに設けられるとともに同じコラムの各上記メモリセルに接続されて、上記コラムドライバによって２値論理レベルを表す第１の電位レベルと第２の電位レベルとのそれぞれが供給されるように駆動される第４の配線とを備えており、
　上記メモリセルは、スイッチ回路、第１保持部、転送部、第２保持部、第１制御部、および、供給源を備えており、
　上記スイッチ回路は、上記ロウドライバにより上記第１の配線を介して駆動されることによって、上記第４の配線と上記第１保持部との間の導通と遮断とを選択的に行い、
　上記第１保持部は、上記第１保持部に入力される上記２値論理レベルを保持し、
　上記転送部は、上記第２の配線を介して駆動されることによって、上記第１保持部に保持されている上記２値論理レベルを上記第１保持部が保持したまま上記第２保持部へ転送する転送動作と、上記転送動作を行わない非転送動作とを選択的に行い、
　上記第２保持部は、上記第２保持部に入力される上記２値論理レベルを保持し、
　上記第１制御部は、上記第３の配線を介して、上記第１保持部に接続された上記第１制御部の出力素子を導通させるか遮断させるかの駆動が行われ、上記第２保持部によって保持されている上記２値論理レベルに応じて、上記供給源から供給される電位を接続素子を介して上記第１制御部の上記出力素子に伝達するか否かを選択する制御を行い、
　上記供給源は、設定された電位を上記第１制御部に供給し、
　上記第１制御部に上記出力素子を遮断させた状態において、上記第１保持部と上記第２保持部とが同じ上記２値論理レベルを保持し、上記供給源の電位を上記第１の電位レベルと上記第２の電位レベルとのうちの一方とするとともに、上記コラムドライバから上記第４の配線に上記第１の電位レベルと上記第２の電位レベルとのうちの他方を供給してから上記第４の配線がフローティングとされた状態にある所定期間を設けることを特徴としている。

　上記の発明によれば、第１保持部の２値論理レベルの保持ノードが、第１の電位レベルを保持している場合と、第２の電位レベルを保持している場合とで、当該保持ノードに対して発生するリークが平衡している。

　以上により、書き込まれたデータに対応する２値論理レベルを保持する２つの保持部と、２つの保持部の間の２値論理レベルの転送を行う転送部と、一方の保持部の保持する２値論理レベルに基づいて他方の保持部のリフレッシュ動作を行う回路とを備えたメモリ装置であって、メモリセルに２値論理レベルを供給する配線から当該２値論理レベルを書き込む１つ目の保持部に対するリーク量を異なる回路状態間で平衡させることのできるメモリ装置を実現することができるという効果を奏する。

　また、第４の配線をフローティングとするので、リーク電流を減少させることができ、低消費電力化を図ることができるという効果を奏する。

　本発明のメモリ装置は、上記課題を解決するために、
　メモリセルがマトリクス状に配置されたメモリアレイと、上記メモリアレイの各ロウを駆動するロウドライバと、上記メモリアレイの各コラムを駆動するコラムドライバとを備えるメモリ装置であって、
　上記メモリアレイのロウごとに設けられるとともに同じロウの各上記メモリセルに接続された第１の配線と、
　上記メモリセルに接続された、第２の配線および第３の配線と、
　上記メモリアレイのコラムごとに設けられるとともに同じコラムの各上記メモリセルに接続されて、上記コラムドライバによって２値論理レベルを表す第１の電位レベルと第２の電位レベルとのそれぞれが供給されるように駆動される第４の配線とを備えており、
　上記メモリセルは、スイッチ回路、第１保持部、転送部、第２保持部、第１制御部、第１の供給源、および、第２の供給源を備えており、
　上記スイッチ回路は、上記ロウドライバにより上記第１の配線を介して駆動されることによって、上記第４の配線と上記第１保持部との間の導通と遮断とを選択的に行い、
　上記第１保持部は、上記第１保持部に入力される上記２値論理レベルを保持し、
　上記転送部は、上記第２の配線を介して駆動されることによって、上記第１保持部に保持されている上記２値論理レベルを上記第１保持部が保持したまま上記第２保持部へ転送する転送動作と、上記転送動作を行わない非転送動作とを選択的に行い、
　上記第２保持部は、上記第２保持部に入力される上記２値論理レベルを保持し、
　上記第１の供給源は上記第１の電位レベルを上記第１制御部に供給し、
　上記第２の供給源は上記第２の電位レベルを上記第１制御部に供給し、
　上記第１制御部は、上記第３の配線を介して、上記第１保持部に接続された上記第１制御部の出力素子を導通させるか遮断させるかの駆動が行われ、上記第２保持部によって保持されている上記２値論理レベルが上記第１の電位レベルであるときには上記第２の供給源から供給される上記第２の電位レベルを接続素子を介して上記第１制御部の上記出力素子に伝達し、上記第２保持部によって保持されている上記２値論理レベルが上記第２の電位レベルであるときには上記第１の供給源から供給される上記第１の電位レベルを上記接続素子を介して上記第１制御部の上記出力素子に伝達する制御を行い、
　上記第１制御部に上記出力素子を遮断させた状態において、上記第１保持部と上記第２保持部とが同じ上記２値論理レベルを保持し、上記コラムドライバから上記第４の配線に上記第１の電位レベルと上記第２の電位レベルとの間の電位を供給してから上記第４の配線がフローティングとされた状態にある所定期間を設けることを特徴としている。

　本発明のメモリ装置は、上記課題を解決するために、
　メモリセルがマトリクス状に配置されたメモリアレイと、上記メモリアレイの各ロウを駆動するロウドライバと、上記メモリアレイの各コラムを駆動するコラムドライバとを備えるメモリ装置であって、
　上記メモリアレイのロウごとに設けられるとともに同じロウの各上記メモリセルに接続された第１の配線と、
　上記メモリセルに接続された、第２の配線および第３の配線と、
　上記メモリアレイのコラムごとに設けられるとともに同じコラムの各上記メモリセルに接続されて、上記コラムドライバによって２値論理レベルを表す第１の電位レベルと第２の電位レベルとのそれぞれが供給されるように駆動される第４の配線とを備えており、
　上記メモリセルは、スイッチ回路、第１保持部、転送部、第２保持部、第１制御部、および、供給源を備えており、
　上記スイッチ回路は、上記ロウドライバにより上記第１の配線を介して駆動されることによって、上記第４の配線と上記第１保持部との間の導通と遮断とを選択的に行い、
　上記第１保持部は、上記第１保持部に入力される上記２値論理レベルを保持し、
　上記転送部は、上記第２の配線を介して駆動されることによって、上記第１保持部に保持されている上記２値論理レベルを上記第１保持部が保持したまま上記第２保持部へ転送する転送動作と、上記転送動作を行わない非転送動作とを選択的に行い、
　上記第２保持部は、上記第２保持部に入力される上記２値論理レベルを保持し、
　上記第１制御部は、上記第３の配線を介して、上記第１保持部に接続された上記第１制御部の出力素子を導通させるか遮断させるかの駆動が行われ、上記第２保持部によって保持されている上記２値論理レベルに応じて、上記供給源から供給される電位を接続素子を介して上記第１制御部の上記出力素子に伝達するか否かを選択する制御を行い、
　上記供給源は、設定された電位を上記第１制御部に供給し、
　上記第１制御部に上記出力素子を遮断させた状態において、上記第１保持部と上記第２保持部とが同じ上記２値論理レベルを保持し、上記供給源の電位を上記第１の電位レベルと上記第２の電位レベルとのうちの一方とするとともに、上記コラムドライバから上記第４の配線に上記第１の電位レベルと上記第２の電位レベルとのうちの他方を供給し続ける所定期間を設けることを特徴としている。

　本発明のメモリ装置は、上記課題を解決するために、
　メモリセルがマトリクス状に配置されたメモリアレイと、上記メモリアレイの各ロウを駆動するロウドライバと、上記メモリアレイの各コラムを駆動するコラムドライバとを備えるメモリ装置であって、
　上記メモリアレイのロウごとに設けられるとともに同じロウの各上記メモリセルに接続された第１の配線と、
　上記メモリセルに接続された、第２の配線および第３の配線と、
　上記メモリアレイのコラムごとに設けられるとともに同じコラムの各上記メモリセルに接続されて、上記コラムドライバによって２値論理レベルを表す第１の電位レベルと第２の電位レベルとのそれぞれが供給されるように駆動される第４の配線とを備えており、
　上記メモリセルは、スイッチ回路、第１保持部、転送部、第２保持部、第１制御部、第１の供給源、および、第２の供給源を備えており、
　上記スイッチ回路は、上記ロウドライバにより上記第１の配線を介して駆動されることによって、上記第４の配線と上記第１保持部との間の導通と遮断とを選択的に行い、
　上記第１保持部は、上記第１保持部に入力される上記２値論理レベルを保持し、
　上記転送部は、上記第２の配線を介して駆動されることによって、上記第１保持部に保持されている上記２値論理レベルを上記第１保持部が保持したまま上記第２保持部へ転送する転送動作と、上記転送動作を行わない非転送動作とを選択的に行い、
　上記第２保持部は、上記第２保持部に入力される上記２値論理レベルを保持し、
　上記第１の供給源は上記第１の電位レベルを上記第１制御部に供給し、
　上記第２の供給源は上記第２の電位レベルを上記第１制御部に供給し、
　上記第１制御部は、上記第３の配線を介して、上記第１保持部に接続された上記第１制御部の出力素子を導通させるか遮断させるかの駆動が行われ、上記第２保持部によって保持されている上記２値論理レベルが上記第１の電位レベルであるときには上記第２の供給源から供給される上記第２の電位レベルを接続素子を介して上記第１制御部の上記出力素子に伝達し、上記第２保持部によって保持されている上記２値論理レベルが上記第２の電位レベルであるときには上記第１の供給源から供給される上記第１の電位レベルを上記接続素子を介して上記第１制御部の上記出力素子に伝達する制御を行い、
　上記第１制御部に上記出力素子を遮断させた状態において、上記第１保持部と上記第２保持部とが同じ上記２値論理レベルを保持し、上記コラムドライバから上記第４の配線に上記第１の電位レベルと上記第２の電位レベルとの間の電位を供給し続ける所定期間を設けることを特徴としている。

　本発明の表示装置は、上記課題を解決するために、
　上記メモリ装置を備えた表示装置であって、
　上記第１保持部に、上記第１保持部が上記２値論理レベルを保持する保持ノードに画素電極が接続された液晶容量を備えており、
　上記第１の配線が走査信号線を兼ねるとともに、上記第４の配線がデータ信号線を兼ねており、
　上記ロウドライバにより上記第１の配線を介して上記スイッチ回路を駆動するとともに、上記コラムドライバから上記第４の配線および上記スイッチ回路を介して上記第１保持部にデータ信号を供給することにより、上記液晶容量に電圧を印加して表示を行うことを特徴としている。

　上記の発明によれば、液晶容量の画素電極は第１保持部の保持ノードに接続されており、第１の配線が走査信号線を兼ねるとともに、第４の配線がデータ信号線を兼ねる。また、このとき、スイッチ回路は画素の選択素子として機能することが可能である。従って、
第１保持部が保持している電位を用いて画像表示を行うことができるという効果を奏する。

　本発明のメモリ装置の駆動方法は、上記課題を解決するために、
　メモリセルがマトリクス状に配置されたメモリアレイと、上記メモリアレイの各ロウを駆動するロウドライバと、上記メモリアレイの各コラムを駆動するコラムドライバとを備えるメモリ装置であって、
　上記メモリアレイのロウごとに設けられるとともに同じロウの各上記メモリセルに接続された第１の配線と、
　上記メモリセルに接続された、第２の配線および第３の配線と、
　上記メモリアレイのコラムごとに設けられるとともに同じコラムの各上記メモリセルに接続されて、上記コラムドライバによって２値論理レベルを表す第１の電位レベルと第２の電位レベルとのそれぞれが供給されるように駆動される第４の配線とを備えており、
　上記メモリセルは、スイッチ回路、第１保持部、転送部、第２保持部、第１制御部、および、供給源を備えており、
　上記スイッチ回路は、上記ロウドライバにより上記第１の配線を介して駆動されることによって、上記第４の配線と上記第１保持部との間の導通と遮断とを選択的に行い、
　上記第１保持部は、上記第１保持部に入力される上記２値論理レベルを保持し、
　上記転送部は、上記第２の配線を介して駆動されることによって、上記第１保持部に保持されている上記２値論理レベルを上記第１保持部が保持したまま上記第２保持部へ転送する転送動作と、上記転送動作を行わない非転送動作とを選択的に行い、
　上記第２保持部は、上記第２保持部に入力される上記２値論理レベルを保持し、
　上記第１制御部は、上記第３の配線を介して、上記第１保持部に接続された上記第１制御部の出力素子を導通させるか遮断させるかの駆動が行われ、上記第２保持部によって保持されている上記２値論理レベルに応じて、上記供給源から供給される電位を接続素子を介して上記第１制御部の上記出力素子に伝達するか否かを選択する制御を行い、
　上記供給源は、設定された電位を上記第１制御部に供給するメモリ装置を駆動する、メモリ装置の駆動方法であって、
　上記第１制御部に上記出力素子を遮断させた状態において、上記第１保持部と上記第２保持部とが同じ上記２値論理レベルを保持し、上記供給源の電位を上記第１の電位レベルと上記第２の電位レベルとのうちの一方とするとともに、上記コラムドライバから上記第４の配線に上記第１の電位レベルと上記第２の電位レベルとのうちの他方を供給してから上記第４の配線がフローティングとされた状態にある所定期間を設けることを特徴としている。

　本発明のメモリ装置の駆動方法は、上記課題を解決するために、
　メモリセルがマトリクス状に配置されたメモリアレイと、上記メモリアレイの各ロウを駆動するロウドライバと、上記メモリアレイの各コラムを駆動するコラムドライバとを備えるメモリ装置であって、
　上記メモリアレイのロウごとに設けられるとともに同じロウの各上記メモリセルに接続された第１の配線と、
　上記メモリセルに接続された、第２の配線および第３の配線と、
　上記メモリアレイのコラムごとに設けられるとともに同じコラムの各上記メモリセルに接続されて、上記コラムドライバによって２値論理レベルを表す第１の電位レベルと第２の電位レベルとのそれぞれが供給されるように駆動される第４の配線とを備えており、
　上記メモリセルは、スイッチ回路、第１保持部、転送部、第２保持部、第１制御部、第１の供給源、および、第２の供給源を備えており、
　上記スイッチ回路は、上記ロウドライバにより上記第１の配線を介して駆動されることによって、上記第４の配線と上記第１保持部との間の導通と遮断とを選択的に行い、
　上記第１保持部は、上記第１保持部に入力される上記２値論理レベルを保持し、
　上記転送部は、上記第２の配線を介して駆動されることによって、上記第１保持部に保持されている上記２値論理レベルを上記第１保持部が保持したまま上記第２保持部へ転送する転送動作と、上記転送動作を行わない非転送動作とを選択的に行い、
　上記第２保持部は、上記第２保持部に入力される上記２値論理レベルを保持し、
　上記第１の供給源は上記第１の電位レベルを上記第１制御部に供給し、
　上記第２の供給源は上記第２の電位レベルを上記第１制御部に供給し、
　上記第１制御部は、上記第３の配線を介して、上記第１保持部に接続された上記第１制御部の出力素子を導通させるか遮断させるかの駆動が行われ、上記第２保持部によって保持されている上記２値論理レベルが上記第１の電位レベルであるときには上記第２の供給源から供給される上記第２の電位レベルを接続素子を介して上記第１制御部の上記出力素子に伝達し、上記第２保持部によって保持されている上記２値論理レベルが上記第２の電位レベルであるときには上記第１の供給源から供給される上記第１の電位レベルを上記接続素子を介して上記第１制御部の上記出力素子に伝達する制御を行うメモリ装置を駆動する、メモリ装置の駆動方法であって、
　上記第１制御部に上記出力素子を遮断させた状態において、上記第１保持部と上記第２保持部とが同じ上記２値論理レベルを保持し、上記コラムドライバから上記第４の配線に上記第１の電位レベルと上記第２の電位レベルとの間の電位を供給してから上記第４の配線がフローティングとされた状態にある所定期間を設けることを特徴としている。

　本発明のメモリ装置の駆動方法は、上記課題を解決するために、
　メモリセルがマトリクス状に配置されたメモリアレイと、上記メモリアレイの各ロウを駆動するロウドライバと、上記メモリアレイの各コラムを駆動するコラムドライバとを備えるメモリ装置であって、
　上記メモリアレイのロウごとに設けられるとともに同じロウの各上記メモリセルに接続された第１の配線と、
　上記メモリセルに接続された、第２の配線および第３の配線と、
　上記メモリアレイのコラムごとに設けられるとともに同じコラムの各上記メモリセルに接続されて、上記コラムドライバによって２値論理レベルを表す第１の電位レベルと第２の電位レベルとのそれぞれが供給されるように駆動される第４の配線とを備えており、
　上記メモリセルは、スイッチ回路、第１保持部、転送部、第２保持部、第１制御部、および、供給源を備えており、
　上記スイッチ回路は、上記ロウドライバにより上記第１の配線を介して駆動されることによって、上記第４の配線と上記第１保持部との間の導通と遮断とを選択的に行い、
　上記第１保持部は、上記第１保持部に入力される上記２値論理レベルを保持し、
　上記転送部は、上記第２の配線を介して駆動されることによって、上記第１保持部に保持されている上記２値論理レベルを上記第１保持部が保持したまま上記第２保持部へ転送する転送動作と、上記転送動作を行わない非転送動作とを選択的に行い、
　上記第２保持部は、上記第２保持部に入力される上記２値論理レベルを保持し、
　上記第１制御部は、上記第３の配線を介して、上記第１保持部に接続された上記第１制御部の出力素子を導通させるか遮断させるかの駆動が行われ、上記第２保持部によって保持されている上記２値論理レベルに応じて、上記供給源から供給される電位を接続素子を介して上記第１制御部の上記出力素子に伝達するか否かを選択する制御を行い、
　上記供給源は、設定された電位を上記第１制御部に供給するメモリ装置を駆動する、メモリ装置の駆動方法であって、
　上記第１制御部に上記出力素子を遮断させた状態において、上記第１保持部と上記第２保持部とが同じ上記２値論理レベルを保持し、上記供給源の電位を上記第１の電位レベルと上記第２の電位レベルとのうちの一方とするとともに、上記コラムドライバから上記第４の配線に上記第１の電位レベルと上記第２の電位レベルとのうちの他方を供給し続ける所定期間を設けることを特徴としている。

　本発明のメモリ装置の駆動方法は、上記課題を解決するために、
　メモリセルがマトリクス状に配置されたメモリアレイと、上記メモリアレイの各ロウを駆動するロウドライバと、上記メモリアレイの各コラムを駆動するコラムドライバとを備えるメモリ装置であって、
　上記メモリアレイのロウごとに設けられるとともに同じロウの各上記メモリセルに接続された第１の配線と、
　上記メモリセルに接続された、第２の配線および第３の配線と、
　上記メモリアレイのコラムごとに設けられるとともに同じコラムの各上記メモリセルに接続されて、上記コラムドライバによって２値論理レベルを表す第１の電位レベルと第２の電位レベルとのそれぞれが供給されるように駆動される第４の配線とを備えており、
　上記メモリセルは、スイッチ回路、第１保持部、転送部、第２保持部、第１制御部、第１の供給源、および、第２の供給源を備えており、
　上記スイッチ回路は、上記ロウドライバにより上記第１の配線を介して駆動されることによって、上記第４の配線と上記第１保持部との間の導通と遮断とを選択的に行い、
　上記第１保持部は、上記第１保持部に入力される上記２値論理レベルを保持し、
　上記転送部は、上記第２の配線を介して駆動されることによって、上記第１保持部に保持されている上記２値論理レベルを上記第１保持部が保持したまま上記第２保持部へ転送する転送動作と、上記転送動作を行わない非転送動作とを選択的に行い、
　上記第２保持部は、上記第２保持部に入力される上記２値論理レベルを保持し、
　上記第１の供給源は上記第１の電位レベルを上記第１制御部に供給し、
　上記第２の供給源は上記第２の電位レベルを上記第１制御部に供給し、
　上記第１制御部は、上記第３の配線を介して、上記第１保持部に接続された上記第１制御部の出力素子を導通させるか遮断させるかの駆動が行われ、上記第２保持部によって保持されている上記２値論理レベルが上記第１の電位レベルであるときには上記第２の供給源から供給される上記第２の電位レベルを接続素子を介して上記第１制御部の上記出力素子に伝達し、上記第２保持部によって保持されている上記２値論理レベルが上記第２の電位レベルであるときには上記第１の供給源から供給される上記第１の電位レベルを上記接続素子を介して上記第１制御部の上記出力素子に伝達する制御を行うメモリ装置を駆動する、メモリ装置の駆動方法であって、
　上記第１制御部に上記出力素子を遮断させた状態において、上記第１保持部と上記第２保持部とが同じ上記２値論理レベルを保持し、上記コラムドライバから上記第４の配線に上記第１の電位レベルと上記第２の電位レベルとの間の電位を供給し続ける所定期間を設けることを特徴としている。

　本発明の表示装置の駆動方法は、上記課題を解決するために、
　メモリセルがマトリクス状に配置されたメモリアレイと、上記メモリアレイの各ロウを駆動するロウドライバと、上記メモリアレイの各コラムを駆動するコラムドライバとを備え、
　上記メモリアレイのロウごとに設けられるとともに同じロウの各上記メモリセルに接続された第１の配線と、
　上記メモリセルに接続された、第２の配線および第３の配線と、
　上記メモリアレイのコラムごとに設けられるとともに同じコラムの各上記メモリセルに接続されて、上記コラムドライバによって２値論理レベルを表す第１の電位レベルと第２の電位レベルとのそれぞれが供給されるように駆動される第４の配線とを備えており、
　上記メモリセルは、スイッチ回路、第１保持部、転送部、第２保持部、第１制御部、および、供給源を備えており、
　上記スイッチ回路は、上記ロウドライバにより上記第１の配線を介して駆動されることによって、上記第４の配線と上記第１保持部との間の導通と遮断とを選択的に行い、
　上記第１保持部は、上記第１保持部に入力される上記２値論理レベルを保持し、
　上記転送部は、上記第２の配線を介して駆動されることによって、上記第１保持部に保持されている上記２値論理レベルを上記第１保持部が保持したまま上記第２保持部へ転送する転送動作と、上記転送動作を行わない非転送動作とを選択的に行い、
　上記第２保持部は、上記第２保持部に入力される上記２値論理レベルを保持し、
　上記第１制御部は、上記第３の配線を介して、上記第１保持部に接続された上記第１制御部の出力素子を導通させるか遮断させるかの駆動が行われ、上記第２保持部によって保持されている上記２値論理レベルに応じて、上記供給源から供給される電位を接続素子を介して上記第１制御部の上記出力素子に伝達するか否かを選択する制御を行い、
　上記供給源は、設定された電位を上記第１制御部に供給し、
　上記第１保持部に、上記第１保持部が上記２値論理レベルを保持する保持ノードに画素電極が接続された液晶容量を備え、
　上記第１の配線が走査信号線を兼ねるとともに、上記第４の配線がデータ信号線を兼ねており、
　上記ロウドライバにより上記第１の配線を介して上記スイッチ回路を駆動するとともに、上記コラムドライバから上記第４の配線および上記スイッチ回路を介して上記第１保持部にデータ信号を供給することにより、上記液晶容量に電圧を印加して表示を行う表示装置を駆動する、表示装置の駆動方法であって、
　上記第１制御部に上記出力素子を遮断させた状態において、上記第１保持部と上記第２保持部とが同じ上記２値論理レベルを保持し、上記供給源の電位を上記第１の電位レベルと上記第２の電位レベルとのうちの一方とするとともに、上記コラムドライバから上記第４の配線に上記第１の電位レベルと上記第２の電位レベルとのうちの他方を供給してから上記第４の配線がフローティングとされた状態にある所定期間を設けることを特徴としている。

　本発明の表示装置の駆動方法は、上記課題を解決するために、
　メモリセルがマトリクス状に配置されたメモリアレイと、上記メモリアレイの各ロウを駆動するロウドライバと、上記メモリアレイの各コラムを駆動するコラムドライバとを備え、
　上記メモリアレイのロウごとに設けられるとともに同じロウの各上記メモリセルに接続された第１の配線と、
　上記メモリセルに接続された、第２の配線および第３の配線と、
　上記メモリアレイのコラムごとに設けられるとともに同じコラムの各上記メモリセルに接続されて、上記コラムドライバによって２値論理レベルを表す第１の電位レベルと第２の電位レベルとのそれぞれが供給されるように駆動される第４の配線とを備えており、
　上記メモリセルは、スイッチ回路、第１保持部、転送部、第２保持部、第１制御部、第１の供給源、および、第２の供給源を備えており、
　上記スイッチ回路は、上記ロウドライバにより上記第１の配線を介して駆動されることによって、上記第４の配線と上記第１保持部との間の導通と遮断とを選択的に行い、
　上記第１保持部は、上記第１保持部に入力される上記２値論理レベルを保持し、
　上記転送部は、上記第２の配線を介して駆動されることによって、上記第１保持部に保持されている上記２値論理レベルを上記第１保持部が保持したまま上記第２保持部へ転送する転送動作と、上記転送動作を行わない非転送動作とを選択的に行い、
　上記第２保持部は、上記第２保持部に入力される上記２値論理レベルを保持し、
　上記第１の供給源は上記第１の電位レベルを上記第１制御部に供給し、
　上記第２の供給源は上記第２の電位レベルを上記第１制御部に供給し、
　上記第１制御部は、上記第３の配線を介して、上記第１保持部に接続された上記第１制御部の出力素子を導通させるか遮断させるかの駆動が行われ、上記第２保持部によって保持されている上記２値論理レベルが上記第１の電位レベルであるときには上記第２の供給源から供給される上記第２の電位レベルを接続素子を介して上記第１制御部の上記出力素子に伝達し、上記第２保持部によって保持されている上記２値論理レベルが上記第２の電位レベルであるときには上記第１の供給源から供給される上記第１の電位レベルを上記接続素子を介して上記第１制御部の上記出力素子に伝達する制御を行い、
　上記第１保持部に、上記第１保持部が上記２値論理レベルを保持する保持ノードに画素電極が接続された液晶容量を備え、
　上記第１の配線が走査信号線を兼ねるとともに、上記第４の配線がデータ信号線を兼ねており、
　上記ロウドライバにより上記第１の配線を介して上記スイッチ回路を駆動するとともに、上記コラムドライバから上記第４の配線および上記スイッチ回路を介して上記第１保持部にデータ信号を供給することにより、上記液晶容量に電圧を印加して表示を行う表示装置を駆動する、表示装置の駆動方法であって、
　上記第１制御部に上記出力素子を遮断させた状態において、上記第１保持部と上記第２保持部とが同じ上記２値論理レベルを保持し、上記コラムドライバから上記第４の配線に上記第１の電位レベルと上記第２の電位レベルとの間の電位を供給してから上記第４の配線がフローティングとされた状態にある所定期間を設けることを特徴としている。

　本発明の表示装置の駆動方法は、上記課題を解決するために、
　メモリセルがマトリクス状に配置されたメモリアレイと、上記メモリアレイの各ロウを駆動するロウドライバと、上記メモリアレイの各コラムを駆動するコラムドライバとを備え、
　上記メモリアレイのロウごとに設けられるとともに同じロウの各上記メモリセルに接続された第１の配線と、
　上記メモリセルに接続された、第２の配線および第３の配線と、
　上記メモリアレイのコラムごとに設けられるとともに同じコラムの各上記メモリセルに接続されて、上記コラムドライバによって２値論理レベルを表す第１の電位レベルと第２の電位レベルとのそれぞれが供給されるように駆動される第４の配線とを備えており、
　上記メモリセルは、スイッチ回路、第１保持部、転送部、第２保持部、第１制御部、および、供給源を備えており、
　上記スイッチ回路は、上記ロウドライバにより上記第１の配線を介して駆動されることによって、上記第４の配線と上記第１保持部との間の導通と遮断とを選択的に行い、
　上記第１保持部は、上記第１保持部に入力される上記２値論理レベルを保持し、
　上記転送部は、上記第２の配線を介して駆動されることによって、上記第１保持部に保持されている上記２値論理レベルを上記第１保持部が保持したまま上記第２保持部へ転送する転送動作と、上記転送動作を行わない非転送動作とを選択的に行い、
　上記第２保持部は、上記第２保持部に入力される上記２値論理レベルを保持し、
　上記第１制御部は、上記第３の配線を介して、上記第１保持部に接続された上記第１制御部の出力素子を導通させるか遮断させるかの駆動が行われ、上記第２保持部によって保持されている上記２値論理レベルに応じて、上記供給源から供給される電位を接続素子を介して上記第１制御部の上記出力素子に伝達するか否かを選択する制御を行い、
　上記供給源は、設定された電位を上記第１制御部に供給し、
　上記第１保持部に、上記第１保持部が上記２値論理レベルを保持する保持ノードに画素電極が接続された液晶容量を備え、
　上記第１の配線が走査信号線を兼ねるとともに、上記第４の配線がデータ信号線を兼ねており、
　上記ロウドライバにより上記第１の配線を介して上記スイッチ回路を駆動するとともに、上記コラムドライバから上記第４の配線および上記スイッチ回路を介して上記第１保持部にデータ信号を供給することにより、上記液晶容量に電圧を印加して表示を行う表示装置を駆動する、表示装置の駆動方法であって、
　上記第１制御部に上記出力素子を遮断させた状態において、上記第１保持部と上記第２保持部とが同じ上記２値論理レベルを保持し、上記供給源の電位を上記第１の電位レベルと上記第２の電位レベルとのうちの一方とするとともに、上記コラムドライバから上記第４の配線に上記第１の電位レベルと上記第２の電位レベルとのうちの他方を供給し続ける所定期間を設けることを特徴としている。

　本発明の表示装置の駆動方法は、上記課題を解決するために、
　メモリセルがマトリクス状に配置されたメモリアレイと、上記メモリアレイの各ロウを駆動するロウドライバと、上記メモリアレイの各コラムを駆動するコラムドライバとを備え、
　上記メモリアレイのロウごとに設けられるとともに同じロウの各上記メモリセルに接続された第１の配線と、
　上記メモリセルに接続された、第２の配線および第３の配線と、
　上記メモリアレイのコラムごとに設けられるとともに同じコラムの各上記メモリセルに接続されて、上記コラムドライバによって２値論理レベルを表す第１の電位レベルと第２の電位レベルとのそれぞれが供給されるように駆動される第４の配線とを備えており、
　上記メモリセルは、スイッチ回路、第１保持部、転送部、第２保持部、第１制御部、第１の供給源、および、第２の供給源を備えており、
　上記スイッチ回路は、上記ロウドライバにより上記第１の配線を介して駆動されることによって、上記第４の配線と上記第１保持部との間の導通と遮断とを選択的に行い、
　上記第１保持部は、上記第１保持部に入力される上記２値論理レベルを保持し、
　上記転送部は、上記第２の配線を介して駆動されることによって、上記第１保持部に保持されている上記２値論理レベルを上記第１保持部が保持したまま上記第２保持部へ転送する転送動作と、上記転送動作を行わない非転送動作とを選択的に行い、
　上記第２保持部は、上記第２保持部に入力される上記２値論理レベルを保持し、
　上記第１の供給源は上記第１の電位レベルを上記第１制御部に供給し、
　上記第２の供給源は上記第２の電位レベルを上記第１制御部に供給し、
　上記第１制御部は、上記第３の配線を介して、上記第１保持部に接続された上記第１制御部の出力素子を導通させるか遮断させるかの駆動が行われ、上記第２保持部によって保持されている上記２値論理レベルが上記第１の電位レベルであるときには上記第２の供給源から供給される上記第２の電位レベルを接続素子を介して上記第１制御部の上記出力素子に伝達し、上記第２保持部によって保持されている上記２値論理レベルが上記第２の電位レベルであるときには上記第１の供給源から供給される上記第１の電位レベルを上記接続素子を介して上記第１制御部の上記出力素子に伝達する制御を行い、
　上記第１保持部に、上記第１保持部が上記２値論理レベルを保持する保持ノードに画素電極が接続された液晶容量を備え、
　上記第１の配線が走査信号線を兼ねるとともに、上記第４の配線がデータ信号線を兼ねており、
　上記ロウドライバにより上記第１の配線を介して上記スイッチ回路を駆動するとともに、上記コラムドライバから上記第４の配線および上記スイッチ回路を介して上記第１保持部にデータ信号を供給することにより、上記液晶容量に電圧を印加して表示を行う表示装置を駆動する、表示装置の駆動方法であって、
　上記第１制御部に上記出力素子を遮断させた状態において、上記第１保持部と上記第２保持部とが同じ上記２値論理レベルを保持し、上記コラムドライバから上記第４の配線に上記第１の電位レベルと上記第２の電位レベルとの間の電位を供給し続ける所定期間を設けることを特徴としている。

　本発明のメモリ装置は、以上のように、
　メモリセルがマトリクス状に配置されたメモリアレイと、上記メモリアレイの各ロウを駆動するロウドライバと、上記メモリアレイの各コラムを駆動するコラムドライバとを備えるメモリ装置であって、
　上記メモリアレイのロウごとに設けられるとともに同じロウの各上記メモリセルに接続された第１の配線と、
　上記メモリセルに接続された、第２の配線および第３の配線と、
　上記メモリアレイのコラムごとに設けられるとともに同じコラムの各上記メモリセルに接続されて、上記コラムドライバによって２値論理レベルを表す第１の電位レベルと第２の電位レベルとのそれぞれが供給されるように駆動される第４の配線とを備えており、
　上記メモリセルは、スイッチ回路、第１保持部、転送部、第２保持部、第１制御部、および、供給源を備えており、
　上記スイッチ回路は、上記ロウドライバにより上記第１の配線を介して駆動されることによって、上記第４の配線と上記第１保持部との間の導通と遮断とを選択的に行い、
　上記第１保持部は、上記第１保持部に入力される上記２値論理レベルを保持し、
　上記転送部は、上記第２の配線を介して駆動されることによって、上記第１保持部に保持されている上記２値論理レベルを上記第１保持部が保持したまま上記第２保持部へ転送する転送動作と、上記転送動作を行わない非転送動作とを選択的に行い、
　上記第２保持部は、上記第２保持部に入力される上記２値論理レベルを保持し、
　上記第１制御部は、上記第３の配線を介して、上記第１保持部に接続された上記第１制御部の出力素子を導通させるか遮断させるかの駆動が行われ、上記第２保持部によって保持されている上記２値論理レベルに応じて、上記供給源から供給される電位を接続素子を介して上記第１制御部の上記出力素子に伝達するか否かを選択する制御を行い、
　上記供給源は、設定された電位を上記第１制御部に供給し、
　上記第１制御部に上記出力素子を遮断させた状態において、上記第１保持部と上記第２保持部とが同じ上記２値論理レベルを保持し、上記供給源の電位を上記第１の電位レベルと上記第２の電位レベルとのうちの一方とするとともに、上記コラムドライバから上記第４の配線に上記第１の電位レベルと上記第２の電位レベルとのうちの他方を供給してから上記第４の配線がフローティングとされた状態にある所定期間を設ける。

本発明の実施形態を示すものであり、第１の実施例のメモリ回路の構成を示す回路図である。図１のメモリ回路の動作を示す信号図である。図１のメモリ回路の第１の状態におけるリークを示す回路図である。図１のメモリ回路の第２の状態におけるリークを示す回路図である。本発明の実施形態を示すものであり、第２の実施例のメモリ回路の構成を示す回路図である。図５のメモリ回路の動作を示す信号図である。図５のメモリ回路の第１の状態におけるリークを示す回路図である。図５のメモリ回路の第２の状態におけるリークを示す回路図である。本発明の実施形態を示すものであり、第３の実施例のメモリ回路の構成を示す回路図である。図９のメモリ回路の動作を示す信号図である。図９のメモリ回路の第１の状態におけるリークを示す回路図である。図９のメモリ回路の第２の状態におけるリークを示す回路図である。本発明の実施形態を示すものであり、第１のメモリ回路の構成を示す回路図である。図１のメモリ回路の書き込み動作を示す信号図である。図１のメモリ回路の他の書き込み動作を示す信号図である。図１のメモリ回路の読み出し動作を示す信号図である。本発明の実施形態を示すものであり、データの極性を説明する図である。本発明の実施形態を示すものであり、第２のメモリ回路の構成を示す回路図である。図１８のメモリ回路の書き込み動作を示す信号図である。本発明の実施形態を示すものであり、メモリ装置の構成を示すブロック図である。図２０のメモリ装置が備えるメモリセルと配線との配置構成を示すブロック図である。図２１のメモリセルの構成を示すブロック図である。図２２のメモリセルの動作を示す図であって、（ａ）ないし（ｈ）は各動作を示す図である。本発明の実施形態を示すものであり、表示装置の構成を示すブロック図である。図２４の表示装置が備える画素の構成を示す回路図である。図２５の画素の動作を示す信号図である。従来技術を示すものであり、メモリ回路の構成を示す回路図である。図２７のメモリ回路の書き込み動作を示す信号図である。図２７のメモリ回路における各ノードの電位を示す回路図である。図２９のメモリ回路の動作を示す信号図である。図３０の第１の状態におけるリークを説明する回路図である。図３０の第２の状態におけるリークを説明する回路図である。

　本発明の一実施形態を図１ないし図２６を用いて説明する。

　図２０に、本実施形態のメモリ装置１の構成を示す。

　メモリ装置１は、メモリアレイ１０、入出力インターフェース１１、命令デコーダ１２、タイミング生成回路１３、ワード線制御回路１４、および、書き込み／読み出し回路１５を備えている。

　メモリアレイ１０は、図２１に示すように、メモリセル２０がｎ行ｍ列のマトリクス状に配置された構成である。各メモリセル２０はデータを独立に保持する。ｉ番目（ｉは整数、１≦ｉ≦ｎ）のロウ（Ｒｏｗ）とｊ番目（ｊは整数、１≦ｊ≦ｍ）のコラム（Ｃｏｌｕｍｎ）との交点に位置するメモリセル２０に対するデータの書き込みおよび読み出しは、ｉ番目のロウに接続された第１ワード線（第１の配線）Ｘｉ（１）、第２ワード線（第２の配線）Ｘｉ（２）、および、第３ワード線（第３の配線）Ｘｉ（３）と、ｊ番目のコラムに接続されたビット線（第４の配線）Ｙｊによって制御される。

　入出力インターフェース１１は、メモリ装置１とメモリ装置１の外部との間のデータの入出力を制御するインターフェースであって、例えば４線式シリアルインタフェースを用いる場合には、図２０に示すように、シリアルチップセレクト信号ＳＣＳ、シリアルクロック信号ＳＣＬＫ、シリアルデータ入力信号ＳＤＩ、および、シリアルデータ出力信号ＳＤＯの伝送を制御する。これにより、外部から書き込み／読み出しの命令やアドレス／データを取り込んだり、メモリアレイ１０から読み出したデータを外部へ出力したりする。入出力インターフェース１１としては、４線シリアル方式に限らず、例えばパラレル方式であってもよい。

　命令デコーダ１２は、入出力インターフェース１１およびタイミング生成回路１３のそれぞれと接続されている。命令デコーダ１２は、入出力インターフェース１１から取り込んだ命令を解釈して、その解釈に従った動作モードを選択してタイミング生成回路１３に伝達する回路である。

　タイミング生成回路１３は、入出力インターフェース１１、命令デコーダ１２、ワード線制御回路１４、および、書き込み／読み出し回路１５のそれぞれと接続されている。タイミング生成回路１３は、命令デコーダ１２によって決定されたモードに従って、各動作に必要な内部タイミング信号を生成する回路である。タイミングの基底となるクロック信号は、外部システムから入出力インターフェース１１を介して入力されてもよいし、発振器等によってメモリ装置１の内部あるいはタイミング生成回路１３の内部で発生させてもよい。

　ワード線制御回路（ロウドライバ）１４は、メモリアレイ１０、入出力インターフェース１１、および、タイミング生成回路１３のそれぞれと接続されている。ワード線制御回路１４は、入出力インターフェース１１から入力される書き込み／読み出しアドレスに従って、メモリアレイ１０の各ロウに接続された第１ワード線Ｘｉ（１）、第２ワード線Ｘｉ（２）、および、第３ワード線Ｘｉ（３）（ｉはロウ番号）という複数種類のワード線の中から適宜選択したものを、タイミング生成回路１３によって生成された内部タイミング信号に従って制御する。

　書き込み／読み出し回路（コラムドライバ）１５は、メモリアレイ１０、入出力インターフェース１１、および、タイミング生成回路１３のそれぞれと接続されている。書き込み／読み出し回路１５は、タイミング生成回路１３によって生成された内部タイミング信号に従って、メモリアレイ１０の各コラムに接続されたビット線Ｙｊ（ｊはコラム番号）を制御する回路である。書き込み／読み出し回路１５は、データの書き込み時には入出力インターフェース１１から入力される書き込みデータに従った２値論理レベルをビット線に印加し、データの読み出し時には各ビット線の電位をセンスし、センス値に従ったデータを入出力インターフェース１１に出力する。２値論理レベルは第１の電位レベルと第２の電位レベルとで表される。例えば、第１の電位レベルと第２の電位レベルとのうちの一方がＨｉｇｈ電位で表され、他方がＬｏｗ電位で表される。第１の電位レベルと第２の電位レベルとは論理レベルであるので、それぞれが取り得る電位にはある範囲が存在してもよい。

　次に、メモリセル２０の具体的構成について、各実施例を挙げて説明する。

　本実施例のメモリセル２０の構成を、図１にメモリ回路ＭＲ１として示す。

　メモリ回路ＭＲ１は、図２７と同じ構成を備えている。

　但し、メモリ回路ＭＲ１を一例として後述のように表示装置の画素として機能させることを想定して液晶容量Ｃｌｃを設けるとともに、図２７におけるデータ転送制御線ＤＴ１００、スイッチ制御線ＳＣ１００、Ｈｉｇｈ電源線ＰＨ１００、Ｌｏｗ電源線ＰＬ１００、リフレッシュ出力制御線ＲＣ１００、容量用配線ＣＬ１００、および、データ入力線ＩＮ１００を、それぞれ、制御線ＭＣＯＮ、ゲートラインＧＬ、電源線ＶＨ、電源線ＶＬ、制御線ＭＣＫ、容量線ＣＳ、および、ソースラインＳＬと表記している。

　また、ゲートラインＧＬは第１ワード線Ｘｉ（１）、制御線ＭＣＯＮは第２ワード線Ｘｉ（２）、制御線ＭＣＫは第３ワード線Ｘｉ（３）、ソースラインＳＬはビット線Ｙｊである。

　ソースラインＳＬはサンプリングスイッチＳＭＰを介して書き込み／読み出し回路１５の出力に接続されている。

　ノードＰＩＸをｎｏｄｅＡ、インバータＩＮＶ１００の入力端子をｎｏｄｅＢ、インバータＩＮＶ１００の出力端子であるノードＭＲＹをｎｏｄｅＣとする。

　スイッチ回路（スイッチ回路）ＳＷ１００は、上記ロウドライバにより上記第１の配線を介して駆動されることによって、上記第４の配線と第１保持部との間の導通と遮断とを選択的に行う。

　第１データ保持部（第１保持部）ＤＳ１０１は、上記第１保持部に入力される上記２値論理レベルを保持する。

　データ転送部（転送部）ＴＳ１００は、上記ロウドライバにより上記第２の配線を介して駆動されることによって、上記第１保持部に保持されている上記２値論理レベルを上記第１保持部が保持したまま第２保持部へ転送する転送動作と、上記転送動作を行わない非転送動作とを選択的に行う。

　第２データ保持部（第２保持部）ＤＳ１０２は、上記第２保持部に入力される上記２値論理レベルを保持する。

　電源線ＶＨはＨｉｇｈを第１制御部に供給する。

　電源線ＶＬはＬｏｗを上記第１制御部に供給する。

　電源線ＶＨと電源線ＶＬとの一方が第１の供給源であり、他方が第２の供給源である。

　リフレッシュ出力制御部（第１制御部）ＲＳ１００は、上記ロウドライバにより上記第３の配線を介して、上記第１保持部に接続された上記第１制御部の出力素子（トランジスタＮ１０３）を導通させるか遮断させるかの駆動が行われ、上記第２保持部によって保持されている上記２値論理レベルが上記第１の電位レベル（例えばＬｏｗ）であるときには上記第２の供給源（例えば電源線ＶＨ）から供給される上記第２の電位レベル（例えばＨｉｇｈ）を接続素子（インバータＩＮＶ１００）を介して上記第１制御部の上記出力素子に伝達し、上記第２保持部によって保持されている上記２値論理レベルが上記第２の電位レベルであるときには上記第１の供給源（例えば電源線ＶＬ）から供給される上記第１の電位レベルを上記接続素子を介して上記第１制御部の上記出力素子に伝達する制御を行う。

　本実施例では、メモリセル２０に２値論理レベルを供給する動作モードにおいて、図２に示すように各部を駆動する。書き込みフレームとリフレッシュ期間については、後述の説明により詳細に説明する。リフレッシュ期間においては、液晶印加電圧の極性を反転するために共通電極ＣＯＭを反転交流駆動する。

　図２に示すように、リフレッシュ期間においては、第１制御部に上記出力素子を遮断させた状態において、上記第１保持部と上記第２保持部とが同じ上記２値論理レベルを保持し、上記コラムドライバから上記第４の配線に上記第１の電位レベルと上記第２の電位レベルとの間の電位（例えば（ＶＨ＋ＶＬ）／２：但し、ＶＨは電源線ＶＨから供給されるＨｉｇｈ電位（５Ｖ）、ＶＬは電源線ＶＬから供給されるＬｏｗ電位（０Ｖ））を供給してから上記第４の配線がフローティングとされた状態にある所定期間ｔｘを設ける。

　図３に、ｎｏｄｅＡ＝０Ｖ、ｎｏｄｅＢ＝０Ｖ、ｎｏｄｅＣ＝５Ｖの場合に、ソースラインＳＬを２．５Ｖとしてからフローティングとした状態における、所定期間ｔｘのｎｏｄｅＡに対するリーク状態を示す。トランジスタＮ１００においてソースラインＳＬからｎｏｄｅＡに向うリーク電流が、トランジスタＮ１０３においてｎｏｄｅＣからｎｏｄｅＡに向うリーク電流がそれぞれ発生する。

　図４に、ｎｏｄｅＡ＝５Ｖ、ｎｏｄｅＢ＝５Ｖ、ｎｏｄｅＣ＝０Ｖの場合に、ソースラインＳＬを２．５Ｖとしてからフローティングとした状態における、所定期間ｔｘのｎｏｄｅＡに対するリーク状態を示す。トランジスタＮ１００においてｎｏｄｅＡからソースラインＳＬに向うリーク電流が、トランジスタＮ１０３においてｎｏｄｅＡからｎｏｄｅＣに向うリーク電流がそれぞれ発生する。

　本実施例によれば、第１保持部の２値論理レベルの保持ノードが、第１の電位レベルを保持している場合と、第２の電位レベルを保持している場合とで、当該保持ノードに対して発生するリークが平衡している。

　以上により、書き込まれたデータに対応する２値論理レベルを保持する２つの保持部と、２つの保持部の間の２値論理レベルの転送を行う転送部と、一方の保持部の保持する２値論理レベルに基づいて他方の保持部のリフレッシュ動作を行う回路とを備えたメモリ装置であって、メモリセルに２値論理レベルを供給する配線から当該２値論理レベルを書き込む１つ目の保持部に対するリーク量を異なる回路状態間で平衡させることのできるメモリ装置を実現することができる。

　本実施例のメモリセル２０の構成を、図５にメモリ回路ＭＲ２として示す。

　メモリ回路ＭＲ２は、メモリ回路ＭＲ１と同じ構成を備えている。

　図６に示すように、リフレッシュ期間においては、第１制御部に上記出力素子を遮断させた状態において、上記第１保持部と上記第２保持部とが同じ上記２値論理レベルを保持し、上記コラムドライバから上記第４の配線に上記第１の電位レベルと上記第２の電位レベルとの間の電位（例えば（ＶＨ＋ＶＬ）／２：但し、ＶＨは電源線ＶＨから供給されるＨｉｇｈ電位（５Ｖ）、ＶＬは電源線ＶＬから供給されるＬｏｗ電位（０Ｖ））を供給し続ける所定期間ｔｘを設ける。

　図７に、ｎｏｄｅＡ＝０Ｖ、ｎｏｄｅＢ＝０Ｖ、ｎｏｄｅＣ＝５Ｖの場合に、ソースラインＳＬに２．５Ｖを供給し続けた状態における、所定期間ｔｘのｎｏｄｅＡに対するリーク状態を示す。トランジスタＮ１００においてソースラインＳＬからｎｏｄｅＡに向うリーク電流が、トランジスタＮ１０３においてｎｏｄｅＣからｎｏｄｅＡに向うリーク電流がそれぞれ発生する。

　図８に、ｎｏｄｅＡ＝５Ｖ、ｎｏｄｅＢ＝５Ｖ、ｎｏｄｅＣ＝０Ｖの場合に、ソースラインＳＬを２．５Ｖとしてから２．５Ｖを供給し続けた状態における、所定期間ｔｘのｎｏｄｅＡに対するリーク状態を示す。トランジスタＮ１００においてｎｏｄｅＡからソースラインＳＬに向うリーク電流が、トランジスタＮ１０３においてｎｏｄｅＡからｎｏｄｅＣに向うリーク電流がそれぞれ発生する。

　本実施例のメモリセル２０の構成を、図９にメモリ回路ＭＲ３として示す。

　メモリ回路ＭＲ３は、後述する図１３のメモリ回路と同じである。

　但し、メモリ回路ＭＲ３を一例として後述のように表示装置の画素として機能させることを想定して液晶容量Ｃｌｃを設けるとともに、図１３における第２ワード線Ｘｉ（２）、第１ワード線Ｘｉ（１）、第３ワード線Ｘｉ（３）、基準電位配線ＲＬ１、および、ビット線Ｙｊを、それぞれ、制御線ＭＣＯＮ、ゲートラインＧＬ、制御線ＭＣＫ、容量線ＣＳ、および、ソースラインＳＬと表記している。

　また、図１３におけるノードＰＩＸをｎｏｄｅＡ、ノードＭＲＹをｎｏｄｅＢとし、制御線ＭＣＯＮをｎｏｄｅＣとする。

　スイッチ回路（スイッチ回路）ＳＷ１は、上記ロウドライバにより上記第１の配線を介して駆動されることによって、上記第４の配線と第１保持部との間の導通と遮断とを選択的に行う。

　第１データ保持部（第１保持部）ＤＳ１は、上記第１保持部に入力される上記２値論理レベルを保持する。

　データ転送部（転送部）ＴＳ１は、上記ロウドライバにより上記第２の配線を介して駆動されることによって、上記第１保持部に保持されている上記２値論理レベルを上記第１保持部が保持したまま第２保持部へ転送する転送動作と、上記転送動作を行わない非転送動作とを選択的に行う。

　第２データ保持部（第２保持部）ＤＳ２は、上記第２保持部に入力される上記２値論理レベルを保持する。

　リフレッシュ出力制御部（第１制御部）ＲＳ１は、上記ロウドライバにより上記第３の配線を介して、上記第１保持部に接続された上記第１制御部の出力素子（トランジスタＮ４）を導通させるか遮断させるかの駆動が行われ、上記第２保持部によって保持されている上記２値論理レベルに応じて、供給源から供給される電位を接続素子（トランジスタＮ３）を介して上記第１制御部の上記出力素子に伝達するか否かを選択する制御を行う。

　制御線（供給源）ＭＣＯＮは、設定された電位を上記第１制御部に供給する。

　図１０に示すように、リフレッシュ期間においては、上記第１制御部に上記出力素子を遮断させた状態において、上記第１保持部と上記第２保持部とが同じ上記２値論理レベルを保持し、上記供給源の電位を上記第１の電位レベルと上記第２の電位レベルとのうちの一方（例えば図１０ではＨｉｇｈ）とするとともに、上記コラムドライバから上記第４の配線に上記第１の電位レベルと上記第２の電位レベルとのうちの他方（例えば図１０ではＬｏｗ）を供給してから上記第４の配線がフローティングとされた状態にある所定期間ｔｘを設ける。

　図１１に、ｎｏｄｅＡ＝０Ｖ、ｎｏｄｅＢ＝０Ｖ、ｎｏｄｅＣ＝５Ｖの場合に、ソースラインＳＬを０Ｖとしてからフローティングとした状態における、所定期間ｔｘのｎｏｄｅＡに対するリーク状態を示す。トランジスタＮ１においてはリーク電流が発生せず、トランジスタＮ３・Ｎ４においてｎｏｄｅＣからｎｏｄｅＡに向うリーク電流が発生する。

　図１２に、ｎｏｄｅＡ＝５Ｖ、ｎｏｄｅＢ＝５Ｖ、ｎｏｄｅＣ＝５Ｖの場合に、ソースラインＳＬを０Ｖとしてからフローティングとした状態における、所定期間ｔｘのｎｏｄｅＡに対するリーク状態を示す。トランジスタＮ１においてｎｏｄｅＡからソースラインＳＬに向うリーク電流が発生し、トランジスタＮ３・Ｎ４においてはリーク電流が発生しない。

　また、第４の配線をフローティングとするので、リーク電流を減少させることができ、低消費電力化を図ることができる。

　なお、所定期間ｔｘにおいて、上記第１制御部に上記出力素子を遮断させた状態において、上記第１保持部と上記第２保持部とが同じ上記２値論理レベルを保持し、上記供給源の電位を上記第１の電位レベルと上記第２の電位レベルとのうちの一方（例えば図１０ではＨｉｇｈ）とするとともに、上記コラムドライバから上記第４の配線に上記第１の電位レベルと上記第２の電位レベルとのうちの他方（例えば図１０ではＬｏｗ）を供給し続けてもよい。

　次に、実施例３に用いられるメモリセル２０の詳細な説明を以下に行う。
〔実施例３に用いられるメモリセル２０の詳細な説明〕
　図２２に、各メモリセル２０の構成の概念を示す。

　メモリセル２０は、スイッチ回路ＳＷ１、第１データ保持部ＤＳ１、データ転送部ＴＳ１、第２データ保持部ＤＳ２、リフレッシュ出力制御部ＲＳ１、および、供給源ＶＳ１を備えている。

　また、メモリアレイ１０には、データ入力線ＩＮ１、スイッチ制御線ＳＣ１、データ転送制御線ＤＴ１、および、リフレッシュ出力制御線ＲＣ１が設けられており、図２１では、ビット線Ｙｊがデータ入力線ＩＮ１に、第１ワード線Ｘｉ（１）がスイッチ制御線ＳＣ１に、第２ワード線Ｘｉ（２）がデータ転送制御線ＤＴ１に、第３ワード線Ｘｉ（３）がリフレッシュ出力制御線ＲＣ１に、それぞれ相当している。

　スイッチ回路ＳＷ１は、ワード線制御回路１４によりスイッチ制御線ＳＣ１（第１の配線）を介して駆動されることによって、データ入力線（第４の配線）ＩＮ１と第１データ保持部（第１保持部）ＤＳ１との間の導通と遮断とを選択的に行う。

　第１データ保持部ＤＳ１は、第１データ保持部ＤＳ１に入力される２値論理レベルを保持する。

　データ転送部（転送部）ＴＳ１は、ワード線制御回路１４によりデータ転送制御線（第２の配線）ＤＴ１を介して駆動されることによって、第１データ保持部ＤＳ１に保持されている２値論理レベルを第１データ保持部ＤＳ１が保持したまま第２データ保持部ＤＳ２へ転送する転送動作と、上記転送動作を行わない非転送動作とを選択的に行う。なお、データ転送制御線ＤＴ１に供給される信号は全メモリセル２０に共通であるので、データ転送制御線ＤＴ１は必ずしもロウごとに設けられてワード線制御回路１４によって駆動される必要はなく、書き込み／読み出し回路１５やその他のものによって駆動されてもよい。

　第２データ保持部（第２保持部）ＤＳ２は、第２データ保持部ＤＳ２に入力される２値論理レベルを保持する。

　リフレッシュ出力制御部（第１制御部）ＲＳ１は、ワード線制御回路１４によりリフレッシュ出力制御線（第３の配線）ＲＣ１を介して駆動されることによって第１の動作を行う状態または第２の動作を行う状態に選択的に制御される。なお、リフレッシュ出力制御線ＲＣ１に供給される信号は全メモリセル２０に共通であるので、リフレッシュ出力制御線ＲＣ１は必ずしもロウごとに設けられてワード線制御回路１４によって駆動される必要はなく、書き込み／読み出し回路１５やその他のものによって駆動されてもよい。

　第１の動作は、第２データ保持部ＤＳ２に保持されている２値論理レベルが第１の電位レベルであるか第２の電位レベルであるかという制御情報に応じて、リフレッシュ出力制御部ＲＳ１への入力を取り込んでリフレッシュ出力制御部ＲＳ１の出力として第１データ保持部ＤＳ１に供給するアクティブ状態となるか、リフレッシュ出力制御部ＲＳ１の出力を停止する非アクティブ状態となるかを選択する動作である。

　第２の動作は、上記制御情報に関わらずリフレッシュ出力制御部ＲＳ１の出力を停止する動作である。

　供給源ＶＳ１は、リフレッシュ出力制御部ＲＳ１の入力に、設定された電位の供給を行う。

　次に、上記メモリセル２０の状態の遷移について、図２３の（ａ）～（ｈ）を用いて説明する。ここでは、第１の電位レベルをＨｉｇｈとして「Ｈ」を、第２の電位レベルをＬｏｗとして「Ｌ」を、それぞれ図に示してある。また、上下に「Ｈ」および「Ｌ」が並んで記載されている箇所は、上段がメモリセル２０に「Ｈ」を書き込む場合の電位レベルの遷移状態を、下段がメモリセル２０に「Ｌ」を書き込む場合の電位レベルの遷移状態をそれぞれ示す。

　データの書き込みモードにおいては、まず、データの書き込み期間Ｔ１が設けられる。

　書き込み期間Ｔ１においては、図２３の（ａ）に示すように、スイッチ制御線ＳＣ１によってスイッチ回路ＳＷ１がＯＮ状態とされ、データ入力線ＩＮ１からスイッチ回路ＳＷ１を介して第１データ保持部ＤＳ１に、データに対応した第１の電位レベルと第２の電位レベルとのいずれかで表される保持対象の２値論理レベルが入力される。

　第１データ保持部ＤＳ１に２値論理レベルが入力されると、スイッチ制御線ＳＣ１によってスイッチ回路ＳＷ１はＯＦＦ状態とされる。またこのとき、データ転送制御線ＤＴ１によってデータ転送部ＴＳ１がＯＮ状態すなわち転送動作する状態とされ、第１データ保持部ＤＳ１に入力された２値論理レベルは保持されたまま、第１データ保持部ＤＳ１からデータ転送部ＴＳ１を介して第２データ保持部ＤＳ２に２値論理レベルが転送される。第２データ保持部ＤＳ２に２値論理レベルが転送されると、データ転送部ＴＳ１はＯＦＦ状態すなわち非転送動作を行う状態とされる。

　また、書き込み期間Ｔ１に続いてリフレッシュ期間Ｔ２が設けられる。

　図２３の（ｂ）に示すように、リフレッシュ期間Ｔ２においては、まず、書き込み／読み出し回路１５からデータ入力線ＩＮ１に、第１の電位レベルを出力しておく。

　そして、図２３の（ｃ）に示すように、スイッチ制御線ＳＣ１によってスイッチ回路ＳＷ１がＯＮ状態とされ、データ入力線ＩＮ１からスイッチ回路ＳＷ１を介して第１データ保持部ＤＳ１に、第１の電位レベルが入力される。第１データ保持部ＤＳ１に第１の電位レベルが入力されると、スイッチ制御線ＳＣ１によってスイッチ回路ＳＷ１はＯＦＦ状態とされる。

　次いで、図２３の（ｄ）に示すように、リフレッシュ出力制御線ＲＣ１によってリフレッシュ出力制御部ＲＳ１は第１の動作を行う状態に制御される。リフレッシュ出力制御部ＲＳ１の第１の動作は、このときに第２データ保持部ＤＳ２に２値論理レベルとして第１の電位レベルと第２の電位レベルとのうちのいずれが保持されているかを表す制御情報に応じて異なる。

　すなわち、第２データ保持部ＤＳ２に第１の電位レベルが保持されている場合には、リフレッシュ出力制御部ＲＳ１は、第２データ保持部ＤＳ２に第１の電位レベルが保持されていることを示す第１の制御情報が第２データ保持部ＤＳ２からリフレッシュ出力制御部ＲＳ１に伝達されることによりアクティブ状態となり、リフレッシュ出力制御部ＲＳ１への入力を取り込んでリフレッシュ出力制御部ＲＳ１の出力として第１データ保持部ＤＳ１に供給する動作を行う。リフレッシュ出力制御部ＲＳ１がこの第１の動作を行うとき、供給源ＶＳ１の電位は、第１の制御情報がリフレッシュ出力制御部ＲＳ１に伝達されている期間において少なくとも最終的にはリフレッシュ出力制御部ＲＳ１の入力に第２の電位レベルを供給することができるように、設定されている。この場合には、第１データ保持部ＤＳ１は、それまで保持していた２値論理レベルに上書きされる状態で、リフレッシュ出力制御部ＲＳ１から供給された第２の電位レベルを保持する。

　一方、第２データ保持部ＤＳ２に第２の電位レベルが保持されている場合には、リフレッシュ出力制御部ＲＳ１は非アクティブ状態となり、第２データ保持部ＤＳ２に第２の電位レベルが保持されていることを示す第２の制御情報が第２データ保持部ＤＳ２からリフレッシュ出力制御部ＲＳ１に伝達されることにより、出力を停止した状態（図中「×」で示す）となる。この場合には、第１データ保持部ＤＳ１はそれまで保持していた第１の電位レベルを保持し続ける。

　その後、リフレッシュ出力制御線ＲＣ１によってリフレッシュ出力制御部ＲＳ１は第２の動作を行う状態に制御される。

　リフレッシュ期間Ｔ２では、次いで、図２３の（ｅ）に示すように、データ転送制御線ＤＴ１によってデータ転送部ＴＳ１が転送動作する状態とされ、それまで第１データ保持部ＤＳ１に保持されていた２値論理データは、第１データ保持部ＤＳ１に保持されたまま、第１データ保持部ＤＳ１からデータ転送部ＴＳ１を介して第２データ保持部ＤＳ２に転送される。第１データ保持部ＤＳ１から第２データ保持部ＤＳ２にデータが転送されると、データ転送部ＴＳ１はＯＦＦ状態すなわち非転送動作を行う状態とされる。

　次いで、図２３の（ｆ）に示すように、スイッチ制御線ＳＣ１によってスイッチ回路ＳＷ１がＯＮ状態とされ、データ入力線ＩＮ１からスイッチ回路ＳＷ１を介して第１データ保持部ＤＳ１に、第１の電位レベルが入力される。第１データ保持部ＤＳ１に第１の電位レベルが入力されると、スイッチ制御線ＳＣ１によってスイッチ回路ＳＷ１はＯＦＦ状態とされる。

　次いで、図２３の（ｇ）に示すように、リフレッシュ出力制御線ＲＣ１によってリフレッシュ出力制御部ＲＳ１が第１の動作を行う状態に制御される。第２データ保持部ＤＳ２に第１の電位レベルが保持されている場合には、リフレッシュ出力制御部ＲＳ１はアクティブ状態となり、供給源ＶＳ１から供給される第２の電位レベルを第１データ保持部ＤＳ１に供給する動作を行う。この場合には、第１データ保持部ＤＳ１は、それまで保持していた２値論理レベルに上書きされる状態で、リフレッシュ出力制御部ＲＳ１から供給された第２の電位レベルを保持する。一方、第２データ保持部ＤＳ２に第２の電位レベルが保持されている場合には、リフレッシュ出力制御部ＲＳ１は非アクティブ状態となり、出力を停止した状態となる。この場合には、第１データ保持部ＤＳ１はそれまで保持していた第１の電位レベルを保持し続ける。その後、リフレッシュ出力制御線ＲＣ１によってリフレッシュ出力制御部ＲＳ１が第２の動作を行う状態に制御され、出力を停止した状態となる。

　次いで、図２３の（ｈ）に示すように、データ転送制御線ＤＴ１によってデータ転送部ＴＳ１が転送動作する状態とされ、それまで第１データ保持部ＤＳ１に保持されていた２値論理レベルは、第１データ保持部ＤＳ１に保持されたまま、第１データ保持部ＤＳ１からデータ転送部ＴＳ１を介して第２データ保持部ＤＳ２に転送される。第１データ保持部ＤＳ１から第２データ保持部ＤＳ２に２値論理レベルが転送されると、データ転送部ＴＳ１はＯＦＦ状態すなわち非転送動作を行う状態とされる。

　上記の一連の動作により、図２３の（ｈ）では、第１データ保持部ＤＳ１および第２データ保持部ＤＳ２において、図２３の（ａ）の書き込み期間Ｔ１で書き込んだ２値論理レベルが復元される。従って、図２３の（ｈ）の後に図２３の（ｂ）～（ｈ）までの動作を任意数繰り返しても書き込み期間Ｔ１で書き込んだデータが同様に復元される。

　ここで、書き込み期間Ｔ１に第１の電位レベル（ここではＨｉｇｈ）が書き込まれた場合には、図２３の（ｄ）と図２３の（ｆ）とで１回ずつレベル反転されてリフレッシュされることにより、第１の電位レベルに復元され、書き込み期間Ｔ１に第２の電位レベル（ここではＬｏｗ）が書き込まれた場合には、図２３の（ｃ）と図２３の（ｇ）とで１回ずつ反転されてリフレッシュされることにより、第２の電位レベルに復元される。

　なお、第１の電位レベルをＬｏｗ、第２の電位レベルをＨｉｇｈとする場合には、上述の動作論理を反転させればよい。

　リフレッシュ期間Ｔ２において、図２３の（ｃ）・（ｆ）のようにデータ入力線ＩＮ１から第１データ保持部ＤＳ１に第１の電位レベルを供給するとともに、図２３の（ｄ）・（ｇ）のようにリフレッシュ出力制御部ＲＳ１が供給源ＶＳ１から第１データ保持部ＤＳ１に第２の電位レベルを供給するようにしたので、リフレッシュ動作を行うのに従来のようなインバータを備える必要がない。

　このように、メモリ装置１によれば、各メモリセル２０に対して、第１データ保持部Ｄｓ１に２値論理データを書き込んだ後に、インバータを用いることなく、第１の電位レベルと第２の電位レベルとのうちの一方をデータ入力線ＩＮ１から供給し、他方を供給源ＶＳ１から供給することによって、メモリセル２０に書き込んだ２値論理データに対応する２値論理レベルを、レベル反転させながらリフレッシュすることができる。そして、リフレッシュされた状態では第１データ保持部ＤＳ１と第２データ保持部ＤＳ２との２値論理レベルが互いに等しいため、データ転送部ＴＳ１に転送動作を行わせても第１データ保持部ＤＳ１および第２データ保持部ＤＳ２の電位レベルに変化がない。これにより、リフレッシュした２値論理レベルを、データ転送部ＴＳ１を転送動作する状態にしながら第１データ保持部ＤＳ１と第２データ保持部ＤＳ２との両方で長時間保持することが可能になる。このとき、第１データ保持部ＤＳ１と第２データ保持部ＤＳ２とがデータ転送部ＴＳ１を介して接続されているので、データ転送部ＴＳ１の転送素子にオフリーク電流が存在することは２値論理レベルの保持とは無関係になる。また、２値論理レベルは、全体として第１データ保持部ＤＳ１と第２データ保持部ＤＳ２との和で表される大きな電気容量に保持されている状態となり、外部からのノイズの影響によっても２値論理レベルの電位は変動しにくい。

　従って、データ転送部ＴＳ１に用いられる転送素子にオフリーク電流が存在しても、第２データ保持部ＤＳ２の２値論理レベルを保持する保持ノードの電位は、第１データ保持部ＤＳ１の保持ノードの電位とともに長時間保持されるために変動しにくい。従来のメモリセルでは、図２８に期間ｔ１０５および期間ｔ１０９で示すように、リフレッシュされた状態では、第１データ保持部ＤＳ１０１と第２データ保持部ＤＳ１０２とがデータ転送部ＴＳ１００の転送素子（トランジスタＮ１０１）によって電気的に分離された状態で互いに異なる２値論理レベルを保持する時間が長かったため、転送素子のオフリーク電流が第２データ保持部ＤＳ１０２の電位に大きな影響を与えていた。

　また、第２データ保持部ＤＳ２の保持ノードの電位が変動したとしても、第１の動作を行っているリフレッシュ制御部ＲＳ１に対する制御情報がアクティブレベルと非アクティブレベルとの間で入れ替わってしまうほど変動時間は長くない。

　また、仮にリフレッシュ制御部ＲＳ１にインバータが存在していると仮定した場合には、インバータが動作するアクティブレベルとしてＨｉｇｈレベルとＬｏｗレベルという２つの相補的なレベルが存在するため、第２データ保持部ＤＳ２の電位がインバータに同じ動作を安定に維持させるレベルとして存在し得る範囲は狭い。例えば、第２データ保持部ＤＳ２の電位をＬｏｗレベルとして、Ｐチャネル型トランジスタがＯＮ状態、Ｎチャネル型トランジスタがＯＦＦ状態となるようにインバータを動作させているときに、Ｐチャネル型トランジスタのゲート電位が少し上昇すると、Ｎチャネル型トランジスタが導通する危険性がある。しかし、この状況を回避するためにＮチャネル型トランジスタの閾値電圧を大きく設計すると、Ｐチャネル型トランジスタがＯＦＦ状態、Ｎチャネル型トランジスタがＯＮ状態となるように動作させたいときにＨｉｇｈレベルがアクティブレベルとして機能する範囲が狭くなってしまう。これに対して、本実施形態ではリフレッシュ制御部ＲＳ１のアクティブレベルは第１の電位レベルと第２の電位レベルとのいずれか一方であるので、リフレッシュ制御部ＲＳ１に対する制御情報が非アクティブレベルとして存在する範囲を広く取ることにより、非アクティブレベルがアクティブレベルへ変動する危険性は小さくなる。一方、アクティブレベルはリフレッシュ制御部ＲＳ１の第１の動作におけるアクティブ状態の初期に機能すれば、供給部ＶＳ１から第１データ保持部ＤＳ１への出力の目的は容易に達成されるため、最終的に非アクティブレベルへ変動したとしても、リフレッシュ制御部ＲＳ１の誤動作を招来しにくい。従って、第２データ保持部ＤＳ２の保持ノードの電位が変動したとしても、リフレッシュ制御部ＲＳ１が誤動作してしまわないようなマージンの大きい設計を容易に行うことができる。これは例えば、リフレッシュ制御部ＲＳ１への制御情報がトランジスタのゲートに入力される場合を挙げると、当該トランジスタの閾値電圧を大きくして、非アクティブレベルとなるべき第２データ保持部ＤＳ２の電位が変動しても、ゲート・ソース間電圧がトランジスタの閾値電圧を越えにくいような設計を行うことに相当する。

　さらに、第２データ保持部ＤＳ２の保持ノードの電位が変動しても、リフレッシュ出力制御部ＲＳ１が第２の動作を行っていれば、誤動作は起こらない。

　従って、２つの保持部の間で２値論理データの転送を行う転送部に用いられる転送素子にオフリーク電流が存在しても、一方の保持部が保持する２値論理レベルに基づいてリフレッシュ動作を行う回路に、消費電流の増加や誤動作のない本来の動作を適切に行わせることができるメモリ装置を実現することができる。

　次に、当該メモリセル２０の具体的な構成および動作を説明する。

　図１３に、本実施例のメモリセル２０の構成を、等価回路としてのメモリ回路ＭＲ１で示す。

　メモリ回路ＭＲ１は、前述したように、スイッチ回路ＳＷ１、第１データ保持部ＤＳ１、データ転送部ＴＳ１、第２データ保持部ＤＳ２、および、リフレッシュ出力制御部ＲＳ１を備えている。

　スイッチ回路ＳＷ１は、Ｎチャネル型のＴＦＴであるトランジスタＮ１からなる。第１データ保持部ＤＳ１は容量（第１の容量）Ｃａ１からなる。データ転送部ＴＳ１は転送素子としてのＮチャネル型のＴＦＴであるトランジスタ（第３のスイッチ）Ｎ２からなる。第２データ保持部ＤＳ２は容量（第２の容量）Ｃｂ１からなる。リフレッシュ出力制御部ＲＳ１は、Ｎチャネル型のＴＦＴであるトランジスタ（第１のスイッチ）Ｎ３と、Ｎチャネル型のＴＦＴであるトランジスタ（第２のスイッチ）Ｎ４とからなる。容量Ｃａ１は容量Ｃｂ１よりも容量値が大きい。

　すなわち、図１３では、メモリ回路を構成する全てのトランジスタがＮチャネル型のＴＦＴ（電界効果トランジスタ）からなる。従って、メモリ回路ＭＲ１はアモルファスシリコン中にも作り込みやすい。

　また、各メモリ回路ＭＲ１を駆動する配線として、前述の第１ワード線Ｘｉ（１）、第２ワード線Ｘｉ（２）、第３ワード線Ｘｉ（３）、および、ビット線Ｙｊの他に、基準電位配線ＲＬ１がメモリ装置１に備えられている。

　また、上記のＴＦＴのような電界効果型トランジスタの一方のドレイン／ソース端子を第１のドレイン／ソース端子、他方のドレイン／ソース端子を第２のドレイン／ソース端子と呼ぶものとする。このことについては他の実施例でも同様とする。

　トランジスタＮ１のゲート端子は第１ワード線Ｘｉ（１）、トランジスタＮ１の第１のドレイン／ソース端子はビット線Ｙｊに、トランジスタＮ１の第２のドレイン／ソース端子は容量Ｃａ１の一端であるノード（保持ノード）ＰＩＸに、それぞれ接続されている。容量Ｃａ１の他端は基準電位配線ＲＬ１に接続されている。トランジスタＮ１がＯＮ状態であるときはスイッチ回路ＳＷ１は導通状態となり、トランジスタＮ１がＯＦＦ状態であるときはスイッチ回路ＳＷ１は遮断状態となる。

　トランジスタＮ２のゲート端子は第２ワード線Ｘｉ（２）に、トランジスタＮ２の第１のドレイン／ソース端子はノードＰＩＸに、トランジスタＮ２の第２のドレイン／ソース端子は容量Ｃｂ１の一端であるノード（保持ノード）ＭＲＹに、それぞれ接続されている。容量Ｃｂ１の他端は基準電位配線ＲＬ１に接続されている。トランジスタＮ２がＯＮ状態であるときはデータ転送部ＴＳ１は転送動作する状態となり、トランジスタＮ２がＯＦＦ状態であるときはデータ転送部ＴＳ１は非転送動作を行う状態となる。

　トランジスタＮ３のゲート端子はリフレッシュ出力制御部ＲＳ１の制御端子ＣＮＴ１としてノードＭＲＹに、トランジスタＮ３の第１のドレイン／ソース端子はリフレッシュ出力制御部ＲＳ１の入力端子ＩＮ１として第２ワード線Ｘｉ（２）に、トランジスタＮ３の第２のドレイン／ソース端子はトランジスタＮ４の第１のドレイン／ソース端子に、それぞれ接続されている。トランジスタＮ４のゲート端子は第３ワード線Ｘｉ（３）に、トランジスタＮ４の第２のドレイン／ソース端子はリフレッシュ出力制御部ＲＳ１の出力端子ＯＵＴ１としてノードＰＩＸに、それぞれ接続されている。すなわち、トランジスタＮ３とトランジスタＮ４とは、リフレッシュ出力制御部ＲＳ１の入力とリフレッシュ出力制御部ＲＳ１の出力との間に、トランジスタＮ３がリフレッシュ出力制御部ＲＳ１の入力側に配置されるように、互いに直列に接続されている。なお、トランジスタＮ３とトランジスタＮ４との互いの接続位置は、上記例の場合と入れ替わってもよく、トランジスタＮ３とトランジスタＮ４とは、リフレッシュ出力制御部ＲＳ１の入力とリフレッシュ出力制御部ＲＳ１の出力との間に互いに直列に接続されていればよい。

　トランジスタＮ４がＯＮ状態であるときに、リフレッシュ出力制御部ＲＳ１は第１の動作を行う状態に制御され、トランジスタＮ４がＯＦＦ状態であるときに、リフレッシュ出力制御部ＲＳ１は第２の動作を行う状態に制御される。トランジスタＮ３はＮチャネル型であるので、リフレッシュ出力制御部ＲＳ１が第１の動作を行うときに、アクティブ状態となる制御情報すなわちアクティブレベルはＨｉｇｈ、非アクティブ状態となる制御情報すなわち非アクティブレベルはＬｏｗである。

　次に、上記の構成のメモリ回路ＭＲ１の動作について説明する。

　まず、メモリ回路ＭＲ１の書き込み動作について説明する。

　書き込み動作は、メモリ装置１の外部から伝送ラインを介して入出力インターフェース１１に書き込み命令と書き込みアドレスとが入力され、命令デコーダ１２が命令を解釈して書き込みモードとなることにより行われる。命令デコーダ１２の書き込みモードを示す信号に従い、タイミング生成回路１３は書き込み動作の内部タイミング信号を生成する。ワード線制御回路１４は入出力インターフェース１１から入力される書き込みアドレスによって選択される第１ワード線Ｘｉ（１）、第２ワード線Ｘｉ（２）、および、第３ワード線Ｘｉ（３）を制御する。また、書き込み／読み出し回路１５は全てのビット線Ｙｊを制御する。以下では、書き込みアドレスによって選択される第１ワード線Ｘｉ（１）、第２ワード線Ｘｉ（２）、および、第３ワード線Ｘｉ（３）を、それぞれ、第１ワード線Ｘｉｗ（１）、第２ワード線Ｘｉｗ（２）、および、第３ワード線Ｘｉｗ（３）と表記する。

　図１４および図１５に、メモリ回路ＭＲ１のデータの書き込み動作を示す。本実施例では、互いに異なるロウのメモリ回路ＭＲ１に対して任意のデータを書き込む場合に、メモリアレイ１０の書き込みアドレスに対応する各ロウを線順次に駆動する。従って、書き込み期間Ｔ１はロウごとに決められており、ｉ番目のロウの書き込み期間Ｔ１をＴ１ｉと表記する。図１４では書き込み期間Ｔ１ｉに第１の電位レベルとしてのＨｉｇｈが書き込まれる場合を示し、図１５では書き込み期間Ｔ１ｉに第２の電位レベルとしてのＬｏｗが書き込まれる場合を示している。また、図１４および図１５の下方に、図２３の（ａ）～（ｈ）に対応する各期間におけるノードＰＩＸの電位（左側）およびノードＭＲＹの電位（右側）を併せて示した。

　図１４においては、第１ワード線Ｘｉｗ（１）、第２ワード線Ｘｉｗ（２）、および、第３ワード線Ｘｉｗ（３）には、ワード線制御回路１４からＨｉｇｈ（アクティブレベル）とＬｏｗ（非アクティブレベル）とからなる２値レベルの電位が印加される。上記２値レベルのＨｉｇｈ電位およびＬｏｗ電位については、上記の各線に個別に設定されてもよい。ビット線Ｙｊには、書き込み／読み出し回路１５から第１ワード線Ｘｉｗ（１）のＨｉｇｈ電位より低いＨｉｇｈとＬｏｗとからなる２値論理レベルが出力される。第２ワード線Ｘｉｗ（２）のＨｉｇｈ電位は、ビット線ＹｊのＨｉｇｈ電位と第１ワード線Ｘｉ（１）のＨｉｇｈ電位とのいずれかに等しく、第２ワード線Ｘｉｗ（２）のＬｏｗ電位は上記２値論理レベルのＬｏｗ電位に等しい。また、基準電位配線ＲＬ１が供給する電位は一定である。

　データの書き込み動作に対しては、書き込み期間Ｔ１ｉとリフレッシュ期間Ｔ２とが設けられている。書き込み期間Ｔ１ｉはロウごとに決められた時刻ｔｗｉから開始される。リフレッシュ期間Ｔ２は書き込みアドレスに対応するロウのメモリ回路ＭＲ１へのデータ書き込みが終了した後に、書き込みアドレスに対応しないロウをも含む全ロウに対して時刻ｔｒから一斉に開始される。書き込み期間Ｔ１ｉは、メモリ回路ＭＲ１に保持させようとするデータに対応する２値論理レベルを書き込む期間であり、順に連続する期間ｔ１ｉおよび期間ｔ２ｉからなる。リフレッシュ期間Ｔ２は、メモリ回路ＭＲ１に書き込んだ２値論理レベルをリフレッシュしながら保持する期間であり、順に連続する期間ｔ３～期間ｔ１４を有している。

　書き込み期間Ｔ１ｉにおいて、期間ｔ１ｉでは第１ワード線Ｘｉｗ（１）および第２ワード線Ｘｉｗ（２）の電位がともにＨｉｇｈとなる。第３ワード線Ｘｉｗ（３）の電位はＬｏｗである。これによりトランジスタＮ１・Ｎ２がＯＮ状態になるため、スイッチ回路ＳＷ１は導通状態、データ転送部ＴＳ１は転送動作する状態となり、ノードＰＩＸにビット線Ｙｊに供給された第１の電位レベル（ここではＨｉｇｈとする）が書き込まれる。期間ｔ２ｉでは第１ワード線Ｘｉｗ（１）の電位がＬｏｗとなる一方、第２ワード線Ｘｉｗ（２）の電位はＨｉｇｈを持続する。第３ワード線Ｘｉｗ（３）の電位はＬｏｗである。これによりトランジスタＮ１がＯＦＦ状態になるため、スイッチ回路ＳＷ１は遮断状態になる。また、トランジスタＮ２がＯＮ状態を持続するためデータ転送部ＴＳ１は転送動作する状態を維持する。従って、ノードＰＩＸからノードＭＲＹに第１の電位レベルが転送されるとともに、ノードＰＩＸ・ＭＲＹはビット線Ｙｊから切り離される。上記過程は、図２３の（ａ）の状態に相当する。

　次にリフレッシュ期間Ｔ２が開始される。リフレッシュ期間Ｔ２では、ビット線Ｙｊの電位は、第１の電位レベルであるＨｉｇｈとされる。また、第１ワード線Ｘｉ（１）、第２ワード線Ｘｉ（２）、および、第３ワード線Ｘｉ（３）については、１≦ｉ≦ｎの全てのｉについて以下に説明する駆動が行われる、すなわち、全メモリセル２０について一斉にリフレッシュ動作を行う（以下、これを「全リフレッシュ動作」と呼ぶことがある）。

　リフレッシュ期間Ｔ２において、期間ｔ３では、第１ワード線Ｘｉ（１）の電位がＬｏｗとなり、第２ワード線Ｘｉ（２）の電位がＬｏｗとなり、第３ワード線Ｘｉ（３）の電位がＬｏｗとなる。これによりトランジスタＮ２がＯＦＦ状態となるためデータ転送部ＴＳ１は非転送動作を行う状態となり、ノードＰＩＸとノードＭＲＹとは互いに切り離される。ノードＰＩＸとノードＭＲＹとには、ともにＨｉｇｈが保持される。上記過程は図２３の（ｂ）の状態に相当する。

　期間ｔ４では、第１ワード線Ｘｉ（１）の電位がＨｉｇｈとなり、第２ワード線Ｘｉ（２）の電位がＬｏｗを持続し、第３ワード線Ｘｉ（３）の電位がＬｏｗを持続する。これによりトランジスタＮ１がＯＮ状態となるためスイッチ回路ＳＷ１が導通状態となり、ノードＰＩＸにビット線Ｙｊから再びＨｉｇｈ電位が書き込まれる。

　期間ｔ５では、第１ワード線Ｘｉ（１）の電位がＬｏｗとなり、第２ワード線Ｘｉ（２）の電位がＬｏｗを持続し、第３ワード線Ｘｉ（３）の電位がＬｏｗを持続する。これによりトランジスタＮ１がＯＦＦ状態となるためスイッチ回路ＳＷ１が遮断状態となり、ノードＰＩＸは、ビット線Ｙｊから切り離されてＨｉｇｈを保持する。

　期間ｔ４～期間ｔ５の過程は図２３の（ｃ）の状態に相当する。

　期間ｔ６では、第１ワード線Ｘｉ（１）の電位がＬｏｗを持続し、第２ワード線Ｘｉ（２）の電位がＬｏｗを持続し、第３ワード線Ｘｉ（３）の電位がＨｉｇｈになる。これによりトランジスタＮ４がＯＮ状態になり、リフレッシュ出力制御部ＲＳ１は第１の動作を行う。また、ノードＭＲＹの電位がＨｉｇｈであることからトランジスタＮ３はＯＮ状態であるので、リフレッシュ出力制御部ＲＳ１がアクティブ状態となり、第２ワード線Ｘｉ（２）からトランジスタＮ３・Ｎ４を介してノードＰＩＸにＬｏｗ電位が供給される。第２ワード線Ｘｉ（２）は図２２における供給源ＶＳ１を兼ねている。

　期間ｔ７では、第１ワード線Ｘｉ（１）の電位がＬｏｗを持続し、第２ワード線Ｘｉ（２）の電位がＬｏｗを持続し、第３ワード線Ｘｉ（３）の電位がＬｏｗになる。これによりトランジスタＮ４がＯＦＦ状態になるのでリフレッシュ出力制御部ＲＳ１は第２の動作を行う状態となり、ノードＰＩＸは、第２ワード線Ｘｉ（２）から切り離されてＬｏｗを保持する。

　期間ｔ６～期間ｔ７の過程は図２３の（ｄ）の状態に相当する。

　期間ｔ８では、第１ワード線Ｘｉ（１）の電位がＬｏｗを持続し、第２ワード線Ｘｉ（２）の電位がＨｉｇｈになり、第３ワード線Ｘｉ（３）の電位がＬｏｗを持続する。これによりトランジスタＮ２がＯＮ状態となるためデータ転送部ＴＳ１が転送動作する状態となる。このとき、容量Ｃａ１と容量Ｃｂ１との間で電荷の移動が起こり、ノードＰＩＸおよびノードＭＲＹの両方の電位がＬｏｗとなる。ノードＰＩＸの電位は、容量Ｃｂ１からトランジスタＮ２を介して容量Ｃａ１に正電荷が移動することにより、若干の電圧ΔＶｘだけ上昇するが、Ｌｏｗの電位範囲内にある。

　この期間ｔ８はリフレッシュされた２値論理データを、データ転送部ＴＳ１を介して互いに接続された第１データ保持部ＤＳ１と第２データ保持部ＤＳ２との両方によって保持する期間であり、長く設定することが可能である。このことは以後の実施例および実施形態でも同様である。

　期間ｔ９では、第１ワード線Ｘｉ（１）の電位がＬｏｗを持続し、第２ワード線Ｘｉ（２）の電位がＬｏｗになり、第３ワード線Ｘｉ（３）の電位がＬｏｗを持続する。これによりトランジスタＮ２がＯＦＦ状態となるためデータ転送部ＴＳ１が非転送動作を行う状態となり、ノードＰＩＸとノードＭＲＹとは互いに切り離される。ノードＰＩＸとノードＭＲＹとには、ともにＬｏｗが保持される。期間ｔ８～期間ｔ９の上記過程は図２３の（ｅ）の状態に相当する。

　期間ｔ１０では、第１ワード線Ｘｉ（１）の電位がＨｉｇｈになり、第２ワード線Ｘｉ（２）の電位がＬｏｗを持続し、第３ワード線Ｘｉ（３）の電位がＬｏｗを持続する。これによりトランジスタＮ１がＯＮ状態となるためスイッチ回路ＳＷ１は導通状態となり、ノードＰＩＸにビット線Ｙｊから再びＨｉｇｈ電位が書き込まれる。

　期間ｔ１１では、第１ワード線Ｘｉ（１）の電位がＬｏｗになり、第２ワード線Ｘｉ（２）の電位がＬｏｗを持続し、第３ワード線Ｘｉ（３）の電位がＬｏｗを持続する。これによりトランジスタＮ１がＯＦＦ状態となるためスイッチ回路ＳＷ１は遮断状態となり、ノードＰＩＸは、ビット線Ｙｊから切り離されてＨｉｇｈを保持する。

　期間ｔ１０～期間ｔ１１の過程は図２３の（ｆ）の状態に相当する。

　期間ｔ１２では、第１ワード線Ｘｉ（１）の電位がＬｏｗを持続し、第２ワード線Ｘｉ（２）の電位がＬｏｗを持続し、第３ワード線Ｘｉ（３）の電位がＨｉｇｈになる。これによりトランジスタＮ４がＯＮ状態になるため、リフレッシュ出力制御部ＲＳ１は第１の動作を行う状態となる。また、ノードＭＲＹの電位がＬｏｗであることからトランジスタＮ３はＯＦＦ状態であるので、リフレッシュ出力制御部ＲＳ１は非アクティブ状態となり、出力を停止した状態となる。従って、ノードＰＩＸはＨｉｇｈを保持したままとなる。

　期間ｔ１３では、第１ワード線Ｘｉ（１）の電位がＬｏｗを持続し、第２ワード線Ｘｉ（２）の電位がＬｏｗを持続し、第３ワード線Ｘｉ（３）の電位がＬｏｗになる。これによりトランジスタＮ４はＯＦＦ状態となるためリフレッシュ出力制御部ＲＳ１は第２の動作を行う状態となり、ノードＰＩＸはＨｉｇｈを保持する。

　期間ｔ１２～期間ｔ１３の上記過程は図２３の（ｇ）の状態に相当する。

　期間ｔ１４では、第１ワード線Ｘｉ（１）の電位がＬｏｗを持続し、第２ワード線Ｘｉ（２）の電位がＨｉｇｈになり、第３ワード線Ｘｉ（３）の電位がＬｏｗを持続する。これによりトランジスタＮ２がＯＮ状態となるためデータ転送部ＴＳ１は転送動作する状態となる。このとき、容量Ｃａ１と容量Ｃｂ１との間で電荷の移動が起こり、ノードＰＩＸおよびノードＭＲＹの両方の電位がＨｉｇｈとなる。ノードＰＩＸの電位は、容量Ｃａ１からトランジスタＮ２を介して容量Ｃｂ１に正電荷が移動することにより、若干の電圧ΔＶｙだけ低下するが、Ｈｉｇｈの電位範囲内にある。上記過程は図２３の（ｈ）の状態に相当する。

　この期間ｔ１４はリフレッシュされた２値論理データを、データ転送部ＴＳ１を介して互いに接続された第１データ保持部ＤＳ１と第２データ保持部ＤＳ２との両方によって保持する期間であり、長く設定することが可能である。このことは以後の実施例および実施形態でも同様である。

　以上の動作により、ノードＰＩＸの電位は、期間ｔ１ｉ～期間ｔ５および期間ｔ１０～期間ｔ１４でＨｉｇｈ、期間ｔ６～期間ｔ９でＬｏｗとなり、ノードＭＲＹの電位は、期間ｔ１ｉ～期間ｔ７および期間ｔ１４でＨｉｇｈ、期間ｔ８～期間ｔ１３でＬｏｗとなる。

　この後、リフレッシュ期間Ｔ２を継続する場合には、命令デコーダ１２は期間ｔ３～期間ｔ１４の動作を繰り返す。新たなデータを書き込む、あるいは、データの読み出しを行う場合には、命令デコーダ１２はリフレッシュ期間Ｔ２を終了して全リフレッシュ動作モードを解除する。

　以上が、図１４についての説明である。

　なお、全リフレッシュ動作の命令を、外部からの信号ではなく、発振器等にて内部で発生させたクロックにより生成するようにしてもよい。そうすることで外部システムが一定時間毎にリフレッシュ命令を入力する必要がなくなり、柔軟なシステム構築ができるという利点がある。本実施例によるメモリセル２０を用いたダイナミックメモリ回路においては、全リフレッシュ動作を、ワード線ごとにスキャンすることによって行う必要がなく、アレイ全体に一括で行うことができるため、一般の従来のダイナミックメモリ回路においてビット線Ｙｊの電位を破壊読み出ししながらリフレッシュするのに必要となるような周辺回路を削減することができる。

　次に、図１５についての説明を行う。

　図１５では、書き込み期間Ｔ１ｉにメモリセル２０に第２の電位レベルとしてのＬｏｗを書き込むが、書き込み期間Ｔ１ｉにビット線Ｙｊの電位をＬｏｗとする他は、各期間における第１ワード線Ｘｉ（１）、第２ワード線Ｘｉ（２）、および、第３ワード線Ｘｉ（３）の電位変化は図１４と同様である。

　これにより、ノードＰＩＸの電位は、期間ｔ１ｉ～期間ｔ３および期間ｔ１２～期間ｔ１４でＬｏｗ、期間ｔ４～期間ｔ１１でＨｉｇｈとなり、ノードＭＲＹの電位は、期間ｔ１ｉ～期間ｔ７および期間ｔ１４でＬｏｗ、期間ｔ８～期間ｔ１３でＨｉｇｈとなる。

　なお、図２３の（ａ）～（ｈ）はメモリセル２０の状態遷移を表すものであったが、図１４および図１５におけるメモリ回路ＭＲ１の動作ステップとしては、以下のように区分することができる。

　（１）第１のステップ（期間ｔ１ｉ～期間ｔ２ｉ（書き込み期間Ｔ１ｉ））
　第１のステップでは、書き込み／読み出し回路１５からビット線Ｙｊにデータに対応する２値論理レベルを供給した状態、かつ、リフレッシュ出力制御部ＲＳ１に第２の動作を行わせた状態としてスイッチ回路ＳＷ１を導通させることによりメモリセル２０に上記２値論理レベルを書き込み、メモリセル２０に上記２値論理レベルが書き込まれた状態、かつ、リフレッシュ出力制御部ＲＳ１に第２の動作を行わせた状態としてデータ転送部ＴＳ１によって転送動作を行う。

　（２）第２のステップ（期間ｔ３～期間ｔ４と期間ｔ９～期間ｔ１０とのそれぞれ）
　第２のステップでは、第１ステップに続いて、リフレッシュ出力制御部ＲＳ１に第２の動作を行わせた状態、かつ、データ転送部ＴＳ１に非転送動作を行わせた状態としてスイッチ回路ＳＷ１を導通させることにより、リフレッシュ出力制御部ＲＳ１をアクティブ状態とする制御情報に相当するレベルと同じ２値論理レベルをビット線Ｙｊを介して第１データ保持部ＤＳ１に入力する。

　（３）第３のステップ（期間ｔ５～期間ｔ６と期間ｔ１１～期間ｔ１２とのそれぞれ）
　第３のステップでは、第２ステップに続いて、スイッチ回路ＳＷ１を遮断した状態、かつ、データ転送部ＴＳ１に非転送動作を行わせた状態としてリフレッシュ出力制御部ＲＳ１によって第１の動作を行うとともに、第１の動作の終了時には供給源ＶＳ１からリフレッシュ出力制御部ＲＳ１の入力にリフレッシュ出力制御部ＲＳ１をアクティブ状態とする制御情報に相当するレベルの反転レベルの２値論理レベルを供給している状態とする。

　（４）第４のステップ（期間ｔ７～期間ｔ８と期間ｔ１３～期間ｔ１４とのそれぞれ）
　第４のステップでは、第３ステップに続いて、スイッチ回路ＳＷ１を遮断した状態、かつ、リフレッシュ出力制御部ＲＳ１に第２の動作を行わせた状態としてデータ転送部ＴＳ１によって転送動作を行う。

　そして、書き込み動作全体としては、まず第１ステップを実行し、第１のステップに続いて、第２のステップの開始から第４のステップの終了までの一連の動作（期間ｔ３～期間ｔ８）を１回以上実行する動作となる。

　次に、メモリ回路ＭＲ１の読み出し動作について説明する。

　読み出し動作は、メモリ装置１の外部から伝送ラインを介して入出力インターフェース１１に読み出し命令と読み出しアドレスとが入力され、命令デコーダ１２が命令を解釈して読み出しモードとなることにより行われる。命令デコーダ１２の読み出しモードを示す信号に従い、タイミング生成回路１３は読み出し動作の内部タイミング信号を生成する。ワード線制御回路１４は入出力インターフェース１１から入力される読み出しアドレスによって選択される第１ワード線Ｘｉ（１）、第２ワード線Ｘｉ（２）、および、第３ワード線Ｘｉ（３）を制御する。また、書き込み／読み出し回路１５は全てのビット線Ｙｊを制御する。以下では、読み出しアドレスによって選択される第１ワード線Ｘｉ（１）、第２ワード線Ｘｉ（２）、および、第３ワード線Ｘｉ（３）を、それぞれ、第１ワード線Ｘｉｒ（１）、第２ワード線Ｘｉｒ（２）、および、第３ワード線Ｘｉｒ（３）と表記する。

　メモリセル２０の動作を図１６を用いて説明する。

　図１６には、第１ワード線Ｘｉｒ（１）、第２ワード線Ｘｉｒ（２）、第３ワード線Ｘｉｒ（３）、各ビット線Ｙｊ、ノードＰＩＸ、および、ノードＭＲＹの各電位波形と、極性信号ＰＯＬの波形とを示す。

　極性信号ＰＯＬはノードＰＩＸに保持されているデータの極性を表す内部信号である。本実施形態のメモリセル２０においては、ノードＰＩＸの電位がリフレッシュ動作を行う度にＨｉｇｈからＬｏｗへ、または、ＬｏｗからＨｉｇｈへとレベル反転するため、メモリセル２０の現在のデータがいずれの極性であるかを極性信号ＰＯＬを用いて保持しておく。すなわち、リフレッシュ動作ごとに極性信号ＰＯＬの極性を反転させる。このようにすれば、リフレッシュごとにデータ極性が反転しても、任意のタイミングで書き込まれたデータが「０」であるのか「１」であるのかを正しく読み出すことが可能である。極性信号ＰＯＬは書き込み／読み出し回路１５によって制御されてもよいし、タイミング生成回路１３によって制御されてもよい。

　図１７に、極性信号ＰＯＬとデータとビット線Ｙｊの電位との対応関係の一例を示す。メモリセル２０に保持されてリフレッシュされるごとに極性信号ＰＯＬが「０」と「１」との間で切り替わる。例えば、極性信号ＰＯＬが０であるときにメモリセル２０に書き込んだデータが「０」、それに対応して供給した２値論理レベルが「Ｌ」であった場合に、メモリセル２０中では、極性信号ＰＯＬが「０」のときに２値論理レベルが「Ｌ」となって保持されており、極性信号ＰＯＬが「１」のときに２値論理レベルが「Ｈ」となって保持されている。

　読み出しモードでは、順に、第１セット期間ｔ２１、プリチャージ期間ｔ２２、センス期間ｔ２３、第２セット期間ｔ２４、および、リフレッシュ期間Ｔ２０が設けられている。読み出しアドレスに対応する各ロウについて、第１セット期間ｔ２１→プリチャージ期間ｔ２２→センス期間ｔ２３→第２セット期間ｔ２４と連続する動作が順次行われた後に、読み出しアドレスに対応する全てのロウについて一斉にリフレッシュ期間Ｔ２０が実行されてもよいし、読み出しアドレスに対応するロウごとに、第１セット期間ｔ２１→プリチャージ期間ｔ２２→センス期間ｔ２３→第２セット期間ｔ２４→リフレッシュ期間Ｔ２０と連続する動作が順次行われるようにしてもよい。

　読み出しモードが開始されるとまず第１セット期間ｔ２１になり、極性信号ＰＯＬを反転し、その後、第２ワード線Ｘｉｒ（２）の電位をＬｏｗにする。

　次に、プリチャージ期間ｔ２２となり、第１ワード線Ｘｉｒ（１）の電位をＨｉｇｈにして全ビット線Ｙｊの電位をＨｉｇｈ（リフレッシュ制御部ＲＳ１を第１の動作時のアクティブ状態とする制御情報に相当するレベルと同じ２値論理レベル）にする。また、書き込み／読み出し回路１５によって全ビット線Ｙｊを高インピーダンス状態とする。

　次いで、センス期間ｔ２３となり、第３ワード線Ｘｉｒ（３）の電位をＨｉｇｈとするとトランジスタＮ４がＯＮ状態となるため、リフレッシュ出力制御部ＲＳ１が第１の動作を行う状態となる。このとき、図１６中の破線に示すように、ノードＭＲＹに保持されている電位がＨｉｇｈであればリフレッシュ出力制御部ＲＳ１はアクティブ状態となり、トランジスタＮ３がＯＮ状態となることでビット線Ｙｊの正電荷が第２ワード線Ｘｉｒ（２）にディスチャージされ、ビット線ＹｊがＬｏｗとなる。一方、このとき、図１６中の実線に示すように、ノードＭＲＹに保持されている電位がＬｏｗであればリフレッシュ出力制御部ＲＳ１は非アクティブ状態となり、トランジスタＮ３がＯＦＦ状態となることで、ビット線ＹｊはＨｉｇｈ電位を保つ。

　従って、このときの各ビット線Ｙｊの電位を書き込み／読み出し回路１５によってセンスし、図１７のように極性信号ＰＯＬに従って出力データを決定することにより、選択されたアドレスのデータを読み出すことができる。読み出したデータは入出力インターフェース１１によって外部に出力される。センス期間ｔ２３の終了時に第３ワード線Ｘｉｒ（３）の電位をＬｏｗとし、トランジスタＮ４をＯＦＦ状態としてリフレッシュ出力制御部ＲＳ１を第２の動作を行う状態にする。

　次いで第２セット期間ｔ２４となり、まず第１ワード線Ｘｉｒ（１）の電位をＬｏｗとしてトランジスタＮ１をＯＦＦ状態にする、すなわちスイッチ回路ＳＷ１を遮断状態にする。次いでこの状態で第２ワード線Ｘｉｒ（２）の電位をＨｉｇｈとしてトランジスタＮ２をＯＮ状態にする。これによりデータ転送部ＴＳ１が転送動作する状態となってノードＰＩＸとノードＭＲＹとが互いに接続されるので、ノードＰＩＸからノードＭＲＹに２値論理レベルが転送され、ノードＭＲＹのデータ極性がノードＰＩＸのデータ極性と同じになる。この結果、読み出し前にノードＰＩＸ・ＭＲＹに保持されていたデータの極性が反転された状態となる。その後、各ビット線Ｙｊの電位が書き込み／読み出し回路１５によってＬｏｗとされる。第２セット期間ｔ２４の終了前に極性信号ＰＯＬを反転させる。

　次いでリフレッシュ期間Ｔ２０となり、読み出し動作によって、極性の反転されたノードＰＩＸ・ＭＲＹの極性を元に戻すために、選択されたアドレスのワード線のみを制御して、１アドレスのみのリフレッシュ動作を行う。リフレッシュ期間Ｔ２０では、図１４および図１５で説明した書き込みモードでのリフレッシュ動作と同様の動作を行う。

　まず、期間ｔ２５となり、第２ワード線Ｘｉｒ（２）の電位がＬｏｗとなる。これによりトランジスタＮ２がＯＦＦ状態となるのでデータ転送部ＴＳ１は非転送動作を行う状態となる。次いで第１ワード線Ｘｉｒ（１）の電位がＨｉｇｈになるとともに、各ビット線Ｙｊの電位が書き込み／読み出し回路１５によってＨｉｇｈとされる。このビット線Ｙｊの電位変化は図１４および図１５と同様にリフレッシュ期間ｔ２５の最初から行われてもよい。これにより、トランジスタＮ１がＯＮ状態すなわちスイッチ回路ＳＷ１が導通状態となってノードＰＩＸの電位がＨｉｇｈとなる。

　次いで期間ｔ２６となり、第３ワード線Ｘｉｒ（３）の電位がＨｉｇｈとなり、トランジスタＮ４がＯＮ状態、すなわちリフレッシュ出力制御部ＲＳ１が第１の動作を行う状態となる。このとき、ノードＭＲＹの電位がＨｉｇｈであればトランジスタＮ３がＯＮ状態であるのでリフレッシュ出力制御部ＲＳ１がアクティブ状態となり、ノードＰＩＸが第２ワード線Ｘｉｒ（２）の電位であるＬｏｗに充電される。一方、ノードＭＲＹの電位がＬｏｗであればトランジスタＮ３がＯＦＦ状態であるので、リフレッシュ出力制御部ＲＳ１が非アクティブ状態となり、ノードＰＩＸはＨｉｇｈの電位を保持する。

　次いで期間ｔ２７となり、第３ワード線Ｘｉｒ（３）の電位がＬｏｗとなり、トランジスタＮ４がＯＦＦ状態、すなわちリフレッシュ出力制御部ＲＳ１が第２の動作を行う状態となる。その後、第２ワード線Ｘｉｒ（２）の電位がＨｉｇｈとなってトランジスタＮ２がＯＮ状態、すなわちデータ転送部ＴＳ１が転送動作する状態となる。これにより、ノードＭＲＹにノードＰＩＸのデータが転送され、ノードＰＩＸ・ＭＲＹは、読み出し直前の電位と同じ極性にリフレッシュされる。各ビット線Ｙｊの電位はＬｏｗに戻される。期間ｔ２７の終了前に極性信号ＰＯＬを反転させる。

　この期間ｔ２７における第２ワード線Ｘｉｒ（２）の電位がＨｉｇｈとなっている期間は、リフレッシュされた２値論理データを、データ転送部ＴＳ１を介して互いに接続された第１データ保持部ＤＳ１と第２データ保持部ＤＳ２との両方によって保持する期間であり、書き込み動作の場合と同様に長く設定することが可能である。これにより、ノードＰＩＸ・ＭＲＹの電位は安定化され、メモリセル２０は誤動作しにくくなる。

　読み出しアドレスに対応するメモリセル２０のリフレッシュ動作は期間Ｔ２０で実行される１回の動作で終了してもよいし、その後、期間Ｔ２０で実行される動作と同じリフレッシュ動作を繰り返してもよい。同じリフレッシュ動作を繰り返す場合には、リフレッシュ動作を１回行う度に、ノードＰＩＸ・ＭＲＹの電位極性は１回ずつ反転されていく。

　上記の読み出しモードでは、データを読み出したときは、ビット線Ｙｊの容量に十分な充電が行われている状態であるので、読み出し後のデータ復元に際して、一般の従来のダイナミックメモリ回路においてビット線の電位を破壊読み出ししながらリフレッシュするのに必要となるような周辺回路を削減することができる。

　図１６におけるメモリ回路ＭＲ１の動作ステップとしては、以下のように区分することができる。

　（１）第５のステップ（期間ｔ２１～期間ｔ２２）
　第５のステップでは、書き込み／読み出し回路１５からビット線Ｙｊにリフレッシュ出力制御部ＲＳ１をアクティブ状態とする上記制御情報に相当するレベルと同じ２値論理レベルを供給した状態、かつ、データ転送部ＴＳ１に非転送動作を行わせた状態、かつ、リフレッシュ出力制御部ＲＳ１に第２の動作を行わせた状態として、スイッチ回路ＳＷ１を導通させることによりメモリセル２０に上記２値論理レベルを書き込む。

　（２）第６のステップ（期間ｔ２３）
　第６のステップでは、第５のステップに続いて、スイッチ回路ＳＷ１を導通させた状態、かつ、データ転送部ＴＳ１に非転送動作を行わせた状態として、リフレッシュ出力制御部ＲＳ１に第１の動作を行わせる。

　（３）第７のステップ（期間ｔ２３）
　第７のステップでは、第６のステップに続いて、スイッチ回路ＳＷ１を導通させた状態、かつ、データ転送部ＴＳ１に非転送動作を行わせた状態として、ビット線Ｙｊの電位を書き込み／読み出し回路１５によってセンスすることにより、メモリセル２０に保持されていたデータを判定する。

　（４）第８のステップ（期間ｔ２４）
　第８のステップでは、第７のステップに続いて、スイッチ回路ＳＷ１を遮断した状態、かつ、リフレッシュ出力制御部ＲＳ１に第２の動作を行わせた状態として、データ転送部ＴＳ１に転送動作を行わせる。

　（５）第９のステップ（期間ｔ２５）
　第９のステップでは、第８のステップに続いて、データ転送部ＴＳ１に非転送動作を行わせた状態、かつ、書き込み／読み出し回路１５からビット線Ｙｊにリフレッシュ出力制御部ＲＳ１をアクティブ状態とする制御情報に相当するレベルと同じ２値論理レベルを供給した状態、かつ、リフレッシュ出力制御部ＲＳ１に第２の動作を行わせた状態として、スイッチ回路ＳＷ１を導通させる。

　（６）第１０のステップ（期間ｔ２６）
　第１０のステップでは、第９のステップに続いて、スイッチ回路ＳＷ１を遮断した状態、かつ、データ転送部ＴＳ１に非転送動作を行わせた状態として、リフレッシュ出力制御部ＲＳ１に第１の動作を行わせる。

　（７）第１１のステップ（期間ｔ２７）
　第１１のステップでは、第１０のステップに続いて、スイッチ回路ＳＷ１を遮断した状態、かつ、リフレッシュ出力制御部ＲＳ１に第２の動作を行わせた状態として、データ転送部ＴＳ１に転送動作を行わせる。

　そして、読み出し動作全体としては、まず第５のステップから第８のステップまでを実行し、第８のステップに続いて、第９のステップの開始から第１１のステップの終了までの一連の動作（期間ｔ２５～期間ｔ２７（リフレッシュ期間Ｔ２０））を１回以上実行する動作となる。

　次に、本実施例の変形例について説明する。

　図１８に、当該変形例のメモリセル２０の構成を、等価回路としてのメモリ回路ＭＲ２で示す。

　メモリ回路ＭＲ２は、前述したように、スイッチ回路ＳＷ１、第１データ保持部ＤＳ１、データ転送部ＴＳ１、第２データ保持部ＤＳ２、および、リフレッシュ出力制御部ＲＳ１を備えている。

　スイッチ回路ＳＷ１は、図１３のトランジスタＮ１に代えてＰチャネル型のＴＦＴであるトランジスタＰ１からなる。データ転送部ＴＳ１は、図１３のトランジスタＮ２に代えてＰチャネル型のＴＦＴであるトランジスタ（第３のスイッチ）Ｐ２からなる。リフレッシュ出力制御部ＲＳ１は、図１３のトランジスタＮ３に代えてＰチャネル型のＴＦＴであるトランジスタ（第１のスイッチ）Ｐ３と、図１３のトランジスタＮ４に代えてＰチャネル型のＴＦＴであるトランジスタ（第２のスイッチ）Ｐ４とからなる。第１データ保持部ＤＳ１および第２データ保持部ＤＳ２は、図１３の構成と同じである。

　すなわち、図１８では、メモリ回路を構成する全てのトランジスタがＰチャネル型のＴＦＴ（電界効果トランジスタ）からなる。

　トランジスタＰ１がＯＮ状態であるときはスイッチ回路ＳＷ１は導通状態となり、トランジスタＰ１がＯＦＦ状態であるときはスイッチ回路ＳＷ１は遮断状態となる。トランジスタＰ２がＯＮ状態であるときはデータ転送部ＴＳ１は転送動作する状態となり、トランジスタＰ２がＯＦＦ状態であるときはデータ転送部ＴＳ１は非転送動作を行う状態となる。

　トランジスタＰ４がＯＮ状態であるときに、リフレッシュ出力制御部ＲＳ１は第１の動作を行う状態に制御され、トランジスタＰ４がＯＦＦ状態であるときに、リフレッシュ出力制御部ＲＳ１は第２の動作を行う状態に制御される。トランジスタＰ３はＰチャネル型であるので、リフレッシュ出力制御部ＲＳ１が第１の動作を行うときに、アクティブ状態となる制御情報すなわちアクティブレベルはＬｏｗ、非アクティブ状態となる制御情報すなわち非アクティブレベルはＨｉｇｈである。

　また、各メモリ回路ＭＲ２を駆動する配線として、前述の第１ワード線Ｘｉ（１）、第２ワード線Ｘｉ（２）、第３ワード線Ｘｉ（３）、および、ビット線Ｙｊの他に、基準電位配線ＲＬ１がメモリ装置１に備えられていることは図１３と同様であるが、これらの駆動波形は図１４および図１５とは異なるため、次に説明する。

　図１９に、メモリ回路ＭＲ２の書き込み動作を説明する。

　図１９では、第１ワード線Ｘｉ（１）、第２ワード線Ｘｉ（２）、および、第３ワード線Ｘｉ（３）の各電位波形を図１４の電位波形からＨｉｇｈとＬｏｗとの間で反転させたものとする。また、一例として期間ｔ１ｉにビット線Ｙｊを介してメモリ回路ＭＲ２に書き込む電位をＬｏｗとする。期間Ｔ２におけるビット線Ｙｊの電位はＬｏｗとする。

　これにより、ノードＰＩＸおよびノードＭＲＹの電位波形は、図１４の電位波形を、ＨｉｇｈとＬｏｗとの間の中心レベルを中心として上下に反転したものとなる。

　従って、ノードＰＩＸの電位は、期間ｔ１ｉ～期間ｔ５および期間ｔ１０～期間ｔ１４でＬｏｗ、期間ｔ６～期間ｔ９でＨｉｇｈとなり、ノードＭＲＹの電位は、期間ｔ１ｉ～期間ｔ７および期間ｔ１４でＬｏｗ、期間ｔ８～期間ｔ１３でＨｉｇｈとなる。

　また、特に図示しないが、期間ｔ１ｉにビット線Ｙｊを介してメモリ回路ＭＲ２に書き込む電位をＨｉｇｈとする場合には、ノードＰＩＸおよびノードＭＲＹの電位波形は、図１５の電位波形を、ＨｉｇｈとＬｏｗとの間の中心レベルを中心として上下に反転したものとなる。

　従って、ノードＰＩＸの電位は、期間ｔ１ｉ～期間ｔ３および期間ｔ１２～期間ｔ１４でＨｉｇｈ、期間ｔ４～期間ｔ１１でＬｏｗとなり、ノードＭＲＹの電位は、期間ｔ１ｉ～期間ｔ７および期間ｔ１４でＨｉｇｈ、期間ｔ８～期間ｔ１３でＬｏｗとなる。

　また、メモリ回路ＭＲ２の読み出し動作は、特に図示しないが、図１６において、第１ワード線Ｘｉ（１）、第２ワード線Ｘｉ（２）、および、第３ワード線Ｘｉ（３）の各電位波形をＨｉｇｈとＬｏｗとの間で反転させたものとすることにより行われる。
〔表示装置の説明〕
　本発明の表示装置について図２４ないし図２６を用いて説明する。

　ここでは、これまで説明したメモリ装置１を備える表示装置について説明する。

　図２４に、表示装置としての液晶表示装置３の構成を示す。この液晶表示装置３は、携帯電話の動作時の画面表示に用いられるような多階調表示モードと、携帯電話の待ち受け時の画面表示に用いられるようなメモリ回路動作モードとを切り替えて動作する。

　液晶表示装置３は、画素アレイ３１、ゲートドライバ／ＣＳドライバ３２、制御信号バッファ回路３３、駆動信号発生回路／映像信号発生回路３４、デマルチプレクサ３５、ゲートライン（走査信号線）ＧＬ（ｉ）、補助容量配線ＣＳ（ｉ）、データ転送制御線ＤＴ１（ｉ）、リフレッシュ出力制御線ＲＣ１（ｉ）、ソースライン（データ信号線）ＳＬ（ｊ）、および、出力信号線ｖｄ（ｋ）を備えている。但し、ｉは１≦ｉ≦ｎの整数、ｊは１≦ｊ≦ｍの整数、ｋは１≦ｋ≦ｌ＜ｍの整数とする。

　画素アレイ３１は、画素回路ＭＲ９で示される画素４０がマトリクス状に配置されたものであり、画像表示を行う。各画素４０はメモリセル２０を含んでいる。従って、画素アレイ３１はメモリアレイ１０を含んでいる。

　ゲートドライバ／ＣＳドライバ３２は、ゲートラインＧＬ（ｉ）および補助容量配線ＣＳ（ｉ）を介してｎ行分の画素４０を駆動する駆動回路である。ゲートラインＧＬ（ｉ）および補助容量配線ＣＳ（ｉ）は、ｉ行目の各画素４０に接続されている。ゲートラインＧＬ（ｉ）は、スイッチ制御線ＳＣ１（図２２）すなわち第１ワード線Ｘｉ（１）を兼ねている。補助容量配線ＣＳ（ｉ）は基準電位配線ＲＬ１を兼ねている。

　制御信号バッファ回路３３は、データ転送制御線ＤＴ１（ｉ）およびリフレッシュ出力制御線ＲＣ１（ｉ）を介してｎ行分の画素４０を駆動する駆動回路である。データ転送制御線ＤＴ１（ｉ）は、データ転送制御線ＤＴ１（図２２）すなわち第２ワード線Ｘｉ（２）である。リフレッシュ出力制御線ＲＣ１（ｉ）は、リフレッシュ出力制御線ＲＣ１すなわち第３ワード線Ｘｉ（３）である。

　駆動信号発生回路／映像信号発生回路３４は、画像表示およびメモリ動作を行うための制御駆動回路であり、表示データの処理回路の他に、図２０における入出力インターフェース１１、命令デコーダ１２、タイミング制御回路１３、および、書き込み／読み出し回路１５を含んでいる。タイミング制御回路１３は、メモリ動作に用いられるタイミングのみならず、表示動作に用いられるゲートスタートパルス、ゲートクロック、ソーススタートパルス、および、ソースクロックなどのタイミングを生成する回路を兼ねることができる。

　駆動信号発生回路／映像信号発生回路３４は、多色表示モード（メモリ回路非動作）時にビデオ出力端子から多階調ビデオ信号を出力し、出力信号線ｖｄ（ｋ）およびデマルチプレクサ３５を介してソースラインＳＬ（ｊ）を駆動する。また、駆動信号発生回路／映像信号発生回路３４は、同時に、ゲートドライバ／ＣＳドライバ３２を駆動・制御する信号ｓ１を出力する。これによって各画素４０に表示データを書き込み、多階調の動画・静止画表示を行う。

　また、駆動信号発生回路／映像信号発生回路３４は、メモリ回路動作モード時に、ビデオ出力端子から画素４０内に保持するデータを出力信号線ｖｄ（ｋ）およびデマルチプレクサ３５を介してソースラインＳＬ（ｊ）に送出するとともに、ゲートドライバ／ＣＳドライバ３２を駆動・制御する信号ｓ２および制御信号バッファ回路３３を駆動・制御する信号ｓ３を出力する。これによって、画素４０にデータを書き込んで表示および保持したり、画素４０に保持されたデータを読み出したりする。

　但し、画素４０に書き込んでメモリ回路に保持したデータは表示に用いられるだけでもよいので、画素４０からの読み出し動作は必ずしも行われなくてよい。駆動信号発生回路／映像信号発生回路３４がメモリ回路動作モードにおいてビデオ出力端子から出力信号線ｖｄ（ｋ）に出力するデータは、第１の電位レベルと第２の論理レベルとで表される２値論理レベルである。画素４０が、カラー表示の各絵素に対応する場合には、２に対して絵素の色数だけ累乗した色数での表示が可能になる。例えば、絵素がＲＧＢの３色分ある場合には、２の３乗＝８色の表示モードでの表示が可能になる。デマルチプレクサ３５は、出力信号線ｖｄ（ｋ）に出力されたデータを、対応するソースラインＳＬ（ｊ）に振り分けて出力する。

　以上の説明から分かるように、ゲートドライバ／ＣＳドライバ３２および制御信号バッファ回路３３はロウドライバを構成している。また、駆動信号発生回路／映像信号発生回路３４およびデマルチプレクサ３５はコラムドライバを構成している。

　次に、図２５に、画素４０の構成の一例を、等価回路としての画素回路ＭＲ９で示す。

　画素回路ＭＲ９は、図１３のメモリ回路ＭＲ１において、液晶容量Ｃｌｃを付加した構成である。なお、図１３における第１ワード線Ｘｉ（１）はゲートラインＧＬ（ｉ）として、第２ワード線Ｘｉ（２）はデータ転送制御線ＤＴ１（ｉ）として、第３ワード線Ｘｉ（３）はリフレッシュ出力制御線ＲＣ１（ｉ）として、ビット線ＹｊはソースラインＳＬ（ｊ）として、それぞれ表記してある。

　液晶容量ＣｌｃはノードＰＩＸと共通電極ＣＯＭとの間に液晶層が配置されてなる容量である。すなわち、ノードＰＩＸは画素電極に接続されている。このとき、容量Ｃａ１は画素４０の補助容量としても機能する。また、スイッチ回路ＳＷ１を構成するトランジスタＮ１は画素４０の選択素子としても機能する。共通電極ＣＯＭは、図２４の回路が形成されるマトリクス基板に対向する共通電極基板上に設けられる。但し、共通電極ＣＯＭはマトリクス基板と同一基板上にあってもよい。

　なお、画素回路ＭＲ９が備えるメモリ回路としては、前述した全てのメモリ回路が可能である。

　画素回路ＭＲ９において、多階調表示モードでは、画素４０に２値レベルよりも電位レベル数の多いデータ信号を供給して、リフレッシュ制御部ＲＳ１にアクティブ状態となる第１の動作を行わせない状態で表示を行えばよい。多階調表示モードでは、データ転送制御線ＤＴ１（ｉ）の電位をＬｏｗに固定することにより容量Ｃａ１のみを補助容量として機能させてもよいし、データ転送制御線ＤＴ１（ｉ）の電位をＨｉｇｈに固定することにより、容量Ｃａ１と容量Ｃｂ１とを合わせて補助容量として機能させてもよい。また、リフレッシュ出力制御線ＲＣ１（ｉ）の電位をＬｏｗに固定してトランジスタＮ４をＯＦＦ状態に保持することにより、もしくはデータ転送制御線ＤＴ１（ｉ）の電位をトランジスタＮ３がＯＦＦ状態となるように高く設定することにより、データ転送制御線ＤＴ１の電位が第１データ保持部ＤＳ１に蓄積された電荷によって決められる液晶容量Ｃｌｃの表示階調に影響を与えないようにすることができ、メモリ機能を持たない液晶表示装置と同一の表示性能を実現することができる。

　また、図２６に、画素回路ＭＲ９のメモリ回路動作モード時における動作を示す。図２６のメモリ回路動作モードでは、図１４の電位波形に共通電極ＣＯＭの電位波形が加わる。このように、メモリ回路動作モードは、メモリ装置１にとってのメモリセル２０への書き込み動作を用いて実行される。

　なお、図２６における画素回路ＭＲ９の動作ステップとしては、以下のように区分することができる。

　（１）ステップＡ（期間ｔ１ｉ～期間ｔ２ｉ（書き込み期間Ｔ１ｉ））
　ステップＡでは、駆動信号発生回路／映像信号発生回路３４およびデマルチプレクサ３５からソースラインＳＬ（ｊ）にデータ信号に対応する２値論理レベルを供給した状態、かつ、リフレッシュ出力制御部ＲＳ１に第２の動作を行わせた状態としてスイッチ回路ＳＷ１を導通させることにより画素４０に上記２値論理レベルを書き込み、メモリセル２０に上記２値論理レベルが書き込まれた状態、かつ、リフレッシュ出力制御部ＲＳ１に第２の動作を行わせた状態としてデータ転送部ＴＳ１によって転送動作を行う。

　（２）ステップＢ（期間ｔ３～期間ｔ４と期間ｔ９～期間ｔ１０とのそれぞれ）
　ステップＢでは、ステップＡに続いて、リフレッシュ出力制御部ＲＳ１に第２の動作を行わせた状態、かつ、データ転送部ＴＳ１に非転送動作を行わせた状態としてスイッチ回路ＳＷ１を導通させることにより、リフレッシュ出力制御部ＲＳ１をアクティブ状態とする制御情報に相当するレベルと同じ２値論理レベルをソースラインＳＬ（ｊ）を介して第１データ保持部ＤＳ１に入力する。

　（３）ステップＣ（期間ｔ５～期間ｔ６と期間ｔ１１～期間ｔ１２とのそれぞれ）
　ステップＣでは、ステップＢに続いて、スイッチ回路ＳＷ１を遮断した状態、かつ、データ転送部ＴＳ１に非転送動作を行わせた状態としてリフレッシュ出力制御部ＲＳ１によって第１の動作を行うとともに、第１の動作の終了時には供給源ＶＳ１を兼ねるデータ転送制御線ＤＴ１（ｉ）からリフレッシュ出力制御部ＲＳ１の入力にリフレッシュ出力制御部ＲＳ１をアクティブ状態とする制御情報に相当するレベルの反転レベルの２値論理レベルを供給している状態とする。

　（４）ステップＤ（期間ｔ７～期間ｔ８と期間ｔ１３～期間ｔ１４とのそれぞれ）
　ステップＤでは、ステップＣに続いて、スイッチ回路ＳＷ１を遮断した状態、かつ、リフレッシュ出力制御部ＲＳ１に第２の動作を行わせた状態としてデータ転送部ＴＳ１によって転送動作を行う。

　そして、メモリ回路動作モード時の動作全体としては、まずステップＡを実行し、ステップＡに続いて、ステップＢの開始からステップＤの終了までの一連の動作（期間ｔ３～期間ｔ８）を１回以上実行する動作となる。

　また、共通電極ＣＯＭの電位は、トランジスタＮ１がＯＮ状態となるごとにＨｉｇｈとＬｏｗとの間で反転するように駆動される。このように、液晶容量の共通電極を２値レベルに反転交流駆動することにより、液晶容量を正極性と負極性とに交流駆動しながら、明暗を表示することができる。

　また、ここでは、一例として、共通電極ＣＯＭに供給される２値レベルは第１の電位レベルと第２の電位レベルとからなるようにする。これによれば、正極性と負極性とのそれぞれの液晶印加電圧について、黒表示および白表示を第１の電位レベルおよび第２の電位レベルのみによって容易に実現することができる。例えば、共通電極ＣＯＭのＨｉｇｈ電位は上記２値論理レベルのＨｉｇｈ電位に等しく、共通電極ＣＯＭのＬｏｗ電位は上記２値論理レベルのＬｏｗ電位に等しいとすると、共通電極ＣＯＭの電位がＬｏｗであるときに、ノードＰＩＸの電位がＬｏｗならば正極性の黒表示、ノードＰＩＸの電位がＨｉｇｈならば正極性の白表示となり、共通電極ＣＯＭの電位がＨｉｇｈであるときに、ノードＰＩＸの電位がＬｏｗならば負極性の白表示、ノードＰＩＸの電位がＨｉｇｈならば負極性の黒表示となる。従って、ノードＰＩＸの電位がリフレッシュされるごとに、表示階調をほぼ維持したまま液晶印加電圧の向きが反転するように液晶が駆動されることになり、液晶印加電圧の実効値が正負で一定となる液晶の交流駆動が可能になる。

　また、ここでは、一例として、図２６に示すように、共通電極ＣＯＭに供給される２値レベルを、スイッチ回路ＳＷ１が導通している期間にのみ反転させる。これによれば、共通電極ＣＯＭに供給される２値レベルが、画素電極がスイッチ回路ＳＷ１を介してソースラインＳＬ（ｊ）に接続されている期間にのみ反転するので、画素電極電位がソースラインＳＬ（ｊ）の電位に固定された状態で共通電極電位が反転する。従って、保持中の画素電極電位、特にリフレッシュ期間における画素電極電位が、ノードＰＩＸがフローティングの際に共通電極電位の反転によって受けるような変動を受けずに済む。

　以上のように、本実施形態によれば、表示装置に多階調表示モード（第２の表示モード）とメモリ回路動作モード（第１の表示モード）との両方の機能を持たせることができる。メモリ回路動作モード時には、静止画など時間変化の少ない画像を表示することで、映像信号発生回路で多階調画像を表示するためのアンプ等の回路やデータ供給動作を停止させることができるため、低消費電力を実現することができる。さらに、メモリ回路動作モード時には、画素４０内で電位をリフレッシュすることができるため、再度ソースラインＳＬ（ｊ）を充放電しながら画素４０のデータを書き換える必要がないため、消費電力を削減することができる。また、画素４０内でデータ極性を反転することができるため、極性反転時に反転した表示データをソースラインＳＬ（ｊ）に充放電しながらデータを書き換える必要がないため、消費電力を削減することができる。

　そして、メモリ回路としての画素回路ＭＲ９には、リフレッシュ動作を行うためのインバータの貫通電流などといった消費電力が莫大に増加する要素が存在しないため、メモリ回路動作モード自体の消費電力を従来よりも大幅に削減することができる。

　なお、各メモリ回路ＭＲを表示装置のＣＳドライバ内などの駆動回路内に配置されるようにメモリ装置１を備えた、表示装置も構成可能である。このような場合に、例えば保持したデータの２値論理レベルをメモリセルから直接出力として用いるなどの使用例が挙げられる。図１３のメモリ回路ＭＲ１を用いれば、トランジスタが全てＮチャネル型のＴＦＴからなるので、アモルファスシリコンで作製された表示パネルにモノリシックで作り込まれる駆動回路内に当該メモリセルを形成することができる。

　本発明は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。すなわち、請求項に示した範囲で適宜変更した技術的手段を組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。

　本発明は、携帯電話のディスプレイなどに好適に使用することができる。

１　　　　　　　　　メモリ装置
３　　　　　　　　　液晶表示装置（表示装置）
１０　　　　　　　　メモリアレイ
１４　　　　　　　　ワード線制御回路１４（ロウドライバ）
１５　　　　　　　　書き込み／読み出し回路（コラムドライバ）
２０　　　　　　　　メモリセル
ｔｘ　　　　　　　　所定期間
ＳＣ１　　　　　　　スイッチ制御線（第１の配線）
ＤＴ１　　　　　　　データ転送制御線（第２の配線）
ＲＣ１　　　　　　　リフレッシュ出力制御線（第３の配線）
ＩＮ１　　　　　　　データ入力線（第４の配線）
Ｘｉ（１）（１≦ｉ≦ｎ）　　　　　第１ワード線（第１の配線）
Ｘｉ（２）（１≦ｉ≦ｎ）　　　　　第２ワード線（第２の配線、供給源）
Ｘｉ（３）（１≦ｉ≦ｎ）　　　　　第３ワード線（第３の配線）
Ｙｊ（１≦ｊ≦ｍ）　　　　　　　　ビット線（第４の配線）
ＤＳ１　　　　　　　第１データ保持部（第１保持部）
ＤＳ２　　　　　　　第２データ保持部（第２保持部）
ＴＳ１　　　　　　　データ転送部（転送部）
ＲＳ１　　　　　　　リフレッシュ出力制御部（第１制御部）
ＶＳ１　　　　　　　供給源
Ｌ１、Ｌ２　　　　　　　　制御線（供給源）
ＧＬ（ｉ）（１≦ｉ≦ｎ）　　　　　ゲートライン（走査信号線）
ＳＬ（ｊ）（１≦ｊ≦ｍ）　　　　　ソースライン（データ信号線）

Claims

　メモリセルがマトリクス状に配置されたメモリアレイと、上記メモリアレイの各ロウを駆動するロウドライバと、上記メモリアレイの各コラムを駆動するコラムドライバとを備えるメモリ装置であって、
　上記メモリアレイのロウごとに設けられるとともに同じロウの各上記メモリセルに接続された第１の配線と、
　上記メモリセルに接続された、第２の配線および第３の配線と、
　上記メモリアレイのコラムごとに設けられるとともに同じコラムの各上記メモリセルに接続されて、上記コラムドライバによって２値論理レベルを表す第１の電位レベルと第２の電位レベルとのそれぞれが供給されるように駆動される第４の配線とを備えており、
　上記メモリセルは、スイッチ回路、第１保持部、転送部、第２保持部、第１制御部、および、供給源を備えており、
　上記スイッチ回路は、上記ロウドライバにより上記第１の配線を介して駆動されることによって、上記第４の配線と上記第１保持部との間の導通と遮断とを選択的に行い、
　上記第１保持部は、上記第１保持部に入力される上記２値論理レベルを保持し、
　上記転送部は、上記第２の配線を介して駆動されることによって、上記第１保持部に保持されている上記２値論理レベルを上記第１保持部が保持したまま上記第２保持部へ転送する転送動作と、上記転送動作を行わない非転送動作とを選択的に行い、
　上記第２保持部は、上記第２保持部に入力される上記２値論理レベルを保持し、
　上記第１制御部は、上記第３の配線を介して、上記第１保持部に接続された上記第１制御部の出力素子を導通させるか遮断させるかの駆動が行われ、上記第２保持部によって保持されている上記２値論理レベルに応じて、上記供給源から供給される電位を接続素子を介して上記第１制御部の上記出力素子に伝達するか否かを選択する制御を行い、
　上記供給源は、設定された電位を上記第１制御部に供給し、
　上記第１制御部に上記出力素子を遮断させた状態において、上記第１保持部と上記第２保持部とが同じ上記２値論理レベルを保持し、上記供給源の電位を上記第１の電位レベルと上記第２の電位レベルとのうちの一方とするとともに、上記コラムドライバから上記第４の配線に上記第１の電位レベルと上記第２の電位レベルとのうちの他方を供給してから上記第４の配線がフローティングとされた状態にある所定期間を設けることを特徴とするメモリ装置。
　メモリセルがマトリクス状に配置されたメモリアレイと、上記メモリアレイの各ロウを駆動するロウドライバと、上記メモリアレイの各コラムを駆動するコラムドライバとを備えるメモリ装置であって、
　上記メモリアレイのロウごとに設けられるとともに同じロウの各上記メモリセルに接続された第１の配線と、
　上記メモリセルに接続された、第２の配線および第３の配線と、
　上記メモリアレイのコラムごとに設けられるとともに同じコラムの各上記メモリセルに接続されて、上記コラムドライバによって２値論理レベルを表す第１の電位レベルと第２の電位レベルとのそれぞれが供給されるように駆動される第４の配線とを備えており、
　上記メモリセルは、スイッチ回路、第１保持部、転送部、第２保持部、第１制御部、第１の供給源、および、第２の供給源を備えており、
　上記スイッチ回路は、上記ロウドライバにより上記第１の配線を介して駆動されることによって、上記第４の配線と上記第１保持部との間の導通と遮断とを選択的に行い、
　上記第１保持部は、上記第１保持部に入力される上記２値論理レベルを保持し、
　上記転送部は、上記第２の配線を介して駆動されることによって、上記第１保持部に保持されている上記２値論理レベルを上記第１保持部が保持したまま上記第２保持部へ転送する転送動作と、上記転送動作を行わない非転送動作とを選択的に行い、
　上記第２保持部は、上記第２保持部に入力される上記２値論理レベルを保持し、
　上記第１の供給源は上記第１の電位レベルを上記第１制御部に供給し、
　上記第２の供給源は上記第２の電位レベルを上記第１制御部に供給し、
　上記第１制御部は、上記第３の配線を介して、上記第１保持部に接続された上記第１制御部の出力素子を導通させるか遮断させるかの駆動が行われ、上記第２保持部によって保持されている上記２値論理レベルが上記第１の電位レベルであるときには上記第２の供給源から供給される上記第２の電位レベルを接続素子を介して上記第１制御部の上記出力素子に伝達し、上記第２保持部によって保持されている上記２値論理レベルが上記第２の電位レベルであるときには上記第１の供給源から供給される上記第１の電位レベルを上記接続素子を介して上記第１制御部の上記出力素子に伝達する制御を行い、
　上記第１制御部に上記出力素子を遮断させた状態において、上記第１保持部と上記第２保持部とが同じ上記２値論理レベルを保持し、上記コラムドライバから上記第４の配線に上記第１の電位レベルと上記第２の電位レベルとの間の電位を供給してから上記第４の配線がフローティングとされた状態にある所定期間を設けることを特徴とするメモリ装置。
　メモリセルがマトリクス状に配置されたメモリアレイと、上記メモリアレイの各ロウを駆動するロウドライバと、上記メモリアレイの各コラムを駆動するコラムドライバとを備えるメモリ装置であって、
　上記メモリアレイのロウごとに設けられるとともに同じロウの各上記メモリセルに接続された第１の配線と、
　上記メモリセルに接続された、第２の配線および第３の配線と、
　上記メモリアレイのコラムごとに設けられるとともに同じコラムの各上記メモリセルに接続されて、上記コラムドライバによって２値論理レベルを表す第１の電位レベルと第２の電位レベルとのそれぞれが供給されるように駆動される第４の配線とを備えており、
　上記メモリセルは、スイッチ回路、第１保持部、転送部、第２保持部、第１制御部、および、供給源を備えており、
　上記スイッチ回路は、上記ロウドライバにより上記第１の配線を介して駆動されることによって、上記第４の配線と上記第１保持部との間の導通と遮断とを選択的に行い、
　上記第１保持部は、上記第１保持部に入力される上記２値論理レベルを保持し、
　上記転送部は、上記第２の配線を介して駆動されることによって、上記第１保持部に保持されている上記２値論理レベルを上記第１保持部が保持したまま上記第２保持部へ転送する転送動作と、上記転送動作を行わない非転送動作とを選択的に行い、
　上記第２保持部は、上記第２保持部に入力される上記２値論理レベルを保持し、
　上記第１制御部は、上記第３の配線を介して、上記第１保持部に接続された上記第１制御部の出力素子を導通させるか遮断させるかの駆動が行われ、上記第２保持部によって保持されている上記２値論理レベルに応じて、上記供給源から供給される電位を接続素子を介して上記第１制御部の上記出力素子に伝達するか否かを選択する制御を行い、
　上記供給源は、設定された電位を上記第１制御部に供給し、
　上記第１制御部に上記出力素子を遮断させた状態において、上記第１保持部と上記第２保持部とが同じ上記２値論理レベルを保持し、上記供給源の電位を上記第１の電位レベルと上記第２の電位レベルとのうちの一方とするとともに、上記コラムドライバから上記第４の配線に上記第１の電位レベルと上記第２の電位レベルとのうちの他方を供給し続ける所定期間を設けることを特徴とするメモリ装置。
　メモリセルがマトリクス状に配置されたメモリアレイと、上記メモリアレイの各ロウを駆動するロウドライバと、上記メモリアレイの各コラムを駆動するコラムドライバとを備えるメモリ装置であって、
　上記メモリアレイのロウごとに設けられるとともに同じロウの各上記メモリセルに接続された第１の配線と、
　上記メモリセルに接続された、第２の配線および第３の配線と、
　上記メモリアレイのコラムごとに設けられるとともに同じコラムの各上記メモリセルに接続されて、上記コラムドライバによって２値論理レベルを表す第１の電位レベルと第２の電位レベルとのそれぞれが供給されるように駆動される第４の配線とを備えており、
　上記メモリセルは、スイッチ回路、第１保持部、転送部、第２保持部、第１制御部、第１の供給源、および、第２の供給源を備えており、
　上記スイッチ回路は、上記ロウドライバにより上記第１の配線を介して駆動されることによって、上記第４の配線と上記第１保持部との間の導通と遮断とを選択的に行い、
　上記第１保持部は、上記第１保持部に入力される上記２値論理レベルを保持し、
　上記転送部は、上記第２の配線を介して駆動されることによって、上記第１保持部に保持されている上記２値論理レベルを上記第１保持部が保持したまま上記第２保持部へ転送する転送動作と、上記転送動作を行わない非転送動作とを選択的に行い、
　上記第２保持部は、上記第２保持部に入力される上記２値論理レベルを保持し、
　上記第１の供給源は上記第１の電位レベルを上記第１制御部に供給し、
　上記第２の供給源は上記第２の電位レベルを上記第１制御部に供給し、
　上記第１制御部は、上記第３の配線を介して、上記第１保持部に接続された上記第１制御部の出力素子を導通させるか遮断させるかの駆動が行われ、上記第２保持部によって保持されている上記２値論理レベルが上記第１の電位レベルであるときには上記第２の供給源から供給される上記第２の電位レベルを接続素子を介して上記第１制御部の上記出力素子に伝達し、上記第２保持部によって保持されている上記２値論理レベルが上記第２の電位レベルであるときには上記第１の供給源から供給される上記第１の電位レベルを上記接続素子を介して上記第１制御部の上記出力素子に伝達する制御を行い、
　上記第１制御部に上記出力素子を遮断させた状態において、上記第１保持部と上記第２保持部とが同じ上記２値論理レベルを保持し、上記コラムドライバから上記第４の配線に上記第１の電位レベルと上記第２の電位レベルとの間の電位を供給し続ける所定期間を設けることを特徴とするメモリ装置。
　請求項１から４までのいずれか１項に記載のメモリ装置を備えた表示装置であって、
　上記第１保持部に、上記第１保持部が上記２値論理レベルを保持する保持ノードに画素電極が接続された液晶容量を備えており、
　上記第１の配線が走査信号線を兼ねるとともに、上記第４の配線がデータ信号線を兼ねており、
　上記ロウドライバにより上記第１の配線を介して上記スイッチ回路を駆動するとともに、上記コラムドライバから上記第４の配線および上記スイッチ回路を介して上記第１保持部にデータ信号を供給することにより、上記液晶容量に電圧を印加して表示を行うことを特徴とする表示装置。
　メモリセルがマトリクス状に配置されたメモリアレイと、上記メモリアレイの各ロウを駆動するロウドライバと、上記メモリアレイの各コラムを駆動するコラムドライバとを備えるメモリ装置であって、
　上記メモリアレイのロウごとに設けられるとともに同じロウの各上記メモリセルに接続された第１の配線と、
　上記メモリセルに接続された、第２の配線および第３の配線と、
　上記メモリアレイのコラムごとに設けられるとともに同じコラムの各上記メモリセルに接続されて、上記コラムドライバによって２値論理レベルを表す第１の電位レベルと第２の電位レベルとのそれぞれが供給されるように駆動される第４の配線とを備えており、
　上記メモリセルは、スイッチ回路、第１保持部、転送部、第２保持部、第１制御部、および、供給源を備えており、
　上記スイッチ回路は、上記ロウドライバにより上記第１の配線を介して駆動されることによって、上記第４の配線と上記第１保持部との間の導通と遮断とを選択的に行い、
　上記第１保持部は、上記第１保持部に入力される上記２値論理レベルを保持し、
　上記転送部は、上記第２の配線を介して駆動されることによって、上記第１保持部に保持されている上記２値論理レベルを上記第１保持部が保持したまま上記第２保持部へ転送する転送動作と、上記転送動作を行わない非転送動作とを選択的に行い、
　上記第２保持部は、上記第２保持部に入力される上記２値論理レベルを保持し、
　上記第１制御部は、上記第３の配線を介して、上記第１保持部に接続された上記第１制御部の出力素子を導通させるか遮断させるかの駆動が行われ、上記第２保持部によって保持されている上記２値論理レベルに応じて、上記供給源から供給される電位を接続素子を介して上記第１制御部の上記出力素子に伝達するか否かを選択する制御を行い、
　上記供給源は、設定された電位を上記第１制御部に供給するメモリ装置を駆動する、メモリ装置の駆動方法であって、
　上記第１制御部に上記出力素子を遮断させた状態において、上記第１保持部と上記第２保持部とが同じ上記２値論理レベルを保持し、上記供給源の電位を上記第１の電位レベルと上記第２の電位レベルとのうちの一方とするとともに、上記コラムドライバから上記第４の配線に上記第１の電位レベルと上記第２の電位レベルとのうちの他方を供給してから上記第４の配線がフローティングとされた状態にある所定期間を設けることを特徴とするメモリ装置の駆動方法。
　メモリセルがマトリクス状に配置されたメモリアレイと、上記メモリアレイの各ロウを駆動するロウドライバと、上記メモリアレイの各コラムを駆動するコラムドライバとを備えるメモリ装置であって、
　上記メモリアレイのロウごとに設けられるとともに同じロウの各上記メモリセルに接続された第１の配線と、
　上記メモリセルに接続された、第２の配線および第３の配線と、
　上記メモリアレイのコラムごとに設けられるとともに同じコラムの各上記メモリセルに接続されて、上記コラムドライバによって２値論理レベルを表す第１の電位レベルと第２の電位レベルとのそれぞれが供給されるように駆動される第４の配線とを備えており、
　上記メモリセルは、スイッチ回路、第１保持部、転送部、第２保持部、第１制御部、第１の供給源、および、第２の供給源を備えており、
　上記スイッチ回路は、上記ロウドライバにより上記第１の配線を介して駆動されることによって、上記第４の配線と上記第１保持部との間の導通と遮断とを選択的に行い、
　上記第１保持部は、上記第１保持部に入力される上記２値論理レベルを保持し、
　上記転送部は、上記第２の配線を介して駆動されることによって、上記第１保持部に保持されている上記２値論理レベルを上記第１保持部が保持したまま上記第２保持部へ転送する転送動作と、上記転送動作を行わない非転送動作とを選択的に行い、
　上記第２保持部は、上記第２保持部に入力される上記２値論理レベルを保持し、
　上記第１の供給源は上記第１の電位レベルを上記第１制御部に供給し、
　上記第２の供給源は上記第２の電位レベルを上記第１制御部に供給し、
　上記第１制御部は、上記第３の配線を介して、上記第１保持部に接続された上記第１制御部の出力素子を導通させるか遮断させるかの駆動が行われ、上記第２保持部によって保持されている上記２値論理レベルが上記第１の電位レベルであるときには上記第２の供給源から供給される上記第２の電位レベルを接続素子を介して上記第１制御部の上記出力素子に伝達し、上記第２保持部によって保持されている上記２値論理レベルが上記第２の電位レベルであるときには上記第１の供給源から供給される上記第１の電位レベルを上記接続素子を介して上記第１制御部の上記出力素子に伝達する制御を行うメモリ装置を駆動する、メモリ装置の駆動方法であって、
　上記第１制御部に上記出力素子を遮断させた状態において、上記第１保持部と上記第２保持部とが同じ上記２値論理レベルを保持し、上記コラムドライバから上記第４の配線に上記第１の電位レベルと上記第２の電位レベルとの間の電位を供給してから上記第４の配線がフローティングとされた状態にある所定期間を設けることを特徴とするメモリ装置の駆動方法。
　メモリセルがマトリクス状に配置されたメモリアレイと、上記メモリアレイの各ロウを駆動するロウドライバと、上記メモリアレイの各コラムを駆動するコラムドライバとを備えるメモリ装置であって、
　上記メモリアレイのロウごとに設けられるとともに同じロウの各上記メモリセルに接続された第１の配線と、
　上記メモリセルに接続された、第２の配線および第３の配線と、
　上記メモリアレイのコラムごとに設けられるとともに同じコラムの各上記メモリセルに接続されて、上記コラムドライバによって２値論理レベルを表す第１の電位レベルと第２の電位レベルとのそれぞれが供給されるように駆動される第４の配線とを備えており、
　上記メモリセルは、スイッチ回路、第１保持部、転送部、第２保持部、第１制御部、および、供給源を備えており、
　上記スイッチ回路は、上記ロウドライバにより上記第１の配線を介して駆動されることによって、上記第４の配線と上記第１保持部との間の導通と遮断とを選択的に行い、
　上記第１保持部は、上記第１保持部に入力される上記２値論理レベルを保持し、
　上記転送部は、上記第２の配線を介して駆動されることによって、上記第１保持部に保持されている上記２値論理レベルを上記第１保持部が保持したまま上記第２保持部へ転送する転送動作と、上記転送動作を行わない非転送動作とを選択的に行い、
　上記第２保持部は、上記第２保持部に入力される上記２値論理レベルを保持し、
　上記第１制御部は、上記第３の配線を介して、上記第１保持部に接続された上記第１制御部の出力素子を導通させるか遮断させるかの駆動が行われ、上記第２保持部によって保持されている上記２値論理レベルに応じて、上記供給源から供給される電位を接続素子を介して上記第１制御部の上記出力素子に伝達するか否かを選択する制御を行い、
　上記供給源は、設定された電位を上記第１制御部に供給するメモリ装置を駆動する、メモリ装置の駆動方法であって、
　上記第１制御部に上記出力素子を遮断させた状態において、上記第１保持部と上記第２保持部とが同じ上記２値論理レベルを保持し、上記供給源の電位を上記第１の電位レベルと上記第２の電位レベルとのうちの一方とするとともに、上記コラムドライバから上記第４の配線に上記第１の電位レベルと上記第２の電位レベルとのうちの他方を供給し続ける所定期間を設けることを特徴とするメモリ装置の駆動方法。
　メモリセルがマトリクス状に配置されたメモリアレイと、上記メモリアレイの各ロウを駆動するロウドライバと、上記メモリアレイの各コラムを駆動するコラムドライバとを備えるメモリ装置であって、
　上記メモリアレイのロウごとに設けられるとともに同じロウの各上記メモリセルに接続された第１の配線と、
　上記メモリセルに接続された、第２の配線および第３の配線と、
　上記メモリアレイのコラムごとに設けられるとともに同じコラムの各上記メモリセルに接続されて、上記コラムドライバによって２値論理レベルを表す第１の電位レベルと第２の電位レベルとのそれぞれが供給されるように駆動される第４の配線とを備えており、
　上記メモリセルは、スイッチ回路、第１保持部、転送部、第２保持部、第１制御部、第１の供給源、および、第２の供給源を備えており、
　上記スイッチ回路は、上記ロウドライバにより上記第１の配線を介して駆動されることによって、上記第４の配線と上記第１保持部との間の導通と遮断とを選択的に行い、
　上記第１保持部は、上記第１保持部に入力される上記２値論理レベルを保持し、
　上記転送部は、上記第２の配線を介して駆動されることによって、上記第１保持部に保持されている上記２値論理レベルを上記第１保持部が保持したまま上記第２保持部へ転送する転送動作と、上記転送動作を行わない非転送動作とを選択的に行い、
　上記第２保持部は、上記第２保持部に入力される上記２値論理レベルを保持し、
　上記第１の供給源は上記第１の電位レベルを上記第１制御部に供給し、
　上記第２の供給源は上記第２の電位レベルを上記第１制御部に供給し、
　上記第１制御部は、上記第３の配線を介して、上記第１保持部に接続された上記第１制御部の出力素子を導通させるか遮断させるかの駆動が行われ、上記第２保持部によって保持されている上記２値論理レベルが上記第１の電位レベルであるときには上記第２の供給源から供給される上記第２の電位レベルを接続素子を介して上記第１制御部の上記出力素子に伝達し、上記第２保持部によって保持されている上記２値論理レベルが上記第２の電位レベルであるときには上記第１の供給源から供給される上記第１の電位レベルを上記接続素子を介して上記第１制御部の上記出力素子に伝達する制御を行うメモリ装置を駆動する、メモリ装置の駆動方法であって、
　上記第１制御部に上記出力素子を遮断させた状態において、上記第１保持部と上記第２保持部とが同じ上記２値論理レベルを保持し、上記コラムドライバから上記第４の配線に上記第１の電位レベルと上記第２の電位レベルとの間の電位を供給し続ける所定期間を設けることを特徴とするメモリ装置の駆動方法。
　メモリセルがマトリクス状に配置されたメモリアレイと、上記メモリアレイの各ロウを駆動するロウドライバと、上記メモリアレイの各コラムを駆動するコラムドライバとを備え、
　上記メモリアレイのロウごとに設けられるとともに同じロウの各上記メモリセルに接続された第１の配線と、
　上記メモリセルに接続された、第２の配線および第３の配線と、
　上記メモリアレイのコラムごとに設けられるとともに同じコラムの各上記メモリセルに接続されて、上記コラムドライバによって２値論理レベルを表す第１の電位レベルと第２の電位レベルとのそれぞれが供給されるように駆動される第４の配線とを備えており、
　上記メモリセルは、スイッチ回路、第１保持部、転送部、第２保持部、第１制御部、および、供給源を備えており、
　上記スイッチ回路は、上記ロウドライバにより上記第１の配線を介して駆動されることによって、上記第４の配線と上記第１保持部との間の導通と遮断とを選択的に行い、
　上記第１保持部は、上記第１保持部に入力される上記２値論理レベルを保持し、
　上記転送部は、上記第２の配線を介して駆動されることによって、上記第１保持部に保持されている上記２値論理レベルを上記第１保持部が保持したまま上記第２保持部へ転送する転送動作と、上記転送動作を行わない非転送動作とを選択的に行い、
　上記第２保持部は、上記第２保持部に入力される上記２値論理レベルを保持し、
　上記第１制御部は、上記第３の配線を介して、上記第１保持部に接続された上記第１制御部の出力素子を導通させるか遮断させるかの駆動が行われ、上記第２保持部によって保持されている上記２値論理レベルに応じて、上記供給源から供給される電位を接続素子を介して上記第１制御部の上記出力素子に伝達するか否かを選択する制御を行い、
　上記供給源は、設定された電位を上記第１制御部に供給し、
　上記第１保持部に、上記第１保持部が上記２値論理レベルを保持する保持ノードに画素電極が接続された液晶容量を備え、
　上記第１の配線が走査信号線を兼ねるとともに、上記第４の配線がデータ信号線を兼ねており、
　上記ロウドライバにより上記第１の配線を介して上記スイッチ回路を駆動するとともに、上記コラムドライバから上記第４の配線および上記スイッチ回路を介して上記第１保持部にデータ信号を供給することにより、上記液晶容量に電圧を印加して表示を行う表示装置を駆動する、表示装置の駆動方法であって、
　上記第１制御部に上記出力素子を遮断させた状態において、上記第１保持部と上記第２保持部とが同じ上記２値論理レベルを保持し、上記供給源の電位を上記第１の電位レベルと上記第２の電位レベルとのうちの一方とするとともに、上記コラムドライバから上記第４の配線に上記第１の電位レベルと上記第２の電位レベルとのうちの他方を供給してから上記第４の配線がフローティングとされた状態にある所定期間を設けることを特徴とする表示装置の駆動方法。
　メモリセルがマトリクス状に配置されたメモリアレイと、上記メモリアレイの各ロウを駆動するロウドライバと、上記メモリアレイの各コラムを駆動するコラムドライバとを備え、
　上記メモリアレイのロウごとに設けられるとともに同じロウの各上記メモリセルに接続された第１の配線と、
　上記メモリセルに接続された、第２の配線および第３の配線と、
　上記メモリアレイのコラムごとに設けられるとともに同じコラムの各上記メモリセルに接続されて、上記コラムドライバによって２値論理レベルを表す第１の電位レベルと第２の電位レベルとのそれぞれが供給されるように駆動される第４の配線とを備えており、
　上記メモリセルは、スイッチ回路、第１保持部、転送部、第２保持部、第１制御部、第１の供給源、および、第２の供給源を備えており、
　上記スイッチ回路は、上記ロウドライバにより上記第１の配線を介して駆動されることによって、上記第４の配線と上記第１保持部との間の導通と遮断とを選択的に行い、
　上記第１保持部は、上記第１保持部に入力される上記２値論理レベルを保持し、
　上記転送部は、上記第２の配線を介して駆動されることによって、上記第１保持部に保持されている上記２値論理レベルを上記第１保持部が保持したまま上記第２保持部へ転送する転送動作と、上記転送動作を行わない非転送動作とを選択的に行い、
　上記第２保持部は、上記第２保持部に入力される上記２値論理レベルを保持し、
　上記第１の供給源は上記第１の電位レベルを上記第１制御部に供給し、
　上記第２の供給源は上記第２の電位レベルを上記第１制御部に供給し、
　上記第１制御部は、上記第３の配線を介して、上記第１保持部に接続された上記第１制御部の出力素子を導通させるか遮断させるかの駆動が行われ、上記第２保持部によって保持されている上記２値論理レベルが上記第１の電位レベルであるときには上記第２の供給源から供給される上記第２の電位レベルを接続素子を介して上記第１制御部の上記出力素子に伝達し、上記第２保持部によって保持されている上記２値論理レベルが上記第２の電位レベルであるときには上記第１の供給源から供給される上記第１の電位レベルを上記接続素子を介して上記第１制御部の上記出力素子に伝達する制御を行い、
　上記第１保持部に、上記第１保持部が上記２値論理レベルを保持する保持ノードに画素電極が接続された液晶容量を備え、
　上記第１の配線が走査信号線を兼ねるとともに、上記第４の配線がデータ信号線を兼ねており、
　上記ロウドライバにより上記第１の配線を介して上記スイッチ回路を駆動するとともに、上記コラムドライバから上記第４の配線および上記スイッチ回路を介して上記第１保持部にデータ信号を供給することにより、上記液晶容量に電圧を印加して表示を行う表示装置を駆動する、表示装置の駆動方法であって、
　上記第１制御部に上記出力素子を遮断させた状態において、上記第１保持部と上記第２保持部とが同じ上記２値論理レベルを保持し、上記コラムドライバから上記第４の配線に上記第１の電位レベルと上記第２の電位レベルとの間の電位を供給してから上記第４の配線がフローティングとされた状態にある所定期間を設けることを特徴とする表示装置の駆動方法。
　メモリセルがマトリクス状に配置されたメモリアレイと、上記メモリアレイの各ロウを駆動するロウドライバと、上記メモリアレイの各コラムを駆動するコラムドライバとを備え、
　上記メモリアレイのロウごとに設けられるとともに同じロウの各上記メモリセルに接続された第１の配線と、
　上記メモリセルに接続された、第２の配線および第３の配線と、
　上記メモリアレイのコラムごとに設けられるとともに同じコラムの各上記メモリセルに接続されて、上記コラムドライバによって２値論理レベルを表す第１の電位レベルと第２の電位レベルとのそれぞれが供給されるように駆動される第４の配線とを備えており、
　上記メモリセルは、スイッチ回路、第１保持部、転送部、第２保持部、第１制御部、および、供給源を備えており、
　上記スイッチ回路は、上記ロウドライバにより上記第１の配線を介して駆動されることによって、上記第４の配線と上記第１保持部との間の導通と遮断とを選択的に行い、
　上記第１保持部は、上記第１保持部に入力される上記２値論理レベルを保持し、
　上記転送部は、上記第２の配線を介して駆動されることによって、上記第１保持部に保持されている上記２値論理レベルを上記第１保持部が保持したまま上記第２保持部へ転送する転送動作と、上記転送動作を行わない非転送動作とを選択的に行い、
　上記第２保持部は、上記第２保持部に入力される上記２値論理レベルを保持し、
　上記第１制御部は、上記第３の配線を介して、上記第１保持部に接続された上記第１制御部の出力素子を導通させるか遮断させるかの駆動が行われ、上記第２保持部によって保持されている上記２値論理レベルに応じて、上記供給源から供給される電位を接続素子を介して上記第１制御部の上記出力素子に伝達するか否かを選択する制御を行い、
　上記供給源は、設定された電位を上記第１制御部に供給し、
　上記第１保持部に、上記第１保持部が上記２値論理レベルを保持する保持ノードに画素電極が接続された液晶容量を備え、
　上記第１の配線が走査信号線を兼ねるとともに、上記第４の配線がデータ信号線を兼ねており、
　上記ロウドライバにより上記第１の配線を介して上記スイッチ回路を駆動するとともに、上記コラムドライバから上記第４の配線および上記スイッチ回路を介して上記第１保持部にデータ信号を供給することにより、上記液晶容量に電圧を印加して表示を行う表示装置を駆動する、表示装置の駆動方法であって、
　上記第１制御部に上記出力素子を遮断させた状態において、上記第１保持部と上記第２保持部とが同じ上記２値論理レベルを保持し、上記供給源の電位を上記第１の電位レベルと上記第２の電位レベルとのうちの一方とするとともに、上記コラムドライバから上記第４の配線に上記第１の電位レベルと上記第２の電位レベルとのうちの他方を供給し続ける所定期間を設けることを特徴とする表示装置の駆動方法。
　メモリセルがマトリクス状に配置されたメモリアレイと、上記メモリアレイの各ロウを駆動するロウドライバと、上記メモリアレイの各コラムを駆動するコラムドライバとを備え、
　上記メモリアレイのロウごとに設けられるとともに同じロウの各上記メモリセルに接続された第１の配線と、
　上記メモリセルに接続された、第２の配線および第３の配線と、
　上記メモリアレイのコラムごとに設けられるとともに同じコラムの各上記メモリセルに接続されて、上記コラムドライバによって２値論理レベルを表す第１の電位レベルと第２の電位レベルとのそれぞれが供給されるように駆動される第４の配線とを備えており、
　上記メモリセルは、スイッチ回路、第１保持部、転送部、第２保持部、第１制御部、第１の供給源、および、第２の供給源を備えており、
　上記スイッチ回路は、上記ロウドライバにより上記第１の配線を介して駆動されることによって、上記第４の配線と上記第１保持部との間の導通と遮断とを選択的に行い、
　上記第１保持部は、上記第１保持部に入力される上記２値論理レベルを保持し、
　上記転送部は、上記第２の配線を介して駆動されることによって、上記第１保持部に保持されている上記２値論理レベルを上記第１保持部が保持したまま上記第２保持部へ転送する転送動作と、上記転送動作を行わない非転送動作とを選択的に行い、
　上記第２保持部は、上記第２保持部に入力される上記２値論理レベルを保持し、
　上記第１の供給源は上記第１の電位レベルを上記第１制御部に供給し、
　上記第２の供給源は上記第２の電位レベルを上記第１制御部に供給し、
　上記第１制御部は、上記第３の配線を介して、上記第１保持部に接続された上記第１制御部の出力素子を導通させるか遮断させるかの駆動が行われ、上記第２保持部によって保持されている上記２値論理レベルが上記第１の電位レベルであるときには上記第２の供給源から供給される上記第２の電位レベルを接続素子を介して上記第１制御部の上記出力素子に伝達し、上記第２保持部によって保持されている上記２値論理レベルが上記第２の電位レベルであるときには上記第１の供給源から供給される上記第１の電位レベルを上記接続素子を介して上記第１制御部の上記出力素子に伝達する制御を行い、
　上記第１保持部に、上記第１保持部が上記２値論理レベルを保持する保持ノードに画素電極が接続された液晶容量を備え、
　上記第１の配線が走査信号線を兼ねるとともに、上記第４の配線がデータ信号線を兼ねており、
　上記ロウドライバにより上記第１の配線を介して上記スイッチ回路を駆動するとともに、上記コラムドライバから上記第４の配線および上記スイッチ回路を介して上記第１保持部にデータ信号を供給することにより、上記液晶容量に電圧を印加して表示を行う表示装置を駆動する、表示装置の駆動方法であって、
　上記第１制御部に上記出力素子を遮断させた状態において、上記第１保持部と上記第２保持部とが同じ上記２値論理レベルを保持し、上記コラムドライバから上記第４の配線に上記第１の電位レベルと上記第２の電位レベルとの間の電位を供給し続ける所定期間を設けることを特徴とする表示装置の駆動方法。