JP2014524588A - 活性蓄積画素反転に適した画素回路、表示回路および表示装置、ならびに、画素回路の駆動方法 - Google Patents

Abstract

動作においてビデオモード、メモリモードおよび反転モードを有する画素回路が開示されている。上記画素回路は、表示素子が出力するデータを格納するための画素蓄積ノードと、表示データを取得し、当該表示データを、上記画素蓄積ノードに格納するために供給する画素書き込み回路と、を備えている。さらに、上記画素回路は、上記画素書き込み回路に作用するように結合され、上記画素書き込み回路を経路とする上記画素蓄積ノードからの電荷の漏れを最少化する保持回路と、上記保持回路および上記画素蓄積ノードに作用するように結合され、上記画素蓄積ノード上に格納されたデータの電圧、および、上記画素蓄積ノード上に格納されたデータを取得する液晶セルに印加された電圧を反転する内部反転回路と、を備えている。

Description

本発明は、アクティブマトリクス表示装置、より詳しくは、書き込み頻度がとても低いアクティブマトリクス表示装置に関する。表示装置の画素は、長期間にわたってデータを保持する手段を備えている。さらに、本発明は、このような表示装置の駆動方法に関する。

典型的なアクティブマトリクス液晶装置（ＬＣＤ）は、図１に示すような画素の配列を備えている。各画素は、トランジスタ８および１０の２つのトランジスタ、蓄積容量１６、液晶（ＬＣ）セル１４を備えている。画素にデータ電圧を書き込むために、ＧＬ入力は高電圧状態に高められ、データ電圧はＳＬ入力上に印加される。データ電圧は、トランジスタ８および１０を介して画素に書き込まれる。そして、ＧＬ入力が低電圧状態に設定されると、続いてデータ電圧は、画素蓄積ノード１２上に保持される。画素蓄積ノード上に保持された電圧は、画素電圧と呼称され、ＬＣセルの状態を制御し、その結果として、画素の明るさを制御する。

しかしながら、このような画素は理想的ではない：トランジスタ８および１０は、オフ状態である場合に漏れ電流を伴う。漏れ電流のため、時間経過とともに画素電圧は低下する。この問題に対処するために、表示データは、保持期間中における画像の劣化を最小限にするように、画素に再書き込みされる。典型的なフレーム再書き込み頻度は、６０Ｈｚである。表示装置におけるこの連続的な再書き込みは、特に、データを各々の画素のＳＬ入力に接続しているコラム電極を繰り返し充電しなければならないため、電力消費の増大を招く。この電力消費を削減する１つの方法は、フレーム再書き込み頻度を減少することである。フレーム再書き込み頻度の減少は、画素電極電圧の低下が低減される場合にのみ可能である。画素電圧の低下は、蓄積容量のサイズを大きくするか、漏れ電流を減少することによって低減可能である。大きな蓄積容量は、画素領域を増大させ、データ書込時に画素を充電するために要する時間が長くなるために好ましくない。したがって、フレーム再書き込み頻度を減少させる好ましい方法は、漏れ電流を減少させることである。

日本の特開平５−１４２５７３号公報（佐藤、１９９１年１１月２２日）ならびに米国特許第６０６４３６２号（Brownlow、２０００年５月１６日）および第７５７３４５１号（Tobita、２００９年８月１１日）は、画素電圧の低下を減少するための技術における異なる方法を開示している。この技術は、「ブートストラップ」を含む：単一利得電圧利得アンプは、画素蓄積ノード１２に接続されている入力と、トランジスタ８および１０の間の接合点に接続されている出力とを有し、画素電極電圧が、直列に接続されたトランジスタ８および１０の接合点に生じるようにする。バッファアンプが理想的であり、画素蓄積ノード１２から電荷を引きつけないならば、トランジスタ１０のドレインからソースへの電圧は、ゼロボルトに低下させられるために、画素蓄積ノード１２からの漏れは、排除されるだろう。

ＬＣＤの場合、液晶１４の両端に生じる電圧の極性は、周期的に反転される必要がある。これは、ＬＣ材料の劣化を予防する。６０Ｈｚの表示装置において、データドライバは、典型的に、それぞれの画素に書き込む電圧を、その電圧が書き込まれるたびに反転する。反転は、共通電極電圧（ＶＣＯＭ）を一定に保持し、画素蓄積ノードに書き込まれる電圧を変化させる（直流ＶＣＯＭ駆動として知られる）ことによって実行されてもよい。また、ＶＣＯＭに印加する電圧を変化させ、画素蓄積ノードに書き込まれる電圧を少ない電圧範囲で変化させる（交流ＶＣＯＭ駆動）ことによって実行されてもよい。どちらの場合でも、画素蓄積ノードおよびＶＣＯＭ間の電位差は、交互に反転する周期において、絶対値は同じであるが反対の極性
であるべきである。

ＬＣ電圧の反転は、画素内で実行されることが望ましい。ドライバによってデータを反転するためには、画素容量に加えてコラム電極が充電されることが求められる。これは、画素内反転より多くの電力を消費する。したがって、電池駆動のシステムにおいて、これは望ましくない。

蓄積されたデータを画素内において反転するための手段を開示する先行技術文献はない。その代わりに、データドライバは、ＬＣの劣化を予防するために適切な頻度で、反転されたデータを新しく書き込む必要がある。

米国特許第６８９７８４３号（Ayres、２００５年５月２４日）ならびに米国特許出願２００９／０００２５８２ Ａ１（Sano、２００９年１月１日）および２００７／０１８２６８９ Ａ１（Miyazawa、２００７年８月９日）は、ドライバ回路によって新しいデータが書き込まれることなしに、蓄積されたデータの反転を実行可能な画素回路を開示している。反転操作は、画素電圧を再書き込む働きもする。反転操作中の画素電圧の劣化を予防するためのいかなる手段を備えている回路もない。反転頻度周波数は、したがって、画素漏れ電流に応じて設定されるものであり、画素の消費電力を低減するために減少させられるものではない。

“Polarizer-free Reflective LCD Combined with Ultra Low-power Driving Technology”, Y.Asaoka et al., SID 09 Digest pp395-8 (conference held May 31-June 5, 2009)および米国特許第６９４０４８３（Maeda、２００５年９月６日）は、いずれも、別個のメモリおよび反転分を有する画素回路を記載している。

メモリ部は、漏れの欠点がない電子メモリのよく知られたタイプであるＳＲＡＭ（static random access memory）によって形成されている。米国特許出願２００７／０１８２６８９ Ａ１（Miyazawa、２００７年８月９日）にあるように、ＬＣ電圧は、格納されているデータを反転することなしに反転される。この回路の長所は、格納されたデータは、漏れなしにいつまでも保持されることである。したがって、反転頻度は、ＬＣ材料が許容するであろう範囲内において減少させることができ、電力消費を減少させる。しかしながら、ＳＲＡＭセルは、比較的に多数のトランジスタによって構成され、比較的に広い配置面積を占める。このことは、この方法で実現可能な最大表示解像度を制限する。

先行技術には、画素回路の３つのタイプが記載されている。（１）減少された頻度において新しいデータが書き込まれるような、漏れを減らす回路を有する画素回路。（２）表示された画像が変わることを要求されたときのみ、データが書き込まれる必要があるような、画素内においてデータを反転する画素回路。（３）ＳＲＡＭにデータを格納し、格納されたデータを、外部参照電圧の接続を制御するために使用する画素回路であって、参照電圧は、ＬＣ電圧の反転を実行するために交番する。

これらの方法のそれぞれは、不利な点を有している。（１）漏れを減少するだけの画素回路は、ＬＣの特徴に応じて決定された頻度において、ドライバ回路から新しく、反転されたデータを取得する必要がある。したがって、比較的に頻繁なコラム電極充電を必要とし、表示装置の消費電力を増大する。（２）画素内においてデータのみを反転する画素回路は、先のデータが漏れによって著しく劣化していないような場合であっても、比較的に高い周波数によって反転を実行する必要があり、電力消費を増大させる。（３）ＳＲＡＭ画素は大きく、高解像度な表示装置には使用できない。

本発明の一態様によれば、画素回路は、動作においてビデオモード、メモリモードおよび反転モードを含み、表示素子が出力するデータを格納するための画素蓄積ノードと、表示データを取得し、当該表示データを、上記画素蓄積ノードに格納するために供給する画素書き込み回路と、上記画素書き込み回路に作用するように結合され、上記画素書き込み回路を経路とする上記画素蓄積ノードからの電荷の漏れを最少化する保持回路と、上記保持回路および上記画素蓄積ノードに作用するように結合され、上記画素蓄積ノード上に格納されたデータの電圧、および、上記画素蓄積ノード上に格納されたデータを取得する表示素子に印加された電圧を反転する内部反転回路と、を備えている。

本発明の一態様によれば、表示回路は、上記複数の画素回路を含み、上記複数の画素回路は、行および列の形態に配置されている。

本発明の一態様によれば、表示装置は、上記表示回路と、複数のセルを有する表示装置とを備え、セルのそれぞれは、上記複数の画素回路のそれぞれ１つに作用するように結合されている。

本発明の一態様によれば、画素回路の駆動方法は、動作においてビデオモード、メモリモードおよび反転モードを有し、上記画素回路は、表示素子が出力するデータを格納するための画素蓄積ノードと、上記画素蓄積ノードにデータを書き込む画素書き込み回路と、上記画素書き込み回路に作用するように結合され、上記画素書き込み回路を経路とする上記画素蓄積ノードからの電荷の漏れを最少化する保持回路と、上記保持回路に作用するように結合され、上記画素蓄積ノードにデータを格納するセルノードを備え、上記画素蓄積ノードに格納されたデータの電圧、および、上記画素蓄積ノードに格納されたデータを取得する表示素子に印加された電圧を反転する内部反転回路とを備え、上記方法は、上記画素回路が上記反転モードである場合に、上記セルノードを画素蓄積ノードから絶縁し、上記画素蓄積ノードを高電圧状態に充電し、上記セルノードに格納されているデータに基づいて、上記画素蓄積ノードにおける上記電圧は、上記セルノードに格納されている上記電圧の論理補数になるように、上記画素蓄積ノードを選択的に放電する行程を含んでいる。

本発明の一態様によれば、画素回路の駆動方法は、動作においてビデオモード、メモリモードおよび反転モードを有し、上記画素回路は、液晶セルが出力するデータを格納する画素蓄積ノードと、データを取得する列書き込み端子、および、上記列書き込み端子のデータを上記画素蓄積ノードに移動可能な行選択端子を備えている画素書き込み回路と、上記画素書き込み回路に作用するように結合され、上記画素書き込み回路を経路とする上記画素蓄積ノードからの電荷の漏れを最小化する保持回路と、上記保持回路および備えている上記画素蓄積ノードのデータを格納するためのセルノードに作用するように結合されている内部反転回路と、を備え、上記保持回路は、第１の供給用トランジスタおよび第２の供給用トランジスタを備え、当該第１の供給用トランジスタは、ｎ型チャネルトランジスタからなり、上記第２の供給用トランジスタは、ｐ型チャネルトランジスタからなり、上記第１の供給用トランジスタのドレインは、上記第２の電源端子に電気的に接続されており、上記第１の供給用トランジスタのソースは、上記第２の供給用トランジスタのソースに電気的に接続されており、上記第２の供給用トランジスタのドレインは、第３の電源端子に電気的に接続されており、上記内部反転回路は、上記画素蓄積ノードに格納されているデータの電圧、および、上記画素蓄積ノードに格納されたデータを取得する液晶セルに印加された電圧を反転し、上記方法は、上記画素回路が上記反転モードである場合に、上記セルノードを画素蓄積ノードから絶縁し、上記画素蓄積ノードを低電圧状態に充電し、上記セルノードに格納されているデータに基づいて、上記画素蓄積ノードを、上記第５の電源端子に選択的に接続する行程を含んでいる。

上記目的および関連する目的を達成するために、本発明は、以下に十分に記載されている特徴、特に特許請求の範囲に示す特徴を備えている。以下の記載および添付された図面は、本発明のいくつかの例となる実施形態の詳細を説明する。これらの実施形態は、説明のための例にすぎず、これらいくつかの例以外にも、本発明の原理は利用することができる。図面とともに考慮されるとき、本発明の他の目的、長所および新しい特徴は、本発明の以下の詳しい説明から明らかになるだろう。

図１は、従来の画素回路を示す概略図である。 図２は、本発明の第１の実施形態に係る典型的な画素構成を含むアクティブマトリクス表示装置の概略図である。 図３は、図２に示されている画素構成の概略図である。 図４ａは、図３に示す画素の、ビデオモードにおける駆動方法を示すタイミングチャートである。 図４ｂは、図３に示す上記画素の、反転モードにおける駆動方法を示すタイミングチャートである。 図５は、本発明の第２の実施形態に係る画素構成の概略図である。 図６は、図５に示す画素の駆動方法を示すタイミングチャートである。

付加された図面において、参照番号などは、部材または構成などを表す。

〔第１の実施形態〕
本発明に係る表示装置の第１の実施形態を、図２に示す。絵素（画素）のマトリクス２２は、Ｍ行Ｎ列に配置されている。各画素の行は、それぞれの行電極に接続されており、各画素の列は、それぞれの列電極に接続されており、上記列電極は、データドライバ２４のＮ個の出力に接続されており、上記行電力は、走査ドライバ２６のＭ個の出力に接続されている。

第１の実施形態に係る画素回路を、図３に示す。上記回路は、ｎ型チャネルトランジスタ８，１０，３０，３２および３６、容量１６および３４、ならびに、たとえば液晶セルなどの表示素子１４を備えている。トランジスタ８および１０（それぞれ第１および第２の入力トランジスタ）のゲートは、ＧＬ入力（行選択端子）に接続される。トランジスタ８のソースは、ＳＬ入力（列書き込み端子）に接続される。トランジスタ８のドレインは、トランジスタ１０のソース、トランジスタ３６（反転用トランジスタ）のドレインおよびトランジスタ３０（供給用トランジスタ）のソースに接続される。トランジスタ１０のドレインは、容量１６（画素蓄積容量）の第１の電極、液晶セル１４の第１の電極、ならびに、トランジスタ３２および３６のソースに接続される。トランジスタ３２のゲートは、ＳＭＰ入力（プリチャージ用端子）に接続される。トランジスタ３２（プリチャージ用トランジスタ）のドレインは、トランジスタ３０のゲートおよび容量３４（セル蓄積容量）の第１の電極に接続される。トランジスタ３６のゲートは、ＩＮＶ入力（反転用端子）に接続される。液晶セル１４の第２の電極は、ＶＣＯＭ入力（第１の電力供給用端子）に接続される。トランジスタ３０のドレインは、Ｖｄｄ入力（第２の電力供給用端子）に接続される。容量１６の第２の電極は、ＶＣＳ１入力（第３の電力供給用端子）に接続される。容量３４の第２の電極は、ＶＣＳ２入力（第４の電力供給用端子）に接続される。ＶＣＯＭ入力は、全ての画素に対して共通であってもよく、そして、ＬＣＤの対向基板上の電極であってもよい。ＶＣＳ１およびＶＣＳ２入力は、同じ行における全ての画素のＶＣＳ１およびＶＣＳ２入力のそれぞれに接続されていてもよい。ＶＣＳ１およびＶＣＳ２入力は、共に接続されていてもよい。

トランジスタ８および１０は、代表的な画素書き込み回路１１を形成する。画素書き込み回路１１は、データを受信し、当該データを、画素蓄積ノードおよび液晶セル１４に供給する。代表的な画素書き込み回路１１は、入力ノード１１ａと、出力ノード１１ｂと、上記入力ノードと上記出力ノードとの間に電気的に配置される中間ノード１１ｃを備えている。

トランジスタ８および３０は、代表的な保持回路３１を形成する。保持回路３１は、画素書き込み回路１１を経路とする液晶セル／画素蓄積ノード１２からの電荷の漏れを最小化するように設計されている。より詳細には、後述するように、
画素書き込み回路１１のトランジスタ８と同調して、スイッチ素子として機能できるトランジスタ３０は、中間ノード１１ｃにおける電圧を画素蓄積ノード１２における電圧と実質的に同じ高さに保つ。このように、画素書き込み回路１１を経路とする画素蓄積ノード１２からの漏れは最小化される。

反転回路３７を形成するトランジスタ３６，３２および３０は、液晶セル１４における電圧、および、画素蓄積ノード１２に格納されたデータの電圧を反転するように設計されている。画素蓄積セルおよび液晶セルにおける電圧の反転のことを、「論理」反転（たとえば、ハイ状態からロー状態へ、または、ロー状態からハイ状態へ）と表現する。反転回路３７の動作は、以下において、より詳細に説明される。

理解されるように、図３の回路中のいくつかのトランジスタは、２つの役割を有する。すなわち、それらは、異なる機能回路の一部である。たとえば、トランジスタ８は、書き込み回路１１の一部であるだけなく、保持回路３１の一部でもある。同様に、トランジスタ３０，３２および３６は、反転回路３７の中心部を形成するが、図３中のトランジスタの全ては、反転機能における少なくともいくつかの役割を担ってもよい。しかしながら、別の構成において、トランジスタは２つの役割を持たなくてもよい。本発明に係る装置および方法は、トランジスタが特定の機能専用である実施形態、および、トランジスタが複数の役割を有する実施形態（たとえば、トランジスタは、回路における、２またはそれ以上の異なる機能部分として用いられる）を含む。

画素は、駆動における３つのモードを有する。（１）ドライバからフルフレームレート（典型的には６０Ｈｚ）でデータが書き込まれるビデオモード、（２）画素がそのデータを保つメモリモード、および、（３）画素が蓄積しているデータを反転する反転モードの３つである。ビデオモードにおいて、ＶｄｄおよびＳＭＰはハイに保たれ、ＩＮＶはローに保たれ、そして、他の信号は、従来のアクティブマトリクス表示装置と同様に動作する。図４ａは、ビデオモードのためのタイミングチャートを示す。

メモリモードにおいて、ＶｄｄおよびＳＭＰはハイに保たれ、ＩＮＶはローに保たれ、ＶＣＯＭ、ＶＣＳ１およびＶＣＳ２は、それらの以前の状態を保持し、そして、ＳＬおよびＧＬ入力は実質的に同じローレベルに保たれる。トランジスタ８および３０は、トランジスタ８のドレインおよびトランジスタ１０のソースにおける電圧を、画素蓄積ノード１２における電圧と同程度のレベルに保つように機能する。典型的に、「同程度のレベル」とは、トランジスタの性能、電圧レンジなどによるが、１００ｍＶのオーダーである。トランジスタ１０は、したがって、とても低いドレイン−ソース電圧をもち、画素からの漏れ電流は最小化される。

画素における唯一の直接的な電流パスは、トランジスタ８および３０の導電パスを介した、ＶｄｄからＳＬ入力である。トランジスタ８および３０は、したがって、実質的に同じ電流を流す。この状況において、ノード１１ｃへのパスは、トランジスタ３０，８および１０を通じての３つある。トランジスタ１０を流れる電流は、画素からの漏れであり、それを最小にしようと私たちはしている。典型的に、これは、トランジスタ３０を流れる電流より１００倍小さい。しかし、また、これは回路の性能に依存する。トランジスタのサイズが同一である場合、それらは実質的に、電流を流すために同じバイアス状態を保つ。バイアス状態は、画素電圧（データ）に依存する。場合によっては、複数のトランジスタは同じバイアス状態を有しており、それらのドレイン−ソース電圧が数ボルト異なる一方、他において、それらのゲート−ソース電圧は０（１００ｍＶ）まで変化する。ＧＬおよびＳＬ入力が実質的に同じ低電圧（理想的には、それらは同じ電圧である−ＧＬおよびＳＬ入力は異なる回路によって制御されていることに起因する変異だけが生じ、それで、それらは、一瞬のノイズなどに起因して、わずかに異なる電圧に一瞬なることがある）に保たれる場合、トランジスタ８のゲート−ソース電圧は、実質的に０（理想的にはまさに０、しかし、実際は、ちょうど上記の説明のように、ノイズにより、それは常におよそ０である）である。画素蓄積ノード１２にける電圧が、Ｖｄｄ電圧およびＧＬおよびＳＬ入力における電圧の間のまさに中間である場合、もし、トランジスタ３０のソースもまた、Ｖｄｄ電圧およびＧＬおよびＳＬ入力における電圧の間のまさに中間であるなら、トランジスタ８および３０の両方は、同じバイアス状態（同じドレイン−ソース電圧およびゲート−ソース電圧）だろう。この場合、トランジスタ１０のドレイン−ソース電圧は０であり、画素蓄積ノード１２から流れ得る漏れ電流はない。

画素蓄積ノード１２における電圧が、Ｖｄｄ電圧とＧＬおよびＳＬ入力に加えられる電圧との間の中間より大きい場合、トランジスタ３０のソースが画素蓄積ノード１２より僅かに小さい電圧であれば、トランジスタ８および３０は、同じ電流を流す。この場合において、トランジスタ８のゲート−ソース電圧は、実質的に０であり、そのドレイン−ソース電圧は、Ｖｄｄ電圧とＧＬおよびＳＬに加えられる電圧との間の差の半分以上であり、トランジスタは中間の電圧の場合より僅かに大きい電流を流す。トランジスタ３０は、トランジスタ８と実質的に同じ電流を流すことが好ましいが、トランジスタ８より低いドレイン−ソース電圧を有する。この差は、トランジスタ３０の僅かに高いゲート−ソース電圧によって補われる。これは、回路の動作の仕方を明確にするというより、むしろ動作の説明の一部である。トランジスタ８についてのバイアス条件は、ＧＬおよびＳＬ入力に加えられるレベルによって、および、画素電圧によって固定される。トランジスタ３０は、（キルヒホッフの法則による）この電流の大半を供給しなければならず（残りは、トランジスタ１０を介した画素の漏れである。つまり約１００倍小さい）、そのバイアス条件は、強制される。バイアス条件が満たされると、ドレイン−ソース電圧における差は、ゲート−ソース電圧における小さい差によって補われ、ノード１１ｃは、画素電圧に非常に近くに保持される。

反対に、画素蓄積ノード１２がＶｄｄとＧＬおよびＳＬ入力に加えられる電圧との間の中間より低い場合、トランジスタ８，３０は、トランジスタ３０のソースが画素蓄積ノード１２より僅かに高い電圧である場合、同じ電流を流す。上述のように、トランジスタ８のゲート−ソース電圧は、実質的に０であるが、ドレイン−ソース電圧は、ＶｄｄとＧＬおよびＳＬに加えられる電圧との間の差の半分以下であり、トランジスタは、中間電圧の場合におけるよりも僅かに小さい電流を流す。トランジスタ３０は、トランジスタ８と実質的に同じ電流を流すことが好ましいが、トランジスタ８より高いドレイン−ソース電圧を有する。この差は、トランジスタ３０の僅かに低い（すなわち、負）ゲート−ソース電圧によって補われる。

トランジスタを通る電流は、ドレイン−ソース電圧よりもゲート−ソース電圧に強く依存するため、トランジスタ８，３０のドレイン−ソース電圧の間の大きな差は、ゲート−ソース電圧における小さな差によって補われる。典型的に、ドレイン−ソース電圧差の電圧は、ゲート−ソース電圧差の数１０ミリボルトによって補正される。トランジスタ３０のソース電圧は、画素蓄積ノード１２における電圧に非常に近いままで、トランジスタ１０を通る漏れ電流は、画素電圧の範囲において最小化される。

表示装置は、交流電流または直流電流ＶＣＯＭ駆動で作動されてもよい。

反転動作のタイミングは、図４ｂに示され、２段階で生じる。まず、画素のノードは、前データが絶縁され、個別ノード（セルノード）に格納されながら、ハイレベルにプリチャージされる。そして、プリチャージされたノードは、格納されたデータによって、選択的に放電され、ローレベルに放電されるか、または、プリチャージ電圧が保たれる。ＶＣＳ１およびＶＣＳ２ピンに加えられる電圧は、反転動作の間変化しない。

プリチャージ段階を実施するために、ＳＭＰは、容量３４の第１電極におけるデータの電圧を絶縁することによって、ローレベルに切り換えられる。ＧＬは、トランジスタ８，１０が、ＳＬ線における電圧まで第１容量１６の第１電極およびＬＣセル１４を充電することによってＳＬに完全に電圧を伝えるように、ＳＬよりもハイレベルに高められる。ＧＬは、トランジスタ８，１０をオフし、プリチャージされたノードを絶縁することによって、前のローレベルに低下される。この段階の間、ＶＣＯＭピンの電圧は、交流電流ＶＣＯＭが使用される場合、反転される。

選択的放電段階において、ＩＮＶは、トランジスタ３６をオンすることによってハイレベルに高められ、Ｖｄｄはローレベルに切り換えられる。容量３４の第１電極に格納されたデータがハイならば、トランジスタ３０は、オンに切り換えられ、第１容量１６の第１電極およびＬＣセル１４は、トランジスタ３６，３０を介してＶｄｄにおいてローレベルに放電される。容量３４の第１電極に格納されたデータがローであるならば、トランジスタ３０は、オフのままであり、第１容量１６の第１電極およびＬＣセル１４は、プリチャージ電圧を保つ。それぞれの場合において、第１容量１６の第１電極およびＬＣセル１４における最終の電圧は、容量３４の第１電極に格納されたデータの電圧の論理的補数であり、ＬＣに加えられるデータは反転される。

動作の最終段階は、画素がメモリモードに戻ることである。予め定められた期間後、ＳＭＰおよびＶｄｄは、原ハイレベルに高められ、ＩＮＶは、原ローレベルに切り換えられる。容量およびＬＣセルの両方に格納された充電は、Ｖｄｄのローレベルよりもわずかに高いか、または、プリチャージ電圧よりわずかに低い最終電圧を与えることによって共有される。第２容量５４は、電圧におけるこの変化を最小化するために、より大きい容量１６およびＬＣ容量１４の総量より著しく小さい大きさであってもよい。Ｖｄｄおよびプリチャージ電圧の値は、最終の画素電圧がＬＣの白の電圧および黒の電圧に等しくなるよう最適化されてもよい。また、Ｖｄｄおよびプリチャージ電圧の値は、最終の画素電圧が幅広い電圧に対応するよう、高い画素電圧が黒および白のＬＣ電圧の高いものより多くなるよう、および／または、低い画素電圧が黒および白のＬＣ電圧の低いものより少なくなるように最適化されてもよい。

交互駆動方式は、選択的反転動作の前に、ＶＣＳ２の入力に加えられる電圧を変化することを伴う。例えば、メモリノードの間、漏れが画素蓄積ノードにおける電圧を増加することが知られているならば、ＶＣＳ２における電圧は、トランジスタ３０が容量３４の上部プレートにおける低電圧によってオンに切り換えられないようにＳＭＰが低下した後に減少する。ＶＣＳ２の入力に加えられる電圧は、反転動作が完了すると、通常の値に戻る。

〔第２の実施形態〕
第２の実施形態は、図５に示される。回路は、トランジスタ３０がｎ−チャネルトランジスタ５４（第１ソーストランジスタ）およびｐ−チャネルトランジスタ５６（第２ソーストランジスタ）に置き換えられていること以外、第１の実施形態と同様である。トランジスタ５４のドレインは、Ｖｄｄの入力に接続される。トランジスタ５４のソースは、トランジスタ５６のソース、トランジスタ５６のドレインおよびトランジスタ８のドレインおよびトランジスタ１０のソースに接続される。トランジスタ５６のドレインは、Ｖｓｓの入力（第５の電力供給用端子）に接続される。トランジスタ５４，５６のゲートは、互いに接続され、容量３４の第１電極およびトランジスタ３２のドレインに接続される。

メモリモードにおいて、全信号は、第１の実施形態について記載されたとおりである。また、Ｖｓｓの入力は、低電力源に接続される。このモードにおいて、トランジスタ５４，５６は、第１の実施形態と同様に、画素蓄積ノード１２における電圧をトランジスタ５４，５６のソースにコピーし、トランジスタ１０のドレイン−ソース電圧を最小化することによって、ユニティゲインアンプとして動作する。

反転動作のタイミングは、第１の実施形態について記載されたとおりである。プリチャージは、以前と同様に行われる。本発明の段階において、Ｖｄｄは、以前と同様に低く設定され、トランジスタ５４は、容量５４の第１電極およびＬＣセル１４を放電することによって、第１容量３４の第１電極における電圧がハイのとき、オンに切り換えられるか、第１容量１６の第１電極およびＬＣセル１４の放電を防ぐことにより、第１容量５４の第１電極における電圧がローになるとき、オフのままになる。トランジスタ５６は、常時オフのままである。

また、第２実施形態の回路は、その説明に相補的な方法で使用される。反転処理の間、画素は高電圧にプリチャージされ、Ｖｄｄの入力はローに設定されるよりもむしろ、反転処理の間、画素はローにプリチャージされ、Ｖｓｓ入力は、ハイのパルスを出される。この場合において、容量３４の第１電極におけるローデータは、トランジスタ５６をオンにし、第１容量１６の第１電極およびＬＣセル１４がＶｓｓの入力においてハイレベルに充電される。容量３４の第１電極におけるハイデータは、トランジスタ５６をオフに切り換え、第１容量１６およびＬＣセル１４の第１電極は、低プリチャージ電圧を保持する。

図６には、第２の実施形態の画素回路を使用して反転動作を行う方法が示されている。ＧＬ，ＳＬの入力が変化しないようなプリチャージ段階はない。画素蓄積ノード１２は、格納電圧を保持する。ＳＭＰは、容量３４の上部プレートを絶縁するために、ローレベルに設定される。反転段階の間、トランジスタ５４，５６が標準のスタティックインバータとして動作するように、ＩＮＶは、ハイレベルに設定され、ＶｄｄおよびＶｓｓは、それぞれローレベルおよびハイレベルに設定される。この場合において、容量３４の第１電極は、トランジスタ５６をオンにし、トランジスタ５４をオフにし、第１容量１６の第１電極およびＬＣセル１４がＶｓｓの入力においてハイレベルに充電される。容量３４の第１電極におけるハイデータは、トランジスタ５４をオンにし、トランジスタ５６をオフにし、第１容量１６の第１電極およびＬＣセル１４がＶｄｄの入力においてローレベルに充電される。この段階において、交流電流ＶＣＯＭ駆動が使用される場合、ＶＣＯＭピンにおける電圧が反転する。

上述の回路における多くのバリエーションは、当業者であれば明白である。例えば、トランジスタ１０，５０，５２のいくつか、または全ては、漏れを減少するためにダブルゲートトランジスタに変更されてもよい（ゲートの数を多くすることは可能であるが、データ書き込みおよび反転のための時間に悪影響を与えるかもしれない。）。漏洩低減回路トランジスタ８，３０は、ダブルゲートトランジスタに変更されてもよい（ゲートの数を多くすることが可能であるが、動作に悪影響を与えるかもしれない）。ｎ−チャネルトランジスタは、ｐ−チャネルトランジスタに置き換えられてもよく、全信号が反転されてもよい。ＬＣセルは、有機発光ダイオード（ＯＬＥＤ）、電気泳動素子またはエレクトロウェッティング素子のような他の電圧駆動の光学層によって置き換えられてもよい。

上記目的および関連する目的を達成するために、本発明は、以下に十分に記載され、特にクレームにおいて指摘された特徴を含む。以下の記載および添付の図は、本発明のある例示的な実施形態を詳細に説明している。しかしながら、これら実施形態は、指示であるが、本発明の原理が使用される様々な方法のうちのいくつかであってもよい。本発明の他の目的、利点および新しい特徴は、図とともに考察されることで、以下の本発明の詳細な記載から明白になる。

本発明は、ある実施形態に関して示され、記載されているが、等価な変更および修正は、本明細書および添付の図を読み、理解すれば当業者が想起可能である。特に、上述の素子によって行われる様々な機能（構成要素、アセンブリ、装置、構成物）に関し、そのような素子を記載するために使用される用語（「手段」についての言及を含む。）は、本発明の典型的な実施形態における機能を行う開示の構造に構造上等価でないとしても、記載の素子（例えば機能的に等価な素子）の特定の機能を行う任意の素子に対応することを意図している。また、本発明の特定の特徴は、いくつかの実施形態のうち１以上において記載されている一方、そのような特徴は、任意の所定の用途または特定の用途に好ましい、または有利となるように、他の実施形態の１以上の他の特徴と組み合わされてもよい。

〔補足〕
本発明における装置および方法は、画素からの電荷の漏れを最小にし、内部的に画素のデータ電圧を反転する画素回路を利用する表示装置を提供する。そのような表示装置は、ＬＣ反転率がＬＣ材料が許す限り低減され、ＬＣ反転が列電極を充電することなく行われ、ドライバ回路が画像が静止しているとき、非アクティブであるので、可能な限り低い電力消費で動作可能である。本発明の装置および方法は、最小数の回路素子を使用して上記機能を可能にする。

本発明の基本的な態様によれば、画素からの電荷の漏れを最小にするための回路素子を組み込み、さらに画素電圧を反転するための回路素子を組み込んだ画素回路を利用する表示装置が提供される。

本発明の他の態様において、そのような画素を特徴とする表示装置を駆動するための方法が提供される。

本発明の他の態様において、電荷の漏れを最小にするための回路を形成するいくつかの素子は、画素電圧を反転するための回路の一部を形成する。

本発明の他の態様において、画素から電荷の漏れを最小にする機能を提供するために使用される１以上の電力供給は、反転動作の一部の間に、異なる電圧レベルとなる。

本発明の一態様によれば、動作においてビデオモード、メモリモードおよび反転モードを有する画素回路であって、表示素子が出力するデータを格納するための画素蓄積ノードと、表示データを取得し、当該表示データを、上記画素蓄積ノードに格納するために供給する画素書き込み回路と、上記画素書き込み回路に作用するように結合され、上記画素書き込み回路を経路とする上記画素蓄積ノードからの電荷の漏れを最小化する保持回路と、上記保持回路および上記画素蓄積ノードに作用するように結合され、上記画素蓄積ノードに格納されたデータの電圧、および、上記画素蓄積ノードに格納されたデータを取得する表示素子に印加された電圧を反転する内部反転回路とを備える。

本発明の一態様によれば、上記表示素子をさらに備え、上記表示素子は、第１の終端および第２の終端を備え、上記第１の終端は、上記画素蓄積ノードに電気的に接続されており、上記第２の終端は、第１の電源端子に接続されている。

本発明の一態様によれば、上記画素書き込み回路は、入力ノード、出力ノード、および、上記入力ノードと上記出力ノードとの間に電気的に接続されている中間ノードを備えており、上記出力ノードは、上記画素蓄積ノードに接続されており、上記保持回路は、上記中間ノードを第２の電源端子に選択的に結合するスイッチ素子を備え、上記画素回路がメモリモードによって動作している場合、上記スイッチ素子は、上記中間ノードにおける電圧を、上記画素蓄積ノードにおける電圧と同じ高さに保つ。

本発明の一態様によれば、上記画素書き込み回路は、それぞれが個々のドレインおよびソースを有する第１の入力トランジスタおよび第２の入力トランジスタを備え、上記保持回路は、上記第１の入力トランジスタをさらに備え、上記第１の入力トランジスタの上記ドレインおよび上記第２の入力トランジスタの上記ソースは、上記中間ノードを形成するために互いに電気的に接続されており、上記第２の入力トランジスタの上記ドレインは、上記出力ノードを備えている。

本発明のある態様によれば、上記スイッチ素子は、ソースおよびドレインを有する供給用トランジスタを備え、上記供給用トランジスタの上記ドレインは、上記第２の電源端子に電気的に接続されており、上記供給用トランジスタの上記ソースは、上記中間ノードに電気的に接続されている。

本発明の一態様によれば、上記第１の入力トランジスタおよび上記供給用トランジスタは、実質的に同じ電流を流す。

本発明の一態様によれば、上記内部反転回路は、上記供給用トランジスタと、上記画素蓄積ノードに格納されているデータを格納するセル蓄積ノードと、ソースおよびドレインを有する反転用トランジスタと、ソースおよびドレインを有する事前受電用トランジスタと、を備え、上記反転用トランジスタの上記ソースは、上記蓄積ノードに電気的に接続されており、当該反転用トランジスタの上記ドレインは、上記供給用トランジスタの上記ソースに電気的に接続されており、上記当該プリチャージ用トランジスタの上記ソースは、上記画素蓄積ノードに電気的に接続されており、当該プリチャージ用トランジスタの上記ドレインは、上記セル蓄積ノードを上記画素蓄積ノードに選択的に結合可能なように、上記セル蓄積ノードに電気的に接続されている。

本発明の一態様によれば、上記内部反転回路は、上記プリチャージ用トランジスタの上記ドレインに電気的に接続されている第１の終端を有するプリチャージ用容量を、さらに備えている。

本発明の一態様によれば、上記第１および第２の入力トランジスタは、行選択端子に電気的に接続されているそれぞれのゲートを備え、上記第１の入力トランジスタの上記ソースは、列書き込み端子に電気的に接続されている。

本発明の一態様によれば、プリチャージ用トランジスタは、上記プリチャージ用端子に電気的に接続されているゲートを備えている。

本発明の一態様によれば、上記反転用トランジスタは、反転実行端子に電気的に接続されているゲートを備えている。

本発明の一態様によれば、上記画素回路は、上記画素蓄積ノードに電気的に接続されている第１の終端を有する画素蓄積容量をさらに備えている。

本発明の一態様によれば、上記供給用トランジスタは、第１の供給用トランジスタおよび第２の供給用トランジスタを備え、上記第１の供給用トランジスタは、ｎ型チャネルトランジスタからなり、上記第２の供給用トランジスタは、ｐ型チャネルトランジスタからなり、上記第１の供給用トランジスタのドレインは、上記第２の電源端子に電気的に接続されており、上記第１の供給用トランジスタのソースは、上記第２の供給用トランジスタのソースに電気的に接続されており、上記第２の供給用トランジスタのドレインは、第５の電源端子に電気的に接続されている。

本発明の一態様によれば、表示回路は、画素回路を複数備え、上記複数の画素回路は、行および列の形態に配置されている。

本発明の一態様によれば、表示装置は、上記表示回路と、複数のセルを有する表示装置とを備え、セルのそれぞれは、上記複数の画素回路のそれぞれ１つに作用するように結合されている。

本発明の一態様によれば、画素回路の駆動方法は、動作においてビデオモード、メモリモードおよび反転モードを有し、上記画素回路は、表示素子が出力するデータを格納するための画素蓄積ノードと、上記画素蓄積ノードにデータを書き込む画素書き込み回路と、上記画素書き込み回路に作用するように結合され、上記画素書き込み回路を経路とする上記画素蓄積ノードからの電荷の漏れを最少化する保持回路と、上記保持回路に作用するように結合され、上記画素蓄積ノードにデータを格納するセルノードを備え、上記画素蓄積ノードに格納されたデータの電圧、および、上記画素蓄積ノードに格納されたデータを取得する表示素子に印加された電圧を反転する内部反転回路とを備え、上記方法は、上記画素回路が上記反転モードである場合に、
ａ）上記セルノードを画素蓄積ノードから絶縁し、
ｂ）上記画素蓄積ノードを高電圧状態に充電し、
ｃ）上記セルノードに格納されているデータに基づいて、上記画素蓄積ノードにおける上記電圧は、上記セルノードに格納されている上記電圧の論理補数になるように、上記画素蓄積ノードを選択的に放電する行程を含む。

本発明の一態様によれば、上記内部反転回路は、上記画素データノードを上記セルノードに作用するように結合するプリチャージ用端子を備え、上記セルノードを絶縁することは、上記セルノードを画素蓄積ノードから絶縁するために、上記プリチャージ用端子を低電圧状態に駆動することを含む。

本発明の一態様によれば、上記画素書き込み回路は、データを取得する列書き込み端子と、上記列書き込み端子のデータを上記画素蓄積ノードに移動するための行選択端子とを含み、上記画素蓄積ノードを充電することは、上記画素セルノードを充電する所定の期間の間、上記行選択端子および上記列書き込み端子の両方を高電圧状態に駆動することと、その後、少なくとも上記行選択端子を低電圧状態に駆動することとを含む。

本発明の一態様によれば、上記保持回路は、電源端子に結合され、上記電源端子から上記画素書き込み回路に電圧を選択的に供給し、上記反転回路は、上記画素蓄積ノードおよび上記表示素子の上記電圧を反転させる反転用端子に結合され、選択的な放電は、上記行選択端子および上記列書き込み端子が低電圧状態に駆動された後に上記反転用端子を高電圧状態に、上記電源端子を低電圧状態に駆動し、所定の期間の後に、上記反転用端子を低電圧状態に、上記電源端子を高電圧状態に駆動することを含む。

本発明の一態様によれば、上記方法は、上記メモリモードで動作している間、上記行選択端子および上記反転用端子を低電圧状態に駆動し、上記電圧端子および上記プリチャージ用端子を高電圧状態に駆動することをさらに含む。

本発明のある態様によれば、上記電圧端子から供給される上記電圧および上記プリチャージ用電圧は、ＬＣが黒または白の電圧に対応する反転の後に、上記画素蓄積ノードの電圧になるように選択される。

本発明の一態様によれば、上記電圧端子によって供給される上記電圧および上記プリチャージ用電圧は、反転後の上記画素蓄積ノードの電圧が、上記黒または白の電圧の高い電圧より高い電圧、または、上記黒または白の電圧の低い電圧より低い電圧の少なくとも１つであるように選択される。

本発明の一態様によれば、上記セルノードは、一方の終端が第４の電源に接続され、他方の終端が上記画素蓄積ノードに選択的に接続される容量を備え、上記方法は、上記画素蓄積ノードを選択的に放電する前に、上記第４の電源に印加する電圧を変更することを含む。

本発明の一態様によれば、動作においてビデオモード、メモリモードおよび反転モードを有する画素回路の駆動方法であって、上記画素回路は、液晶セルが出力するデータを格納する画素蓄積ノードと、データを取得する列書き込み端子、および、上記列書き込み端子のデータを上記画素蓄積ノードに移動可能な行選択端子を備えている画素書き込み回路と、上記画素書き込み回路に作用するように結合され、上記画素書き込み回路を経路とする上記画素蓄積ノードからの電荷の漏れを最小化する保持回路と、上記保持回路および備えている上記画素蓄積ノードのデータを格納するためのセルノードに作用するように結合されている内部反転回路と、を備え、上記保持回路は、第１の供給用トランジスタおよび第２の供給用トランジスタを備え、当該第１の供給用トランジスタは、ｎ型チャネルトランジスタからなり、上記第２の供給用トランジスタは、ｐ型チャネルトランジスタからなり、上記第１の供給用トランジスタのドレインは、上記第２の電源端子に電気的に接続されており、上記第１の供給用トランジスタのソースは、上記第２の供給用トランジスタのソースに電気的に接続されており、上記第２の供給用トランジスタのドレインは、第３の電源端子に電気的に接続されており、上記内部反転回路は、上記画素蓄積ノードに格納されているデータの電圧、および、上記画素蓄積ノードに格納されたデータを取得する液晶セルに印加された電圧を反転し、上記方法は、上記画素回路が上記反転モードである場合に、ａ）上記セルノードを画素蓄積ノードから絶縁し、ｂ）上記画素蓄積ノードを低電圧状態に充電し、ｃ）上記セルノードに格納されているデータに基づいて、上記画素蓄積ノードを、上記第５の電源端子に選択的に接続する行程を含んでいる。

本発明は、携帯可能であり電池によって電力供給される装置において用いる低電力、高解像度な表示装置の提供に利用可能である。このような表示装置は、高品質のイメージを示すことが可能であり、かつ、電池を１回充電した場合に装置が駆動可能な時間を長くするという利点を有する。

８ トランジスタ
１０ トランジスタ
１１ 画素書き込み回路
１１ａ 入力ノード
１１ｂ 出力ノード
１１ｃ 中間ノード
１２ 画素蓄積ノード
１４ 液晶セル
１６ 画素蓄積容量（容量）
２２ 絵素（画素）のマトリクス
２４ データドライバ
２６ 走査ドライバ
３０ トランジスタ
３１ 保持回路
３２ トランジスタ
３４ セル蓄積容量（容量）
３６ トランジスタ
３７ 反転回路
５４ トランジスタ
５６ トランジスタ

Claims (24)

1. 動作においてビデオモード、メモリモードおよび反転モードを有する画素回路であって、
   表示素子が出力するデータを格納するための画素蓄積ノードと、
   表示データを取得し、当該表示データを、上記画素蓄積ノードに格納するために供給する画素書き込み回路と、
   上記画素書き込み回路に作用するように結合され、上記画素書き込み回路を経路とする上記画素蓄積ノードからの電荷の漏れを最小化する保持回路と、
   上記保持回路および上記画素蓄積ノードに作用するように結合され、上記画素蓄積ノードに格納されたデータの電圧、および、上記画素蓄積ノードに格納されたデータを取得する表示素子に印加された電圧を反転する内部反転回路と、を備えている画素回路。
2. 上記表示素子をさらに備え、
   上記表示素子は、第１の終端および第２の終端を備え、上記第１の終端は、上記画素蓄積ノードに電気的に接続されており、上記第２の終端は、第１の電源端子に接続されている請求項１に記載の画素回路。
3. 上記画素書き込み回路は、入力ノード、出力ノード、および、上記入力ノードと上記出力ノードとの間に電気的に接続されている中間ノードを備えており、上記出力ノードは、上記画素蓄積ノードに接続されており、
   上記保持回路は、上記中間ノードを第２の電源端子に選択的に結合するスイッチ素子を備え、
   上記画素回路がメモリモードによって動作している場合、上記スイッチ素子は、上記中間ノードにおける電圧を、上記画素蓄積ノードにおける電圧と同じ高さに保つ請求項１または２に記載の画素回路。
4. 上記画素書き込み回路は、それぞれが個々のドレインおよびソースを有する第１の入力トランジスタおよび第２の入力トランジスタを備え、上記保持回路は、上記第１の入力トランジスタをさらに備え、上記第１の入力トランジスタの上記ドレインおよび上記第２の入力トランジスタの上記ソースは、上記中間ノードを形成するために互いに電気的に接続されており、上記第２の入力トランジスタの上記ドレインは、上記出力ノードを備えている請求項３に記載の画素回路。
5. 上記スイッチ素子は、ソースおよびドレインを有する供給用トランジスタを備え、上記供給用トランジスタの上記ドレインは、上記第２の電源端子に電気的に接続されており、上記供給用トランジスタの上記ソースは、上記中間ノードに電気的に接続されている請求項３または４に記載の画素回路。
6. 上記第１の入力トランジスタおよび上記供給用トランジスタは、実質的に同じ電流を流す請求項５に記載の画素回路。
7. 上記内部反転回路は、
   上記供給用トランジスタと、
   上記画素蓄積ノードに格納されているデータを格納するセル蓄積ノードと、
   ソースおよびドレインを有する反転用トランジスタと、
   ソースおよびドレインを有するプリチャージ用トランジスタと、を備え、
   上記反転用トランジスタの上記ソースは、上記蓄積ノードに電気的に接続されており、当該反転用トランジスタの上記ドレインは、上記供給用トランジスタの上記ソースに電気的に接続されており、
   上記プリチャージ用トランジスタの上記ソースは、上記画素蓄積ノードに電気的に接続されており、当該プリチャージ用トランジスタの上記ドレインは、上記セル蓄積ノードを上記画素蓄積ノードに選択的に結合可能なように、上記セル蓄積ノードに電気的に接続されている、請求項５または６に記載の画素回路。
8. 上記内部反転回路は、上記プリチャージ用トランジスタの上記ドレインに電気的に接続されている第１の終端を有するプリチャージ用容量を、さらに備えている請求項７に記載の画素回路。
9. 上記第１および第２の入力トランジスタは、行選択端子に電気的に接続されているそれぞれのゲートを備え、上記第１の入力トランジスタの上記ソースは、列書き込み端子に電気的に接続されている請求項７または８に記載の画素回路。
10. プリチャージ用トランジスタは、プリチャージ用端子に電気的に接続されているゲートを備えている請求項９に記載の画素回路。
11. 上記反転用トランジスタは、反転実行端子に電気的に接続されているゲートを備えている請求項９または１０に記載の画素回路。
12. 上記画素蓄積ノードに電気的に接続されている第１の終端を有する画素蓄積容量をさらに備えている請求項１〜１１のいずれか１項に記載の画素回路。
13. 上記供給用トランジスタは、第１の供給用トランジスタおよび第２の供給用トランジスタを備え、上記第１の供給用トランジスタは、ｎ型チャネルトランジスタからなり、上記第２の供給用トランジスタは、ｐ型チャネルトランジスタからなり、上記第１の供給用トランジスタのドレインは、上記第２の電源端子に電気的に接続されており、上記第１の供給用トランジスタのソースは、上記第２の供給用トランジスタのソースに電気的に接続されており、上記第２の供給用トランジスタのドレインは、第５の電源端子に電気的に接続されている請求項５〜１２のいずれか１項に記載の画素回路。
14. 請求項１〜１３のいずれか１項に記載の画素回路を複数備え、上記複数の画素回路は、行および列の形態に配置されている表示回路。
15. 請求項１４に記載の表示回路と、
    複数のセルを有する表示装置とを備え、セルのそれぞれは、上記複数の画素回路のそれぞれ１つに作用するように結合されている表示装置。
16. 動作においてビデオモード、メモリモードおよび反転モードを有する画素回路の駆動方法であって、
    上記画素回路は、
    表示素子が出力するデータを格納するための画素蓄積ノードと、
    上記画素蓄積ノードにデータを書き込む画素書き込み回路と、
    上記画素書き込み回路に作用するように結合され、上記画素書き込み回路を経路とする上記画素蓄積ノードからの電荷の漏れを最少化する保持回路と、
    上記保持回路に作用するように結合され、上記画素蓄積ノードにデータを格納するセルノードを備え、上記画素蓄積ノードに格納されたデータの電圧、および、上記画素蓄積ノードに格納されたデータを取得する表示素子に印加された電圧を反転する内部反転回路とを備え、上記方法は、
    上記画素回路が上記反転モードである場合に、
    ａ）上記セルノードを画素蓄積ノードから絶縁し、
    ｂ）上記画素蓄積ノードを高電圧状態に充電し、
    ｃ）上記セルノードに格納されているデータに基づいて、上記画素蓄積ノードにおける上記電圧は、上記セルノードに格納されている上記電圧の論理補数になるように、上記画素蓄積ノードを選択的に放電する行程を含んでいる。
17. 上記内部反転回路は、上記画素データノードを上記セルノードに作用するように結合するプリチャージ用端子を備え、上記セルノードを絶縁することは、上記セルノードを画素蓄積ノードから絶縁するために、上記プリチャージ用端子を低電圧状態に駆動することを含む請求項１６に記載の方法。
18. 上記画素書き込み回路は、データを取得する列書き込み端子と、上記列書き込み端子のデータを上記画素蓄積ノードに移動するための行選択端子とを含み、
    上記画素蓄積ノードを充電することは、上記画素セルノードを充電する所定の期間の間、上記行選択端子および上記列書き込み端子の両方を高電圧状態に駆動することと、その後、少なくとも上記行選択端子を低電圧状態に駆動することとを含む請求項１７に記載の方法。
19. 上記保持回路は、電源端子に結合され、上記電源端子から上記画素書き込み回路に電圧を選択的に供給し、上記反転回路は、上記画素蓄積ノードおよび上記表示素子の上記電圧を反転させる反転用端子に結合され、
    選択的な放電は、上記行選択端子および上記列書き込み端子が低電圧状態に駆動された後に上記反転用端子を高電圧状態に、上記電源端子を低電圧状態に駆動し、所定の期間の後に、上記反転用端子を低電圧状態に、上記電源端子を高電圧状態に駆動することを含む請求項１８に記載の方法。
20. 上記メモリモードで動作している間、上記行選択端子および上記反転用端子を低電圧状態に駆動し、上記電圧端子および上記プリチャージ用端子を高電圧状態に駆動することをさらに含む請求項１９に記載の方法。
21. 上記電圧端子によって上記電圧が供給され、ＬＣが黒または白の電圧に対応する反転の後に、上記画素蓄積ノードの電圧になるように、プリチャージ用電圧は選択される請求項２０に記載の方法。
22. 上記電源端子から供給される上記電圧および上記プリチャージ用電圧は、反転後の上記画素蓄積ノードの電圧が、上記黒または白の電圧の高い電圧より高い電圧、または、上記黒または白の電圧の低い電圧より低い電圧の少なくとも１つであるように選択される請求項２０または２１に記載の方法。
23. 上記セルノードは、一方の終端が第４の電源に接続され、他方の終端が上記画素蓄積ノードに選択的に接続される容量を備え、上記方法は、行程ｃ）の前に、上記第４の電源に印加する電圧を変更することを含む請求項１６〜２２のいずれか１項に記載の方法。
24. 動作においてビデオモード、メモリモードおよび反転モードを有する画素回路の駆動方法であって、上記画素回路は、
    液晶セルが出力するデータを格納する画素蓄積ノードと、
    データを取得する列書き込み端子、および、上記列書き込み端子のデータを上記画素蓄積ノードに移動可能な行選択端子を備えている画素書き込み回路と、
    上記画素書き込み回路に作用するように結合され、上記画素書き込み回路を経路とする上記画素蓄積ノードからの電荷の漏れを最小化する保持回路と、
    上記保持回路および備えている上記画素蓄積ノードのデータを格納するためのセルノードに作用するように結合されている内部反転回路と、を備え、
    上記保持回路は、第１の供給用トランジスタおよび第２の供給用トランジスタを備え、当該第１の供給用トランジスタは、ｎ型チャネルトランジスタからなり、上記第２の供給用トランジスタは、ｐ型チャネルトランジスタからなり、上記第１の供給用トランジスタのドレインは、上記第２の電源端子に電気的に接続されており、上記第１の供給用トランジスタのソースは、上記第２の供給用トランジスタのソースに電気的に接続されており、上記第２の供給用トランジスタのドレインは、第３の電源端子に電気的に接続されており、
    上記内部反転回路は、上記画素蓄積ノードに格納されているデータの電圧、および、上記画素蓄積ノードに格納されたデータを取得する液晶セルに印加された電圧を反転し、上記方法は、
    上記画素回路が上記反転モードである場合に、
    ａ）上記セルノードを画素蓄積ノードから絶縁し、
    ｂ）上記画素蓄積ノードを低電圧状態に充電し、
    ｃ）上記セルノードに格納されているデータに基づいて、上記画素蓄積ノードを、上記第５の電源端子に選択的に接続する行程を含んでいる。

Images