KR20190044840A - 디스플레이 장치 - Google Patents

디스플레이 장치 Download PDF

Info

Publication number
KR20190044840A
KR20190044840A KR1020170137263A KR20170137263A KR20190044840A KR 20190044840 A KR20190044840 A KR 20190044840A KR 1020170137263 A KR1020170137263 A KR 1020170137263A KR 20170137263 A KR20170137263 A KR 20170137263A KR 20190044840 A KR20190044840 A KR 20190044840A
Authority
KR
South Korea
Prior art keywords
data
common voltage
line
signal
voltage
Prior art date
Application number
KR1020170137263A
Other languages
English (en)
Other versions
KR102062049B1 (ko
Inventor
김민석
Original Assignee
주식회사 라온텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 라온텍 filed Critical 주식회사 라온텍
Priority to KR1020170137263A priority Critical patent/KR102062049B1/ko
Publication of KR20190044840A publication Critical patent/KR20190044840A/ko
Application granted granted Critical
Publication of KR102062049B1 publication Critical patent/KR102062049B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명은 디스플레이 장치에 관한 것이다. 본 발명의 디스플레이 장치는 복수 개의 디스플레이 소자, 입력영상 데이터에 대응하는 데이터전압을 스토리지 커패시터에 저장하고 상기 저장된 데이터전압을 상기 복수 개의 디스플레이 소자로 인가하는 복수 개의 화소 회로, 상기 복수 개의 화소 회로의 행을 순차적으로 선택하도록 라인선택신호를 인가하는 로우 선택신호 구동부, 공통전압 데이터라인을 입력영상 데이터라인과 공용으로 사용하는 두 개의 수직 데이터라인을 통하여 상기 라인선택신호가 인가된 행의 화소 회로로 상기 공통전압 데이터와 상기 입력영상 데이터를 인가하는 데이터 구동부, 상기 데이터전압을 상기 복수 개의 디스플레이 소자로 인가하기 위한 전체전이신호를 상기 복수 개의 화소 회로로 인가하는 전이신호 구동부, 및 상기 공통전압 데이터라인과 같은 방향으로 연결된 화소 회로들에 인가되는 입력영상 데이터를 각각 합산하고, 상기 입력영상 데이터 합산치를 이용하여 각 라인의 보상된 공통전압 데이터를 발생시키는 보상신호 발생부를 포함한다. 본 발명에 의하면, 공통전압 데이터라인과 같은 방향으로 연결된 화소로 인가되는 입력영상 데이터에 따라 보상된 공통전압을 각 라인별로 발생시킴으로써 크로스토크 발생을 줄일 수 있다.

Description

디스플레이 장치{DISPLAY DEVICE}
본 발명은 공통전압과 데이터값을 공용 라인으로 인가하여 데이터전압에 따라 화소를 구동하는 디스플레이 장치에 관한 것이다.
일정한 크기의 전압을 인가하여 데이터값을 표시하는 디스플레이 장치는 로우 라인, 데이터 라인, 및 공통전압 라인과 연결된 복수 개의 화소 회로를 포함하고, 로우 선택신호에 대응하는 행의 화소에 데이터값에 대응하는 데이터전압과 공통전압을 공급하여 데이터값을 표시한다. 이때, 공통전압은 표시패널 내에서 발생하는 불특정 노이즈에 의해 영향을 받을 수 있다. 또한, 하나의 데이터 라인과 연결된 복수 개의 화소 회로가 하나의 공통전압 라인과 연결되기 때문에, 각 데이터 라인으로 인가되는 입력영상 데이터값의 합산치에 따라 공통전압이 원래의 전압레벨을 유지하지 못하고 변동하게 되는 문제가 있다.
도 1 내지 도 3을 참조하여, 공통전압이 변동되는 이유와 공통전압이 변동됨에 따라 발생하는 문제점을 설명하도록 한다.
도 1은 종래의 디스플레이 장치의 개략적인 구성도이다.
도 1을 참조하면, 종래의 디스플레이 장치(10)는 복수 개의 화소(1), 각 화소로 로우 선택신호, 데이터 신호, 공통전압을 인가하여 각 화소에 데이터값을 저장하는 복수 개의 화소 회로(미도시)를 포함하여 구성된다. 이때, 복수 개의 화소 회로(미도시)는 적어도 하나의 스위칭부와 스토리지 커패시터를 포함하고, 각 스위칭부를 스위칭함으로써 스토리지 커패시터에 데이터값에 대응하는 데이터전압을 저장하고, 전이신호에 따라 스토리지 커패시터에 저장된 데이터값을 화소(1)(디스플레이 소자)로 전이시켜 디스플레이 장치를 구동시킬 수 있다. 여기서, 화소를 구성하는 디스플레이 소자는 액정 커패시터, 다이오드 등을 의미한다.
로우 선택신호 구동부(2)는 복수의 행을 순차적으로 선택하도록 로우 선택신호를 인가하고, 데이터 구동부(3)는 하나의 화소(1)와 연결된 두 개의 데이터 라인 각각에 데이터전압과 공통전압을 공용으로 인가할 수 있다. 이때, 데이터 구동부(3)는 공용 데이터 라인에 데이터전압과 공통전압을 번갈아 인가할 수 있다.
로우 선택신호가 인가되면 특정 행의 화소들이 선택되고, 각 화소로 인가되는 데이터전압과, 공통전압이 적어도 하나의 스위칭부를 통해 스토리지 커패시터의 양측의 전압으로 전달된다.
또한, 전이신호에 따라, 각 스토리지 커패시터에 저장된 전압이 한 번에 화소(디스플레이 소자)로 전달되어 전압의 크기에 대응하는 밝기를 나타낸다. 그러나, 각 스토리지 커패시터에 저장된 전압이 한 번에 디스플레이 소자로 전달되는 경우, 또는 각 스토리지 커패시터에 전압이 저장되는 경우, 입력영상 데이터의 크기(즉, 데이터전압)에 따라 공통전압이 변동하는 문제점이 있다.
도 2는 종래의 디스플레이 장치의 공통전압 변동을 설명하기 위한 회로도이고, 도 3은 종래의 디스플레이 장치의 크로스톡 현상이 발생된 패널의 계조값을 나타낸 도면이다.
도 2를 참조하면, 종래의 디스플레이 장치의 각 화소 회로는 2개의 PMOS 트랜지스터로 구성된 제1 스위칭부, 2개의 NMOS 트랜지스터로 구성된 제2 스위칭부, 스토리지 커패시터, 및 액정 커패시터를 포함하여 구성된다.
n번째 행, m번째 열의 화소 회로를 예로 들어 데이터값이 저장되는 과정과 공통전압의 변동을 설명하도록 한다.
화소 회로는 n번째 로우 선택신호인 정라인선택신호<n>에 의해 턴온된 행의 스토리지 커패시터의 일측에 데이터값에 대응하는 데이터전압 또는 공통전압을 전달하고, n번째 로우 선택신호인 부라인선택신호<n>에 의해 턴온된 행의 스토리지 커패시터의 다른 일측에 공통전압 또는 데이터전압을 전달한다. 즉, 하나의 화소 회로는 두 개의 데이터라인(데이터/VCOM, VCOM/데이터) 중 하나의 데이터라인으로 데이터전압을 수신하면 다른 데이터라인으로 공통전압(VOM)을 수신한다. 각 데이터 라인은 데이터전압과 공통전압(VCOM)이 교대로 인가될 수 있다.
먼저, 부라인선택신호<n>에 의해 데이터값이 스토리지 커패시터로 저장되고(a), 부전체전이신호에 의해 스토리지 커패시터에 저장된 전압이 액정 커패시터로 전이되는 경우를 설명한다(b).
n번째 로우 선택신호인 정라인선택신호<n>가 인가되면(high), 제2 스위칭부와 연결된 m번째 데이터라인 중 하나를 통해 공통전압이 인가되어 스토리지 커패시터의 일 측으로 전달된다. 이후, 정라인선택신호<n>가 인가된 시간 구간 중 부라인선택신호<n>가 인가된 경우(low), 제1 스위칭부와 연결된 m번째 데이터라인 중 다른 하나를 통해 데이터전압이 인가되어 스토리지 커패시터의 다른 일 측으로 전달되어, 스토리지 커패시터 양단에 전압이 저장된다. 이와 같이, 스토리지 커패시터의 양단에 저장되는 전압값에 따라 △b만큼의 공통전압 변동이 발생할 수 있다(a).
모든 로우/데이터라인에 대한 스캔(즉, 모든 화소에 데이터값이 저장)이 완료된 후, 전체에 정전체전이신호가 제2 스위칭부로 인가되면(high), 스토리지 커패시터의 일 측에 인가된 공통전압이 액정 커패시터의 일 측으로 전달된다. 또한, 정전체전이신호가 인가된 시간 구간 중 부전체전이신호가 인가되면(low), 스토리지 커패시터의 전압이 분배되어 액정 커패시터에 전압이 저장될 수 있다. 스토리지 커패시터의 전압이 액정 커패시터로 분배되는 과정을 '전이'라고 하며, 이 과장은 디스플레이 패널에 포함된 모든 화소에 대하여 동시에 발생하므로, △b보다 큰 크기인 △e의 공통전압의 변동이 발생할 수 있다(b).
다음으로, 정라인선택신호<n>에 의해 데이터전압과 공통전압이 스토리지 커패시터의 양단으로 인가되고(c), 정전체전이신호에 의해 스토리지 커패시터에 저장된 전압이 액정 커패시터로 전이되는 경우를 설명한다(d).
n번째 로우 선택신호인 부라인선택신호<n>가 인가되면(low), 제1 스위칭부와 연결된 m번째 데이터라인 중 하나를 통해 공통전압이 인가되어 스토리지 커패시터의 일 측으로 전달된다. 이후, 부라인선택신호<n>가 인가된 시간 구간 중 정라인선택신호<n>가 인가된 경우(high), 제2 스위칭부와 연결된 m번째 데이터라인 중 다른 하나를 통해 데이터전압이 인가되어 스토리지 커패시터의 다른 일 측으로 전달되어, 스토리지 커패시터 양단에 전압이 저장된다. 이와 같이, 스토리지 커패시터의 양단에 저장되는 전압값에 따라 △g만큼의 공통전압 변동이 발생할 수 있다(c).
모든 라인에 대한 스캔(즉, 모든 화소에 데이터값이 저장)이 완료된 후, 전체에 부전체전이신호가 제1 스위칭부로 인가되면(low), 스토리지 커패시터의 일 측에 인가된 공통전압이 액정 커패시터의 일 측으로 전달된다. 또한, 부전체전이신호가 인가된 시간 구간 중 정전체전이신호가 인가되면(high), 스토리지 커패시터의 전압이 분배되어 액정 커패시터의 전압이 저장될 수 있다. 이 과장은 디스플레이 패널에 포함된 모든 화소에 대하여 동시에 발생하므로, △g보다 큰 크기인 △j의 공통전압의 변동이 발생할 수 있다(d).
도 2의 (a), (b)의 경우, 제1 스위칭부와 연결된 데이터라인을 통해 공통전압이 인가되고, 공통전압이 증가하는 변동이 발생하지만, (c), (d)의 경우, 제1 스위칭부와 연결된 데이터라인을 통해 데이터전압이 인가되고, 공통전압이 감소하는 변동이 발생한다.
도 3을 참조하면, 종래의 디스플레이 장치의 크로스톡 현상이 발생된 패널(A)의 계조값은 도 2에서 설명한 공통전압 변화량에 따라 달라지며, 각 데이터라인의 화소에 저장된 입력영상의 데이터값 또는 입력영상의 데이터값 합산치가 변화함에 따라 서로 다른 공통전압 변화량을 나타낼 수 있다.
구체적으로, 디스플레이 패널(A)의 A3, A5, A8 영역의 화소들에만 서로 다른 계조값이 저장되고 다른 영역의 계조값은 170으로 동일하다. 그러나, 계조값 250(A3)을 나타내는 화소들과 동일한 데이터라인의 다른 화소들(A2)은 공통전압의 변동으로 계조값이 170에서 110으로 변경되어 표시된다. 또한, 계조값 0(A5, A8)을 나타내는 화소들과 동일한 데이터라인의 다른 화소들(A6, A9)은 공통전압의 변동으로 계조값이 170에서 140과 150으로 각각 변경되어 표시된다. 즉, 각 데이터라인의 화소들의 데이터값 또는 데이터값의 합산치에 따라 공통전압의 변화량이 결정되고, 공통전압의 변화량에 따라 수직 크로스토크가 발생하는 문제점이 있다. 마찬가지로, 공통전압이 수평 방향으로 인가되는 경우, 수평 크로스토크가 발생하는 문제점이 있다.
상기와 같은 문제점을 해결하기 위하여, 본 발명의 목적은 공통전압 데이터라인에 공통으로 연결된 화소의 저장소자에 저장되는 라인 데이터량을 계산하여 각 공통전압 변화량을 미리 보상하여 크로스토크 문제를 해결하기 위한 디스플레이 장치를 제공하는 것이다.
상술한 본 발명의 목적을 달성하기 위한 디스플레이 장치는 복수 개의 디스플레이 소자, 입력영상 데이터에 대응하는 데이터전압을 스토리지 커패시터에 저장하고 상기 저장된 데이터전압을 상기 복수 개의 디스플레이 소자로 인가하는 복수 개의 화소 회로, 상기 복수 개의 화소 회로의 행을 순차적으로 선택하도록 라인선택신호를 인가하는 로우 선택신호 구동부, 공통전압 데이터라인을 입력영상 데이터라인과 공용으로 사용하는 두 개의 수직 데이터라인을 통하여 상기 라인선택신호가 인가된 행의 화소 회로로 상기 공통전압 데이터와 상기 입력영상 데이터를 인가하는 데이터 구동부, 상기 데이터전압을 상기 복수 개의 디스플레이 소자로 인가하기 위한 전체전이신호를 상기 복수 개의 화소 회로로 인가하는 전이신호 구동부, 및 상기 공통전압 데이터라인과 같은 방향으로 연결된 화소 회로들에 인가되는 입력영상 데이터를 각각 합산하고, 상기 입력영상 데이터 합산치를 이용하여 각 라인의 보상된 공통전압 데이터를 발생시키는 보상신호 발생부를 포함한다.
보상신호 발생부는, 상기 공통전압 데이터라인과 같은 방향으로 연결된 화소 회로들에 인가되는 입력영상 데이터에 의해 발생하는 공통전압의 변동을 상쇄할 수 있도록 상기 입력영상 데이터의 합산치에 대응하는 크기로 전압을 증가 또는 감소시켜 상기 보상된 공통전압 데이터를 발생시킬 수 있다.
보상신호 발생부는, 상기 공통전압 데이터라인과 같은 방향으로 연결된 화소 회로들에 인가되는 입력영상 데이터를 순차적으로 합산하는 합산기, 상기 순차적으로 합산된 입력영상 데이터 합산치를 각 라인별로 저장하는 저장부, 및 상기 각 라인의 입력영상 데이터 합산치를 이용하여 각 라인의 보상된 공통전압데이터를 발생시키는 공통전압데이터발생부를 포함하여 구성될 수 있다.
공통전압데이터발생부는, 상기 각 라인의 보상된 공통전압데이터를 상기 각 라인의 공통전압 구동부로 전달될 수 있다.
저장부는, K 비트의 데이터를 M 개의 열과 N 개의 행으로 구성된 상기 복수 개의 화소 회로로 인가하는 경우, (K+C) 비트의 크기를 갖는 M 개의 어드레스를 포함할 수 있고, 여기서, 2(C-1)＜N≤2C 인 관계를 만족한다.
공통전압데이터발생부는, 상기 (K+C) 비트 크기의 정보 중 상위 n 비트만을 이용하여 상기 각 라인의 보상된 공통전압데이터를 발생시킬 수 있다.
복수 개의 화소 회로는, 상기 라인선택신호에 따라 상기 입력영상 데이터에 대응하는 데이터전압을 상기 스토리지 커패시터에 순차적으로 저장하고, 상기 전체전이신호에 따라 각 스토리지 커패시터에 저장된 데이터전압을 상기 각 스토리지 커패시터와 연결된 상기 복수 개의 디스플레이 소자로 동시에 인가시킬 수 있다.
데이터 구동부는, 데이터전압 구동부, 공통전압 구동부, 및 상기 데이터전압 구동부로부터 수신한 입력영상 데이터와, 상기 공통전압 구동부로부터 수신한 공통전압 데이터를 상기 공용으로 사용하는 두 개의 수직 데이터라인으로 교대로 출력하는 신호선택부를 포함하여 구성될 수 있다.
데이터전압 구동부는, 디지털 입력영상을 저장하는 영상데이터 저장소, 상기 디지털 입력영상을 아날로그 신호로 변환하는 영상데이터용 변환기, 및 상기 아날로그 신호를 증폭하는 증폭기를 포함하여 구성되고, 상기 공통전압 구동부는, 디지털 공통전압을 저장하는 공통전압 데이터 저장소, 상기 디지털 공통전압을 아날로그 신호로 변환하는 공통전압 변환기, 및 상기 아날로그 신호를 증폭하는 증폭기를 포함하여 구성될 수 있다.
라인선택신호는 정라인선택신호와 부라인선택신호로 구성되고, 상기 전체전이신호는 정전체전이신호와 부전체전이신호로 구성되고, 상기 화소 회로는 상기 정라인선택신호 또는 상기 정전체전이신호에 의해 턴온되는 복수 개의 NMOS 트랜지스터, 상기 부라인선택신호 또는 상기 부전체전이신호에 의해 턴온되는 복수 개의 PMOS 트랜지스터를 포함하여 구성되고, 상기 디스플레이 소자는 액정 커패시터로 구성될 수 있다.
보상신호 발생부는, N 번째 프레임의 입력영상 데이터가 상기 스토리지 커패시터에 저장되는 동안의 상기 입력영상 데이터의 합산치를 이용하여 상기 각 라인의 보상된 공통전압 데이터를 발생시키고, 상기 복수 개의 화소 회로는 상기 보상된 공통전압 데이터를 이용하여 상기 (N+1) 번째 프레임의 입력영상 데이터에 대응하는 공통전압을 상기 복수 개의 디스플레이 소자로 인가할 수 있다.
보상신호 발생부는, 각 프레임의 입력영상 데이터를 저장하는 프레임 버퍼의 전단에 위치하는 경우, N 번째 프레임의 입력영상 데이터가 상기 복수 개의 디스플레이 소자로 전이되어 표시될 때, 상기 보상된 공통전압 데이터가 적용될 수 있다.
본 발명에 따르면, 각 데이터라인으로 입력영상 데이터 저장 시, 상기 입력영상 데이터의 합산치에 대응하는 공통전압 변화량을 미리 계산하여 상기 입력영상 데이터 출력 시 보상된 공통전압을 인가함으로써, 크로스토크 발생을 줄일 수 있다.
도 1은 종래의 디스플레이 장치의 개략적인 구성도이다.
도 2는 종래의 디스플레이 장치의 공통전압 변동을 설명하기 위한 회로도이다.
도 3은 종래의 디스플레이 장치의 크로스톡 현상이 발생된 패널의 계조값을 나타낸 도면이다.
도 4는 본 발명의 일 실시예에 따른 디스플레이 장치의 개략적인 구성도이다.
도 5는 본 발명의 일 실시예에 따른 디스플레이 장치의 화소 회로도이다.
도 6은 본 발명의 일 실시예에 따른 디스플레이 장치에 포함되는 보상신호 발생부와 데이터 구동부의 개략적인 구성도이다.
도 7은 본 발명의 일 실시예에 따른 디스플레이 장치에 포함되는 데이터 구동부의 개략적인 구성도이다.
도 8은 본 발명의 일 실시예에 따른 디스플레이 장치에 적용되는 데이터전압 구동부, 공통전압 구동부, 및 신호선택부의 개략적인 구성도이다.
도 9는 본 발명의 일 실시예에 따른 디스플레이 장치에 적용되는 신호 타이밍도이다.
도 10은 본 발명의 일 실시예에 따른 디스플레이 장치의 공통전압 보상을 설명하기 위한 회로도이다.
이하, 첨부된 도면을 참조하여 본 명세서에 개시된 실시 예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 유사한 구성요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 이하의 설명에서 사용되는 구성요소에 대한 접미사 "부"는 명세서 작성의 용이함만이 고려되어 부여되거나 혼용되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다.
또한, 본 명세서에 개시된 실시 예를 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 명세서에 개시된 실시 예의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 첨부된 도면은 본 명세서에 개시된 실시 예를 쉽게 이해할 수 있도록 하기 위한 것일 뿐, 첨부된 도면에 의해 본 명세서에 개시된 기술적 사상이 제한되지 않으며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1, 제2 등과 같이 서수를 포함하는 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되지는 않는다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 출원에서, "포함한다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하, 본 발명에 따른 실시예를 첨부된 도면을 참조하여 상세하게 설명하도록 한다.
도 4는 본 발명의 일 실시예에 따른 디스플레이 장치의 개략적인 구성도이다.
도 4를 참조하면, 본 발명의 일 실시예에 따른 디스플레이 장치(1000)는 복수 개의 화소(100), 로우 선택신호 구동부(200), 데이터 구동부(300), 보상신호 발생부(400), 및 전이신호 구동부(500)를 포함한다. 또한, 디스플레이 장치(1000)는 타이밍 컨트롤러(미도시)를 별도로 더 구비할 수 있다. 여기서, 각각의 화소(100)는 하나의 디스플레이 소자로 구성될 수 있고, 디스플레이 소자는 액정 커패시터 또는 다이오드로 형성될 수 있다.
각 화소(100)은 하나의 화소 회로(미도시)와 연결되고, N개의 행과 M개의 열의 매트릭스 형태로 배치될 수 있다. 화소 회로(미도시)는 적어도 하나의 스위칭 소자, 및 스토리지 커패시터를 포함하여 구성될 수 있다. 적어도 하나의 스위칭부는 NMOS 트랜지스터 또는 PMOS 트랜지스터로 구성될 수 있다.
로우 선택신호 구동부(200)는 N개의 행을 순차적으로 선택하는 선택신호(정라인선택신호와 부라인선택신호)를 각 행의 화소 회로로 인가하고, 데이터 구동부(300)는 각 화소에 표시할 데이터값을 나타내기 위하여, 공통전압과 데이터전압을 두 개의 공용 데이터라인을 통해 교대로 인가할 수 있다. 여기서, 공통전압은 데이터전압이 저장되는 스토리지 커패시터의 기준전압으로써 0~10V 사이의 전압값이 될 수 있다. 또한, 데이터전압은 데이터의 크기에 대응하는 전압값을 나타내며, 공통전압과의 상대전압으로 0~±6V 사이의 전압값이 될 수 있다.
각 화소 회로의 적어도 하나의 스위칭부는 로우 선택신호 중 정라인선택신호에 의해 턴온된 행의 스토리지 커패시터의 일 측에 데이터전압을 전달하고, 부라인선택신호에 의해 턴온된 행의 스토리지 커패시터의 다른 일 측에 공통전압을 전달할 수 있다. 또는, 적어도 하나의 스위칭부는 로우 선택신호 중 정라인선택신호에 의해 턴온된 행의 스토리지 커패시터의 일 측에 공통전압을 전달하고, 부라인선택신호에 의해 턴온된 행의 스토리지 커패시터의 다른 일 측에 데이터전압을 전달할 수 있다.
각 화소 회로는 데이터 라인, 공통전압 라인, 및 로우 라인과 연결되어 로우 라인을 통해 인가된 로우 선택신호에 의해 해당 화소가 턴온되면 데이터라인(입력영상 데이터라인과 공통전압 데이터라인)을 통해 인가된 데이터전압과 공통전압을 이용하여 디스플레이 화소 데이터를 저장할 수 있다. 즉, 공통전압을 기준으로 저장된 데이터전압이 각 화소의 계조를 표현하는 영상데이터가 된다.
전이신호 구동부(500)는 공통전압을 기준 전압단자로 하는 스토리지 커패시터에 저장된 데이터전압을 디스플레이 소자로 전이시키는 정전체전이신호와 부전체전이신호를 인가할 수 있다. 디스플레이 장치(1000)는 전이신호 구동부(500)를 통해 단위 화소나 라인별로 선택적으로 신호를 인가하는 것이 아니라 화소 어레이 전체를 일시에 동작시키는 정전체전이신호와 부전체전이신호를 인가할 수 있다.
타이밍 컨트롤러(미도시)는 로우 선택신호가 순차적으로 인가됨에 따라, 미리 설정된 시점에 각 데이터라인에 데이터전압과 공통전압이 인가되도록 각 구동부를 제어할 수 있다.
정전체전이신호와 부전체전이신호가 인가되는 경우, 복수 개의 화소 회로는 정전체전이신호에 의해 모든 스토리지 커패시터의 일 측에 저장되어 있는 전압을 대응되는 디스플레이 소자의 일 측으로 전달하거나 부전체전이신호에 의해 모든 스토리지 커패시터의 다른 일 측에 저장되어 있는 전압을 대응되는 디스플레이 소자의 다른 일 측으로 전달할 수 있다. 따라서, 전이신호에 의해, 복수 개의 스토리지 커패시터의 양단에 저장된 데이터전압과 공통전압을 한번에 대응되는 디스플레이 소자로 전이시킬 수 있다.
보상전압 발생부(400)는 공통전압 데이터라인에 연결된 화소 회로들에 인가되는 입력영상 데이터들을 각각 합산하고, 입력영상 데이터 합산치를 이용하여 각 라인의 보상된 공통전압 데이터를 발생시킬 수 있다. 보상전압 발생부(400)는 N번째 프레임의 데이터값들이 스토리지 커패시터에 저장되는 동안 획득한 각 데이터라인의 입력영상 데이터를 합산하고, 라인별 입력영상 데이터량에 의해 발생하는 공통전압의 변동을 상쇄할 수 있도록 입력영상 데이터의 합산치에 대응하는 크기로 공통전압을 증가 또는 감소시켜 보상된 공통전압 데이터를 발생시킬 수 있다. 이때, 보상전압 발생부(400)는 미리 입력영상 데이터값 합산치에 대응하는 공통전압 데이터의 보상 정보를 룩업테이블로 저장하거나, 입력영상 데이터값 합산치를 보상회로에 적용하여 보상된 공통전압 데이터를 발생시킬 수 있다. 이때, 주변 회로의 온도 등의 셋업정보를 더 반영하여 보상된 공통전압을 발생시킬 수 있다.
보상전압 발생부(400)는 동일한 데이터라인과 같은 방향으로 연결된 화소 회로들에 인가되는 입력영상 데이터를 순차적으로 합산할 수 있다. 즉, 첫 번째 행의 화소에 인가되는 입력영상 데이터부터 마지막 행의 화소에 인가되는 입력영상 데이터까지 순차적으로 누적 합산할 수 있다.
보상전압 발생부(400)는 보상된 공통전압을 데이터 구동부(300)를 통해 각 데이터라인으로 전달할 수 있다. 보상전압 발생부(400)는 N 번째 프레임의 데이터가 저장된 후부터 다음 프레임의 프레임 동기신호가 인가되기 전까지의 시간 구간에 보상된 공통전압을 데이터 구동부(300)로 인가할 수 있다. 따라서, 다음 프레임의 데이터가 데이터라인을 통해 인가되는 경우, 보상된 공통전압이 데이터와 함께 인가될 수 있다.
또한, 보상전압 발생부(400)는 복수 개의 화소 회로의 복수 개의 디스플레이 소자로 데이터전압을 동시에 전이하기 전에, 보상된 공통전압을 발생시킬 수 있다. 따리서, 동일한 프레임의 입력영상 데이터가 스토리지 커패시터에서 디스플레이 소자로 전이되어 표시되는 순간 보상된 공통전압을 이용하여 각 화소에 데이터(계조값)를 표시할 수 있으므로, 수직 크로스토크 현상을 줄일 수 있다.
본 발명의 일 실시예에 따른 디스플레이 장치(1000)는 실리콘 기판으로 제작되는 마이크로 디스플레이 장치로 구현될 수 있고, 복수 개의 화소(100)뿐만 아니라 앞서 설명한 각각의 구동부(200, 300)와 보상전압 발생부(400)를 실리콘 기판에 함께 집적할 수 있어 공정이 용이한 장점이 있다.
도 5는 본 발명의 일 실시예에 따른 디스플레이 장치의 화소 회로도이다.
도 5를 참조하면, 본 발명의 일 실시예에 따른 디스플레이 장치의 화소 회로는 다수의 트랜지스터와 커패시터를 포함하고, 한 쌍의 라인선택신호, 한 쌍의 전이 신호, 한 쌍의 리셋 신호, 한 쌍의 데이터/공통전압 신호를 각각 수신하도록 로우 라인, 데이터라인과 각각 연결될 수 있다.
구체적으로, 화소 회로는 6개의 트랜지스터와 2개의 커패시터로 구성될 수 있다(A). 이 중 3개의 트랜지스터는 PMOS 트랜지스터(M1 내지 M3)로 구성되고 부라인선택신호, 부전이신호, 부리셋신호에 의해 각각 구동되고, 나머지 3개의 트랜지스터는 NMOS 트랜지스터(M4 내지 M6)로 구성되고 정라인선택신호, 정전이신호, 정리셋신호에 의해 각각 구동되어, 스토리지 커패시터에 데이터값을 1차로 저장하고, 액정 커패시터로 데이터값을 전이시킴으로써 계조를 표현할 수 있다.
또한, 화소 회로는 4개의 트랜지스터와 2개의 커패시터로 구성될 수 있다(B). 이 중 2개의 트랜지스터는 PMOS 트랜지스터(M1 내지 M2)로 구성되고 부라인선택신호, 부전이신호에 의해 각각 구동되고, 나머지 2개의 트랜지스터는 NMOS 트랜지스터(M3 내지 M4)로 구성되고 정라인선택신호, 정전이신호에 의해 각각 구동되어, 스토리지 커패시터에 데이터값을 1차로 저장하고, 액정 커패시터로 데이터값을 전이시킴으로써 계조를 표현할 수 있다.
이외에도, 다양한 화소 회로 구현이 가능하다.
도 6은 본 발명의 일 실시예에 따른 디스플레이 장치에 포함되는 보상전압 발생부와 데이터 구동부의 개략적인 구성도이다.
도 6을 참조하면, 본 발명의 일 실시예에 따른 디스플레이 장치에 포함되는 보상전압 발생부(400)는 수직/수평 데이터합산기(410), 저장부(420), 및 공통전압데이터발생부(430)를 포함한다. 이때, 보상전압 발생부(400)는 공통전압데이터발생부(430)와 별도로 보상 규칙(440)을 더 포함하거나, 공통전압데이터발생부(430)에 보상 규칙을 포함할 수 있다. 이때, 보상 규칙은 룩업테이블 또는 보상회로로 구성될 수 있고, 셋팅 데이터를 참조하여 적용될 수 있다.
먼저, 수직/수평 데이터합산기(410)는 공통전압 데이터라인에 같이 연결된 화소 회로들에 인가되는 입력영상 데이터를 순차적으로 합산할 수 있다. 이때, 수직/수평 데이터합산기(410)는 같은 라인에 포함된 화소 중 이전 행 또는 열까지 저장된 합산치를 저장부(420)에서 불러와 현재 화소의 데이터를 누적합산한 후 대응하는 어드레스의 저장부(420)에 저장할 수 있다. 또한, 저장부(420)에 저장된 합산값을 불러와 다음 행 또는 열의 화소 데이터를 누적합산한 후 다시 대응하는 어드레스의 저장부(420)에 저장할 수 있다. 이러한 과정을 마지막 행 또는 열까지 반복하여 각 라인의 입력영상 데이터를 합산할 수 있다. 수직/수평 데이터합산기(410)는 공통전압 데이터라인이 수직 방향으로 연결된 경우, 수직 라인과 연결된 화소로 인가된 데이터를 합산하고, 수평 방향으로 연결된 경우, 수평 라인과 연결된 화소로 인가된 데이터를 합산한다. 이때, 입력되는 영상데이터가 복수 개의 병렬 데이터가 입력될 경우 병렬 데이터라인의 개수에 따라, 수직/수평 데이터합산기(410)의 개수가 결정될 수 있다. 예를 들어, 두 개의 데이터라인 단위로 동시에 영상이 입력되는 경우, 수직/수평 데이터합산기(410)는 적어도 두 개이상 구비될 수 있다.
저장부(420)는 순차적으로 합산된 입력영상 데이터 합산치를 각 라인별로 저장할 수 있다. 이때, 각 라인은 공통전압 데이터라인을 의미한다. 저장부(420)는 각 라인의 개수만큼 구비되거나, 각 라인의 개수의 어드레스(Add1-AddM)를 포함할 수 있다. 저장부(420)는 K 비트의 데이터를 M 개의 열과 N 개의 행으로 구성된 복수 개의 화소 회로로 인가하는 경우, (K+C) 비트의 크기를 갖는 M 개의 어드레스를 포함할 수 있다. 여기서, N과 C는 아래 관계를 만족한다.
2(C-1)＜N≤2C
공통전압데이터발생부(430)는 각 라인의 입력영상 데이터 합산치를 이용하여 각 라인의 보상된 공통전압데이터를 발생시킬 수 있다. 또한, 공통전압데이터발생부(430)는 각 라인의 보상된 공통전압데이터를 각 라인의 데이터 구동부(300)로 전달할 수 있다. 공통전압데이터발생부(430)는 (K+C) 비트 크기의 정보 중 상위 n 비트만을 이용하여 각 라인의 보상된 공통전압데이터를 발생시킬 수 있다.
데이터 구동부(300)는 공통전압 구동부(310), 데이터전압 구동부(320) 및 신호선택부(330)를 포함하여 구성된다. 공통전압데이터발생부(430)는 각 라인의 보상된 공통전압데이터를 각 라인의 공통전압 구동부(310)로 전달하고, 신호 선택부(330)는 공통전압 구동부(310)에서 전달된 보상된 공통전압과 데이터전압 구동부(320)에서 전달된 입력영상 데이터 중 하나를 선택하여 대응하는 공용 데이터라인(COL <m>)으로 인가할 수 있다.
도 7은 본 발명의 일 실시예에 따른 디스플레이 장치에 포함되는 데이터 구동부의 개략적인 구성도이고, 도 8은 본 발명의 일 실시예에 따른 디스플레이 장치에 적용되는 데이터전압 구동부, 공통전압 구동부, 및 신호선택부의 개략적인 구성도이다.
도 7을 참조하면, 본 발명의 일 실시예에 따른 디스플레이 장치에 포함되는 데이터 구동부(300)는 보상전압 발생부(400)로부터 수신한 보상된 공통전압 데이터와 입력영상제공부(미도시)로부터 수신한 입력영상 데이터를 공용의 두 개의 데이터라인 각각(COL<1>, ... , COL<M>)으로 인가할 수 있다. 즉, COL<1> 내지 COL<M> 각각은 공용의 두 개의 데이터라인으로 구성된다.
구체적으로, 데이터 구동부(300)는 데이터 전압 구동부(310), 공통전압 구동부(320), 및 신호 선택부(330)를 데이터라인(COL)의 개수(M)만큼 구비할 수 있다. 데이터 구동부(300)는 보상된 공통전압 데이터와 입력영상 데이터를 대응하는 컬럼의 데이터 전압 구동부(310) 및 공통전압 구동부(320)로 전달한다.
도 8을 참조하면, 본 발명의 일 실시예에 따른 데이터 전압 구동부(310)는 영상데이터저장소, 영상데이터용DAC(Digital-Analog Converter), 및 증폭기로 구성되고, 공통전압 구동부(320)는 공통전압데이터저장소, 공통전압DAC, 및 증폭기로 구성된다.
데이터 전압 구동부는 수신한 영상데이터를 영상데이터저장소에 저장하고, 영상데이터용변환기에서 순차적으로 아날로그 신호로 변환한 후 신호를 증폭시켜 각 컬럼라인으로 인가할 수 있다. 마찬가지로, 공통전압 구동부는 보상된 공통전압을 공통전압데이터저장소에 저장하고, 순차적으로 아날로그 신호로 변환한 후 신호를 증폭시켜 각 컬럼라인으로 인가할 수 있다. 이때, 하나의 화소 회로에 대하여 데이터전압과 공통전압은 디멀티플렉서를 이용하여 교대로 전달하는 데이터/VCOM 라인과 VCOM/데이터 라인을 통해 COL<m> 라인의 화소에 인가된다.
도 9는 본 발명의 일 실시예에 따른 디스플레이 장치에 적용되는 신호 타이밍도이다.
도 9를 참조하면, 본 발명의 일 실시예에 따른 디스플레이 장치는 각 프레임의 데이터를 각 화소로 저장하기 위한 동기신호(S1, S2)를 수신한 후 각 프레임의 데이터 인가를 시작할 수 있다(도 9의 (a)).
구체적으로, N 번째 프레임의 데이터 동기신호 S1이 인가되면 입력영상데이터인 N Frame의 데이터가 인가되기 위하여 로우 선택신호에 의해 각 행이 순차적으로 선택된다. 로우 선택신호가 인가된 행의 화소들에 데이터전압을 각각 인가할 수 있다(도 9의 (b), (c)). 이때, 미리 설정된 공통전압을 함께 인가하여 데이터값을 저장할 수 있다(도 9의 (d)). 각 라인의 입력영상이 순차적으로 누적됨에 따라 입력영상 라인 데이터 합산치를 계산하고(도 9의 (e)), N 프레임의 입력영상 데이터 합산이 완료되면 입력영상 데이터 합산치를 이용하여 보상된 공통전압을 산출할 수 있다(도 9의 (f)).
따라서, N 번째 프레임의 데이터가 모두 저장된 T1 시점부터 (N+1) 번째 프레임의 데이터 동기전호 S2가 인가된 T2 시점 사이에 보상된 공통전압이 설정 또는 변경될 수 있다.
도 10은 본 발명의 일 실시예에 따른 디스플레이 장치의 공통전압 보상을 설명하기 위한 회로도이다.
도 10을 참조하면, 본 발명의 일 실시예에 따른 디스플레이 장치는 데이터값이 부라인선택신호 또는 부전체전이신호에 의해 저장 또는 전이되는 경우, 데이터전압이 인가되는 시점보다 정라인선택신호 또는 정전체전이신호가 먼저 보상된 공통전압을 미리 인가함으로써 데이터전압이 디스플레이 소자로 전이되는 시점에는 인가된 공통전압이 변하여 원하는 기준 공통전압을 유지할 수 있도록 제어할 수 있다. 여기서, 보상된 공통전압이 인가되는 시점은 타이밍 컨트롤러(미도시)의 제어신호에 의해 결정될 수 있다.
이 경우, 목표하는 기준 공통전압보다 (a)의 △b, (b)의 △f 만큼 작은 공통전압이 인가될 수 있다. 그 후, 부라인선택신호 또는 부전체전이신호가 인가되면, △b과 △f만큼 각각 공통전압이 높아져 목표하는 기준 공통전압으로 유지될 수 있다.
반대로, 데이터전압이 정라인선택신호 또는 정전체전이신호에 의해 저장 또는 전이되는 경우, 데이터전압이 인가되는 시점보다 부라인선택신호 또는 부전체전이신호가 먼저 보상된 공통전압을 인가할 수 있다.
이 경우, 목표하는 기준 공통전압보다 (c)의 △j, (d)의 △m 큰 공통전압이 인가될 수 있다. 그 후, 정라인선택신호 또는 정전체전이신호가 인가되면, △j과 △m만큼 각각 공통전압이 낮아져 목표하는 기준 공통전압으로 유지될 수 있다.
이상은 수직 크로스토크가 발생하는 경우를 예로 들어 설명하였으나, 수평 방향으로 데이터/공통전압이 인가되어 수평 크로스토크가 발생하는 경우에도 유사하게 적용할 수 있다.
따라서, 본 발명에 따르면, 각 화소에 데이터가 전달될 때 발생하는 공통전압 변화량을 입력영상으로부터 산출한 값으로 미리 공통전압을 보상하여 재설정함으로써, 다음 데이터가 각 화소로 인가되는 경우 공통전압이 목표하는 값으로 변하여 공통전압을 기준값으로 일정하게 유지할 수 있어 크로스토크 발생을 방지할 수 있다.
1000: 디스플레이 장치 100: 화소
200: 로우 선택신호 구동부 300: 데이터 구동부
400: 보상전압 발생부 500: 전이신호 구동부

Claims (12)

  1. 복수 개의 디스플레이 소자;
    입력영상 데이터에 대응하는 데이터전압을 스토리지 커패시터에 저장하고 상기 저장된 데이터전압을 상기 복수 개의 디스플레이 소자로 인가하는 복수 개의 화소 회로;
    상기 복수 개의 화소 회로의 행을 순차적으로 선택하도록 라인선택신호를 인가하는 로우 선택신호 구동부;
    공통전압 데이터라인을 입력영상 데이터라인과 공용으로 사용하는 두 개의 수직 데이터라인을 통하여 상기 라인선택신호가 인가된 행의 화소 회로로 상기 공통전압 데이터와 상기 입력영상 데이터를 인가하는 데이터 구동부;
    상기 데이터전압을 상기 복수 개의 디스플레이 소자로 인가하기 위한 전체전이신호를 상기 복수 개의 화소 회로로 인가하는 전이신호 구동부; 및
    상기 공통전압 데이터라인과 같은 방향으로 연결된 화소 회로들에 인가되는 입력영상 데이터를 각각 합산하고, 상기 입력영상 데이터 합산치를 이용하여 각 라인의 보상된 공통전압 데이터를 발생시키는 보상신호 발생부;를 포함하는,
    디스플레이 장치.
  2. 제1항에 있어서,
    상기 보상신호 발생부는, 상기 공통전압 데이터라인과 같은 방향으로 연결된 화소 회로들에 인가되는 입력영상 데이터에 의해 발생하는 공통전압의 변동을 상쇄할 수 있도록 상기 입력영상 데이터의 합산치에 대응하는 크기로 전압을 증가 또는 감소시켜 상기 보상된 공통전압 데이터를 발생시키는,
    디스플레이 장치.
  3. 제1항에 있어서,
    상기 보상신호 발생부는,
    상기 공통전압 데이터라인과 같은 방향으로 연결된 화소 회로들에 인가되는 입력영상 데이터를 순차적으로 합산하는 합산기;
    상기 순차적으로 합산된 입력영상 데이터 합산치를 각 라인별로 저장하는 저장부; 및
    상기 각 라인의 입력영상 데이터 합산치를 이용하여 각 라인의 보상된 공통전압데이터를 발생시키는 공통전압데이터발생부;를 포함하여 구성되는,
    디스플레이 장치.
  4. 제3항에 있어서,
    상기 공통전압데이터발생부는, 상기 각 라인의 보상된 공통전압데이터를 상기 각 라인의 공통전압 구동부로 전달하는,
    디스플레이 장치.
  5. 제3항에 있어서,
    상기 저장부는, K 비트의 데이터를 M 개의 열과 N 개의 행으로 구성된 상기 복수 개의 화소 회로로 인가하는 경우, (K+C) 비트의 크기를 갖는 M 개의 어드레스를 포함하는,
    디스플레이 장치.
    (여기서, 2(C-1)＜N≤2C 인 관계를 만족함)
  6. 제5항에 있어서,
    상기 공통전압데이터발생부는, 상기 (K+C) 비트 크기의 정보 중 상위 n 비트만을 이용하여 상기 각 라인의 보상된 공통전압데이터를 발생시키는,
    디스플레이 장치.
  7. 제1항에 있어서,
    상기 복수 개의 화소 회로는, 상기 라인선택신호에 따라 상기 입력영상 데이터에 대응하는 데이터전압을 상기 스토리지 커패시터에 순차적으로 저장하고, 상기 전체전이신호에 따라 각 스토리지 커패시터에 저장된 데이터전압을 상기 각 스토리지 커패시터와 연결된 상기 복수 개의 디스플레이 소자로 동시에 인가시키는,
    디스플레이 장치.
  8. 제1항에 있어서,
    상기 데이터 구동부는,
    데이터전압 구동부, 공통전압 구동부, 및 상기 데이터전압 구동부로부터 수신한 입력영상 데이터와, 상기 공통전압 구동부로부터 수신한 공통전압 데이터를 상기 공용으로 사용하는 두 개의 수직 데이터라인으로 교대로 출력하는 신호선택부를 포함하여 구성되는,
    디스플레이 장치.
  9. 제8항에 있어서,
    상기 데이터전압 구동부는, 디지털 입력영상을 저장하는 영상데이터 저장소, 상기 디지털 입력영상을 아날로그 신호로 변환하는 영상데이터용 변환기, 및 상기 아날로그 신호를 증폭하는 증폭기를 포함하여 구성되고,
    상기 공통전압 구동부는, 디지털 공통전압을 저장하는 공통전압 데이터 저장소, 상기 디지털 공통전압을 아날로그 신호로 변환하는 공통전압 변환기, 및 상기 아날로그 신호를 증폭하는 증폭기를 포함하여 구성되는,
    디스플레이 장치.
  10. 제1항에 있어서,
    상기 라인선택신호는 정라인선택신호와 부라인선택신호로 구성되고, 상기 전체전이신호는 정전체전이신호와 부전체전이신호로 구성되고,
    상기 화소 회로는 상기 정라인선택신호 또는 상기 정전체전이신호에 의해 턴온되는 복수 개의 NMOS 트랜지스터, 상기 부라인선택신호 또는 상기 부전체전이신호에 의해 턴온되는 복수 개의 PMOS 트랜지스터를 포함하여 구성되고,
    상기 디스플레이 소자는 액정 커패시터로 구성된,
    디스플레이 장치.
  11. 제1항에 있어서,
    상기 보상신호 발생부는, N 번째 프레임의 입력영상 데이터가 상기 스토리지 커패시터에 저장되는 동안의 상기 입력영상 데이터의 합산치를 이용하여 상기 각 라인의 보상된 공통전압 데이터를 발생시키고,
    상기 복수 개의 화소 회로는 상기 보상된 공통전압 데이터를 이용하여 상기 (N+1) 번째 프레임의 입력영상 데이터에 대응하는 공통전압을 상기 복수 개의 디스플레이 소자로 인가하는,
    디스플레이 장치.
  12. 제1항에 있어서,
    상기 보상신호 발생부는, 각 프레임의 입력영상 데이터를 저장하는 프레임 버퍼의 전단에 위치하는 경우, N 번째 프레임의 입력영상 데이터가 상기 복수 개의 디스플레이 소자로 전이되어 표시될 때, 상기 보상된 공통전압 데이터가 적용되는,
    디스플레이 장치.
KR1020170137263A 2017-10-23 2017-10-23 디스플레이 장치 KR102062049B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170137263A KR102062049B1 (ko) 2017-10-23 2017-10-23 디스플레이 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170137263A KR102062049B1 (ko) 2017-10-23 2017-10-23 디스플레이 장치

Publications (2)

Publication Number Publication Date
KR20190044840A true KR20190044840A (ko) 2019-05-02
KR102062049B1 KR102062049B1 (ko) 2020-01-03

Family

ID=66581325

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170137263A KR102062049B1 (ko) 2017-10-23 2017-10-23 디스플레이 장치

Country Status (1)

Country Link
KR (1) KR102062049B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220060394A (ko) * 2020-11-04 2022-05-11 주식회사 라온텍 마이크로 디스플레이 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060099663A (ko) * 2005-03-14 2006-09-20 엘지.필립스 엘시디 주식회사 액정 표시장치의 구동장치 및 방법
KR20070042337A (ko) * 2005-10-18 2007-04-23 엘지.필립스 엘시디 주식회사 액정 표시장치의 구동장치 및 구동방법
KR20140043200A (ko) * 2012-09-28 2014-04-08 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법
JP2014524588A (ja) * 2011-08-04 2014-09-22 シャープ株式会社 活性蓄積画素反転に適した画素回路、表示回路および表示装置、ならびに、画素回路の駆動方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060099663A (ko) * 2005-03-14 2006-09-20 엘지.필립스 엘시디 주식회사 액정 표시장치의 구동장치 및 방법
KR20070042337A (ko) * 2005-10-18 2007-04-23 엘지.필립스 엘시디 주식회사 액정 표시장치의 구동장치 및 구동방법
JP2014524588A (ja) * 2011-08-04 2014-09-22 シャープ株式会社 活性蓄積画素反転に適した画素回路、表示回路および表示装置、ならびに、画素回路の駆動方法
KR20140043200A (ko) * 2012-09-28 2014-04-08 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220060394A (ko) * 2020-11-04 2022-05-11 주식회사 라온텍 마이크로 디스플레이 장치

Also Published As

Publication number Publication date
KR102062049B1 (ko) 2020-01-03

Similar Documents

Publication Publication Date Title
KR101990975B1 (ko) 계조 전압 발생기 및 디스플레이 구동 장치
JP4359504B2 (ja) フラットパネルディスプレイ用の簡略化したマルチ出力デジタルアナログ変換器
JP5114326B2 (ja) 表示装置
EP2993663B1 (en) Liquid crystal display device
US8836733B2 (en) Gamma voltage controller, gradation voltage generator, and display device including them
US20070120794A1 (en) Driving apparatus for display device
KR102564458B1 (ko) 표시 장치 및 이의 구동 방법
KR101749751B1 (ko) 스캔 펄스 스위칭 회로와 이를 이용한 표시장치
KR101022566B1 (ko) 액정 표시 장치
KR20080042433A (ko) 표시 장치 및 그 구동 장치
US20040104878A1 (en) Display device and its gamma correction method
US10366668B2 (en) Data driver and a display apparatus having the same
JP4905484B2 (ja) 集積回路装置、電気光学装置及び電子機器
US6801149B2 (en) Digital/analog converter, display driver and display
JP2010281888A (ja) 集積回路装置、電気光学装置及び電子機器
KR102062049B1 (ko) 디스플레이 장치
JP4525343B2 (ja) 表示駆動装置、表示装置及び表示駆動装置の駆動制御方法
JP4748225B2 (ja) 集積回路装置、電気光学装置及び電子機器
KR101063128B1 (ko) 구동 장치, 구동 방법 및 표시 패널 구동 시스템
JP2008170978A (ja) 表示装置及びその駆動方法
KR102112328B1 (ko) 디스플레이 장치의 출력 드라이버
WO2020194493A1 (ja) 表示装置
KR20170038989A (ko) 타이밍 컨트롤러 및 이를 포함하는 표시 장치
JP5556062B2 (ja) 集積回路装置、電気光学装置及び電子機器
KR20170127716A (ko) 표시 장치 및 그 구동 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right