CN103718237A - 用于有源存储像素反转的像素电路、显示电路和显示装置以及驱动像素电路的方法 - Google Patents

用于有源存储像素反转的像素电路、显示电路和显示装置以及驱动像素电路的方法 Download PDF

Info

Publication number
CN103718237A
CN103718237A CN201280037915.9A CN201280037915A CN103718237A CN 103718237 A CN103718237 A CN 103718237A CN 201280037915 A CN201280037915 A CN 201280037915A CN 103718237 A CN103718237 A CN 103718237A
Authority
CN
China
Prior art keywords
pixel
circuit
terminal
node
memory node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201280037915.9A
Other languages
English (en)
Other versions
CN103718237B (zh
Inventor
P·泽贝迪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN103718237A publication Critical patent/CN103718237A/zh
Application granted granted Critical
Publication of CN103718237B publication Critical patent/CN103718237B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0823—Several active elements per pixel in active matrix panels used to establish symmetry in driving, e.g. with polarity inversion
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明公开了一种像素电路，该像素电路包括视频操作模式、存储器操作模式和反转操作模式。该像素电路包括：像素存储节点，用于存储将由液晶单元输出的数据；像素写入电路，配置成接收显示数据并将该显示数据提供给像素存储节点以存储在像素存储节点上。此外，该像素电路包括：保持电路，可操作地耦合至像素写入电路并配置成使从像素存储节点通过像素写入电路的电荷泄漏最少；以及内部反转电路，可操作地耦合至保持电路和像素存储节点并配置成使存储在像素存储节点上的数据的电压和施加至液晶单元的电压反转，该液晶单元接收存储在像素存储节点上的数据。

Description

用于有源存储像素反转的像素电路、显示电路和显示装置以及驱动像素电路的方法
技术领域
本发明涉及有源矩阵显示装置，更具体地涉及具有非常低更新率的有源矩阵显示装置，其中该显示装置的像素包括用于将数据保持达延长周期的装置。此外，本发明涉及驱动这样的显示装置的方法。 
背景技术
典型的有源矩阵液晶显示器（LCD）包括诸如图1所示像素之类的像素的阵列。每个像素包括两个晶体管8和10、储能电容器16和液晶（LC）单元14。为了将数据电压写入该像素，将GL输入升高至高态，并在SL输入上驱动数据电压。数据电压经由晶体管8和10进入该像素，并且随后在GL输入被置为低态时保持在像素存储节点12上。在像素存储节点上保持的该电压称为像素电压，并且控制LC单元的状态，由此控制该像素的亮度。 
然而，这样的像素是不完美的：晶体管8和10在处于截止状态时呈现漏电流。该漏电流导致像素电压随时间降级。为了解决该问题，将显示数据重新写入该像素以使保持时间期间的像素劣化最少。60Hz的帧刷新率是典型的。对显示器的该恒定刷新导致显著的功耗，这尤其是因为将数据连接至每个像素的SL输入的列电极必须被重复充电。一种降低该功耗的方法是降低帧刷新率。只有在像素电极电压的降级减小的情况下，才有可能降低帧率.可通过增大储能电容器的大小或减小漏电流来减小像素电压降级。由于较大的储能电容器会导致像素面积增大，且会增加在数据写入期间对像素充电所花费的时间，因此较大的储能电容器不合乎需要。因此，降低帧刷新率的优选方法是减小漏电流。 
日本专利申请特开No.5-142573（Sato，1991年11月22日）、美国专利6064362（Brownlow，2000年5月16日）以及7573451(Tobita,2009 年8月11日)公开了减小像素电压劣化的技术的不同实现方式。该技术包括“自举法”：单位增益电压增益放大器的输入连接至像素储存节点12，其输出连接至晶体管8与10之间的连接点，导致像素电极电压出现在串联连接的晶体管8和10的连接点处。如果缓冲放大器是理想的并且不从像素存储节点12汲取电荷，则由于晶体管10的漏源电压将被减小至零伏，因此可消除从像素存储节点12的泄漏。 
在LCD的情况下，液晶14上的电压的极性必须被周期性地反转。这防止了LC材料的降级。典型地，在60Hz显示器中，数据驱动电路在每次被写入时使每个像素的电压反转。通过保持公共电极电压VCOM恒定并改变写入像素存储节点的电压（称为dc VCOM驱动），或通过改变施加至VCOM的电压并更少量地改变写入像素存储节点的电压（称为ac VCOM驱动），可实现反转。在任一情况下，在交替的反转循环上，像素存储节点与VCOM之间的电位差应当具有相同绝对值但具有相反的极性。 
期望在像素内部执行LC电压的反转。从驱动电路反转数据需要列电极和像素电容被充电。这比像素内反转要消耗更多功率，因此在电池供电的系统中是不合需要的。 
上述先前技术都没有公开用于在像素内反转所存储数据的装置。代替地，数据驱动电路必须以适当的速率写入新的经反转的数据以防止LC降级。 
美国专利号6897843（Ayres，2005年5月24日）和美国专利申请2009/0002582A1（Sano，2009年1月1日）以及2007/0182689A1（Miyazawa，2007年8月9日）公开了能执行对所存储数据的反转而无需从驱动电路写入新数据的像素电路。该反转操作还用于刷新像素电压。上述电路都不包括任何用于防止反转操作之间的像素电压的降级的装置。因此反转频率由像素漏电流设定，并且不能被减小以减小像素消耗的功率。 
Y.Asaoka等人所著的“与超低功率驱动技术组合的无起偏器的反射性LCD”（SID09论文集第395-8页，2009年5月31日至6月5日举行的会议）和美国专利6940483（Maeda，2005年9月6日）均描述了具有单独的存储器和反转部件的像素电路。存储器部件由SRAM（静态随机存取存储器）形成，该SRAM是众所周知类型的不会产生泄漏的电子存储器。如同美 国专利申请2007/0182689A1（Miyazawa，2007年8月9日）中那样，在不反转所存储数据的情况下，LC电压被反转。该电路的优势在于，所存储数据被无限地保持而不会泄漏，因此只要LC材料允许，反转速率就可被降低，从而减小功耗。然而，SRAM单元由相对大数量的晶体管形成，这些晶体管占据相对大的布局面积。这限制了利用该方法可实现的最大显示分辨率。 
发明内容
技术问题 
先前技术描述了三种类型的像素电路：像素电路，其具有减小泄漏的电路以使得新数据以减小的速率被写入；像素电路，其反转像素中的数据以使得数据仅在所显示的图像需要改变时被写入；以及像素电路，其将数据存储在SRAM中并使用所存储的数据来控制外部基准电压的连接，由此基准电压交替改变以实现LC电压的反转。 
这些方法中的每一个都具有缺点：仅减小泄漏的像素电路必须以由LC的特性规定的速率从驱动电路接收新的经反转的数据，因此需要对列电极的相对频繁的充电并且增大了显示器的功耗；仅反转像素中的数据的像素电路必须以相对高频率执行反转，使得之前的数据尚未通过泄漏显著降级，还导致功耗增大；SRAM像素大，并且不能用于高分辨率显示器。 
问题的解决方案 
根据本发明的一个方面，具有视频操作模式、存储器操作模式和反转操作模式的像素电路包括：像素存储节点，用于存储将由显示元件输出的数据；像素写入电路，配置成接收显示数据并将显示数据提供给像素存储节点以存储在像素存储节点上；保持电路，可操作地耦合至像素写入电路并配置成使从像素存储节点通过像素写入电路的电荷的泄漏最少；以及内部反转电路，可操作地耦合至保持电路和像素存储节点，并配置成反转存储在像素存储节点上的数据的电压和施加至显示元件的电压，该显示元件接收存储在像素存储节点上的数据。 
根据本发明的一个方面，显示电路包括如本申请中所述的多个像素电路，所述多个像素电路按照行和列的形式设置。 
根据本发明的一个方面，显示装置包括：如本申请所述的显示电路；以及具有多个单元的显示装置，每个单元可操作地耦合至多个像素电路中的相应的像素电路。 
根据本发明的一个方面，提出了一种驱动像素电路的方法，该像素电路具有视频操作模式、存储器操作模式和反转操作模式，该像素电路包括像素存储节点、像素写入电路、保持电路以及内部反转电路，该像素存储节点用于存储将由显示元件输出的数据，该像素写入电路将数据写入到像素存储节点上，该保持电路可操作地耦合至像素写入电路并配置成使从像素存储节点通过像素写入电路的电荷的泄漏最少，该内部反转电路可操作地耦合至保持电路且包括用于将数据存储到像素存储节点上的单元节点，并配置成反转存储在像素存储节点上的数据的电压和施加至显示元件的电压，该显示元件接收存储在像素存储节点上的数据，该方法包括：当像素电路处于反转模式时，将该单元节点与像素存储节点隔离；将像素存储节点充电至高态；以及基于单元节点中存储的数据对像素存储节点选择性地放电，使得像素存储节点上的电压是存储在单元节点上的电压的逻辑补。 
根据本发明的一个方面，提供了一种驱动像素电路的方法，该像素电路具有视频操作模式、存储器操作模式和反转操作模式，该像素电路包括像素存储节点、像素写入电路、保持电路以及内部反转电路，该像素存储节点用于存储将由液晶单元输出的数据，该像素写入电路包括用于接收数据的列写入端子和用于使列写入端子上的数据能被传输至像素存储节点的行选择端子，该保持电路可操作地耦合至像素写入电路并配置成使从像素存储节点通过像素写入电路的电荷的泄漏最少，该保持电路包括第一供给晶体管和第二供给晶体管，第一供给晶体管包括n沟道晶体管且第二供给晶体管包括p沟道晶体管，并且其中第一供给晶体管的漏极电连接至第二电源端子，第一供给晶体管的源极电连接至第二供给晶体管的源极，且第二供给晶体管的漏极电连接至第三电源端子，该内部反转电路可操作地耦合至保持电路且包括用于将数据存储在像素存储节点上的单元节点，该内部反转电路配置成反转存储在像素存储节点上的数据的电压和施加至液晶单元的电压，该液晶单元接收存储在像素存储节点上的数据，该方法包括： 当像素电路处于反转模式时，将单元节点与像素存储节点隔离；将像素存储节点充电至低态；以及基于单元节点中存储的电压，将像素存储节点选择性地连接至第五电源端子。 
为了完成上述和相关目的，本发明包括在下文中完整描述和在权利要求书中特别指出的特征。以下描述和附图详细陈述了本发明的特定说明性实施例。然而，这些实施例仅指示其中可以使用本发明的原理的多种方式中的几种。结合附图考虑本发明的以下详细描述，则本发明的其他目的、优点、以及新颖特征将变得明显。 
附图简述 
在附图中，相似的附图标记指示相似的部件或特征： 
图1是来自常规技术的像素电路的示意图。 
图2是根据本发明的第一实施例的包含示例性的像素配置的有源矩阵显示器的示意图。 
图3是图2中示出的像素配置的示意图。 
图4a是示出在视频模式期间操作图3的像素的方法的时序图。 
图4b是示出在反转模式期间操作图3的像素的方法的时序图。 
图5是根据本发明的第二实施例的像素配置的示意图。 
图6是示出操作图5的像素的方法的时序图。 
附图标记说明 
8    晶体管 
10   晶体管 
11   像素写入电路 
11a  输入节点 
11b  输出节点 
11c  中间节点 
12   像素存储节点 
14   液晶单元 
16   像素存储节点电容器 
22  图像元件（像素）的矩阵 
24  数据驱动电路 
26  扫描驱动电路 
30  晶体管 
31  保持电路 
32  晶体管 
34  单元节点电容器 
36  晶体管 
37  反转电路 
54  晶体管 
56  晶体管 
实施例描述 
图2中示出了根据本发明的显示装置的第一实施例。图像元件（像素）的矩阵22按照M行和N列来设置。每个像素行连接至相应的行电极，每个像素列连接至相应的列电极，并且列电极连接至数据驱动电路24的N个输出，且行电极连接至扫描驱动电路26的M个输出。 
图3中示出了根据第一实施例的像素电路。该电路由n沟道晶体管8、10、30、32和36、电容器16和34以及诸如液晶单元之类的显示元件14组成。晶体管8和10（分别是第一和第二输入晶体管）的栅极连接至GL输入（行选择端子）；晶体管8的源极连接至SL输入（列写入端子）；晶体管8的漏极连接至晶体管10的源极、晶体管36（反转晶体管）的漏极以及晶体管30（供给晶体管）的源极；晶体管10的漏极连接至电容器16（像素存储电容器）的第一电极、液晶单元14的第一电极以及晶体管32和36的源极；晶体管32的栅极连接至SMP输入（预充电端子）；晶体管32（预充电晶体管）的漏极连接至晶体管30的栅极和电容器34（单元存储电容器）的第一电极；晶体管36的栅极连接至INV输入（反转端子）；液晶单元14的第二电极连接至VCOM输入（第一电源端子）；晶体管30的漏极连接至Vdd输入（第二电源端子）；电容器16的第二电极连接至VCS1输入（第三 电源端子）；以及电容器34的第二电极连接至VCS2输入（第四电源端子）。VCOM输入可以是所有像素共用的，并且可以是在LCD的对向衬底上的电极。VCS1和VCS2输入可分别连接至同一行中的所有像素的VCS1和VCS2输入。VCS1和VCS2输入可连接到一起。 
晶体管8和10形成示例性的像素写入电路11，该像素写入电路11配置成接收数据并将数据提供给像素存储节点和液晶单元14。示例性的像素写入电路11包括输入节点11a、输出节点11b以及电气地设置在输入节点与输出节点之间的中间节点11c。 
晶体管8和30形成示例性的保持电路31，保持电路31配置成使从液晶单元/像素存储节点12通过像素写入电路11的电荷泄漏最少。更具体地，如下述所讨论的，可起到开关装置作用的晶体管30以及像素写入电路11的晶体管8将中间节点11c上的电压维持在与像素存储节点12上的电压基本相同的电平。以此方式，使从像素存储节点12通过像素写入电路11的泄漏最少。 
晶体管36、32和30形成反转电路37，该反转电路37配置成使液晶单元14上的电压以及像素存储节点12上存储的数据的电压反转。像素存储单元上和液晶单元上的电压的反转称为“逻辑”反转（例如从高态到低态或从低态到高态）。反转电路37的操作在下面进行更详细的描述。 
如下所述，图3的电路中的多个晶体管具有双重角色，即它们是不同功能电路的部分。例如，晶体管8不仅是写入电路11的部分，也是保持电路31的部分。类似地，虽然晶体管30、32和36形成反转电路37的核心，但图3中的所有晶体管可至少部分地参与反转功能。然而，在其他配置中，晶体管可能不具有双重角色。根据本发明的装置和方法包括其中晶体管专用于特定功能的实施例以及其中晶体管具有多重角色（例如晶体管用于该电路的两个或更多个不同功能部分）的实施例。 
像素具有三种操作模式：视频模式，其中数据以完全帧率（典型为60Hz）从驱动电路写入；存储器模式，其中像素保持其数据；以及反转模式，其中像素反转所存储的数据。在视频模式中，Vdd和SMP被保持为高，INV被保持为低，并且其他信号像常规的有源矩阵显示器那样操作。图4a示出用 于视频模式操作的时序图。 
在存储器模式中，Vdd和SMP被保持为高，INV被保持为低，VCOM、VCS1和VCS2保持他们的初始状态，并且SL和GL输入被保持在基本相同的低电平。晶体管8和30用于将晶体管8的漏极和晶体管10的源极上的电压维持在与像素存储节点12上的电压相似的电平。典型地，“相似的电平”具有100mV量级，不过这取决于晶体管性能、电压范围等等。因此，晶体管10具有非常低的漏—源电压，并且来自该像素的漏电流被最小化。 
该像素中的唯一直流路径从Vdd经由晶体管8到30的导电路径到SL输入。因此晶体管8和30通过基本相同的电流。在该情况下，存在通向节点11c的3条路径：通过晶体管30、8和10。通过晶体管10的电流是来自该像素的泄漏，我们寻求使该泄漏最少。典型地，该电流约是通过晶体管30的电流的100分之一，不过这仍然取决于该电路的性能。如果晶体管被设计成大小相等，则它们将保持基本相同的偏置条件以通过该电流。偏置条件取决于像素电压（数据）。在一些情况下，晶体管具有相同的偏置条件，而在其他情况下，它们的栅-源电压将相差O（100mV），同时它们的漏-源电压将相差若干伏。如果GL和SL输入被保持在基本相同的低电压（理想情况下，它们处于相同的电压—仅有的差别将因为GL和SL输入由不同的电路来控制而出现，因此它们可能由于噪声等等而时不时处于稍微不同的电压），则晶体管8的栅-源电压基本为零（理想情况下正好为零，但实际上由于以上刚说明的噪声的原因，它将总是大约为零）；如果像素存储节点12上的电压正好处于Vdd电压与施加至GL和SL输入的电压之间的中位，并且如果晶体管30的源极也正好处于Vdd电压和施加至GL和SL输入的电压之间的中位，则晶体管8和30将具有相同的偏置条件（即相同的漏-源和栅-源电压）。在该情况下，晶体管10的漏-源电压为零，并且不会有漏电流从像素存储节点12流出。 
在像素存储节点12上的电压大于Vdd电压与施加至GL和SL输入的电压之间的中位的情况下，如果晶体管30的源极处于比像素存储节点12稍低的电压下，则晶体管8和30将汲取相同的电流。在该情况下，晶体管8的栅-源电压基本为零，同时其漏-源电压比Vdd电压与施加至GL和SL的 电压之差的一半更大，并且该晶体管比中位电压的情况汲取稍多的电流。晶体管30优选汲取与晶体管8相同的电流，但它具有比晶体管8低的漏-源电压。该差别通过晶体管30的稍高的栅-源电压得到补偿。这是操作说明的一部分，而不是如何操作该电路的定义。晶体管8的偏置条件通过施加至GL和SL输入的电平以及像素电压而被固定。晶体管30必须（按照基尔霍夫定律）提供该电流的大部分（余下部分是通过晶体管10的像素漏电流——约为该电流的100分之一），因此其偏置条件是强制的。如所实现的那样，漏-源电压中的该大差别可通过栅-源电压中的小差别得到补偿，因此节点11c被保持于非常接近像素电压。 
相反，在像素存储节点12上的电压低于Vdd电压与施加至GL和SL输入的电压之间的中位的情况下，如果晶体管30的源极处于比像素存储节点12稍高的电压下，则晶体管8和30将汲取相同的电流。如之前所述，晶体管8的栅-源电压基本为零，但其漏-源电压比Vdd电压与施加至GL和SL的电压之差的一半更小，并且该晶体管比中位电压的情况汲取稍少的电流。晶体管30优选汲取与晶体管8实质上相同的电流，但它具有比晶体管8高的漏-源电压。该差别通过晶体管30的稍低（即负的）的栅-源电压得到补偿。 
由于通过晶体管的电流更强烈取决于其栅-源电压而不是其漏-源电压，因此晶体管8和30的漏-源电压之间的大差别可通过它们的栅-源电压中的小差别来得到补偿。典型地，1伏的漏-源电压差别可通过数十毫伏的栅-源电压差别来得到补偿。因此，晶体管30的源极电压保持为非常接近像素存储节点12上的电压，并且在各种不同的像素电压上，通过晶体管10的漏电流都被最小化。 
可利用交流或直流VCOM驱动来操作该显示器。 
反转操作的时序在图4b中示出，并且按照两个阶段发生。首先，将像素的节点预充电至高电平，同时隔离之前的数据并将其存储在单独的节点（单元节点）上；然后根据所存储数据的值对经过预充电的该节点选择性地放电，将其放电至低电平或允许其保持其预充电电压。施加至VCS1和VCS2引脚的电压在反转操作期间不会改变。 
为了实现预充电阶段，将SMP切换至低电平，从而隔离电容器34的第一电极上的数据电压。然后将GL升高至高电平，从而使晶体管8和10导通，并且将SL升高至高电平。将GL升高至比SL高的电平使得晶体管8和10完全传导SL上的电压，从而将第一电容器16和LC单元14的第一电极充电至SL线路上的电压。然后将GL降低至其先前的低电平，从而使晶体管8和10截止，并隔离经过预充电的节点。在该阶段期间，如果使用ac VCOM驱动，则VCOM引脚上的电压反转。 
在该选择性放电阶段中，将INV升高至高电平，从而使晶体管36导通，并且将Vdd切换至低电平。如果存储在电容器34的第一电极上的数据为高，则晶体管30导通，并且第一电容器16和LC单元14的第一电极经由晶体管36和30被放电至Vdd上的低电平。如果电容器34的第一电极上存储的数据为低，则晶体管30保持截止，并且第一电容器16和LC单元14的第一电极保持预充电电压。在任一情况下，第一电容器16和LC单元14的第一电极上的最终电压是存储在电容器34的第一电极上的数据电压的逻辑补，并且施加至LC的数据已被反转。 
该操作的最终阶段是像素返回至存储器模式：在预定持续时间之后，SMP和Vdd被升高至他们的原始高电平，并且INV被切换至其原始低电平。电容器和LC单元上存储的电荷被共享，从而给出比Vdd的低电平稍高或比预充电电压稍低的最终电压。可将第二电容器54设计成显著小于更大电容器16和LC电容14之和，以使电压的该变化最小。可最优化Vdd和预充电电压的值，使得最终像素电压等于LC的黑电压和白电压。此外，可最优化Vdd和预充电电压的值，以使得最终像素电压对应于更宽的电压范围，使得更高的像素电压大于黑和白LC电压中更高的那一个，和/或更低的像素电压低于黑和白LC电压中更低的那一个。 
替代的驱动方案包括在选择性的反转阶段之前改变施加至VCS2输入的电压。例如，如果已知在存储器模式期间的泄漏升高了像素存储节点上的电压，则可在SMP已降低之后降低VCS2上的电压，使得晶体管30不会因电容器34的上极板上的低电压而导通。然后一旦反转操作完成，就可使施加至VCS2输入的电压返回至其通常值。 
图5中示出了第二实施例。该电路与第一实施例中基本相同，不同之处在于晶体管30已被如下连接的n沟道晶体管54（第一源晶体管）和p沟道晶体管56（第二源晶体管）替换：晶体管54的漏极连接至Vdd输入；晶体管54的源极连接至晶体管56的源极、晶体管36的漏极、晶体管8的漏极以及晶体管10的源极；晶体管56的漏极连接至Vss输入（第五电源端子）；晶体管54和56的栅极连接到一起且连接至电容器34的第一电极和晶体管32的漏极。 
在存储器模式下，所有信号与第一实施例所描述的信号相同。此外，Vss输入连接至低电源。在该模式下，晶体管54和56作为单位增益放大器操作，将像素存储节点12上的电压复制到晶体管54和56的源极，从而使晶体管10的漏－源电压最小，如第一实施例中那样。 
反转操作的时序与第一实施例所描述的相同：如之前所述那样执行预充电；在反转阶段，如之前所述那样将Vdd置为低，并且当电容器34的第一电极上的电压为高时晶体管54导通，从而对第一电容器16和LC单元14的第一电极放电，或者当电容器54的第一电极上的电压为低时晶体管54保持截止，从而防止第一电容器16和LC单元14的第一电极的放电。晶体管56始终保持截止。 
此外，第二实施例的电路可按照与所描述的方式互补的方式来使用：在反转过程期间不将像素预充电至高电压和将Vdd输入置为低，而是在反转过程期间将像素预充电至低电压并且将Vss输入通过脉冲方式驱动为高。在该情况下，电容器34的第一电极上的低数据将导致晶体管56导通并且第一电容器16和LC单元14的第一电极被充电至Vss输入上的高电平；电容器34的第一电极上的高数据将导致晶体管56保持截止，并且第一电容器16和LC单元14的第一电极将保持他们的低预充电电压。 
图6中示出了利用第二实施例的像素电路来执行反转操作的另一方法。不存在预充电阶段，使得GL和SL输入不会改变。像素存储节点12因此保持其所存储的电压。将SMP设置为低电平，以隔离电容器34的上极板。在反转阶段期间，将INV置为高电平，并且将Vdd和Vss分别置为低电平和高电平，使得晶体管54和56像标准静态反相器那样操作。在该情况下， 电容器34的第一电极上的低数据将导致晶体管56导通且晶体管54截止，以及第一电容器16和LC单元14的第一电极被充电至Vss输入上的高电平；电容器34的第一电极上的高数据将导致晶体管54导通和晶体管56截止，并且第一电容器16和LC单元14的第一电极被充电至Vdd输入上的低电平。在该阶段期间，如果使用了ac VCOM驱动，则VCOM引脚上的电压反转。 
对本领域普通技术人员而言，上述电路的许多变型将是明显的。示例包括：可将晶体管10、50和52的一些或全部改变为双栅极晶体管以减小泄漏（更多数量的栅极也是可能的，但可能会对数据写入和/或反转所花费的时间存在不良影响）；可将泄漏减少电路晶体管8和30改变为双栅极晶体管（同样，更多数量的栅极也是可能的，但可能会对操作存在不良影响）；可将所描述的n沟道晶体管替换为p沟道晶体管，并且所有信号被反转；可将LC单元替换为诸如有机发光二极管（OLED）或电泳或电润湿元件之类的另一电压驱动的光学层。 
为了完成上述和相关目的，本发明进而包括如权利要求中完整描述和特别指出的特征。以下描述和附图详细阐明了本发明的某些说明性实施例。然而，这些实施例仅指出了可采用本发明原理的各种各样的方式中的几种方式。当结合附图一起考虑时，从下面的本发明具体实施方式可以明显看出本发明的其他目的、优点和新颖特征。 
虽然已经关于某些实施例或多个实施例示出和描述了本发明，但本领域普通技术人员经过阅读和理解本说明书和附图之后可想到等效的替换和修改。尤其针对由上述元件(部件，组件，装置，组合物等)所执行的各种功能，用来描述这些元件的术语(包括对“手段”的引用)旨在对应于执行所述元件的规定功能的任何元件(例如功能等效的元件)，即使它们在结构上不等效于执行本发明的示例性的实施方式或多个实施方式中的功能的所公开结构，除非另有说明。此外，虽然已经关于若干实施例中的仅一个或多个描述了本发明的具体特征，但在任何给定或具体应用需要或对任何给定或具体应用有利时，可将这样的特征与其它实施例的一个或多个其它特征组合。 
补充说明 
根据本发明的装置和方法提供了一种使用如下像素电路的显示器，该像素电路既能够使来自像素的电荷泄漏最少，又能够在内部对像素数据电压进行反转。由于可将LC反转速率降低到LC材料所允许的程度，且无需对列电极进行充电就能进行LC反转，而且当图像为静态时能够停用驱动电路，因此，能以可能的最低功耗来操作显示器。根据本发明的装置和方法能够使用数量最少的电路元件来实现上述功能。 
根据本发明的基本方面，提供了使用如下像素电路的显示器，该像素电路包括用于使来自像素的电荷泄漏最少的电路元件、以及用于反转像素电压的电路元件。 
根据本发明的另一个方面，提供了一种驱动具有这样的像素的显示器的方法。 
根据本发明的另一方面，形成用于使电荷泄漏最少的电路的元件中的一些元件也形成用于反转像素电压的电路的一部分。 
根据本发明的另一方面，用于提供使来自像素的电荷泄漏最少的功能的电源中的一个或多个在反转操作的部分期间采用不同的电压电平。 
根据本发明的一个方面，具有视频操作模式、存储器操作模式和反转操作模式的像素电路包括：像素存储节点，用于存储将由显示元件输出的数据；像素写入电路，配置成接收显示数据并将显示数据提供给像素存储节点以存储在像素存储节点上；保持电路，可操作地耦合至像素写入电路并配置成使从像素存储节点通过像素写入电路的电荷的泄漏最少；以及内部反转电路，可操作地耦合至保持电路和像素存储节点，并配置成反转存储在像素存储节点上的数据的电压和施加至显示元件的电压，该显示元件接收存储在像素存储节点上的数据。 
根据本发明的一个方面，该像素电路包括显示元件，该显示元件包括第一端和第二端，第一端电连接至像素存储节点，且第二端电连接至第一电源端子。 
根据本发明的一个方面，该像素写入电路包括：输入节点；输出节点；以及中间节点，该中间节点电连接在输入节点和输出节点之间，输出节点 电连接至像素存储节点，并且保持电路包括开关器件，该开关器件被配置成选择性地将中间节点耦合至第二电源端子，以及当该像素电路以存储器模式操作时，该开关器件被配置成将中间节点上的电压维持在与像素存储节点上的电压相同的电平。 
根据本发明的一个方面，该像素写入电路包括第一输入晶体管和第二输入晶体管，第一输入晶体管和第二输入晶体管各自包括漏极和源极，并且保持电路还包括第一输入晶体管，其中第一输入晶体管的漏极和第二输入晶体管的源极彼此电连接以形成中间节点，并且第二输入晶体管的漏极构成输出节点。 
根据本发明的一个方面，开关器件包括供给晶体管，该供给晶体管具有源极和漏极，该供给晶体管的漏极电连接至第二电源端子，且该供给晶体管的源极电连接至该中间节点。 
根据本发明的一个方面，第一输入晶体管和供给晶体管通过几乎相同的电流。 
根据本发明的一个方面，该内部反转电路包括：供给晶体管；单元存储节点，该单元存储节点用于存储在像素存储节点上存储的数据；反转晶体管，具有源极和漏极，其中反转晶体管的源极电连接至该存储节点，且反转晶体管的漏极电连接至供给晶体管的源极；以及预充电晶体管，包括源极和漏极，其中预充电晶体管的源极电连接至像素存储节点，且预充电晶体管的漏极电连接至单元存储节点，从而实现单元存储节点与像素存储节点的选择性耦合。 
根据本发明的一个方面，内部反转电路包括预充电电容器，该预充电电容器的第一端电连接至预充电晶体管的漏极。 
根据本发明的一个方面，第一输入晶体管和所述第二输入晶体管各自包括与行选择端子电连接的栅极，且第一输入晶体管的源极电连接至列写入端子。 
根据本发明的一个方面，预充电晶体管包括电连接至预充电端子的栅极。 
根据本发明的一个方面，反转晶体管包括电连接至反转启用端子的栅 极。 
根据本发明的一个方面，该像素电路还包括像素存储电容器，该像素存储电容器的第一端电连接至像素存储节点。 
根据本发明的一个方面，供给晶体管包括第一供给晶体管和第二供给晶体管，第一供给晶体管包括n沟道晶体管且第二供给晶体管包括p沟道晶体管，并且其中第一供给晶体管的漏极电连接至第二电源端子，第一供给晶体管的源极电连接至第二供给晶体管的源极，并且第二供给晶体管的漏极电连接至第五电源端子。 
根据本发明的一个方面，显示电路包括如本申请中所述的多个像素电路，所述多个像素电路按照行和列的形式设置。 
根据本发明的一个方面，显示装置包括：如本申请所述的显示电路；以及具有多个单元的显示装置，每个单元可操作地耦合至多个像素电路中的相应的像素电路。 
根据本发明的一个方面，提出了一种驱动像素电路的方法，该像素电路具有视频操作模式、存储器操作模式和反转操作模式，该像素电路包括像素存储节点、像素写入电路、保持电路以及内部反转电路，该像素存储节点用于存储将由显示元件输出的数据，该像素写入电路配置成将数据写入到像素存储节点上，该保持电路可操作地耦合至像素写入电路并配置成使从像素存储节点通过像素写入电路的电荷的泄漏最少，该内部反转电路可操作地耦合至保持电路且包括用于存储像素存储节点上的数据的单元节点，并配置成反转存储在像素存储节点上的数据的电压和施加至显示元件的电压，该显示元件接收存储在像素存储节点上的数据，该方法包括：当像素电路处于反转模式时，将该单元节点与像素存储节点隔离；将像素存储节点充电至高态；以及基于单元节点中存储的数据对像素存储节点选择性地放电，使得像素存储节点上的电压是存储在单元节点上的电压的逻辑补。 
根据本发明的一个方面，该内部反转电路包括预充电端子，该预充电端子用于将像素数据节点选择性地耦合至单元节点，其中隔离该单元节点包括将预充电端子驱动至低态以将单元节点与像素存储节点隔离。 
根据本发明的一个方面，像素写入电路包括列写入端子和行选择端子，列写入端子用于接收数据，行选择端子用于使列写入端子上的数据能被转移到像素存储节点，并且其中对像素存储节点充电包括将行选择端子和列写入端子二者驱动至高态达到预定持续时间以对像素单元节点充电，然后至少将行选择端子驱动至低态。 
根据本发明的一个方面，保持电路耦合至电源端子并且被配置成从该电源端子选择性地提供电压至像素写入电路，反转电路耦合至反转端子，该反转端子用于使像素存储节点和显示元件上的电压反转，并且选择性地放电包括：在将行选择端子和列写入端子驱动至低态之后，将反转端子驱动至高态并将电源端子驱动至低态，并在预定持续时间之后将反转端子驱动至低态且将电源端子驱动至高态。 
根据本发明的一个方面，该方法还包括在存储器操作模式中，将行选择端子和反转端子驱动至低态，并将电压端子和预充电端子驱动至高态。 
根据本发明的一个方面，选择由电源端子提供的电压和预充电电压，使得在反转之后像素存储节点上的电压对应于LC黑或白电压。 
根据本发明的一个方面，选择由电源端子提供的电压和预充电电压，使得在反转之后像素存储节点上的电压是如下情况中的至少一种：大于黑或白电压中更大的那一个；小于黑或白电压中更小的那一个。 
根据本发明的一个方面，单元节点包括电容器，该电容器的一端连接至第四电源且另一端选择性地耦合至像素存储节点，该方法包括在选择性地对像素存储节点放电之前改变施加至第四电源的电压。 
根据本发明的一个方面，提供了一种驱动像素电路的方法，该像素电路具有视频操作模式、存储器操作模式和反转操作模式，该像素电路包括像素存储节点、像素写入电路、保持电路以及内部反转电路，该像素存储节点用于存储将由液晶单元输出的数据，该像素写入电路包括用于接收数据的列写入端子和用于使列写入端子上的数据能被传输至像素存储节点的行选择端子，该保持电路可操作地耦合至像素写入电路并配置成使从像素存储节点通过像素写入电路的电荷的泄漏最少，该保持电路包括第一供给晶体管和第二供给晶体管，第一供给晶体管包括n沟道晶体管且第二供给 晶体管包括p沟道晶体管，并且其中第一供给晶体管的漏极电连接至第二电源端子，第一供给晶体管的源极电连接至第二供给晶体管的源极，且第二供给晶体管的漏极电连接至第三电源端子，该内部反转电路可操作地耦合至保持电路且包括用于将数据存储在像素存储节点上的单元节点，该内部反转电路配置成使存储在像素存储节点上的数据的电压和施加至液晶单元的电压反转，该液晶单元接收存储在像素存储节点上的数据，该方法包括：当像素电路处于反转模式时，将单元节点与像素存储节点隔离；将像素存储节点充电至低态；以及基于单元节点中存储的电压，将像素存储节点选择性地连接至第五电源端子。 
工业实用性 
本发明可用于提供便携式的电池供电装置中所使用的低功率的高分辨率显示器。这样的显示器具有增加该装置在电池的一次充电中可操作的时间的同时还能够显示高质量的图像的优点。 

Claims (24)

1.一种像素电路，所述像素电路具有视频操作模式、存储器操作模式和反转操作模式，所述像素电路包括：
像素存储节点，用于存储将由显示元件输出的数据；
像素写入电路，配置成接收显示数据，并将所述显示数据提供给像素存储节点以存储在像素存储节点上；
保持电路，操作地耦合至像素写入电路，并配置成使从像素存储节点通过像素写入电路的电荷泄漏最少；以及
内部反转电路，操作地耦合至保持电路和像素存储节点，并配置成使存储在像素存储节点上的数据的电压和施加至显示元件的电压反转，所述显示元件接收存储在像素存储节点上的数据。
2.如权利要求1所述的像素电路，其特征在于，
还包括所述显示元件，所述显示元件包括第一端和第二端，第一端电连接至所述像素存储节点，且第二端电连接至第一电源端子。
3.如权利要求1至2中的任一项所述的像素电路，其特征在于，
所述像素写入电路包括输入节点、输出节点以及中间节点，该中间节点电连接在输入节点与输出节点之间，其中输出节点电连接至所述像素存储节点，以及
所述保持电路包括开关器件，该开关器件被配置成将所述中间节点选择性地耦合至第二电源端子，以及
其中当所述像素电路以存储器模式操作时，所述开关器件被配置成将中间节点上的电压维持在与像素存储节点上的电压相同的电平。
4.如权利要求3所述的像素电路，其特征在于，
所述像素写入电路包括第一输入晶体管和第二输入晶体管，第一输入晶体管和第二输入晶体管各自包括漏极和源极，并且保持电路还包括所述第一输入晶体管，其中第一输入晶体管的漏极和第二输入晶体管的源极彼此电连接以形成中间节点，并且所述第二输入晶体管的漏极构成输出节点。
5.如权利要求3至4中的任一项所述的像素电路，其特征在于，
所述开关器件包括供给晶体管，所述供给晶体管具有源极和漏极，所述供给晶体管的漏极电连接至所述第二电源端子，并且所述供给晶体管的源极电连接至所述中间节点。
6.如权利要求5所述的像素电路，其特征在于，
所述第一输入晶体管和所述供给晶体管通过基本相同的电流。
7.如权利要求5至6中的任一项所述的像素电路，其特征在于，
所述内部反转电路包括：
所述供给晶体管；
单元存储节点，用于存储在所述像素存储节点上存储的数据；
反转晶体管，具有源极和漏极，其中所述反转晶体管的源极电连接至所述存储节点，且所述反转晶体管的漏极电连接至所述供给晶体管的源极；以及
预充电晶体管，包括源极和漏极，其中所述预充电晶体管的源极电连接至所述像素存储节点，且所述预充电晶体管的漏极电连接至所述单元存储节点，以实现所述单元存储节点与所述像素存储节点的选择性耦合。
8.如权利要求7所述的像素电路，其特征在于，
所述内部反转电路还包括预充电电容器，所述预充电电容器的第一端电连接至所述预充电晶体管的漏极。
9.如权利要求7至8中的任一项所述的像素电路，其特征在于，
所述第一输入晶体管和所述第二输入晶体管各自包括电连接至行选择端子的栅极，且第一输入晶体管的源极电连接至列写入端子。
10.如权利要求9所述的像素电路，其特征在于，
所述预充电晶体管包括电连接至预充电端子的栅极。
11.如权利要求9至10中的任一项所述的像素电路，其特征在于，
所述反转晶体管包括电连接至反转启用端子的栅极。
12.如权利要求1至11中的任一项所述的像素电路，其特征在于，
还包括像素存储电容器，所述像素存储电容器的第一端电连接至所述像素存储节点。
13.如权利要求5至12中的任一项所述的像素电路，其特征在于，
所述供给晶体管包括第一供给晶体管和第二供给晶体管，第一供给晶体管包括n沟道晶体管且第二供给晶体管包括p沟道晶体管，并且其中第一供给晶体管的漏极电连接至所述第二电源端子，第一供给晶体管的源极电连接至第二供给晶体管的源极，并且第二供给晶体管的漏极电连接至第五电源端子。
14.一种包括多个如权利要求1至13中的任一项所述的像素电路的显示电路，所述多个像素电路以行和列的形式排列。
15.一种显示装置，包括：
如权利要求14所述的显示电路；以及
显示器件，所述显示器件包括多个单元，每个单元操作地耦合至所述多个像素电路中的相应一个像素电路。
16.一种驱动像素电路的方法，所述像素电路具有视频操作模式、存储器操作模式和反转操作模式，所述像素电路包括：
像素存储节点，用于存储将由显示元件输出的数据；
像素写入电路，配置成将数据写入所述像素存储节点；
保持电路，操作地耦合至所述像素写入电路，并配置成使从所述像素存储节点通过所述像素写入电路的电荷泄漏最少；以及
内部反转电路，操作地耦合至所述保持电路且包括用于将数据存储在像素存储节点上的单元节点，所述内部反转电路配置成使存储在像素存储节点上的数据的电压和施加至显示元件的电压反转，所述显示元件接收存储在像素存储节点上的数据，
所述方法包括：
当所述像素电路处于所述反转操作模式时，
a)将所述单元节点与像素存储节点隔离；
b)将所述像素存储节点充电至高态；以及
c)基于所述单元节点中存储的数据对所述像素存储节点选择性地放电，使得像素存储节点上的电压是存储在单元节点上的电压的逻辑补。
17.如权利要求16所述的方法，其特征在于，
所述内部反转电路包括预充电端子，所述预充电端子用于将所述像素数据节点选择性地耦合至所述单元节点，其中隔离所述单元节点包括将预充电端子驱动至低态以将所述单元节点与所述像素存储节点隔离。
18.如权利要求17所述的方法，其特征在于，
所述像素写入电路包括列写入端子和行选择端子，所述列写入端子用于接收数据，所述行选择端子用于使所述列写入端子上的数据能被转移到像素存储节点，以及
其中对所述像素存储节点充电包括将行选择端子和列写入端子二者驱动至高态达到预定持续时间以对所述像素单元节点充电，然后至少将所述行选择端子驱动至低态。
19.如权利要求18所述的方法，其特征在于，
所述保持电路耦合至电源端子并且配置成从所述电源端子选择性地提供电压至所述像素写入电路，并且所述反转电路耦合至反转端子，所述反转端子用于使所述像素存储节点和所述显示元件上的电压反转，以及
其中选择性地放电包括：在将所述行选择端子和所述列写入端子驱动至低态之后，将所述反转端子驱动至高态并将所述电源端子驱动至低态，并在预定持续时间之后将所述反转端子驱动至低态且将所述电源端子驱动至高态。
20.如权利要求19所述的方法，其特征在于，
还包括在存储器操作模式中，将所述行选择端子和所述反转端子驱动至低态，并将所述电压端子和所述预充电端子驱动至高态。
21.如权利要求20所述的方法，其特征在于，
选择由所述电源端子提供的电压和所述预充电电压，使得在反转之后所述像素存储节点上的电压对应于LC黑或白电压。
22.如权利要求20至21中的任一项所述的方法，其特征在于，
选择由所述电源端子提供的电压和所述预充电电压，使得在反转之后所述像素存储节点上的电压是如下情况中的至少一种：大于黑或白电压中更大的那一个；小于黑或白电压中更小的那一个。
23.如权利要求16至22中的任一项所述的方法，其特征在于，
所述单元节点包括电容器，所述电容器的一端连接至第四电源且另一端选择性地耦合至像素存储节点，所述方法包括在步骤c)之前改变施加至第四电源的电压。
24.一种驱动像素电路的方法，所述像素电路具有视频操作模式、存储器操作模式和反转操作模式，所述像素电路包括：
像素存储节点，用于存储将由液晶单元输出的数据；
像素写入电路，包括列写入端子和行选择端子，所述列写入端子用于接收数据，所述行选择端子用于使所述列写入端子上的数据能被转移到所述像素存储节点；
保持电路，操作地耦合至像素写入电路并配置成使从所述像素存储节点通过所述像素写入电路的电荷的泄漏最少，所述保持电路包括第一供给晶体管和第二供给晶体管，第一供给晶体管包括n沟道晶体管且第二供给晶体管包括p沟道晶体管，并且其中第一供给晶体管的漏极电连接至第二电源端子，第一供给晶体管的源极电连接至第二供给晶体管的源极，且第二供给晶体管的漏极电连接至第三电源端子；以及
内部反转电路，操作地耦合至所述保持电路且包括用于将数据存储在所述像素存储节点上的单元节点，所述内部反转电路配置成使存储在像素存储节点上的数据的电压和施加至液晶单元的电压反转，所述液晶单元接收存储在所述像素存储节点上的数据，
所述方法包括：
当所述像素电路处于所述反转操作模式时，
a)将所述单元节点与像素存储节点隔离；
b)将所述像素存储节点充电至低态；以及
c)基于所述单元节点中存储的电压，将所述像素存储节点选择性地连接至所述第五电源端子。
CN201280037915.9A 2011-08-04 2012-08-03 用于有源存储像素反转的像素电路、显示电路和显示装置以及驱动像素电路的方法 Expired - Fee Related CN103718237B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/198,351 2011-08-04
US13/198,351 US8836680B2 (en) 2011-08-04 2011-08-04 Display device for active storage pixel inversion and method of driving the same
PCT/JP2012/070406 WO2013018925A1 (en) 2011-08-04 2012-08-03 Pixel circuit, display circuit, and display device for active storage pixel inversion and method of driving a pixel circuit

Publications (2)

Publication Number Publication Date
CN103718237A true CN103718237A (zh) 2014-04-09
CN103718237B CN103718237B (zh) 2016-08-17

Family

ID=47626669

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280037915.9A Expired - Fee Related CN103718237B (zh) 2011-08-04 2012-08-03 用于有源存储像素反转的像素电路、显示电路和显示装置以及驱动像素电路的方法

Country Status (4)

Country Link
US (1) US8836680B2 (zh)
JP (1) JP5788587B2 (zh)
CN (1) CN103718237B (zh)
WO (1) WO2013018925A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105513553A (zh) * 2016-01-27 2016-04-20 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板和显示装置
CN106991975A (zh) * 2017-06-08 2017-07-28 京东方科技集团股份有限公司 一种像素电路及其驱动方法
CN109272920A (zh) * 2018-07-24 2019-01-25 友达光电股份有限公司 双栅极晶体管电路、像素电路及其栅极驱动电路
CN109559689A (zh) * 2017-09-27 2019-04-02 卡西欧计算机株式会社 驱动装置、电子表、驱动方法以及记录介质
CN110299119A (zh) * 2018-03-22 2019-10-01 卡西欧计算机株式会社 液晶控制电路、电子时钟、以及液晶控制方法
WO2021169044A1 (zh) * 2020-02-27 2021-09-02 深圳市华星光电半导体显示技术有限公司 蓝相液晶像素电路、其驱动方法及显示装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9843749B2 (en) 2016-01-05 2017-12-12 Sensors Unlimited, Inc. Leakage mitigation at image storage node
JP2018132716A (ja) * 2017-02-17 2018-08-23 カシオ計算機株式会社 液晶駆動装置、電子時計、液晶駆動方法、及びプログラム
KR102062049B1 (ko) * 2017-10-23 2020-01-03 주식회사 라온텍 디스플레이 장치
CN110349540A (zh) 2019-07-26 2019-10-18 京东方科技集团股份有限公司 像素驱动电路、显示装置及像素驱动电路的控制方法
CN111768742B (zh) * 2020-07-17 2021-06-01 武汉华星光电技术有限公司 像素驱动电路及显示面板

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6064362A (en) * 1996-05-01 2000-05-16 Sharp Kabushiki Kaisha Active matrix display
TW200302450A (en) * 2001-12-26 2003-08-01 Toshiba Corp Driving method of display device
US20070182689A1 (en) * 2006-02-03 2007-08-09 Toshio Miyazawa Liquid crystal display device
CN101750824A (zh) * 2008-12-17 2010-06-23 索尼株式会社 液晶显示面板和电子设备
TW201115547A (en) * 2009-10-20 2011-05-01 Au Optronics Corp Liquid crystal display having pixel data self-retaining functionality and still mode operation method thereof
WO2011055572A1 (ja) * 2009-11-06 2011-05-12 シャープ株式会社 表示装置

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2568659B2 (ja) 1988-12-12 1997-01-08 松下電器産業株式会社 表示装置の駆動方法
JP3053276B2 (ja) 1991-11-22 2000-06-19 株式会社東芝 液晶表示装置
JP3102666B2 (ja) * 1993-06-28 2000-10-23 シャープ株式会社 画像表示装置
JP3413043B2 (ja) * 1997-02-13 2003-06-03 株式会社東芝 液晶表示装置
JP2003509728A (ja) * 1999-09-11 2003-03-11 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ アクティブマトリックスｅｌディスプレイ装置
JP2002351430A (ja) * 2001-05-30 2002-12-06 Mitsubishi Electric Corp 表示装置
US6897843B2 (en) 2001-07-14 2005-05-24 Koninklijke Philips Electronics N.V. Active matrix display devices
US7176864B2 (en) 2001-09-28 2007-02-13 Sony Corporation Display memory, driver circuit, display, and cellular information apparatus
JP3596507B2 (ja) 2001-09-28 2004-12-02 ソニー株式会社 表示メモリ、ドライバ回路、及びディスプレイ
JP4190862B2 (ja) * 2001-12-18 2008-12-03 シャープ株式会社 表示装置およびその駆動方法
JP2004093717A (ja) * 2002-08-30 2004-03-25 Hitachi Ltd 液晶表示装置
CN100375144C (zh) * 2002-11-06 2008-03-12 三菱电机株式会社 采样保持电路以及使用它的图像显示装置
JP4487024B2 (ja) * 2002-12-10 2010-06-23 株式会社日立製作所 液晶表示装置の駆動方法および液晶表示装置
GB0315455D0 (en) * 2003-07-02 2003-08-06 Koninkl Philips Electronics Nv Electroluminescent display devices
JP3974124B2 (ja) * 2003-07-09 2007-09-12 シャープ株式会社 シフトレジスタおよびそれを用いる表示装置
GB0318611D0 (en) 2003-08-08 2003-09-10 Koninkl Philips Electronics Nv Circuit for signal amplification and use of the same in active matrix devices
WO2007029381A1 (ja) * 2005-09-01 2007-03-15 Sharp Kabushiki Kaisha 表示装置ならびにその駆動回路および駆動方法
WO2007144976A1 (ja) * 2006-06-15 2007-12-21 Sharp Kabushiki Kaisha 電流駆動型の表示装置および画素回路
KR100799692B1 (ko) * 2006-07-25 2008-02-01 삼성전자주식회사 리프레쉬 회로, 이를 포함하는 화상 표시 장치 및 픽셀전압의 리프레쉬 방법
CN101529724B (zh) * 2006-11-07 2011-12-07 夏普株式会社 具有电压切换功能的缓冲电路及液晶显示装置
US7952546B2 (en) 2007-06-27 2011-05-31 Chimei Innolux Corporation Sample/hold circuit, electronic system, and control method utilizing the same
JP5048081B2 (ja) * 2007-12-20 2012-10-17 シャープ株式会社 バッファおよび表示装置
JP5206397B2 (ja) * 2008-02-19 2013-06-12 株式会社Ｊｖｃケンウッド 液晶表示装置及び液晶表示装置の駆動方法
WO2010143613A1 (ja) * 2009-06-12 2010-12-16 シャープ株式会社 画素回路および表示装置
US8791895B2 (en) * 2009-09-16 2014-07-29 Sharp Kabushiki Kaisha Liquid crystal display device and drive method therefor

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6064362A (en) * 1996-05-01 2000-05-16 Sharp Kabushiki Kaisha Active matrix display
TW200302450A (en) * 2001-12-26 2003-08-01 Toshiba Corp Driving method of display device
US20070182689A1 (en) * 2006-02-03 2007-08-09 Toshio Miyazawa Liquid crystal display device
CN101750824A (zh) * 2008-12-17 2010-06-23 索尼株式会社 液晶显示面板和电子设备
TW201115547A (en) * 2009-10-20 2011-05-01 Au Optronics Corp Liquid crystal display having pixel data self-retaining functionality and still mode operation method thereof
WO2011055572A1 (ja) * 2009-11-06 2011-05-12 シャープ株式会社 表示装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105513553A (zh) * 2016-01-27 2016-04-20 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板和显示装置
US10043468B2 (en) 2016-01-27 2018-08-07 Boe Technology Group Co., Ltd. Pixel circuit and driving method therefor, display panel and display apparatus
CN106991975A (zh) * 2017-06-08 2017-07-28 京东方科技集团股份有限公司 一种像素电路及其驱动方法
CN109559689A (zh) * 2017-09-27 2019-04-02 卡西欧计算机株式会社 驱动装置、电子表、驱动方法以及记录介质
CN109559689B (zh) * 2017-09-27 2021-07-27 卡西欧计算机株式会社 驱动装置、电子表、驱动方法以及记录介质
CN110299119A (zh) * 2018-03-22 2019-10-01 卡西欧计算机株式会社 液晶控制电路、电子时钟、以及液晶控制方法
CN109272920A (zh) * 2018-07-24 2019-01-25 友达光电股份有限公司 双栅极晶体管电路、像素电路及其栅极驱动电路
WO2021169044A1 (zh) * 2020-02-27 2021-09-02 深圳市华星光电半导体显示技术有限公司 蓝相液晶像素电路、其驱动方法及显示装置

Also Published As

Publication number Publication date
WO2013018925A1 (en) 2013-02-07
JP2014524588A (ja) 2014-09-22
JP5788587B2 (ja) 2015-09-30
CN103718237B (zh) 2016-08-17
US20130033473A1 (en) 2013-02-07
US8836680B2 (en) 2014-09-16

Similar Documents

Publication Publication Date Title
CN103718237A (zh) 用于有源存储像素反转的像素电路、显示电路和显示装置以及驱动像素电路的方法
US7586473B2 (en) Active matrix array device, electronic device and operating method for an active matrix array device
TW575850B (en) Display device
KR100516238B1 (ko) 표시 장치
CN101546607B (zh) 移位寄存器及液晶显示器栅极驱动装置
US8896512B2 (en) Display device for active storage pixel inversion and method of driving the same
US6897843B2 (en) Active matrix display devices
US8775842B2 (en) Memory device, display device equipped with memory device, drive method for memory device, and drive method for display device
CN101750824A (zh) 液晶显示面板和电子设备
JP2011257752A (ja) 画素用の電荷蓄積回路、およびディスプレイ
US8144098B2 (en) Dot-matrix display refresh charging/discharging control method and system
WO2011033810A1 (ja) メモリ装置、メモリ装置を備えた表示装置、メモリ装置の駆動方法、および、表示装置の駆動方法
CN101241667B (zh) 具有嵌入式dram的显示驱动器ic
CN107644616B (zh) 一种显示装置
JP3702879B2 (ja) 電気光学パネル、その駆動回路及び駆動方法、並びに電子機器
US20120176393A1 (en) Memory device, display device equipped with memory device, drive method for memory device, and drive method for display device
JP4914558B2 (ja) アクティブマトリックスディスプレイ装置
US20120169751A1 (en) Display apparatus and display apparatus driving method
JP2004536347A5 (zh)
WO2020066176A1 (ja) 表示装置及び電子看板
JP2020052218A (ja) 表示装置及び電子看板
CN113611256B (zh) 选择模块及其数据输出的方法、芯片、选择器和显示装置
US8031156B2 (en) Data driving circuit of liquid crystal display for selectively switching and multiplexing voltages in accordance with a bit order of input data

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160817

Termination date: 20200803

CF01 Termination of patent right due to non-payment of annual fee