JP5225782B2

JP5225782B2 - 表示装置

Info

Publication number: JP5225782B2
Application number: JP2008205049A
Authority: JP
Inventors: 雅人石井; 成彦笠井; 亨河野; 秋元　　肇
Original assignee: Panasonic Liquid Crystal Display Co Ltd
Current assignee: Panasonic Liquid Crystal Display Co Ltd
Priority date: 2008-08-08
Filing date: 2008-08-08
Publication date: 2013-07-03
Anticipated expiration: 2028-08-08
Also published as: US20100033410A1; US8264432B2; JP2010039407A

Description

本発明は、表示素子に印加する電流量、あるいは発光時間に応じて輝度を制御可能な表示装置に関わり、特に、表示素子として有機ＥＬ（ＥｌｅｃｔｒｏＬｕｍｉｎｅｓｃｅｎｃｅ）、有機発光ダイオード（ＯｒｇａｎｉｃＬｉｇｈｔＥｍｉｔｔｉｎｇＤｉｏｄｅ）に代表される自発光素子を有する表示装置に関する。

様々な情報処理装置の普及により、役割に応じた表示装置が種々存在する。その中で、自発光型の表示装置が注目されており、特に有機ＥＬディスプレイとして注目を浴びてきている。この装置に用いるＯＬＥＤなどの発光素子は自発光型であるため、バックライトが不要で低消費電力に向いており、また、従来の液晶ディスプレイに比べて画素の視認性が高く、応答速度が速い等の利点がある。更に、発光素子はダイオードに似た特性を持っており、素子に流す電流量によって輝度を制御することができる。このような自発光型表示装置における駆動方法については、特許文献１などに挙げられている。また、モニター素子によって電流を設定し、各画素に電圧を供給する構成については、特許文献２などに挙げられている。

特開２００６−９１７０９号公報特開２００６−９１８６０号公報

発光素子の特性として、使用期間や周囲環境により素子の内部抵抗値が変化する。特に使用期間が増大すると経時的に内部抵抗が高くなり、素子に流れる電流が減少する性質がある。そのため、例えばメニュー表示など画面内の同一箇所の画素を点灯させていると、その部分について焼付きの現象が生じる。この状態を補正するためには画素の状態を検出する必要がある。この検出方法として表示の帰線期間に検出する方法をとる。帰線期間では画素に対して発光させないので電圧がかけられない。そのため、発光に使用する電源とは別電源を用い、帰線期間に画素に対してある一定の電流を印加しその状態での電圧を検出することで、電圧の変化から焼付きにおける劣化を検出する方法をとる。このため、表示期間では画素に電流を印加することができないので、この検出に使用する回路は帰線期間しか使用しないことになる。しかし、この方法では、画素に印加する電流量に制限が生じる。画素の発光輝度と電流量は比例的になるため、電流量が多いと検出時に画素の発光が目立ち、よってコントラストが悪くなる。一方、検出時間を考えると、検出系における様々な容量や、ＯＬＥＤの内部抵抗が大きいため、電流量が小さいと検出時間が長くなる。これら制約のため、帰線期間での検出時間を短縮することが難しい。

本発明の目的は、一度に検出する画素数を増して並列処理で画素状態を検出し、検出時間を短縮することである。

検出系を複数のグループに分割し（水平および／または垂直に複数に分割し）、並列して検出動作する。水平方向にはブロック単位で分割し、垂直方向では複数ラインを纏める。各々の検出において、隣接画素間の差分をとる相対検出とし、ブロック間、ライン間の補正を行うことで、分割部分同士の連続性を補償する。

本発明は、複数の画素により構成された表示部と、該画素に表示信号を入力するための配線と、該画素の画素状態を出力するための配線を有する画像表示装置において、前記表示部の前記複数の画素を複数のグループに分けて画素状態を並列検出する手段を備えることを特徴とする。また、本発明は、各グループ内の少なくとも１つの画素について当該グループとして画素状態を検出するとともに当該グループとは異なったグループとして画素状態を検出し、該画素についての２つの検出結果によって、当該グループの検出結果と当該グループとは異なったグループの検出結果のばらつきを補正する手段を備えることを特徴とする。

本発明によれば、並列処理で画素状態を検出することで、検出時間を短縮することができる。また、検出結果を補正することで、ブロック間の連続性を確保することができる。

本発明により、並列処理で画素状態を検出し、検出時間を短縮することができる。例えば、水平方向の分割数および／または垂直方向の纏め数に対応して時間が短縮できる。

本発明の実施形態の表示装置ついて図面を用いて詳細に説明する。

本発明の実施形態の表示装置は、表示部の複数の画素を複数のグループに分けて（水平および／または垂直に複数に分割して）画素状態を並列検出する手段を備える。また、各グループ内の少なくとも１つの画素について当該グループとして画素状態を検出するとともに当該グループとは異なったグループとして画素状態を検出し、該画素についての２つの検出結果によって、当該グループの検出結果と当該グループとは異なったグループの検出結果のばらつきを補正する手段を備える。

以下に説明する第１の実施形態は水平方向に分割した構成で検出するものであり、第２の実施形態は第１の実施形態の回路規模を小さくする構成で検出するものであり、第３の実施形態は垂直方向に纏めた構成で検出するものであり、第４の実施形態は水平方向に分割し、垂直方向に纏めた構成で検出するものである。

（第１の実施形態）
図１は、表示パネル部における全体構成図である。表示パネル部はドライバ１と表示部２で構成される。ドライバ１には、表示制御部３、検出スイッチ４、検出部５、検出用電源６がある。表示部２には、表示用電源７、表示素子８、画素制御部９、スイッチ１０がある。図１において、外部からの表示データは、ドライバ１の表示制御部３に入力する。表示制御部３は、入力表示データのタイミング制御や信号制御を行う。ドライバ１内での信号の流れは大きく３種類あり、表示経路、検出経路、補正経路がある。表示経路は、入力表示データが、ドライバ１内の表示制御部３、検出スイッチ４を通り表示部２に入り、表示部２内の画素制御部９を通して表示用電源７で表示素子８を駆動する流れである。検出経路は、表示部２内の表示素子８からスイッチ１０を通り、ドライバ１内の検出スイッチ４を通り検出部５に行く流れである。補正経路は、ドライバ１内の検出部５から表示制御部３に行き入力表示データを補正する流れである。検出スイッチ４は、表示時と検出時でのデータ方向を切り替えるものである。表示時には、表示用電源７を利用し表示部２の電源にする。検出時には、検出用電源６を利用し表示部２の電源にする。本実施例では、電源の個数は２個であるが、構成によっては増減し、電源の種類に対しても電流源や電圧源等が構成によって変化する。画素制御部９は、表示時には表示データにより表示用電源７の制御を行い、検出時には検出用電源６を用いて表示素子８の状態を検出部５へ伝達する。本発明の実施形態では、図１に示すように、画素に表示信号を入力するための配線（表示制御部３から画像制御部９への配線）と画素の画素状態を出力するための配線（表示素子８から検出部５への配線）の一部が共通しているが、これに限定されず、画素に表示信号を入力するための配線と画素の画素状態を出力するための配線を別々に設けてもよい。

図２は、図１に示す全体構成図の一例を示す図である。なお、本発明は表示装置に関するものであるが、ここでは、表示装置の一例として有機表示装置を例にして説明する。表示素子８の駆動電源は、検出時と表示時とで独立した形態をもつ。検出時には、検出用電源６として検出用電流源１２を用い、表示時には、表示用電源７として表示用電圧源１１を用いる。表示用電圧源１１は、表示に寄与する表示素子に共通であるのが好ましい。スイッチ１４は信号線１８で表示演算部１６に接続し、表示時にオンになるものである。検出用電流源１２は、検出線１３でスイッチ１５と接続されている。ここで、スイッチ１４とスイッチ１５は同時にオンになることはない。表示演算部１６は、各スイッチや電源の制御及び検出と補正を行う。表示時にはスイッチ１５がオフ状態、つまり、開放状態であるため、電流源１２からの電流に対する負荷がない。よって、表示時には、電流源を停止するか、別の負荷を接続することが好ましい。本実施例は、表示時用にダミーの負荷を使用する構成である。スイッチ１９は表示時にオンになり、電流源の電流をダミー抵抗である抵抗２０に流すためのものである。これにより、表示時には抵抗２０に電流が、検出時には画素に電流が流れるようになる。スイッチ１７はパネル内部に存在するＲＧＢの切り替えスイッチであり、各画素とは、信号線２１で接続し、ドライバ側とは信号線２２で接続する。画素状態の検出結果は、検出線１３を介して検出部５で得る。検出部５には、バッファ２４と、Ａ／Ｄ変換部２５と、検出演算部２６と、Ａ／Ｄ変換制御部２９がある。バッファ２４は、検出線１３の値を増幅して信号線２７に出力する。Ａ／Ｄ変換器２５は、信号２７のアナログ値を信号２８のデジタル値に変換する。検出演算部２６は、信号２８のデジタル値から、補正量を算出し、信号２３で表示演算部に出力する。また、Ａ／Ｄ変換制御２９は、信号２８の値によってＡ／Ｄ変換部に対して制御する。検出演算部２６には、設定レジスタや設定メモリを含んでよく、この設定値によって検出方法や各種設定を変更することが可能である。

図３は、表示と検出のタイミングを示している。本例は表示１フレームに対して検出１ラインを行うものである。通常１フレームは表示期間と帰線期間からなるが、その帰線期間を検出期間に割り当てており、１表示フレーム３０は表示期間３１と検出期間３２の構成になる。表示期間３１では、検出結果から得られた補正値をもとに補正表示３３を行う。検出期間３２は、検出設定３４、検出演算３５、１色検出ライン３６の各期間から構成する。検出設定３４の期間では、Ａ／Ｄ変換部２５の設定や、電流源１２の設定を行う。検出演算３５の期間では、検出演算部２６において、検出結果から補正値を算出する。１色検出ライン３６の期間では、１ライン分の画素数の検出を行う。１検出フレーム３７は、全ラインを検出する期間を示している。本実施例では、１表示フレーム期間に１色の１ライン分の検出を行うことを示しているが、複数ライン或は複数色を１表示フレーム期間に行っても構わない。

図４は、システム全体の制御フローチャートを示している。処理４０においてシステムの処理を開始すると、処理４１においてシステムを初期化する。その後、表示期間に移行し、処理４２において表示処理を開始し、処理４３で表示データに補正して表示する。表示期間３１が処理４４で終了する。そして、検出期間に移行し、処理４５において検出処理を開始し、処理４６において検出設定を実施する。処理４７において画素状態を検出し、処理４８において検出結果から補正値を算出し、検出期間３２が処理４９で終了する。システム起動中は、表示期間と検出期間を繰り返す。

図５は、表示期間の制御フローチャートを示している。処理５０において表示処理を開始すると、処理５１においてスイッチ１４をオン状態に、スイッチ１５をオフ状態に、スイッチ１９をオン状態にする。処理５２で表示データを補正データで補正し、処理５３において表示する。この状態により、表示演算部の出力結果を各画素に出力する。また、電流源１２からの出力を抵抗２０に接続する。処理５４で表示処理を終了する。

図６は、検出期間の制御フローチャートを示している。処理６０において検出処理を開始すると、処理６１において電流源を設定し、処理６２においてスイッチ１４をオフ状態に、スイッチ１９をオフ状態にし、処理６３においてスイッチ１７を検出画素に対応して切り替える。処理６４において検出対象の経路に対応するスイッチ１０をオン状態に、スイッチ１５をオン状態にする。これにより、検出線１３に検出対象の画素を接続し、処理６５においてＡ／Ｄ変換処理をする。処理６６において、検出演算処理をし、補正データを算出する。処理６７において、一回の検出個数に達したか判定し、達していなければ処理６４に移行し、検出動作を繰り返す。処理６７において、一回の検出個数に達した場合、処理６８において検出処理を終了する。

図７は、水平方向における検出を複数に分割して並列して検出する方法についての例を示している。ここでは水平方向の分割単位をブロックとする。本実施例では、ブロックＡ７１、ブロックＢ７２、ブロックＣ７３と分割した様子を示している。各ブロックには独立して電流源とＡ／Ｄ変換器を備えた変換部があり、ブロックＡ７１の変換部が変換部７４、ブロックＢ７２の変換部が変換部７５、ブロックＣ７３の変換部が変換部７６である。各変換部からの出力を纏めて制御するのが検出演算部７７である。検出演算部はブロック毎ではなく、全体で一つのみである。各ブロックはスイッチにより電流源を完全に切り離すことが可能な構成になっている。ブロックＡ７１内の検出線が検出線７８であり、ブロックＢ７２の検出線が検出線８０であり、ブロックＣ７３の検出線が検出線８２である。また、ブロックＡ７１とブロックＢ７２を接続する線が検出線７９であり、ブロックＢ７２とブロックＣ７３を接続する線が検出線８１である。検出線１３と検出線７８はスイッチ８３で接続し、検出線７８と検出線７９はスイッチ８４で接続し、検出線７９と検出線８０はスイッチ８５で接続し、検出線８０と検出線８１はスイッチ８６で接続し、検出線８１と検出線８２はスイッチ８７で接続する。ブロックＡ７１の最後の画素群と検出線７８は、スイッチ８８で接続し、ブロックＢ７２の最後の画素群と検出線８０は、スイッチ８９で接続する。ブロックＡ７１の抵抗２０はスイッチ１９で検出線１３に接続する。ブロックＢ７２の抵抗９１はスイッチ９０で検出線７９に接続する。ブロックＣ７３の抵抗９３はスイッチ９２で検出線８１に接続する。ブロックＡ７１の最初の画素群と検出線７８は、スイッチ９４で接続し、ブロックＡ７１の二番目の画素群と検出線７８は、スイッチ９５で接続する。検出時間は分割数を増やせば短くなるが、回路規模が大きくなるため、適当な数はシステムに依存する。

図８は、図７の構成において検出スイッチ部について簡略化した図である。図において、ＳＷＡ、ＳＷＢ、ＳＷＣ、ＳＷＤ、ＳＷＥ、ＳＷＦ、ＳＷＧは、各々のスイッチのタイミングを表している。検出線上のスイッチのタイミングとして、スイッチ１９のタイミングをＳＷＡ１００、スイッチ９０とスイッチ９２のタイミングをＳＷＢ１０１、スイッチ８３とスイッチ８５とスイッチ８７のタイミングをＳＷＣ１０２、スイッチ８４とスイッチ８６のタイミングをＳＷＤ１０３とする。画素制御用のスイッチのタイミングとして、各ブロックの一番目の画素の制御スイッチ、例えばスイッチ９４のタイミングをＳＷＥ１０４、各ブロックの二番目の画素の制御スイッチ、例えばスイッチ９５のタイミングをＳＷＦ１０５、各ブロックの最後の画素の制御スイッチ、例えばスイッチ８８のタイミングをＳＷＧ１０６とする。電流源の電流をブロックＡはＩＡ１０７、ブロックＢはＩＢ１０８、ブロックＣはＩＣ１０９とする。１表示フレームにおけるタイミングは、表示期間においては、ＳＷＡ１００とＳＷＢ１０１がオン状態、その他がオフ状態である。検出期間においては、検出設定、検出、検出演算と分かれるが、図では検出設定と検出演算を省略し、検出のタイミングについて表している。検出のタイミングは、各画素の検出期間１１０と電流源補正用の検出期間１１１からなる。検出期間１１０においては、各ブロックの各画素、すなわち、ブロックＡの画素Ｐ１とブロックＢの画素Ｑ１とブロックＣの画素Ｒ１を、並列に同時検出を行い、同様にブロックの最後の画素まで検出する。検出期間１１１においては、あるブロックと隣のブロックの電流源の検出結果を補正するため、同じ画素に対して、両電流源で検出を行い、一方の電流源からの検出値を基準にして、他方の電流源からの検出値を補正する。これにより、ブロック分割した影響を取り除き、一ラインの連続性を確保する。検出期間１１０においては、ＳＷＡ１００とＳＷＢ１０１とＳＷＤ１０３がオフ状態、ＳＷＣ１０２がオン状態で、ＳＷＥ１０４、ＳＷＥ１０５、ＳＷＧ１０６は該当検出画素に対応してオン、オフが切り替わる。この期間、ブロックＡでは電流源からＩＡ１０７が、ブロックＢでは電流源からＩＢ１０８が、ブロックＣでは電流源からＩＣ１０９が使用される。検出期間１１１においては、ＳＷＡ１００とＳＷＤ１０３がオン状態、ＳＷＢ１０１とＳＷＣ１０２がオフ状態で、ＳＷＥ１０４とＳＷＦ１０５がオフ状態、ＳＷＧ１０６がオン状態になる。この期間、ブロックＡでは電流源からＩＢ１０８が、ブロックＢでは電流源からＩＣ１０９が使用され、各ブロックの最後の画素である画素Ｐｎ、画素Ｑｎを検出する。ここで、電流源の補正方法は他の方法をとっても良い。検出期間１１０と検出期間１１１で検出した画素の検出値を元に一ライン分の補正データを算出する。

図９は、図８において水平方向にブロック分割した検出構成における検出演算について説明するための図である。本例では各ブロックの画素数を４画素としている。検出期間１１０において、電流源ＩＡによってブロックＡの画素Ｐ１から画素Ｐ４までを検出し、電流源ＩＢによってブロックＢの画素Ｑ１から画素Ｑ４までを検出し、電流源ＩＣによってブロックＣの画素Ｒ１から画素Ｒ４までを検出する。各画素の検出が終了したら、検出期間１１１において、電流源ＩＢで画素Ｐ４を、電流源ＩＣで画素Ｑ４を検出する。ブロックＡの検出結果が検出値３００、ブロックＢの検出結果が検出値３０２、ブロックＣの検出結果が検出値３０４である。本実施例では、検出演算部２６が、検出結果から補正値を算出する方法として、差分値を用いた相対値としての補正量を用いる。当然のことながら、検出結果からの絶対値を用いることも可能であるが、相対値であればデータを格納するために少ないメモリ量となるためである。差分値３０１はブロックＡにおける隣接画素間の差分を求めたものである。即ち、最初の画素である画素Ｐ１を“０”とし、画素Ｐ２の検出値から画素Ｐ１の検出値を引いた値“１”を画素Ｐ２の差分値とする。同様に画素Ｐ３、画素Ｐ４についても算出する。差分値３０３はブロックＢにおける隣接画素間の差分を求めたものである。画素Ｑ２、画素Ｑ３、画素Ｑ４については隣接画素の差分値を用いる。画素Ｑ１については、電流源ＩＡで検出した検出値３０６と電流源ＩＢで検出した検出値３０７とから算出した差分値３０８を用いて電流源におけるばらつきを補正する。即ち、検出値３０９と検出値３０６の差分値に差分値３０８を減算し、その結果を検出値３１０とする。同様に、差分値３０５はブロックＣにおける隣接画素間の差分を求めたものである。画素Ｒ１については、電流源ＩＢと電流源ＩＣから検出して算出した差分値３１１を用いて電流源におけるばらつきを補正する。差分値３１２は、差分値３０１と差分値３０３と差分値３０５を纏めたものである。この差分値３１２から、前画素の値を累積加算して補正値３１３を算出する。この補正値を使用することで、水平方向における電流源のばらつきを抑え、一ラインにおける連続性を保持する。このようにして並列検出した各検出結果のばらつきを補正する。

以上の検出演算の説明は、後述する第２〜第４の実施形態における検出演算においても同様である。第３、第４の実施形態における垂直方向についても同様の方法で補正値を算出することで画面全体の連続性を保持することができる。

以上、本実施形態について詳細に説明したが、本実施形態の画像表示装置は、一般的に述べれば、一ラインを複数にブロック分割し、各ブロック毎に画素状態を検出するためのＡ／Ｄ変換器を有する並列検出する手段を備える画像表示装置である。そして、本実施形態の画像表示装置は、各ブロック内の少なくとも１つの画素について当該ブロックとして画素状態を検出するとともに当該ブロックに隣接するブロックとして画素状態を検出し、該画素についての２つの検出結果によって、当該ブロックの検出結果と当該ブロックに隣接するブロックの検出結果のばらつきを補正する手段を備える。さらに、各ブロック分割内に各々独立した電流源を備え、各ブロック内の少なくとも１つの画素について当該ブロックに隣接するブロックとして画素状態を検出する時に選択スイッチのオンオフで検出する手段を備える。より具体的に述べれば、前記少なくとも１つの画素は当該ブロックと隣接するブロックの端部に位置する当該ブロック内の画素であり、隣り合う画素同士の差分値を取る手段と、該差分値から補正値を算出する手段と、各ブロックの端部の画素についての隣接するブロックとしての検出結果を用いて、隣接するブロックの端部に位置する画素の差分を取る手段を備える画像表示装置である。

（第２の実施形態）
図１０は、第１の実施形態の図７に関しての別構成をとる実施例である。この構成では水平方向における検出を複数に分割して並列して検出する方法についての例を示している。図７との差異は、各ブロックがスイッチにより電流源を完全に切り離す構成ではなく、電流源をオンオフすることでブロック内の画素に電流を流す構成になっていることである。本実施例では、ブロックＡ７１、ブロックＢ７２、ブロックＣ７３と分割した様子を示している。各ブロックには独立して電流源とＡ／Ｄ変換器を備えた変換部があり、ブロックＡ７１の変換部が変換部７４、ブロックＢ７２の変換部が変換部７５、ブロックＣ７３の変換部が変換部７６である。各変換部からの出力を纏めて制御するのが検出演算部７７である。検出演算部はブロック毎ではなく、全体で一つのみである。ブロックＡ７１内の検出線が検出線１３であり、ブロックＢ７２の検出線が検出線１１５であり、ブロックＣ７３の検出線が検出線１１６である。検出線１３と検出線１１５はスイッチ１１７で接続し、検出線１１５と検出線１１６はスイッチ１１８で接続する。ブロックＡ７１の最後の画素群と検出線１３は、スイッチ８８で接続し、ブロックＢ７２の最後の画素群と検出線１１５は、スイッチ８９で接続する。ブロックＡ７１の最初の画素群と検出線１３は、スイッチ９４で接続し、ブロックＡ７１の二番目の画素群と検出線１３は、スイッチ９５で接続する。ブロックＡ７１の画素をブロックＡの電流源で検出するときはスイッチ１１７をオフにし、ブロックＡ７１の画素をブロックＢの電流源で検出するときはスイッチ１１７をオンにし、ブロックＡの電流源をオフにし、ブロックＢの変換部７５で検出する。

図１１は、図１０の構成において検出スイッチ部について簡略化した図であり、各々のスイッチのタイミングを表している。検出線上のスイッチのタイミングとして、スイッチ１１７のタイミングをＳＷＭ１２０、スイッチ１１８のタイミングをＳＷＮ１２１とする。画素制御用のスイッチのタイミングとして、ブロックＡ７１の一番目の画素の制御スイッチ９４のタイミングをＳＷＡａ１２２、二番目の画素の制御スイッチ９５のタイミングをＳＷＡｂ１２３、ブロック最後の画素の制御スイッチ８８のタイミングをＳＷＡｎ１２４とする。同様に、ブロックＢ７２の一番目の画素の制御スイッチのタイミングをＳＷＢａ１２５、二番目の画素の制御スイッチのタイミングをＳＷＢｂ１２６、ブロック最後の画素の制御スイッチのタイミングをＳＷＢｎ１２７とし、ブロックＣ７３の一番目の画素の制御スイッチのタイミングをＳＷＣａ１２８、二番目の画素の制御スイッチのタイミングをＳＷＣｂ１２９、ブロック最後の画素の制御スイッチのタイミングをＳＷＣｎ１３０とする。電流源の電流をブロックＡはＩａ１３１、ブロックＢはＩｂ１３３、ブロックＣはＩｃ１３５とし、それぞれの稼動タイミングを、Ｃａ１３２、Ｃｂ１３４、Ｃｃ１３６とする。１表示フレームにおけるタイミングは、表示期間においては、全てのスイッチ及び全ての電流源の電流をオフにする。検出期間においては、検出設定、検出、検出演算と分かれるが、図では検出設定と検出演算を省略し、検出のタイミングについて表している。検出のタイミングは、各画素の検出期間１３７と電流源補正用の検出期間１３８からなる。検出期間１３７においては、最初にＣａ１３２、Ｃｂ１３４、Ｃｃ１３６をオン状態にして各電流源を設定し、各ブロックの各画素、すなわち、ブロックＡの画素Ｐ１とブロックＢの画素Ｑ１とブロックＣの画素Ｒ１を、並列に同時検出を行い、同様にブロックの最後の画素まで検出する。検出期間１３８においては、あるブロックと隣のブロックの電流源の検出結果を補正するため、同じ画素に対して、両電流源で検出を行い、一方の電流源からの検出値を基準にして、他方の電流源からの検出値を補正する。これにより、ブロック分割した影響を取り除き、一ラインの連続性を確保する。検出期間１３７においては、ＳＷＭ１２０とＳＷＮ１２１がオフ状態、ＳＷＡａ１２２、ＳＷＡｂ１２３、ＳＷＡｎ１２４、ＳＷＢａ１２５、ＳＷＢｂ１２６、ＳＷＢｎ１２７、ＳＷＣａ１２８、ＳＷＣｂ１２９、ＳＷＣｎ１３０は該当検出画素に対応してオン、オフが切り替わる。この期間、ブロックＡでは電流源Ｉａ１３１が、ブロックＢでは電流源からＩｂ１３３が、ブロックＣでは電流源からＩｃ１３５が使用される。検出期間１３８においては、まず、ＳＷＡｎ１２４とＳＷＭ１２０がオン状態、それ以外のスイッチはオフ状態、電流源Ｃｂ１３４がオン状態、電流源Ｃａ１３２、Ｃｃ１３６はオフ状態となり、この期間、ブロックＡでは電流源からＩｂ１３３が使用され、ブロックの最後の画素である画素Ｐｎを検出する。次に、ＳＷＢｎ１２７とＳＷＮ１２１がオン状態、それ以外のスイッチはオフ状態、電流源Ｃｃ１３６がオン状態、電流源Ｃａ１３２、Ｃｂ１３４はオフ状態となり、この期間、ブロックＢでは電流源からＩｃ１３５が使用され、ブロックの最後の画素である画素Ｑｎを検出する。その後、検出期間１３７と検出期間１３８で検出した画素の検出値を元に一ライン分の補正データを算出する。

以上詳細に説明したが、本実施形態の画像表示装置は、一般的に述べれば、第１の実施形態の画像表示装置と同様なものであるが、各ブロック分割内に各々独立した電流源を備え、各ブロック内の少なくとも１つの画素について当該ブロックに隣接するブロックとして画素状態を検出する時に各々の電流源のオンオフで検出する手段を備える画像表示装置である。

（第３の実施形態）
図１２は、第１の実施形態の図７に関しての別構成をとる実施例である。この構成では垂直方向における検出を複数に分割して並列して検出する方法についての例を示している。本実施例では、検出線において水平方向にはスイッチを設けない。その代わりに垂直方向に検出線を増やす。図では垂直に二ライン同時に検出する構成を示している。変換部については、電流源とバッファをそれぞれ二個持つが、Ａ／Ｄ変換部は共通して使用することで、一個の構成とする。ラインＡ１４０には電流源１４２と検出線１４４があり、ダミー抵抗である抵抗１４７の切り替えをするスイッチ１４６があり、検出結果を保持するためのバッファ１５０がある。ラインＢ１４１には電流源１４３と検出線１４５があり、ダミー抵抗である抵抗１４９の切り替えをするスイッチ１４８があり、検出結果を保持するためのバッファ１５２がある。変換部には、バッファ１５０を選択するスイッチ１５１とバッファ１５２を選択するスイッチ１５３があり、時分割してＡ／Ｄ変換器に入力し、補正データを算出する。各画素に接続する信号線における切り替えスイッチとして、表示演算部からの信号を選択するスイッチ１５４と、ラインＡ１４０からの信号を選択するスイッチ１５５と、ラインＢからの信号を選択するスイッチ１５６とがある。このスイッチ１５４、スイッチ１５５、スイッチ１５６は同時にオン状態にすることはなく択一となる。

図１３は、図１２の構成において検出スイッチ部について簡略化した図であり、各々のスイッチの制御を表している。電流源の電流として、電流源１４２の電流をＩａ１６０、電流源１４３の電流をＩｂ１６１とする。検出線上のスイッチのタイミングとして、スイッチ１４６のタイミングをＳＷＤａ１６２、スイッチ１４８のタイミングをＳＷＤｂ１６３とする。バッファの選択スイッチのタイミングとして、スイッチ１５１のタイミングをＳＷＣａ１６４、スイッチ１５２のタイミングをＳＷＣｂ１６５とする。各画素と検出線との接続スイッチのタイミングとして、一番目の画素とラインＡ１４０との接続スイッチのタイミングをＳＷＡａ１６６、一番目の画素とラインＢ１４１との接続スイッチのタイミングをＳＷＢａ１６７、二番目の画素とラインＡ１４０との接続スイッチのタイミングをＳＷＡｂ１６８、二番目の画素とラインＢ１４１との接続スイッチのタイミングをＳＷＢｂ１６９、最後から一つ前の画素とラインＡ１４０との接続スイッチのタイミングをＳＷＡｍ１７０、最後から一つ前の画素とラインＢ１４１との接続スイッチのタイミングをＳＷＢｍ１７１、最後の画素とラインＡ１４０との接続スイッチのタイミングをＳＷＡｎ１７２、最後の画素とラインＢ１４１との接続スイッチのタイミングをＳＷＢｎ１７３とする。

図１４は、図１３のそれぞれのスイッチのタイミングを表している。１表示フレームにおけるタイミングは、表示期間においては、ＳＷＤａ１６２とＳＷＤｂ１６３のスイッチをオン状態にし、その他のスイッチをオフ状態にする。本構成ではダミー抵抗を設けているので電流源の動作を止める必要はない。検出期間においては、検出設定、検出、検出演算と分かれるが、図では検出設定と検出演算を省略し、検出のタイミングについて表している。検出のタイミングは、各画素の検出期間１７４と電流源補正用の検出期間１７５からなる。検出期間１７４においては、ラインＡで画素Ｐ１〜画素Ｐｎを検出し、ラインＢで画素Ｑ１〜Ｑｎを検出する。検出タイミングは、画素Ｐ１と画素Ｑｎを同時に検出し、次に画素Ｐ２と画素Ｑｍを同時に検出し、順に検出を行い、最後に画素Ｐｎと画素Ｑ１を検出する。検出期間１７４においては、ＳＷＤａ１６２とＳＷＤｂ１６３がオフ状態、ＳＷＡａ１６６、ＳＷＡｂ１６８、ＳＷＡｍ１７０、ＳＷＡｎ１７２、ＳＷＢａ１６７、ＳＷＢｂ１６９、ＳＷＢｍ１７１、ＳＷＢｎ１７３は該当検出画素に対応してオン、オフが切り替わり、ＳＷＣａ１６４とＳＷＣｂ１６５は各画素を時分割で制御するために順次切り替わる。例えば、画素Ｐ１と画素Ｑｎを検出する場合、ＳＷＡａ１６６とＳＷＢｎ１７２がオン状態でそれ以外のスイッチはオフ状態になる。そしてバッファの入力側に検出結果が現れている状態で、まずＳＷＣａ１６４をオン状態にしてＡ／Ｄ変換し、次にＳＷＣａ１６４をオフ状態にＳＷＣｂ１６５をオン状態にしてＡ／Ｄ変換する。同様に全ての画素の検出において、ＳＷＣａ１６４とＳＷＣｂ１６５は動作する。通常の表示装置では１行当たりの画素数は偶数であるから上記のとおりの検出でよいが、１行当たりの画素数が奇数の場合は例えば中央の画素についての検出を異なったタイミングで行うようにすればよい。検出期間１７５においては、ラインＡ１４０とラインＢ１４１の電流源の検出結果を補正するため、同じ画素に対して、両電流源で検出を行い、一方の電流源からの検出値を基準にして、他方の電流源からの検出値を補正する。これにより、ライン間での影響を取り除き、垂直方向の連続性を確保する。この期間では、ＳＷＤｂ１６３とＳＷＡａがオン状態、それ以外のスイッチはオフ状態とし、電流源Ｉａ１６０を使用して画素Ｑ１を検出する。その後、検出期間１７４と検出期間１７５で検出した画素の検出値を元に二ライン分の補正データを算出する。

図１５は図１３の各々のスイッチのタイミングを示す別の例である。図１４との差異は検出画素の順番である。検出期間における検出のタイミングは、各画素の検出期間１７６と電流源補正用の検出期間１７７からなる。このうち、検出期間１７７の制御タイミングは検出期間１７５と同じである。検出期間１７６において検出タイミングは、画素Ｐ１と画素Ｑ２を同時に検出し、次に画素Ｐ２と画素Ｑ３を同時に検出し、順に検出を行い、最後から一つ前の画素Ｐｎ−１と画素Ｑｎを同時に検出し、最後に画素Ｐｎと画素Ｑ１を検出する。結果としては、検出期間１７６と検出期間１７７で検出した画素の検出値を元に二ライン分の補正データを算出する。

図１６は図１３の各々のスイッチのタイミングを示す別の例である。図１４、図１５との差異は検出画素の順番である。検出期間における検出のタイミングは、各画素の検出期間１７８と電流源補正用の検出期間１７９からなる。このうち、検出期間１７９の制御タイミングは検出期間１７５と同じである。検出期間１７８において検出タイミングは、まず、画素Ｐ１を単独で検出し、次に画素Ｐ２と画素Ｑ２を同時に検出し、順に検出を行い、画素Ｐｎと画素Ｑｎ−１を同時に検出し、最後に画素Ｑｎを単独で検出する。この検出に合わせて、ＳＷＣａ１６４とＳＷＣｂ１６５のタイミングも変更する。結果としては、検出期間１７８と検出期間１７９で検出した画素の検出値を元に二ライン分の補正データを算出する。

以上詳細に説明したが、本実施形態の画像表示装置は、一般的に述べれば、複数ラインを纏めて検出するための変換部を有する並列検出する手段を備える画像表示装置である。また、前記変換部に、各ラインの検出結果を保持する複数のバッファと、各バッファの結果を処理するＡ／Ｄ変換器と、それらを制御する制御回路を有する並列検出する手段を備える。そして、各ライン内の少なくとも１つの画素について当該ラインとして画素状態を検出するとともに当該ラインとは異なるラインとして画素状態を検出し、該画素についての２つの検出結果によって、当該ラインの検出結果と当該ラインとは異なるラインの検出結果のばらつきを補正する手段を備える。

（第４の実施形態）
図１７は、第１の実施形態の図７に関しての別構成をとる実施例である。この構成では水平方向と垂直方向の両方における検出を各々複数に分割して並列して検出する方法についての例を示している。本実施例では、検出線において水平方向にブロックＡ２０１、ブロックＢ２０２、ブロックＣ２０３と分割し、垂直方向にラインＡ２０４、ラインＢ２０５と分割した様子を示している。本例は、前述の水平検出及び垂直検出をあわせた構成になっている。そのため、水平方向に関してはブロックＡについて示すが、それ以外も同様の構成である。ラインＡ２０４の検出系において、電流源１８０が検出線１８２に接続し、ブロックＡ２０１のダミー抵抗である抵抗１８５はスイッチ１８４で検出線１８２に接続し、検出結果を保持するためのバッファ１８８がある。ラインＢ２０５の検出系において、電流源１８１が検出線１８３に接続し、ブロックＡ２０１のダミー抵抗である抵抗１８７はスイッチ１８６で検出線１８３に接続し、検出結果を保持するためのバッファ１９０がある。変換部には、バッファ１８８を選択するスイッチ１８９とバッファ１９０を選択するスイッチ１９１があり、時分割してＡ／Ｄ変換器に入力し、補正データを算出する。ブロックＡ２０１と電流源については、ラインＡ２０４の検出系では検出線１８２と検出線１９７がスイッチ１９２で接続し、ラインＢ２０５の検出系では検出線１８３と検出線１９８がスイッチ１９３で接続する。各画素に接続する信号線における切り替えスイッチとして、表示演算部からの信号を選択するスイッチ１９４と、検出線１９７からの信号を選択するスイッチ１９５と、検出線１９８からの信号を選択するスイッチ１９６とがある。このスイッチ１９４、スイッチ１９５、スイッチ１９６は同時にオン状態にすることはなく択一となる。また、ブロックＡとブロックＢを接続するスイッチとして、ラインＡの検出系にはスイッチ１９９が、ラインＢの検出系にはスイッチ２００がある。

図１８は、図１７の構成において検出スイッチ部について簡略化した図であり、各々のスイッチの制御を表している。電流源の電流として、ブロックＡにおいて、電流源１８０の電流をＩａ２１０、電流源１８１の電流をＩｂ２１１、同様にブロックＢにおいての電流源の電流をＩｃ２２８、Ｉｄ２２９とする。バッファの選択スイッチのタイミングとして、ブロックＡにおいて、スイッチ１８９のタイミングをＳＷＵａ２１４、スイッチ１９１のタイミングをＳＷＵｂ２１５、同様にブロックＢにおいてＳＷＵｃ２３２、ＳＷＵｄ２３３とする。検出線上のスイッチのタイミングとして、ブロックＡにおいて、スイッチ１８４のタイミングをＳＷＭａ２１２、スイッチ１８６のタイミングをＳＷＭｂ２１３、スイッチ１９２のタイミングをＳＷＳａ２１６、スイッチ１９３のタイミングをＳＷＴａ２１７、スイッチ１９９のタイミングをＳＷＳｂ２２６、スイッチ２００のタイミングをＳＷＴｂ２２７、同様にブロックＢにおいてＳＷＭｃ２３０、ＳＷＭｄ２３１、ＳＷＳｃ２３４、ＳＷＴｃ２３５、ＳＷＳｄ２４４、ＳＷＴｄ２４５とする。各画素と検出線との接続スイッチのタイミングとして、ブロックＡにおいて、一番目の画素とラインＡ２０４との接続スイッチのタイミングをＳＷＡａ２１８、一番目の画素とラインＢ２０５との接続スイッチのタイミングをＳＷＢａ２１９、二番目の画素とラインＡ２０４との接続スイッチのタイミングをＳＷＡｂ２２０、二番目の画素とラインＢ２０５との接続スイッチのタイミングをＳＷＢｂ２２１、最後から一つ前の画素とラインＡ２０４との接続スイッチのタイミングをＳＷＡｍ２２２、最後から一つ前の画素とラインＢ２０５との接続スイッチのタイミングをＳＷＢｍ２２３、最後の画素とラインＡ２０４との接続スイッチのタイミングをＳＷＡｎ２２４、最後の画素とラインＢ２０５との接続スイッチのタイミングをＳＷＢｎ２２５とし、同様にブロックＢにおいてＳＷＣａ２３６、ＳＷＤａ２３７、ＳＷＣｂ２３８、ＳＷＤｂ２３９、ＳＷＣｃ２４０、ＳＷＤｃ２４１、ＳＷＣｄ２４２、ＳＷＤｄ２４３とする。

図１９は、図１８のそれぞれのスイッチのタイミングを表している。１表示フレームにおけるタイミングは、表示期間においては、ＳＷＭａ２１２とＳＷＭｂ２１３とＳＷＭｃ２１４とＳＷＭｄ２１５のスイッチをオン状態にし、その他のスイッチをオフ状態にする。本構成ではダミー抵抗を設けているので電流源の動作を止める必要はない。検出期間においては、検出設定、検出、検出演算と分かれるが、図では検出設定と検出演算を省略し、検出のタイミングについて表している。検出のタイミングは、各画素の検出期間２５０と、ブロック間の電流源補正用の検出期間２５１と、ライン間の電流源補正用の検出期間２５２からなる。検出期間２５０においては、ブロックＡではラインＡで画素Ｐ１〜画素Ｐｎを検出し、ラインＢで画素Ｑ１〜Ｑｎを検出する。ブロックＢではラインＡで画素Ｖ１〜画素Ｖｎを検出し、ラインＢで画素Ｗ１〜Ｗｎを検出する。検出タイミングは、まず画素Ｐ１と画素Ｖ１を同時に検出し、次に画素Ｐ２と画素Ｑ１、画素Ｖ２と画素Ｗ１を同時に検出し、順に検出を行い、画素Ｐｎと画素Ｑｎ−１、画素Ｖｎと画素Ｗｎ−１を同時に検出し、最後に画素Ｑｎと画素Ｗｎを検出する。各スイッチのタイミングは、検出対象画素が検出線に接続する経路を確立するようなオン、オフ状態として動作する。検出期間２５１においては、あるブロックと隣のブロックの電流源の検出結果を補正するため、同じ画素に対して、両電流源で検出を行い、一方の電流源からの検出値を基準にして、他方の電流源からの検出値を補正する。これにより、ブロック分割した影響を取り除き、一ラインの連続性を確保する。画素Ｐｎに対して、電流源Ｉａと電流源Ｉｃで検出し、画素Ｑｎに対して、電流源Ｉｂと電流源Ｉｄで検出する。検出期間２５２においては、ラインＡ２０４とラインＢ２０５の電流源の検出結果を補正するため、同じ画素に対して、両電流源で検出を行い、一方の電流源からの検出値を基準にして、他方の電流源からの検出値を補正する。これにより、ライン間での影響を取り除き、垂直方向の連続性を確保する。画素Ｑ１に対して、電流源Ｉａと電流源Ｉｂで検出し、画素Ｑ１に対して、電流源Ｉｃと電流源Ｉｄで検出する。検出期間２５１、検出期間２５２における電流源の補正方法は他の方法をとっても良い。検出期間２５０と検出期間２５１と検出期間２５２で検出した画素の検出値を元に二ライン分の補正データを算出する。

以上詳細に説明したが、本実施形態の画像表示装置は、一般的に述べれば、水平方向に一ラインを複数にブロック分割して並列検出する手段と、垂直方向に複数ラインを纏めて並列検出する手段を有し、それらを同時制御する手段を備える画像表示装置である。そして、各ブロック毎に各ライン毎に独立した電流源を備え、各ブロック毎の変換部に各ラインの検出結果を保持する複数のバッファと、各バッファの結果を処理するＡ／Ｄ変換器と、それらを制御する制御回路を有し、それらを同時制御する手段を備える。そして、各ブロック内の少なくとも１つの画素について当該ブロックとして画素状態を検出するとともに当該ブロックに隣接するブロックとして画素状態を検出し、該画素についての２つの検出結果によって、当該ブロックの検出結果と当該ブロックに隣接するブロックの検出結果のばらつきを補正する手段と、各ライン内の少なくとも１つの画素について当該ラインとして画素状態を検出するとともに当該ラインとは異なるラインとして画素状態を検出し、該画素についての２つの検出結果によって、当該ラインの検出結果と当該ラインとは異なるラインの検出結果のばらつきを補正する手段と、を備える。

表示装置単体や組み込みパネル、情報処理端末の表示装置として利用可能である。

全体構成図である。検出構成図である。システム動作のタイミングを示した図である。システム動作のフローチャートを示した図である。表示期間のフローチャートを示した図である。検出期間のフローチャートを示した図である。第１の実施例の構成を示した図である。第１の実施例のタイミングを示した図である。検出演算について説明するための図である。第２の実施例の構成を示した図である。第２の実施例のタイミングを示した図である。第３の実施例の構成を示した図である。第３の実施例の検出スイッチ部について簡略化した図である。第３の実施例のタイミングを示した図である。第３の実施例のタイミングを示した図である。第３の実施例のタイミングを示した図である。第４の実施例の構成を示した図である。第４の実施例の検出スイッチ部について簡略化した図である。第４の実施例のタイミングを示した図である。

符号の説明

１：ドライバ
２：表示部
３：表示制御部
４：検出スイッチ
５：検出部
６：検出用電源
７：表示用電源
８：表示素子
９：画素制御部
１０：スイッチ
１６：表示演算部
２４：バッファ
２５：Ａ／Ｄ変換器
２６：検出演算部

Claims

複数の画素により構成された表示部と、該画素に表示信号を入力する配線と、該画素の電気的な画素状態を出力する配線を有する画像表示装置において、
前記表示部の一ラインを複数のブロックに分けて画素状態を並列検出する並列検出部を備え、
各ブロック分割内に各々独立した検出用電流源を備え、
各ブロック内の少なくとも１つの画素について、当該１つの画素が属するブロックの検出用電流源からの電流を当該１つの画素に供給して当該１つの画素の第１の検出結果を得て、また当該１つの画素が属するブロックに隣接するブロックの検出用電流源からの電流を当該１つの画素に供給して当該１つの画素の第２の検出結果を得て、第１と第２の検出結果の差分を求めて当該１つの画素の検出結果を補正することにより当該１つの画素が属するブロックの検出用電流源と当該１つの画素が属するブロックに隣接するブロックの検出用電流源のばらつきを補正する補正部を備えることを特徴とする画像表示装置。
請求項１に記載の画像表示装置であって、
各ブロック内の少なくとも１つの画素について当該１つの画素が属するブロックに隣接するブロックの検出用電流源からの電流を当該１つの画素に供給して当該１つの画素の第２の検出結果を検出する時に選択スイッチのオンオフで検出する検出部を備えることを特徴とする画像表示装置。
請求項１に記載の画像表示装置であって、
各ブロック内の少なくとも１つの画素について当該１つの画素が属するブロックに隣接するブロックの検出用電流源からの電流を当該１つの画素に供給して当該１つの画素の第２の検出結果を検出する時に各々の検出用電流源のオンオフで検出する検出部を備えることを特徴とする画像表示装置。