JP5371630B2

JP5371630B2 - 表示装置

Info

Publication number: JP5371630B2
Application number: JP2009194982A
Authority: JP
Inventors: 雅人石井; 成彦笠井; 秋元　　肇
Original assignee: Canon Inc; Japan Display Inc
Current assignee: Canon Inc; Japan Display Inc
Priority date: 2009-08-26
Filing date: 2009-08-26
Publication date: 2013-12-18
Anticipated expiration: 2029-08-26
Also published as: JP2011048037A; US20110050747A1; US8743155B2

Description

本発明は表示装置に係わり、たとえば、その表示素子が自発光素子で構成される表示装置に関する。

様々な情報処理装置の普及により、役割に応じた表示装置が種々存在する。その中で、表示素子が自発光素子で構成されたいわゆる自発光型と称される表示装置が注目されてきている。このような表示装置において、その表示素子は、たとえば、有機ＥＬ（Electro Luminescence）素子、あるいは有機発光ダイオード（Organic Light Emitting Diode）等が用いられたものが知られている。このような表示装置は、バックライトが不要で低消費電力に向いており、また、従来の液晶ディスプレイに比べて画素の視認性が高く、応答速度が速い等の利点を有する。さらに、このような発光素子はダイオードに似た特性を持っており、素子に流す電流量によって輝度を制御することができる。このような自発光型表示装置については特許文献１等に開示されている。

しかしながら、このように構成された表示装置において、その発光素子の特性として、使用期間や周囲環境により素子の内部抵抗値が変化することを免れない。特に使用期間が増大すると経時的に内部抵抗が高くなり、素子に流れる電流が減少する性質がある。そのため、例えばメニュー表示等を行う場合において、画面内の同一箇所の画素を点灯続けていると、その部分について焼付きの現象が生じる。この状態を補正するためには画素の状態を検出する必要がある。この検出方法としては表示の帰線期間において画素の状態を検出する方法をとる。帰線期間では画素に対して発光させないので電圧がかけられない。そのため、発光に使用する電源とは別電源を用い、帰線期間に画素に対してある一定の電流を印加しその状態での電圧を検出することで、電圧の変化から焼付きにおける劣化を検出する方法をとる。

画素状態を検出し補正する方法として、たとえば特許文献２に示すように、モニター素子を表示部の発光素子の各行方向に並設し、基本電流源によって、前記モニター素子に定電流を供給し、該モニター素子に発生する電圧を、モニター素子に並んで行方向に配置された複数の発光素子に印加し、該発光素子を定電圧駆動させるようにしたものが知られている。

また、特許文献３に示すように、時間で表示領域を移動させることにより、映像表示部分とマスク部分の境界での焼付きの傾斜が緩やかになり、フルモードで映像を表示した時に、境界付近での映像の輝度や色の違いが目立たなくさせる方法もある。

特開２００６−９１７０９号公報特開２００６−９１８６０号公報特開２００３−１７４６０１号公報

特許文献３に示した表示装置は、前述のように焼付き部分とそうでない部分での境界付近での映像の輝度や色の違いを目立たなくさせるものであり、焼付き自体を緩和させることはできるが解消することはできない。また、画素の状態を検出し、隣接画素間で輝度劣化を補正することにより、焼付き現象の補正を行う場合、単に焼付いた画素に対して一律に補正をすると階調つぶれや色バランスが崩れてしまう。

本発明はこれらの問題点に鑑みてなされたものであり、本発明の目的は、階調つぶれや色バランスを崩すことなく、劣化された画素の表示の補正を行うことが可能な表示装置を提供することにある。

前記課題を解決すべく、電流量に応じて発光量の変化する複数の画素が第１の方向及び第２の方向にマトリクス状に形成された表示部と、前記画素に表示信号電圧を入力するための信号線と、外部機器からの表示データから各画素の階調データを生成するデータ生成回路と、前記階調データを順次アナログ電圧に変換し前記信号線に出力するＤ／Ａ変換器とを有し、
前記画素は赤色、緑色、青色のいずれかの表示素子を有し、前記赤色の画素、緑色の画素、及び青色の画素でカラー表示用の単位画素を形成する表示装置であって、
前記Ｄ／Ａ変換器は、前記階調データに応じて出力するアナログ電圧の出力可能範囲を設定する出力範囲設定手段を備え、
前記画素への検出用電源の供給によって得られる前記赤色、緑色、青色の画素の画素状態に対応する信号を前記信号線の切り替えによって出力させるスイッチ回路と、
前記赤色、緑色、青色の画素の画素状態に対応する信号を前記第１の方向に沿って順次検出するＡ／Ｄ変換器と、
前記Ａ／Ｄ変換器で検出された信号から前記画素毎の画素状態を推定する検出回路と、
前記検出回路で推定された画素状態に基づいて、前記第１の方向に沿って形成される前記カラー表示用の単位画素の内で、前記赤色、緑色、青色の画素毎に、
前記Ａ／Ｄ変換器で検出された画素状態に対応する信号から前記画素毎の劣化度合を算出した後に、隣接する画素の劣化度合の差分値を演算し、前記第１方向に沿った１行分の差分値の内で最大又は最小の差分値を基準値とし、該基準値と前記隣接する画素の差分値との差分を当該隣接する画素の補正値として演算する手段と、
前記基準値が検出された画素を除く他の画素に対し、前記補正値に基づいて、前記出力範囲設定手段を制御し前記赤色、緑色、青色の各画素に対するアナログ電圧の出力可能範囲を可変し設定する出力補正回路とを備える表示装置である。

前記課題を解決すべく、電流量に応じて発光量の変化する複数の画素が第１の方向及び第２の方向にマトリクス状に形成された表示部と、前記画素に表示信号電圧を入力するための信号線と、外部機器からの表示データから各画素の階調データを生成するデータ生成回路と、前記階調データを順次アナログ電圧に変換し前記信号線に出力するＤ／Ａ変換器とを有し、
前記画素は赤色、緑色、青色のいずれかの表示素子を有し、前記赤色の画素、緑色の画素、及び青色の画素でカラー表示用の単位画素を形成する表示装置であって、
前記Ｄ／Ａ変換器は、前記階調データに応じて出力するアナログ電圧の出力可能範囲を設定する出力範囲設定手段を有し、
前記画素への検出用電源の供給によって得られる前記赤色、緑色、青色の画素の画素状態に対応する信号を前記信号線の切り替えによって出力させるスイッチ回路と、
前記赤色、緑色、青色の画素の画素状態に対応する信号を前記第１の方向に沿って順次検出するＡ／Ｄ変換器と、
前記Ａ／Ｄ変換器で検出された信号から前記画素毎の画素状態を推定する検出回路と、
前記第１の方向又は第２の方向に沿って形成される画素を１つのグループとし、前記検出回路で推定された画素状態に基づいて、前記第１の方向に沿って形成される前記カラー表示用の単位画素の内で、前記赤色、緑色、青色の画素毎に、前記Ａ／Ｄ変換器で検出された画素状態に対応する信号から前記画素毎の劣化度合を算出した後に、
前記第１の方向又は第２の方向の前記グループ毎に、隣接する画素の劣化度合の差分値を演算し、前記グループ毎の差分値の内で最大又は最小の差分値を基準値とし、該基準値と前記隣接する画素の差分値との差分を当該隣接する画素の補正値として演算する手段と、
前記グループ毎に、前記基準値が検出された画素を除く他の画素に対し、前記補正値に基づいて、前記出力範囲設定手段を制御し前記赤色、緑色、青色の各画素に対するアナログ電圧の出力可能範囲を可変し設定する出力補正回路とを備える表示装置である。

本発明による表示装置によれば、階調つぶれや色バランスを崩すことなく、劣化された画素の表示の補正を行うことができる。また、隣接間における焼付きの一番大きいところで補正するため、画面全体の画素がほぼ一様に劣化するばあいには、長時間焼付き現象を補正できる。

本発明のその他の効果については、明細書全体の記載から明らかにされる。

本発明の実施形態１の表示装置の概略を示す構成図である。本発明の実施形態１の表示装置におけるドライバと表示部を含んだパネルの構成を示した図である。本発明の実施形態１の表示装置における表示と検出のタイミングを示した図である。本発明の実施形態１の表示装置における補正値の算出方法を示した図である。本発明の実施形態１の表示装置における補正時の階調特性制御について示した図である。本発明の実施形態１の表示装置におけるγ制御部の詳細構成及び補正データ生成構成を説明するための図である。本発明の実施形態１の表示装置における全体制御についてのフローチャートである。本発明の実施形態１の表示装置における検出制御についてのフローチャートである。本発明の実施形態１の表示装置における表示制御についてのフローチャートである。本発明の実施形態２の表示装置における表示領域を示す説明図である。本発明の実施形態２の表示装置におけるγ制御部の詳細構成及び補正データ生成構成を説明するための図である。本発明の実施形態２の表示装置における表示制御についてのフローチャートである。本発明の実施形態３の表示装置における表示領域を示す説明図である。本発明の実施形態３の表示装置における検出制御についてのフローチャートである。

本発明の実施形態を、図面を参照しながら説明する。なお、各図および各実施形態において、同一または類似の構成要素には同じ符号を付し、説明を省略する。

〈実施形態１〉
〈全体構成〉
図１は、本発明の実施形態１の表示装置の概略を示す構成図である。図１に示すように、実施形態１の表示装置は、ドライバ１と表示部２、及び、それらと連動するシステム部３で構成される。ドライバ１は、データ生成部４、アナログＤＡＣ（Ｄ／Ａ変換器）５、検出スイッチ６、検出部７、補正値算出部８、検出用電源９を備える。データ生成部４は、演算処理のためのメモリ１０と、演算処理の一つとして映像のガンマ調整を行うγ制御部１１とを備える。表示部２は、表示用電源１２、表示素子１３、画素制御部１４、及びスイッチ１５を備える。また、１つのカラー表示用の単位画素は、赤色（Ｒ）の表示素子１３を有する画素１６、緑色（Ｇ）の表示素子１３を有する画素、青色（Ｂ）の表示素子１３を有する画素１６の合計３個の画素から構成されており、各表示素子１３には画素制御部１４とスイッチ１５とが接続される。また、カラー表示用の単位画素は、表示部２の水平方向（第１の方向）と垂直方向（第２の方向）とにマトリクス状に形成される構成となっている。実施形態１では、表示装置としてたとえば有機ＥＬ素子を表示素子１３とした表示装置を示している。

外部システムであるシステム部３からの表示データは、信号線１７を通してドライバ１のデータ生成部４に入力する。データ生成部４は、表示データのタイミング制御や信号制御を行う。特に、実施形態１のデータ生成部４では、γ制御部１１が入力変換部４ａで変換された画像データに対して、表示部２のガンマ特性に応じた階調補正であるガンマ補正を行う。また、γ制御部１１は、ガンマ補正の際に、補正値算出部８からの出力に対応した補正、すなわち画素の劣化度合いに応じた補正を、画像データに対して行う構成となっている。さらには、γ制御部１１は補正値算出部８からの出力に対応した補正として、アナログＤＡＣ５の階調ダイナミックレンジの補正を行う構成となっている。また、ガンマ補正後の画像データに対する周知の諧調補正や色補正等は出力変換部４ｂでなされる。なお、γ制御部１１による画像データに対するガンマ補正、及び画素の劣化度合いに応じた画像データに対する補正は、周知の補正方法を用いる。

このように、実施形態１のγ制御部１１では、画像データに対応した画素毎の階調データに対するガンマ補正と、アナログＤＡＣ５の階調ダイナミックレンジの補正とを行う構成となっている。なお、γ制御部１１の構成は前述の構成に限定されることはなく、例えば、γ制御部１１によるアナログＤＡＣ５の階調ダイナミックレンジ補正のみであってもよい。

検出スイッチ６は、表示時と検出時でのデータ方向を切り替えるようになっている。表示素子１３の駆動電源は、検出時と表示時とで独立した形態をもつ。すなわち、検出時には、検出用電源９を用い、表示時には、表示用電源１２を用いる。表示用電源１２は、表示に寄与する表示素子１３に共通であるのが好ましい。本実施形態では、電源の個数は２個として示したが、システムの構成によっては増減し、電源の種類も電流源や電圧源によって構成される場合がある。

検出部７は図示しない周知のバッファ及びＡ／Ｄ変換部を備える構成となっており、検出スイッチ６を介して入力されるアナログ値である検出電圧をバッファ２４で増幅した後に、Ａ／Ｄ変換部がデジタル信号に変換し、適宜、補正値算出部８に出力する。

補正値算出部８では、デジタル信号に変換された検出値に基づいて、隣接する画素間での差分値の演算や該差分値に基づいた補正量の演算をする構成となっている。得られた補正量はデータ生成部４に出力され、該データ生成部が有するメモリ１０に一旦格納される。

ドライバ１内での信号の流れは大きく３種類あり、表示経路、検出経路、補正経路として把握できる。表示経路は、表示データが、データ生成部４、検出スイッチ６を介して表示部２に入り、画素制御部１４を介して表示用電源１２で表示素子１３を駆動する流れとなっている。検出経路は、表示素子１３からスイッチ１５、検出スイッチ６を介し検出部７に行く流れとなっている。補正経路は、検出部７から補正値算出部８を介してデータ生成部４に行き、階調データとアナログＤＡＣ５の階調ダイナミックレンジとを補正する流れとなっている。このとき、ドライバ１と表示部２は信号線１８で信号の送受を行う。なお、アナログＤＡＣ５における階調ダイナミックレンジの補正すなわち階調データに応じて出力するアナログ電圧の出力可能範囲の補正については、後に詳述する。

〈表示動作と検出動作を行うパネル部の構成〉
図２は、図１に示したドライバ１と表示部２を含んだパネル２０の構成を示している。パネル２０には、表示部２に対して制御する、駆動用シフトレジスタ２１と、検出用シフトレジスタ２２がある。これらのシフトレジスタ２１、２２を制御するのはドライバ１である。また、パネル２０の動作としては、表示動作と検出動作がある。これらの動作は同じ画素に対してその状態を書き込むものと読み込むものとを示しており、相反する動作であるため同時に行うことはない。画素１６のスイッチ１５を制御する制御線２３は、スイッチ２４で駆動用シフトレジスタ２１と接続し、スイッチ２５で検出用シフトレジスタ２２と接続する。駆動用シフトレジスタ２１は、表示動作、即ち画素にデータを書き込むための動作であり、この場合、スイッチ２４がオンになり、スイッチ２５がオフになる。検出用シフトレジスタ２２は、検出動作、即ち画素の状態を読み出すための動作であり、この場合、スイッチ２４がオフになり、スイッチ２５がオンになる。

図３は、表示と検出のタイミングを示している。実施形態１では表示１フレームに対して検出１ラインを行うものである。通常１フレームは表示期間と帰線期間からなるが、その帰線期間を検出期間に割り当てており、１表示フレーム３０は表示期間３１と検出期間３２の構成になる。表示期間３１では、検出結果から得られた補正値をもとに補正表示３３を行う。検出期間３２は、検出設定３４、検出演算３５、１色検出ライン３６の各期間から構成する。検出設定３４の期間では、検出に用いるパネル内スイッチ等の各種設定を行う。検出演算３５の期間では、補正値算出部８において、検出結果から補正値を算出する。１色検出ライン３６の期間では、１水平ライン分の画素数の検出を行う。１検出フレーム３７は、全水平ラインを検出する期間を示している。本実施形態では、１表示フレーム期間に１色の１水平ライン分の検出を行うことを示しているが、複数水平ライン或は複数色を１表示フレーム期間に行っても構わない。

〈補正方法の詳細〉
図４は、補正値の算出方法を示した図である。カラー表示用の単位画素４０、カラー表示用の単位画素４１は各画素における色構成を示している。本例では画素の配置構成をＲＧＢの並びとしているが、他の配置構成でも構わない。検出は各単位画素の同色の画素状態、つまり単位画素４０のＲ画素と単位画素４１のＲ画素，その他の単位画素のＲ画素から行う。１水平ラインの検出結果から隣接画素の値の比較を行う。その差分結果を結果４２に格納する。例えば単位画素４０のＲ画素と単位画素４１のＲ画素との検出結果が同じ（所定電圧以内）であれば差分値は０となり、結果４２の該当箇所に格納する。また、画素間の差分値が異なる場合、その差分値を結果４２の該当箇所に格納する。１水平ライン分の検出が完了したら結果４２から補正値４３を算出する。実施形態１では、大きい値を基準値としているので、補正値４３としては結果４２の内で一番大きい値である「１」と各結果４２との差分値が補正値４３となり、図中左から「１、０、１、１」となる。なお、補正値４３は差分値４２の大きい方を基準としても、小さい方を基準としてもよい。

図５は補正時の階調特性制御について示した図であり、特に、図５（ａ）は補正時の階調特性制御を説明するための図であり、図５（ｂ）は画素の劣化割合に対する検出電圧と補正電圧の一例を示した表である。なお、画素の劣化割合に対する検出電圧と補正電圧とは図５（ｂ）に示す値に限定されるものではない。また、図５（ａ）の線５１ｂは、図４の補正値４３に対応するガンマ補正の特性を示すものである。

図５（ａ）において、横軸は入力（階調データ）を、縦軸は出力信号電圧すなわち階調データに応じて出力するアナログ電圧を示している。基準電圧５０は、劣化していない状態での最大電圧を示している。また、図５（ａ）の線５１ａはガンマ補正しない場合の特性を示しており、線５１ｂはガンマ補正した場合の特性を示している。ただし、線５１ａ、ｂのカーブは一例であって値は問わない。隣接画素間で劣化が起こらないときは、補正量５２は基準電圧５０に設定する。補正量５２は一定の輝度劣化に対して出力信号電圧の基準電圧５０を調整するためのものである。

例えば、図４に示す差分値４２が図５（ｂ）に示す画素の劣化割合に対応する値となるように、予め設定しておくことにより、補正値４３「１、０、１、１」に対応する補正電圧を得ることが可能となる。すなわち、単位画素４０のＲ画素と単位画素４１のＲ画素との検出電圧の差が１５ｍＶ以下の場合には劣化割合は１％以下となるので差分値は０とする。単位画素４１のＲ画素と次の単位画素のＲ画素との検出電圧の差が１５〜３０ｍＶの範囲の場合には、劣化割合は１〜２％となるので差分値は１とする。以下同様にして、図５（ｂ）に示す検出電圧に基づいて差分値を決定する。次に、得られた差分値４２に基づいた補正量４３を算出するために、差分値４２の内の最大値と各差分値との減算を行い、前述する補正値４３が得られ、この補正値４３に基づいて、劣化が検出された画素以外の画素の階調ダイナミックレンジを低下させることにより、劣化した画素（焼付き部分）と、劣化していない画素（焼き付きを起こしていない部分）との境界付近での映像の輝度や色の違いを目立たなくさせる。

以上の説明では、劣化した画素の輝度を基準として、その周辺の画素又は劣化した画素を除く他の画素全ての階調ダイナミックレンジを低下させる場合について説明したが、本願発明はこれに限定されることはない。例えば、劣化が検出されない画素の輝度を基準とし、劣化が検出された画素の階調ダイナミックレンジを補正する構成でもよい。この場合には、前述する差分値４２に基づいて、劣化が検出された画素の劣化割合に対する補正電圧となるように、劣化した画素の階調ダイナミックレンジを上昇させることにより、補正が可能となる。

このように実施形態１の補正では、階調電圧の基準電圧、即ち階調ダイナミックレンジを調整する。このときの補正量は、図５（ｂ）に示す劣化割合５３の時の検出割合５４に対して、補正電圧５５で補正量５２を補正する。

図６はγ制御部の詳細構成及び補正についてのデータ生成構成を説明するための図である。実施形態１の補正では、ＲＧＢ独立で補正するもので、ドライバの駆動は画素毎の表示、即ち点順次で動作し、補正は画素毎にできる構成をとる。

図６に示すように、実施形態１のγ制御部は、表示データである入力データ６０に対して画素毎に周知のγ補正と焼き付き補正を行うγ補正部６１を備える。また、実施形態１のγ制御部では、アナログＤＡＣ６２の諧調ダイナミックレンジを補正する構成として、ユーザ設定６４、加算部６５、検出結果部６６、検出結果格納部６７、及びＤＡＣ補正部６８を備える。

まず、補正をしない場合のデータの流れを示す。入力データ６０に対してガンマ補正部６１でガンマ補正をする。このデジタル補正の結果からアナログＤＡＣ６２でアナログ値に変換し、出力データ６３として表示データを作成する。また、ユーザが自由に調整できる機能としてユーザ設定６４が有る。補正が無い場合は、この設定で加算部６５をスルーしてアナログＤＡＣ６２のアナログ調整として用いることになる。

次に補正をする場合のデータの流れを示す。入力データ６０に対してガンマ補正部６１で、メモリ１０内に設けられた検出結果格納部６７に格納される補正値に基づいた表示輝度の補正とガンマ補正をする。このデジタル補正の結果からアナログＤＡＣ６２でアナログ値に変換し、出力データ６３として表示データを作成する。

また、ユーザが自由に調整できる機能としてユーザ設定６４が有る。補正が有る場合は、ユーザの設定にＤＡＣ補正部（出力補正回路）６８の出力を加算部６５で演算してアナログＤＡＣ６２のアナログ調整（出力範囲設定手段）、すなわちアナログＤＡＣ６２のアナログ電圧の出力可能範囲（諧調ダイナミックレンジ）の調整として用いることになる。ただし、検出結果部６６は検出時にＲＧＢ独立で、各画素の検出結果である補正値を格納しているメモリ１０内に設けられた検出結果格納部６７から該当するアドレスの結果を読み出し、この読み出された補正値に基づいて、ＤＡＣ補正部が図５（ｂ）に示す補正電圧を得るための値（以下、基準補正値と記す）を出力する。また、実施形態１のアナログＤＡＣ６２のアナログ調整は加算部６５から入力されるデジタルの信号によって可能な構成としたが、これに限定されることはなく、アナログの信号によってアナログＤＡＣ６２のアナログ調整が可能なアナログＤＡＣ６２を用いることも可能である。この場合には、例えば加算部６５がデジタル信号をアナログの信号に変換する。

〈動作説明〉
図７は、画素の表示を行うための制御フローチャートを示している。処理７０において表示の処理を開始すると、処理７１においてシステムを初期化する。その後、システム起動中は、表示期間３１、検出期間３２を繰り返す。

表示期間３１では、処理７２において表示処理を開始し、処理７３において補正表示を行い、処理７４において表示処理を終了する。補正表示はユーザが設定できるものであり、設定は動作中に切り替えることができるような機能を持ってもよい。例えば、オンスクリーンメニュー等で選択可能な構成とすることにより、適宜、補正表示のオンとオフとが選択可能となる。

検出期間３２では、処理７５において検出処理を開始し、処理７６において検出制御を行い、処理７７において検出処理を終了する。ここで、表示期間３１と検出期間３２は表示の１フレーム内で行われることは上述した通りである。

図８は、画素の検出を行うための制御フローチャートを示しており、図７に示した処理７６の動作の詳細を示したものである。処理８０において検出制御を開始すると、処理８１においてシフトレジスタ（図２において符号２２で示す）の初期化設定をする。その後、処理８２において検出回路について画素数、検出アドレス、検出色等を設定し、処理８３において画素の状態を検出する。処理８４において、検出結果をメモリに格納し、処理８５において１水平ラインの検出が終了したかどうか判定し、終了していない場合、処理８６において検出アドレスを加算し、処理８３から繰り返す。処理８５において１水平ラインの検出が終了した場合、処理８７において１水平ラインで全色検出したかどうか判定し、終了していない場合、処理８３から繰り返す。処理８７において全色検出した場合、処理８８でシフトレジスタをシフトする。処理８９で全画面の検出が終了したか判定し、終了していない場合、処理８３から繰り返す。処理８９で全画面の検出が終了した場合、処理９０において検出制御を終了する。

図９は、補正表示を行うための制御フローチャートを示しており、図７に示した処理７３の動作の詳細を示したものである。処理９１において補正表示制御を開始すると、処理９２においてシフトレジスタ（図２に示す駆動用シフトレジスタ２２）の設定をする。その後、処理９３において表示データから変換された階調データを読み込む。処理９４において、補正表示のオン／オフを判定し、補正表示オンの場合、処理９５において検出結果格納部となるメモリからの読み込みアドレス等を設定し、処理９６でメモリから補正値が読み込まれる。処理９７において、処理９６で読み込んだ補正値をもとにアナログＤＡＣの階調ダイナミックレンジとなる基準電圧５０を補正する。その後、処理９８においてアナログＤＡＣから階調データに対応するアナログ電圧が出力され、処理９９において補正表示動作を終了する。処理９４において、補正表示オフの場合、補正表示処理を省略して処理９８に移行し、補正をしない階調データの状態でアナログＤＡＣから階調データに対応したアナログ電圧が出力され、処理９９において補正表示動作を終了する。

次に、図７〜９のフローチャートに基づいて、図１〜９に示す本発明の第１の実施形態の表示装置の動作を説明する。

本実施形態の表示装置に電源が投入されると、制御が開始され（処理７０）、ドライバ１及び表示部２を構成する各制御部等が初期化される（処理７１）。次に、表示を開始するために外部のシステム（外部システム）３等から入力される画像表示用データや表示条件等の表示データ１７がデータ生成部４の入力変換部４ａに取り込まれる（処理７２）。入力変換部４ａに取り込まれた表示データ１７は、当該表示装置に対応した画像データ（階調データ）に変換された後に、γ制御部１１の備えるガンマ補正部６１で当該表示装置のガンマ値（γ値）に基づいた補正が行われる。このとき、実施形態１の表示装置では、例えば前回の表示時に演算された補正量に基づいてガンマ値が補正された、該補正されたガンマ値に基づいた画像データ（階調データ）の補正がなされる。該補正された画像データ（階調データ）は出力変換部４ｂで階調補正や色補正等の変換がなされた後に、アナログＤＡＣ５に出力され、階調データに対応したアナログ電圧が出力される。アナログＤＡＣ５の出力は検出スイッチ６を介してパネル側に順次出力され、第１番目の水平ライン（第１の方向）から最後（例えば、第４８０番目）の水平ラインの各画素１６が有する画素制御部１４にアナログ電圧が書き込まれ、画像表示が行われる。このとき、実施形態１の表示装置では、アナログＤＡＣ５の出力においても、補正量に基づいたアナログＤＡＣ５の階調ダイナミックの補正がなされ、該補正された階調ダイナミックレンジでのアナログ電圧の出力がなされる。

この階調ダイナミックレンジの補正では、図９に示すように、当該表示装置への電源が投入された後の処理７１の初期化において、駆動用シフトレジスタ２１が初期化される（処理９２）。この後に、データ生成部４の出力変換部４ｂから階調データが入力される（処理９３）。このとき、実施形態１の表示装置では、オンスクリーンメニューで補正表示の要否が選択可能となっており、補正表示が選択されている場合には（処理９４）、次の処理９５が実行される。処理９３で読み込まれた階調データの表示位置（表示アドレス）に対応する補正値４３を読み出すためのメモリ６７のアドレスが検出結果部６６に設定される。このときの読み出しアドレスは、ＲＧＢの画素それぞれに対する補正値４３を格納するメモリ６７のアドレスとなる。次に、検出結果部６６は設定されたアドレス情報に基づいて、検出結果格納部であるメモリ６７から補正値を読み出して、補正値算出部８が有するＤＡＣ補正部６８に読み出した補正値を出力する（処理９５）。

ＤＡＣ補正部６８は検出結果部６６から入力された補正値に基づいて、まず、入力された補正値に変換する基準補正値を読み出す。次に、ＤＡＣ補正部６８は、変換された基準補正値を加算部６５に出力する（処理９６）。なお、ＤＡＣ補正部６８による変換は、図５（ｂ）に示す劣化度合いに対する補正値と、アナログＤＡＣ５の基準電圧を補正する補正電圧を得るための値である基準補正値との関係を、図示しないメモリ１０にテーブル形式で格納しておき、入力される補正値に対応するテーブルデータを参照する等の構成で可能である。

加算部６５はユーザ設定６４で設定される値と、ＤＡＣ補正部６８から入力された基準補正値を加算した加算値を、アナログＤＡＣ６２の基準値を補正のための入力部に出力する。この加算部６５からの加算値の入力により、アナログＤＡＣ６２のアナログ電圧の出力可能範囲が補正値に対応した値となり、階調ダイナミックレンジが補正されることとなる（処理９７）。

この階調ダイナミックレンジの補正が終了すると、ガンマ補正部６１からの補正された画像データ（階調データ）に対応したアナログ電圧が対応する画素の駆動信号（出力データ６３）として出力された後に（処理９８）、当該画素の補正表示が終了となる（処理９９）。

ただし、前述する処理９４において、オンスクリーンメニューで補正表示の要否が選択可能となっており、補正表示が選択されていない場合には、直ちにデータ生成部４、６１からの画像データ（階調データ）に対応したアナログ電圧が対応する画素の駆動信号（出力データ６３）として出力された後に（処理９８）、当該画素の補正表示が終了となる（処理９９）。

以上の補正表示が終了すると（処理７４）、１表示フレーム（１フレーム期間）３０の内の表示期間３１が終了し、検出期間（帰線期間）３２となる（処理７５）。

検出期間３２では、検出動作の制御が開始され（処理７６）、まず、検出用シフトレジスタ２２が初期値に設定され（処理８１）、１水平ライン当たりの画素数やアドレスや検出対象となる画素（例えば、第１番目として赤色（Ｒ）の画素）等に対応した値が検出用シフトレジスタ２２に設定される（処理８２）。このとき、スイッチ２４がオフされと共にスイッチ２５がオンされ、制御線２３が検出用シフトレジスタ２２に接続される。

この設定が終了すると、検出用シフトレジスタ２３からの制御信号が制御線２３に出力され、検出用シフトレジスタ２３からの制御信号でスイッチ１５のオン／オフが行われ、第１番目の画素が検出用の電源９に接続され、検出部７による画素状態の検出が行われる（処理８３）。検出された画素状態は、例えば検出結果格納部となるメモリ６７に一旦格納される（処理８４）。ここで得られる検出結果は、図６中に示すように、画素毎に管理される。第１番目の画素の検出が終了すると、１水平ライン分の画素の検出数に達したか否かが判定され（処理８５）、達していない場合には、第１番目の画素と同じ水平ライン上の隣の画素を検出させるようにアドレスが加算され（処理８６）、処理８３に戻る。この処理８３から処理８６を繰り返すことによって、１水平ライン分の同一色の各画素に対する検出を順次行う。

一方、処理８５において、検出処理した画素が１水平ラインの画素数に達した場合には、図３に示す検出演算３５の期間となり、検出結果格納部６７に格納される検出値に基づいて、隣接する画素間における差分値が演算される。次に、１水平ライン分の差分値が比較され、例えば最大となる差分値を基準として、最大の差分値と各画素の差分値との差が補正値として検出結果格納部６７に上書きで格納される。この後、１水平ライン分の当該色の画素（例えば、赤色（Ｒ）の画素）に対する検出が終了しているか否かが判定される（処理８７）。ここで、ＲＧＢ全ての色の画素に対する検出が終了していない場合には、処理８２に戻り、次の色の画素（例えば、緑色（Ｇ）の画素）に対する検出設定がなされた後に、当該検出期間３２が終了となり（処理７７）、次の１表示フレーム（１フレーム期間）３０の表示期間３１が開始される。

この１表示フレーム３０の表示期間３１と検出期間３２と繰り返され、１水平ライン分の緑色（Ｇ）の画素、及び青色（Ｂ）の画素に対する検出処理が終了すると、処理８７の判定により、検出用シフトレジスタ２２の値がシフトされ、次の１水平ラインの画素が検出対象に設定される（処理８８）。この後に、検出用シフトレジスタ２２の値が検査され、全画素の検出が終了しているか否かが判定される（処理８９）。ここで、全画素に対する検出が終了していない場合には、処理８２に戻り、次の１水平ラインの画素（例えば、赤色（Ｒ）の画素）に対する検出設定がなされた後に、当該検出期間３２が終了となり（処理７７）、次の１表示フレーム（１フレーム期間）３０の表示期間３１が開始される。一方、処理８９の判定において、全画素の検出が終了している場合には、検出制御が終了となり（処理９０）、当該検出期間３２が終了となる（処理７７）。この後は、前述する表示動作と検出動作とを繰り返す。

このように、実施形態１の表示装置では、１表示フレームの内の表示期間を除く期間に、スイッチを切り替えて画素に検出用電源から電源を供給し、その検出信号から各画素の状態を検出回路で推定し、得られた画素状態に基づいて、検出結果部６６が対応する画素の劣化度合いに応じた補正値を検出結果格納部６７から読み出し、ＤＡＣ補正部６８が補正値に対応する階調ダイナミックレンジの基準補正値を生成し、得られた基準補正値とユーザ設定値とが加算部６５で加算され、アナログＤＡＣ５、６２の階調ダイナミックレンジが補正されるので、階調つぶれや色バランスを崩すことなく、劣化された画素の表示の補正を行うことができる。また、カラー表示用の単位画素の隣接間における焼付きの一番大きいところで補正するため、画面全体の画素がほぼ一様に劣化するばあいには、長時間焼付き現象を補正できるという格別の効果を得ることができる。

〈実施形態２〉
図１０は本発明の実施形態２の表示装置における表示にかかわる画素が形成される画素領域を示す説明図である。特に、実施形態１の表示装置は、実施形態１の表示装置が点順次パネル構成であるのに対して、実施形態２の表示装置は線順次パネル構成である。更に表示に関しても、実施形態１の表示装置では全画面表示であるのに対し、実施形態２の表示装置は表示領域１０１と非表示領域１００に分けて使用するものである。パネル２０で、非表示領域１００と表示領域１０１がある。例えばパネルの画素サイズに対して、表示のアスペクト比が違う場合に適用する。この場合、非表示領域１００には黒い帯状の領域ができ、表示領域１０１との境界で焼付きが見えやすくなる。本実施形態は、この境界部分での焼付き補正についてである。パネルが線順次であるため、水平方向でまとめた補正をすることとする。

図１１は本発明の実施形態２の表示装置におけるγ制御部の詳細構成及び補正についてのデータ生成構成を説明するための図である。基本構成は実施形態１の表示装置とほぼ同じである。本補正では、ＲＧＢ独立で補正するもので、ドライバの駆動は水平ライン毎の表示、即ち線順次で動作し、補正は水平ライン毎にできる構成をとる。

図１１に示すように、実施形態２のγ制御部においても、ガンマ補正部６１、ユーザ設定６４、加算部６５、検出結果部６６、ＤＡＣ補正部６８、及び検出結果格納部１１０を備える。

まず、補正をしない場合のデータの流れを示す。入力データ６０に対してガンマ補正部６１でガンマ補正をする。このデジタル補正の結果からＤＡＣ６２でアナログ値に変換し、出力データ６３として表示データを作成する。また、ユーザが自由に調整できる機能としてユーザ設定６４が有る。補正が無い場合は、この設定で加算部６５をスルーしてＤＡＣ６２のアナログ調整として用いることになる。

次に補正をする場合のデータの流れを示す。入力データ６０に対してガンマ補正部６１で、メモリ１０内に設けられた検出結果格納部１１０から読み出した補正値に基づいた表示輝度の補正とガンマ補正とを行う。このデジタル補正の結果からＤＡＣ６２でアナログ値に変換し、出力データ６３として表示データを作成する。

また、ユーザが自由に調整できる機能としてユーザ設定６４が有る。このユーザ設定６４による補正が有る場合は、検出結果部６６からＤＡＣ補正部６８を介して得られる基準補正値とユーザ設定６４とを加算部６５で演算してＤＡＣ６２のアナログ調整（諧調ダイナミックレンジの調整）として用いることになる。検出結果部６６は、検出時にＲＧＢ独立で、各画素の検出結果である補正値を格納しているメモリ１０内に設けられた検出結果格納部１１０から該当するアドレスの結果を読み出し利用する。本実施形態では、線順次であるため、検出結果を格納する検出結果格納部１１０は水平ライン数分でよい。

図１２は、本発明の実施形態２の表示装置における画素の検出を行うための制御フローチャートを示している。処理１２０において検出制御を開始すると、処理１２１においてシフトレジスタ（図２において符号２２で示す）の初期化設定をする。その後、処理１２２において検出回路について画素数、検出アドレス、検出色等を設定し、処理１２３において画素の状態を検出する。処理１２４において、補正値を計算する。この補正値の算出例として、水平ライン内の最大劣化画素の情報を保持し、その値を補正値とする方法がある。なお、補正値の算出については、最大劣化画素を基準とする場合以外にも、最小劣化画素を基準とする、及び水平ライン内の画素の劣化度合い（補正値）の平均値を演算し、該平均値から補正値を算出する等であってもよい。

処理１２５において１水平ラインの検出が終了したかどうか判定し、終了していない場合、処理１２６において検出アドレスを加算し、処理１２３から繰り返す。処理１２５において１水平ラインの検出が終了した場合、処理１２７において補正値をメモリに格納する。処理１２８において１水平ラインで全色検出したかどうか判定し、終了していない場合、処理１２３から繰り返す。処理１２８において全色検出した場合、処理１２９で前記シフトレジスタをシフトする。処理１３０で全画面の検出が終了したか判定し、終了していない場合、処理１２３から繰り返す。処理１３０で全画面の検出が終了した場合、処理１３１において検出制御を終了する。

次に、図１０〜図１２に基づいて、実施形態２の表示装置の動作について説明する。なお、前述するように、実施形態２の表示装置は線順次パネル構成であり、表示部と非表示部とを分けて使用される構成を除く他の構成は、第１の実施形態の表示装置と同様の構成である。従って、以下の説明では、実施形態１の表示装置と異なる、同一水平ライン上の画素の補正値を演算する動作、及び同一水平ライン上の画素の補正には同じ補正値を用いる動作を詳細に説明する。

図１１に示すように、実施形態２の表示装置では、ＲＧＢの各画素に対応した補正値は水平ライン毎の補正値がメモリ１０内に設けられた検出結果格納部１１０に格納される構成となっている。従って、実施形態２の表示装置における表示期間においても実施形態１と同様に、表示データ（入力データ）６０がガンマ補正部６１でガンマ補正や焼き付き補正等の処理がなされ、該補正された表示データ（階調データ）がアナログＤＡＣ６２に入力され、該アナログＤＡＣ６２から階調データに対応したアナログ電圧が出力される。

このとき、実施形態２の表示装置においては、検出結果格納部１１０に格納される補正値は水平ライン毎となるので、検出結果部６６による検出結果格納部１１０からの補正値の読み出し、及びＤＡＣ補正部６８による補正値から基準補正値への変換も水平ライン毎となる。従って、加算部６５には水平ライン毎に基準補正値が入力され、この基準補正値とユーザ設定６４で設定される値とが加算部６５で加算され、該加算値がアナログＤＡＣ６２に入力される。その結果、第１番目の水平ラインから最後の水平ライン（例えば、第４８０番目）のＲＧＢの各画素への出力は、水平ライン毎にアナログＤＡＣ６２の出力の階調ダイナミックレンジが補正されたアナログ電圧が出力される。

一方、検出期間においては、処理１２４を除く処理１２０から処理１２６までは実施形態１と同様の検出処理が行われる。処理１２４においては、検出された画素状態に基づいて補正値が演算されるが、演算で得られた補正値と隣接する画素の補正値との比較演算が行われ、大きい方の補正値が選択される。なお、以降の比較演算では、演算で得られた補正値と、それまでの比較演算で得られた補正値との比較となる。

この処理１２０〜処理１２６で１水平ライン分の内で一番大きい補正値が得られることとなり、この補正値が検出結果格納部１１０に格納される（処理１２７）。なお、以降の処理１２８〜処理１３１は実施形態１の処理８７〜処理９０と同じ処理となる。

このように、実施形態２の表示装置では、１表示フレームの内の表示期間を除く期間に、スイッチを切り替えて画素に検出用電源から電源を供給し、その検出信号から各画素の状態を検出回路で推定し補正量を演算すると共に、１水平ライン分の補正量から当該水平ラインの補正量を演算し、検出結果部６６が対応する画素が形成される水平ラインの劣化度合いに応じた補正量を検出結果格納部１１０から読み出し、ＤＡＣ補正部６８が補正量に対応する階調ダイナミックレンジの補正データである基準補正値を生成し、得られた基準補正値とユーザ設定値とが加算部６５で加算され、アナログＤＡＣ５、６２の階調ダイナミックレンジが補正されるので、前述する実施形態１の効果に加えて、補正量を格納する検出結果格納部の容量すなわちメモリ１０の容量を大幅に低減できるという格別の効果を得ることができる。

〈実施形態３〉
図１３は本発明の実施形態３の表示装置における表示にかかわる画素が形成される画素領域を示す説明図である。ただし、実施形態３の表示装置は、第１の実施形態のパネル構成と同様に点順次パネル構成である。また、表示に関しては、第２の実施形態と同様、表示領域と非表示領域に分けて使用するものとする。すなわち、パネル２０で、非表示領域１３５と表示領域１３６がある。例えばパネルの画素サイズに対して、表示のアスペクト比が違う場合に適用する。この場合、非表示領域１３５には黒い帯状の領域ができ、表示領域１３６との境界で焼付きが見えやすくなる。本実施例は、この境界部分での焼付き補正についてである。

また、実施形態３では、検出結果部が画素の水平方向位置に応じて順次補正値を出力する以外の構成は実施形態２のデータ生成構成と同様となるので、その詳細な説明は省略する。ただし、実施形態３のガンマ補正部では、メモリ１０内に設けられた検出結果格納部１１０に格納される補正値が表示面の水平方向の画素位置に対応した補正値となる。

図１４は、本発明の実施形態３の表示装置における画素の検出を行うための制御フローチャートを示している。ただし、ガンマ補正部の構成は、図１１に示す実施形態２のガンマ補正部と同様の構成である。処理１４０において検出制御を開始すると、処理１４１においてシフトレジスタ（図２において符号２２で示す）の初期化設定をする。その後、処理１４２において検出回路について画素数、検出アドレス、検出色等を設定し、処理１４３において画素の状態を検出する。処理１４４において、補正値を計算する。この補正値の算出例として、垂直方向のライン（以下、垂直ラインと記す）内の最大劣化画素の情報を保持し、その値を補正値とする方法がある。すなわち、処理１４４においては、まず、検出電圧に対応した補正値を算出する。次に、検出結果格納部となるメモリに格納される補正値を検索し、検出画素と水平方向位置が同じ垂直ライン上の補正値を読み出す。この読み出した補正値と検出電圧から算出された補正値とを比較し、大きい方の補正値を当該垂直ラインに対する補正値とする。処理１４５において、処理１４４で演算された補正値を検出結果格納部１１０に格納する。処理１４６において１水平ラインの検出が終了したかどうか判定し、終了していない場合、処理１４７において検出アドレスを加算し、処理１４３から繰り返す。処理１４６において１水平ラインの検出が終了した場合、処理１４８において１水平ラインで全色検出したかどうか判定し、終了していない場合、処理１４３から繰り返す。処理１４８において全色検出した場合、処理１４９で前記シフトレジスタをシフトする。処理１５０で全画面の検出が終了したか判定し、終了していない場合、処理１４３から繰り返す。処理１５０で全画面の検出が終了した場合、処理１５１において検出制御を終了する。以上の処理により、水平ラインに沿った検出動作で垂直ライン毎の補正値を演算する。

次に、図１３及び図１４に基づいて、実施形態３の表示装置の動作について説明する。なお、前述するように、実施形態３の表示装置は点順次パネル構成であり、表示領域１３６と非表示領域１３５とを分けて使用される構成を除く他の構成は、第１の実施形態の表示装置と同様の構成である。従って、以下の説明では、実施形態１の表示装置と異なる、非表示領域１３５と表示領域１３６における画素の補正動作を詳細に説明する。

前述するように、実施形態３の表示装置では、ＲＧＢの各画素に対応した補正値は垂直ライン毎の補正値が検出結果格納部１１０に格納される構成となっている。従って、実施形態３の表示装置における表示期間では、表示データ（入力データ）６０がデータ生成部６１でガンマ補正や焼き付き補正等の処理がなされ、該補正された表示データ（階調データ）がアナログＤＡＣ６２に入力され、該アナログＤＡＣ６２から階調データに対応したアナログ電圧が出力される。

このとき、実施形態３の表示装置においては、検出結果格納部１１０に格納される補正値は垂直ライン毎となるので、検出結果部６６による検出結果格納部１１０からの補正値の読み出し、及びＤＡＣ補正部６８による補正値から基準補正値への変換も実施形態１と同様に、画素毎となる。従って、加算部６５には表示画素毎に基準補正値が入力され、この基準補正値とユーザ設定６４で設定される値とが加算部６５で加算され、該加算値がアナログＤＡＣ６２に入力される。その結果、第１番目の水平ラインから最後の水平ライン（例えば、第４８０番目）のＲＧＢの各画素への出力は、垂直ライン毎にアナログＤＡＣ６２の出力の階調ダイナミックレンジが補正されたアナログ電圧が出力される。

一方、検出期間においては、処理１４４を除く処理１４０から処理１５１までは実施形態１と同様の検出処理が行われる。処理１４４においては、前述するように、まず、検出電圧に対応した補正値を算出する。次に、検出結果格納部１１０に格納される補正値を検索し、検出画素と水平方向位置が同じ垂直ライン上の補正値を読み出す。この読み出した補正値と検出電圧から算出された補正値とを比較し、大きい方の補正値を当該垂直ラインに対する補正値とする。この処理１４０〜処理１５１で１垂直ライン分の内で一番大きい補正値が得られることとなる。

このように、実施形態３の表示装置では、１表示フレームの内の表示期間を除く期間に、スイッチを切り替えて画素に検出用電源から電源を供給し、その検出信号から各画素の状態を検出回路で推定し補正量を演算すると共に、各画素の補正量から１垂直ライン毎の補正量を演算し、検出結果部６６が対応する画素が形成される垂直ラインの劣化度合いに応じた補正量を検出結果格納部１１０から読み出し、ＤＡＣ補正部６８が補正量に対応する階調ダイナミックレンジの基準補正値を生成し、得られた基準補正値とユーザ設定値とが加算部６５で加算され、アナログＤＡＣ５、６２の階調ダイナミックレンジが補正されるので、前述する実施形態１の効果に加えて、補正量を格納する検出結果格納部１１０の容量すなわちメモリ１０の容量を大幅に低減できるという格別の効果を得ることができる。さらには、非表示部１３５と表示部１３６との境界部分という隣接間における焼付きの一番大きいところで補正するため、画面全体の画素がほぼ一様に劣化する場合、長時間焼付き現象を補正できるという格別の効果を得ることができる。

なお、以上に説明した実施形態１〜３の表示装置では、表示素子として有機ＥＬ素子を用いた表示装置に本願発明を適用した場合について説明したが、本願発明は表示素子に有機ＥＬ素子を用いた表示装置に限定されることはない。例えば、表示素子として有機発光ダイオードや無機ＥＬ素子等の他の自発光素子を用いた表示装置にも本願発明を適用可能である。

また、実施形態１〜３の表示装置では、１水平ライン上におけるカラー表示用の単位画素の内で、隣接する単位画素の同一色の画素間の検出値に基づいて、補正表示を行うか否かの判定及び階調ダイナミックレンジの補正量を決定する構成としたが、これに限定されることはない。例えば、検出値を水平方向及び垂直方向に比較することによって、補正量を決定してもよい。

１……ドライバ、２……表示部、３……システム、４……データ生成部
４ａ……入力変換部、４ｂ……出力変換部、５、６２……アナログＤＡＣ
６……検出スイッチ、７……検出部、８……補正値算出部、９……検出用電源
１０……メモリ、１１……γ制御部、１２……表示用電圧源
１３……表示素子（ＯＬＥＤ素子）、１４……画素制御部、１５……スイッチ
１６……画素、１７、１８……信号線、２０……パネル、２１……駆動用シフトレジスタ
２２……検出用シフトレジスタ、２３……制御線、２４、２５……スイッチ
６１……ガンマ補正部、６５……加算部、６６……検出結果部、６７、１１０……メモリ
６８……ＤＡＣ補正部

Claims

電流量に応じて発光量の変化する複数の画素が第１の方向及び第２の方向にマトリクス状に形成された表示部と、前記画素に表示信号電圧を入力するための信号線と、外部機器からの表示データから各画素の階調データを生成するデータ生成回路と、前記階調データを順次アナログ電圧に変換し前記信号線に出力するＤ／Ａ変換器とを有し、
前記画素は赤色、緑色、青色のいずれかの表示素子を有し、前記赤色の画素、緑色の画素、及び青色の画素でカラー表示用の単位画素を形成する表示装置であって、
前記Ｄ／Ａ変換器は、前記階調データに応じて出力するアナログ電圧の出力可能範囲を設定する出力範囲設定手段を備え、
前記画素への検出用電源の供給によって得られる前記赤色、緑色、青色の画素の画素状態に対応する信号を前記信号線の切り替えによって出力させるスイッチ回路と、
前記赤色、緑色、青色の画素の画素状態に対応する信号を前記第１の方向に沿って順次検出するＡ／Ｄ変換器と、
前記Ａ／Ｄ変換器で検出された信号から前記画素毎の画素状態を推定する検出回路と、
前記検出回路で推定された画素状態に基づいて、前記第１の方向に沿って形成される前記カラー表示用の単位画素の内で、前記赤色、緑色、青色の画素毎に、
前記Ａ／Ｄ変換器で検出された画素状態に対応する信号から前記画素毎の劣化度合を算出した後に、隣接する画素の劣化度合の差分値を演算し、前記第１方向に沿った１行分の差分値の内で最大又は最小の差分値を基準値とし、該基準値と前記隣接する画素の差分値との差分を当該隣接する画素の補正値として演算する手段と、
前記基準値が検出された画素を除く他の画素に対し、前記補正値に基づいて、前記出力範囲設定手段を制御し前記赤色、緑色、青色の各画素に対するアナログ電圧の出力可能範囲を可変し設定する出力補正回路と
を備えることを特徴とする表示装置。
前記データ生成回路は、前記補正値に基づいて、前記表示データから前記階調データを生成する際のガンマ値を補正する手段を備えることを特徴とする請求項１に記載の表示装置。
前記データ生成回路は、前記補正値を、前記赤色、緑色、青色の画素毎に保持する手段を備え、
前記出力補正回路は、前記保持された補正値に応じて、前記出力範囲設定手段を制御し各画素に対するアナログ電圧の出力可能範囲を可変し設定することを特徴とする請求項１又は２に記載の表示装置。
前記出力補正回路は、逐次、前記出力範囲設定手段を制御し、各画素に対するアナログ電圧の出力可能範囲を可変し設定することを特徴とする請求項１乃至３に記載の表示装置。
前記出力補正回路は、前記基準値が検出された画素を除く他の画素に対し、前記補正値に基づいて前記出力範囲設定手段を制御し、前記赤色、緑色、青色の各画素に対するアナログ電圧の出力可能範囲を低下側に可変させることを特徴とする請求項１乃至４に記載の表示装置。
電流量に応じて発光量の変化する複数の画素が第１の方向及び第２の方向にマトリクス状に形成された表示部と、前記画素に表示信号電圧を入力するための信号線と、外部機器からの表示データから各画素の階調データを生成するデータ生成回路と、前記階調データを順次アナログ電圧に変換し前記信号線に出力するＤ／Ａ変換器とを有し、
前記画素は赤色、緑色、青色のいずれかの表示素子を有し、前記赤色の画素、緑色の画素、及び青色の画素でカラー表示用の単位画素を形成する表示装置であって、
前記Ｄ／Ａ変換器は、前記階調データに応じて出力するアナログ電圧の出力可能範囲を設定する出力範囲設定手段を有し、
前記画素への検出用電源の供給によって得られる前記赤色、緑色、青色の画素の画素状態に対応する信号を前記信号線の切り替えによって出力させるスイッチ回路と、
前記赤色、緑色、青色の画素の画素状態に対応する信号を前記第１の方向に沿って順次検出するＡ／Ｄ変換器と、
前記Ａ／Ｄ変換器で検出された信号から前記画素毎の画素状態を推定する検出回路と、
前記第１の方向又は第２の方向に沿って形成される画素を１つのグループとし、前記検出回路で推定された画素状態に基づいて、前記第１の方向に沿って形成される前記カラー表示用の単位画素の内で、前記赤色、緑色、青色の画素毎に、前記Ａ／Ｄ変換器で検出された画素状態に対応する信号から前記画素毎の劣化度合を算出した後に、
前記第１の方向又は第２の方向の前記グループ毎に、隣接する画素の劣化度合の差分値を演算し、前記グループ毎の差分値の内で最大又は最小の差分値を基準値とし、該基準値と前記隣接する画素の差分値との差分を当該隣接する画素の補正値として演算する手段と、
前記グループ毎に、前記基準値が検出された画素を除く他の画素に対し、前記補正値に基づいて、前記出力範囲設定手段を制御し前記赤色、緑色、青色の各画素に対するアナログ電圧の出力可能範囲を可変し設定する出力補正回路と
を備えることを特徴とする表示装置。
前記データ生成回路は、前記補正値に基づいて、前記表示データから前記階調データを生成する際のガンマ値を補正する手段を備えることを特徴とする請求項６に記載の表示装置。
前記データ生成回路は、前記補正値を、前記赤色、緑色、青色の画素毎に保持する手段を備え、
前記出力補正回路は、前記保持された補正値に応じて、前記出力範囲設定手段を制御し、前記グループ毎に画素のアナログ電圧の出力可能範囲を可変し設定することを特徴とする請求項６又は７に記載の表示装置。
前記出力補正回路は、前記検出回路で検出される前記第１の方向に沿って形成される画素の劣化度合いの最大値又は最小値のいずれかに基づいて、前記出力範囲設定手段を制御し、前記グループ毎の画素に対するアナログ電圧の出力可能範囲を可変し設定することを特徴とする請求項６乃至８に記載の表示装置。
前記出力補正回路は、前記検出回路で検出される前記第２の方向に沿って形成される画素の劣化度合いの最大値又は最小値のいずれかに基づいて、前記出力範囲設定手段を制御し、前記画素グループ毎の画素に対するアナログ電圧の出力可能範囲を可変し設定することを特徴とする請求項６乃至８に記載の表示装置。
前記検出回路で推定された画前記画素毎の画素状態に基づいて、画素毎の劣化度合を算出した後に、前記画素毎に劣化度合を補正する第２の補正量を演算する第２の手段を備え、
前記出力補正回路は、前記画素毎に前記補正量と前記第２の補正量とを比較し、大きい補正量に基づいて前記出力範囲設定手段を制御し、前記グループ毎の画素に対するアナログ電圧の出力可能範囲を可変し設定することを特徴とする請求項６乃至１０に記載の表示装置。