WO2021235415A1 - 表示装置、及び、電流制限方法 - Google Patents

表示装置、及び、電流制限方法 Download PDF

Info

Publication number
WO2021235415A1
WO2021235415A1 PCT/JP2021/018689 JP2021018689W WO2021235415A1 WO 2021235415 A1 WO2021235415 A1 WO 2021235415A1 JP 2021018689 W JP2021018689 W JP 2021018689W WO 2021235415 A1 WO2021235415 A1 WO 2021235415A1
Authority
WO
WIPO (PCT)
Prior art keywords
power value
pixels
value
signal
gain
Prior art date
Application number
PCT/JP2021/018689
Other languages
English (en)
French (fr)
Inventor
敏行 加藤
Original Assignee
株式会社Joled
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社Joled filed Critical 株式会社Joled
Priority to US17/999,151 priority Critical patent/US11893932B2/en
Publication of WO2021235415A1 publication Critical patent/WO2021235415A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0626—Adjustment of display parameters for control of overall brightness
    • G09G2320/064—Adjustment of display parameters for control of overall brightness by time modulation of the brightness of the illumination source
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/16—Calculation or use of calculated indices related to luminance levels in display data

Definitions

  • This disclosure relates to a display device and a current limiting method.
  • a display device such as an organic EL (Electro-Luminescence) display device in which each pixel includes a self-luminous element has been developed.
  • a display device such as an organic EL (Electro-Luminescence) display device in which each pixel includes a self-luminous element has been developed.
  • the power consumption of the display device increases. Therefore, a technique for suppressing power consumption in a display device is known (see Patent Document 1).
  • the power consumption of the display panel is calculated for each horizontal period (that is, the horizontal synchronization cycle) based on the video signal, and the power consumption is supplied to each pixel of the display panel based on the calculation result.
  • the power consumption of the display panel is controlled by limiting the current.
  • the power consumption of the display panel is suppressed to be equal to or lower than the control target power value.
  • the rise of the emission waveform immediately after writing the video signal to the display panel becomes faster as the signal level corresponding to the luminance indicated by the video signal becomes higher (that is, the inclination of the emission waveform). Is steep).
  • the rise of the emission waveform after the end of the non-lighting period provided for suppressing the power consumption does not depend on the signal level and is constant. Therefore, the gamma characteristic of the display panel (that is, the characteristic of the luminance of the display panel with respect to the signal level) changes according to the length of the non-lighting period. Along with this, the image quality quality of the display panel deteriorates.
  • the present disclosure has been made to solve the above-mentioned problems, and an object of the present disclosure is to provide a display device and the like that can suppress the power consumption of the display panel while suppressing the deterioration of the image quality of the display panel.
  • the display device is a display panel each including a self-luminous element and having a plurality of pixels arranged in a matrix and displaying an image based on an image signal. And a current limiting circuit that limits the current consumption in the plurality of pixels, the current limiting circuit has a screen power value corresponding to the power consumption in the plurality of pixels based on the pixel value included in the video signal.
  • a gain calculation circuit that calculates the gain based on the screen power value, and a gain multiplication circuit that multiplies the pixel value by the gain and outputs a limiting signal including the pixel value multiplied by the gain.
  • the display panel is a predicted power value corresponding to the display unit having the plurality of pixels and the power predicted to be consumed by the plurality of pixels, and is a prediction calculated based on the limiting signal. It has a lighting control circuit that controls the lighting state of the plurality of pixels based on the power value so that the power consumption value of the plurality of pixels is equal to or less than the control target power value, and the gain is the screen power value. Is 1 when is equal to or less than the control target power value, and is equal to or less than the value obtained by dividing the control target power value by the screen power value when the screen power value exceeds the control target power value. be.
  • the current limiting method is a plurality of pixels included in a display panel for displaying an image based on an image signal, each of which includes a self-luminous element and a matrix. It is a current limiting method for limiting the current consumption in a plurality of pixels arranged in a shape, and the power consumption in the plurality of pixels is determined based on the pixel value included in the video signal corresponding to each of the plurality of pixels.
  • the lighting state of the plurality of pixels is determined based on the predicted power value calculated based on the limiting signal.
  • the lighting control step of setting the power consumption value of the plurality of pixels to the control target power value or less is included, and the gain is 1 when the screen power value is equal to or less than the control target power value.
  • the value is equal to or less than the value obtained by dividing the control target power value by the screen power value.
  • the present disclosure it is possible to provide a display device and the like that can suppress the power consumption of the display panel while suppressing the deterioration of the image quality quality of the display panel.
  • FIG. 1 is a block diagram showing a functional configuration of a display device according to an embodiment.
  • FIG. 2 is a block diagram showing a functional configuration of a current limiting circuit included in the display device according to the embodiment.
  • FIG. 3 is a schematic diagram showing the configuration of the screen data storage unit according to the embodiment.
  • FIG. 4 is a block diagram showing a functional configuration of a display panel included in the display device according to the embodiment.
  • FIG. 5 is a circuit diagram showing an example of the configuration of sub-pixels constituting the pixels according to the embodiment.
  • FIG. 6 is a diagram showing an example of a write signal and a light emission scan signal input to the sub-pixel according to the embodiment.
  • FIG. 7 is a schematic diagram showing a transition of the display state of the display unit according to the embodiment.
  • FIG. 1 is a block diagram showing a functional configuration of a display device according to an embodiment.
  • FIG. 2 is a block diagram showing a functional configuration of a current limiting circuit included in the display device according
  • FIG. 8 is a flowchart showing the flow of the current limiting method used in the display device according to the embodiment.
  • FIG. 9 is a flowchart showing the flow of the gain calculation method according to the embodiment.
  • FIG. 10 is a flowchart showing the flow of the lighting control method according to the embodiment.
  • FIG. 11 is a schematic diagram showing an example of the circuit configuration of the screen power calculation circuit according to the embodiment.
  • FIG. 12A is a graph showing the time waveform of the power consumption value in a plurality of pixels corresponding to the video signal supplied to the display panel when the display device of the comparative example changes from the all-black display to the all-white display.
  • FIG. 12A is a graph showing the time waveform of the power consumption value in a plurality of pixels corresponding to the video signal supplied to the display panel when the display device of the comparative example changes from the all-black display to the all-white display.
  • FIG. 12B is a graph showing the time waveform of the power consumption value in a plurality of pixels corresponding to the limiting signal supplied to the display panel when the display device according to the embodiment changes from the all-black display to the all-white display.
  • FIG. 13 is a diagram showing transitions of lighting states of each row of a plurality of pixels of the display panel according to the embodiment for each horizontal period.
  • FIG. 14 is a graph showing the relationship between the power consumption value and the display image in the plurality of pixels of the display panel according to the embodiment.
  • FIG. 15A is a graph schematically showing a time waveform example of the amount of light emitted from the pixels of the display unit included in the display device of the comparative example.
  • FIG. 15B is a graph schematically showing a time waveform example of the amount of light emitted from the pixels of the display unit included in the display device according to the embodiment.
  • FIG. 16 is a graph showing an example of the relationship between the luminance and the signal level in the pixels of the display unit according to the embodiment.
  • FIG. 1 is a block diagram showing a functional configuration of the display device 10 according to the present embodiment.
  • the display device 10 according to the present embodiment is a device that displays an image based on an input video signal.
  • the display device 10 includes a current limiting circuit 40 and a display panel 60.
  • the current limiting circuit 40 and the display panel 60 will be described.
  • FIG. 2 is a block diagram showing a functional configuration of the current limiting circuit 40 included in the display device 10 according to the present embodiment.
  • the current limiting circuit 40 is a circuit that limits the current consumption of a plurality of pixels of the display panel 60.
  • the current limiting circuit 40 limits the current consumed by the plurality of pixels by limiting the current supplied to the plurality of pixels based on the input video signal.
  • the current limiting circuit 40 limits the current supplied to the plurality of pixels when the power value supplied to the plurality of pixels exceeds the control target power value.
  • the control target power value is a value set as a control upper limit value of the power supplied to a plurality of pixels of the display panel 60.
  • the current limiting circuit 40 corrects each pixel value included in the video signal and outputs the corrected limited signal, which is a video signal, to the display panel 60 to generate a current supplied to a plurality of pixels. Restrict. In the present embodiment, the current limiting circuit 40 corrects each pixel value by multiplying each pixel value by a gain determined based on the video signal.
  • the video signal includes, for example, an RGB signal as a signal including pixel values. That is, the video signal includes an R signal, a G signal, and a B signal corresponding to the luminance of red, green, and blue, respectively.
  • the video signal further includes a horizontal sync signal and a vertical sync signal. As shown in FIG. 2, the current limiting circuit 40 includes a gain calculation circuit 42 and a gain multiplication circuit 50.
  • the gain calculation circuit 42 is a circuit that calculates the screen power value corresponding to the power consumption of a plurality of pixels based on the pixel value included in the video signal, and determines the gain based on the screen power value.
  • the gain calculation circuit 42 includes a weighted average circuit 43, a horizontal period data calculation circuit 44, a screen data storage unit 46, a gain determination circuit 48, and a gain multiplication circuit. Has 50 and.
  • the weighted average circuit 43 is a circuit that calculates the weighted average value of the pixel values corresponding to each of the plurality of sub-pixels of each of the plurality of pixels. As shown in FIG. 2, the weighted average circuit 43 multiplies the pixel values corresponding to each of RGB by a weighting coefficient according to the power consumption characteristic of each sub-pixel, and uses the sum of these as the weighted average value. calculate.
  • the weighted average circuit 43 included in the current limiting circuit 40 is also referred to as a first weighted average circuit in order to distinguish it from the weighted average circuit 61 included in the display panel 60 described later.
  • the horizontal period data calculation circuit 44 is a circuit that calculates the power consumption in each row of a plurality of pixels for each horizontal period based on the video signal. In the present embodiment, the horizontal period data calculation circuit 44 calculates the horizontal period power conversion data corresponding to the pixel value included in the video signal as the power consumption in each row of the plurality of pixels for each horizontal period. The horizontal period data calculation circuit 44 uses the horizontal synchronization signal and the vertical synchronization signal to convert the weighted average value output by the weighted average circuit 43 into the integrated value in the horizontal period or the average value in the horizontal period power conversion data (in other words, in other words, the horizontal period power conversion data). Calculated as level integrated value).
  • the horizontal period data calculation circuit 44 included in the current limiting circuit 40 is also referred to as a first horizontal period data calculation circuit in order to distinguish it from the horizontal period data calculation circuit 62 included in the display panel 60 described later.
  • the screen data storage unit 46 is a storage unit that stores power consumption in each row of a plurality of pixels.
  • the screen data storage unit 46 stores the horizontal period power conversion data output by the horizontal period data calculation circuit 44 as the power consumption in each row of the plurality of pixels for one frame.
  • the screen data storage unit 46 included in the current limiting circuit 40 is also referred to as a first screen data storage unit in order to distinguish it from the screen data storage unit 63 included in the display panel 60 described later.
  • FIG. 3 is a schematic diagram showing the configuration of the screen data storage unit 46 according to the present embodiment.
  • the screen data storage unit 46 stores horizontal period power conversion data for each line (horizontal line) of the display unit 70 for one frame. For example, as shown in FIG. 3, the horizontal period power conversion data corresponding to the i-th row of the display screen displayed on the display unit 70 is stored in the screen data storage unit 46 as the power value of the i-th row.
  • the screen data storage unit 46 also newly rewrites the stored power value line by line, and stores the power value corresponding to the signal written in the display unit 70.
  • the gain determination circuit 48 is a circuit that calculates the screen power value related to the power consumption value of the plurality of pixels based on the pixel value of the video signal corresponding to each of the plurality of pixels, and determines the gain based on the screen power value. be.
  • the gain determination circuit 48 calculates the screen power value corresponding to the power consumption value for one frame in the plurality of pixels based on the power conversion data stored in the screen data storage unit 46.
  • the gain is a value multiplied by each pixel value by the gain multiplication circuit 50, and is a value greater than 0 and less than or equal to 1.
  • the gain is determined to be less than 1 when the screen power value exceeds the control target power value.
  • the gain is a value equal to or less than the value obtained by dividing the control target power value by the screen power value.
  • the gain is a value obtained by dividing the control target power value by the screen power value.
  • the gain multiplication circuit 50 is a circuit that multiplies the pixel value included in the video signal by the gain and outputs a limiting signal including the pixel value multiplied by the gain. That is, the gain multiplication circuit 50 multiplies the pixel value of the video signal corresponding to each of the plurality of sub-pixels by the gain determined by the gain determination circuit 48. As a result, when the screen power value exceeds the control target power value, the pixel value included in the video signal is multiplied by a gain of less than 1, so that the brightness of the video signal is reduced. Therefore, the current supplied to the plurality of pixels of the display panel 60 is limited.
  • the limiting signal output by the gain multiplication circuit 50 may include a signal obtained by multiplying the pixel value included in the video signal by 1 as a gain, that is, a signal that is the same as the video signal.
  • FIG. 4 is a block diagram showing a functional configuration of a display panel 60 included in the display device 10 according to the present embodiment.
  • the display panel 60 is a panel that includes a self-luminous element, has a plurality of pixels arranged in a matrix, and displays an image based on an image signal.
  • the display panel 60 receives a limiting signal, which is a signal obtained by correcting the video signal, from the current limiting circuit 40, and displays the video based on the limiting signal.
  • the display panel 60 receives a limiting signal including a corrected RGB signal, a horizontal sync signal, and a vertical sync signal.
  • the display panel 60 includes a display unit 70, a weighted average circuit 61, a horizontal period data calculation circuit 62, a screen data storage unit 63, a lighting state storage unit 64, and a screen power calculation circuit. It has 65, a lighting control circuit 66, a writing processing circuit 67, a source driver 68, a writing shift register 69, and a lighting shift register 71.
  • the display unit 70 has a plurality of pixels arranged in a matrix and displays an image corresponding to the image signal.
  • the display unit 70 displays an image corresponding to the restricted signal which is a corrected image signal.
  • Each of the plurality of pixels has a plurality of sub-pixels.
  • each of the plurality of pixels has three sub-pixels corresponding to the R signal, the G signal, and the B signal, respectively.
  • FIG. 5 is a circuit diagram showing an example of the configuration of sub-pixels constituting the pixels according to the present embodiment.
  • FIG. 5 shows a sub-pixel that uses an organic EL element as the self-luminous element 85r.
  • the sub-pixel shown in FIG. 5 is a sub-pixel for emitting red (R) light.
  • R red
  • Each sub-pixel for emitting green and blue light also has the same circuit configuration as the circuit shown in FIG.
  • the sub-pixel has a TFT (Thin Film Transistor) 81, a capacitor 84, a TFT 82, and a self-luminous element 85r.
  • TFT Thin Film Transistor
  • a data signal which is an output signal of the source driver 68, is input to one end of the TFT 81.
  • the capacitor 84 is connected to the TFT 81.
  • the control terminal of the TFT 82 is connected to the connection point between the TFT 81 and the capacitor 84.
  • the self-luminous element 85r is connected to the TFT 82.
  • the TFT 81 switches on / off based on the write signal which is the control signal output by the write shift register 69.
  • the data signal which is the source driver output signal corresponding to the signal level to be written to the pixel, is held in the capacitor 84.
  • FIG. 6 is a diagram showing an example of a write signal and a light emission scan signal input to the sub-pixels according to the present embodiment.
  • the display device 10 writes the data signal output by the source driver 68 to the display unit 70 by the write signal, and emits light in line units by the emission scan signal.
  • the display device 10 controls the on / off of the light emission of the pixel line by line by the lighting pulse included in the light emission scanning signal during the lighting control period. Pixel emission on / off control is performed every horizontal period.
  • the lighting pulse that enables the emission of the pixel included in the emission scanning signal is also referred to as an emission signal.
  • FIG. 7 is a schematic diagram showing a transition of the display state of the display unit 70 according to the present embodiment.
  • the display unit 70 shifts from the time point T1 to the time point T2 and from the time point T2 to the time point T3.
  • the screen of the mth frame is displayed on the display unit 70.
  • the write shift register 69 which outputs a write signal which is a control signal for writing a data signal to each pixel, scans from the top to the bottom of the screen starting from the beginning of the display area of the display unit 70. Output a write signal.
  • the upper half of the screen becomes the screen of the nth frame and the lower half of the screen becomes the mth frame. It stays on the screen.
  • the image is scanned to the bottom of the display area, and the full screen becomes the screen of the nth frame.
  • the weighted average circuit 61 is a circuit that calculates the weighted average value of the pixel values corresponding to each of the plurality of sub-pixels of each of the plurality of pixels, similarly to the weighted average circuit 43 of the current limiting circuit 40.
  • the weighted average circuit 61 multiplies each pixel value of RGB by a weighting coefficient according to the power consumption characteristic of each sub-pixel, and calculates the sum of them.
  • the weighted average circuit 61 included in the display panel 60 is also referred to as a second weighted average circuit in order to distinguish it from the weighted average circuit 43 included in the current limiting circuit 40.
  • the horizontal period data calculation circuit 62 is a circuit that calculates the power consumption in each row of a plurality of pixels for each horizontal period based on the limit signal, similar to the horizontal period data calculation circuit 44 included in the current limit circuit 40.
  • the horizontal period data calculation circuit 62 calculates the horizontal period power conversion data corresponding to the pixel value included in the limiting signal as the power consumption in each row of the plurality of pixels for each horizontal period.
  • the horizontal period data calculation circuit 62 calculates the integrated value or the average value of the weighted average value output by the weighted average circuit 61 in the horizontal period as the horizontal period power conversion data by using the horizontal synchronization signal and the vertical synchronization signal.
  • the horizontal period data calculation circuit 62 included in the display panel 60 is also referred to as a second horizontal period data calculation circuit in order to distinguish it from the horizontal period data calculation circuit 44 included in the current limiting circuit 40.
  • the screen data storage unit 63 is a storage unit that stores power consumption in each row of a plurality of pixels.
  • the screen data storage unit 63 stores the horizontal period power conversion data output by the horizontal period data calculation circuit 62 as the power consumption in each row of the plurality of pixels for one frame.
  • the screen data storage unit 63 of the display panel 60 is also referred to as a second screen data storage unit in order to distinguish it from the screen data storage unit 46 of the current limiting circuit 40.
  • the lighting state storage unit 64 is a storage unit that stores the lighting control signal output from the lighting control circuit 66.
  • the lighting state storage unit 64 stores the lighting state of a plurality of pixels of the display unit 70 for one frame.
  • the lighting state storage unit 64 receives a lighting control signal from the lighting control circuit 66, and stores the lighting state for one frame in the display unit 70 based on the lighting control signal.
  • the screen power calculation circuit 65 is a predicted power value corresponding to the power predicted to be consumed by the plurality of pixels of the display unit 70, and is a circuit that calculates the predicted power value calculated based on the limiting signal. .. In the present embodiment, the screen power calculation circuit 65 predicts power based on the power consumption in each row of the plurality of pixels stored in the screen data storage unit 63 and the lighting control signal stored in the lighting state storage unit 64. Calculate the value.
  • the lighting control circuit 66 is a circuit that controls the lighting state of a plurality of pixels based on the predicted power value so that the power consumption value of the plurality of pixels is equal to or less than the control target power value.
  • the lighting control circuit 66 compares the predicted power value output from the screen power calculation circuit 65 with the control target power value, and lights the lighting control signal according to the comparison result every horizontal period. Output to the shift register 71 and the lighting state storage unit 64.
  • the writing processing circuit 67 outputs a control signal for writing the pixel value included in the limiting signal (that is, the pixel value corrected by the current limiting circuit 40) to the display unit 70, and a data signal corresponding to the pixel value. It is a circuit.
  • the write processing circuit 67 outputs the control signal to the write shift register 69, and outputs the data signal to the source driver 68.
  • the source driver 68 is a circuit that outputs a data signal to the display unit 70.
  • the write shift register 69 is a shift register that outputs a write signal, which is a control signal for writing a data signal to the display unit 70, to the display unit 70.
  • the lighting shift register 71 is a shift register that outputs a light emission signal that enables light emission of a plurality of pixels of the display unit 70 to the display unit 70.
  • the lighting shift register 71 outputs a light emission signal based on the lighting control signal from the lighting control circuit 66.
  • the lighting shift register 71 outputs a light emission signal for each row of a plurality of pixels arranged in a matrix.
  • the light emission signal is a signal that enables light emission of a plurality of pixels, and the pixels included in the line in which the light emission signal is input can emit light with the luminance corresponding to the pixel value included in the limiting signal.
  • the pixels included in the line to which the light emission signal is not input cannot emit light.
  • FIG. 8 is a flowchart showing the flow of the current limiting method used in the display device 10 according to the present embodiment.
  • the gain calculation is performed in the current limiting circuit 40 of the display device 10 (S1). More specifically, the screen power value corresponding to the power consumption of the plurality of pixels is calculated based on the pixel value included in the video signal corresponding to each of the plurality of pixels, and the gain is determined based on the screen power value.
  • the gain calculation step S1 will be described in detail with reference to FIG.
  • FIG. 9 is a flowchart showing the flow of the gain calculation method according to the present embodiment.
  • the screen power value is calculated in the gain calculation step S1 (S11).
  • the operation of the current limiting circuit 40 in the screen power value calculation step S11 will be described.
  • a video signal is input to the current limiting circuit 40.
  • the video signal includes an R signal, a G signal, a B signal, a horizontal synchronization signal, and a vertical synchronization signal.
  • the video signal is input to the gain calculation circuit 42 of the current limiting circuit 40.
  • the R signal, G signal, and B signal corresponding to the pixel values are input to the weighted average circuit 43 of the gain calculation circuit 42.
  • the weighted average circuit 43 calculates the weighted average value of the pixel values corresponding to each of the plurality of sub-pixels of each of the plurality of pixels. Specifically, the weighted average circuit 43 multiplies the R signal, the G signal, and the B signal by the R signal weighting coefficient, the G signal weighting coefficient, and the B signal weighting coefficient, respectively, and calculates the sum thereof. do. Subsequently, the weighted average circuit 43 outputs the calculated sum to the horizontal period data calculation circuit 44.
  • the horizontal period data calculation circuit 44 uses the horizontal synchronization signal and the vertical synchronization signal to calculate the integrated value or the average value of the weighted average value output by the weighted average circuit 43 in the horizontal period as the horizontal period power conversion data.
  • the horizontal period data calculation circuit 44 outputs the calculated horizontal period power conversion data to the screen data storage unit 46.
  • the gain determination circuit 48 of the gain calculation circuit 42 calculates the screen power value based on the horizontal period power conversion data stored in the screen data storage unit 46. Specifically, the sum of the horizontal period power conversion data of the number of lines (that is, the number of horizontal lines) stored in the screen data storage unit 46 is calculated as the screen power value.
  • the gain determination circuit 48 determines whether or not the calculated screen power value exceeds a predetermined control target power value (S12 in FIG. 9). The gain determination circuit 48 determines the gain to 1 when the screen power value does not exceed the control target power value (S13 in FIG. 9). On the other hand, when the screen power value exceeds the control target power value, the gain is determined by the ratio of the control target power value to the screen power value (S14 in FIG. 9).
  • the gain is calculated by the gain calculation circuit 42.
  • the calculated gain is input to the gain multiplication circuit 50.
  • the gain multiplication circuit 50 of the current limiting circuit 40 multiplies the pixel value included in the video signal by the gain, and outputs a limiting signal including the pixel value multiplied by the gain (S2). Specifically, the gain multiplication circuit 50 multiplies each of the R signal, the G signal, and the B signal by the gain.
  • the current limiting circuit 40 outputs a signal including the pixel value corrected by multiplying the gain to the display panel 60 as a limiting signal. That is, the current limiting circuit 40 outputs a limiting signal including a gain-multiplied R signal, G signal, B signal, horizontal synchronization signal, and vertical synchronization signal to the display panel 60.
  • the display panel 60 controls the lighting of a plurality of pixels (S3).
  • the display panel 60 is a predicted power value corresponding to the power predicted to be consumed by the plurality of pixels
  • the display panel 60 is a predicted power value of the plurality of pixels based on the predicted power value calculated based on the limiting signal.
  • the power consumption value in a plurality of pixels is set to be equal to or less than the control target power value.
  • FIG. 10 is a flowchart showing the flow of the lighting control method according to the present embodiment.
  • the predicted power value corresponding to the power predicted to be consumed in a plurality of pixels is calculated (S31 in FIG. 10).
  • the weighted averaging circuit 43 and the horizontal period data calculation circuit 44 of the current limiting circuit 40 use the limiting signal. Calculates the horizontal period power conversion data corresponding to.
  • the calculated horizontal period power conversion data is stored in the screen data storage unit 63.
  • the horizontal period power conversion data corresponding to the pixel value written in the display unit 70 is stored in the screen data storage unit 63 by the write processing circuit 67, the source driver 68, and the write shift register 69.
  • FIG. 11 is a schematic diagram showing an example of the circuit configuration of the screen power calculation circuit 65 according to the present embodiment.
  • FIG. 11 shows a screen data storage unit 63, a lighting state storage unit 64, and a lighting control circuit 66, in addition to the screen power calculation circuit 65.
  • the horizontal period power conversion data corresponding to one row of a plurality of pixels output from the horizontal period data calculation circuit 62 is input to the pointer selector.
  • the horizontal period power conversion data is input to the register corresponding to the one row in the screen data storage unit 63 by the rewrite row pointer in the pointer selector.
  • the horizontal period power conversion data corresponding to the pixel value written to the display unit 70 in the next horizontal period is written to the register corresponding to the one row in the screen data storage unit 63.
  • the lighting state storage unit 64 stores a lighting control signal indicating the lighting state from the second row to the last row of the plurality of pixels in the next horizontal period.
  • the lighting control signal indicating the lighting state from the second row to the last row of the plurality of pixels in the next horizontal period is the first row of the plurality of pixels in the current horizontal period (that is, the horizontal period immediately before the next horizontal period).
  • the screen power calculation circuit 65 includes the horizontal period power conversion data in the first row and the lighting state storage unit 64 in the second row to the last row among the horizontal period power conversion data stored in the screen data storage unit 63.
  • the predicted power value for the next horizontal period is calculated by integrating the horizontal period power conversion data for only the rows whose lighting state is ON stored in.
  • the screen power calculation circuit 65 has a number of input terminals Hi and a low level terminal Lo which is one less than the number of rows of a plurality of pixels. Horizontal period power conversion data corresponding to each line from the second line to the last line of the screen data storage unit 63 is input to each input terminal Hi.
  • Each low level terminal Lo is maintained at a low level potential.
  • the screen power calculation circuit 65 has one of the terminals based on the lighting state (that is, the state indicated by the lighting control signal) of the corresponding line of the lighting state storage unit 64 for each of the pair of input terminals Hi and the low level terminal Lo. Has a switch that is selectively connected to. Each switch is connected to the input terminal Hi when the lighting control signal indicates a lighting state, and is connected to the low level terminal Lo when the lighting control signal indicates a non-lighting state. Each switch is connected to an integration circuit. With such a configuration, the screen power calculation circuit 65 has only the horizontal period power conversion data in the first row and the row in which the lighting state is on, among the horizontal period power conversion data stored in the screen data storage unit 63. The predicted power value can be calculated by integrating with the horizontal period power conversion data of.
  • the lighting control circuit 66 determines whether or not the predicted power value calculated by the screen power calculation circuit 65 exceeds the control target power value (S32 in FIG. 10).
  • the lighting control circuit 66 turns on the lighting control signal of the first row in the next horizontal period (S33). That is, a signal for controlling the first line to be in the lighting state is output.
  • the lighting control circuit 66 turns off the lighting control signal of the first row in the next horizontal period (S34).
  • the lighting control circuit 66 outputs a signal for controlling the first line to be in the non-lighting state (that is, the extinguished state).
  • the lighting control circuit 66 determines the lighting control signal of the first line as described above and inputs it to the lighting state storage unit 64.
  • the lighting control signal stored in the lighting state storage unit 64 is shifted line by line. That is, the lighting control signal of the Nth row is shifted to the lighting control signal of the N + 1th row.
  • the lighting control circuit 66 also outputs the lighting control signal corresponding to the first line to the lighting shift register 71 by the method described above. As a result, the power consumption value of the plurality of pixels in the next horizontal period can be controlled to be equal to or less than the control target power value.
  • FIG. 12A is a graph showing the time waveform of the power consumption value in a plurality of pixels corresponding to the video signal supplied to the display panel 60 when the display device of the comparative example changes from the all-black display to the all-white display.
  • FIG. 12B shows a time waveform of the power consumption value in a plurality of pixels corresponding to the limiting signal supplied to the display panel 60 when the display device 10 according to the present embodiment changes from the all-black display to the all-white display. It is a graph which shows.
  • the display device of the comparative example is a display device having the same configuration as the display device 10 except that the current limiting circuit 40 is not provided.
  • the display state of the display unit 70 after changing the display state of the display unit 70 from all black display to all white display in the Nth frame, in the N + 1 frame and the N + 2 frame following the Nth frame, Maintain full white display. 12A and 12B also show images (a) to (d) displayed on the display unit 70 at each time point.
  • the effect of suppressing power consumption by turning off a plurality of pixels by the lighting control circuit 66 of the display panel 60 is not taken into consideration.
  • the display unit 70 is in a completely black display state in any of the display devices. In this case, the current supplied to the plurality of pixels of the display unit 70 is almost zero. Subsequently, when a video signal indicating full white display is input to the display device, the black display is switched to the white display in order from the uppermost line of the display unit 70 for each horizontal period of the display unit 70.
  • the display unit is displayed at the time point T11 when half of the vertical period (that is, the vertical synchronization period) has elapsed from the time point T10.
  • the upper half of the 70 is switched to the white display, and at the time point T12 when one vertical period has elapsed from the time point T10, the entire display unit 70 is switched to the white display.
  • the entire display unit 70 extends from the time point T12 to the time point T13 where one vertical period has elapsed and from the time point T13 to the time point T14 when another vertical period has elapsed. It remains displayed in white.
  • the white display is switched to the white display according to the video signal in the row near the upper end. ..
  • the power value supplied to the plurality of pixels exceeds the control target power value in the process of switching from the uppermost row to the lowermost row to the white display.
  • the current limiting circuit 40 multiplies the pixel value included in the video signal by a gain of less than 1 as described above. This limits the power supplied to the plurality of pixels.
  • the line arranged in the upper half area of the display unit 70 is switched from the black display to the white display.
  • the luminance of the video signal is reduced by the current limiting circuit 40, so that the white display is displayed from the upper end row to the lower row of the plurality of pixels. Brightness decreases.
  • the uppermost row of the display unit 70 is displayed in white according to the video signal, but the row arranged in the lowermost position among the rows displayed in white in the image (b) of FIG. 12B (that is,).
  • the line located in the middle of the display unit 70 in the vertical direction) is displayed in white (that is, grayed out) with a brightness lower than the brightness indicated by the video signal.
  • the pixels arranged in the lower half row of the display unit 70 are also displayed in white with a brightness lower than the brightness indicated by the video signal.
  • the display unit 70 becomes an all-white display in which the brightness decreases as it approaches the lower end of the display unit 70. ..
  • the line near the upper end of the display unit 70 is displayed in white with the same brightness as the video signal, so that the amount of current supplied to the entire plurality of pixels exceeds the current upper limit value.
  • the current supplied to the plurality of pixels is limited by the current limiting circuit 40 even during one vertical period from the time point T12.
  • the current limiting circuit 40 even during one vertical period from the time point T12.
  • all the rows are displayed in full white with a brightness lower than the brightness indicated by the video signal.
  • the power value supplied to the plurality of pixels after the time point T13 is limited to the control target power value or less.
  • the power value supplied to the plurality of pixels of the display device 10 temporarily exceeds the control target power value by the current limiting circuit 40, but is generally suppressed to the control target power value or less. Will be done.
  • FIG. 13 is a diagram showing transitions of lighting states of each row of a plurality of pixels of the display panel 60 according to the present embodiment for each horizontal period.
  • FIG. 13 shows an example in which the control target power value is controlled as 50% of the all-white display when a plurality of pixels have eight rows.
  • the upper half that is, the first to fourth lines
  • the lower half that is, the 5th to 8th lines
  • the upper half (that is, the first to fourth lines) of the display unit 70 is displayed in white.
  • the lower half that is, the 5th to 8th lines) is displayed in black.
  • the high-level portion of the emission scanning signals (1) to (8) shows a state in which light can be emitted (that is, a state in which the emission signal is output from the lighting shift register 71), and the low-level portion is shown. Indicates a non-lighting state. Further, the circles shown in FIG. 13 indicate that the light is emitted.
  • the lighting shift register 71 When the lighting control signal is input from the lighting control circuit 66, the lighting shift register 71 outputs the emission scanning signals (1) to (8) to the display unit 70. For example, in the horizontal periods B2 to B4, since the pixels in the 5th row to the 8th row are in the white display state, when the pixel in the first row is in the lighting state, the power consumption value in the plurality of pixels is the control target. It exceeds the power value (50% of all white display). Therefore, during the horizontal periods B2 to B4, the lighting control circuit 66 outputs a light emission scanning signal (1) indicating a non-lighting state to the display unit 70.
  • the lighting control circuit 66 outputs a light emission scanning signal (1) indicating a lighting state to the display unit 70.
  • FIG. 14 is a graph showing the relationship between the power consumption value and the displayed image in the plurality of pixels of the display panel 60 according to the present embodiment.
  • the control target power value is 50% of the all-white display.
  • the screen in which the white level (that is, the brightness of the white display) is 50% in the all-white display changes to the screen in which the white level is 100% in the all-white display, and then the screen is white in the all-white display. It shows the state when the screen changes from a screen with a level of 100% to a screen with a white level of 50% in full white display.
  • FIGS. 12A, 12B, 15A, 15B, and 16 are schematically examples of time waveforms of the amount of light emitted from the pixels of the display unit 70 included in the display device of the comparative example and the display unit 70 included in the display device 10 according to the present embodiment, respectively. It is a graph which shows.
  • the display device of the comparative example is a display device having the same configuration as the display device 10 except that the current limiting circuit 40 is not provided.
  • the light emission amount shown in FIGS. 15A and 15B indicates the light emission amount of the pixel located near the upper end of the display unit 70.
  • FIG. 15A shows the amount of light emitted from the pixels corresponding to the video signal supplied to the display panel 60 when the display device of the comparative example changes from the all-black display to the all-white display, as in the example shown in FIG. 12A. ..
  • FIG. 15B corresponds to a limiting signal supplied to the display panel 60 when the display device 10 according to the present embodiment changes from the all-black display to the all-white display, as in the example shown in FIG. 12B. Indicates the amount of light emitted by the pixel.
  • Time points T10 to T14 shown in FIGS. 15A and 15B correspond to time points T10 to T14 shown in FIGS. 12A and 12B, respectively.
  • FIG. 16 is a graph showing an example of the relationship between the luminance and the signal level in the pixels of the display unit 70 according to the present embodiment.
  • each of the period from time point T10 to time point T12, the period from time point T12 to time point T13, and the period from time point T13 to time point T14 is a vertical period. Equivalent to. Each period in which the amount of light emitted immediately after the time point T10, the time point T12, and the time point T13 is zero is the pixel initialization period, and the signal corresponding to the pixel value is written to each pixel after the initialization period. Along with this, the amount of light emitted from the pixels increases according to the pixel values.
  • a large pixel value corresponding to the white display is written in any of the vertical periods, and the amount of light emitted to the same extent in the Nth frame, the N + 1th frame, and the N + 2th frame.
  • the power consumption of the plurality of pixels exceeds the control target power value near the time point T11. Therefore, in the vicinity of the time point T11, a non-lighting period set to the non-lighting state by the lighting control circuit 66 (that is, a period in which the amount of light emitted excluding the initialization period is zero) is provided.
  • Such a non-lighting period is provided more frequently as the proportion of pixels in the white display state increases (that is, the non-lighting period becomes longer). Therefore, as shown in FIG. 15A, the non-lighting period is provided more frequently as the time point T11 approaches the time point T12.
  • the display device 10 since the display device 10 according to the present embodiment includes the current limiting circuit 40, even if a video signal corresponding to the all-white display is input as in the display device of the comparative example, it is input to the display panel 60.
  • the pixel value included in the limiting signal is smaller than the pixel value included in the video signal.
  • FIG. 12B in the Nth frame, the same pixel values as those of the display device of the comparative example are written in the pixels near the upper end of the display unit 70, but the N + 1th frame and the first In the N + 2 frame, a pixel value smaller than that of the display device of the comparative example is written. Therefore, as shown in FIG.
  • the peak value of the light emission amount in the N + 1 frame and the N + 2 frame is the light emission amount in the display device of the comparative example shown in FIG. 15A. Is lower than the peak value of.
  • the amount of light emitted from the plurality of pixels is small. That is, the display device 10 according to the present embodiment consumes less power. Therefore, as shown in the N + 1 frame of FIG. 15B, the non-lighting period is shorter than the non-lighting period in the N + 1 frame of the display device of the comparative example. Further, as shown in FIG.
  • the power consumption in the plurality of pixels can be suppressed to the control target power value or less by the current limiting circuit 40, and therefore, as shown in FIG. 15B, the power consumption is suppressed to the control target power value or less. There is no non-lighting period in the N + 2 frame.
  • the power consumption of the plurality of pixels of the display device 10 according to the present embodiment in the Nth frame is less than the power consumption of the plurality of pixels of the display device of the comparative example. Therefore, as shown in FIG. 15B, the non-lighting period in the Nth frame of the display device 10 according to the present embodiment is shorter than the non-lighting period in the Nth frame of the display device of the comparative example.
  • the initialization period is larger than when the pixel value written to the pixel is small as shown in the N + 1 frame and the N + 2 frame.
  • the slope of the waveform of the amount of light emitted later is steep. In this way, the slope of the emission amount waveform differs depending on the signal level.
  • the slope of the luminance waveform at the end of the non-lighting period is steep at any signal level.
  • the slope of the light emission amount waveform during the period in which the signal is written depends on the signal level, but the slope of the light emission amount waveform after the end of the non-lighting period does not depend on the signal level. Therefore, as shown in FIG. 16, the relationship between the brightness corresponding to the light emission amount of the pixel and the signal level differs depending on the length of the non-lighting period. In the example shown in FIG. 16, if there is no non-lighting period, the brightness is proportional to the 2.2th power of the signal level, but if the non-lighting period is relatively short, the brightness is 2 of the signal level. When proportional to the power of 0.0 and the non-lighting period is relatively long, the brightness is proportional to the signal level to the power of 1.8.
  • the luminance characteristic (that is, the gamma characteristic) of the display unit 70 changes according to the length of the non-lighting period. That is, the image quality quality of the display device 10 may deteriorate due to the fluctuation of the non-lighting period.
  • the non-lighting period can be long as in the N + 1 frame and the N + 2 frame shown in FIG. 15A, so that the image quality quality can be deteriorated.
  • the pixel value included in the video signal is corrected by the current limiting circuit 40, and the display panel 60 displays the video based on the limited signal with the corrected pixel value.
  • NS As described with reference to FIG. 12B, when the current limiting circuit 40 cannot keep the power below the control target power value, the lighting control on the display panel 60 is limited to about two vertical periods in which the pixel value rises sharply.
  • the circuit 66 controls the pixel to be in the non-lighting state only for a period of about two vertical periods in which the pixel value rises sharply. Further, the non-lighting period that can be included in each frame is significantly shorter than that of the display device of the comparative example. Therefore, in the display device 10 according to the present embodiment, the above-mentioned change in gamma characteristics, that is, deterioration in image quality quality is also suppressed.
  • the display device 10 According to the display device 10 according to the present embodiment, it is possible to reliably suppress the power consumption of the display panel while suppressing the deterioration of the image quality quality of the display panel.
  • the current limiting circuit 40 and the display panel 60 may be integrated or separated.
  • the current limiting circuit 40 and the display panel 60 may be arranged in the same housing or may be arranged in separate housings.
  • the pixel of the display panel shows a configuration including three sub-pixels corresponding to each of the three colors of RGB, but the pixel configuration is not limited to this.
  • the pixel may include four sub-pixels corresponding to each of the four colors of RGBW.
  • the pixels may include a single circuit as shown in FIG.
  • the video signal is an RGB signal, but the video signal may include a signal other than the RGB signal. That is, the video signal may include an RGB signal.
  • the video signal is not limited to the signal including the RGB signal.
  • the video signal may be a color difference signal including a luminance signal.
  • the luminance Y included in the color difference signal can be used as the pixel value.
  • an organic EL element is used as the self-luminous element
  • the self-luminous element is not limited to this.
  • an inorganic EL element or the like may be used as the self-luminous element.
  • This disclosure is useful for organic EL flat panel displays, and is particularly suitable for use in large screen displays that consume large amounts of power.
  • Display device 40 Current limit circuit 42 Gain calculation circuit 43, 61 Weighted average circuit 44, 62 Horizontal period data calculation circuit 46, 63 Screen data storage unit 48 Gain determination circuit 50 Gain multiplication circuit 60 Display panel 64 Lighting state storage unit 65 screen Power calculation circuit 66 Lighting control circuit 67 Write processing circuit 68 Source driver 69 Write shift register 71 Lighting shift register 70 Display unit 81, 82 TFT 84 Capacitor 85r Self-luminous element

Abstract

表示装置（１０）は、複数の画素を有する表示パネル（６０）と、複数の画素における消費電流を制限する電流制限回路（４０）とを備え、電流制限回路（４０）は、映像信号に含まれる画素値に基づいて画面電力値を演算し、画面電力値に基づいてゲインを決定するゲイン演算回路（４２）と、画素値にゲインを乗じ、ゲインを乗じた画素値を含む制限信号を出力するゲイン乗算回路（５０）とを有し、表示パネル（６０）は、表示部（７０）と、制限信号に基づいて演算された予測電力値に基づいて複数の画素の点灯状態を制御することで、複数の画素における消費電力値を制御目標電力値以下とする点灯制御回路（６６）とを有し、ゲインは、画面電力値が制御目標電力値以下の場合には、１であり、それ以外の場合には、制御目標電力値を画面電力値で除した値以下の値である。

Description

表示装置、及び、電流制限方法
　本開示は、表示装置、及び、電流制限方法に関する。
　従来、有機ＥＬ（Ｅｌｅｃｔｒｏ－Ｌｕｍｉｎｅｓｃｅｎｃｅ）表示装置などの各画素が自発光素子を含む表示装置が開発されている。このような表示装置においては表示パネルの大型化が求められている。表示パネルの大型化に伴い、表示装置において消費される消費電力が増加する。そこで、表示装置における消費電力を抑制する技術が知られている（特許文献１参照）。特許文献１に開示された表示装置においては、映像信号に基いて水平期間（つまり、水平同期周期）毎に表示パネルにおける消費電力を計算し、計算結果に基いて表示パネルの各画素に供給する電流を制限することによって、表示パネルの消費電力を制御している。これにより、特許文献１に開示された表示装置においては、表示パネルにおける消費電力を制御目標電力値以下に抑制しようとしている。
特開２００７－２１２６４４号公報
　特許文献１に開示された表示装置においては、映像信号を表示パネルに書き込んだ直後の発光波形の立ち上がりが、映像信号が示す輝度に対応する信号レベルが高くなるほど速くなる（つまり、発光波形の傾きが急峻になる）傾向がある。一方、消費電力を抑制するために設けられる非点灯期間終了後の発光波形の立ち上がりは、信号レベルに依存せず、一定である。このため、非点灯期間の長短に応じて表示パネルのガンマ特性（つまり、信号レベルに対する表示パネルの輝度の特性）が変化する。これに伴い、表示パネルの画質品位が低下する。
　本開示は、上記の問題を解決するためになされたものであり、表示パネルの画質品位低下を抑制しつつ、表示パネルにおける消費電力を抑制できる表示装置などを提供することを目的とする。
　上記目的を達成するために、本開示の一態様に係る表示装置は、各々が自発光素子を含み行列状に配置される複数の画素を有し、映像信号に基づいて映像を表示する表示パネルと、前記複数の画素における消費電流を制限する電流制限回路とを備え、前記電流制限回路は、前記映像信号に含まれる画素値に基づいて、前記複数の画素における消費電力に対応する画面電力値を演算し、前記画面電力値に基づいてゲインを決定するゲイン演算回路と、前記画素値に前記ゲインを乗じ、前記ゲインを乗じた前記画素値を含む制限信号を出力するゲイン乗算回路とを有し、前記表示パネルは、前記複数の画素を有する表示部と、前記複数の画素において消費されると予測される電力に対応する予測電力値であって、前記制限信号に基づいて演算された予測電力値に基づいて前記複数の画素の点灯状態を制御することで、前記複数の画素における消費電力値を制御目標電力値以下とする点灯制御回路とを有し、前記ゲインは、前記画面電力値が前記制御目標電力値以下の場合には、１であり、前記画面電力値が前記制御目標電力値を超える場合には、前記制御目標電力値を前記画面電力値で除した値以下の値である。
　また、上記目的を達成するために、本開示の一態様に係る電流制限方法は、映像信号に基づいて映像を表示する表示パネルが有する複数の画素であって、各々が自発光素子を含み行列状に配置される複数の画素における消費電流を制限する電流制限方法であって、前記複数の画素の各々に対応する前記映像信号に含まれる画素値に基づいて、前記複数の画素における消費電力に対応する画面電力値を算出し、前記画面電力値に基づいてゲインを決定するゲイン演算ステップと、前記画素値に前記ゲインを乗じ、前記ゲインを乗じた前記画素値を含む制限信号を出力するゲイン乗算ステップと、前記複数の画素において消費されると予測される電力に対応する予測電力値であって、前記制限信号に基づいて演算された予測電力値に基づいて前記複数の画素の点灯状態を制御することで、前記複数の画素における消費電力値を制御目標電力値以下とする点灯制御ステップとを含み、前記ゲインは、前記画面電力値が前記制御目標電力値以下の場合には、１であり、前記画面電力値が前記制御目標電力値を超える場合には、前記制御目標電力値を前記画面電力値で除した値以下の値である。
　本開示によれば、表示パネルの画質品位低下を抑制しつつ、表示パネルにおける消費電力を抑制できる表示装置などを提供できる。
図１は、実施の形態に係る表示装置の機能構成を示すブロック図である。 図２は、実施の形態に係る表示装置が備える電流制限回路の機能構成を示すブロック図である。 図３は、実施の形態に係る画面データ記憶部の構成を示す模式図である。 図４は、実施の形態に係る表示装置が備える表示パネルの機能構成を示すブロック図である。 図５は、実施の形態に係る画素を構成するサブ画素の構成の一例を示す回路図である。 図６は、実施の形態に係るサブ画素に入力される書き込み信号及び発光走査信号の一例を示す図である。 図７は、実施の形態に係る表示部の表示状態の遷移を示す模式図である。 図８は、実施の形態に係る表示装置において使用される電流制限方法の流れを示すフローチャートである。 図９は、実施の形態に係るゲイン演算方法の流れを示すフローチャートである。 図１０は、実施の形態に係る点灯制御方法の流れを示すフローチャートである。 図１１は、実施の形態に係る画面電力演算回路の回路構成の一例を示す模式図である。 図１２Ａは、比較例の表示装置において全黒表示から全白表示に変化する際に表示パネルに供給される映像信号に対応する複数の画素での消費電力値の時間波形を示すグラフである。 図１２Ｂは、実施の形態に係る表示装置において全黒表示から全白表示に変化する際に表示パネルに供給される制限信号に対応する複数の画素での消費電力値の時間波形を示すグラフである。 図１３は、実施の形態に係る表示パネルの複数の画素の各行の点灯状態の水平期間毎の遷移を示す図である。 図１４は、実施の形態に係る表示パネルの複数の画素における消費電力値と表示画像との関係を示すグラフである。 図１５Ａは、比較例の表示装置が備える表示部が有する画素の発光量の時間波形例を模式的に示すグラフである。 図１５Ｂは、実施の形態に係る表示装置が備える表示部が有する画素の発光量の時間波形例を模式的に示すグラフである。 図１６は、実施の形態に係る表示部が有する画素における輝度と信号レベルとの関係の例を示すグラフである。
　以下、本開示の実施の形態について、図面を用いて説明する。なお、以下に説明する実施の形態は、いずれも本開示における一具体例を示すものである。したがって、以下の実施の形態で示される、数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、工程、並びに、工程の順序などは、一例であって本開示を限定する主旨ではない。よって、以下の実施の形態における構成要素のうち、本開示における最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。
　なお、各図は、模式図であり、必ずしも厳密に図示されたものではない。また、各図において、実質的に同一の構成に対しては同一の符号を付しており、重複する説明は省略又は簡略化する。
　（実施の形態）
　［１．表示装置の全体構成］
　まず、実施の形態に係る表示装置の全体構成について図１を用いて説明する。図１は、本実施の形態に係る表示装置１０の機能構成を示すブロック図である。本実施の形態に係る表示装置１０は、入力された映像信号に基づいて映像を表示する装置である。図１に示されるように、表示装置１０は、電流制限回路４０と、表示パネル６０とを備える。以下、電流制限回路４０及び表示パネル６０について説明する。
　［１－１．電流制限回路］
　本実施の形態に係る電流制限回路４０について図２を用いて説明する。図２は、本実施の形態に係る表示装置１０が備える電流制限回路４０の機能構成を示すブロック図である。
　電流制限回路４０は、表示パネル６０が有する複数の画素における消費電流を制限する回路である。電流制限回路４０は、入力される映像信号に基づいて複数の画素に供給される電流を制限することによって、複数の画素における消費電流を制限する。本実施の形態では、電流制限回路４０は、複数の画素に供給される電力値が制御目標電力値を超える場合に、複数の画素に供給される電流を制限する。ここで、制御目標電力値とは、表示パネル６０が有する複数の画素に供給される電力の制御上の上限値として設定される値である。具体的には、電流制限回路４０は、映像信号に含まれる各画素値を補正し、補正した映像信号である制限信号を表示パネル６０に出力することによって、複数の画素に供給される電流を制限する。本実施の形態では、電流制限回路４０は、映像信号に基づいて決定されるゲインを各画素値に乗じることで、各画素値を補正する。映像信号は、画素値を含む信号として、例えば、ＲＧＢ信号を含む。つまり、映像信号は、赤色、緑色、及び、青色の輝度にそれぞれ対応するＲ信号、Ｇ信号、及び、Ｂ信号を含む。映像信号は、さらに、水平同期信号及び垂直同期信号を含む。電流制限回路４０は、図２に示されるように、ゲイン演算回路４２と、ゲイン乗算回路５０とを有する。
　ゲイン演算回路４２は、映像信号に含まれる画素値に基づいて、複数の画素における消費電力に対応する画面電力値を算出し、当該画面電力値に基づいてゲインを決定する回路である。本実施の形態では、図２に示されるように、ゲイン演算回路４２は、加重平均回路４３と、水平期間データ演算回路４４と、画面データ記憶部４６と、ゲイン決定回路４８と、ゲイン乗算回路５０とを有する。
　加重平均回路４３は、複数の画素の各々が有する複数のサブ画素の各々に対応する画素値の加重平均値を算出する回路である。図２に示されるように、加重平均回路４３は、ＲＧＢの各々に対応する画素値に対して、サブ画素毎の電力消費特性に応じた重み付け係数を乗算し、それらの和を加重平均値として算出する。なお、電流制限回路４０が有する加重平均回路４３を、後述する表示パネル６０が有する加重平均回路６１と区別するために、第一加重平均回路とも称する。
　水平期間データ演算回路４４は、映像信号に基づいて複数の画素の各行における消費電力を水平期間毎に演算する回路である。本実施の形態では、水平期間データ演算回路４４は、水平期間毎に、複数の画素の各行における消費電力として、映像信号に含まれる画素値に対応する水平期間電力換算データを演算する。水平期間データ演算回路４４は、水平同期信号及び垂直同期信号を用いて、加重平均回路４３が出力した加重平均値の水平期間における積算値、又は、平均値を水平期間電力換算データ（言い換えると、レベル積算値）として算出する。なお、電流制限回路４０が有する水平期間データ演算回路４４を、後述する表示パネル６０が有する水平期間データ演算回路６２と区別するために、第一水平期間データ演算回路とも称する。
　画面データ記憶部４６は、複数の画素の各行における消費電力を記憶する記憶部である。本実施の形態では、画面データ記憶部４６は、複数の画素の各行における消費電力として水平期間データ演算回路４４が出力する水平期間電力換算データを１フレーム分記憶する。なお、電流制限回路４０が有する画面データ記憶部４６を、後述する表示パネル６０が有する画面データ記憶部６３と区別するために、第一画面データ記憶部とも称する。
　ここで、画面データ記憶部４６の構成及び動作について、図３を用いて説明する。図３は、本実施の形態に係る画面データ記憶部４６の構成を示す模式図である。画面データ記憶部４６は、表示部７０の行（水平ライン）毎の水平期間電力換算データを１フレーム分記憶する。例えば、図３に示されるように、表示部７０に表示された表示画面の第ｉ行に対応する水平期間電力換算データは、第ｉ行の電力値として画面データ記憶部４６に記憶される。次フレームの書き替えが始まると、画面データ記憶部４６は、記憶する電力値も新たに行毎に書き替えていき、表示部７０に書き込まれた信号に相当する電力値として記憶する。
　ゲイン決定回路４８は、複数の画素の各々に対応する映像信号の画素値に基づいて複数の画素における消費電力値に係る画面電力値を算出し、画面電力値に基づいてゲインを決定する回路である。ゲイン決定回路４８は、画面データ記憶部４６が記憶する電力換算データに基づいて、複数の画素における１フレーム分の消費電力値に対応する画面電力値を算出する。ゲインは、ゲイン乗算回路５０によって各画素値に乗じられる値であり、０より大きく、１以下の値である。ゲインは、画面電力値が制御目標電力値を超える場合に、１未満の値に決定される。より具体的には、画面電力値が制御目標電力値を超える場合には、ゲインは、制御目標電力値を画面電力値で除した値以下の値である。このようなゲインを各画素値に乗じることで、表示パネル６０の複数の画素における消費電力が制限される。本実施の形態では、画面電力値が制御目標電力値を超える場合には、ゲインは制御目標電力値を画面電力値で除した値である。これにより、画素値を必要以上に低減することを抑制できる。
　ゲイン乗算回路５０は、映像信号に含まれる画素値にゲインを乗じ、ゲインを乗じた画素値を含む制限信号を出力する回路である。つまり、ゲイン乗算回路５０は、複数のサブ画素の各々に対応する映像信号の画素値に、ゲイン決定回路４８で決定されたゲインを乗じる。これにより、画面電力値が制御目標電力値を超える場合に、映像信号に含まれる画素値に１未満のゲインが乗じられるため、映像信号の輝度が低減される。したがって、表示パネル６０の複数の画素に供給される電流が制限される。なお、ゲイン乗算回路５０が出力する制限信号には、映像信号に含まれる画素値に、ゲインとして１が乗じられた信号、つまり、映像信号と同一の信号も含まれ得る。
　［１－２．表示パネル］
　本実施の形態に係る表示パネル６０について、図４を用いて説明する。図４は、本実施の形態に係る表示装置１０が備える表示パネル６０の機能構成を示すブロック図である。
　表示パネル６０は、各々が自発光素子を含み、行列状に配置される複数の画素を有し、映像信号に基づいて映像を表示するパネルである。表示パネル６０は、電流制限回路４０から、映像信号を補正した信号である制限信号を受信し、当該制限信号に基づいて映像を表示する。本実施の形態では、表示パネル６０は、補正されたＲＧＢ信号、水平同期信号、及び、垂直同期信号を含む制限信号を受信する。図４に示されるように、表示パネル６０は、表示部７０と、加重平均回路６１と、水平期間データ演算回路６２と、画面データ記憶部６３と、点灯状態記憶部６４と、画面電力演算回路６５と、点灯制御回路６６と、書き込み処理回路６７と、ソースドライバ６８と、書き込み用シフトレジスタ６９と、点灯用シフトレジスタ７１とを有する。
　表示部７０は、マトリクス状に配置された複数の画素を有し、映像信号に対応する映像を表示する。本実施の形態では、表示部７０は、補正された映像信号である制限信号に対応する映像を表示する。
　複数の画素の各々は、複数のサブ画素を有する。本実施の形態では、複数の画素の各々は、Ｒ信号、Ｇ信号、及び、Ｂ信号にそれぞれ対応する三つのサブ画素を有する。ここで、サブ画素の構成について、図５を用いて説明する。図５は、本実施の形態に係る画素を構成するサブ画素の構成の一例を示す回路図である。図５には、自発光素子８５ｒとして有機ＥＬ素子を用いるサブ画素が示されている。図５に示されるサブ画素は、赤色（Ｒ）の光を出射するためのサブ画素である。なお、緑色及び青色の光を出射するための各サブ画素も、図５に示される回路と同様の回路構成を有する。
　サブ画素は、図５に示されるように、ＴＦＴ（Ｔｈｉｎ　Ｆｉｌｍ　Ｔｒａｎｓｉｓｔｏｒ）８１と、コンデンサ８４と、ＴＦＴ８２と、自発光素子８５ｒとを有する。
　ＴＦＴ８１は、ソースドライバ６８の出力信号であるデータ信号が一端に入力される。コンデンサ８４は、ＴＦＴ８１に接続される。ＴＦＴ８２の制御端子は、ＴＦＴ８１とコンデンサ８４との接続点に接続されている。自発光素子８５ｒは、ＴＦＴ８２に接続される。
　ＴＦＴ８１は、書き込み用シフトレジスタ６９が出力する制御信号である書き込み信号に基づいてオン／オフを切り替える。１水平期間内に書き込み信号によりＴＦＴ８１がオンすると、画素に書き込む信号レベルに応じたソースドライバ出力信号であるデータ信号がコンデンサ８４に保持される。
　書き込み信号がオフになった後、コンデンサ８４に保持された電圧に応じた電流がＴＦＴ８２に流れ、自発光素子８５ｒが点灯する。
　ここで、図５に示されるサブ画素に入力される信号について図６を用いて説明する。図６は、本実施の形態に係るサブ画素に入力される書き込み信号及び発光走査信号の一例を示す図である。表示装置１０は、ソースドライバ６８が出力するデータ信号を書き込み信号により表示部７０に書き込み、発光走査信号により行単位の発光を行う。表示装置１０は、点灯制御期間において発光走査信号が含む点灯パルスによって、行毎に画素の発光のオン及びオフ制御を行う。画素の発光のオン及びオフ制御は、水平期間毎に行われる。以下、発光走査信号が含む画素の発光を可能とする点灯パルスを発光信号とも称する。
　次に、表示部７０の表示状態の遷移について図７を用いて説明する。図７は、本実施の形態に係る表示部７０の表示状態の遷移を示す模式図である。図７において、表示部７０は、時点Ｔ１から時点Ｔ２、時点Ｔ２から時点Ｔ３の表示へと移行する。図７に示される第ｍフレームの終わりに相当する時点Ｔ１においては、表示部７０において第ｍフレームの画面が表示されている。ここで、データ信号を各画素に書き込むための制御信号である書き込み信号を出力する書き込み用シフトレジスタ６９は、表示部７０の表示エリアの先頭を起点に画面の上から下へと走査するように書き込み信号を出力する。このため、第ｍフレームの次のフレームである第ｎフレーム（つまり、第ｍ＋１フレーム）の中間に相当する時点Ｔ２では、画面の上半分が第ｎフレームの画面となり、下半分は第ｍフレームの画面のままとなる。第ｎフレームの終わりに相当する時点Ｔ３になると、表示エリアの下まで走査され、全画面第ｎフレームの画面となる。
　加重平均回路６１は、電流制限回路４０が有する加重平均回路４３と同様に、複数の画素の各々が有する複数のサブ画素の各々に対応する画素値の加重平均値を算出する回路である。加重平均回路６１は、ＲＧＢ各々の画素値に対して、サブ画素毎の電力消費特性に応じた重み付け係数を乗算し、それらの和を算出する。なお、電流制限回路４０が有する加重平均回路４３と区別するために、表示パネル６０が有する加重平均回路６１を第二加重平均回路とも称する。
　水平期間データ演算回路６２は、電流制限回路４０が有する水平期間データ演算回路４４と同様に、制限信号に基づいて複数の画素の各行における消費電力を水平期間毎に演算する回路である。本実施の形態では、水平期間データ演算回路６２は、水平期間毎に、複数の画素の各行における消費電力として制限信号に含まれる画素値に対応する水平期間電力換算データを演算する。水平期間データ演算回路６２は、水平同期信号及び垂直同期信号を用いて、加重平均回路６１が出力した加重平均値の水平期間における積算値、又は、平均値を水平期間電力換算データとして算出する。なお、電流制限回路４０が有する水平期間データ演算回路４４と区別するために、表示パネル６０が有する水平期間データ演算回路６２を第二水平期間データ演算回路とも称する。
　画面データ記憶部６３は、複数の画素の各行における消費電力を記憶する記憶部である。本実施の形態では、画面データ記憶部６３は、複数の画素の各行における消費電力として水平期間データ演算回路６２が出力する水平期間電力換算データを１フレーム分記憶する。なお、電流制限回路４０が有する画面データ記憶部４６と区別するために、表示パネル６０が有する画面データ記憶部６３を第二画面データ記憶部とも称する。
　点灯状態記憶部６４は、点灯制御回路６６から出力された点灯制御信号を記憶する記憶部である。点灯状態記憶部６４は、表示部７０の複数の画素の点灯状態を１フレーム分記憶する。点灯状態記憶部６４は、点灯制御回路６６から点灯制御信号を受けて、当該点灯制御信号に基づいて表示部７０における１フレーム分の点灯状態を記憶する。
　画面電力演算回路６５は、表示部７０の複数の画素において消費されると予測される電力に対応する予測電力値であって、制限信号に基づいて演算された予測電力値を演算する回路である。本実施の形態では、画面電力演算回路６５は、画面データ記憶部６３に記憶された複数の画素の各行における消費電力と、点灯状態記憶部６４に記憶された点灯制御信号とに基づいて予測電力値を演算する。
　点灯制御回路６６は、予測電力値に基づいて複数の画素の点灯状態を制御することで、複数の画素における消費電力値を制御目標電力値以下とする回路である。本実施の形態では、点灯制御回路６６は、画面電力演算回路６５から出力される予測電力値と制御目標電力値とを比較して、比較結果に応じた点灯制御信号を、水平期間毎に点灯用シフトレジスタ７１及び点灯状態記憶部６４に出力する。
　書き込み処理回路６７は、制限信号に含まれる画素値（つまり、電流制限回路４０において補正された画素値）を表示部７０に書き込むための制御信号と、画素値に対応するデータ信号とを出力する回路である。書き込み処理回路６７は、制御信号を書き込み用シフトレジスタ６９に出力し、データ信号をソースドライバ６８に出力する。
　ソースドライバ６８は、表示部７０に対してデータ信号を出力する回路である。
　書き込み用シフトレジスタ６９は、データ信号を表示部７０に書き込むための制御信号である書き込み信号を表示部７０に出力するシフトレジスタである。
　点灯用シフトレジスタ７１は、表示部７０の複数の画素の発光を可能とする発光信号を表示部７０に出力するシフトレジスタである。点灯用シフトレジスタ７１は、点灯制御回路６６からの点灯制御信号に基づいて、発光信号を出力する。本実施の形態では、点灯用シフトレジスタ７１は、行列状に配置された複数の画素の行毎に発光信号を出力する。発光信号は、複数の画素の発光を可能とする信号であり、発光信号が入力された行に含まれる画素は、制限信号に含まれる画素値に対応する輝度で発光できる。一方、発光信号が入力されない行に含まれる画素は発光できない。
　［２．電流制限方法］
　次に、本実施の形態に係る表示装置１０において使用される電流制限方法について図８を用いて説明する。図８は、本実施の形態に係る表示装置１０において使用される電流制限方法の流れを示すフローチャートである。
　図８に示されるように、まず、表示装置１０の電流制限回路４０において、ゲイン演算を行う（Ｓ１）。より詳しくは、複数の画素の各々に対応する映像信号に含まれる画素値に基づいて、複数の画素における消費電力に対応する画面電力値を算出し、画面電力値に基づいてゲインを決定する。以下、ゲイン演算ステップＳ１について図９を用いて詳細に説明する。図９は、本実施の形態に係るゲイン演算方法の流れを示すフローチャートである。
　図９に示されるように、ゲイン演算ステップＳ１において、画面電力値を演算する（Ｓ１１）。以下、画面電力値演算ステップＳ１１における電流制限回路４０の動作について説明する。
　図２に示されるように、電流制限回路４０には、映像信号が入力される。本実施の形態では、映像信号は、Ｒ信号、Ｇ信号、Ｂ信号、水平同期信号、及び、垂直同期信号を含む。映像信号は、電流制限回路４０が有するゲイン演算回路４２に入力される。
　映像信号のうち、画素値に対応するＲ信号、Ｇ信号、及び、Ｂ信号は、ゲイン演算回路４２が有する加重平均回路４３に入力される。加重平均回路４３は、複数の画素の各々が有する複数のサブ画素の各々に対応する画素値の加重平均値を算出する。具体的には、加重平均回路４３は、Ｒ信号、Ｇ信号、及び、Ｂ信号に、それぞれ、Ｒ信号重み係数、Ｇ信号重み係数、及び、Ｂ信号重み係数を乗算し、それらの和を算出する。続いて、加重平均回路４３は、算出した和を水平期間データ演算回路４４に出力する。
　水平期間データ演算回路４４は、水平同期信号及び垂直同期信号を用いて、加重平均回路４３が出力した加重平均値の水平期間における積算値、又は、平均値を水平期間電力換算データとして算出する。
　水平期間データ演算回路４４は、算出した水平期間電力換算データを画面データ記憶部４６に出力する。
　続いて、ゲイン演算回路４２のゲイン決定回路４８は、画面データ記憶部４６が記憶する水平期間電力換算データに基づいて画面電力値を演算する。具体的には、画面データ記憶部４６に記憶された行数（つまり、水平ライン数）の水平期間電力換算データの和を画面電力値として算出する。
　続いて、ゲイン決定回路４８は、算出した画面電力値が予め定められた制御目標電力値を超えているかどうか判断する（図９のＳ１２）。ゲイン決定回路４８は、画面電力値が制御目標電力値を超えていない場合には、ゲインを１に決定する（図９のＳ１３）。一方、画面電力値が制御目標電力値を超えている場合には、ゲインを画面電力値に対する制御目標電力値の比に決定する（図９のＳ１４）。
　以上のように、ゲイン演算回路４２によってゲインが演算される。演算されたゲインは、ゲイン乗算回路５０に入力される。
　次に、図８に戻り、電流制限回路４０のゲイン乗算回路５０は、映像信号に含まれる画素値にゲインを乗じ、ゲインを乗じた画素値を含む制限信号を出力する（Ｓ２）。具体的には、ゲイン乗算回路５０は、Ｒ信号、Ｇ信号、及び、Ｂ信号の各々に、ゲインを乗算する。電流制限回路４０は、ゲインを乗算されることによって補正された画素値を含む信号を制限信号として表示パネル６０に出力する。つまり、電流制限回路４０は、ゲインを乗算されたＲ信号、Ｇ信号、及び、Ｂ信号と、水平同期信号と、垂直同期信号とを含む制限信号を表示パネル６０に出力する。
　次に、表示パネル６０において複数の画素の点灯制御を行う（Ｓ３）。具体的には、表示パネル６０は、複数の画素において消費されると予測される電力に対応する予測電力値であって、制限信号に基づいて演算された予測電力値に基づいて複数の画素の点灯状態を制御することで、複数の画素における消費電力値を制御目標電力値以下とする。以下、点灯制御ステップＳ３について図１０を用いて詳細に説明する。図１０は、本実施の形態に係る点灯制御方法の流れを示すフローチャートである。
　まず、複数の画素において消費されると予測される電力に対応する予測電力値を演算する（図１０のＳ３１）。予測電力値を演算するために、まず、電流制限回路４０の加重平均回路４３及び水平期間データ演算回路４４と同様に、表示パネル６０の加重平均回路６１及び水平期間データ演算回路６２によって、制限信号に対応する水平期間電力換算データを演算する。続いて、演算された水平期間電力換算データが画面データ記憶部６３に記憶される。これにより、書き込み処理回路６７、ソースドライバ６８、及び、書き込み用シフトレジスタ６９によって、表示部７０に書き込まれた画素値に対応する水平期間電力換算データが画面データ記憶部６３に記憶される。
　続いて、画面電力演算回路６５は、画面データ記憶部６３に記憶された水平期間電力換算データと、点灯状態記憶部６４に記憶された点灯制御信号とに戻づいて予測電力値を演算する。ここで、画面電力演算回路６５の動作について、図１１を用いて説明する。図１１は、本実施の形態に係る画面電力演算回路６５の回路構成の一例を示す模式図である。図１１には、画面電力演算回路６５と併せて、画面データ記憶部６３、点灯状態記憶部６４、及び、点灯制御回路６６も示されている。
　図１１に示されるように、水平期間データ演算回路６２から出力された複数の画素の一つの行に対応する水平期間電力換算データは、ポインタセレクタに入力される。水平期間電力換算データは、ポインタセレクタ内の書き換え行ポインタによって、画面データ記憶部６３内の当該一つの行に対応するレジスタに入力される。これにより、画面データ記憶部６３内の当該一つの行に対応するレジスタに、次水平期間に表示部７０に書き込まれる画素値に対応する水平期間電力換算データが、書き込まれる。
　本実施の形態では、点灯状態記憶部６４には、次水平期間の複数の画素の第２行から最終行までの点灯状態を示す点灯制御信号が記憶されている。次水平期間の複数の画素の第２行から最終行までの点灯状態を示す点灯制御信号は、それぞれ、現水平期間（つまり、次水平期間の直前の水平期間）の複数の画素の第１行から、最終行の１つ前の行までの点灯制御信号に相当する。つまり、現水平期間の複数の画素の第１行から、最終行の１行前の行までの点灯制御信号が、次水平期間の第２行から最終行までの点灯制御信号にシフトされる。
　画面電力演算回路６５は、画面データ記憶部６３に記憶されている水平期間電力換算データのうち、第１行の水平期間電力換算データと、第２行から最終行までのうち点灯状態記憶部６４に記憶された点灯状態がオンである行のみの水平期間電力換算データとを積算することで、次水平期間の予測電力値を演算する。図１１に示される回路構成例では、画面電力演算回路６５は、複数の画素の行数より１だけ少ない個数の入力端子Ｈｉ及び低レベル端子Ｌｏを有する。各入力端子Ｈｉには、画面データ記憶部６３の第２行から最終行までの各行に対応する水平期間電力換算データが入力される。各低レベル端子Ｌｏは、Ｌｏｗレベルの電位に維持される。画面電力演算回路６５は、一対の入力端子Ｈｉ及び低レベル端子Ｌｏ毎に、点灯状態記憶部６４の対応する行の点灯状態（つまり、点灯制御信号が示す状態）に基づいて、いずれかの端子に選択的に接続されるスイッチを有する。各スイッチは、点灯制御信号が点灯状態を示す場合、入力端子Ｈｉに接続され、非点灯状態を示す場合、低レベル端子Ｌｏに接続される。各スイッチは、積算回路に接続されている。画面電力演算回路６５は、このような構成により、画面データ記憶部６３に記憶されている水平期間電力換算データのうち、第１行の水平期間電力換算データと、点灯状態がオンである行のみの水平期間電力換算データとを積算することで予測電力値を演算できる。
　続いて、点灯制御回路６６は、画面電力演算回路６５によって演算された予測電力値が、制御目標電力値を超えているか否かを判断する（図１０のＳ３２）。予測電力値が、制御目標電力値を超えていない場合には（図１０のＳ３２でＮｏ）、点灯制御回路６６は、次水平期間の第１行の点灯制御信号をオンにする（Ｓ３３）。つまり、第１行を点灯状態とするように制御する信号を出力する。一方、予測電力値が、制御目標電力値を超えている場合には（図１０のＳ３２でＹｅｓ）、点灯制御回路６６は、次水平期間の第１行の点灯制御信号をオフにする（Ｓ３４）。つまり、点灯制御回路６６は、第１行を非点灯状態（つまり、消灯状態）とするように制御する信号を出力する。点灯制御回路６６は、以上のように第１行の点灯制御信号を決定し、点灯状態記憶部６４に入力する。これにより点灯状態記憶部６４に記憶された点灯制御信号は、１行ずつシフトされる。つまり、第Ｎ行の点灯制御信号は、第Ｎ＋１行の点灯制御信号へとシフトされる。
　また、点灯制御回路６６は、上述した方法で第１行に対応する点灯制御信号を点灯用シフトレジスタ７１にも出力する。これにより、次水平期間における複数の画素における消費電力値を制御目標電力値以下に制御できる。
　［３．動作例］
　次に、本実施の形態に係る表示装置１０の動作例について説明する。
　［３－１．電流制限回路の動作例］
　まず、電流制限回路４０の動作例について、図１２Ａ及び図１２Ｂを用いて説明する。図１２Ａは、比較例の表示装置において全黒表示から全白表示に変化する際に表示パネル６０に供給される映像信号に対応する複数の画素での消費電力値の時間波形を示すグラフである。図１２Ｂは、本実施の形態に係る表示装置１０において全黒表示から全白表示に変化する際に表示パネル６０に供給される制限信号に対応する複数の画素での消費電力値の時間波形を示すグラフである。ここで、比較例の表示装置は、電流制限回路４０を備えない点以外においては、表示装置１０と同様の構成を有する表示装置である。図１２Ａ及び図１２Ｂに示される例では、表示部７０の表示状態を第Ｎフレームにおいて、全黒表示から全白表示に変化させた後、第Ｎフレームに続く第Ｎ＋１フレーム及び第Ｎ＋２フレームにおいて、全白表示に維持する。図１２Ａ及び図１２Ｂには、各時点において表示部７０に表示される画像（ａ）～（ｄ）が併せて示されている。なお、図１２Ａ及び図１２Ｂに示される例では、表示パネル６０の点灯制御回路６６による複数の画素の消灯による消費電力の抑制作用は考慮されていない。
　図１２Ａ及び図１２Ｂの画像（ａ）に示されるように、図１２Ａ及び図１２Ｂのグラフの左端の時点Ｔ１０においては、いずれの表示装置においても、表示部７０は、全黒表示状態である。この場合、表示部７０の複数の画素に供給される電流はほぼゼロである。続いて、全白表示を示す映像信号が表示装置に入力された場合、表示部７０の水平期間毎に、表示部７０の上端の行から順に、黒表示から白表示に切り替えられる。
　比較例の表示装置においては、図１２Ａの画像（ｂ）及び（ｃ）に示されるように、時点Ｔ１０から垂直期間（つまり、垂直同期周期）の１／２が経過した時点Ｔ１１において、表示部７０の上半分が白表示に切り替えられ、時点Ｔ１０から１垂直期間経過した時点Ｔ１２において、表示部７０の全体が白表示に切り替えられる。比較例の表示装置においては、図１２Ａの画像（ｄ）に示されるように時点Ｔ１２から１垂直期間経過した時点Ｔ１３及び時点Ｔ１３からさらに１垂直期間経過した時点Ｔ１４まで、表示部７０の全体が白表示のまま維持される。
　一方、本実施の形態に係る表示装置１０においては、表示部７０の上端の行から順に黒表示から白表示に切り替えられる際に、上端付近の行においては、映像信号どおりに白表示に切り替えられる。しかしながら、上端の行から下端の行まで白表示へと切り替える途中で、複数の画素に供給される電力値が、制御目標電力値を超える。このように複数の画素に供給される電力値が制御目標電力値を超える場合、電流制限回路４０は、上述したように映像信号に含まれる画素値に１未満のゲインを乗じる。これにより、複数の画素に供給される電力が制限される。
　例えば、図１２Ｂの時点Ｔ１１においては、表示部７０の上側の半分の領域に配置された行が黒表示から白表示に切り替えられる。この状態では、図１２Ｂの画像（ｂ）に示されるように、電流制限回路４０によって映像信号の輝度が低減されるため、複数の画素の上端の行から下方の行に近づくにしたがって、白表示の輝度が低下する。具体的には、表示部７０の上端の行は、映像信号どおりに白表示されるが、図１２Ｂの画像（ｂ）において白表示されている行のうち最も下方に配置されている行（つまり、表示部７０の上下方向の中間に位置する行）は、映像信号が示す輝度より低い輝度で白表示（つまりグレー表示）される。その後、表示部７０の下半分の行に配置された画素も、映像信号が示す輝度より低い輝度で白表示される。これにより、時点Ｔ１０から１垂直期間後の時点Ｔ１２では、図１２Ｂの画像（ｃ）に示されるように、表示部７０は、表示部７０の下端に近づくほど輝度が低下する全白表示となる。この時点Ｔ１２では、表示部７０の上端付近の行において、映像信号どおりの輝度で白表示されるため、複数の画素全体に供給される電流量は、電流上限値を超える。
　時点Ｔ１２から１垂直期間の間も電流制限回路４０によって複数の画素に供給される電流が制限される。これにより、時点Ｔ１２から１垂直周期経過後の時点Ｔ１３では、すべての行が、映像信号が示す輝度より低い輝度で全白表示される。これにより、時点Ｔ１３以降において複数の画素に供給される電力値は、制御目標電力値以下に制限される。
　以上のように本実施の形態に係る表示装置１０の複数の画素に供給される電力値は、電流制限回路４０によって、一時的に制御目標電力値を超えるものの、概ね制御目標電力値以下に抑制される。
　［３－２．表示パネルの動作例］
　次に、表示パネル６０の動作例について説明する。ここでは、表示パネル６０の動作の理解を容易にするために、表示装置１０が電流制限回路４０を備えない場合の表示パネル６０の動作（つまり、映像信号が、補正されることなく表示パネル６０に入力される場合の動作）について、図１３及び図１４を用いて説明する。
　図１３は、本実施の形態に係る表示パネル６０の複数の画素の各行の点灯状態の水平期間毎の遷移を示す図である。図１３には、複数の画素が８本の行を有する場合に、制御目標電力値を全白表示の５０％として制御する例が示されている。図１３に示される水平期間Ａ１～Ａ９を含む垂直期間に表示部７０に書き込まれる画素値に対応するフレームは、表示部７０の上半分（つまり第１行～第４行）が黒表示であり、下半分（つまり第５行～第８行）が白表示である。また、図１３に示される水平期間Ｂ１～Ｂ９を含む垂直期間に表示部７０に書き込まれる画素値に対応するフレームは、表示部７０の上半分（つまり第１行～第４行）が白表示であり、下半分（つまり第５行～第８行）が黒表示である。
　図１３において、発光走査信号（１）～（８）の高レベルの部分が発光可能な状態（つまり、点灯用シフトレジスタ７１から発光信号が出力されている状態）を示し、低レベルの部分が非点灯状態を示す。また、図１３に示される丸印は、発光していることを示す。
　点灯用シフトレジスタ７１は、点灯制御回路６６から点灯制御信号が入力されると、発光走査信号（１）～（８）を表示部７０に出力する。例えば、水平期間Ｂ２～Ｂ４においては、第５行～第８行の画素は白表示状態であることから、第１行の画素を点灯状態とすると、複数の画素における消費電力値が、制御目標電力値（全白表示の５０％）を超える。このため、水平期間Ｂ２～Ｂ４においては、点灯制御回路６６は、非点灯状態を示す発光走査信号（１）を表示部７０に出力する。一方、水平期間Ｂ５においては、第５行の画素が消灯され、第１行の画素を白表示状態としても複数の画素における消費電力値は、制御目標電力値を超えないため、水平期間Ｂ５においては、点灯制御回路６６は、点灯状態を示す発光走査信号（１）を表示部７０に出力する。
　次に、本実施の形態に係る表示パネル６０における消費電力について、図１４を用いて説明する。図１４は、本実施の形態に係る表示パネル６０の複数の画素における消費電力値と表示画像との関係を示すグラフである。ここでも、制御目標電力値は、全白表示の５０％である。図１４に示される例では、全白表示で白レベル（つまり、白表示の輝度）が５０％の画面から全白表示で白レベルが１００％の画面に変化し、その後、全白表示で白レベルが１００％の画面から全白表示で白レベルが５０％の画面へと推移していく場合の状態を示している。
　図１４に示されるように、全白表示で白レベルが１００％の画面を表示する垂直期間においても、点灯パルス（つまり、発光信号）の発光デューティを５０％とする点灯制御を行うことで消費電力値が５０％を超えることを抑制できる。
　［４．効果］
　次に、本実施の形態に係る表示装置１０の効果について、図１２Ａ、図１２Ｂ、図１５Ａ、図１５Ｂ及び図１６を用いて説明する。図１５Ａ及び図１５Ｂは、それぞれ、比較例の表示装置が備える表示部７０、及び、本実施の形態に係る表示装置１０が備える表示部７０が有する画素の発光量の時間波形例を模式的に示すグラフである。ここで、比較例の表示装置は、電流制限回路４０を備えない点以外においては、表示装置１０と同様の構成を有する表示装置である。また、図１５Ａ及び図１５Ｂに示される発光量は、表示部７０の上端付近に位置する画素の発光量を示す。図１５Ａは、図１２Ａで示される例と同様に、比較例の表示装置において全黒表示から全白表示に変化する際に表示パネル６０に供給される映像信号に対応する画素の発光量を示す。また、図１５Ｂは、図１２Ｂで示される例と同様に、本実施の形態に係る表示装置１０において全黒表示から全白表示に変化する際に表示パネル６０に供給される制限信号に対応する画素の発光量を示す。図１５Ａ及び図１５Ｂに示される時点Ｔ１０～Ｔ１４は、それぞれ、図１２Ａ及び図１２Ｂに示される時点Ｔ１０～Ｔ１４に対応する。
　図１６は、本実施の形態に係る表示部７０が有する画素における輝度と信号レベルとの関係の例を示すグラフである。
　図１２Ａ及び図１２Ｂと同様に、図１５Ａ及び図１５Ｂにおいて、時点Ｔ１０から時点Ｔ１２までの期間、時点Ｔ１２から時点Ｔ１３までの期間、及び、時点Ｔ１３から時点Ｔ１４までの期間の各々が垂直期間に相当する。時点Ｔ１０、時点Ｔ１２、時点Ｔ１３の直後の発光量がゼロの各期間が画素の初期化期間であり、初期化期間後に画素値に対応する信号が各画素に書き込まれる。これに伴い、画素値に応じて画素の発光量が上昇する。
　図１５Ａに示されるグラフにおいては、いずれの垂直期間においても、白表示に対応する大きい画素値が書き込まれ、第Ｎフレーム、第Ｎ＋１フレーム、及び、第Ｎ＋２フレームとも、同程度にまで発光量が上昇する。このように、各画素の発光量が上昇する場合、図１２Ａに示されるように、時点Ｔ１１付近で、複数の画素における消費電力が、制御目標電力値を超える。このため、時点Ｔ１１付近において、点灯制御回路６６によって非点灯状態に設定された非点灯期間（つまり、初期化期間を除く発光量がゼロの期間）が設けられる。これにより、複数の画素における消費電力が制御目標電力値を超えることを防ぐことができる。このような非点灯期間は、白表示状態の画素の割合が増えるほど、頻繁に設けられる（つまり、非点灯期間が長くなる）。したがって、図１５Ａに示されるように、時点Ｔ１１から時点Ｔ１２に近づくにしたがって、非点灯期間がより頻繁に設けられる。
　一方、本実施の形態に係る表示装置１０は、電流制限回路４０を備えるため、比較例の表示装置と同様に全白表示に対応する映像信号が入力されても、表示パネル６０に入力される制限信号に含まれる画素値は、映像信号に含まれる画素値より低減される。具体的には、図１２Ｂに示されるように、表示部７０の上端付近の画素には、第Ｎフレームにおいては、比較例の表示装置と同様の画素値が書き込まれるが、第Ｎ＋１フレーム及び第Ｎ＋２フレームにおいては、比較例の表示装置より小さい画素値が書き込まれる。このため、図１５Ｂに示されるように、本実施の形態に係る表示装置１０では、第Ｎ＋１フレーム及び第Ｎ＋２フレームにおける発光量のピーク値が、図１５Ａに示される比較例の表示装置における発光量のピーク値より低い。このように、本実施の形態に係る表示装置１０では、複数の画素における発光量が小さい。つまり、本実施の形態に係る表示装置１０では、消費電力が少ない。したがって、図１５Ｂの第Ｎ＋１フレームに示されるように、非点灯期間が、比較例の表示装置の第Ｎ＋１フレームにおける非点灯期間より少ない。さらに、図１２Ｂに示されるように、第Ｎ＋２フレームにおいては、電流制限回路４０によって、複数の画素における消費電力を制御目標電力値以下に抑制できているため、図１５Ｂに示されるように、第Ｎ＋２フレームにおける非点灯期間はない。
　また、図１２Ｂに示されるように、第Ｎフレームにおいて、表示部７０の下端付近の画素には、上端付近の画素より小さい画素値が書き込まれる。このため、第Ｎフレームにおける本実施の形態に係る表示装置１０の複数の画素における消費電力は、比較例の表示装置の複数の画素における消費電力より少ない。したがって、図１５Ｂに示されるように、本実施の形態に係る表示装置１０の第Ｎフレームにおける非点灯期間は、比較例の表示装置の第Ｎフレームにおける非点灯期間より少ない。
　図１５Ｂの第Ｎフレームに示されるような、画素に書き込まれる画素値が大きい場合には、第Ｎ＋１フレーム及び第Ｎ＋２フレームに示されるような画素に書き込まれる画素値が小さい場合より、初期化期間後の発光量の波形の傾きが急峻である。このように、信号レベルに応じて発光量の波形の傾きが異なる。
　一方、非点灯期間終了時点における輝度の波形の傾きは、どのような信号レベルにおいても急峻である。
　以上のように、信号が書き込まれる期間における発光量の波形の傾きは、信号レベルに依存するが、非点灯期間終了後の発光量の波形の傾きは、信号レベルに依存しない。このため、図１６に示されるように、画素の発光量に対応する輝度と信号レベルとの関係は、非点灯期間の長さによって異なる。図１６に示される例では、非点灯期間がない場合には、輝度は、信号レベルの２．２乗に比例するが、非点灯期間が比較的短い場合には、輝度は、信号レベルの２．０乗に比例し、非点灯期間が比較的長い場合には、輝度は、信号レベルの１．８乗に比例する。このように、非点灯期間の長さに応じて、表示部７０の輝度特性（つまり、ガンマ特性）が変化する。つまり、非点灯期間が変動することによって表示装置１０の画質品位が低下し得る。
　このため、例えば、比較例の表示装置では、図１５Ａに示される第Ｎ＋１フレーム及び第Ｎ＋２フレームのように非点灯期間が長くなり得るため、画質品位が低下し得る。
　一方、本実施の形態に係る表示装置１０は、電流制限回路４０によって、映像信号に含まれる画素値が補正され、表示パネル６０では、画素値が補正された制限信号に基づいて映像が表示される。図１２Ｂを用いて説明したとおり、電流制限回路４０によって、制御目標電力値以下に抑えられない場合は、画素値が急激に上昇する２垂直期間程度に限定されるため、表示パネル６０における点灯制御回路６６によって、画素が非点灯状態に制御されるのは、画素値が急激に上昇する２垂直期間程度に限定される。さらに、各フレームに含まれ得る非点灯期間は、比較例の表示装置に比べて大幅に短くなる。したがって、本実施の形態に係る表示装置１０では、上述したガンマ特性の変化、つまり、画質品位の低下も抑制される。
　このように、本実施の形態に係る表示装置１０によれば、表示パネルの画質品位低下を抑制しつつ、表示パネルにおける消費電力を確実に抑制できる。
　（その他の実施の形態）
　以上、本開示に係る表示装置などについて、実施の形態に基づいて説明したが、本開示に係る表示装置などは、上記実施の形態に限定されるものではない。実施の形態における任意の構成要素を組み合わせて実現される別の実施の形態や、実施の形態に対して本開示の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、本実施の形態に係る処理回路などを内蔵した各種機器も本開示に含まれる。
　例えば、表示装置１０において、電流制限回路４０と、表示パネル６０とは、一体化されていてもよいし、分離されていてもよい。例えば、電流制限回路４０と、表示パネル６０とは、同一の筐体内に配置されていてもよいし、別々の筐体内に配置されていてもよい。
　また、上記実施の形態では、表示パネルが有する画素が、ＲＧＢの三色にそれぞれ対応する三つのサブ画素を含む構成を示したが、画素の構成はこれに限定されない。例えば、画素が、ＲＧＢＷの四色にそれぞれ対応する四つのサブ画素を含んでもよい。また表示パネルがモノクロ表示パネルである場合には、画素には、図５に示されるような単一の回路が含まれてもよい。
　また、上記実施の形態では、映像信号は、ＲＧＢ信号であったが、映像信号には、ＲＧＢ信号以外の信号が含まれてもよい。つまり、映像信号は、ＲＧＢ信号を含めばよい。
　また、映像信号は、ＲＧＢ信号を含む信号に限定されない。例えば、映像信号は、輝度信号を含む色差信号であってもよい。この場合、画素値として、色差信号に含まれる輝度Ｙを用いることができる。
　また、上記実施の形態においては、自発光素子として、有機ＥＬ素子を用いる例を示したが、自発光素子はこれに限定されない。例えば、自発光素子として、無機ＥＬ素子などを用いてもよい。
　本開示は、有機ＥＬフラットパネルディスプレイに有用であり、特に、消費電力が大きくなる大画面のディスプレイにおいて用いるのに最適である。
　１０　　表示装置
　４０　　電流制限回路
　４２　　ゲイン演算回路
　４３、６１　　加重平均回路
　４４、６２　　水平期間データ演算回路
　４６、６３　　画面データ記憶部
　４８　　ゲイン決定回路
　５０　　ゲイン乗算回路
　６０　　表示パネル
　６４　　点灯状態記憶部
　６５　　画面電力演算回路
　６６　　点灯制御回路
　６７　　書き込み処理回路
　６８　　ソースドライバ
　６９　　書き込み用シフトレジスタ
　７１　　点灯用シフトレジスタ
　７０　　表示部
　８１、８２　　ＴＦＴ
　８４　　コンデンサ
　８５ｒ　　自発光素子

Claims (5)

  1. 　各々が自発光素子を含み行列状に配置される複数の画素を有し、映像信号に基づいて映像を表示する表示パネルと、
    　前記複数の画素における消費電流を制限する電流制限回路とを備え、
    　前記電流制限回路は、
    　前記映像信号に含まれる画素値に基づいて、前記複数の画素における消費電力に対応する画面電力値を演算し、前記画面電力値に基づいてゲインを決定するゲイン演算回路と、
    　前記画素値に前記ゲインを乗じ、前記ゲインを乗じた前記画素値を含む制限信号を出力するゲイン乗算回路とを有し、
    　前記表示パネルは、
    　前記複数の画素を有する表示部と、
    　前記複数の画素において消費されると予測される電力に対応する予測電力値であって、前記制限信号に基づいて演算された予測電力値に基づいて前記複数の画素の点灯状態を制御することで、前記複数の画素における消費電力値を制御目標電力値以下とする点灯制御回路とを有し、
    　前記ゲインは、前記画面電力値が前記制御目標電力値以下の場合には、１であり、前記画面電力値が前記制御目標電力値を超える場合には、前記制御目標電力値を前記画面電力値で除した値以下の値である
    　表示装置。
  2. 　前記ゲインは、前記画面電力値が前記制御目標電力値を超える場合には、前記制御目標電力値を前記画面電力値で除した値である
    　請求項１に記載の表示装置。
  3. 　前記表示パネルは、前記複数の画素の発光を可能とする発光信号を前記表示部に出力する点灯用シフトレジスタをさらに有し、
    　前記点灯制御回路は、前記予測電力値と前記制御目標電力値とを比較して、比較結果に応じた点灯制御信号を水平期間毎に前記点灯用シフトレジスタに出力し、
    　前記点灯用シフトレジスタは、前記点灯制御信号に基づいて、前記発光信号を出力する
    　請求項１又は２に記載の表示装置。
  4. 　前記表示パネルは、
    　前記制限信号に基づいて前記複数の画素の各行における消費電力を水平期間毎に演算する水平期間データ演算回路と、
    　前記複数の画素の各行における消費電力を記憶する画面データ記憶部と、
    　前記点灯制御回路から出力された前記点灯制御信号を記憶する点灯状態記憶部と、
    　前記画面データ記憶部に記憶された前記複数の画素の各行における消費電力に対応する水平期間電力換算データと、前記点灯状態記憶部に記憶された前記点灯制御信号とに基づいて前記予測電力値を演算する画面電力演算回路とをさらに有する
    　請求項３に記載の表示装置。
  5. 　映像信号に基づいて映像を表示する表示パネルが有する複数の画素であって、各々が自発光素子を含み行列状に配置される複数の画素における消費電流を制限する電流制限方法であって、
    　前記複数の画素の各々に対応する前記映像信号に含まれる画素値に基づいて、前記複数の画素における消費電力に対応する画面電力値を算出し、前記画面電力値に基づいてゲインを決定するゲイン演算ステップと、
    　前記画素値に前記ゲインを乗じ、前記ゲインを乗じた前記画素値を含む制限信号を出力するゲイン乗算ステップと、
    　前記複数の画素において消費されると予測される電力に対応する予測電力値であって、前記制限信号に基づいて演算された予測電力値に基づいて前記複数の画素の点灯状態を制御することで、前記複数の画素における消費電力値を制御目標電力値以下とする点灯制御ステップとを含み、
    　前記ゲインは、前記画面電力値が前記制御目標電力値以下の場合には、１であり、
    　前記画面電力値が前記制御目標電力値を超える場合には、前記制御目標電力値を前記画面電力値で除した値以下の値である
    　電流制限方法。
PCT/JP2021/018689 2020-05-22 2021-05-17 表示装置、及び、電流制限方法 WO2021235415A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US17/999,151 US11893932B2 (en) 2020-05-22 2021-05-17 Display apparatus and current limiting method

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-089704 2020-05-22
JP2020089704A JP2021184054A (ja) 2020-05-22 2020-05-22 表示装置、及び、電流制限方法

Publications (1)

Publication Number Publication Date
WO2021235415A1 true WO2021235415A1 (ja) 2021-11-25

Family

ID=78708532

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/018689 WO2021235415A1 (ja) 2020-05-22 2021-05-17 表示装置、及び、電流制限方法

Country Status (3)

Country Link
US (1) US11893932B2 (ja)
JP (1) JP2021184054A (ja)
WO (1) WO2021235415A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021184054A (ja) * 2020-05-22 2021-12-02 株式会社Joled 表示装置、及び、電流制限方法
JP2023079069A (ja) * 2021-11-26 2023-06-07 株式会社Joled 電流制限回路、表示装置、及び、電流制限方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007025317A (ja) * 2005-07-19 2007-02-01 Sony Corp 自発光表示装置、発光条件最適化装置、発光条件最適化方法及びプログラム
JP2009075240A (ja) * 2007-09-19 2009-04-09 Toshiba Matsushita Display Technology Co Ltd 有機ｅｌ表示装置
JP2015087709A (ja) * 2013-11-01 2015-05-07 株式会社ジャパンディスプレイ 表示装置
US20160155382A1 (en) * 2014-11-27 2016-06-02 Samsung Display Co., Ltd. Display device and method of driving the display device

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007212644A (ja) 2006-02-08 2007-08-23 Matsushita Electric Ind Co Ltd 自発光表示装置
US8829820B2 (en) * 2007-08-10 2014-09-09 Cree, Inc. Systems and methods for protecting display components from adverse operating conditions
JP2010091719A (ja) * 2008-10-07 2010-04-22 Sony Corp 表示装置、表示データ処理装置、表示データ処理方法
JP2016014727A (ja) * 2014-07-01 2016-01-28 株式会社ジャパンディスプレイ 表示装置、電子機器及び画像表示方法
KR20160123452A (ko) * 2015-04-15 2016-10-26 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그의 구동 방법
JP2019035925A (ja) * 2017-08-22 2019-03-07 株式会社Ｊｏｌｅｄ 輝度制御装置、発光装置および輝度制御方法
JP7181597B2 (ja) * 2019-01-29 2022-12-01 株式会社Joled 処理回路、表示装置、及び、処理方法
US11107403B2 (en) * 2019-09-24 2021-08-31 Joled Inc. Current limiting circuit, display device, and current limiting method
JP2021184054A (ja) * 2020-05-22 2021-12-02 株式会社Joled 表示装置、及び、電流制限方法
JP2023079069A (ja) * 2021-11-26 2023-06-07 株式会社Joled 電流制限回路、表示装置、及び、電流制限方法
JP2023108808A (ja) * 2022-01-26 2023-08-07 株式会社Joled 電流制限回路、表示装置、及び、電流制限方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007025317A (ja) * 2005-07-19 2007-02-01 Sony Corp 自発光表示装置、発光条件最適化装置、発光条件最適化方法及びプログラム
JP2009075240A (ja) * 2007-09-19 2009-04-09 Toshiba Matsushita Display Technology Co Ltd 有機ｅｌ表示装置
JP2015087709A (ja) * 2013-11-01 2015-05-07 株式会社ジャパンディスプレイ 表示装置
US20160155382A1 (en) * 2014-11-27 2016-06-02 Samsung Display Co., Ltd. Display device and method of driving the display device

Also Published As

Publication number Publication date
US20230222971A1 (en) 2023-07-13
JP2021184054A (ja) 2021-12-02
US11893932B2 (en) 2024-02-06

Similar Documents

Publication Publication Date Title
EP2624243B1 (en) Driving system for active-matrix displays
KR100858614B1 (ko) 유기전계발광표시장치 및 그의 구동방법
US8330684B2 (en) Organic light emitting display and its driving method
KR20140081001A (ko) 유기 발광 표시 장치 및 그의 구동 방법
WO2013136998A1 (ja) 表示装置
JP5779656B2 (ja) 画像表示装置
US11107403B2 (en) Current limiting circuit, display device, and current limiting method
WO2021235415A1 (ja) 表示装置、及び、電流制限方法
CN112150956A (zh) 显示装置和使用该显示装置驱动显示面板的方法
US20070247413A1 (en) Display Device
US11100859B2 (en) Processing circuit, display device, and processing method for reducing current during luminance change
JP2007212644A (ja) 自発光表示装置
CN115705818A (zh) 显示装置
US11238778B2 (en) Display device and method of driving the same
JP2012058351A (ja) 画像表示装置
JP2007147730A (ja) 発光表示パネルの駆動装置および駆動方法
JP2006195306A (ja) 発光素子の駆動方法、発光素子の駆動装置、表示装置
JP7386035B2 (ja) 電流制限回路、表示装置、及び電流制限方法
KR102408698B1 (ko) 전압 조절장치, 표시장치 및 이의 구동방법
US20230154380A1 (en) Display apparatus and a method of driving a display panel using the same
KR20200052476A (ko) 표시 장치 및 이의 구동 방법
JP7305179B2 (ja) 電流制限回路、表示装置、及び電流制限方法
KR20190034854A (ko) 유기발광 표시장치 및 그 구동방법
JP2010160237A (ja) 発光制御信号生成方法、発光制御信号生成回路、表示装置、電子機器
KR102502800B1 (ko) 유기발광표시장치 및 그의 구동방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21808271

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21808271

Country of ref document: EP

Kind code of ref document: A1