JP7181597B2 - 処理回路、表示装置、及び、処理方法 - Google Patents

処理回路、表示装置、及び、処理方法 Download PDF

Info

Publication number
JP7181597B2
JP7181597B2 JP2019013493A JP2019013493A JP7181597B2 JP 7181597 B2 JP7181597 B2 JP 7181597B2 JP 2019013493 A JP2019013493 A JP 2019013493A JP 2019013493 A JP2019013493 A JP 2019013493A JP 7181597 B2 JP7181597 B2 JP 7181597B2
Authority
JP
Japan
Prior art keywords
video signal
luminance
pixels
current
processing circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019013493A
Other languages
English (en)
Other versions
JP2020122836A (ja
Inventor
敏行 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Joled Inc
Original Assignee
Joled Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Joled Inc filed Critical Joled Inc
Priority to JP2019013493A priority Critical patent/JP7181597B2/ja
Priority to US16/774,743 priority patent/US11100859B2/en
Publication of JP2020122836A publication Critical patent/JP2020122836A/ja
Application granted granted Critical
Publication of JP7181597B2 publication Critical patent/JP7181597B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2085—Special arrangements for addressing the individual elements of the matrix, other than by driving respective rows and columns in combination
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G09G5/008—Clock recovery
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/703—SSIS architectures incorporating pixels for producing signals other than image signals
    • H04N25/705—Pixels for depth measurement, e.g. RGBZ
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0213—Addressing of scan or signal lines controlling the sequence of the scanning lines with respect to the patterns to be displayed, e.g. to save power
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G09G2320/0295—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel by monitoring each display pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0626—Adjustment of display parameters for control of overall brightness
    • G09G2320/0633—Adjustment of display parameters for control of overall brightness by amplitude modulation of the brightness of the illumination source
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/08—Power processing, i.e. workload management for processors involved in display operations, such as CPUs or GPUs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/16—Calculation or use of calculated indices related to luminance levels in display data
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/18—Use of a frame buffer in a display terminal, inclusive of the display panel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/08—Details of image data interface between the display device controller and the data line driver circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)

Description

本開示は、処理回路、表示装置、及び、処理方法に関する。
従来、有機ＥＬ（Ｅｌｅｃｔｒｏ－Ｌｕｍｉｎｅｓｃｅｎｃｅ）表示装置などの各画素が自発光素子を含む表示装置が開発されている。このような表示装置においては表示パネルの大型化が求められている。表示パネルの大型化に伴い、表示装置において消費される消費電力が増加する。そこで、表示装置における消費電力を抑制する技術が知られている（特許文献１参照）。特許文献１に開示された表示装置においては、映像信号に基いて水平期間（水平同期周期）毎に表示パネルにおける消費電力を計算し、計算結果に基いて表示パネルの各画素に供給する電流を制限することによって、表示パネルの消費電力を制御している。これにより、特許文献１に開示された表示装置においては、表示パネルにおける消費電力を制御目標電力値以下に抑制しようとしている。
特開２００７－２１２６４４号公報
しかしながら、特許文献１に開示された表示装置においては、例えば、全黒表示から全白表示に切り替わる場合のように、映像信号が示す輝度が急激に上昇する場合などに、表示パネルの消費電力が制御目標電力値を超え得る。
本開示は、上記の課題に鑑みてなされたものであり、映像信号が示す輝度が急激に増大する場合にも表示パネルに供給される電流を抑制できる処理回路などを提供することを目的とする。
上記目的を達成するために、本開示の一態様に係る処理回路は、各々が自発光素子を含む複数の画素を有する表示パネルと、前記複数の画素に供給される電流を制限する電流制限回路とを有する表示装置用の映像信号を処理する処理回路であって、前記処理回路に入力される現フレームの前のフレームである前フレームの前記複数の画素に対応する前記映像信号を記憶するフレームメモリと、前記複数の画素に含まれる一つの画素に対応する前記現フレームの前記映像信号が示す輝度と、前記一つの画素に対応する前記前フレームの前記映像信号が示す輝度とを比較し、前記現フレームの前記映像信号が示す輝度が、前記前フレームの前記映像信号が示す輝度以下であるか、又は、所定の閾値以下である場合には、前記一つの画素に対応する前記現フレームの前記映像信号をそのまま出力し、それ以外の場合には、前記一つの画素に対応する前記現フレームの前記映像信号と前記前フレームの前記映像信号との重み付け平均を出力する信号処理部とを備える。
また、上記目的を達成するために、本開示の一態様に係る表示装置は、前記処理回路と、前記表示パネルと、前記電流制限回路とを備える。
また、上記目的を達成するために、本開示の一態様に係る処理方法は、各々が自発光素子を含む複数の画素を有する表示パネルと、前記複数の画素に供給される電流を制限する電流制限回路とを有する表示装置用の映像信号を処理する処理方法であって、現フレームの前のフレームである前フレームの前記複数の画素に対応する前記映像信号を記憶するステップと、前記複数の画素に含まれる一つの画素に対応する前記現フレームの前記映像信号が示す輝度と、前記一つの画素に対応する前記前フレームの前記映像信号が示す輝度とを比較し、前記現フレームの前記映像信号が示す輝度が、前記前フレームの前記映像信号が示す輝度以下であるか、又は、所定の閾値以下である場合には、前記一つの画素に対応する前記現フレームの前記映像信号をそのまま出力し、それ以外の場合には、前記一つの画素に対応する前記現フレームの前記映像信号と前フレームの前記映像信号との重み付け平均を出力するステップとを含む。
本開示によれば、映像信号が示す輝度が急激に増大する場合にも表示パネルに供給される電流を抑制できる処理回路などを提供できる。
図１は、実施の形態に係る表示装置の機能構成を示す機能ブロック図である。 図２は、実施の形態に係る処理回路の機能構成を示すブロック図である。 図３は、実施の形態に係る表示装置が備える電流制限回路の機能構成を示すブロック図である。 図４は、実施の形態に係る表示装置が備える表示パネルの機能構成を示すブロック図である。 図５は、実施の形態に係る画素を構成するサブ画素の構成の一例を示す回路図である。 図６は、実施の形態に係るサブ画素に入力される書き込み信号の一例を示す図である。 図７は、実施の形態に係る表示部の表示状態の遷移を示す模式図である。 図８は、実施の形態に係る画面データ記憶部の構成を示す模式図である。 図９は、実施の形態に係るゲイン演算回路におけるゲイン算出方法を示すフローチャートである。 図１０は、実施の形態に係る処理回路における処理方法を示すフローチャートである。 図１１は、比較例の表示装置において全黒表示から全白表示に変化させる際に複数の画素に供給される電流の時間波形を示すグラフである。 図１２は、実施の形態に係る表示装置において全黒表示から全白表示に変化させる際に複数の画素に供給される電流の時間波形を示すグラフである。 図１３は、実施の形態にの変形例に係る重みａと輝度ＩＮ（ｎ）との関係を示すグラフである。 図１４は、変形例に係る処理回路と表示装置との関係を示すブロック図である。 図１５は、変形例に係る処理回路を内蔵したＰＣの外観図である。 図１６は、変形例に係る処理回路を内蔵したハードディスクレコーダの外観図である。 図１７は、各実施の形態に係る表示装置を内蔵した薄型フラットＴＶの外観図である。
以下、本開示の実施の形態について、図面を用いて説明する。なお、以下に説明する実施の形態は、いずれも本開示における一具体例を示すものである。したがって、以下の実施の形態で示される、数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、工程、並びに、工程の順序などは、一例であって本開示を限定する主旨ではない。よって、以下の実施の形態における構成要素のうち、本開示における最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。
なお、各図は、模式図であり、必ずしも厳密に図示されたものではない。また、各図において、実質的に同一の構成に対しては同一の符号を付しており、重複する説明は省略又は簡略化する。
（実施の形態）
［１．表示装置の全体構成］
まず、実施の形態に係る表示装置の全体構成について図１～図４を用いて説明する。
図１は、本実施の形態に係る表示装置１０の機能構成を示す機能ブロック図である。図２は、本実施の形態に係る処理回路２０の機能構成を示すブロック図である。図３は、本実施の形態に係る表示装置１０が備える電流制限回路４０の機能構成を示すブロック図である。図４は、本実施の形態に係る表示装置１０が備える表示パネル６０の機能構成を示すブロック図である。
図１に示されるように、表示装置１０は、処理回路２０と、電流制限回路４０と、表示パネル６０とを備える。
処理回路２０は、表示装置１０用の映像信号を処理する回路である。図２に示されるように、処理回路２０は、フレームメモリ２２と、信号処理部２４とを有する。
フレームメモリ２２は、処理回路２０に入力される現フレームの前のフレームである前フレームの複数の画素に対応する映像信号を記憶する記憶部である。フレームメモリ２２は、例えば、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）などによって実現できる。
信号処理部２４は、表示装置１０に入力される映像信号を処理することによって、表示パネル６０が有する複数の画素に供給される電流量を制限する処理部である。信号処理部２４における処理内容及びその効果については後述する。
表示パネル６０は、各々が自発光素子を含む複数の画素を有し、映像信号に対応する画像を表示するパネルである。図４に示されるように、表示パネル６０は、表示部７０と、書き込み処理部６２と、ソースドライバ６８と、書き込み用シフトレジスタ６４とを有する。表示部７０は、複数の画素を有し、映像信号に対応する画像を表示する。書き込み処理部６２は、表示データを表示部７０に書き込むための制御信号とデータ信号を出力する。ソースドライバ６８は、表示部７０に対してデータ信号を出力する。書き込み用シフトレジスタ６４は、データ信号を表示部７０に書き込むための制御信号である書き込み信号を表示部７０に出力する。
電流制限回路４０は、表示パネル６０が有する複数の画素に供給される電流を制限する回路である。本実施の形態では、電流制限回路４０は、表示パネル６０の消費電力に相当する複数の画素に供給される電力値が制御目標電力値を超えた場合に、複数の画素に供給される電流を制限する。電流制限回路４０は、図３に示されるように、加重平均回路４２と、水平期間データ演算回路４４と、画面データ記憶部４６と、ゲイン演算回路４８と、ゲイン回路５０とを有する。
加重平均回路４２は、ＲＧＢ各々の信号の画素値の加重平均を算出する回路である。図３に示されるように、加重平均回路４２は、ＲＧＢ各々の表示データに対して、表示部７０のＲＧＢ画素別の電力消費特性に応じた重み付け係数を乗算し、それらの和を算出する。
水平期間データ演算回路４４は、水平期間毎に表示データに対応する水平期間電力換算データを演算する。本実施の形態では、水平期間データ演算回路４４は、加重平均回路４２が出力した加重平均の水平期間における積算値、又は、平均値を水平期間電力換算データ（レベル積算値）として算出する。
画面データ記憶部４６は、１フレーム分の電力換算データを記憶する。本実施の形態では、画面データ記憶部４６は、水平期間データ演算回路４４が出力する電力換算データを１フレーム分記憶する。
ゲイン演算回路４８は、画面データ記憶部４６が記憶する電力換算データと、制御目標電力値に基づいて、映像信号に乗じるゲインを算出する。本実施の形態では、ゲイン演算回路４８は、画面データ記憶部４６が記憶する電力換算データに基づいて、複数の画素における１フレーム分の消費電力である画面電力を算出する。ゲイン演算回路４８は、さらに、画面電力が制御目標電力値を超える場合に、ゲインとして、画面電力に対する制御目標電力値の比を算出する。この場合、ゲインは１未満となる。ゲイン演算回路４８は、画面電力が制御目標電力値を超えない場合に、ゲインを１とする。
ゲイン回路５０は、映像信号にゲインを乗じる回路である。ゲイン回路５０は、映像信号に、ゲイン演算回路４８で算出されたゲインを乗じる。本実施の形態では、図３に示されるように、ＲＧＢの各信号にゲインを乗じる。これにより、画面電力が制御目標電力値を超える場合に、映像信号に１未満のゲインが乗じられるため、映像信号の輝度を低減できる。したがって、表示パネル６０の複数の画素に供給される電流が制限される。
表示パネル６０が有する複数の画素について、図５を用いて説明する。図５は、本実施の形態に係る画素を構成するサブ画素の構成の一例を示す回路図である。図５には、自発光素子として有機ＥＬ素子を用いるサブ画素が示されている。本実施の形態に係る画素は、ＲＧＢの三色にそれぞれ対応する三つのサブ画素を含む。図５に示されるサブ画素は、赤色（Ｒ）の光を出射するためのサブ画素である。なお、緑色及び青色の光を出射するためのサブ画素も、図５に示される回路と同様の回路構成を有する。
サブ画素は、図５に示されるように、ＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ、薄膜トランジスタ）８１と、コンデンサ８４と、ＴＦＴ８２と、自発光素子８５ｒとを有する。
ＴＦＴ８１は、ソースドライバ６８の出力信号であるデータ信号が一端に入力される。コンデンサ８４は、ＴＦＴ８１に接続される。ＴＦＴ８２は、ＴＦＴ８１とコンデンサ８４との接続点に制御端子が接続されている。自発光素子８５ｒは、ＴＦＴ８２に接続される。
ＴＦＴ８１は、書き込み用シフトレジスタ６４の出力する制御信号である書き込み信号に基づいてオン／オフを切り替える。１水平期間内に書き込み信号によりＴＦＴ８１がオンすると、画素に書き込む信号レベルに応じたソースドライバ出力信号であるデータ信号がコンデンサ８４に保持される。
書き込み信号がオフになった後、コンデンサ８４に保持された電圧に応じた電流がＴＦＴ８２に流れ、自発光素子８５ｒは点灯する。
［２．電流制限回路の動作］
次に、電流制限回路４０の動作について説明する。
まず、図５に示されるサブ画素に入力される信号について図６を用いて説明する。図６は、本実施の形態に係るサブ画素に入力される書き込み信号の一例を示す図である。表示装置１０は、ソースドライバ６８の出力するデータ信号を書き込み信号により表示部７０に書き込み、水平ライン（以下、単に「ライン」ともいう。）単位の発光を行う。
次に、表示部７０の表示状態の遷移について図７を用いて説明する。図７は、本実施の形態に係る表示部７０の表示状態の遷移を示す模式図である。図７において、表示画面は、時点Ｔ１から時点Ｔ２、時点Ｔ２から時点Ｔ３の表示へと移行する。図７に示される第ｍフィールドの終わりに相当する時点Ｔ１においては第ｍフィールドの画面が表示されている。ここで、データ信号を各画素に書き込むための制御信号である書き込み信号を出力する書き込み用シフトレジスタ６４は、表示部７０の表示エリアの先頭を起点に画面の上から下へと走査するように書き込み信号を出力する。このため、第ｍフィールドの次のフィールドである第ｎフィールド（つまり、第ｍ＋１フィールド）の中間に相当する時点Ｔ２では、画面の上半分が第ｎフィールドの画面となり、下半分は第ｍフィールドの画面のままとなる。第ｎフィールドの終わりに相当する時点Ｔ３になると、表示エリアの下まで走査され、全画面第ｎフィールドの画面となる。
次に、画面データ記憶部４６の構成について図８を用いて説明する。図８は、本実施の形態に係る画面データ記憶部４６の構成を示す模式図である。図８に示されるように、画面データ記憶部４６は、表示部７０に書き込まれる信号情報として、表示部７０の表示画面上の水平ライン毎の水平期間電力換算データを記憶する。例えば、第ｉラインの水平期間電力換算データは、第ｉラインの電力値として画面データ記憶部４６に記憶される。次フィールドの書き替えが始まると、画面データ記憶部４６は、記憶する電力値も新たに書き替えていき、表示画面に書き込まれた信号に相当する電力値として記憶する。
次に、ゲイン演算回路４８における演算処理について、図９を用いて説明する。図９は、本実施の形態に係るゲイン演算回路４８におけるゲイン算出方法を示すフローチャートである。
図９に示されるように、まず、ゲイン演算回路４８は、画面データ記憶部４６が記憶する水平期間電力換算データに基づいて画面電力を算出する（Ｓ１）。以下、具体的には、画面データ記憶部４６に記憶された水平ライン数の水平期間電力換算データの和を画面電力として算出する。
続いて、ゲイン演算回路４８は、算出した画面電力が予め定められた制御目標電力値を超えているかどうか判断する（Ｓ２）。画面電力が制御目標電力値を超えていなければ、ゲインを１に設定する（Ｓ３）。画面電力が制御目標電力値を超えていれば、画面電力に対する制御目標電力値の比を１未満のゲインとして算出する（Ｓ４）。
以上のように、ゲイン演算回路４８によって算出されたゲインがゲイン回路５０に入力される。ゲイン回路５０が、ゲインを映像信号に積算することで、画面電力が制御目標値を超えている場合に、表示パネル６０の複数の画素に供給される電流が制限される。
［３．処理方法］
次に、本実施の形態に係る処理回路２０における処理方法について、図１０を用いて説明する。図１０は、本実施の形態に係る処理回路２０における処理方法を示すフローチャートである。
図１０に示されるように、まず、処理回路２０のフレームメモリ２２によって、処理回路２０に入力される現フレームの前のフレームである前フレームの複数の画素に対応する映像信号を記憶する（Ｓ１０）。
続いて、処理回路２０の信号処理部２４によって、映像信号を処理する（Ｓ２０）。映像信号を処理するステップＳ２０において、まず、複数の画素に含まれる一つの画素に対応する現フレームの映像信号が示す輝度ＩＮ（ｎ）と、当該一つの画素に対応する前フレームの映像信号が示す輝度ＩＮ（ｎ－１）とを比較する（Ｓ２１）。現フレームの映像信号が示す輝度ＩＮ（ｎ）が、前フレームの映像信号が示す輝度ＩＮ（ｎ－１）以下であるか、又は、所定の閾値ＴＨ以下である場合には（Ｓ２１でＹｅｓ）、当該一つの画素に対応する現フレームの映像信号をそのまま出力する（Ｓ２２）。それ以外の場合、つまり、現フレームの映像信号が示す輝度ＩＮ（ｎ）が、前フレームの映像信号が示す輝度ＩＮ（ｎ－１）より大きく、かつ、所定の閾値ＴＨより大きい場合には（Ｓ２１でＮｏ）、当該一つの画素に対応する現フレームの映像信号と前フレームの映像信号との重み付け平均（加重平均）を出力する（Ｓ２３）。
以上のように、本実施の形態に係る信号処理部２４は、現フレームの映像信号が示す輝度ＩＮ（ｎ）（ｎは自然数）が、前フレームの映像信号が示す輝度ＩＮ（ｎ－１）以下である場合には、現フレームの映像信号をそのまま表示パネル６０に出力しても、画素に供給される電流量が前フレームにおいて供給された電流量より増大しない。したがって、現フレームの映像信号に対応する輝度ＩＮ（ｎ）で画素を発光させても、上述したような画素に供給される電流量の急激な上昇は発生しない。このため、信号処理部２４は、現フレームの映像信号をそのまま出力する。
また、現フレームの映像信号が示す輝度ＩＮ（ｎ）が所定の閾値ＴＨ以下である場合には、画素に供給される電流が所定の値以下に抑制される。つまり、閾値ＴＨを適切に設定することで、画素に供給される電流を抑制できる。したがって、この場合にも、信号処理部２４は、現フレームの映像信号をそのまま出力する。なお、閾値ＴＨは、例えば、映像信号が示す最大輝度の５０％程度に設定することができる。
なお、輝度ＩＮ（ｎ）が閾値ＴＨより大きくても、前フレームの輝度ＩＮ（ｎ－１）以下である場合には、電流制限回路４０によって、電流を制限できるため、信号処理部２４によって、映像信号を処理する必要がない。
一方、現フレームの映像信号が示す輝度ＩＮ（ｎ）が、前フレームの映像信号が示す輝度ＩＮ（ｎ－１）より大きく、かつ、所定の閾値ＴＨより大きい場合には、画素に供給する電流が制御目標電力値に対応する電流を超えて上昇するおそれがあるため、信号処理部２４は、現フレームの映像信号と前フレームの映像信号との重み付け平均（加重平均）を出力する。
ここで、現フレームの映像信号と前フレームの映像信号との重み付け平均について説明する。現フレームの映像信号が示す輝度ＩＮ（ｎ）の重みをａ（０＜ａ＜１）とし、前フレームの映像信号が示す輝度ＩＮ（ｎ－１）の重みを（１－ａ）とすると、重み付け平均は、以下の式（１）で表される。
ａ×ＩＮ（ｎ）＋（１－ａ）×ＩＮ（ｎ－１） （１）
なお、本実施の形態では、重みａは０より大きく、１未満の定数である。重みａを小さくするほど過渡応答に現れるピーク電流値が小さく、かつ、過渡応答時間が長くなる。また、重みａを大きくするほど過渡応答に現れるピーク電流値が大きく、かつ、過渡応答時間が短くなる。このトレードオフがあるので、製品として許容されるピーク電流と応答時間との最適なバランスに応じてａの値を決定する。
このように、輝度ＩＮ（ｎ）より小さい輝度ＩＮ（ｎ－１）と、輝度ＩＮ（ｎ）との重み付け平均を取ることで、出力する映像信号の輝度を輝度ＩＮ（ｎ）より低減できる。したがって、画素に供給する電流を抑制できる。
映像信号がＲＧＢ信号である場合、輝度ＩＮ（ｎ）として、ＲＧＢ各々の表示データに、ＲＧＢに対応するサブ画素毎の電力消費特性に応じた重み付け係数ｐ、ｑ及びｒを乗じた和Ｗ（ｎ）を映像信号が示す輝度ＩＮ（ｎ）として用いることができる。この場合、ＲＧＢ各々の表示データを、それぞれ、Ｒ（ｎ）、Ｇ（ｎ）及びＢ（ｎ）とすると、和Ｗ（ｎ）は、以下の式（２）で表される。
Ｗ（ｎ）＝ｐ×Ｒ（ｎ）＋ｑ×Ｇ（ｎ）＋ｒ×Ｂ（ｎ） （２）
また、映像信号がＲＧＢ信号である場合、重み付け平均は、ＲＧＢ信号の各々に対して行えばよい。
また、処理回路２０に入力される映像信号が、例えば色差信号である場合には、輝度ＩＮ（ｎ）として、色差信号に含まれる輝度Ｙを用いることができる。
以上のように、本実施の形態に係る処理回路２０によれば、映像信号が示す輝度ＩＮ（ｎ）が急激に増大する場合にも表示パネル６０に供給される電流を抑制できる。なお、表示パネル６０に供給される電流を抑制するために、輝度ＩＮ（ｎ）の値に関わらず常に、輝度ＩＮ（ｎ）と輝度ＩＮ（ｎ－１）との重み付け平均を処理回路２０が出力する構成も考えられる。しかしながら、このような構成では、映像信号の変化に対する応答性能が劣化する。これに対して、本実施の形態では、映像信号が示す輝度ＩＮ（ｎ）が増大しない場合、又は、所定の閾値ＴＨ以下の場合には、処理回路２０は、映像信号をそのまま出力するため、映像信号に対する応答性能の劣化を抑制できる。
［４．作用及び効果］
次に、本実施の形態に係る表示装置１０の作用及び効果について、比較例の表示装置と比較しながら説明する。ここでは、比較例の表示装置として、本実施の形態に係る表示装置１０から処理回路２０を取り除いた表示装置を用いる。
まず、比較例の表示装置において、表示部７０の複数の画素に供給される電流について図１１を用いて説明する。図１１は、比較例の表示装置において全黒表示から全白表示に変化させる際に複数の画素に供給される電流の時間波形を示すグラフである。図１１に示される例では、表示部７０を全黒表示から全白表示に変化させた後、全白表示が維持される。図１１には、各時点において表示部７０に表示される画像（ａ）～（ｄ）が併せて示されている。
図１１の画像（ａ）に示されるように、図１１のグラフの左端の時点Ｔ１０においては、比較例の表示装置は、全黒表示状態である。この場合、表示部７０の複数の画素に供給される電流はほぼゼロである。続いて、全白表示を示す映像信号が比較例の表示装置に入力された場合、表示部７０の水平期間毎に、表示部７０の上端のラインから順に、黒表示から白表示に切り替えられる。
表示部７０の上端のラインから順に黒表示から白表示に切り替えられる際に、上端付近のラインにおいては、映像信号どおりに白表示に切り替えられる。しかしながら、白表示への切り替えの途中で、複数の画素に供給される電流値が、電流上限値を超える。ここで、電流上限値とは、複数の画素に供給される電力値の制御目標電力値に対応する電流値である。図１１に示される例では、電流上限値は１．２Ａである。このように複数の画素に供給される電流値が電流上限値を超える場合、電流制限回路４０は、上述したように映像信号に１未満のゲインを乗じる。これにより、複数の画素に供給される電流が制限される。
例えば、図１１の時点Ｔ１０から垂直期間（１Ｖ）の１／２が経過した時点Ｔ１１においては、表示部７０の上側の半分の領域に配置されたラインが黒表示から白表示に切り替えられる。この状態では、図１１の画像（ｂ）に示されるように、電流制限回路４０によって映像信号の輝度が低減されるため、上端のラインから下方のラインに近づくにしたがって、白表示の輝度が低下する。具体的には、表示部７０の上端のラインは、映像信号どおりに白表示されるが、図１１の画像（ｂ）において白表示されているラインのうち最も下方に配置されているライン（つまり、表示部７０の上下方向の中間に位置するライン）は、映像信号が示す輝度より低い輝度で白表示（つまりグレー表示）される。その後、表示部７０の下半分のラインに配置された画素も、映像信号が示す輝度より低い輝度で白表示される。これにより、時点Ｔ１０から１垂直期間後の時点Ｔ１２では、図１１の画像（ｃ）に示されるように、表示部７０は、表示部７０の下端に近づくほど輝度が低下する全白表示となる。この時点Ｔ１２では、表示部７０の上端に付近のラインにおいて、映像信号どおりの輝度で白表示されるため、複数の画素全体に供給される電流量は、電流上限値を大幅に超える。図１１に示される例では、複数の画素全体に供給される電流量は、最大２．２Ａ程度となる。
時点Ｔ１２から１垂直期間の間も電流制限回路４０によって複数の画素に供給される電流が制限される。これにより、時点Ｔ１２から１垂直周期経過後の時点Ｔ１３では、すべてのラインが、映像信号が示す輝度より低い輝度で全白表示される。これにより、時点Ｔ１３以降において複数の画素に供給される電流値は、電流上限値以下に制限される。
以上のように比較例に係る表示装置では、複数の画素に供給される電流量が一時的に大幅に電流上限値を超え得る。
次に、本実施の形態に係る表示装置１０において、表示部７０の複数の画素に供給される電流について図１２を用いて説明する。図１２は、本実施の形態に係る表示装置１０において全黒表示から全白表示に変化させる際に複数の画素に供給される電流の時間波形を示すグラフである。
表示装置１０の処理回路２０は、上述したように、複数の画素に含まれる一つの画素に対応する現フレームの映像信号が示す輝度ＩＮ（ｎ）が、前フレームの映像信号が示す輝度ＩＮ（ｎ－１）以下であるか、又は、所定の閾値ＴＨ以下である場合には、当該一つの画素に対応する現フレームの映像信号をそのまま出力する。一方、それ以外の場合、つまり、現フレームの映像信号が示す輝度ＩＮ（ｎ）が、前フレームの映像信号が示す輝度ＩＮ（ｎ－１）より大きく、かつ、所定の閾値ＴＨより大きい場合には、処理回路２０は、現フレームの映像信号と前フレームの映像信号との重み付け平均を出力する。
図１２に示される場合のように、映像信号が全黒表示から全白表示に変化する場合には、現フレームの映像信号が示す輝度ＩＮ（ｎ）が、前フレームの映像信号が示す輝度ＩＮ（ｎ－１）より大きく、かつ、所定の閾値ＴＨより大きくなる。このため、処理回路２０は、現フレームの全白表示を示す映像信号と、前フレームの全黒表示を示す映像信号との重み付け平均、つまり、現フレームの映像信号より輝度が低減された白表示を示す映像信号を表示パネル６０及び電流制限回路４０に出力する。このため、時点Ｔ１０から時点Ｔ１２までの期間に複数の画素に供給される電流値を、図１２に示されるように、比較例の表示装置より抑制できる。
また、図１２に示される例では、時点Ｔ１２から時点Ｔ１３までの垂直期間に対応する映像信号も全白表示を示す。ここで、処理回路２０のフレームメモリ２２に記憶された前フレームの映像信号（つまり、図１２の時点Ｔ１０から時点Ｔ１２までの垂直期間に対応する映像信号）も全白表示を示す映像信号である。つまり、現フレームの映像信号が示す輝度ＩＮ（ｎ）が、前フレームの映像信号が示す輝度ＩＮ（ｎ－１）以下であるため、処理回路２０は、映像信号をそのまま表示パネル６０及び電流制限回路４０に出力する。電流制限回路４０に入力される映像信号が示す輝度は、前フレームの重み付け平均された映像信号の輝度より大きくなるため、時点Ｔ１２から時点Ｔ１３までの期間においても、複数の画素に供給される電流値は増大する。しかしながら、複数の画素に供給される最大電流値は、比較例における最大電流値に対して大幅に抑制されている。
続いて、図１２に示される例では、時点Ｔ１３から時点Ｔ１４までの垂直期間に対応する映像信号も引き続き全白表示を示す。この映像信号が処理回路２０に入力されるため、時点Ｔ１２から時点Ｔ１３までの期間と同様に、処理回路２０は全白表示を示す映像信号をそのまま出力する。全白表示を示す映像信号が入力された電流制限回路４０によって、複数の画素に供給される電流が制限される。これにより、複数の画素に供給される電流値は、時点Ｔ１４では、電流上限値以下に制限される。
以上のように、本実施の形態に係る表示装置１０によれば、映像信号が示す輝度が急激に増大する場合にも表示パネルの複数の画素に供給される電流を抑制できる。
［５．変形例］
本実施の形態に係る処理回路２０の変形例について説明する。本実施の形態に係る処理回路２０においては、処理回路２０における処理を簡素化するために、重み付け平均において用いられる重みａを定数としたが、重みａは定数でなくてもよい。本変形例では、重みａは、輝度ＩＮ（ｎ）の関数である。以下、このような重みａについて図１３を用いて説明する。図１３は、本変形例に係る重みａと輝度ＩＮ（ｎ）との関係を示すグラフである。
図１３に示される例では、重みａは、輝度ＩＮ（ｎ）が閾値ＴＨ以下の場合には１である。つまり、処理回路は入力される映像信号を、そのまま出力する。輝度ＩＮ（ｎ）が閾値ＴＨより大きい場合には、重みａは、輝度ＩＮ（ｎ）が増大するにしたがって、減少する。このように、重みａを輝度ＩＮ（ｎ）の関数とすることで、処理回路は、輝度ＩＮ（ｎ）に適した重み付け平均を出力できる。例えば、輝度ＩＮ（ｎ）が増大するにしたがって、複数の画素に供給される電流量が増大するが、本変形例に係る処理回路では、輝度ＩＮ（ｎ）が増大するにしたがって現フレームの映像信号に掛ける重みａの値を小さくするため、電流量をより一層抑制できる。
なお、重みａは、輝度ＩＮ（ｎ）の線形関数であってもよいし、非線形関数であってもよい。また、重みａの最小値は、例えば、０．５以上としてもよい。これにより、映像信号に対する表示装置の応答性能が極端に劣化することを抑制できる。
（その他の実施の形態）
以上、本開示に係る処理回路などについて、実施の形態に基づいて説明したが、本開示に係る処理回路などは、上記実施の形態に限定されるものではない。実施の形態における任意の構成要素を組み合わせて実現される別の実施の形態や、実施の形態に対して本開示の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、本実施の形態に係る処理回路などを内蔵した各種機器も本開示に含まれる。
例えば、上記各実施の形態では、処理回路２０は表示装置に備えられているが、処理回路２０は、必ずしも表示装置に備えられなくてもよい。このような変形例について図１４を用いて説明する。図１４は、本変形例に係る処理回路２０と表示装置２１０との関係を示すブロック図である。図１４に示されるように、処理回路２０は、ＧＰＵ（Ｇｒａｐｈｉｃｓ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）２１２に備えられる。ＧＰＵ２１２は、画像処理用の演算装置であり、映像信号が入力されて、処理回路２０によって処理された映像信号を出力する。ＧＰＵ２１２は、表示装置２１０の外部に配置され、処理回路２０によって処理された映像信号を表示装置２１０に出力する。ＧＰＵ２１２は、例えば、図１５に示されるようなＰＣ（Ｐｅｒｓｏｎａｌ Ｃｏｍｐｕｔｅｒ）８０４に備えられてもよい。ＰＣ８０４は、キーボード８０６及びマウス８０７などによって操作される。表示装置２１０は、図１５に示されるモニタ８０５に備えられてもよい。モニタ８０５は、表示装置２１０を備え、ＰＣ８０４からの映像信号を表示する。また、ＧＰＵ２１２は、図１６に示されるようなハードディスクレコーダ８０８に備えられてもよい。
以上のように処理回路２０が表示装置に備えられない場合にも、上記実施の形態に係る処理回路２０と同様の効果が奏される。
また、上記各実施の形態に係る表示装置は、図１７に示されるような薄型フラットＴＶ８０２に内蔵されてもよい。この場合にも、上記各実施の形態と同様の効果が奏される。
また、上記実施の形態では、表示パネルが有する画素が、ＲＧＢの三色にそれぞれ対応する三つのサブ画素を含む構成を示したが、画素の構成はこれに限定されない。例えば、画素が、ＲＧＢＷの四色にそれぞれ対応する四つのサブ画素を含んでもよい。また表示パネルがモノクロ表示パネルである場合には、画素には、図５に示されるような単一の回路が含まれてもよい。
また、上記実施の形態では、映像信号は、ＲＧＢ信号であったが、映像信号には、ＲＧＢ信号以外の信号が含まれてもよい。つまり、映像信号は、ＲＧＢ信号を含めばよい。
また、映像信号は、ＲＧＢ信号を含む信号に限定されない。例えば、映像信号は、輝度信号を含む色差信号であってもよい。この場合、輝度ＩＮ（ｎ）として、色差信号に含まれる輝度Ｙを用いることができる。
また、上記実施の形態においては、自発光素子として、有機ＥＬ素子を用いる例を示したが、自発光素子はこれに限定されない。例えば、自発光素子として、無機ＥＬ素子などを用いてもよい。
本開示は、有機ＥＬフラットパネルディスプレイに有用であり、特に、消費電力が大きくなる大画面のディスプレイにおいて用いるのに最適である。
１０、２１０ 表示装置
２０ 処理回路
２２ フレームメモリ
２４ 信号処理部
４０ 電流制限回路
４２ 加重平均回路
４４ 水平期間データ演算回路
４６ 画面データ記憶部
４８ ゲイン演算回路
５０ ゲイン回路
６０ 表示パネル
６２ 書き込み処理部
６４ 書き込み用シフトレジスタ
６８ ソースドライバ
７０ 表示部
８１、８２ ＴＦＴ
８４ コンデンサ
８５ｒ 自発光素子
２１２ ＧＰＵ
８０２ 薄型フラットＴＶ
８０４ ＰＣ
８０５ モニタ
８０６ キーボード
８０７ マウス
８０８ ハードディスクレコーダ

Claims (8)

  1. 各々が自発光素子を含む複数の画素を有する表示パネルと、前記複数の画素に供給される電流を制限する電流制限回路とを有する表示装置用の映像信号を処理する処理回路であって、
    前記処理回路に入力される現フレームの前のフレームである前フレームの前記複数の画素に対応する前記映像信号を記憶するフレームメモリと、
    前記複数の画素に含まれる一つの画素に対応する前記現フレームの前記映像信号が示す輝度と、前記一つの画素に対応する前記前フレームの前記映像信号が示す輝度とを比較し、前記現フレームの前記映像信号が示す輝度が、前記前フレームの前記映像信号が示す輝度以下であるか、又は、所定の閾値以下である場合には、前記一つの画素に対応する前記現フレームの前記映像信号をそのまま出力し、それ以外の場合には、前記一つの画素に対応する前記現フレームの前記映像信号と前記前フレームの前記映像信号との重み付け平均を出力する信号処理部とを備える
    処理回路。
  2. 前記映像信号は、ＲＧＢ信号を含む
    請求項１に記載の処理回路。
  3. 前記映像信号は、輝度信号を含む
    請求項１に記載の処理回路。
  4. 前記重み付け平均の重みは、定数である
    請求項１～３のいずれか１項に記載の処理回路。
  5. 前記重み付け平均の重みは、前記映像信号が示す輝度の関数である
    請求項１～３のいずれか１項に記載の処理回路。
  6. 前記重み付け平均は、前記現フレームの前記映像信号が示す輝度ＩＮ（ｎ）の重みをａ（０＜ａ＜１）とし、前記前フレームの前記映像信号が示す輝度ＩＮ（ｎ－１）の重みを（１－ａ）とすると、以下の式で表される
    ａ×ＩＮ（ｎ）＋（１－ａ）×ＩＮ（ｎ－１）
    請求項１～５のいずれか１項に記載の処理回路。
  7. 請求項１～６のいずれか１項に記載の処理回路と、
    前記表示パネルと、
    前記電流制限回路とを備える
    表示装置。
  8. 各々が自発光素子を含む複数の画素を有する表示パネルと、前記複数の画素に供給される電流を制限する電流制限回路とを有する表示装置用の映像信号を処理する処理方法であって、
    現フレームの前のフレームである前フレームの前記複数の画素に対応する前記映像信号を記憶するステップと、
    前記複数の画素に含まれる一つの画素に対応する前記現フレームの前記映像信号が示す輝度と、前記一つの画素に対応する前記前フレームの前記映像信号が示す輝度とを比較し、前記現フレームの前記映像信号が示す輝度が、前記前フレームの前記映像信号が示す輝度以下であるか、又は、所定の閾値以下である場合には、前記一つの画素に対応する前記現フレームの前記映像信号をそのまま出力し、それ以外の場合には、前記一つの画素に対応する前記現フレームの前記映像信号と前フレームの前記映像信号との重み付け平均を出力するステップとを含む
    処理方法。
JP2019013493A 2019-01-29 2019-01-29 処理回路、表示装置、及び、処理方法 Active JP7181597B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019013493A JP7181597B2 (ja) 2019-01-29 2019-01-29 処理回路、表示装置、及び、処理方法
US16/774,743 US11100859B2 (en) 2019-01-29 2020-01-28 Processing circuit, display device, and processing method for reducing current during luminance change

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019013493A JP7181597B2 (ja) 2019-01-29 2019-01-29 処理回路、表示装置、及び、処理方法

Publications (2)

Publication Number Publication Date
JP2020122836A JP2020122836A (ja) 2020-08-13
JP7181597B2 true JP7181597B2 (ja) 2022-12-01

Family

ID=71992595

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019013493A Active JP7181597B2 (ja) 2019-01-29 2019-01-29 処理回路、表示装置、及び、処理方法

Country Status (2)

Country Link
US (1) US11100859B2 (ja)
JP (1) JP7181597B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021184054A (ja) * 2020-05-22 2021-12-02 株式会社Joled 表示装置、及び、電流制限方法
JP2023079069A (ja) * 2021-11-26 2023-06-07 株式会社Joled 電流制限回路、表示装置、及び、電流制限方法
JP2023108808A (ja) * 2022-01-26 2023-08-07 株式会社Joled 電流制限回路、表示装置、及び、電流制限方法
IT202200018054A1 (it) * 2022-09-02 2024-03-02 Macropix S R L Metodo per ottimizzare i consumi energetici di schermi a LED.

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000250463A (ja) 1999-02-26 2000-09-14 Canon Inc 画像表示装置及びその制御方法
US20090251595A1 (en) 2008-04-03 2009-10-08 Irts Method for converting a video signal for flicker compensation, and associated conversion device
JP2020115177A (ja) 2019-01-17 2020-07-30 株式会社ジャパンディスプレイ 表示装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007212644A (ja) 2006-02-08 2007-08-23 Matsushita Electric Ind Co Ltd 自発光表示装置
JP4468467B2 (ja) * 2008-06-27 2010-05-26 株式会社東芝 映像信号制御装置、映像表示システム、及び映像信号制御方法
US8730277B2 (en) * 2009-06-10 2014-05-20 Sharp Kabushiki Kaisha Driving device, driving method, image display device, television receiver, display monitor device, program and record medium
JP6167324B2 (ja) * 2012-07-25 2017-07-26 株式会社Ｊｏｌｅｄ 表示装置、画像処理装置、および画像処理方法
KR101978882B1 (ko) * 2013-01-17 2019-05-17 삼성디스플레이 주식회사 유기전계 발광 표시장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000250463A (ja) 1999-02-26 2000-09-14 Canon Inc 画像表示装置及びその制御方法
US20090251595A1 (en) 2008-04-03 2009-10-08 Irts Method for converting a video signal for flicker compensation, and associated conversion device
JP2020115177A (ja) 2019-01-17 2020-07-30 株式会社ジャパンディスプレイ 表示装置

Also Published As

Publication number Publication date
US11100859B2 (en) 2021-08-24
JP2020122836A (ja) 2020-08-13
US20200279528A1 (en) 2020-09-03

Similar Documents

Publication Publication Date Title
JP7181597B2 (ja) 処理回路、表示装置、及び、処理方法
US10311799B2 (en) Display device and method for controlling peak luminance of the same
KR101479993B1 (ko) 4색 표시 장치 및 그 신호 변환 방법
US9711080B2 (en) Timing controller, driving method thereof, and display device using the same
US11694635B2 (en) Method of driving display panel including compensating for flicker and display apparatus for performing the same
JP2005070426A (ja) 電気光学装置、電気光学装置の駆動方法及び電子機器
US11107403B2 (en) Current limiting circuit, display device, and current limiting method
KR20150114020A (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치의 구동 방법
KR20160139678A (ko) 영상 처리 방법 및 영상 처리 회로와, 그를 이용한 유기 발광 다이오드 표시 장치
KR20190086060A (ko) 표시 패널 구동 방법 및 이를 채용한 유기 발광 표시 장치
US11282459B2 (en) Display apparatus and method of driving display panel using the same
KR20200128283A (ko) 표시 장치 및 이의 구동 방법
US20230154436A1 (en) Display device, and method of operating a display device
JP2023108808A (ja) 電流制限回路、表示装置、及び、電流制限方法
KR20210000793A (ko) 적응적 리프레쉬를 수행하는 표시 장치
WO2021235415A1 (ja) 表示装置、及び、電流制限方法
US20220139289A1 (en) Display device performing peak luminance driving, and method of operating a display device
JP2012058351A (ja) 画像表示装置
US20230169920A1 (en) Current limiting circuit, display device, and current limiting method
JP2011227117A (ja) 画像処理装置、表示システム、電子機器及び画像処理方法
JP6288818B2 (ja) 信号生成装置、信号生成プログラム、信号生成方法、及び、画像表示装置
JP2010160237A (ja) 発光制御信号生成方法、発光制御信号生成回路、表示装置、電子機器
JP7305179B2 (ja) 電流制限回路、表示装置、及び電流制限方法
JP7386035B2 (ja) 電流制限回路、表示装置、及び電流制限方法
JP2022090196A (ja) 表示装置および表示方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220107

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220907

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221025

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221111

R151 Written notification of patent or utility model registration

Ref document number: 7181597

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350