CN113096613A - 一种模拟像素电路 - Google Patents

一种模拟像素电路 Download PDF

Info

Publication number
CN113096613A
CN113096613A CN202110382492.5A CN202110382492A CN113096613A CN 113096613 A CN113096613 A CN 113096613A CN 202110382492 A CN202110382492 A CN 202110382492A CN 113096613 A CN113096613 A CN 113096613A
Authority
CN
China
Prior art keywords
pixel
pixel voltage
capacitor
polarity
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110382492.5A
Other languages
English (en)
Inventor
陈弈星
于钦杭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing Xinshiyuan Electronics Co ltd
Original Assignee
Nanjing Xinshiyuan Electronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing Xinshiyuan Electronics Co ltd filed Critical Nanjing Xinshiyuan Electronics Co ltd
Priority to CN202110382492.5A priority Critical patent/CN113096613A/zh
Publication of CN113096613A publication Critical patent/CN113096613A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本发明公开了一种模拟像素电路，由信号输入端口VP进行信号输入，由开关SW1、SW2，源极跟随器I1和电容C1构成图像第一个极性的像素电压的存储和显示电路，由开关SW3、SW4，源极跟随器I2和电容C2构成图像另一个极性的像素电压的存储和显示电路。开关SW1、SW4在不同时间导通，把像素驱动电压分别采样到电容C1、C2，开关SW1、SW4断开后，像素驱动电压保持在电容C1、C2；不同的时间导通开关SW2、SW3将像素驱动电压驱动到像素输出节点VOUT输出到液晶电极显示。本发明能够减少数据驱动信号数量，提高像素灰阶电压的精度，提高共模电压翻转的频率，增强图像显示的质量和稳定性。

Description

一种模拟像素电路
技术领域
本发明涉及微显示电路技术领域，具体涉及一种模拟像素电路。
背景技术
随着微显示电路及其应用的快速发展，对微显示电路的分辨率、精度、功耗、面积都提出了更高的要求；同时，由于不同厂家的液晶材料和液晶盒制作存在差异性，像素电路需要保证输出到像素的电压准确。
像素电路的功能是保存要显示的信息，并使它稳定的显示在微显示屏幕上；同时，提高液晶共模电压VCOM翻转的频率有助于提高微显示电路的显示质量。
发明内容
本发明的目的在于克服现有技术中的不足，提供了一种模拟像素电路，减少数据驱动信号数量，提高像素灰阶电压的精度，提高共模电压翻转的频率，增强图像显示的质量和稳定性。
为解决上述技术问题，本发明提供了一种模拟像素电路，包含：
第一个极性像素电压的存储和显示电路，以及，与第一个极性相反的第二极性像素电压的存储和显示电路，两个极性像素电压的存储和显示电路并联后共同连接像素输出节点；
每个极性像素电压的存储和显示电路包括：像素电压存储控制开关、像素电压存储电容、像素电压跟随电路和像素显示控制开关；所述像素电压存储控制开关的一端连接信号输入端口，像素电压存储控制开关的另一端分两路，一路连接像素电压存储电容，另一路连接像素电压跟随电路的输入端，像素电压跟随电路的输出端串联像素显示控制开关后接入像素输出节点；
第一和第二极性像素电压的存储和显示电路中：像素电压存储控制开关在不同时间导通，将信号输入端口输入的像素驱动电压分别采样到像素电压存储电容；像素电压存储控制开关断开后，像素驱动电压保持在像素电压存储电容；像素显示控制开关在不同时间导通，将像素电压存储电容中保持的像素电压通过跟随电路驱动到像素输出节点输出。
可选的，所述像素电压存储开关类型根据工作电压的不同选择为单个NMOS开关，单个PMOS开关或PMOS和NMOS并联的互补开关。
可选的，所述像素电压存储电容为PIP电容、NCAP电容、NMOS电容、PMOS电容、MIM电容和MOM电容中任一种类型。
可选的，所述像素电压跟随电路为电压跟随器、两个NMOS构成和两个PMOS构成中任一种类型。
可选的，还包括辅助存储电容；所述辅助存储电容并联在像素输出节点。
可选的，辅助存储电容为PIP电容、NCAP电容、MIM电容和MOM电容中任一种类型。
可选的，所述像素显示控制开关类型根据工作电压的不同选择为单个NMOS开关，单个PMOS开关或PMOS和NMOS并联的互补开关。
可选的，所述A极性像素电压的存储和显示电路中：A极性像素电压存储控制开关为PMOS晶体管QP3，A极性像素电压存储电容由NMOS晶体管QN5和金属电容Cmim1并联组成，A极性像素电压跟随电路由两个NMOS晶体管QN1和QN2构成，A极性像素显示控制开关为NMOS晶体管QN4；
信号输入端口VP连接A极性像素电压存储控制开关QP3的漏极（D），QP3的栅极（G）作为存储控制节点S1，QP3的源极（S）连接晶体管QN5的栅极、电容Cmim1的一个极板和晶体管QN1的栅极；QN5的源极、漏极和Cmim1的另一个极板一起接地；NMOS器件QN1的源极（S）、QN2的漏极（D）和QN4的漏极（D）连接在一起；晶体管工作控制节点VBN连接NMOS器件QN2的栅极（G），VBN提供QN2的偏置电压使QN1和QN2可以工作在跟随器状态；QN4的栅极（G）作为显示控制节点S2；晶体管QN4的源极连接像素输出节点VOUT；
所述B极性像素电压的存储和显示电路中：B极性像素电压存储控制开关为晶体管QN3，B极性像素电压存储电容由晶体管QP5和金属电容Cmim2并联组成B极性像素电压跟随电路由两个PMOS晶体管QP1和QP2构成，B极性像素显示控制开关为晶体管QP4；
信号输入端口VP连接B极性像素电压存储控制开关QN3的漏极（D），QN3的栅极（G）作为存储控制节点S4， QN3的源极（S）连接晶体管QP5的栅极、电容Cmim2的一个极板和晶体管QP2的栅极；QP5的源极、漏极和Cmim1的另一个极板一起接电源；PMOS器件QP1的漏极（D）、QP2的源极（S）和QP4的漏极（D）连接在一起；晶体管工作控制节点VBP连接PMOS器件QP1的栅极（G），VBP提供QP1的偏置电压使QP1和QP2可以工作在跟随器状态；QP4的栅极（G）作为显示控制节点S3；晶体管QP4的源极连接像素输出节点VOUT。
可选的，还包括辅助存储电容，辅助存储电容为金属电容Cmim3，并联在像素输出节点VOUT。
可选的，所述A极性像素电压的存储和显示电路中：A极性像素电压存储控制开关由晶体管QP3和QN3并联组成，A极性像素电压存储电容由金属电容Cmim1构成，A极性像素电压跟随电路由两个NMOS晶体管QN1和QN2构成，A极性像素显示控制开关由晶体管QN5和QP5并联组成；
信号输入端口VP连接A极性像素电压存储控制开关QP3和QN3的漏极（D），QP3的栅极（G）作为存储控制节点S1B，QN3的栅极作为存储控制节点S1，S1和S1B信号极性相反；QP3和QN3的源极（S）连接电容Cmim1的一个极板和晶体管QN1的栅极；Cmim1的另一个极板一起接地；NMOS器件QN1的源极（S）、QN2的漏极（D）、QN5的漏极（D）和QP5的漏极（D）连接在一起；晶体管工作控制节点VBN连接NMOS器件QN2的栅极（G），VBN提供QN2的偏置电压使QN1和QN2可以工作在跟随器状态；QN5的栅极（G）作为显示控制节点S2，QP5的栅极（G）作为显示控制节点S2B，S2和S2B的信号极性相反；晶体管QN5和QP5的源极连接像素输出节点VOUT；
所述B极性像素电压的存储和显示电路中：B极性像素电压存储控制开关由晶体管QN4和QP4并联组成，B极性像素电压存储电容由金属电容Cmim2构成，B极性像素电压跟随电路由两个PMOS晶体管QP1和QP2构成，B极性像素显示控制开关由晶体管QN6和QP6并联组成；
信号输入端口VP连接B极性像素电压存储控制开关QP4和QN4的漏极（D），QP4的栅极（G）作为存储控制节点S4B，QN4的栅极作为存储控制节点S4，S4和S4B信号极性相反；QP4和QN4的源极（S）连接电容Cmim2的一个极板和晶体管QP2的栅极；Cmim2的另一个极板一起接地；PMOS器件QP1的漏极（D）、QP2的源极（S）、QN6的漏极（D）和QP6的漏极（D）连接在一起；晶体管工作控制节点VBP连接PMOS器件QP1的栅极（G），VBP提供QP1的偏置电压使QP1和QP2可以工作在跟随器状态；QN6的栅极（G）作为显示控制节点S3，QP6的栅极（G）作为显示控制节点S3B，S3和S3B的信号极性相反；晶体管QN6和QP6的源极连接像素输出节点VOUT。
与现有技术相比，本发明所达到的有益效果是：
本发明提出的一种模拟像素电路，合并输入接口，A帧和B帧通过同一个接口输入，减少了数据驱动信号数量，从而可以减少驱动电路的复杂程度和功耗，通过源极跟随器把存储在存储电容中的电压驱动到液晶，使驱动到液晶的电压更准确，并且在显示时不会破坏存储的电压；可以提高共模电压VCOM的翻转频率，使液晶显示的电压根据VCOM在C1存储的电压和C2存储的电压之间切换，从而提高微显示电路的显示质量。
附图说明
图1为本发明第一实施例的电路结构示意图；
图2为本发明第二实施例的电路图；
图3为液晶像素灰阶电压和公共电极电压图；
图4为本发明第三实施例的电路图；
图5为本发明第一实施例的显示时序.
附图标记说明：
SW1 ~ SW4 开关
C1 ~ C3 电容
I1，I2 跟随器电路
QN1 ~ QN5 NMOS晶体管
QP1 ~ QP5 PMOS晶体管
VP 信号输入端口
W1，W2 像素电压存储控制开关控制信号
D1，D2 像素显示控制开关控制信号
VCOM_H，VCOM_L 液晶公共电极
gray+，gray- 灰阶电压特性曲线
VS 帧同步信号
VCOM 公共电极信号
VBN，VBP晶体管工作控制节点
S1~S4，S1B~S4B 开关晶体管控制节点
VOUT 像素输出节点。
具体实施方式
下面结合附图对本发明作进一步描述。以下实施例仅用于更加清楚地说明本发明的技术方案，而不能以此来限制本发明的保护范围。
本发明提出了一种模拟像素电路，包括第一个极性（A）的像素电压的存储和显示电路，以及，和第一个极性相反的第二极性（B）的像素电压的存储和显示电路，通过两个电路并联后的共同输出端像素输出节点VOUT连接到液晶电极进行显示。本发明的电路可以减少数据驱动信号数量，提高像素灰阶电压的精度，提高共模电压翻转的频率，增强图像显示的质量和稳定性。
实施例一
本发明实施例的一种模拟像素电路，请参照图1所示，包括A极性的像素电压的存储和显示电路、B极性的像素电压的存储和显示电路和辅助存储电容C3；
A极性像素电压的存储和显示电路包括：A极性像素电压存储控制开关SW1，A极性像素电压存储电容C1，A极性像素电压跟随电路（源极跟随器I1），A极性像素显示控制开关SW2；具体连接关系为：SW1的一端连接信号输入端口VP，SW1的另一端分两路，一路连接C1后接地，另一路连接I1的输入端，I1的输出端串联SW2后接入像素输出节点VOUT；
B极性像素电压的存储和显示电路包括：B极性像素电压存储控制开关SW4，B极性像素电压存储电容C2，B极性像素电压跟随电路（源极跟随器I2），B极性像素显示控制开关SW3；具体连接关系为：SW4的一端连接信号输入端口VP，SW4的另一端分两路，一路连接C2后接地，另一路连接I2的输入端，I2的输出端串联SW3后接入像素输出节点VOUT；
辅助存储电容C3并联在像素输出节点VOUT，像素输出节点VOUT连接到液晶电极进行显示。
本发明一种模拟像素电路的工作过程为：A极性、B极性像素电压存储控制开关SW1、SW4在不同时间导通，把像素驱动电压分别采样到A极性、B极性像素电压存储电容C1、C2，像素电压存储控制开关SW1、SW4断开后，像素驱动电压保持在像素电压存储电容C1、C2；像素电压存储电容C1、C2中保持的像素电压在不同的时间通过源极跟随器电路I1、I2工作和像素显示控制开关SW2、SW3导通驱动到辅助存储电容C3，从像素输出节点VOUT输出到液晶电极显示。
也就是说，本发明中通过两组像素电压存储控制开关和像素电压存储电容，对信号输入端口VP上在两个不同时间的信号分别存储；两组像素电压跟随器电路和像素显示控制开关，依次把两组像素电压存储电容上面存储的电压信号驱动到液晶进行显示；辅助存储电容帮助驱动到液晶的电压信号保持稳定。
辅助存储电容C3为可选项，辅助存储电容C3的作用是帮助像素在跟随器I1和I2工作的间隙显示稳定：如果跟随器I1和I2的工作间隙很小，那就可以取消C3，这样像素的尺寸就可以减小，但是由于I1和I2的工作时间延长就会导致芯片功耗增加；如果I1和I2的工作间隙比较大，那就需要C3帮忙稳定像素电压，使显示稳定，这样由于I1和I2的工作时间缩短芯片功耗就会降低，但是C3的使用会使像素尺寸增加。
可选的，所述像素电压存储开关类型根据工作电压的不同选择为单个NMOS开关，单个PMOS开关或PMOS和NMOS并联的互补开关。
可选的，所述像素电压存储电容为PIP电容、NCAP电容、NMOS电容、PMOS电容、MIM电容和MOM电容中任一种类型。
可选的，辅助存储电容为PIP电容、NCAP电容、MIM电容和MOM电容中任一种类型。
请参考图3。液晶的特性要求液晶两端电压需要不停翻转，公共电极电压会按照一定频率在较高电平VCOM_H和较低电平VCOM_L之间切换。针对不同的公共电极电压，当公共电极电压切换到VCOM_L时显示的图像，其像素存储的电压和灰阶的特性曲线符合图中的gray+，这时高电压显示高灰阶，低电压显示低灰阶；当公共电极电压切换到VCOM_H时显示的图像，其像素存储的电压和灰阶的特性曲线符合图中的gray-，这时高电压显示高灰阶，低电压显示低灰阶。
实施例二
基于与实施例一同样的发明构思，本发明实施例的一种模拟像素电路，请参照图2，包含：A极性像素电压的存储和显示电路、B极性像素电压的存储和显示电路，以及辅助存储电容；
所述A极性像素电压的存储和显示电路中：A极性像素电压存储控制开关为PMOS晶体管QP3，A极性像素电压存储电容由NMOS晶体管QN5和金属电容Cmim1并联组成，A极性像素电压跟随电路由两个NMOS晶体管QN1和QN2构成，A极性像素显示控制开关为NMOS晶体管QN4；
信号输入端口VP连接A极性像素电压存储控制开关QP3的漏极（D），QP3的栅极（G）作为存储控制节点S1，QP3的源极（S）连接晶体管QN5的栅极、电容Cmim1的一个极板和晶体管QN1的栅极；QN5的源极、漏极和Cmim1的另一个极板一起接地；NMOS器件QN1的源极（S）、QN2的漏极（D）和QN4的漏极（D）连接在一起；晶体管工作控制节点VBN连接NMOS器件QN2的栅极（G），VBN提供QN2的偏置电压使QN1和QN2可以工作在跟随器状态；QN4的栅极（G）作为显示控制节点S2；晶体管QN4的源极连接像素输出节点VOUT；
所述B极性像素电压的存储和显示电路中：B极性像素电压存储控制开关为晶体管QN3，B极性像素电压存储电容由晶体管QP5和金属电容Cmim2并联组成B极性像素电压跟随电路由两个PMOS晶体管QP1和QP2构成，B极性像素显示控制开关为晶体管QP4；
信号输入端口VP连接B极性像素电压存储控制开关QN3的漏极（D），QN3的栅极（G）作为存储控制节点S4， QN3的源极（S）连接晶体管QP5的栅极、电容Cmim2的一个极板和晶体管QP2的栅极；QP5的源极、漏极和Cmim1的另一个极板一起接电源；PMOS器件QP1的漏极（D）、QP2的源极（S）和QP4的漏极（D）连接在一起；晶体管工作控制节点VBP连接PMOS器件QP1的栅极（G），VBP提供QP1的偏置电压使QP1和QP2可以工作在跟随器状态；QP4的栅极（G）作为显示控制节点S3；晶体管QP4的源极连接像素输出节点VOUT；
辅助存储电容为金属电容Cmim3，并联在像素输出节点VOUT。
请参考图5是像素显示控制时序。每帧（VS）图像可以根据需求进行多次公共电极信号极性翻转。在t1时间，VCOM由低变高，S2控制QN4导通，VBN控制QN2工作，QN5和Cmim1上面存储的电压信号通过跟随器QN1和QN2驱动到VOUT节点，存储在辅助存储电容Cmim3上，同时驱动液晶进行显示。在t2时间，VOUT电极信号稳定后关闭QN4和QN2，使电路工作功耗降低，显示信号保持在辅助存储电容Cmim3上，保持t2到t3时间之间显示图像不变。在t3时间，VCOM由高变低，S3控制QP4导通，VBP控制QP2工作，QP5和Cmim2上面存储的电压信号通过跟随器QP1和QP2驱动到VOUT节点，存储在辅助存储电容Cmim3上，同时驱动液晶进行显示。在t4时间，VOUT电极信号稳定后关闭QP4和QP2，使电路工作功耗降低，显示信号保持在辅助存储电容Cmim3上，保持t4到t5时间之间显示图像不变。在t5时间，进入新的周期继续循环进行t1~t4时间的操作。
跟随器电路I1和I2使每帧内A极性和B极性像素存储电压保持稳定，不会因为连接到VOUT显示而受到影响发生电压变化，提高了灰阶电压的精度；并且可以在A极性显示和B极性显示中来回切换，通过提高切换频率，可以减弱液晶内部杂质累积导致的亮度变化，增强图像显示的质量和稳定性。
实施例三
基于与实施例一和二同样的发明构思，请参照图4，本发明实施例的一种模拟像素电路包含：A极性像素电压的存储和显示电路、B极性像素电压的存储和显示电路；
所述A极性像素电压的存储和显示电路中：A极性像素电压存储控制开关由晶体管QP3和QN3并联组成，A极性像素电压存储电容由金属电容Cmim1构成，A极性像素电压跟随电路由两个NMOS晶体管QN1和QN2构成，A极性像素显示控制开关由晶体管QN5和QP5并联组成；
信号输入端口VP连接A极性像素电压存储控制开关QP3和QN3的漏极（D），QP3的栅极（G）作为存储控制节点S1B，QN3的栅极作为存储控制节点S1，S1和S1B信号极性相反；QP3和QN3的源极（S）连接电容Cmim1的一个极板和晶体管QN1的栅极；Cmim1的另一个极板一起接地；NMOS器件QN1的源极（S）、QN2的漏极（D）、QN5的漏极（D）和QP5的漏极（D）连接在一起；晶体管工作控制节点VBN连接NMOS器件QN2的栅极（G），VBN提供QN2的偏置电压使QN1和QN2可以工作在跟随器状态；QN5的栅极（G）作为显示控制节点S2，QP5的栅极（G）作为显示控制节点S2B，S2和S2B的信号极性相反；晶体管QN5和QP5的源极连接像素输出节点VOUT；
所述B极性像素电压的存储和显示电路中：B极性像素电压存储控制开关由晶体管QN4和QP4并联组成，B极性像素电压存储电容由金属电容Cmim2构成，B极性像素电压跟随电路由两个PMOS晶体管QP1和QP2构成，B极性像素显示控制开关由晶体管QN6和QP6并联组成；
信号输入端口VP连接B极性像素电压存储控制开关QP4和QN4的漏极（D），QP4的栅极（G）作为存储控制节点S4B，QN4的栅极作为存储控制节点S4，S4和S4B信号极性相反；QP4和QN4的源极（S）连接电容Cmim2的一个极板和晶体管QP2的栅极；Cmim2的另一个极板一起接地；PMOS器件QP1的漏极（D）、QP2的源极（S）、QN6的漏极（D）和QP6的漏极（D）连接在一起；晶体管工作控制节点VBP连接PMOS器件QP1的栅极（G），VBP提供QP1的偏置电压使QP1和QP2可以工作在跟随器状态；QN6的栅极（G）作为显示控制节点S3，QP6的栅极（G）作为显示控制节点S3B，S3和S3B的信号极性相反；晶体管QN6和QP6的源极连接像素输出节点VOUT。
实施例三对比实施例二，存储和显示开关由单个PMOS或单个NMOS扩充为CMOS互补开关，使得输入和显示电压范围可以更大；存储电容由MOS电容和金属电容并联简化为单独采用金属电容，优点是像素尺寸可以减小，缺点是像素电压稳定性变差，显示质量可能因此而下降。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和变型，这些改进和变型也应视为本发明的保护范围。

Claims (10)

1.一种模拟像素电路，其特征是，包含：
第一个极性像素电压的存储和显示电路，以及，与第一个极性相反的第二极性像素电压的存储和显示电路，两个极性像素电压的存储和显示电路并联后共同连接像素输出节点；
每个极性像素电压的存储和显示电路包括：像素电压存储控制开关、像素电压存储电容、像素电压跟随电路和像素显示控制开关；所述像素电压存储控制开关的一端连接信号输入端口，像素电压存储控制开关的另一端分两路，一路连接像素电压存储电容，另一路连接像素电压跟随电路的输入端，像素电压跟随电路的输出端串联像素显示控制开关后接入像素输出节点；
第一和第二极性像素电压的存储和显示电路中：像素电压存储控制开关在不同时间导通，将信号输入端口输入的像素驱动电压分别采样到像素电压存储电容；像素电压存储控制开关断开后，像素驱动电压保持在像素电压存储电容；像素显示控制开关在不同时间导通，将像素电压存储电容中保持的像素电压通过跟随电路驱动到像素输出节点输出。
2.根据权利要求1所述的一种模拟像素电路，其特征是，所述像素电压存储开关类型根据工作电压的不同选择为单个NMOS开关，单个PMOS开关或PMOS和NMOS并联的互补开关。
3.根据权利要求1所述的一种模拟像素电路，其特征是，所述像素电压存储电容为PIP电容、NCAP电容、NMOS电容、PMOS电容、MIM电容和MOM电容中任一种类型。
4.根据权利要求1所述的一种模拟像素电路，其特征是，所述像素电压跟随电路为电压跟随器、两个NMOS构成和两个PMOS构成中任一种类型。
5.根据权利要求1所述的一种模拟像素电路，其特征是，还包括辅助存储电容；所述辅助存储电容并联在像素输出节点。
6.根据权利要求5所述的一种模拟像素电路，其特征是，辅助存储电容为PIP电容、NCAP电容、MIM电容和MOM电容中任一种类型。
7.根据权利要求1所述的一种模拟像素电路，其特征是，所述像素显示控制开关类型根据工作电压的不同选择为单个NMOS开关，单个PMOS开关或PMOS和NMOS并联的互补开关。
8.根据权利要求1所述的一种模拟像素电路，其特征是，所述A极性像素电压的存储和显示电路中：A极性像素电压存储控制开关为PMOS晶体管QP3，A极性像素电压存储电容由NMOS晶体管QN5和金属电容Cmim1并联组成，A极性像素电压跟随电路由两个NMOS晶体管QN1和QN2构成，A极性像素显示控制开关为NMOS晶体管QN4；
信号输入端口VP连接A极性像素电压存储控制开关QP3的漏极，QP3的栅极作为存储控制节点S1，QP3的源极连接晶体管QN5的栅极、电容Cmim1的一个极板和晶体管QN1的栅极；QN5的源极、漏极和Cmim1的另一个极板一起接地；NMOS器件QN1的源极、QN2的漏极和QN4的漏极连接在一起；晶体管工作控制节点VBN连接NMOS器件QN2的栅极，VBN提供QN2的偏置电压使QN1和QN2可以工作在跟随器状态；QN4的栅极作为显示控制节点S2；晶体管QN4的源极连接像素输出节点VOUT；
所述B极性像素电压的存储和显示电路中：B极性像素电压存储控制开关为晶体管QN3，B极性像素电压存储电容由晶体管QP5和金属电容Cmim2并联组成B极性像素电压跟随电路由两个PMOS晶体管QP1和QP2构成，B极性像素显示控制开关为晶体管QP4；
信号输入端口VP连接B极性像素电压存储控制开关QN3的漏极，QN3的栅极作为存储控制节点S4， QN3的源极连接晶体管QP5的栅极、电容Cmim2的一个极板和晶体管QP2的栅极；QP5的源极、漏极和Cmim1的另一个极板一起接电源；PMOS器件QP1的漏极、QP2的源极和QP4的漏极连接在一起；晶体管工作控制节点VBP连接PMOS器件QP1的栅极，VBP提供QP1的偏置电压使QP1和QP2可以工作在跟随器状态；QP4的栅极作为显示控制节点S3；晶体管QP4的源极连接像素输出节点VOUT。
9.根据权利要求8所述的一种模拟像素电路，其特征是，还包括辅助存储电容，辅助存储电容为金属电容Cmim3，并联在像素输出节点VOUT。
10.根据权利要求1所述的一种模拟像素电路，其特征是，所述A极性像素电压的存储和显示电路中：A极性像素电压存储控制开关由晶体管QP3和QN3并联组成，A极性像素电压存储电容由金属电容Cmim1构成，A极性像素电压跟随电路由两个NMOS晶体管QN1和QN2构成，A极性像素显示控制开关由晶体管QN5和QP5并联组成；
信号输入端口VP连接A极性像素电压存储控制开关QP3和QN3的漏极，QP3的栅极作为存储控制节点S1B，QN3的栅极作为存储控制节点S1，S1和S1B信号极性相反；QP3和QN3的源极连接电容Cmim1的一个极板和晶体管QN1的栅极；Cmim1的另一个极板一起接地；NMOS器件QN1的源极、QN2的漏极、QN5的漏极和QP5的漏极连接在一起；晶体管工作控制节点VBN连接NMOS器件QN2的栅极，VBN提供QN2的偏置电压使QN1和QN2可以工作在跟随器状态；QN5的栅极作为显示控制节点S2，QP5的栅极作为显示控制节点S2B，S2和S2B的信号极性相反；晶体管QN5和QP5的源极连接像素输出节点VOUT；
所述B极性像素电压的存储和显示电路中：B极性像素电压存储控制开关由晶体管QN4和QP4并联组成，B极性像素电压存储电容由金属电容Cmim2构成，B极性像素电压跟随电路由两个PMOS晶体管QP1和QP2构成，B极性像素显示控制开关由晶体管QN6和QP6并联组成；
信号输入端口VP连接B极性像素电压存储控制开关QP4和QN4的漏极，QP4的栅极作为存储控制节点S4B，QN4的栅极作为存储控制节点S4，S4和S4B信号极性相反；QP4和QN4的源极连接电容Cmim2的一个极板和晶体管QP2的栅极；Cmim2的另一个极板一起接地；PMOS器件QP1的漏极、QP2的源极、QN6的漏极和QP6的漏极连接在一起；晶体管工作控制节点VBP连接PMOS器件QP1的栅极，VBP提供QP1的偏置电压使QP1和QP2可以工作在跟随器状态；QN6的栅极作为显示控制节点S3，QP6的栅极作为显示控制节点S3B，S3和S3B的信号极性相反；晶体管QN6和QP6的源极连接像素输出节点VOUT。
CN202110382492.5A 2021-04-09 2021-04-09 一种模拟像素电路 Pending CN113096613A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110382492.5A CN113096613A (zh) 2021-04-09 2021-04-09 一种模拟像素电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110382492.5A CN113096613A (zh) 2021-04-09 2021-04-09 一种模拟像素电路

Publications (1)

Publication Number Publication Date
CN113096613A true CN113096613A (zh) 2021-07-09

Family

ID=76675796

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110382492.5A Pending CN113096613A (zh) 2021-04-09 2021-04-09 一种模拟像素电路

Country Status (1)

Country Link
CN (1) CN113096613A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1350279A (zh) * 2000-10-19 2002-05-22 夏普株式会社 数据信号线驱动电路和包括它的图像显示装置
CN101320183A (zh) * 2007-06-07 2008-12-10 三菱电机株式会社 图像显示装置及驱动电路
US20090219238A1 (en) * 2008-02-19 2009-09-03 Victor Company Of Japan, Ltd. Liquid crystal display apparatus, and driving circuit and driving method thereof
CN102621751A (zh) * 2011-01-30 2012-08-01 青岛海信电器股份有限公司 液晶显示面板及其驱动方法、液晶显示器
JP2012220928A (ja) * 2011-04-14 2012-11-12 Jvc Kenwood Corp 液晶表示装置及びその駆動方法
CN108335683A (zh) * 2018-03-14 2018-07-27 北京集创北方科技股份有限公司 源极驱动器、液晶显示装置及驱动方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1350279A (zh) * 2000-10-19 2002-05-22 夏普株式会社 数据信号线驱动电路和包括它的图像显示装置
CN101320183A (zh) * 2007-06-07 2008-12-10 三菱电机株式会社 图像显示装置及驱动电路
US20090219238A1 (en) * 2008-02-19 2009-09-03 Victor Company Of Japan, Ltd. Liquid crystal display apparatus, and driving circuit and driving method thereof
CN102621751A (zh) * 2011-01-30 2012-08-01 青岛海信电器股份有限公司 液晶显示面板及其驱动方法、液晶显示器
JP2012220928A (ja) * 2011-04-14 2012-11-12 Jvc Kenwood Corp 液晶表示装置及びその駆動方法
CN108335683A (zh) * 2018-03-14 2018-07-27 北京集创北方科技股份有限公司 源极驱动器、液晶显示装置及驱动方法

Similar Documents

Publication Publication Date Title
KR100475975B1 (ko) 액정 표시 장치의 구동 장치 및 구동 방법
KR100341295B1 (ko) 차동증폭회로, 이를 이용한 연산증폭기회로 및 그 연산증폭기회로를 이용한 액정구동회로
US5680149A (en) Driving circuit for driving liquid crystal display device
US7443239B2 (en) Differential amplifier, data driver and display device
US20040196231A1 (en) Liquid crystal display device with influences of offset voltages reduced
US7786970B2 (en) Driver circuit of display device
US20060202744A1 (en) Voltage generating circuit with two resistor ladders
JP2005293817A (ja) シフトレジスタとその駆動方法及び液晶表示パネルの駆動装置
US8299821B2 (en) Integrated gate driver circuit
CN105513531A (zh) 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
KR20080011896A (ko) 게이트 온 전압 발생회로와 게이트 오프 전압 발생회로 및이들을 갖는 액정표시장치
CN106683624B (zh) Goa电路及液晶显示装置
EP3910639A1 (en) Shift register and driving method therefor, gate driver circuit, and display device
CN101506865A (zh) 电源电路及液晶显示装置
US11087706B2 (en) Display driving circuit having source auxiliary circuit and gate auxiliary circuit and driving method thereof, display panel and display device
US20020033788A1 (en) Liquid crystal driving method and liquid crystal driving circuit
JPWO2004042691A1 (ja) サンプルホールド回路およびそれを用いた画像表示装置
CN113096613A (zh) 一种模拟像素电路
KR100922926B1 (ko) 액정표시장치의 구동장치 및 그 구동방법
CN108133694B (zh) 栅极驱动电路、驱动方法和显示装置
US7684092B2 (en) Electro-optical device and writing circuit of electro-optical device
US20240185936A1 (en) Shift register and driving method thereof, gate driving circuit, and display device
JP2002351406A (ja) 液晶ディスプレイのソース駆動増幅器
KR20120011823A (ko) 액정 구동 회로
JPH05313609A (ja) 液晶駆動装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20210709