CN106683624B - Goa电路及液晶显示装置 - Google Patents

Abstract

本发明公开了一种GOA电路及液晶显示装置，包括多个GOA子电路，每个GOA子电路包括上拉控制单元、上拉单元、自举电容单元、下拉单元和下拉维持单元，其中，下拉维持单元包括下拉维持模块、第一下拉模块和第二下拉模块，在每个GOA单元中，上级GOA子电路的下拉维持模块与下级GOA子电路的下拉维持模块相连接，上级GOA子电路的第二节点与下级GOA子电路的第二下拉模块相连接，下级GOA子电路的第二节点与上级GOA子电路的第二下拉模块相连接，上级GOA子电路的第三信号输入端连接到下级GOA子电路的第一节点或者连接到上级GOA子电路的第一信号输入端，下级GOA子电路的第三信号输入端连接到上级GOA子电路的第一节点或者连接到下级GOA子电路的第一信号输入端。

Description

GOA电路及液晶显示装置

技术领域

本发明总体说来涉及显示技术领域，更具体地讲，尤其涉及一种GOA电路及液晶显示装置。

背景技术

液晶显示器(Liquid Crystal Display，LCD)以其高显示品质、价格低廉、携带方便等优点得到了广泛的应用。

目前，液晶显示器的面板驱动技术逐渐趋向于采用GOA(Gate Drive on Array)技术，GOA技术即阵列基板行驱动技术，是在薄膜晶体管阵列基板上实现逐行扫描的驱动方式。具体说来，GOA电路具有两项基本功能：第一是输出栅极扫描驱动信号，驱动面板内的栅极线，打开显示区的薄膜晶体管(Thin Film Transistor，TFT)，以对像素进行充电；第二是移位寄存功能，当一个栅极扫描驱动信号输出完成后，通过时钟控制进行下一个栅极扫描驱动信号的输出，并依次传递下去。GOA技术能简化平板显示面板的制作工序，提升产地并降低产品成本，同时还可以提升显示面板的集成度使之更适合制作窄边框显示产品，以满足现代人们的视觉追求。

现有的GOA电路中，均包括级联的多级GOA单元，每一级GOA单元均包括上拉控制模块、上拉模块、自举电容模块、下拉维持模块和下拉模块。目前，大尺寸液晶显示面板已成为行业内发展的主要趋势，随着面板尺寸和栅极驱动行数的增加，GOA的负载也相应地增大，因而GOA中各个薄膜晶体管的尺寸和面板边框会增加，不利于实现液晶显示面板的窄边框，同时负载增大也会使GOA模块功耗增加。

发明内容

有鉴于此，本发明目的是提供一种GOA电路及液晶显示装置，以解决现有的由于面板尺寸和栅极驱动行数的增加导致GOA电路负载增大以及薄膜晶体管数目增多的问题。

根据本发明示例性实施例的一方面，提供一种GOA电路，所述GOA电路包括多个GOA子电路，每两个相邻的GOA子电路构成一个GOA单元，其中，每个GOA单元包括上级GOA子电路和下级GOA子电路，其中，每个GOA子电路包括上拉控制单元、上拉单元、自举电容单元、下拉单元和下拉维持单元，其中，上拉控制单元连接到第一信号输入端和第一节点，用于在第一信号输入端的控制下将第一信号输入端的电压信号输出至第一节点，或者，上拉控制单元还连接电压输入端，用于在第一信号输入端的控制下将电压输入端的电压信号输出至第一节点；上拉单元连接到时钟信号端、第一节点和信号输出端，用于在第一节点的电压信号的控制下将时钟信号端的时钟信号输出至信号输出端；自举电容单元连接在第一节点与信号输出端之间，用于存储并保持所述第一节点的电压信号；下拉单元连接到第二信号输入端、第一节点和恒压负电位端，用于在第二信号输入端的控制下将恒压负电位端的低电位输出至第一节点，其中，下拉维持单元包括下拉维持模块、第一下拉模块和第二下拉模块，其中，下拉维持模块连接到驱动信号端、恒压负电位端、第一节点和第二节点；第一下拉模块连接到第二节点、第三信号输入端、恒压负电位端和第一节点；第二下拉模块连接到第一节点、第二节点、恒压负电位端和输出信号端，其中，每个GOA子电路的下拉维持模块和第一下拉模块分别在驱动信号端的驱动信号和第三信号输入端的电压信号的控制下控制该GOA子电路的第二下拉模块将该GOA子电路的第一节点和输出信号端的电压维持在低电位；其中，在每个GOA单元中，上级GOA子电路的下拉维持模块与下级GOA子电路的下拉维持模块相连接，上级GOA子电路的第二节点与下级GOA子电路的第二下拉模块相连接，下级GOA子电路的第二节点与上级GOA子电路的第二下拉模块相连接，上级GOA子电路的第三信号输入端连接到下级GOA子电路的第一节点或者连接到上级GOA子电路的第一信号输入端，下级GOA子电路的第三信号输入端连接到上级GOA子电路的第一节点或者连接到上级GOA子电路的第一信号输入端。

可选地，所述上拉控制单元包括第一晶体管，其中，第一晶体管的栅极和第一极连接到信号输入端，第二极连接到第一节点。

可选地，所述上拉单元包括第二晶体管，其中，第二晶体管的栅极连接到第一节点、第一极连接到时钟信号端，第二极连接到信号输出端。

可选地，下拉单元包括第三晶体管，其中，第三晶体管的栅极连接到第二信号输入端，第一极连接到第一节点，第二极连接到恒压负电位端。

可选地，所述下拉维持模块包括第四晶体管、第五晶体管和第六晶体管，其中，第四晶体管的栅极和第一极连接到驱动信号端，第二极连接到第三节点；第五晶体管的栅极连接到第三节点，第一极连接到驱动信号端，第二极连接到第二节点；第六晶体管的栅极连接到第一节点，第一极连接到第三节点，第二极连接到恒压负电位端，其中，在每个GOA单元中，上级GOA子电路的第三节点和下级GOA子电路的第三节点相连接。

可选地，所述第一下拉模块包括第七晶体管和第八晶体管，其中，第七晶体管的栅极连接到第三信号输入端，第一极连接到第二节点，第二极连接到恒压负电位端；第八晶体管的栅极连接到第一节点，第一极连接到第二节点，第二极连接到恒压负电位端。

可选地，所述第二下拉模块包括第九晶体管、第十晶体管、第十一晶体管和第十二晶体管，其中，第九晶体管的栅极连接到第二节点，第一极连接到第一节点，第二极连接到恒压负电位端；第十晶体管的栅极连接到第二节点，第一极连接到信号输出端，第二极连接到恒压负电位端；第十一晶体管的栅极连接到所在GOA单元中的另一级GOA子电路的第二节点，第一极连接到第一节点，第二极连接到恒压负电位端；第十二晶体管的栅极连接到所在GOA单元中的另一级GOA子电路的第二节点，第一极连接到第一节点，第二极连接到恒压负电位端。

可选地，在每个GOA单元中，上级GOA子电路的驱动信号端接收的驱动信号与下级GOA子电路的驱动信号端接收的驱动信号的相位相反。

根据本发明示例性实施例的另一方面，提供一种液晶显示装置，包括如上所述的任一项所述的GOA电路。

根据本发明示例性实施例提供的GOA电路及液晶显示装置，不仅可以减少薄膜晶体管的数目、有效降低GOA电路的功耗，还可以避免第二下拉模块处于直流应力作用导致GOA电路的失效。

附图说明

通过下面结合附图进行的详细描述，本发明示例性实施例的上述和其它目的、特点和优点将会变得更加清楚，其中：

图1示出根据本发明示例性实施例的GOA单元的结构示意图；

图2示出根据本发明示例性实施例的GOA单元的示例；

图3示出根据本发明示例性实施例的GOA单元的信号时序图；

图4示出根据本发明另一示例性示例的GOA单元的示例。

具体实施方式

现在，将参照附图更充分地描述不同的示例实施例，其中，一些示例性实施例在附图中示出，其中，相同的标号始终表示相同的部件。

本发明示例性实施例提供一种GOA电路，所述GOA电路包括多个GOA子电路，每两个相邻的GOA子电路构成一个GOA单元，其中，每个GOA单元包括上级GOA子电路和下级GOA子电路。

下面，将结合图1详细描述GOA单元的结构。

图1示出根据本发明示例性实施例的GOA单元的结构示意图。

如图1所示，根据本发明示例性实施例GOA单元中的每个GOA子电路均包括：上拉控制单元、上拉单元、自举电容单元、下拉单元和下拉维持单元。这里，在本实施例中的上级GOA子电路包括：上拉控制单元11、上拉单元12、自举电容单元13、下拉单元14和下拉维持单元15，其中下拉维持单元15包括下拉维持模块151、第一下拉模块152和第二下拉模块153；此外，在本实施例中的下级GOA子电路包括：上拉控制单元21、上拉单元22、自举电容单元23、下拉单元24和下拉维持单元25，其中下拉维持单元25包括下拉维持模块251、第一下拉模块252和第二下拉模块253。应注意，图1示出的GOA单元的结构示意图适用于在上拉控制单元仅连接第一信号输入端和第一节点的情况。

具体说来，上拉控制单元11连接到第一信号输入端IN和第一节点Qn，用于在第一信号输入端IN的控制下将第一信号输入端IN的电压信号输出至第一节点Qn。

上拉单元12连接到时钟信号端N、第一节点Qn和信号输出端OUTPUT，用于在第一节点Qn的电压信号的控制下将时钟信号端N的时钟信号CK输出至信号输出端OUTPUT。

自举电容单元13连接在第一节点Qn与信号输出端OUTPUT之间，用于存储并保持所述第一节点Qn的电压信号。

下拉单元14连接到第二信号输入端IN2、第一节点Qn和恒压负电位端VSS，用于在第二信号输入端IN2的控制下将恒压负电位端VSS的低电位输出至第一节点Qn。

此外，下拉维持单元15包括下拉维持模块151、第一下拉模块152和第二下拉模块153。

下拉维持模块151连接到驱动信号端M、恒压负电位端VSS、第一节点Qn和第二节点Kn。

第一下拉模块152连接到第二节点Kn、第三信号输入端IN3、恒压负电位端VSS和第一节点Qn。

第二下拉模块153连接到第一节点Qn、第二节点Kn、恒压负电位端VSS和输出信号端OUTPUT。

这里，在上述结构中，每个GOA子电路的下拉维持模块151和第一下拉模块152分别在驱动信号端M的驱动信号和第三信号输入端IN3的电压信号的控制下控制该GOA子电路的第二下拉模块153将该GOA子电路的第一节点Qn和输出信号端OUTPUT的电压维持在低电位。

此外，在每个GOA单元中，上级GOA子电路的下拉维持模块151与下级GOA子电路的下拉维持模块251相连接，上级GOA子电路的第二节点Kn与下级GOA子电路的第二下拉模块253相连接，下级GOA子电路的第二节点Kn’与上级GOA子电路的第二下拉模块153相连接。

此外，在上拉控制单元11仅连接第一信号输入端IN和第一节点Qn的情况下，上级GOA子电路的第三信号输入端IN3连接到下级GOA子电路的第一节点Qn’，下级GOA子电路的第三信号输入端IN3’连接到上级GOA子电路的第一节点Qn。

此外，作为示例，在每个GOA单元中，上级GOA子电路的驱动信号端接收的驱动信号与下级GOA子电路的驱动信号端接收的驱动信号的相位相反。在这种情况下，由于每个GOA子电路的上级GOA子电路的下拉维持模块和下级GOA子电路的下拉维持模块相连接，因此，上级GOA子电路和下级GOA子电路各自的第二节点可以通过驱动信号的切换实现下拉维持单元的分时共用，从而防止各自的第二下拉模块长时间处于直流应力的作用下而导致GOA子电路的失效。

图2示出根据本发明示例性实施例的GOA单元的示例。

这里，以本示例性实施例中的GOA单元中的上级GOA子电路为液晶显示区域的第n级水平扫描线充电并且下级GOA子电路为液晶显示区域的第n+1级水平扫描线充电为例来说明GOA单元的示例。

如图2所示，上拉控制单元11包括第一晶体管T11，其中，第一晶体管T11的栅极和第一极连接到第一信号输入端G(n-2)，第二极连接到第一节点Qn，这里，所述第一信号输入端G(n-2)为本实施例中的GOA单元的前一个GOA单元的上级GOA子电路输出的栅极驱动扫描信号。

上拉单元12包括第二晶体管T21，其中，第二晶体管T21的栅极连接到第一节点Qn、第一极连接到时钟信号端M，第二极连接到信号输出端G(n)。

自举电容单元13可以为电容器。

下拉单元14包括第三晶体管T41，其中，第三晶体管T3的栅极连接到第二信号输入端G(n+4)，第一极连接到第一节点Qn，第二极连接到恒压负电位端VSS。这里，所述第二信号端G(n+4)为本实施例中的GOA单元的往后数第二个GOA单元的上级GOA子电路输出的栅极驱动扫描信号。

所述下拉维持模块151包括第四晶体管T51、第五晶体管T53和第六晶体管T52，其中，第四晶体管T51的栅极和第一极连接到驱动信号端M，第二极连接到第三节点Tn；第五晶体管T53的栅极连接到第三节点，第一极连接到驱动信号端M，第二极连接到第二节点Kn；第六晶体管T52的栅极连接到第一节点Qn，第一极连接到第三节点Tn，第二极连接到恒压负电位端VSS，其中，在每个GOA单元中，上级GOA子电路的第三节点Tn和下级GOA子电路的第三节点Tn+1相连接。

第一下拉模块152包括第七晶体管T54和第八晶体管T55，其中，第七晶体管T54的栅极连接到第三信号输入端，这里，所述第三信号输入端可以输入下级GOA子电路的第一节点Qn+1的电压信号，第一极连接到第二节点Kn，第二极连接到恒压负电位端VSS；第八晶体管T55的栅极连接到第一节点Qn，第一极连接到第二节点Kn，第二极连接到恒压负电位端VSS。

第二下拉模块153包括第九晶体管T43、第十晶体管T33、第十一晶体管T42和第十二晶体管T32，其中，第九晶体管T43的栅极连接到第二节点Kn，第一极连接到第一节点Qn，第二极连接到恒压负电位端VSS；第十晶体管T33的栅极连接到第二节点Kn，第一极连接到信号输出端G(n)，第二极连接到恒压负电位端VSS；第十一晶体管T42的栅极连接到所在GOA单元中的另一级GOA子电路的第二节点Kn+1，第一极连接到第一节点Qn，第二极连接到恒压负电位端VSS；第十二晶体管的栅极T32连接到所在GOA单元中的另一级GOA子电路的第二节点Kn+1，第一极连接到第一节点Qn，第二极连接到恒压负电位端VSS。

图3示出根据本发明示例性实施例的GOA单元的信号时序图。

以下，将结合图3对图2所示的GOA单元中的各个器件的工作状态进行详细说明。需要说明的是，本发明示例性实施例中晶体管的通、断过程均是以所有晶体管为PMOS型晶体管为例进行说明。

这里，图3中用虚线将波形图划分为1-8个工作区间：

在T1作用区间：G(n-2)为高电平，T11导通，Qn被充电至第一阶高电位，当CKn为低电平时，G(n)输出低电平信号，当LCn为高电平且LCn+1为低电平时，此时，T51、T53、T53’、T52、T55和T54导通，Kn的电位为低电位。

在T2作用区间：G(n-1)为高电平，T11’导通，Qn+1被充电至第一阶高电位，所以当CKn+1为低电平时，G(n+1)输出低电平信号，此外，当LCn为高电平且LCn+1为低电平时，此时，T51、T53、T53’、T52、T52’、T55、T54’、T54、T55’导通，Kn以及Kn+1的电位为低电位，从而使得T42、T43、T32、T33、T42’、T43’、T32’和T33’截止，并且由于G(n+4)和G(n+5)为低电平，因此，晶体管T41和T41’截止，使得Qn和Qn+1的电位保持高电位。

在T3作用期间：Gn-2为低电平，T11截止，由于自举电容单元的自举作用，CKn为高电平时，G(n)输出高电平信号，此外，Qn电位被保持至第二阶高电位。

在T4作用期间：Gn-1为低电平，CKn+1转为高电平，Qn+1被自举电容单元自举至第二阶高电位。同时当LCn为高电平，LCn+1为低电平时，T51、T53、T53’、T52、T52’、T54、T54’、T55和T55’导通，因此Kn和Kn+1的电位为低电位，从而使得T42、T43、T32、T33、T42’、T43’、T32’和T33’截止，由于G(n+4)和G(n+5)输出低电平，所以T41、T41’截止，使得Qn和Qn+1的电位保持高电位。

在T5作用期间：由于自举电容单元13的作用，当CKn为低电平时，G(n)输出低电平，，Qn电位降至第一阶高电位。

在T6作用期间：由于自举电容单元23的作用，当CKn+1为低电平时，G(n+1)输出低电平，Qn+1电位降至第一阶高电位。

在T7作用期间：Gn+4输出高电平，T41打开，将Qn电位下拉至VSS电位。

在T8作用期间：Gn+5输出高电平，T41’打开，将Qn+1电位下拉至VSS电位，并且LC1为高电平，LC2为低电平，使得T51、T53和T53’导通，T52、T52’、T54、T54’、T55、T55’和T51’截止，因此Kn的电压为高电位，使得T43、T33、T43’和T33’截止，从而将Qn、G(n)、Qn+1和G(n+1)下拉至VSS，从而减少了高频信号对Qn、G(n)、Qn+1、G(n+1)的耦合影响。

此外，当Kn+1的电位为低电位，T42、T32、T42’和T32’截止，当LCn为低电位且LCn+1为高电位时，Kn+1的电位为高电位，使得T42、T32、T42’和T32’导通，将Qn、G(n)、Qn+1和G(n+1)下拉至VSS，而Kn的电压为低电位使得T43、T33、T43’和T33’截止。

通过上述分析可以看出，通过这种LCn和LCn+1交替切换高低电平的方式，可以避免T42、T32、T42’和T32’以及T43、T33、T43’和T33’一直处于导通的状态，造成器件电性的漂移，影响电路的可靠性。

这里，应注意，本发明示例性实施例中晶体管也可以是NMOS型晶体管，在此不做限制。

图4示出根据本发明另一示例性示例的GOA单元的示例。

这里，除了上拉控制单元和第一下拉模块之外，本实施例的GOA单元的其他单元或模块与图2中的相同，在此就不再赘述。

具体说来，每个GOA子电路的上拉控制单元除了连接到第一信号输入端和第一节点之外，还连接电压输入端，用于在第一信号输入端的控制下将电压输入端的电压信号输出至第一节点，同时，上级GOA子电路的第三信号输入端连接到上级GOA子电路的第一信号输入端，下级GOA子电路的第三信号输入端连接到上级GOA子电路的第一信号输入端。通过这种方式可以减少第一节点Qn或者Qn+1在最大高电位期间，T11或者T11’漏电所造成Qn或者Qn+1的漏电，使得影响驱动扫描信号的输出。另一方面，由于T54和T54’连G(n-2)，从而可以改善当Kn或者Kn+1的电位由高电位转为低电位的时间，增加Qn或者Qn+1的稳定性。

此外，本发明示例性实施例还提供一种包括如上所述的GOA电路的液晶显示装置，由于前述实施例已经对GOA电路的结构进行了说明，此处不再赘述。

综上所述，在根据本发明示例性实施例的GOA电路，可以不仅可以减少薄膜晶体管的数目、有效降低GOA电路的功耗，还可以避免第二下拉模块处于直流应力作用导致GOA电路的失效。

显然，本发明的保护范围并不局限于上诉的具体实施方式，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (8)

1.一种GOA电路，其特征在于，所述GOA电路包括多个GOA子电路，每两个相邻的GOA子电路构成一个GOA单元，其中，每个GOA单元包括上级GOA子电路和下级GOA子电路，

其中，每个GOA子电路包括上拉控制单元、上拉单元、自举电容单元、下拉单元和下拉维持单元，

其中，上拉控制单元连接到第一信号输入端和第一节点，用于在第一信号输入端的控制下将第一信号输入端的电压信号输出至第一节点，或者，上拉控制单元还连接电压输入端，用于在第一信号输入端的控制下将电压输入端的电压信号输出至第一节点；上拉单元连接到时钟信号端、第一节点和信号输出端，用于在第一节点的电压信号的控制下将时钟信号端的时钟信号输出至信号输出端；自举电容单元连接在第一节点与信号输出端之间，用于存储并保持所述第一节点的电压信号；下拉单元连接到第二信号输入端、第一节点和恒压负电位端，用于在第二信号输入端的控制下将恒压负电位端的低电位输出至第一节点，

其中，下拉维持单元包括下拉维持模块、第一下拉模块和第二下拉模块，

其中，下拉维持模块连接到驱动信号端、恒压负电位端、第一节点和第二节点；第一下拉模块连接到第二节点、第三信号输入端、恒压负电位端和第一节点；第二下拉模块连接到第一节点、第二节点、恒压负电位端和输出信号端，

其中，每个GOA子电路的下拉维持模块和第一下拉模块分别在驱动信号端的驱动信号和第三信号输入端的电压信号的控制下控制该GOA子电路的第二下拉模块将该GOA子电路的第一节点和输出信号端的电压维持在低电位；

其中，在每个GOA单元中，上级GOA子电路的下拉维持模块与下级GOA子电路的下拉维持模块相连接，上级GOA子电路的第二节点与下级GOA子电路的第二下拉模块相连接，下级GOA子电路的第二节点与上级GOA子电路的第二下拉模块相连接，上级GOA子电路的第三信号输入端连接到上级GOA子电路的第一信号输入端，下级GOA子电路的第三信号输入端连接到上级GOA子电路的第一信号输入端；

其中，所述下拉维持模块包括第四晶体管、第五晶体管和第六晶体管，

其中，第四晶体管的栅极和第一极连接到驱动信号端，第二极连接到第三节点；

第五晶体管的栅极连接到第三节点，第一极连接到驱动信号端，第二极连接到第二节点；

第六晶体管的栅极连接到第一节点，第一极连接到第三节点，第二极连接到恒压负电位端，

其中，在每个GOA单元中，上级GOA子电路的第三节点和下级GOA子电路的第三节点相连接。

2.如权利要求1所述的GOA电路，其特征在于，所述上拉控制单元包括第一晶体管，其中，第一晶体管的栅极和第一极连接到信号输入端，第二极连接到第一节点。

3.如权利要求1所述的GOA电路，其特征在于，所述上拉单元包括第二晶体管，其中，第二晶体管的栅极连接到第一节点、第一极连接到时钟信号端，第二极连接到信号输出端。

4.如权利要求1所述的GOA电路，其特征在于，下拉单元包括第三晶体管，其中，第三晶体管的栅极连接到第二信号输入端，第一极连接到第一节点，第二极连接到恒压负电位端。

5.如权利要求1所述的GOA电路，其特征在于，所述第一下拉模块包括第七晶体管和第八晶体管，

其中，第七晶体管的栅极连接到第三信号输入端，第一极连接到第二节点，第二极连接到恒压负电位端；

第八晶体管的栅极连接到第一节点，第一极连接到第二节点，第二极连接到恒压负电位端。

6.如权利要求1所述的GOA电路，其特征在于，所述第二下拉模块包括第九晶体管、第十晶体管、第十一晶体管和第十二晶体管，

其中，第九晶体管的栅极连接到第二节点，第一极连接到第一节点，第二极连接到恒压负电位端；

第十晶体管的栅极连接到第二节点，第一极连接到信号输出端，第二极连接到恒压负电位端；

第十一晶体管的栅极连接到所在GOA单元中的另一级GOA子电路的第二节点，第一极连接到第一节点，第二极连接到恒压负电位端；

第十二晶体管的栅极连接到所在GOA单元中的另一级GOA子电路的第二节点，第一极连接到信号输出端，第二极连接到恒压负电位端。

7.如权利要求1所述的GOA电路，其特征在于，在每个GOA单元中，上级GOA子电路的驱动信号端接收的驱动信号与下级GOA子电路的驱动信号端接收的驱动信号的相位相反。

8.一种液晶显示装置，其特征在于，包括如权利要求1-7任一项所述的GOA电路。