CN101320183A - 图像显示装置及驱动电路 - Google Patents

Abstract

本发明的目的在于提供一种可降低功耗的图像显示装置及其中使用的驱动电路。本发明是具备信号线、扫描线、布线、晶体管、电容、和驱动电路的图像显示装置。该图像显示装置的驱动电路构成的活性元件是相同的导电型，且活性元件与晶体管同时形成于同一基板上，具备切换电路(1，7)，根据规定的信号，生成并输出切换驱动信号的电压电平的第1切换信号和第2切换信号；输出电平保持电路(2)，根据重复信号，在规定期间保持第1切换信号和第2切换信号的电压电平；和输出电路(3)，根据第1切换信号和第2切换信号，生成驱动信号，并将驱动信号输出到布线。

Description

图像显示装置及驱动电路

技术领域

本发明是涉及图像显示装置及驱动电路的发明。

背景技术

在作为图像显示装置的液晶显示装置中，作为降低功耗的驱动技术之一，采用专利文献1的图1或图8中公开的电容耦合驱动技术。该驱动技术通过经保持电容使具有规定电压振幅的信号(下面也称为补偿信号)耦合于像素节点，将写入像素的显示信号的电压电平调整为必需的电平。由此，电容耦合驱动技术可减小提供给源极线(下面也称为数据线)的显示信号的电压振幅，降低数据线消耗的功率。

另外，在专利文献2的图4(a)中，公开了用于执行电容耦合驱动的电容线驱动电路。

并且，即便在采用IPS(In Plane Switching)液晶显示面板的液晶显示装置中，也采用每线独立公共(common)驱动方式，作为与电容耦合驱动一样的驱动方式。该每线独立公共驱动方式已知为在执行基于栅极线驱动信号的振幅降低的栅极线驱动电路的功耗降低的同时、可提高该电路中使用的晶体管的可靠性的技术。具体而言，在专利文献3中，公开了图18公开的共同电极驱动电路中，具体使用单一导电型(N型)的MOS晶体管，以低成本来实现每线独立公共驱动方式。另外，专利文献4、5中也公开了每线独立公共驱动方式。

专利文献1：日本特开2003-295157号公报

专利文献2：日本特开2003-228345号公报

专利文献3：日本特开2006-276541号公报

专利文献4：日本特开平10-31464号公报

专利文献5：日本特开2001-350438号公报

但是，专利文献2的图4(a)所公开的电容线驱动电路例如在图4(b)所示的真值表中、Q(n)＝H、{QB(n)＝L}、Q(n+1)＝L、FR＝L的情况下，在VDD与VSS之间流过贯通电流，该部分消耗功率。另外，专利文献2的电容线驱动电路的输出仅在关联的栅极线扫描信号变化的期间前后约1水平扫描期间中与存储电容线连接。因此，存储电容线在上述以外的期间中变为浮动状态，若源极线的信号电压变化大，则存在经布线的交叉电容，存储电容线的电位变化，对显示图像产生影响的问题。

另外，在专利文献3的图18中，向节点ND1、ND2分别输入互补的电平，与之对应，晶体管T3、T4互补地变为导通或截止，将输出信号输出到OUT节点。通过节点ND2或节点ND1变为H电平，触发器(flip-flop)结构的晶体管T10或T9之一变为导通，节点ND1或节点ND2的L电平由低阻抗设定为基准电压VSS电平。另一方面，节点ND2或节点ND1的H电平在高阻抗状态下主要被保持在电容元件Cbs1与Cs1或Cbs2与Cs2的串联电容。

保持H电平的期间比1帧期间(约16.7ms)长，在晶体管T9或晶体管T10的漏极源极间的泄漏电流大的情况下，该电平下降，不能充分导通晶体管T3或晶体管T4。由此，输出阻抗增大，利用电容耦合等在输出产生的电压噪声的抑制变得不充分。在电平下降更大的情况下，输出信号OUT的H电平下降。结果，存在施加于液晶的电压与正规值不同、显示异常的问题。并且，期望在L电平侧有基本无功耗的驱动电路。

发明内容

因此，本发明为了解决上述问题而作出，其目的在于提供一种可降低功耗的图像显示装置及其中使用的驱动电路。并且，在本发明的某些实施方式中，除解决上述课题外，其目的在于还提供无贯通电流、且存储电容线变为浮动状态的期间不存在的图像显示装置及其中使用的驱动电路。另外，在本发明的其它实施方式中，除解决上述课题外，其目的还在于提供不产生显示异常的图像显示装置及其中使用的驱动电路。

本发明的技术手段是一种图像显示装置，具备多个信号线；与信号线正交的多个扫描线；沿扫描线排列的多个布线；晶体管，设置在信号线与扫描线的各个交点附近，分别将一个电流电极连接于信号线，将控制电极连接于扫描线；连接于布线的电容；和连接于布线、向电容提供驱动信号的驱动电路。另外，该图像显示装置的驱动电路构成的活性元件是相同的导电型，且活性元件与晶体管同时形成于同一基板上，具备：切换电路，根据规定的信号，生成并输出切换驱动信号的电压电平的第1切换信号和第2切换信号；输出电平保持电路，根据重复信号，在规定期间保持第1切换信号和第2切换信号的电压电平；和输出电路，根据第1切换信号和第2切换信号，生成驱动信号，并将驱动信号输出到布线。

本发明记载的图像显示装置及驱动电路中，由于驱动电路具备切换电路、输出电平保持电路与输出电路，所以可降低图像显示装置及驱动电路中消耗的功率。

附图说明

图1是本发明实施方式1的图像显示装置的框图。

图2是本发明实施方式1的另一图像显示装置的框图。

图3是本发明实施方式1的再一图像显示装置的框图。

图4是本发明实施方式1的电容线驱动电路的电路图。

图5是本发明实施方式1的电容线驱动电路的动作波形图。

图6是本发明实施方式1的电容线驱动电路的偶数行的电路图。

图7是本发明实施方式1的电容线驱动电路的动作波形图。

图8是本发明实施方式1的变形例的电容线驱动电路的电路图。

图9是本发明实施方式1的变形例的电容线驱动电路的电路图。

图10是本发明实施方式1的变形例的电容线驱动电路的电路图。

图11是本发明实施方式1的变形例的电容线驱动电路的电路图。

图12是本发明实施方式1的变形例的电容线驱动电路的电路图。

图13是本发明实施方式1的变形例的电容线驱动电路的电路图。

图14是本发明实施方式2的电容线驱动电路的电路图。

图15是本发明实施方式2的变形例的电容线驱动电路的电路图。

图16是本发明实施方式2的变形例的电容线驱动电路的电路图。

图17是本发明实施方式3的电容线驱动电路的电路图。

图18是本发明实施方式3的变形例的扫描方向切换电路的电路图。

图19是本发明实施方式3的变形例的扫描方向切换电路的电路图。

图20是本发明实施方式3的变形例的电容线驱动电路的电路图。

图21是本发明实施方式3的变形例的扫描方向切换电路的电路图。

图22是本发明实施方式4的电路构成的框图。

图23是本发明实施方式4的移位寄存器的电路图。

图24是本发明实施方式4的变形例的移位寄存器的电路图。

图25是本发明实施方式5的移位寄存器的电路图。

图26是本发明实施方式5的变形例的移位寄存器的电路图。

图27是本发明实施方式6的电容线驱动电路的电路图。

图28是本发明实施方式6的电容线驱动电路的动作波形图。

图29是本发明实施方式6的电容线驱动电路的偶数行的电路图。

图30是本发明实施方式6的电容线驱动电路的偶数行的电路图。

图31是本发明实施方式6的变形例的电容线驱动电路的电路图。

图32是本发明实施方式7的电容线驱动电路的电路图。

图33是本发明实施方式7的变形例的电容线驱动电路的电路图。

图34是本发明实施方式8的电容线驱动电路的电路图。

图35是本发明实施方式9的电容线驱动电路的电路图。

图36是本发明实施方式9的充电泵(charge pump)电路的电路图。

图37是本发明实施方式9的变形例的电容线驱动电路的电路图。

图38是本发明实施方式9的变形例的充电泵电路的电路图。

图39是本发明实施方式9的图像显示装置的框图。

图40是本发明实施方式10的图像显示装置的框图。

图41是本发明实施方式10的另一图像显示装置的框图。

图42是本发明实施方式10的再一图像显示装置的框图。

图43是本发明实施方式10的又一图像显示装置的框图。

图44是本发明实施方式10的共同电极驱动电路的电路图。

图45是本发明实施方式10的共同电极驱动电路的动作波形图。

图46是本发明实施方式10的共同电极驱动电路的偶数行的电路图。

图47是本发明实施方式10的共同电极驱动电路的偶数行的电路图。

图48是本发明实施方式10的共同电极驱动电路的动作波形图。

图49是本发明实施方式10的变形例的共同电极驱动电路的电路图。

图50是本发明实施方式10的变形例的共同电极驱动电路的动作波形图。

图51是本发明实施方式10的变形例的共同电极驱动电路的电路图。

图52是本发明实施方式11的共同电极驱动电路的电路图。

图53是本发明实施方式11的变形例的共同电极驱动电路的电路图。

图54是本发明实施方式12的共同电极驱动电路的电路图。

图55是本发明实施方式12的变形例的扫描方向切换电路的电路图。

图56是本发明实施方式12的变形例的扫描方向切换电路的电路图。

图57是本发明实施方式13的共同电极驱动电路的电路图。

图58是本发明实施方式13的充电泵电路的电路图。

图59是本发明实施方式13的变形例的共同电极驱动电路的电路图。

图60是本发明实施方式13的变形例的充电泵电路的电路图。

符号说明

1 输出电平切换电路、2 输出电平保持电路、3 输出电路、4扫描方向切换电路、5 移位寄存器、7 极性切换电路、10 液晶显示装置、11 绝缘体基板、20 液晶阵列部、25 像素、26 像素开关元件、27 保持电容元件、28 液晶显示元件、30 栅极线驱动电路、40 源极驱动器、50 移位寄存器、52，54 数据锁存电路、60 灰度电压生成电路、70 解码电路、80 模拟放大器、90 电容线驱动电路、91 共同电极驱动电路、100 源极驱动器IC。

具体实施方式

(实施方式1)

图1中示出本实施方式1的图像显示装置的框图。在图1所示的框图中，作为本发明的图像显示装置的代表例，示出液晶显示装置10的构成。本发明的图像显示装置不限于图1所示的液晶显示装置10。

首先，图1所示的液晶显示装置10具备液晶阵列部20、栅极线驱动电路(扫描线驱动电路)30、和源极驱动器40。并且，在图1所示的液晶显示装置10中，具备后面详细说明的补偿信号生成电路即电容线驱动电路90。图1所示的液晶显示装置10中，电容线驱动电路90设置在液晶阵列部20的右侧，但本发明不限于此，在栅极线驱动电路30形成于液晶阵列部20的基板上的情况下，也可将电容线驱动电路90设置在液晶阵列部20的左侧。并且，电容线驱动电路90共用栅极线驱动电路30使用的电源线、信号线，与栅极线驱动电路30一体构成。

液晶阵列部20具备配置成矩阵状的多个像素25。并且，在液晶阵列部20中，在每个像素行(下面也称为像素线)配置栅极线GL1、GL2...(将其统称为栅极线GL)。另外，在液晶阵列部20中，在每个像素列(下面也称为像素列)配置数据线DL1、DL2...(将其统称为数据线DL)。在图1中，代表地图示设置在第1行和第2行的第1列及第2列的像素25、与其对应配置的栅极线GL1、GL2、数据线DL1、DL2以及电容线CCL0、CCL1、CCL2...(将其统称为电容线CCL)。

各像素25在对应的数据线DL与像素电极Np之间具有像素开关元件26，在像素电极Np与电容线CCL之间具有保持电容元件27，在像素电极Np与共同电极节点Nc之间具有液晶显示元件28。液晶显示元件28根据像素电极Np与共同电极节点Nc之间产生的电位差，使夹持的液晶的定向性变化，而改变显示亮度。由此，各像素25的亮度可由经数据线DL和像素开关元件26传递到像素电极Np的显示电压来控制。即，通过向像素电极Np与共同电极节点Nc之间施加对应于最大亮度的电压差与对应于最小亮度的电压差之间的中间电压差，各像素25可得到中间的亮度。因此，图1所示的液晶显示装置10通过阶梯式设定上述显示电压，可显示灰度的亮度。

接着，栅极线驱动电路30根据规定的扫描周期，依次选择并驱动栅极线GL。每个栅极线GL连接于对应的像素开关元件26的栅极上。在栅极线驱动电路30选择特定的栅极线GL期间，连接于该栅极线GL的像素中像素开关元件26变为导通状态，像素电极Np与对应的数据线DL连接。因此，经数据线DL向像素电极Np提供对应于显示信号的显示电压。

之后，在像素电极Np中，提供的显示电压在调整其电平的同时，由保持电容元件27保持。像素开关元件26通常由形成于与液晶显示元件28相同的绝缘基板(玻璃基板或树脂基板等)上的TFT(Thin FilmTransistor)构成。

接着，源极驱动器40将利用作为N比特数字信号的显示信号SIG阶梯设定的显示电压，输出到数据线DL。这里，若显示信号SIG例如为6比特的信号，则显示信号SIG由显示信号比特DB0～DB5构成。根据6比特的显示信号SIG，各像素25可进行2⁶＝64级的灰度显示。并且，若像素25以R(Red)、G(Green)、和B(Blue)3色构成1个显示单位，则可进行约26万色的彩色显示。

图1所示的源极驱动器40具备移位寄存器50、数据锁存电路52、54、灰度电压生成电路60、解码电路70和模拟放大器80。显示信号SIG在串行生成对应于每个像素25的显示亮度的显示信号比特DB0-DB5后构成。即，各定时中的显示信号比特DB0～DB5表示液晶阵列部20中的任一个像素25的显示亮度。

接着，移位寄存器50在与切换显示信号SIG的设定的周期同步的定时，向数据锁存电路52指示取入显示信号比特DB0～DB5。数据锁存电路52依次取入由串行生成的显示信号比特DB0～DB5构成的显示信号SIG，保持1个像素线大小的显示信号SIG。

另外，向数据锁存电路54输入锁存信号LT。该锁存信号LT在数据锁存电路52中取入1个像素线大小的显示信号SIG的定时被活性化。即，数据锁存电路54响应于锁存信号LT活性化的定时，取入数据锁存电路52中保持的1个像素线大小的显示信号SIG。

灰度电压生成电路60由串联连接于高电压VDH与低电压VDL之间的63个分压电阻构成。灰度电压生成电路60使用该63个分压电阻，生成64级的灰度电压V1～V64。

解码电路70解码由数据锁存电路54保持的显示信号SIG。之后，解码电路70根据该解码结果，从灰度电压生成电路60生成的灰度电压V1～V64内，选择输出到各解码输出节点Nd1、Nd2...(将其统称为解码输出节点Nd)的电压。

结果，从解码输出节点Nd同时(并行)输出数据锁存电路54保持的1个像素线大小的显示信号SIG所对应的显示电压(灰度电压V1～V64的任一电压)。图1中，代表地图示对应于第1列和第2列的数据线DL1、DL2的解码输出节点Nd1、Nd2。

接着，模拟放大器80放大到对应于从解码电路70输出到解码输出节点Nd的各显示电压的模拟电压，输出到数据线DL。

如上所述，本实施方式的液晶显示装置10中，源极驱动器40根据规定的扫描周期，一次一像素线地将对应于一连串显示信号SIG的显示电压输出到数据线DL，栅极线驱动电路30通过与该扫描周期同步，依次驱动栅极线GL，在液晶阵列部20中显示基于显示信号SIG的图像。

在图1所示的液晶显示装置10中，电容线驱动电路90、栅极线驱动电路30和源极驱动器40作为一体将液晶阵列部20形成于同一绝缘体基板上。但是，本发明不限于此，栅极线驱动电路30和源极驱动器40也可设置为液晶阵列部20的外部电路。

例如，图2中示出如下构成，代替源极驱动器40，将形成于单晶硅基板上的半导体集成电路构成的源极驱动器IC100设置为外部电路，将栅极线驱动电路30、电容线驱动电路90和液晶阵列部20形成于同一绝缘体基板11上。

另外，图3中示出如下构成，代替源极驱动器40和栅极线驱动电路30，将半导体集成电路构成的源极驱动器IC100和栅极驱动器IC110设置为外部电路，将电容线驱动电路90和液晶阵列部20形成于同一绝缘体基板11上。

在栅极线的扫描方法中，通常有从图1中的上方向下方、或从下方向上方任一方方向扫描的方法、和根据使用条件切换扫描两个方向的方法。各个栅极线扫描方法均可适用于本发明的图像显示装置中，但在下面说明的本实施方式的图像显示装置中，首先说明使用单一方向的扫描方法的情况。

另外，在电容耦合驱动中，有专利文献1的实施方式1中说明的、从栅极线选择信号从选择状态变为非选择状态的定时起，1水平期间(H)后、输入补偿信号的情况；和专利文献1的实施方式2中说明的、在栅极线选择信号从选择状态变为非选择状态之后的定时输入补偿信号的情况。任一电容耦合驱动均可适用于本发明的图像显示装置，但下面说明的本实施方式的图像显示装置中，说明在从栅极线选择信号从选择状态变为非选择状态的定时起，1水平期间(H)后输入补偿信号的情况。

下面，图4中示出本实施方式的图像显示装置的电容线驱动电路90。图4所示的电容线驱动电路90表示像素线的奇数行中的栅极线驱动信号所对应的电容线驱动电路90。图4所示的电容线驱动电路90中使用的晶体管可以是多晶硅TFT、非晶硅TFT、有机TFT之一。但是，非晶硅TFT和有机TFT当向该TFT的栅极与源极之间持续地施加直流的偏压时，有可能该TFT的阈值电压移位并引起误动作。因此，在使用非晶硅TFT和有机TFT的情况下，必需对阈值电压的移位考虑某种对策。

在下面说明的本实施方式的图像显示装置中，说明难以产生阈值电压移位的多晶硅TFT。另外，在本实施方式中，在使用非晶硅TFT和有机TFT的情况下，就阈值电压移位的对策电路在后面的实施方式中说明。当然，也可将该电路用于多晶硅TFT。

另外，假设图4所示的电容线驱动电路90中使用的晶体管为N型，其阈值电压Vth全部相等。N型晶体管当栅极相对源极变为H(High)电平时变为活性(导通)状态，当为L(Low)电平时变为非活性(截止)状态。另外，图4所示的电容线驱动电路90中使用的晶体管设为N型，但本发明的电容线驱动电路90中使用的晶体管也可为P型晶体管。P型晶体管当栅极相对源极变为L(Low)电平时变为活性(导通)状态，当为H(High)电平时变为非活性(截止)状态。

通常，图像显示装置的基准电位将写入像素的显示信号的电位设定为基准，但在本实施方式的图像显示装置的基准电位中，为了容易说明，将电容线驱动电路90的低电位电源的电位方便地设为基准电位VSS。同样，本实施方式的图像显示装置的高电位电源VDD1、VDD2的电位相同，取VDD。作为本实施方式的图像显示装置的控制信号的VFR信号和/VFR信号设H电平为VDD，设L电平为VSS。并且，本实施方式的图像显示装置的时钟信号(CLK，/CLK)也设H电平为VDD，设L电平为VSS。另外，图4所示的VCCH和VCCL是对驱动电容线CCL的补偿信号CCn分别提供H电平和L电平的电压源。

下面，图4所示的电容线驱动电路90具备输出电平切换电路1、输出电平保持电路2和输出电路3。输出电平切换电路1确定输出信号的上拉、下拉。图4所示的输出电平切换电路1具备串联连接于同基准电位VSS连接的端子S1与同高电位电源VDD1连接的端子S2之间的晶体管Q1、Q2和晶体管Q3、Q4；和串联连接于输入信号的端子IN1与同基准电位VSS连接的端子S1之间的晶体管Q5、Q6和晶体管Q7、Q8。晶体管Q1、晶体管Q4和晶体管Q8分别向栅极输入VFR信号，晶体管Q2、晶体管Q3和晶体管Q6分别向栅极输入/VFR信号。晶体管Q5向栅极输入作为晶体管Q1与晶体管Q2的共同连接节点即节点N1的输出，作为与晶体管Q6的共同连接节点即节点N3的输出变为切换信号GA1。另外，晶体管Q7向栅极输入作为晶体管Q3与晶体管Q4的共同连接节点即节点N2的输出，作为与晶体管Q8的共同连接节点即节点N4的输出变为切换信号GB1。

输出电平保持电路2向输出电平切换电路1的输出信号提供驱动能力，并在1帧期间保持其输出电平。图4所示的输出电平保持电路2具备串联连接于端子S1与同高电位电源VDD2连接的端子S3之间的晶体管Q9、Q13、晶体管Q15、Q10、晶体管Q11、Q14、和晶体管Q16、Q12；和将高电位电源VDD2连接于栅极上的晶体管Q17和晶体管Q18。晶体管Q9和晶体管Q12分别向栅极输入作为节点N3的输出的切换信号GA1，晶体管Q11和晶体管Q10分别向栅极输入作为节点N4的输出的切换信号GB1。作为晶体管Q9与晶体管Q13的共同连接节点的节点N5的输出变为输出信号GA2，作为晶体管Q11与晶体管Q14的共同连接节点的节点N6的输出变为输出信号GB2。另外，作为晶体管Q15的栅极与晶体管Q17的漏极的共同连接节点的节点N7，经电容元件C1连接于输入时钟信号/CLK的端子CK上。作为晶体管Q16的栅极与晶体管Q18的漏极的共同连接节点的节点N8，经电容元件C2连接于输入时钟信号/CLK的端子CK上。

输出电路3接受输出电平保持电路2的输出，输出具有较高驱动能力的补偿信号CCn。图4所示的输出电路3具备串联连接于同电源VCCL连接的端子S4与同电源VCCH连接的端子S5之间的晶体管Q19、Q20。分别向晶体管Q19的栅极输入作为节点N5的输出的输出信号GA2，向晶体管Q20的栅极输入作为节点N6的输出的输出信号GB2。从作为晶体管Q19与晶体管Q20的共同连接节点的输出节点OUT向电容线CCLn输出补偿信号CCn。

图5中示出本实施方式的电容线驱动电路90的动作波形图。在图5所示的动作波形中，VFR信号与/VFR信号为彼此互补的信号，在图像显示装置的消隐期间，每1帧时，其电位交替。在图5所示的动作波形中，将VFR信号为H电平的期间定义为奇数帧，为L电平的期间定义为偶数帧。

在图5所示的动作波形中，时钟信号CLK、/CLK是以规定周期交替的重复信号。在时钟信号CLK、/CLK中，例如也可使用栅极线驱动电路30中为了生成栅极线驱动信号Gn而使用的时钟信号。在图5所示的时钟信号CLK、/CLK中，使用栅极线驱动电路30中使用的时钟信号。

图4所示的电容线驱动电路90的输入信号是对应于补偿信号CCn的栅极线驱动信号Gn的2行后的栅极线驱动信号Gn+2。在本实施方式中，将容易得到的提供给栅极线GLn+2的栅极线驱动信号Gn+2直接用作电容线驱动电路90的输入信号，但只要是在相同定时且具有规定电压电平的信号，则不限于栅极线驱动信号Gn+2。

下面，参照图5的动作波形，说明图4所示的电容线驱动电路90的动作。首先，在时刻t1，若VFR信号、/VFR信号的电平分别变化，则图4所示的晶体管Q1导通，晶体管Q2截止，节点N1由高电位电源VDD1充电到VDD-Vth的电位。若节点N1的电位变为VDD-Vth，则晶体管Q5导通。

另外，在时刻t1，晶体管Q3截止，Q4导通，节点N2被放电到VSS的电位，晶体管Q7截止。并且，在时刻t1，晶体管Q6截止，晶体管Q8导通。此时，由于作为输入信号的栅极线驱动信号Gn+2(下面简称为Gn+2信号)为L电平，所以节点N3经晶体管Q5设定为L电平，节点N4经晶体管Q8设定为L电平。

接着，在时刻t2，栅极线驱动信号Gn变为H电平，在其2水平期间(2H)之后的时刻t3，栅极线驱动信号Gn+2变为H电平。若Gn+2信号变为H电平，则通过导通状态的晶体管Q5，节点N3的电压电平(GA1)上升。此时，经晶体管Q5的栅极-沟道间电容，因节点N3电压电平变化(GA1)耦合于节点N1，节点N1的电平上升。结果，晶体管Q5在非饱和区域动作，节点N3的输出电压(GA1)变为无Vth损耗的H电平(VDD)。

在输出电平切换电路1的输出信号为H电平(VDD)的情况下，输出电平保持电路2中晶体管Q9与晶体管Q12变为导通。通过晶体管Q9导通，节点N5的电压电平(GA2)上升，通过晶体管Q12导通，节点N6的电压电平(GB2)下降。结果，节点N5变为H电平(VDD-Vth)，节点N6变为L电平(VSS)。即，在时刻t3，由于晶体管Q9导通，晶体管Q10和晶体管Q13截止，晶体管Q11截止，晶体管Q12导通，所以高电位电源VDD2与VSS电位之间不流过贯通电流。

这里，晶体管Q9(Q11)、Q12(Q10)被提供充分的驱动能力，以在规定时间内充放电节点N5、N6。即，晶体管Q9(Q11)、Q12(Q10)也用作缓冲电路。

接着，在时刻t4，Gn+2信号变为L电平，晶体管Q5为导通状态，所以通过晶体管Q5，节点N3放电。结果，在时刻t4，晶体管Q9、Q12截止。充电节点N5，变为H电平，与之相伴，若晶体管Q14导通，则节点N5保持H电平，节点N6保持L电平。但是，若经过时间，则因节点N5与S1端子间的泄漏电流，节点N5的电平下降，不能维持H电平。因此，晶体管Q15、Q17、电容元件C1构成用于保持节点N5的H电平的电平保持电路。

在时刻t4之后，若时钟信号/CLK上升，则作为时钟端子CK的电压变化量的VDD电位经电容元件C1耦合于节点N7。节点N7已从节点N5经晶体管Q17充电到VDD-Vth电位，所以节点N7的电压被升压到VDD-Vth的大致2倍(2·VDD-Vth)。若节点N7升压，则晶体管Q15变为导通，由高电位电源VDD2将节点N5充电到VDD电位，补偿泄漏电流造成的节点N5的电平下降。

接着，在时刻t5，若时钟信号/CLK变为L电平，则节点N7的电压电平再次变为VDD-Vth。此时，晶体管Q15的源极(节点N5)比栅极(节点N7)的电压电平高，所以晶体管Q15截止，节点N5因泄漏电流而再次开始下降。但是，由于在时刻t5的1水平期间(H)之后，时钟信号/CLK再次变化为H电平，所以节点N5的电压电平恢复到VDD电位。即，节点N5的H电平由时钟信号/CLK以规定期间(时钟信号周期)更新后保持。

另外，由晶体管Q16、Q18和电容元件C2构成的电路中节点N6为L电平，所以节点N8也为L电平。因此，若时钟信号/CLK上升，则通过经电容元件C2的耦合，节点N8的电平也上升，但由于晶体管Q14导通，所以在上升到一定电平之后，瞬间下降到L电平。即，在节点N8生成尖峰(spike)电压。该尖峰电压通过适当设定晶体管Q14的导通电阻值与电容元件C2的电容值，可减小。因此，晶体管Q16也可维持截止状态。即，节点N6可保持在L电平。另外，晶体管Q16与晶体管Q14之间也不流过贯通电流，没有无效的功耗。

上述中，说明采用栅极线驱动电路30中使用的时钟信号作为节点N5(N6)保持H电平用的时钟信号/CLK的情况。但是，本发明不限于此，只要能补偿泄漏电流造成的电平下降，则也可使用频率较低的时钟信号。另外，在使用频率较低的时钟信号的情况下，可降低时钟信号引起的功耗。

再次返回时刻t3，说明图4所示的电容线驱动电路90的动作。在时刻t3，当节点N5为H电平，节点N6为L电平时，晶体管Q19导通，晶体管Q20截止，输出节点OUT由电源VCCH充电，输出VCCH的电压。

即，输出节点OUT的电平在时刻t3以前为VCCL，但在时刻t3变化为VCCH，将该电压变化量(VCCH-VCCL)作为补偿信号CCn，经电容线CCL提供给像素的保持电容元件27。电压变化量(VCCH-VCCL)的补偿信号CCn经像素的保持电容元件27耦合于像素电极Np，将像素电极Np的电位变为期望的电平。另外，由于像素电极Np与输出节点OUT进行电容耦合，所以若电压变化量(VCCH-VCCL)变为规定值，则其绝对值不成问题。

因此，输出节点OUT的电平可在适于驱动的条件下设定。例如，若VCCL的电位为显示装置的接地电位(像素写入信号的基准电平)，则不必重新准备VCCL电源，可降低显示装置的成本。此时，正极性侧的VCCH电源从其它电源通常可较容易地进行沿用。

另外，在图4所示的电容线驱动电路90中使用非晶硅TFT的情况下，其驱动能力比多晶硅TFT低，所以为了尽可能增大晶体管Q19的栅极-源极间电压，若将VSS的电位设为VCCL电源，则可使晶体管的驱动能力最高。此时，不必VCCL电源。

节点N5、N6的电平被输出电平保持电路2保持，直到下次反转(图5中1帧后)。因此，输出节点OUT不变为高阻抗(浮动)。

接着，在时刻t6，VFR信号变化为L电平，/VFR信号变化为H电平，输出电平切换电路1执行与时刻t1相反的动作。即，节点N1变为L电平，节点N2变为H电平(VDD-Vth)，但节点N3由于晶体管Q6导通而维持L电平，节点N4由于晶体管Q7导通而维持L电平。因此，在时刻t6，如图5所示，输出电平保持电路2的各个输出电平(GA2、GB2)不变化，输出电路3的输出节点OUT的电平(CCn)也不变化。

接着，在时刻t7，栅极线驱动信号Gn变为H电平，在其2水平期间(2H)之后的时刻t8，栅极线驱动信号Gn+2变为H电平。在时刻t8，若栅极线驱动信号Gn+2变为H电平，则通过导通的晶体管Q7，节点N4的电平上升，变为H电平(VDD)。通过节点N4变为H电平，输出电平保持电路2的晶体管Q11和晶体管Q10导通。通过晶体管Q11导通，节点N6的电平上升，通过晶体管Q10导通，节点N5的电平下降。结果，在时刻t8，节点N6变为H电平(VDD-Vth)，节点N5变为L电平(VSS)，输出电平保持电路2的输出电平(GA2、GB2)如图5所示反转。

在时刻t9，Gn+2信号变为L电平，但与时刻t4一样，输出电平保持电路2的输出状态不变化。之后，利用晶体管Q16、Q18和电容元件C2构成的电路与时钟信号/CLK，保持输出电平保持电路2的输出电平(GA2、GB2)。

在时刻t8，当节点N5为L电平、节点N6为H电平时，晶体管Q19变为截止，晶体管Q20变为导通，输出节点OUT由VCCL电源放电，输出VCCL电压。即，输出节点OUT的电平(CCn)从VCCH变化到VCCL，该电压变化量(VCCH-VCCL)作为补偿信号CCn经电容线CCLn，提供给像素的保持电容元件27。电压变化量(VCCH-VCCL)的补偿信号CCn经像素的保持电容元件27耦合于像素电极Np，使像素电极Np的电位变为期望的电平。

以上对奇数行对应的电容线驱动电路90进行了说明，图6示出对偶数行的电容线驱动电路90的电路图。图6所示的电容线驱动电路90与图4所示的电容线驱动电路90一样，输入对应的栅极线2行之后的栅极线驱动信号，作为输入信号。在图6所示的电容线驱动电路90中，例如若假设对应的偶数行为栅极线GLn+1，则输入栅极线驱动信号Gn+3(下面简称为Gn+3信号)，作为输入信号。

但是，图6所示的电容线驱动电路90与图4所示的电容线驱动电路90不同，向时钟端子CK输入活性电平与Gn+3信号不重合的时钟信号CLK。另外，图6所示的电容线驱动电路90的电路构成基本上与图4所示的电容线驱动电路90相同，但为了得到图4所示的电容线驱动电路90的反转输出，例如彼此交换输出电路3的晶体管Q19、Q20的栅极输入。或者，图6所示的电容线驱动电路90为了得到图4所示的电容线驱动电路90的反转输出，也可互相交换节点N3、N4的输出信号。

即，图6所示的电容线驱动电路90与图4所示的电容线驱动电路90的情况相反，补偿信号CCn在奇数帧(VFR信号为H电平)时下降，在偶数帧(VFR信号为L电平)时上升。图7中示出汇总图示奇数行和偶数行的显示装置的动作波形。图7中，图示VFR信号、/VFR信号、输入信号(Gn、Gn+1、Gn2)和补偿信号(CCn、CCn+1、CCn+2)的时间变化。

(变形例)

下面说明本实施方式的电容线驱动电路90的变形例。在下面的说明中，为了容易说明，代表地说明对应于奇数行的电路，但该内容也可适用于对偶数行的电路。

首先，图8示出电容线驱动电路90的第1变形例的电路图。在图8所示的电容线驱动电路90中，与图4所示的电容线驱动电路90不同，向输出电平切换电路1中的晶体管Q1的漏极与晶体管Q2的源极提供VFR信号。另外，在图8所示的电容线驱动电路90中，与图4所示的电容线驱动电路90不同，向输出电平切换电路1中的晶体管Q3的漏极与晶体管Q4的源极提供/VFR信号。

因此，在图8所示的电容线驱动电路90中，不要向高电位电源VDD1或VSS的布线，所以布局设计变容易。另外，图8中，汇总向晶体管Q1(Q3)、Q2(Q4)提供VFR(/VFR)信号，但本发明不限于此，也可单独进行。

图9示出电容线驱动电路90的第2变形例的电路图。图9所示的电容线驱动电路90中，与图4所示的电容线驱动电路90不同，通过输出电平切换电路1中的晶体管Q1，向晶体管Q5的栅极提供VFR。另外，在图9所示的电容线驱动电路90中，与图4所示的电容线驱动电路90不同，通过输出电平切换电路1中的晶体管Q3，向晶体管Q7的栅极提供/VFR信号。

因此，在图9所示的电容线驱动电路90中，不必图4所示的输出电平切换电路1的晶体管Q2、Q4，可削减晶体管数量，所以可减小电路面积。

图10中示出电容线驱动电路90的第3变形例的电路图。图10所示的电容线驱动电路90中，与图4所示的电容线驱动电路90不同，在输出电平保持电路2的升压电容元件C1、C2中使用MOS电容。该MOS电容若不形成沟道则不构成电容，所以输出电平为L电平侧，外观上不存在电容。因此，在将MOS电容用于图10所示的电容线驱动电路90的情况下，可消除时钟信号/CLK上升时节点N5、N6中生成的尖峰电压。下面描述的任一实施方式中，电容元件C1、C2均可适用MOS电容。

图11示出电容线驱动电路90的第4变形例的电路图。图11所示的电容线驱动电路90中，与图4所示的电容线驱动电路90不同，在输出电平保持电路2中，不直接耦合升压电容元件C1、C2与节点N5、N6。因此，图11所示的电容线驱动电路90可防止更新时、时钟信号/CLK引起的输出L电平的上升。另外，在图11所示的电容线驱动电路90中，向晶体管Q15(Q16)的栅极输入由晶体管Q21(Q22)、Q17(Q18)构成的反相器的输出信号。

图11所示的节点N5为L电平、节点N6为H电平时，经电容元件C1的时钟信号/CLK的耦合，利用节点N6的H电平、由导通状态的晶体管Q17放电到S1端子，所以不直接影响节点N5。

另外，图11所示的节点N8利用节点N6的H电平，初期充电到VDD-2·Vth的电位，但利用经电容元件C2的时钟信号/CLK的耦合，升压到大致2·VDD-2·Vth的电位。因此，晶体管Q16在非饱和区域导通，在更新节点N6的电平的同时，上升到VDD的电位。

图11所示的节点N8也因晶体管Q18的截止泄漏电流，电平下降。但是，图11所示的节点N8在时钟信号/CLK变为L电平、电平为VDD-Vth的电位以下时，通过晶体管Q22更新为VDD-Vth的电位。

图12示出电容线驱动电路90的第5变形例的电路图。图12所示的电容线驱动电路90中，与图4所示的电容线驱动电路90不同，由将电源电压VDD提供给栅极的晶体管Q15、Q16执行输出电平保持电路2中的输出电平的保持。因此，在图12所示的电容线驱动电路90中，输出电平保持用的电路元件数变少，所以可减小电路面积。

图13示出电容线驱动电路90的第6变形例的电路图。图13所示的电容线驱动电路90中，与图12所示的电容线驱动电路90不同，向晶体管Q15、Q16的栅极提供时钟信号/CLK。因此，在图13所示的电容线驱动电路90中，仅时钟信号/CLK的活性期间流过电流，所以与图12所示的电容线驱动电路90相比，可降低功耗。

(实施方式2)

图14中示出本实施方式的图像显示装置的电容线驱动电路90的电路图。本实施方式的图像显示装置的构成与图1、图2、图3所示的构成相同，所以省略详细说明。另外，在图14所示的电容线驱动电路90中，向与图14所示的电容线驱动电路共同的构成附加相同的参照符号，省略详细说明。并且，图14所示的电容线驱动电路90在使用非晶硅TFT的情况下有效。在下面的说明中，为了使说明变容易，代表地说明对应于奇数行的电路，但该内容也可适用于对偶数行的电路。

首先，在图14所示的输出电平切换电路1中，为了减轻充电各个节点N3、N4的晶体管Q5、Q7的阈值Vth的移位，缩短晶体管Q5、Q7的栅极变为H电平的时间。即，由输入信号Gn+2的1水平期间(1H)前的Gn+1信号使充电连接于晶体管Q5(Q7)栅极上的节点N1(N2)的晶体管Q1(Q3)导通。由Gn+2信号的1水平期间(1H)后的Gn+3信号使放电相同节点N1的晶体管Q2(Q4)导通。从而，晶体管Q5(Q7)的栅极变为H电平的时间为2水平期间(2H)。在上述驱动中，也可使用Gn+1信号之前的信号、或Gn+3信号之后的信号，但对应于晶体管Q5(Q7)的栅极为H电平的时间，阈值Vth的移位量变大。

接着，在图14所示的输出电平保持电路2中，为了减轻初期充电各个节点N5、N6的晶体管Q9、Q11的阈值Vth负侧的移位，将晶体管Q9、Q11的漏极连接于栅极上。即，图14所示的节点N3、N4在1水平期间(1H)变为H电平之后，保持在L电平。因此，在图4所示的输出电平保持电路2中，若使用非晶硅TFT，则施加输出为H电平的晶体管Q9、Q11的栅极为L电平、漏极和源极为H电平的偏压，晶体管Q9、Q11的阈值Vth向负侧移位。若晶体管Q9、Q11的阈值Vth向负侧移位，则晶体管Q9、Q11变为正常导通状态。另一方面，在图14所示的输出电平保持电路2中，即便使用非晶硅TFT，也使晶体管Q9、Q11的漏极连接于栅极上，所以避免上述条件。

图14所示的晶体管Q15、Q16由于栅极-源极间向正侧偏压，所以阈值Vth向正侧移位，但即便是交流的偏压，移位到最大值，晶体管Q15、Q16也导通。另外，由于晶体管Q15、Q16只要可补偿节点N5、N6因泄漏电流引起的电平下降即可，所以阈值Vth不成问题。图14所示的晶体管Q23、Q24是用于避免节点N3、N4为L电平的高阻抗状态、电路误动作的晶体管。图14所示的晶体管Q23、Q24为了是L电平，将节点设为低阻抗的L电平。

图14所示的晶体管Q21、Q22在栅极为L电平时，源极(节点N7、N8)为L电平，仅向漏极(S3端子)施加正偏压，所以阈值Vth的移位量少，不成问题。另外，图14所示的晶体管Q21、Q22在栅极为H电平时，漏极(节点N7、N8)为交流的H电平，源极(S3端子)与栅极同为H电平，所以阈值Vth的移位量少，不成问题。

上述以外的图14所示的输出电平保持电路2的晶体管中栅极-源极间在每个帧交流地偏压H电平与L电平的阈值Vth移位，但由于是放电动作，所以不成问题。

接着，在图14所示的输出电路3中，每1帧交流地偏压晶体管Q19、Q20，阈值Vth移位至栅极电压的振幅的大致1/2。由于晶体管Q20执行放电动作，所以若设定晶体管Q20的栅极宽度以使放电时间在规定时间进行，则阈值Vth的移位不成问题。

晶体管Q19进行充电动作，但将输出的H电平(＝VCCH)通常设定为接近VCCL的值(例如3V左右)。但是，由于比VCCH高很多的H电平(＝VDD，例如30V左右)被设定为晶体管Q19的栅极电压，所以即便晶体管Q19中产生阈值Vth的移位，晶体管Q19也在非饱和区域中动作。因此，若设定晶体管Q19的栅极宽度以使充电时间在规定时间进行，则阈值Vth的移位不成问题。

(变形例)

下面，说明本实施方式的电容线驱动电路90的变形例。首先，图15中示出电容线驱动电路90的第1变形例的电路图。图15所示的电容线驱动电路90中，与图14所示的电容线驱动电路90不同，输出电平保持电路2中的晶体管Q21的栅极与漏极连接于节点N3上，晶体管Q22的栅极与漏极连接于节点N4上。并且，在图15所示的电容线驱动电路90中，分别将晶体管Q17连接于节点N7与节点N5之间，将晶体管Q18连接于节点N8与节点N6之间。

图15所示的晶体管Q21、Q22用于初期将节点N7、N8分别充电到H电平。另外，图15所示的晶体管Q17、Q18用于分别选择地放电节点N7、N8。

图15所示的输出电平保持电路2在节点N5、N6分别为L电平时，进行节点N7、N8的放电，在H电平时不进行放电。当节点N5、N6分别为H电平时，节点N7、N8升压，节点N5、N6分别被充电到VDD。若节点N5、N6变为H电平，则通过晶体管Q17、Q18分别充电节点N7、N8，补偿节点N7、N8因泄漏电流引起的H电平的下降。

图15所示的晶体管Q17、Q18在节点N5、N6为L电平时，向栅极-源极间施加正偏压，阈值Vth向正侧移位，但对泄漏电流的补偿动作不成问题。

图16中示出电容线驱动电路90的第2变形例的电路图。图16所示的电容线驱动电路90中，与图14所示的电容线驱动电路90不同，在输出电平切换电路1的节点N1、N2与S1端子间分别设置晶体管Q25、Q26。

在图14所示的节点N1、N2中，当Gn+2信号上升时，非选择侧变为高阻抗的L电平。另外，由于图14所示的晶体管Q5或晶体管Q7的栅极-漏极间存在叠加电容(未图示)，所以由于Gn+2信号的上升时的电压变化，有时非选择侧晶体管的栅极电压上升，该晶体管导通，变为选择状态。

因此，在图16所示的输出电平切换电路1中，在节点N1、N2与S1端子间的各个中，设置晶体管Q25、Q26，通过利用选择侧的电位使之导通，将非选择侧晶体管的栅极电位设定为低阻抗的L电平，防止输出电平电路3的误动作。另外，图16所示的输出电平切换电路1的构成当然也可适用于图15所示的电容线驱动电路90中。

(实施方式3)

在上述实施方式的图像显示装置中，说明栅极线驱动电路30单向操作的情况，但在本实施方式的图像显示装置中，说明栅极线驱动电路30具有双向扫描的功能的情况。

但是，在逆向扫描栅极线的情况下，图4所示的电容线驱动电路90由于Gn信号的1水平期间(1H)后应输入的输入信号是1水平期间(1H)前的Gn-2信号，所以不能正常动作。

使用单一沟道晶体管的双向栅极线驱动电路(移位寄存器)的构成公开于特开2001-350438的图13中。在该构成中，通过切换2种电压信号V1、V2的电平，切换移位方向。即，在电压信号V1为H电平、且电压信号V2为L电平时，沿顺向扫描栅极线，在电压信号V1为L电平、且电压信号V2为H电平时，沿逆向扫描栅极线。

因此，在本实施方式的图像显示装置中，采用图17所示的电容线驱动电路90。图17所示的电容线驱动电路90除输出电平切换电路1、输出电平保持电路2和输出电路3外，还具备扫描方向切换电路4。图17所示的电容线驱动电路90采用图4所示的输出电平切换电路1、输出电平保持电路2和输出电路3，但本发明不限于此，也可采用上述实施方式中说明的电路构成(图8～图16)。

图17所示的扫描方向切换电路4构成基于晶体管Q27～Q30的电路。这里，图17中Gn-2、Gn+2等表示扫描顺序的添加字符以顺向扫描为基准。

在顺向扫描的情况下，电压信号V1变为H电平(VDD)，将节点N9充电为VDD-Vth，所以晶体管Q27导通。另一方面，电压信号V2变为L电平(VSS)，将节点N10放电到VSS，所以晶体管Q28截止。若晶体管Q28截止，则栅极线驱动信号Gn-2不到达节点N11。

因此，向节点N11输入栅极线驱动信号Gn+2的电平。目前，当Gn+2信号从L电平变化为H电平时，该电平变化经晶体管Q27的栅极-沟道间电容耦合于节点N9，使节点N9的电平上升。结果，晶体管Q27在非饱和区域中动作，向节点N11输出VDD电位的H电平信号。

在逆向扫描的情况下，电压信号V2变为H电平(VDD)，将节点N10充电为VDD-Vth，所以晶体管Q28导通。晶体管Q28导通，将栅极线驱动信号Gn-2输入节点N11，该Gn-2信号执行与顺向扫描的Gn+2信号相同的动作。顺向扫描和逆向扫描时的输出电平切换电路1、输出电平保持电路2和输出电路3的动作与实施方式1中说明的图4的电路相同，所以省略说明。

扫描方向切换电路4不限于图17所示的电路构成，例如也可采用图18和图19所示的电路构成。图18所示的扫描方向切换电路4追加晶体管Q31、Q32，向晶体管Q29、Q32的栅极提供电压信号V1，向晶体管Q30、Q31的栅极提供电压信号V2。另外，在图18所示的扫描方向切换电路4中，分别将晶体管Q29、Q30的漏极连接于高电位电源VDD1，将晶体管Q31、Q32的源极连接于VSS，将晶体管Q29的源极与晶体管Q31的漏极连接于节点N9，将晶体管Q30的源极与晶体管Q32的漏极连接于节点N10。

图19所示的扫描方向切换电路4是在图18所示的扫描方向切换电路4的电路构成中、分别将晶体管Q29的漏极与晶体管Q31的源极连接于晶体管Q29的栅极、将晶体管Q30的漏极与晶体管Q32的源极连接于晶体管Q30的栅极上的电路构成。

(变形例)

在图17～图19所示的扫描方向切换电路4中，由于晶体管Q27、Q28的栅极-源极/漏极间持续地施加直流偏压，所以在使用非晶硅TFT的情况下，认为引起阈值Vth的移位，电路误动作。因此，在本变形例的电容线驱动电路90中，采用减轻阈值Vth的移位的电容线驱动电路90。图20示出电容线驱动电路90的变形例的电路图。

在图20所示的扫描方向切换电路4中，在顺向扫描的情况下，电压信号V1＝H电平，电压信号V2＝L电平。在节点N10侧，由于电压信号V2是L电平，所以即便Gn-1信号变为H电平，晶体管Q28也截止。另一方面，在节点N9侧，若Gn+1信号变为H电平，则将节点N9充电到H电平。在Gn+1信号变为L电平之后，若Gn+2信号变为H电平，则升压节点N9，通过晶体管Q27，节点N11变为H电平(HDD)。若Gn+2信号变为L电平，则节点N11变为L电平。即，与图12所示的电容线驱动电路90中，向IN1端子输入Gn+2信号的状态等效。

在图20所示的输出电平切换电路1中，在VFR信号为H电平、/VFR信号为L电平的情况下，在节点N2侧，由于/VFR信号为电平，所以即便Gn-1信号、Gn+1信号变为H电平，节点N2也为L电平，晶体管Q7截止。在节点N1侧，若Gn-1信号变为H电平，则通过晶体管Q33，将节点N1充电到H电平，晶体管Q5导通。但是，此时节点N9通过晶体管Q37，利用时钟信号/CLK，被下拉到L电平，所以将节点N3维持在L电平。

接着，当Gn+1信号变为H电平时，通过晶体管Q1，将节点N1充电到H电平，晶体管Q5导通。此时，节点N11由Gn+2信号变为H电平，通过晶体管Q5，节点N3变为H电平。由于Gn+2信号与时钟信号/CLK彼此的活性电平的相位不同，所以利用时钟信号/CLK，节点N11不会降低H电平。以后的动作执行与实施方式2的图12所示的电容线驱动电路90相同的动作。

图21示出扫描方向切换电路4的另一电路构成。图21所示的扫描方向切换电路4改良了图20所示的扫描方向切换电路4，可与图20所示的扫描方向切换电路4置换。

在图20所示的扫描方向切换电路4中，在节点N9、N10中Gn-2信号上升时，非选择侧变为高阻抗的L电平。晶体管Q27或Q28的栅极-漏极(节点N11)间存在叠加电容(未图示)。因此，有时由于Gn+2信号上升时的电压变化，非选择侧晶体管的栅极电压上升，晶体管导通，节点N11的电平下降。在图21所示的扫描方向切换电路4中，将晶体管Q38、Q39分别设置在节点N9、N10与S1端子之间，利用选择侧的电位使之导通，从而将非选择侧晶体管的栅极电位设定为低阻抗的L电平，防止电路的误动作。

(实施方式4)

图22中示出本实施方式的图像显示装置的局部框图。在图22所示的框图中，示出具备移位寄存器5与电容线驱动电路90，根据栅极线驱动信号Gn生成补偿信号CCn的状态。在实施方式1～3所示的电容线驱动电路90中，使用栅极线驱动信号Gn之后2行的栅极线驱动信号Gn+2等，作为输入信号。但是，在本实施方式的图像显示装置中，不直接利用栅极线驱动信号Gn+2作为输入信号，而如图22所示，具有根据栅极线驱动信号Gn生成输入信号的构成。

在图22所示的移位寄存器5中，生成从栅极线驱动信号Gn变为选择状态起规定时间后的信号(为了实现与其它实施方式的整合性，将该信号记载为Gn+2信号。)，将该信号(Gn+2信号)输入电容线驱动电路90。在本实施方式中，通过根据栅极线驱动信号Gn生成延迟信号，可与扫描方向无关地生成延迟了规定时间的输入信号(Gn+2信号)。因此，不必图17所示的扫描方向切换电路4，信号布线或电路的布局设计变容易。

移位寄存器5的输入信号不限于栅极线驱动信号Gn，只要是具有同等相位与规定电压电平的信号，则也可以是其它信号。另外，本实施方式的图像显示装置的构成与图1、图2、图3所示的构成相同，所以省略详细说明。本实施方式的电容线驱动电路90适用不具有扫描方向切换电路4的图4等的电容线驱动电路90。

图23中示出本实施方式的移位寄存器5的电路图。图23所示的单一导电型TFT形成的移位寄存器5是示例，不限于该电路。图23示出的移位寄存器5由前级5a与后级5b等2级单位移位寄存器构成，以具有2水平期间(2H)的周期的彼此互补的2相时钟信号动作。

图23所示的移位寄存器5在从Gn信号的上升起2水平期间(2H)后其输出上升，输出大致1水平期间(1H)的幅度的脉冲。另外，图23所示的升压电容元件C1由于也可由晶体管Q1的栅极-沟道间电容代用，所以不是必需的电路要素。另外，电压源VDD3的电压假设为VDD。

接着，图23所示的前级5a当Gn信号变为H电平时，晶体管Q3导通。同时，将与Gn信号同相位的时钟信号CLK输入晶体管Q4的栅极，但由于向晶体管Q4的源极输入Gn信号，所以晶体管Q4截止。因此，节点N1被充电到VDD-Vth电位，晶体管Q7导通。由晶体管Q6和晶体管Q7构成的反相器构成将晶体管Q6、Q7的导通电阻比设定为规定比例的比率(ratio)电路。由此，节点N2变为L电平，晶体管Q5、Q2截止。同时，晶体管Q1导通，输出节点OUT根据时钟信号/CLK的L电平变为L电平。

接着，图23所示的前级5a当Gn信号为L电平时，晶体管Q3截止。但是，节点N1维持H电平。因此，还维持节点N2的L电平，晶体管Q5、Q2维持截止。

接着，图23所示的前级5a当时钟信号/CLK变为H电平时，通过晶体管Q1，输出节点OUT变为H电平。输出节点OUT的电压变化量经升压电容C1耦合于节点N1，升压节点N1的电平，晶体管Q1在非饱和区域中动作，输出节点OUT变为具有VDD电位的H电平。

接着，图23所示的前级5a当时钟信号/CLK变为L电平时，晶体管Q1导通，所以输出节点OUT变为L电平。由此，图23所示的前级5a输出从Gn信号延迟1水平期间后的Gn+1信号。

之后，图23所示的前级5a当时钟信号CLK变为H电平时，由于Gn信号已变为L电平，所以晶体管Q4导通，将残留于节点N1的相当于VDD-Vth的电荷放电到L电平。由此，可防止当下一时钟信号/CLK变为H电平时，输出节点OUT变为H电平。另外，由于晶体管Q7截止，所以利用晶体管Q6，节点N2变为H电平，晶体管Q5、Q2导通。另外，节点N1和输出节点OUT维持低阻抗的L电平，使移位寄存器5的动作稳定化。

图23所示的后级5b为与前级5a相同的电路构成，其动作与时钟信号CLK的相位延迟1水平期间(1H)后的前级5a的动作等效。因此，后级5b的输出信号的Gn+2信号是使图23所示的前级5a的输出信号的Gn+1信号延迟1水平期间(1H)后的信号，是从前级5a的输入信号的Gn信号延迟2水平期间(2H)的信号。

(变形例)

图24中示出本实施方式的移位寄存器5的变形例的电路图。图24所示的移位寄存器5与图23所示的移位寄存器5相比，降低功耗。图24所示的移位寄存器5通过将前级5a的晶体管Q4的栅极输入设为来自后级5b的输出信号而非时钟信号CLK，削减晶体管Q4的栅极电容充放电时的功耗。

另外，上述说明的图23和图24所示的移位寄存器5示出生成在Gn信号的上升起2水平期间(2H)后上升的信号(Gn+2信号)的实例，但也可以是在1水平期间(1H)后上升的信号，也可是仅为前级5a的电路构成。

(实施方式5)

图25中示出本实施方式的移位寄存器5的电路图。本实施方式的移位寄存器5是在使用非晶硅TFT的情况下特别有效的构成。具备图25所示的移位寄存器5的显示装置如图20所示的电容线驱动电路90那样，不必扫描方向切换电路4，并且不必6个栅极线驱动信号和2个电压信号V1、V2，所以电路和电路布线的布局设计变容易。另外，在本实施方式的图像显示装置中，图25所示的移位寄存器5的构成以外与实施方式4的图像显示装置的构成相同。

图25所示的移位寄存器5由与图23所示的移位寄存器5相同的前级5a和后级5b等2级单位移位寄存器构成，以具有2水平期间(2H)的周期的彼此互补的2相时钟信号动作。

图25所示的移位寄存器5在从Gn信号的上升起2水平期间(2H)后，其输出上升，输出大致1水平期间(1H)的幅度的脉冲。在图25所示的移位寄存器5中，构成为可避免向各晶体管施加直流偏压，可减轻阈值Vth的移位。另外，图25所示的升压电容元件C1由于也可用晶体管Q1的栅极-沟道间电容代用，所以不是必需的电路要素。

图25所示的前级5a当Gn信号变为H电平时，晶体管Q3导通。同时，将与Gn信号同相位的时钟信号CLK输入晶体管Q4的栅极，但由于向晶体管Q4的源极输入Gn信号，所以晶体管Q4截止。因此，节点N1被充电到VDD-Vth电位，晶体管Q7导通。由此，节点N2变为L电平，晶体管Q5、Q2截止。同时，晶体管Q1、Q6导通，输出节点OUT变为L电平。

接着，图25所示的前级5a当Gn信号为L电平时，晶体管Q3截止。但是，节点N1维持H电平。因此，还维持节点N2的L电平，晶体管Q5、Q2维持截止。

接着，图25所示的前级5a当时钟信号/CLK变为H电平时，节点N2经电容元件C2与时钟信号/CLK耦合。但是，由于晶体管Q7导通，所以节点N2维持L电平，晶体管Q5、Q2维持截止状态。同时，通过晶体管Q1，输出节点OUT变为H电平。输出节点OUT的电压变化量经升压电容C1耦合于节点N1，升压节点N1的电平，晶体管Q1在非饱和区域中动作，所以输出节点OUT变为VDD电位的H电平。

接着，图25所示的前级5a当时钟信号/CLK变为L电平时，晶体管Q1导通，所以输出节点OUT变为L电平。由此，图25所示的前级5a输出从Gn信号延迟1水平期间后的Gn+1信号。

之后，图25所示的前级5a当时钟信号CLK变为H电平时，由于Gn信号变为L电平，所以晶体管Q4导通，将残留于节点N1的相当于VDD-Vth电位的电荷放电到L电平。由此，图25所示的前级5a可防止当下面时钟信号/CLK变为H电平时，输出节点OUT变为H电平。

接着，图25所示的前级5a在时钟信号CLK变为L电平之后，当时钟信号/CLK变为H电平时，利用经电容元件C2的耦合，节点N2变为H电平，晶体管Q5、Q2导通。之后，图25所示的前级5a利用时钟信号CLK、/CLK，交互导通晶体管Q2与Q6，将输出节点OUT变为低阻抗的L电平，由此实现动作的稳定化。

图25所示的后级5b为与前级5a相同的电路构成，其动作与时钟信号CLK的相位延迟1水平期间(1H)后的前级5a的动作等效。因此，后级5b的输出信号的Gn+2信号是使图25所示的前级5a的输出信号的Gn+1信号延迟1水平期间(1H)后的信号，是从前级5a的输入信号的Gn信号延迟2水平期间(2H)的信号。

在上述动作中，图25所示的移位寄存器5中任一晶体管的栅极均施加交流偏压，不施加直流偏压，所以可减轻阈值Vth的移位。

(变形例)

图26中示出本实施方式的移位寄存器5的变形例的电路图。图26所示的移位寄存器5与图25所示的移位寄存器5相比，降低功耗。图26所示的移位寄存器5通过将前级5a的晶体管Q4的栅极输入设为来自后级5b的输出信号而非时钟信号CLK，削减晶体管Q4的栅极电容充放电时的功耗。

另外，上述说明的图25和图26所示的移位寄存器5示出生成在Gn信号的上升起2水平期间(2H)后上升的信号(Gn+2信号)的实例，但也可以是在1水平期间(1H)后上升的信号，也可是仅为前级5a的电路构成。

(实施方式6)

图27是本实施方式的图像显示装置的电容线驱动电路的电路图。图27所示的电容线驱动电路具有与图4所示的电容线驱动电路相同的功能，但不同之处在于由更少数量的晶体管构成。如图27所示，本实施方式的电容线驱动电路具有可减小电路的占有面积的效果。

下面，图27所示的电容线驱动电路90与图4一样，具备输出电平切换电路1、输出电平保持电路2和输出电路3。输出电平切换电路1确定输出信号的上拉、下拉。图27所示的输出电平切换电路1具备分别将端子IN1连接于栅极、将端子IN2连接于源极的晶体管Q5、和分别将端子IN1连接于栅极、将端子IN3连接于源极的晶体管Q7。分别向端子IN1输入作为输入信号的栅极线驱动信号Gn+2，向端子IN2输入VFR信号，向端子IN3输入/VFR信号。另外，分别从晶体管Q5的漏极输出切换信号GA，从晶体管Q7的漏极输出切换信号GB。

输出电平保持电路2向输出电平切换电路1的输出信号提供驱动能力，并在1帧期间保持其输出电平。图27所示的输出电平保持电路2具备串联连接于同基准电位VSS连接的端子S1与同高电位电源VDD2连接的端子S3之间的晶体管Q15和Q16、和将高电位电源VDD2连接于栅极的晶体管Q17和晶体管Q18。分别将作为输出电平切换电路1的输出的切换信号GA输入节点N5，将作为输出电平切换电路1的输出的切换信号GB输入节点N6。

另外，作为晶体管Q15的栅极与晶体管Q17的栅极的共同连接节点的节点N7经电容元件C1连接于输入时钟信号/CLK的端子CK上。作为晶体管Q16的栅极与晶体管Q18的漏极的共同连接节点的节点N8经电容元件C2连接于输入时钟信号/CLK的端子CK上。

输出电路3接受输出电平保持电路2的输出，输出具有较高驱动能力的补偿信号CCn。图27所示的输出电路3具备串联连接于与电源VCCL连接的端子S4和与电源VCCH连接的端子S5之间的晶体管Q19、Q20。分别向晶体管Q19的栅极输入作为节点N5的输出的输出信号GA，向晶体管Q20的栅极输入作为节点N6的输出的输出信号GB。从作为晶体管Q19与晶体管Q20的共同连接节点的输出节点OUT向电容线CCLn输出补偿信号CCn。

图28中示出本实施方式的电容线驱动电路的动作波形图。在图28所示的动作波形中，VFR信号与/VFR信号为彼此互补的信号，在图像显示装置的消隐期间，每1帧时其电位交替。在图28所示的动作波形中，将VFR信号为H电平的期间定义为奇数帧，为L电平的期间定义为偶数帧。

在图28所示的动作波形中，时钟信号CLK、/CLK是以规定周期交替的重复信号。在时钟信号CLK、/CLK中，例如也可使用栅极线驱动电路30中为了生成栅极线驱动信号Gn而使用的时钟信号。在图28所示的时钟信号CLK、/CLK中，使用栅极线驱动电路30中使用的时钟信号。

图27所示的电容线驱动电路的输入信号是对应于补偿信号CCn的栅极线驱动信号Gn的2行后的栅极线驱动信号Gn+2。在本实施方式中，将容易得到的提供给栅极线GLn+2的栅极线驱动信号Gn+2直接用作电容线驱动电路的输入信号，但只要是在相同定时且具有规定电压电平的信号，则不限于栅极线驱动信号Gn+2。

下面，参照图28的动作波形，说明图27所示的电容线驱动电路的动作。首先，在时刻t1，若VFR信号、/VFR信号的电平分别变化，则分别将输入端子IN2设定为VDD的电压电平，将输入端子IN3设定为VSS的电压电平。节点N5～节点N8、输出节点OUT的电压电平由前一帧的动作决定，这里，节点N5、N7、输出节点OUT是VSS的电压电平(下面也称为L电平)，节点N6、N8为VDD的电压电平(下面也称为H电平)。

在时刻t2，栅极线驱动信号Gn变为H电平，在其1水平期间(1H)之后变为L电平。在时刻t3，若栅极线驱动信号Gn+2变为H电平，则晶体管Q5、Q7变为导通状态。首先，切换信号GB变为L电平，晶体管Q13、Q20变为截止状态。基本与此同时，切换信号GA变为H电平，晶体管Q14、Q19变为导通状态。与之对应，节点N8变为L电平，节点N7变为H电平。向晶体管Q19的栅极提供晶体管Q19在非饱和区域下动作的电压，所以输出节点OUT变为电源VCCH的电平。

在时刻t4，若栅极线驱动信号Gn+2变为L电平，则晶体管Q5、Q7为导通状态，分别电分离节点N5、N6与输入端子IN2、IN3。即，输入到输入端子IN2、IN3的VFR信号、/VFR信号在栅极线驱动信号Gn+2的下降时刻t4，分别被锁存在节点N5、N6。由此，意味着VFR信号、/VFR信号未必在1帧期间维持H电平或L电平的状态。即，只要在栅极线驱动信号Gn+2为L电平时将VFR信号、/VFR信号设定为规定电平即可。但是，通过VFR信号、/VFR信号的电压电平交替，功耗增大。

并且，在时刻t4，时钟信号/CLK变为H电平。构成时钟信号/CLK的电压变化量的VDD经电容元件C1耦合于节点N7上。由于节点N7已从节点N5经晶体管Q17充电到VDD-Vth的电压电平，所以电压电平被进一步升压到大致2·VDD-Vth。若节点N7被进一步升压，则晶体管Q15在非饱和区域中变为导通状态，由高电位电源VDD2将节点N5充电到VDD的电压电平。

另外，由晶体管Q16、Q18、电容元件C2构成的电路中，节点N6为L电平，所以节点N8也为L电平。若时钟信号/CLK上升，则经电容元件C2耦合的节点N8的电压电平也上升，但由于晶体管Q14为导通状态，所以节点N6、N8的电压电平在上升一定电平之后，瞬间下降到L电平。即，在节点N6、N8生成尖峰电压。通过适当设定晶体管Q14和晶体管Q18的导通电阻值与电容元件C2的电容值，该尖峰电压可减小，可维持晶体管Q16的截止状态。即，在节点N6保持在L电平的同时，贯通电流基本上不通过晶体管Q16与晶体管Q14而流过电源VDD2与VSS之间，基本上无功耗。

如上所述，在本实施方式的电容线驱动电路中，基本上无功耗地执行输出仅在H电平侧被上拉、在L电平侧进行不被上拉的选择性上拉动作。

在时刻t5，若时钟信号/CLK变为L电平，则节点N7的电压电平再次变为VDD-Vth，节点N5变为高阻抗状态的VDD电平。

后面，每当时钟信号/CLK变为H电平时，节点N7都被升压至大致2·VDD-Vth，与之对应，晶体管Q15变为导通状态，节点N5被高电位电源VDD2充电到VDD的电压电平，补偿泄漏电流造成的节点N5的电平下降。结果，输出节点OUT可在1帧期间维持低阻抗的H电平。并且，在该期间中，在高电位电源VDD2与低电位电源VSS之间基本上不流过贯通电流，也可维持低功耗状态。

这里，说明使用栅极线驱动电路中使用的时钟信号作为用于保持切换信号GA(GB)的H电平的时钟信号的情况，但只要能补偿泄漏电流造成的电压电平的降低，则也可使用频率更低的时钟信号来降低功耗。

在时刻t6，VFR信号、/VFR信号分别变化为L电平、H电平，但由于维持晶体管Q5、Q7的截止状态，所以维持节点N5、N6、输出节点OUT的电压电平。

在时刻t7，在栅极线驱动信号Gn变为H电平之后，在时刻t8，栅极线驱动信号Gn+2变为H电平，晶体管Q5、Q7变为导通状态，输出电平切换电路1执行与时刻t2相反的动作。即，切换信号GA变为L电平，切换信号GB变为H电平，与之对应，输出节点OUT变为电源VCCL的电压电平。

在时刻t8、t9，执行与时刻t3、t4中使节点N5、N6、输出节点OUT的电压电平反转相同的动作。在时刻t9之后，节点N6的VDD电压电平由时钟信号/CLK保持，与之对应，节点N5和输出节点OUT可在1帧期间维持低阻抗的L电平。

(变形例)

上面说明的图27所示的电容线驱动电路涉及生成对应于奇数行的补偿信号的电路。在本变形例中，在图29、图30中示出生成对应于偶数行的补偿信号的电路。与对应于奇数行的图27所示的电路一样，也向图29、图30所示的电路输入对应的栅极线2行之后的栅极线驱动信号，作为输入信号。例如，若假设对应的偶数行为GLn+1，则输入栅极线驱动信号Gn+3，作为生成补偿信号的电路的输入。另外，向时钟端子CK输入活性期间与栅极线驱动信号Gn+3不重合的时钟信号CLK。

图29、图30所示的电路构成基本上与对应于奇数行的图27所示的电路相同，但在图29所示的电路中，为了相对图27所示电路得到反转输出，彼此交换至输出电路3的晶体管Q19、Q20的栅极的输入。

另外，在图30所示的电路中，为了相对图27所示电路得到反转输出，彼此交换输入到输入端子IN2、IN3的VFR信号、/VFR信号。在图29、图30所示的电路中，与奇数行的情况相反，补偿信号在奇数帧(VFR信号为H电平)时下降，在偶数帧(VFR信号为L电平)时上升。

在下面说明的实施方式的电容线驱动电路中，为了容易说明，也以对应于奇数行的电路(在实施方式6中为图27)为代表来说明。即便在这种情况下，通过适用图29、图30所示的电路构成中使用的变更，也可同样构成对应于偶数行的电容线驱动电路。

图31示出本实施方式的电容线驱动电路的另一变形例。图31所示的电路与图27所示的电路的不同之处在于，在输出电平保持电路2的升压电容元件C1、C2中使用MOS电容元件。该MOS电容元件只要栅极与源极/漏极间的电压为阈值电压Vth以上，则形成沟道，形成电容。

另外，在图31所示的电路中，将MOS电容的栅极端子连接于节点N7、N8上，将源极/漏极端子连接于时钟端子CK上。因此，在切换信号GA、GB的电压电平为H电平的情况下，栅极与源极/漏极间的电压为Vth以上，形成电容，所以上拉切换信号GA、GB的H电平。

相反，在切换信号GA、GB的电压电平为L电平的情况下，栅极与源极/漏极间的电压为Vth以下，不形成电容，电容在外观上不存在，可消除时钟信号/CLK上升时、输出节点OUT中产生的尖峰电压。另外，此时还削减L电平输出侧消耗的时钟信号形成的交流功率。

在下面说明的实施方式的电容线驱动电路中，也可同样将电容元件C1、C2变更为MOS电容元件。

(实施方式7)

图32是本实施方式的电容线驱动电路的电路图。图32所示的电路与图27所示的电路不同，是升压电容元件C1、C2与节点N5、N6分别不直接耦合、防止更新时时钟信号造成的输出电平上升的电路。具体而言，在图32所示的电路中，与图27所示的电路的不同之处在于，向晶体管Q15(Q16)的栅极输入由晶体管Q21、Q17(Q22、Q18)构成的反相器的输出信号。

在图32所示的电路中，当节点N5为L电平、节点N6为H电平时，经升压电容元件C1的时钟信号/CLK由通过节点N6的H电平导通的晶体管Q17放电到端子S1，不直接影响节点N5。另外，节点N8由于节点N6是H电平，初期被充电到VDD-2·Vth，但之后，由经电容元件C2的时钟信号/CLK，升压到大致2·VDD-2·Vth。与之对应，晶体管Q16在非饱和区域中变为导通状态，在上拉节点N6的电压电平的同时，节点N6的电压电平上升到VDD。

在节点N6的电压电平变为VDD电平之后，时钟信号/CLK变为L电平，节点N8的电压电平再次向初期的VDD-2·Vth下降。之后，利用节点N6的电压电平(VDD)，节点N8的电压电平通过晶体管Q22，被上拉到VDD-Vth电平。

之后，节点N8也因晶体管Q18的截止泄漏电流，其电平降低，但在时钟信号/CLK变为L电平、节点N8的电压电平变为VDD-Vth以下的情况下，通过晶体管Q22更新为VDD-Vth电平。

(变形例)

图33示出本实施方式的变形例的电容线驱动电路的电路图。图33所示的电路是在图32所示的电路的升压电容元件C1、C2中采用MOS电容元件的构成。图33所示的MOS电容元件分别将栅极端子连接于节点N7、N8上，将源极/漏极端子连接于时钟端子CK上。

在晶体管Q15或晶体管Q16截止时，由于栅极难以产生尖峰电压，所以可减少贯通电流，低功耗化。同时，还可削减通过晶体管Q17或晶体管Q18流过的时钟信号/CLK形成的无效电流。

(实施方式8)

下面，说明在本实施方式中，采用图27所示的电容线驱动电路的图像显示装置具备双向扫描的栅极线驱动电路的情况。

图34中示出本实施方式的电容线驱动电路的电路图。在图34所示的电路中，在图26所示的电路的输入部具备对应于栅极线驱动电路双向扫描的扫描方向切换电路4。即，图34所示的晶体管Q27～Q30构成的电路是扫描方向切换电路4。这里，栅极线驱动信号Gn+2、Gn-2的添加字符以顺向扫描为基准。

在图34所示的电路中，若设高电位电源VDD1的电压电平为VDD，则在顺向扫描的情况下，电压信号V1变为H(VDD)电平，将节点N9的电压电平充电为VDD-Vth，所以晶体管Q27变为导通状态。另一方面，电压信号V2变为L(VSS)电平，将节点N10的电压电平放电到VSS时，晶体管Q28变为截止状态。因此，在图34所示的电路中，在上述情况下，向节点N11传递栅极线驱动信号Gn+2，不传递栅极线驱动信号Gn-2。

目前，当L电平的栅极线驱动信号Gn+2变化为H电平时，该电压电平的变化经晶体管Q27的栅极-沟道间电容耦合于节点N9，节点N9的电压电平上升。结果，晶体管Q27在非饱和区域中动作，输出节点N11的电压电平，作为VDD的H电平信号。

在逆向扫描的情况下，晶体管Q28变为导通状态，将栅极线驱动信号Gn-2输入节点N11，其执行与顺向扫描的栅极线驱动信号Gn+2相同的动作。其它的电路构成和动作与图27所示的电路相同，所以省略详细说明。在图34所示的电路中，设扫描方向切换电路4以外的电路构成为图27所示的电路，但本发明不限于此，也可采用图29、图30、图31、图32、图33所示的电路，代替图27所示的电路。并且，也可在扫描方向切换电路4的电路构成中采用图18或图19所示的电路。

(实施方式9)

图35示出本实施方式的电容线驱动电路的电路图。在图27所示的电路中，向晶体管Q15、Q16的漏极提供电压源VDD2，但在图35所示的电路中，提供电压源VDD4，代替电压源VDD2。电压源VDD4如图36所示，由充电泵电路构成，是具有VDD以上的电压值的电压源。图36所示的充电泵电路是二极管连接晶体管Q40、Q41的构成，在节点N12经电容元件C3连接于时钟端子CK上，晶体管Q41的漏极经电容元件C4连接于端子S1上。另外，在图36所示的充电泵电路中，若设输入端子S8的电压源VDD5的电压值为VDD，则输出的电压源VDD4的电压值为2·VDD-2·Vth。

在图35所示的电路中，在例如升压节点N7的情况下，其电压电平理想地为2·VDD-Vth，所以节点N5的电压电平可能上升至2·VDD-2·Vth。因此，在图35所示的电路中，如图36所示，通过将电压源VDD4的电压电平设为2·VDD-2·Vth，可将节点N5的H电平变为2·VDD-2·Vth。这意味着提高输出晶体管Q19(Q20)的栅极电压，所以可使其导通电阻下降。即，在设定为相同的电阻值的情况下，可减小其尺寸(栅极宽度)，所以可减小电路的占有面积。

下面，图37中示出本实施方式的电容线驱动电路的另一电路图。在图3所示的电路中，提供电压源VDD4，代替图32所示的电路中的电压源VDD2。该电压源VDD4是具有由图36所示的充电泵电路生成的2·VDD-2·Vth电压值的电压源。

在图37所示的电路中，例如在升压节点N7的情况下，第1次升压，节点N7的电压电平从VDD-2·Vth上升到2·VDD-2·Vth。结果，节点N5的电压电平由晶体管Q15变为2·VDD-3·Vth。若时钟信号/CLK变为L电平，则因该时钟信号/CLK的电压电平，节点N7的电压电平变为2·VDD-4·Vth。另外，若时钟信号/CLK再次变为H(VDD)电平，则升压节点N7，其电压电平变为3·VDD-4·Vth。结果，晶体管Q15在非饱和区域中动作，节点N5的电压电平与电压源VDD4相同，变为2·VDD-2·Vth，与图35所示的电路一样，可减小晶体管Q19(Q20)的尺寸。

(变形例)

图38中示出本实施方式的变形例的充电泵电路的电路图。图38所示的电路图是生成3·VDD-3·Vth电压的充电泵电路。图38所示的充电泵电路是二极管连接晶体管Q40、Q41、Q42的构成，在节点N12经电容元件C3连接于时钟端子CK上，在节点N13经电容元件C5连接于时钟端子CK上，晶体管Q42的漏极经电容元件C4连接于端子S1上。另外，在图38所示的充电泵电路中，若设输入端子S8的电压源VDD5的电压值为VDD，则输出的电压源VDD4的电压值为3·VDD-3·Vth。

在图37所示的电压源VDD4中采用图38所示的充电泵电路，提供3·VDD-3·Vth电压的情况下，如上所述，由于节点N7的电压电平为3·VDD-4·Vth，所以节点N5的电压电平上升至3·VDD-5·Vth。因此，在图37所示的电路图中，可进一步减小晶体管Q19(Q20)的尺寸。

在图36、图38所示的充电泵电路中，假设二极管连接的晶体管Q40、Q41、Q42和电容元件C3、C4、C5与电容线驱动电路同时形成于同一基板上，但本发明不限于此，也可在基板外部例如使用离散的二极管元件、电容元件，构成图36、图38所示的充电泵电路。

在实施方式1～实施方式9的说明中，示出对连接于1行扫描线上的全部像素、每列交互地将2个补偿信号电容耦合于像素电极上驱动的实例。但是，本发明的图像显示装置不限于此，在不重视显示装置的画质的情况下，也可如图39示出的图像显示装置所示，对连接于1行扫描线上的全部像素、每列无区别地电容耦合1个补偿信号后驱动。

在图39所示的图像显示装置中，由于扫描线与电容线不交叉，所以像素的布局设计变容易。另外，图39所示的构成也可适用于图1～图3所示的图像显示装置的构成。

并且，在实施方式1～实施方式9的说明中，示出奇数行与偶数行中电容线驱动电路的输出反转的实例，但本发明不限于此，也可在奇数行与偶数行中不使输出反转，在每个帧使输出反转。另外，在每个帧使输出反转的构成的情况下，只要奇数行与偶数行中使用同一电容线驱动电路即可。

(实施方式10)

在实施方式9之前的图像显示装置主要具备全画面共同的共同电极、与每条线的电容线CCL，电容线驱动电路90执行经电容线CCL驱动保持电容元件27的电容耦合驱动。但是，本发明的图像显示装置不限于此，也可以是采用具备每线独立的共同电极、共同电极驱动电路代替电容线驱动电路来驱动该公共电极的每线独立公共驱动方式的图像显示装置。在下面的实施方式中，说明采用每线独立公共驱动方式的图像显示装置。

图40中示出本实施方式10的图像显示装置的框图。在图40所示的框图中，示出液晶显示装置10的构成，作为本发明的图像显示装置的代表例。另外，本发明的图像显示装置不限于图40所示的液晶显示装置10。

首先，图40所示的液晶显示装置10具备液晶阵列部20、栅极线驱动电路(扫描线驱动电路)30、和源极驱动器40。并且，在图40所示的液晶显示装置10中，具备后面详细说明的共同电极驱动电路91。图40所示的液晶显示装置10中，共同电极驱动电路91设置在液晶阵列部20的右侧，但本发明不限于此，在栅极线驱动电路30形成于液晶阵列部20的基板上的情况下，也可将共同电极驱动电路91设置在液晶阵列部20的左侧。并且，共同电极驱动电路91共用栅极线驱动电路30使用的电源线、信号线，与栅极线驱动电路30一体构成。另外，在一体化的构成中，图像显示装置的分辨率变高，后述的像素25的区域变小，在共同电极驱动电路91的间距比像素25的间距大的情况下，也可将共同电极驱动电路91配置在液晶阵列部20的两侧。此时，只要奇数行的像素由左侧的一体化电路、偶数行的像素由右侧的一体化电路构成即可。

液晶阵列部20具备配置成矩阵状的多个像素25。并且，在液晶阵列部20中，在每个像素行(下面也称为像素线)配置栅极线GL1、GL2...(将其统称为栅极线GL)。另外，在液晶阵列部20中，在每个像素列(下面也称为像素列)配置数据线DL1、DL2...(将其统称为数据线DL)。在图40中，代表地图示设置在第1行和第2行的第1列及第2列的像素25、与其对应配置的栅极线GL1、GL2、数据线DL1、DL2、以及对应于栅极线GL1、GL2的共同电极线COML1、COML2...(将其统称为共同电极线COML)。

各像素25在对应的数据线DL与像素电极Np之间具有像素开关元件26，在像素电极Np与共同电极线COML之间具有保持电容元件27，在像素电极Np与共同电极线COML之间具有液晶显示元件28。液晶显示元件28对应于像素电极Np与共同电极线COML之间产生的电位差，使夹持的液晶的定向性变化，变化显示亮度。由此，各像素25的亮度可由经数据线DL和像素开关元件26传递到像素电极Np的显示电压来控制。即，通过向像素电极Np与共同电极线COML之间施加对应于最大亮度的电压差与对应于最小亮度的电压差之间的中间电压差，各像素25可得到中间的亮度。因此，图40所示的液晶显示装置10通过阶梯式设定上述显示电压，可显示灰度的亮度。另外，液晶显示元件28在像素电极Np与共同电极线COML之间作为电气的电容元件动作。

接着，栅极线驱动电路30根据规定的扫描周期，依次选择并驱动栅极线GL。每个栅极线GL连接于对应的像素开关元件26的栅极上。在栅极线驱动电路30选择特定的栅极线GL期间，连接于该栅极线GL的像素中像素开关元件26变为导通状态，像素电极Np与对应的数据线DL连接。因此，经数据线DL向像素电极Np提供对应于显示信号的显示电压。

之后，在像素电极Np中，提供的显示电压由保持电容元件27保持其电平。像素开关元件26通常由形成于与液晶显示元件28相同的绝缘基板(玻璃基板或树脂基板等)上的TFT(Thin Film Transistor)构成。

接着，共同电极线COML沿栅极线GL配置，连接于同对应的栅极线GL连接的各像素25的液晶显示元件28的共同电极上。共同电极驱动电路91向该共同电极线COML提供对应于写入像素电极Np的显示电压极性的电压。

接着，源极驱动器40将利用作为N比特数字信号的显示信号SIG阶梯设定的显示电压输出到数据线DL。这里，若显示信号SIG例如为6比特的信号，则显示信号SIG由显示信号比特DB0～DB5构成。根据6比特的显示信号SIG，各像素25可进行2⁶＝64级的灰度显示。并且，若像素25以R(Red)、G(Green)、和B(Blue)3色构成1个显示单位，则可进行约26万色的彩色显示。

图40所示的源极驱动器40具备移位寄存器50、数据锁存电路52、54、灰度电压生成电路60、解码电路70和模拟放大器80。显示信号SIG在串行生成对应于每个像素25的显示亮度的显示信号比特DB0～DB5后构成。即，各定时中的显示信号比特DB0～DB5表示液晶阵列部20中的任一个像素25的显示亮度。

接着，移位寄存器50在与切换显示信号SIG的设定的周期同步的定时，向数据锁存电路52指示取入显示信号比特DB0～DB5。数据锁存电路52依次取入由串行生成的显示信号比特DB0～DB5构成的显示信号SIG，保持1个像素线大小的显示信号SIG。

另外，向数据锁存电路54输入锁存信号LT。该锁存信号LT在数据锁存电路52中取入1个像素线大小的显示信号SIG的定时活性化。即，数据锁存电路54响应于锁存信号LT活性化的定时，取入数据锁存电路52中保持的1个像素线大小的显示信号SIG。

灰度电压生成电路60由串联连接于高电压VDH与低电压VDL之间的63个分压电阻构成。灰度电压生成电路60使用该63个分压电阻，生成64级的灰度电压V1～V64。

解码电路70解码由数据锁存电路54保持的显示信号SIG。之后，解码电路70根据该解码结果，从灰度电压生成电路60生成的灰度电压V1～V64内，选择输出到各解码输出节点Nd1、Nd2...(将其统称为解码输出节点Nd)的电压。

结果，从解码输出节点Nd同时(并行)输出数据锁存电路54保持的1个像素线大小的显示信号SIG所对应的显示电压(灰度电压V1～V64的任一电压)。图40中，代表地图示对应于第1列和第2列的数据线DL1、DL2的解码输出节点Nd1、Nd2。

接着，模拟放大器80放大到对应于从解码电路70输出到解码输出节点Nd的各显示电压的模拟电压，输出到数据线DL。

如上所述，本实施方式的液晶显示装置10中，源极驱动器40根据规定的扫描周期，一次一像素线地将对应于一连串显示信号SIG的显示电压输出到数据线DL，栅极线驱动电路30通过与该扫描周期同步依次驱动栅极线GL，在液晶阵列部20中显示基于显示信号SIG的图像。

液晶阵列部20的构成不限于图40所示的构成，例如也可以是图41所示的液晶阵列部20的构成。图41所示的液晶阵列部20将保持电容元件27的一端连接于具有任意电压电平的电源VCS而非共同电极驱动电路91上。该电源VCS由于只要保持电容元件27交流地稳定化像素电极Np的电位即可，所以只要是低阻抗的恒定电压源即可。利用图41所示的液晶阵列部20的构成，可减小共同电极驱动电路91的负荷，可小型化共同电极驱动电路91，削减功耗。

另外，在图40所示的液晶显示装置10中，共同电极驱动电路91、栅极线驱动电路30和源极驱动器40作为一体将液晶阵列部20形成于同一绝缘体基板上。但是，本发明不限于此，栅极线驱动电路30和源极驱动器40也可设置为液晶阵列部20的外部电路。

例如，图42中示出如下构成，代替源极驱动器40，将形成于单晶硅基板上的半导体集成电路构成的源极驱动器IC100设置为外部电路，将栅极线驱动电路30、共同电极驱动电路91和液晶阵列部20形成于同一绝缘体基板11上。

另外，图43中示出如下构成，代替源极驱动器40和栅极线驱动电路30，将半导体集成电路构成的源极驱动器IC100和栅极驱动器IC110设置为外部电路，将共同电极驱动电路91和液晶阵列部20形成于同一绝缘体基板11上。

在栅极线的扫描方法中，通常有从图40中的上方向下方、或从下方向上方任一方方向扫描的方法、和对应于使用条件切换扫描两个方向的方法。各个栅极线扫描方法均可适用于本发明的图像显示装置中，但在下面说明的本实施方式的图像显示装置中，首先说明使用单一方向的扫描方法的情况。

下面，说明本实施方式的图像显示装置，但如专利文献4中所示，在每线独立公共驱动方式中，可进行栅极线反转驱动、帧反转驱动。即便本实施方式的图像显示装置也可适用两个驱动，但为了简化说明，说明适用栅极线反转驱动的图像显示装置。

图44中示出本实施方式的共同电极驱动电路91的电路图。图44所示的共同电极驱动电路表示像素线的奇数行中的栅极线驱动信号所对应的共同电极驱动电路91。图44所示的共同电极驱动电路91中使用的晶体管可以是多晶硅TFT、非晶硅TFT、有机TFT之一。

另外，假设图44所示的共同电极驱动电路91中使用的晶体管为N型，其阈值电压Vth全部相等。N型晶体管当栅极相对源极变为H(High)电平时变为活性(导通)状态，当为L(Low)电平时变为非活性(截止)状态。另外，图44所示的共同电极驱动电路91中使用的晶体管设为N型，但本发明的共同电极驱动电路91中使用的晶体管也可由P型晶体管构成。P型晶体管当栅极相对源极变为L(Low)电平时变为活性(导通)状态，当为H(High)电平时变为非活性(截止)状态。

通常，图像显示装置的基准电位将写入像素的显示信号的电位设定为基准，但在本实施方式的图像显示装置的基准电位中，为了容易说明，将共同电极驱动电路91的低电位电源的电位方便地设为基准电位VSS。同样，本实施方式的图像显示装置的高电位电源VDD2的电位相同，取VDD。本实施方式的图像显示装置的极性控制信号VFR、/VFR信号设H电平为VDD，设L电平为VSS。并且，本实施方式的图像显示装置的时钟信号(CLK，/CLK)也设H电平为VDD，设L电平为VSS。另外，图44所示的VCOMH和VCOML是对驱动共同电极线COML的共同电极驱动信号COMn分别提供H电平和L电平的电压源。

下面，图44所示的共同电极驱动电路91具备极性切换电路7、输出电平保持电路2和输出电路3。图44所示的共同电极驱动电路91中与上述实施方式说明的构成要素具有相同功能的构成要素附加相同符号，进行说明。

首先，极性切换电路7确定输出信号的极性。图44所示的极性切换电路7具备分别将端子IN1连接于栅极、将端子IN2连接于源极上的晶体管Q5、和分别将端子IN1连接于栅极、将端子IN3连接于源极上的晶体管Q7。分别向端子IN1输入作为输入信号的栅极线驱动信号Gn-2，向端子IN2输入极性控制信号VFR，向端子IN3输入极性控制信号/VFR。另外，分别从晶体管Q5的漏极输出极性切换信号PC，从晶体管Q7的漏极输出极性切换信号/PC。

输出电平保持电路2向极性切换电路7的输出信号(PC、/PC)提供驱动能力，并在1帧期间以低阻抗保持其输出电平。图44所示的输出电平保持电路2具备串联连接于同基准电位VSS连接的端子S1与同高电位电源VDD2连接的端子S3之间的晶体管Q15和晶体管Q16；和将高电位电源VDD2连接于栅极上的晶体管Q17和晶体管Q18。分别将作为极性切换电路7的输出的极性切换信号PC输入节点N5，将作为极性切换电路7的输出的极性切换信号/PC输入节点N6。

另外，作为晶体管Q15的栅极与晶体管Q17的漏极的共同连接节点之节点N7经电容元件C1连接于输入时钟信号CLK的端子CK上。作为晶体管Q16的栅极与晶体管Q18的漏极的共同连接节点之节点N8经电容元件C2连接于输入时钟信号CLK的端子CK上。

输出电路3接受输出电平保持电路2的输出，输出具有较高驱动能力的共同电极驱动信号COMn。图44所示的输出电路3具备串联连接于同电源VCOML连接的端子S4与同电源VCOMH连接的端子S5之间的晶体管Q19、Q20。分别向晶体管Q19的栅极输入作为节点N5的输出的极性切换信号PC，向晶体管Q20的栅极输入作为节点N6的输出的极性切换信号/PC。从作为晶体管Q19与晶体管Q20的共同连接节点的输出节点OUT向共同电极线COMLn输出共同电极驱动信号COMn。

图45中示出本实施方式的共同电极驱动电路91的动作波形图。在图45所示的动作波形中，极性控制信号VFR与极性控制信号/VFR为对应于写入像素25的数据极性来确定其电平的信号，为彼此互补的信号，在图像显示装置的消隐期间，每1帧时其电平交替。在图45所示的动作波形中，将极性控制信号VFR为H电平的期间定义为奇数帧，为L电平的期间定义为偶数帧。

在图45所示的动作波形中，时钟信号CLK、/CLK是以规定周期交替的重复信号。在时钟信号CLK、/CLK中，例如也可使用栅极线驱动电路30中为了生成栅极线驱动信号Gn而使用的时钟信号。在图45所示的时钟信号CLK、/CLK中，使用栅极线驱动电路30中使用的时钟信号。

图44所示的共同电极驱动电路91的输入信号是对应于共同电极驱动信号COMn的栅极线驱动信号Gn的1行前的栅极线驱动信号Gn-1。在本实施方式中，将容易得到的提供给栅极线GLn-1的栅极线驱动信号Gn-1直接用作共同电极驱动电路91的输入信号，但只要是在相同定时且具有规定电压电平的信号，则不限于栅极线驱动信号Gn-1。

下面，参照图45的动作波形，说明图44所示的共同电极驱动电路91的动作。首先，在时刻t1，若极性控制信号VFR、/VFR的电平分别变化，则分别将输入端子IN2设定为VDD的电压电平，将输入端子IN3设定为VSS的电压电平。节点N5～节点N8、输出节点OUT的电压电平由前一帧的动作确定。这里，节点N5、N7、输出节点OUT是VSS的电压电平(下面也称为L电平)，节点N6、N8是VDD的电压电平(下面也称为H电平)。

在时刻t2，若栅极线驱动信号Gn-1变为H电平(VDD)，则晶体管Q5、Q7变为导通状态。首先，极性切换信号/PC变为L电平(VSS)，将晶体管Q13、Q20变为截止状态。与此同时，极性切换信号PC变为H电平(VDD-Vth)，将晶体管Q14、Q19变为导通状态。与之对应，节点N8变为L电平(VSS)，节点N7变为H电平(VDD-Vth)。由于向晶体管Q19的栅极提供晶体管Q19在非饱和区域下动作的电压，所以输出节点OUT变为电源VCOMH的电平。

在时刻t3，若栅极线驱动信号Gn-1变为L电平，则晶体管Q5、Q7变为截止状态，分别电气分离节点N5、N6与输入端子IN2、IN3。即，输入到输入端子IN2、IN3的极性控制信号VFR、/VFR在栅极线驱动信号Gn-1的下降时刻t3，分别锁存在节点N5、N6。由此，意味着极性控制信号VFR、/VFR未必在1帧期间维持H电平或L电平的状态。即，只要当栅极线驱动信号Gn-1变为L电平时将极性控制信号VFR、/VFR设定为规定电平即可。但是，由于极性控制信号VFR、/VFR的电压电平交替，功耗增大。

并且，在时刻t3，时钟信号CLK变为H电平。构成时钟信号CLK的电压变化量的VDD经电容元件C1耦合于节点N7。节点N7由于已从节点N5经晶体管Q17充电到VDD-Vth的电压电平，所以电压电平进一步升压到大致2·VDD-Vth。若节点N7进一步升压，则晶体管Q15在非饱和区域变为导通状态，由高电位电源VDD2将节点N5充电到VDD的电压电平。

另外，在由晶体管Q16、Q18、电容元件C2构成的电路中，节点N6为L电平，所以节点N8也为L电平。若时钟信号/CLK上升，则经电容元件C2耦合的节点N8的电压电平上升。但由于晶体管Q14为导通状态，所以节点N6、N8的电压电平在上升到一定电平之后，瞬间下降到L电平。即，在节点N6、N8中生成尖峰电压。通过适当设定晶体管Q14和晶体管Q18的导通电阻值与电容元件C2的电容值，该尖峰电压可减小，可维持晶体管Q16的截止状态。即，在将节点N6保持在L电平的同时，通过晶体管Q16与晶体管Q14在电源VDD2与VSS之间基本不流过贯通电流，基本无功耗。

如上所述，在本实施方式的共同电极驱动电路中，基本上无功耗地执行输出仅在H电平侧被上拉、L电平侧未被上拉的选择性上拉动作。

在时刻t4，若时钟信号CLK变为L电平，则节点N7的电压电平再次变为VDD-Vth，节点N5变为高阻抗状态的VDD电平。

之后，每当时钟信号CLK变化为H电平时，节点N7都被升压至大致2·VDD-Vth，与之对应，晶体管Q15变为导通状态，节点N5被高电位电源VDD2充电到VDD的电压电平，补偿泄漏电流造成的节点N5的电压下降。结果，输出节点OUT可在1帧期间维持低阻抗的H电平。并且，在该期间，高电位电源VDD2与低电位电源VSS之间基本不流过贯通电流，也可维持低功耗状态。

这里，说明使用栅极线驱动电路中使用的时钟信号作为用于保持极性切换信号PC(/PC)的H电平的时钟信号的情况，但只要能补偿泄漏电流造成的电压电平的下降，则也可使用频率更低的时钟信号来降低功耗。

在时刻t5，极性控制信号VFR、/VFR分别变化为L电平、H电平，但由于维持晶体管Q5、Q7的截止状态，所以维持节点N5、N6、输出节点OUT的电压电平。

在时刻t6，若栅极线驱动信号Gn-1变为H电平，则晶体管Q5、Q7变为导通状态，极性切换电路7执行与时刻t2相反的动作。即，极性切换信号PC变为L电平(VSS)，极性切换信号/PC变为H电平(VDD-Vth)，与之对应，输出节点OUT变为电源VCCL的电压电平。

在时刻t7、t8，执行与在时刻t3、t4使节点N5、N6、输出节点OUT的电压电平反转相同的动作。时刻t8之后，节点N6的VDD的电压电平由时钟信号CLK保持，与之对应，节点N5和输出节点OUT可在1帧期间维持低阻抗的L电平。

在本实施方式的图像显示装置中，由于可以低功耗且以低阻抗提供共同电极驱动电路91中的晶体管的栅极电压，所以可防止晶体管的泄漏电流造成的共同电极驱动信号的电压电平的不稳定性，防止显示异常。

(变形例)

上面说明的图44所示的共同电极驱动电路91涉及生成对应于奇数行的共同电极驱动信号的电路。在本变形例中，在图46、图47中示出生成对应于偶数行的共同电极驱动信号的电路。与对应于奇数行的图44所示的电路一样，也向图46、图47所示的电路输入对应的栅极线的1行之前的栅极线驱动信号，作为输入信号。例如，若假设对应的偶数行为GLn+1，则输入栅极线驱动信号Gn，作为生成共同电极驱动信号的电路的输入。另外，向时钟端子CK输入活性期间与栅极线驱动信号Gn不重合的时钟信号CLK。

图46、图47所示的电路构成基本上与对应于奇数行的图44所示的电路相同，但在图46所示的电路中，为了相对图44所示电路得到反转输出，彼此交换至输出电路3的晶体管Q19、Q20的栅极的输入。

另外，在图47所示的电路中，为了相对图44所示电路得到反转输出，彼此交换输入到输入端子IN2、IN3的极性控制信号VFR、/VFR。在图46、图47所示的电路中，与奇数行的情况相反，共同电极驱动信号在奇数帧(极性控制信号VFR为H电平)时下降，在偶数帧(极性控制信号VFR为L电平)时上升。

图48所示的波形是汇总奇数行、偶数行双方的图像显示装置的动作波形。在图48所示的波形中，可知相对栅极线驱动信号Gn-1、Gn、Gn+1，对应的共同线驱动信号COMn-1、COMn、COMn+1在1行前反转其极性，且在每行共同线驱动信号COMn-1、COMn、COMn+1的极性反转。

在下面说明的实施方式的共同电极驱动电路91中，为了容易说明，也以对应于奇数行的电路(在实施方式10中为图44)为代表来说明。即便在这种情况下，通过适用图46、图47所示的电路构成中使用的变更，也可同样构成对应于偶数行的电容线驱动电路。

另外，在本实施方式中，说明如下共同电极驱动电路91，即使用前级的栅极线驱动信号Gn来生成共同电极驱动信号COMn，以以结束向像素电极25写入数据之前，将共同电极线COMLn设定为规定电平。但是，本发明不限于此，只要在结束向像素电极25写入数据之前，将共同电极线COMLn设定为规定电平，则也可使用同一行的栅极线驱动信号Gn来生成共同电极驱动信号COMn。

具体而言，图49中示出构成本实施方式变形例的奇数行的共同电极驱动电路91的电路图。图49所示的电路与图44所示的电路不同，向输入端子IN1输入同一行的栅极线驱动信号Gn，向时钟端子CK输入活性期间与栅极线驱动信号Gn不重合的时钟信号/CLK。

图49所示的电路具有在构成后述的双向扫描型栅极线驱动电路的情况下，可单纯化电路构成的优点。另外，图49所示的电路也可适用于上述栅极线反转驱动方式或帧反转驱动方式中。

图50中示出图49所示的电路的动作波形。在图50所示的波形中，在栅极线驱动信号Gn下降之前(时刻t3)，共同电极驱动信号COMn到达规定电平。为了得到图50所示的动作波形，必需在图49所示的电路中采用栅极宽度比图44所示的电路宽的晶体管，使电路动作高速化。

图51中示出本实施方式的共同电极驱动电路91的另一变形例。

图51所示的电路与图44所示的电路的不同之处在于，在输出电平保持电路2的升压电容元件C1、C2中使用MOS电容元件。该MOS电容元件只要栅极与源极/漏极间的电压为阈值电压Vth以上，则形成沟道，进而形成电容。

另外，在图51所示的电路中，将MOS电容的栅极端子连接于节点N7、N8上，将源极/漏极端子连接于时钟端子CK上。因此，在极性切换信号PC、/PC的电压电平为H电平的情况下，由于栅极与源极/漏极间的电压为Vth以上，形成电容，所以上拉极性切换信号PC、/PC的H电平。

相反，在极性切换信号PC、/PC的电压电平为L电平的情况下，栅极与源极/漏极间的电压为Vth以下，不形成电容，外观上不存在电容，可消除时钟信号CLK上升时，在输出节点OUT产生的尖峰电压。另外，此时，还削减由L电平输出侧消耗的时钟信号引起的交流功率。

另外，下面说明的实施方式的共同电极驱动电路91也可同样将电容元件C1、C2变更为MOS电容元件。

(实施方式11)

图52是本实施方式的共同电极驱动电路91的电路图。图52所示的电路与图44所示的电路不同，是分别不直接耦合升压电容元件C1、C2与节点N5、N6、防止更新时、时钟信号引起的输出电平上升的电路。具体而言，在图52所示的电路中，与图44所示电路的不同之处在于，向晶体管Q15(Q16)的栅极输入由晶体管Q21、Q17(Q22、Q18)构成的反相器的输出信号。

在图52所示的电路中，节点N5为L电平、节点N6为H电平时，经升压电容元件C1的时钟信号CLK，由利用节点N6的H电平导通的晶体管Q17放电到端子S1，不直接影响节点N5。另外，节点N8利用节点N6为H电平，初期充电到VDD-2·Vth，但之后利用经电容元件C2的时钟信号CLK，升压到大致2·VDD-2·Vth。与之对应，晶体管Q16在非饱和区域变为导通状态，在上拉节点N6的电压电平的同时，节点N6的电压电平上升到VDD。

在节点N6的电压电平变为VDD电平之后，时钟信号CLK变为L电平，节点N8的电压电平再次向初期的VDD-2·Vth下降。另外，利用节点N6的电压电平(VDD)，节点N8的电压电平通过晶体管Q22被上拉到VDD-Vth电平。

之后，节点N8也因晶体管Q18的截止泄漏电流而电平下降，但在时钟信号CLK变为L电平、节点N8的电压电平为VDD-Vth以下的情况下，通过晶体管Q22更新为VDD-Vth电平。

(变形例)

图53中示出本实施方式的变形例的共同电极驱动电路91的电路图。图53所示的电路是在图52所示的电路的升压电容元件C1、C2中采用MOS电容元件的构成。图53所示的MOS电容元件分别将栅极端子连接于节点N7、N8上，将源极/漏极端子连接于时钟端子CK上。

当晶体管Q15或晶体管Q16截止时，在栅极中难以产生尖峰电压，所以可减少贯通电流，低功耗化。同时，还可削减通过晶体管Q17或晶体管Q18流过的时钟信号CLK引起的无效电流。

(实施方式12)

下面，在本实施方式中，说明采用图44所示的共同电极驱动电路91的图像显示装置具备双向扫描的栅极线驱动电路的情况。

在栅极线驱动电路逆向扫描的情况下，在图44所示的电路中，应在栅极线驱动信号Gn的顺向的1行前输入的栅极线驱动信号Gn-1变为逆向的1行后的栅极线驱动信号，所以电路不能正常动作。

另外，专利文献5中公开了使用单一沟道晶体管的双向栅极线驱动电路(移位寄存器)的技术，该电路构成通过切换两种电压信号V1、V2的电平，切换信号的移位方向。即，该电路构成在电压信号V1是H电平、电压信号V2是L电平时，顺向扫描栅极线，在电压信号V1是L电平、电压信号V2是H电平时，逆向扫描栅极线，

图54中示出本实施方式的共同电极驱动电路91的电路图。在图54所示的电路中，在图44所示的电路的输入部具备对应于栅极线驱动电路双向扫描的扫描方向切换电路4。即，图54所示的晶体管Q27～Q30构成的电路是扫描方向切换电路4。这里，栅极线驱动信号Gn+1、Gn-1的添加字符以顺向扫描为基准。

在图54所示的电路中，若设高电位电源VDD1的电压电平为VDD，则在顺向扫描的情况下，电压信号V1变为H(VDD)电平，将节点N9的电压电平充电为VDD-Vth，所以晶体管Q27变为导通状态。另一方面，电压信号V2变为L(VSS)电平，将节点N10的电压电平放电到VSS时，晶体管Q28变为截止状态。因此，在图54所示的电路中，在上述情况下，向节点N11传递栅极线驱动信号Gn-1，不传递栅极线驱动信号Gn+1。

目前，当L电平的栅极线驱动信号Gn-1变化为H电平时，该电压电平的变化经晶体管Q27的栅极-沟道间电容耦合于节点N9，节点N9的电压电平上升。结果，晶体管Q27在非饱和区域中动作，输出节点N11的电压电平，作为VDD的H电平信号。

在逆向扫描的情况下，晶体管Q28变为导通状态，将栅极线驱动信号Gn+1输入节点N11，其执行与顺向扫描的栅极线驱动信号Gn-1相同的动作。其它的电路构成和动作与图44所示的电路相同，所以省略详细说明。在图54所示的电路中，设扫描方向切换电路4以外的电路构成为图44所示的电路，但本发明不限于此，也可采用图46、图47、图51、图52、图53所示的电路，代替图44所示的电路。但是，图49所示的电路中不要扫描方向切换电路4。

扫描方向切换电路4不限于图54所示的电路构成，例如也可采用图55和图56所示的电路构成。图55所示的扫描方向切换电路4中追加晶体管Q31、Q32，向晶体管Q29、Q32的栅极提供电压信号V1，向晶体管Q30、Q31的栅极提供电压信号V2。另外，在图55所示的扫描方向切换电路4中，分别将晶体管Q29、Q30的漏极连接于高电位电源VDD2上，将晶体管Q31、Q32的源极连接于VSS上，将晶体管Q29的源极与晶体管Q31的漏极连接于节点N9上，将晶体管Q30的源极与晶体管Q32的漏极连接于节点N10上。

图56所示的扫描方向切换电路4是在图55所示的扫描方向切换电路4的电路构成中、分别将晶体管Q29的漏极和晶体管Q31的源极连接于晶体管Q29的栅极上、将晶体管Q30的漏极和晶体管Q32的源极连接于晶体管Q30的栅极上的电路构成。

(实施方式13)

图57示出本实施方式的共同电极驱动电路91的电路图。在图44所示的电路中，向晶体管Q15、Q16的漏极提供电压源VDD2，但在图57所示的电路中，提供电压源VDD4，代替电压源VDD2。电压源VDD4如图58所示，由充电泵电路构成，是具有VDD以上的电压值的电压源。图58所示的充电泵电路是二极管连接晶体管Q40、Q41的构成，在节点N12经电容元件C3连接于时钟端子CK上，晶体管Q41的漏极经电容元件C4连接于端子S1上。另外，在图58所示的充电泵电路中，若设输入端子S8的电压源VDD5的电压值为VDD，则输出的电压源VDD4的电压值为2·VDD-2·Vth。

在图57所示的电路中，在例如升压节点N7的情况下，其电压电平理想地为2·VDD-Vth，所以节点N5的电压电平可能上升至2·VDD-2·Vth。因此，在图57所示的电路中，如图58所示，通过将电压源VDD4的电压电平设为2·VDD-2·Vth，可将节点N5的H电平变为2·VDD-2·Vth。这意味着提高输出晶体管Q19(Q20)的栅极电压，所以可使其导通电阻下降。即，在设定为相同的电阻值的情况下，可减小其尺寸(栅极宽度)，所以能减小电路的占有面积。

下面，图59中示出本实施方式的共同电极驱动电路91的另一电路图。在图59所示的电路中，提供电压源VDD4，代替图52所示的电路中的电压源VDD2。该电压源VDD4是具有由图58所示的充电泵电路生成的2·VDD-2·Vth电压值的电压源。

在图59所示的电路中，例如在升压节点N7的情况下，第1次升压，节点N7的电压电平从VDD-2·Vth上升到2·VDD-2·Vth。结果，节点N5的电压电平由晶体管Q15变为2·VDD-3·Vth。若时钟信号CLK变为L电平，则因该时钟信号CLK的电压电平，节点N7的电压电平变为2·VDD-4·Vth。另外，若时钟信号CLK再次变为H(VDD)电平，则升压节点N7，其电压电平变为3·VDD-4·Vth。结果，晶体管Q15在非饱和区域中动作，节点N5的电压电平与电压源VDD4相同，变为2·VDD-2·Vth，与图57所示的电路一样，可减小晶体管Q19(Q20)的尺寸。

(变形例)

图60中示出本实施方式的变形例的充电泵电路的电路图。图60所示的电路图是生成3·VDD-3·Vth电压的充电泵电路。图60所示的充电泵电路是二极管连接晶体管Q40、Q41、Q42的构成，分别在节点N12经电容元件C3连接于时钟端子CK上，在节点N13经电容元件C5连接于时钟端子CK上，晶体管Q42的漏极经电容元件C4连接于端子S1上。另外，在图60所示的充电泵电路中，若设输入端子S8的电压源VDD5的电压值为VDD，则输出的电压源VDD4的电压值为3·VDD-3·Vth。

在图59所示的电压源VDD4中采用图60所示的充电泵电路，提供3·VDD-3·Vth电压的情况下，如上所述，由于节点N7的电压电平为3·VDD-4·Vth，所以节点N5的电压电平上升至3·VDD-5·Vth。因此，在图59所示的电路图中，可进一步减小晶体管Q19(Q20)的尺寸。

在图58、图60所示的充电泵电路中，假设二极管连接的晶体管Q40、Q41、Q42及电容元件C3、C4、C5与共同电极驱动电路91同时形成于同一基板上，但本发明不限于此，也可在基板外部例如使用离散的二极管元件、电容元件，构成图58、图60所示的充电泵电路。

所谓实施方式1～实施方式13中说明的晶体管是具有分别包含控制电极(栅极)、一个电流电极(漏极或源极)、另一电流电极(源极或漏极)的至少3个电极的元件，通过向栅极施加规定电压，在漏极与源极之间形成沟道，用作开关元件。另外，漏极与源极基本上为相同构造，因施加的电压条件不同，而彼此改变其称呼。例如，在N型晶体管的情况下，将电位相对高的电极称为漏极，将低的电极称为源极。P型晶体管的情况相反。

另外，在实施方式1～实施方式13中说明的电路构成中，只要元件间、节点间或元件与节点间的连接即便配置其它元件或开关等，也可实现实质上相同的功能，则可视为相同的连接。

实施方式1～实施方式9中说明的电容线驱动电路90与实施方式10～实施方式13中说明的共同电极驱动电路91的区别仅在于构成对象的图像显示装置的构成不同，基本的电路构成相同。具体而言，实施方式1～实施方式9的图像显示装置经由像素电极与电容线形成的保持电容元件来控制像素，而实施方式10～实施方式13的图像显示装置由共同电极线直接作用于液晶电容来控制像素。因此，电容线与共同电极线共同作为提供控制像素的驱动信号(补偿信号或共同电极信号)的布线。另外，保持电容元件与液晶电容共同作为控制像素的电容。因此，就向作为布线的电容线或共同电极线提供驱动信号而言，电容线驱动电路90或共同电极驱动电路91在驱动图像显示装置的驱动电路上是共同的。

Claims (42)

1.一种图像显示装置，具备：

多个信号线；

与所述信号线正交的多个扫描线；

沿所述扫描线排列的多个布线；

晶体管，设置在所述信号线与所述扫描线的各个交点附近，分别将一个电流电极连接于所述信号线，将控制电极连接于所述扫描线；

连接于所述布线的电容；和

连接于所述布线、向所述电容提供驱动信号的驱动电路，

其特征在于，

所述驱动电路构成的活性元件是相同的导电型，且所述活性元件与所述晶体管同时形成于同一基板上，

所述驱动电路具备：

输出电平切换电路，根据规定的信号，生成并输出切换所述驱动信号的电压电平的第1切换信号和第2切换信号；

输出电平保持电路，根据重复信号，在规定期间保持所述第1切换信号和所述第2切换信号的电压电平；和

输出电路，根据所述第1切换信号和所述第2切换信号，生成所述驱动信号，并将所述驱动信号输出到所述布线。

2.一种图像显示装置，具备：

多个信号线；

与所述信号线正交的多个扫描线；

沿所述扫描线排列的多个电容线；

晶体管，设置在所述信号线与所述扫描线的各个交点附近，分别将一个电流电极连接于所述信号线，将控制电极连接于所述扫描线；

连接于所述晶体管的另一电流电极的像素电极；

连接于所述像素电极与对应的所述电容线之间的保持电容元件；和

电容线驱动电路，连接于所述电容线，向所述保持电容元件提供补偿信号，

其特征在于：

所述电容线驱动电路构成的活性元件是相同的导电型，且所述活性元件与所述晶体管同时形成于同一基板上，

所述电容线驱动电路具备：

输出电平切换电路，根据规定的信号，生成并输出切换所述补偿信号的电压电平的第1切换信号和第2切换信号；

输出电平保持电路，根据重复信号，在规定期间保持所述第1切换信号和所述第2切换信号的电压电平；和

输出电路，根据所述第1切换信号和所述第2切换信号，生成所述补偿信号，并将所述补偿信号输出到所述电容线。

3.根据权利要求2所述的图像显示装置，其特征在于：

所述输出电路具备：

第1电压源；

第2电压源，具有与所述第1电压源不同的电压值；和

第1活性元件和第2活性元件，串联连接于所述第1电压源与所述第2电压源之间，并将共同连接节点连接于所述电容线。

4.根据权利要求2或3所述的图像显示装置，其特征在于：

所述输出电平保持电路具备：

第1输出节点，将所述第1切换信号输出到所述输出电路；和

第2输出节点，将所述第2切换信号输出到所述输出电路。

5.根据权利要求2或3所述的图像显示装置，其特征在于：

所述输出电平切换电路具备：

第1锁存电路，当所述规定信号的电压电平从第1电压电平变化为第2电压电平时，将第1控制信号作为第1切换信号，锁存在所述第1输出节点；和

第2锁存电路，当所述规定信号的电压电平从第2电压电平变化为第1电压电平时，将第2控制信号作为第2切换信号，锁存在所述第2输出节点。

6.根据权利要求5所述的图像显示装置，其特征在于：

所述第1控制信号和所述第2控制信号具有第3电压电平或第4电压电平之一的电压电平，且所述第1控制信号与所述第2控制信号为不同的电压电平。

7.根据权利要求2或3所述的图像显示装置，其特征在于：

代替在规定期间保持所述第1切换信号和所述第2切换信号的电压电平，所述输出电平保持电路根据所述第1切换信号和所述第2切换信号，生成以帧时间反转的互补的第1输出信号和第2输出信号，在规定期间保持所述第1输出信号和所述第2输出信号的电压电平，。

8.根据权利要求7所述的图像显示装置，其特征在于：

所述输出电平保持电路具备：

第1输出节点，输出所述第1输出信号；和

第2输出节点，输出所述第2输出信号。

9.根据权利要求4之一所述的图像显示装置，其特征在于：

所述输出电平保持电路根据所述第1切换信号，在活性化所述第1输出节点的同时，非活性化第2输出节点，根据所述第2切换信号，在活性化所述第2输出节点的同时，非活性化所述第1输出节点。

10.根据权利要求9所述的图像显示装置，其特征在于：

所述输出电平保持电路具备：

第1电平保持电路，保持所述第1输出节点的电压电平；和

第2电平保持电路，保持所述第2输出节点的电压电平，

以具有规定周期的所述重复信号充电被活性化的所述第1输出节点或第2输出节点。

11.根据权利要求10所述的图像显示装置，其特征在于：

所述第1输出电平保持电路和第2输出电平保持电路，具备：

第3活性元件，连接于第3电压源与所述第1输出节点之间；

第4活性元件，连接于所述第3电压源与所述第2输出节点之间；

第1电位提供电路，向所述第3活性元件的控制电极提供对应于所述第1输出节点的电压电平的电压；

第2电位提供电路，向所述第4活性元件的控制电极提供对应于所述第2输出节点的电压电平的电压；

第1电容元件，一端连接于所述第3活性元件的控制电极上；

第2电容元件，一端连接于所述第4活性元件的控制电极上；和

端子，连接于所述第1电容元件和所述第2电容元件的另一端的每个上，输入具有规定周期的所述重复信号。

12.根据权利要求11所述的图像显示装置，其特征在于：

所述第1电位提供电路还具备：

连接于所述第3活性元件的控制电极与所述第1输出节点之间的第5活性元件，

所述第2电位提供电路还具备：

连接于所述第4活性元件的控制电极与所述第2输出节点之间的第6活性元件。

13.根据权利要求11所述的图像显示装置，其特征在于：

所述第1电位提供电路具备：第1反相器，输出端子连接于所述第3活性元件的控制电极上，输入端子连接于所述第2输出节点上，

所述第2电位提供电路具备：第2反相器，输出端子连接于所述第4活性元件的控制电极上，输入端子连接于所述第1输出节点上。

14.根据权利要求11所述的图像显示装置，其特征在于：

所述第1电容元件和所述第2电容元件是MOS电容元件。

15.根据权利要求14所述的图像显示装置，其特征在于：

所述MOS电容元件将控制电极连接于所述第3活性元件或所述第4活性元件的控制电极上，向电流电极输入所述重复信号。

16.根据权利要求11所述的图像显示装置，其特征在于：

所述第3电压源的电压与基准电压的差的绝对值比所述第1控制信号或所述第2控制信号的电压电平即所述第3电压电平与所述第4电压电平的差的绝对值大。

17.根据权利要求11所述的图像显示装置，其特征在于：

所述第1电位提供电路具有：不直接耦合第1电容元件与所述第1输出节点的电路结构，

所述第2电位提供电路具有：不直接耦合第2电容元件与所述第2输出节点的电路结构。

18.根据权利要求8所述的图像显示装置，其特征在于：

所述输出电平保持电路，根据所述第1切换信号，在活性化所述第1输出节点的同时，非活性化第2输出节点，根据所述第2切换信号，在活性化所述第2输出节点的同时，非活性化所述第1输出节点，

具备：保持所述第1输出节点的电压电平的第1电平保持电路、和保持所述第2输出节点的电压电平的第2电平保持电路，并以具有规定周期的所述重复信号充电被活性化的所述第1输出节点或第2输出节点，

所述第1电平保持电路和所述第2电平保持电路，由控制电极上连接恒定电压源的所述活性元件构成。

19.根据权利要求8所述的图像显示装置，其特征在于：

所述输出电平保持电路，根据所述第1切换信号，在活性化所述第1输出节点的同时，非活性化第2输出节点，根据所述第2切换信号，在活性化所述第2输出节点的同时，非活性化所述第1输出节点，

具备：保持所述第1输出节点的电压电平的第1电平保持电路、和保持所述第2输出节点的电压电平的第2电平保持电路，以具有规定周期的所述重复信号充电被活性化的所述第1输出节点或第2输出节点，

所述第1电平保持电路和所述第2电平保持电路，由被时钟信号控制的所述活性元件构成。

20.根据权利要求8所述的图像显示装置，其特征在于：

所述输出电平保持电路，根据所述第1切换信号，在活性化所述第1输出节点的同时，非活性化第2输出节点，根据所述第2切换信号，在活性化所述第2输出节点的同时，非活性化所述第1输出节点，

还具备：保持非活性化的所述第1输出节点的电压电平的第7活性元件、和保持非活性化的所述第2输出节点的电压电平的第8活性元件。

21.根据权利要求7所述的图像显示装置，其特征在于：

所述输出电平切换电路具备：

第3和第4输出节点；

输入端子，在从由对应于所述电容线的所述扫描线提供的扫描信号从选择状态变化为非选择状态起、经过规定时间后，输入活性化的输入信号；和

控制输入端子，输入彼此互补的第1控制信号和第2控制信号，

根据所述第1控制信号和所述第2控制信号的电压电平，在所述输入信号被活性化的定时，使所述第3输出节点或所述第4输出节点活性化。

22.根据权利要求21所述的图像显示装置，其特征在于：

所述输出电平切换电路具备：

连接于所述输入端子与所述第3输出节点之间的第9活性元件；和

连接于所述输入端子与所述第4输出节点之间的第10活性元件，

在活性化所述输入信号的至少1水平期间之前，活性化所述第9活性元件或第10活性元件，并且，在非活性化所述输入信号后至少1水平期间以内，非活性化所述第9活性元件或第10活性元件。

23.根据权利要求2或3所述的图像显示装置，其特征在于：

所述电容线驱动电路还具备：

扫描方向切换电路，根据驱动所述扫描线的扫描线驱动信号的扫描方向，将输入到所述输出电平切换电路中的所述规定信号进行切换。

24.根据权利要求23所述的图像显示装置，其特征在于：

所述扫描方向切换电路

在第1电压信号为第5电压电平、第2电压信号为第6电压电平的情况下，将沿第1方向扫描的第1栅极线驱动信号作为所述规定信号，

在第1电压信号为第6电压电平、第2电压信号为第5电压电平的情况下，将沿第2方向扫描的第2栅极线驱动信号作为所述规定信号。

25.根据权利要求7所述的图像显示装置，其特征在于：

所述电容线驱动电路还具备：

扫描方向切换电路，根据所述扫描线的扫描方向，将输入到所述输出电平切换电路中的信号进行切换。

26.根据权利要求7所述的图像显示装置，其特征在于：

还具备：移位寄存器，使以对应于由所述扫描线提供的扫描信号的定时输入的信号延迟规定时间后，输入到所述电容线驱动电路。

27.一种图像显示装置，具备：

多个信号线；

与所述信号线正交的多个扫描线；

沿所述扫描线排列的多个共同电极线；

晶体管，设置在所述信号线与所述扫描线的各个交点附近，分别将一个电流电极连接于所述信号线，将控制电极连接于所述扫描线；

液晶电容，连接于所述晶体管的另一电流电极与对应的所述共同电极线之间；和

共同电极驱动电路，连接于所述共同电极线，向所述液晶电容提供共同电极驱动信号，

其特征在于：

所述共同电极驱动电路构成的活性元件是相同的导电型，且所述活性元件与所述晶体管同时形成于同一基板上，

所述共同电极驱动电路具备：

极性切换电路，根据规定的信号，生成并输出切换所述共同电极驱动信号的电压电平的第1切换信号和第2切换信号；

输出电平保持电路，根据重复信号，在规定期间保持所述第1切换信号和所述第2切换信号的电压电平；和

输出电路，根据所述第1切换信号和所述第2切换信号，生成所述共同电极驱动信号，并将所述共同电极驱动信号输出到所述共同电极线。

28.根据权利要求27所述的图像显示装置，其特征在于：

所述输出电路具备：

第1电压源；

第2电压源，具有与所述第1电压源不同的电压值；和

第1活性元件和第2活性元件，串联连接于所述第1电压源与所述第2电压源之间，共同连接节点连接于所述共同电极线。

29.根据权利要求27或28所述的图像显示装置，其特征在于：

所述输出电平保持电路具备：

第1输出节点，将所述第1切换信号输出到所述输出电路；和

第2输出节点，将所述第2切换信号输出到所述输出电路。

30.根据权利要求27或28所述的图像显示装置，其特征在于：

所述极性切换电路具备：

第1锁存电路，当所述规定信号的电压电平从第1电压电平变化为第2电压电平时，将第1极性控制信号作为第1切换信号，锁存在所述第1输出节点；和

第2锁存电路，当所述规定信号的电压电平从第2电压电平变化为第1电压电平时，将第2极性控制信号作为第2切换信号，锁存在所述第2输出节点。

31.根据权利要求30所述的图像显示装置，其特征在于：

所述第1极性控制信号和所述第2极性控制信号具有第3电压电平或第4电压电平之一的电压电平，且所述第1极性控制信号与所述第2极性控制信号为不同的电压电平。

32.根据权利要求29所述的图像显示装置，其特征在于：

所述输出电平保持电路，根据所述第1切换信号，在活性化所述第1输出节点的同时，非活性化第2输出节点，根据所述第2切换信号，在活性化所述第2输出节点的同时，非活性化所述第1输出节点。

33.根据权利要求32所述的图像显示装置，其特征在于：

所述输出电平保持电路具备：保持所述第1输出节点的电压电平的第1电平保持电路、和保持所述第2输出节点的电压电平的第2电平保持电路，并以具有规定周期的所述重复信号充电被活性化的所述第1输出节点或第2输出节点。

34.根据权利要求33所述的图像显示装置，其特征在于：

所述第1输出电平保持电路和第2输出电平保持电路具备：

第3活性元件，连接于第3电压源与所述第1输出节点之间；

第4活性元件，连接于所述第3电压源与所述第2输出节点之间；

第1电位提供电路，向所述第3活性元件的控制电极提供对应于所述第1输出节点的电压电平的电压；

第2电位提供电路，向所述第4活性元件的控制电极提供对应于所述第2输出节点的电压电平的电压；

第1电容元件，一端连接于所述第3活性元件的控制电极上；

第2电容元件，一端连接于所述第4活性元件的控制电极上；和

端子，连接于所述第1电容元件和所述第2电容元件的另一端的每个上，输入具有规定周期的所述重复信号。

35.根据权利要求34所述的图像显示装置，其特征在于：

所述第1电位提供电路还具备：连接于所述第3活性元件的控制电极与所述第1输出节点之间的第5活性元件，

所述第2电位提供电路还具备：连接于所述第4活性元件的控制电极与所述第2输出节点之间的第6活性元件。

36.根据权利要求34所述的图像显示装置，其特征在于：

所述第1电位提供电路具备：第1反相器，输出端子连接于所述第3活性元件的控制电极上，输入端子连接于所述第2输出节点上；和

所述第2电位提供电路具备：第2反相器，输出端子连接于所述第4活性元件的控制电极上，输入端子连接于所述第1输出节点上。

37.根据权利要求34所述的图像显示装置，其特征在于：

所述第1电容元件和所述第2电容元件是MOS电容元件。

38.根据权利要求37所述的图像显示装置，其特征在于：

所述MOS电容元件将控制电极连接于所述第3活性元件或所述第4活性元件的控制电极上，向电流电极输入所述重复信号。

39.根据权利要求34所述的图像显示装置，其特征在于：

所述第3电压源的电压与基准电压的差的绝对值比所述第1极性控制信号或所述第2极性控制信号的电压电平即所述第3电压电平与所述第4电压电平的差的绝对值大。

40.根据权利要求27或28所述的图像显示装置，其特征在于：

所述共同电极驱动电路还具备：扫描方向切换电路，根据驱动所述扫描线的扫描线驱动信号的扫描方向，将输入到所述极性切换电路的所述规定信号进行切换。

41.根据权利要求40所述的图像显示装置，其特征在于：

所述扫描方向切换电路

在第1电压信号为第5电压电平、第2电压信号为第6电压电平的情况下，将沿第1方向扫描的第1栅极线驱动信号作为所述规定信号，

在第1电压信号为第6电压电平、第2电压信号为第5电压电平的情况下，将沿第2方向扫描的第2栅极线驱动信号作为所述规定信号。

42.一种驱动电路，连接于图像显示装置的布线上，向电容提供驱动信号，所述图像显示装置具备：多个信号线；与所述信号线正交的多个扫描线；沿所述扫描线排列的多个所述布线；晶体管，设置在所述信号线与所述扫描线的各个交点附近，分别将一个电流电极连接于所述信号线，将控制电极连接于所述扫描线；和连接于所述布线的所述电容，

其特征在于：

所述驱动电路构成的活性元件是相同的导电型，且所述活性元件与所述晶体管同时形成于同一基板上，

所述驱动电路具备：

输出电平切换电路，根据规定的信号，生成并输出切换所述驱动信号的电压电平的第1切换信号和第2切换信号；

输出电平保持电路，根据重复信号，在规定期间保持所述第1切换信号和所述第2切换信号的电压电平；和

输出电路，根据所述第1切换信号和所述第2切换信号，生成所述驱动信号，并将所述驱动信号输出到所述布线。

Images