CN103918025A - 信号线驱动电路以及液晶显示装置 - Google Patents

信号线驱动电路以及液晶显示装置 Download PDF

Info

Publication number
CN103918025A
CN103918025A CN201280055035.4A CN201280055035A CN103918025A CN 103918025 A CN103918025 A CN 103918025A CN 201280055035 A CN201280055035 A CN 201280055035A CN 103918025 A CN103918025 A CN 103918025A
Authority
CN
China
Prior art keywords
signal
field effect
effect transistor
current potential
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201280055035.4A
Other languages
English (en)
Other versions
CN103918025B (zh
Inventor
三宅博之
井上圣子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN103918025A publication Critical patent/CN103918025A/zh
Application granted granted Critical
Publication of CN103918025B publication Critical patent/CN103918025B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0434—Flat panel display in which a field is applied parallel to the display plane
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0469—Details of the physics of pixel operation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/046—Dealing with screen burn-in prevention or compensation of the effects thereof
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G09G2330/022—Power management, e.g. power saving in absence of operation, e.g. no data being entered during a predetermined time

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Shift Register Type Memory (AREA)

Abstract

本发明的目的在于防止由于场效应晶体管的泄漏电流所引起的误动作。设置有：移位寄存器(101)；选择电路(112)，该选择电路(112)具有决定以与从该移位寄存器输入的脉冲信号相同的电位电平来输出第一脉冲信号或第二脉冲信号的功能；以及多个驱动信号输出电路(113)，每个驱动信号输出电路(113)都具有生成并输出驱动信号的功能。多个驱动信号输出电路的每个都包括锁存器部、缓冲器部以及用来控制储存在该锁存器部中的数据的改写的开关部。

Description

信号线驱动电路以及液晶显示装置
技术领域
本发明的一个实施方式涉及一种信号线驱动电路。本发明的一个实施方式涉及一种液晶显示装置。
背景技术
近年来，已对如液晶显示装置等的半导体装置进行了开发。
已知的液晶显示装置的一种是使用如下驱动方法的液晶显示装置，在该驱动方法中，在行和列中设置多个像素电路，并且，以逐行方式在每个帧期间使每个液晶元件中的一对电极的一方的电位极性和另一方的电极的电位极性反转(例如，专利文献1)。
通过采用上述驱动方法，可以在抑制由液晶元件所引起的显示图像的烧伤的同时，减少设置在液晶显示装置中的信号线驱动电路的驱动电压。
例如，专利文献1公开如下技术，其中，使用如公共信号线驱动电路等的信号线驱动电路控制多个公共信号线的电位，以在每个帧期间使液晶元件的每一个的一对电极的另一方的电位反转。
专利文献1所示的信号线驱动电路设置有移位寄存器以及包括锁存器部及缓冲器部的多个电路。在专利文献1所示的信号线驱动电路中，缓冲器部输出其电位根据储存在锁存器部中的数据被控制的信号作为公共信号。
[参考文献]
[专利文献1]日本专利申请公开2006-276541号公报
发明内容
然而，现有的信号线驱动电路有容易发生误动作的问题。
例如，在专利文献1所示的信号线驱动电路中有如下问题：包含在信号线驱动电路中的场效应晶体管的泄漏电流改变作为储存在锁存器部中的数据的电位，由此输出信号的电位不具有所希望的值，因此不能进行所希望的工作。
鉴于上述问题，本发明的一个实施方式的目的是防止误动作的发生。
在本发明的一个实施方式中，通过包括锁存器部、缓冲器部以及用来控制储存在该锁存器部中的数据的改写的开关部的电路生成具有作为驱动信号的功能的信号，以抑制储存在锁存器部中的数据的变动。
上述开关部具有根据第一控制信号及第二控制信号控制储存在锁存器部中的数据的改写的功能。由此，在没有输入置位信号及复位信号的脉冲的期间中进行数据的改写，来抑制作为储存在锁存器部中的数据的电位的变动。
本发明的一个实施方式是一种信号线驱动电路，该信号线驱动电路包括移位寄存器、选择电路以及驱动信号输出电路。选择电路具有根据第一时钟信号及第二时钟信号决定以与从移位寄存器输入的脉冲信号相同的电位电平输出第一脉冲信号或第二脉冲信号的功能。驱动信号输出电路具有根据从选择电路输入的第一和第二脉冲信号以及第一和第二控制信号来生成并输出用来控制信号线的电位的驱动信号的功能。驱动信号输出电路包括被配置为根据第一及第二脉冲信号改写并储存第一数据及第二数据的锁存器部、被配置为根据第一数据及第二数据设定驱动信号的电位并输出该驱动信号的缓冲器部、以及被配置为通过根据第一控制信号及第二控制信号而开启或关闭来控制第一数据的改写的开关部。
本发明的一个实施方式是一种信号线驱动电路，该信号线驱动电路包括移位寄存器、选择电路以及驱动信号输出电路。选择电路具有根据第一时钟信号及第二时钟信号决定以与从移位寄存器输入的脉冲信号相同的电位电平输出第一脉冲信号或第二脉冲信号的功能。驱动信号输出电路具有根据从选择电路输入的第一和第二脉冲信号以及第一至第五控制信号来生成并输出用来控制信号线的电位的驱动信号的功能。驱动信号输出电路包括根据第一及第二脉冲信号改写并储存第一数据及第二数据的第一锁存器部、根据第一及第二脉冲信号改写并储存第三数据及第四数据的第二锁存器部、具有根据第一数据及第二数据设定第一信号的电位并输出该第一信号的功能的第一缓冲器部、具有根据第三数据及第四数据设定第二信号的电位并输出该第二信号的功能的第二缓冲器部、通过根据第一控制信号及第二控制信号被开启或关闭来控制第一数据的改写的第一开关部、通过根据第一控制信号及第三控制信号被开启或关闭来控制第三数据的改写的第二开关部、被输入第二信号作为第四控制信号并通过根据第四控制信号被开启或关闭来控制储存在第一锁存器部中的第二数据的改写的第三开关部、被输入第一信号作为第五控制信号并通过根据第五控制信号被开启或关闭来控制储存在第二锁存器部中的第四数据的改写的第四开关部、以及根据第一信号及第二信号设定驱动信号的电位并输出该驱动信号的第三缓冲器部。
在本发明的一个实施方式中，通过使用上述信号线驱动电路来控制像素电路的液晶元件的每一个之中的一对电极的另一方的电位。由此，在行和列中设置多个像素电路，并且，以逐行实施方式进行在每个帧期间使液晶元件的一对电极中的一方的电位的极性和另一方的电极的电位的极性反转；因此，降低栅极信号的电压。
在本发明的一个实施方式中，液晶元件包括呈现蓝相的液晶。由此，能够提供以更高的速度工作的液晶显示装置。
在本发明的一个实施方式中，可以抑制作为储存在锁存器部中的数据的电位的变动以及从信号线驱动电路输出的信号的电位的变动；因此，可以防止误动作的发生。
附图说明
图1示出信号线驱动电路的例子。
图2示出选择电路的例子。
图3A和3B示出驱动信号输出电路的例子。
图4示出信号线驱动电路的例子。
图5A和5B示出驱动信号输出电路的例子。
图6是用来示出驱动信号线驱动电路的方法的例子的时序图。
图7A和7B示出液晶显示装置的例子。
图8A和8B示出脉冲输出电路的例子。
图9A和9B示出选择电路的例子。
图10A和10B示出驱动信号输出电路的例子。
图11A和11B示出液晶显示装置的例子。
图12A和12B示出液晶显示装置的例子。
图13示出信号线驱动电路的例子。
图14A和14B示出脉冲输出电路的例子。
图15A和15B示出驱动信号输出电路的例子。
图16是用来示出驱动信号线驱动电路的方法的例子的时序图。
图17是用来示出驱动信号线驱动电路的方法的例子的时序图。
图18是用来示出像素电路的工作的例子的时序图。
图19是用来示出液晶显示装置的结构例子的示意截面图。
图20A至20D的每一个都示出电子设备的例子。
符号说明
101：移位寄存器；112：选择电路；113：驱动信号输出电路；121：锁存器部；122：缓冲器部；123：缓冲器部；124：开关部；131a：锁存器部；131b：锁存器部；132a：缓冲器部；132b：缓冲器部；133a至133d：开关部；134：缓冲器部；201：信号线驱动电路；202：信号线驱动电路；203：信号线驱动电路；204：信号线驱动电路；210：像素电路；211：场效应晶体管；212：液晶元件；213：电容器；230：移位寄存器；231：脉冲输出电路；232：选择电路；233：驱动信号输出电路；311至319：场效应晶体管；321：电容器；322：电容器；331至336：场效应晶体管；351至364：场效应晶体管；371：电容器；372：电容器；431至444：场效应晶体管；451：电容器；452：电容器；461至474：场效应晶体管；481：电容器；482：电容器；491：场效应晶体管；492：场效应晶体管；700：衬底；701a：导电层；701b：导电层；701c：导电层；702：绝缘层；703a：半导体层；703b：半导体层；704a至704d：导电层；705：绝缘层；706：着色层；707：绝缘层；708a至708d：结构体；709：导电层；710：导电层；720：衬底；722：绝缘层；723：绝缘层；750：液晶层；1011：框体；1012：面板；1013：按钮；1021a：框体；1021b：框体；1022a：面板；1022b：面板；1023：铰链；1024：按钮；1025：连接端子；1026：记录媒体插入部；1031：框体；1032：面板；1033：按钮；1034：甲板部；1041：框体；1042：面板；1043：支架；1044：按钮；1045：连接端子
具体实施方式
将说明本发明的实施方式的例子。注意，本领域技术人员可以很容易地理解一个事实：在不脱离本发明的宗旨及其范围的情况下可以以各种方式改变实施方式的具体内容。因此，本发明不局限于例如对下述实施方式的描述。
此外，不同的实施方式中的内容可以适当地互相组合。另外，各实施方式的内容可以适当地互相置换。
另外，如“第一”和“第二”等序数词是为了避免构成构件之间的混淆而使用，并不限制各构件的个数。
实施方式1
在本实施方式中，参照图1、图2、图3A和3B、图4、图5A和5B以及图6说明具有输出多个驱动信号的功能的信号线驱动电路的例子。
如图1所示，本实施方式的信号线驱动电路包括移位寄存器(也称为SR)101、多个选择电路(也称为SEL)112(在图1中，选择电路112_Z(Z是自然数)、112_Z+1以及112_Z+2)以及多个驱动信号输出电路(也称为DO)113(在图1中，驱动信号输出电路113_Z、113_Z+1以及113_Z+2)。例如，每个信号线设置有选择电路112及驱动信号输出电路113。由驱动信号输出电路113生成的脉冲信号通过对应的信号线被输出。
起始脉冲信号SP被输入到移位寄存器101。
移位寄存器101具有根据起始脉冲信号SP输出其电位被控制的多个脉冲信号(也称为SROUT)的功能。
如图2所示，脉冲信号作为脉冲信号SELIN从移位寄存器101输入到选择电路112。再者，时钟信号SECL及时钟信号RECL被输入到选择电路112。例如，不同的脉冲信号被输入到多个选择电路112。如图2所示，选择电路112输出脉冲信号SELOUT1及脉冲信号SELOUT2。
选择电路112具有取决于脉冲信号SELIN、时钟信号SECL及时钟信号RECL来决定以与脉冲信号SELIN相同的电位电平输出脉冲信号SELOUT1或脉冲信号SELOUT2的功能。
例如，选择电路112包括多个场效应晶体管。此时，通过多个场效应晶体管的切换，可以决定以与脉冲信号SELIN相同的电位电平输出脉冲信号SELOUT1或脉冲信号SELOUT2。
再者，时钟信号GCLK1及时钟信号GCLK2分别作为时钟信号SECL及时钟信号RECL输入到图1所示的选择电路112_Z及112_Z+2。时钟信号FCLK1及时钟信号FCLK2分别作为时钟信号SECL及时钟信号RECL输入到选择电路112_Z+1。
如图3A所示，置位信号SIN、复位信号RIN、控制信号CTL1及控制信号CTL2被输入到驱动信号输出电路113。如图3A所示，驱动信号输出电路113输出信号DOUT1及信号DOUT2。信号DOUT1被用作驱动信号。驱动信号输出电路113具有根据置位信号SIN、复位信号RIN、控制信号CTL1及控制信号CTL2生成并输出驱动信号的功能。例如，驱动信号被输出到用来控制信号线的电位的布线。
例如，驱动信号输出电路113包括多个场效应晶体管。
再者，如图3B所示，驱动信号输出电路113包括锁存器部(也称为LAT)121、第一缓冲器部(也称为BUF1)122、第二缓冲器部(也称为BUF2)123以及开关部(也称为SW)124。
置位信号SIN及复位信号RIN被输入到锁存器部121。
锁存器部121具有根据置位信号SIN及复位信号RIN改写并储存数据D1及数据D2的功能。
第一缓冲器部122具有根据储存在锁存器部121中的数据D1及数据D2设定信号DOUT1的电位并输出信号DOUT1的功能。信号DOUT1的电位在从电位VCH到电位VCL(低于电位VCH的电位)的范围内变化。
第二缓冲器部123具有根据储存在锁存器部121中的数据D1及数据D2设定信号DOUT2的电位并输出信号DOUT2的功能。信号DOUT2的电位在从电位VDD到电位VSS的范围内变化。电位VDD高于电位VSS并且是高电平信号的电位(也称为电位VH)。电位VSS低于或等于接地电位并且是低电平信号的电位(也称为电位VL)。
控制信号CTL1及控制信号CTL2被输入到开关部124。
开关部124具有通过根据控制信号CTL1及控制信号CTL2被开启或关闭来控制储存在锁存器部121中的数据D1的改写的功能。
作为控制信号CTL1，可以使用具有如下期间的信号，在该期间内，连续的脉冲之间的间隔比起始脉冲信号的要短。
脉冲信号SELOUT1作为置位信号SIN从选择电路112输入到驱动信号输出电路113，并且脉冲信号SELOUT2作为复位信号RIN从选择电路112输入驱动信号输出电路113。此时，锁存器部121具有根据脉冲信号SELOUT1及脉冲信号SELOUT2改写并储存数据D1及数据D2的功能。
时钟信号CK_1被输入作为图1所示的驱动信号输出电路113_Z的控制信号CTL1。时钟信号CK_2被输入作为驱动信号输出电路113_Z+1的控制信号CTL1。时钟信号CK_3被输入作为驱动信号输出电路113_Z+2的控制信号CTL1。
图1所示的驱动信号输出电路113_Z的信号DOUT1用作驱动信号DRV_Z。驱动信号输出电路113_Z+1的信号DOUT1用作驱动信号DRV_Z+1。驱动信号输出电路113_Z+2的信号DOUT1用作驱动信号DRV_Z+2。
驱动信号输出电路113_Z的信号DOUT2被输入来作为图1所示的驱动信号输出电路113_Z+2的控制信号CTL2。此时，与输入时钟信号GCLK1的情况相比，能够改写数据D1的期间可以延长；因此，更有效地抑制信号线驱动电路的误动作。
图1所示的设置在信号线驱动电路中的多个驱动信号输出电路113的连接关系也可以为图4所示那样。
在图4所示的配置中，如图5A所示，置位信号SIN、复位信号RIN、控制信号CTL1、控制信号CTL2及控制信号CTL3被输入到驱动信号输出电路113。如图5A所示，驱动信号输出电路113输出信号DOUT1、信号DOUT2及信号DOUT3。驱动信号输出电路113具有根据置位信号SIN、复位信号RIN、控制信号CTL1至CTL5生成并输出驱动信号的功能。
如图5B所示，驱动信号输出电路113包括第一锁存器部(也称为LAT1)131a、第二锁存器部(也称为LAT2)131b、第一缓冲器部(也称为BUF11)132a、第二缓冲器部(也称为BUF12)132b、第一开关部(也称为SW1)133a、第二开关部(也称为SW2)133b、第三开关部(也称为SW3)133c、第四开关部(也称为SW4)133d以及第三缓冲器部(也称为BUF13)134。
置位信号SIN及复位信号RIN被输入到第一锁存器部131a。
第一锁存器部131a具有根据置位信号SIN及复位信号RIN改写并储存数据D11及数据D22的功能。
置位信号SIN及复位信号RIN输入第二锁存器部131b。
第二锁存器部131b具有根据置位信号SIN及复位信号RIN改写并储存数据D13及数据D24的功能。
第一缓冲器部132a具有根据储存在第一锁存器部131a中的数据D11及数据D22设定信号DOUT1的电位并输出信号DOUT1的功能。信号DOUT1的电位在从电位VDD(VH)到电位VSS(VL)的范围内变化。
第二缓冲器部132b具有根据储存在第二锁存器部131b中的数据D13及数据D24设定信号DOUT2的电位并输出信号DOUT2的功能。信号DOUT2的电位在从电位VDD(VH)到电位VSS(VL)的范围内变化。
控制信号CTL1及控制信号CTL2被输入到第一开关部133a。第一开关部133a具有通过根据控制信号CTL1及控制信号CTL2被开启或关闭来控制储存在第一锁存器部131a中的数据D11的改写的功能。
控制信号CTL1及控制信号CTL3被输入到第二开关部133b。第二开关部133b具有通过根据控制信号CTL1及控制信号CTL3被开启或关闭来控制储存在第二锁存器部131b中的数据D13的改写的功能。
信号DOUT2作为控制信号CTL4被输入到第三开关部133c。第三开关部133c具有通过根据控制信号CTL4被开启或关闭来控制储存在第一锁存器部131a中的数据D22的改写的功能。
信号DOUT1作为控制信号CTL5被输入到第四开关部133d。第四开关部133d具有通过根据控制信号CTL5被开启或关闭来控制储存在第二锁存器部131b中的数据D24的改写的功能。
输入信号DOUT2及输入信号DOUT1分别被输入作为第三开关部133c的控制信号CTL4及第四开关部133d的控制信号CTL5，由此，可以保持供应电位VDD或电位VSS作为第一锁存器部的数据D22的电位及第二锁存器部的数据D24的电位；因此，可以保持第一锁存器部的数据D22的电位及第二锁存器部的数据D24的电位。
第三缓冲器部134具有根据信号DOUT1及信号DOUT2设定信号DOUT3的电位并输出信号DOUT3的功能。信号DOUT3是其电位在从电位VCH到电位VCL的范围内变化的驱动信号。
多个选择电路112的脉冲信号SELOUT1中的一个作为置位信号SIN输入到图4所示的多个驱动信号输出电路113的每个，并且多个选择电路112的脉冲信号SELOUT2中的一个作为复位信号RIN输入到图4所示的多个驱动信号输出电路113的每个。例如，选择电路112_Z+1的脉冲信号SELOUT1输入作为置位信号SIN到驱动信号输出电路113_Z+1，并且选择电路112_Z+1的脉冲信号SELOUT2作为复位信号RIN输入到驱动信号输出电路113_Z+1。
时钟信号CK_1被输入作为图4所示的驱动信号输出电路113_Z的控制信号CTL1。时钟信号CK_2被输入作为驱动信号输出电路113_Z+1的控制信号CTL1。时钟信号CK_3被输入作为驱动信号输出电路113_Z+2的控制信号CTL1。
驱动信号输出电路113_Z的信号DOUT1被输入作为图4所示的驱动信号输出电路113_Z+2的控制信号CTL2。驱动信号输出电路113_Z的信号DOUT2被输入作为图4所示的驱动信号输出电路113_Z+2的控制信号CTL3。此时，与作为驱动信号输出电路113_Z+2的控制信号CTL2输入时钟信号GCLK1且作为驱动信号输出电路113_Z+2的控制信号CTL3输入时钟信号GCLK2的情况相比，能够改写图5B所示的数据D11及数据D13的期间可以延长；因此，更有效地抑制信号线驱动电路的误动作。
图4所示的驱动信号输出电路113_Z的信号DOUT3用作驱动信号DRV_Z。驱动信号输出电路113_Z+1的信号DOUT3用作驱动信号DRV_Z+1。驱动信号输出电路113_Z+2的信号DOUT3用作驱动信号DRV_Z+2。
另外，移位寄存器101、选择电路112及驱动信号输出电路113也可以使用具有相同极性的场效应晶体管形成，这与使用具有不同极性的场效应晶体管形成信号线驱动电路的情况相比，可以使制造工艺简化。
接着，作为驱动本实施方式的信号线驱动电路的方法的例子，参照图6的时序图说明驱动图1所示的信号线驱动电路的方法的例子。注意，作为一个例子，时钟信号CK_1至CK_3的占空比都为25％，并且时钟信号CK_1至CK_3依次地延迟一个循环周期的1/4。时钟信号FCLK1、时钟信号FCLK2、时钟信号GCLK1及时钟信号GCLK2的每一个的占空比都为50％。时钟信号FCLK2是时钟信号FCLK1的反转信号，并且时钟信号GCLK2是时钟信号GCLK1的反转信号。时序图中的双重的波状线意味着省略符号。
如图6所示，在驱动图1所示的信号线驱动电路的方法的例子中，在期间T11中起始脉冲信号SP的脉冲被输入到移位寄存器101。
在此情况下，根据时钟信号CK_1至CK_3，在期间T12中脉冲信号SROUT_Z的脉冲被输入到选择电路112_Z，在期间T13中脉冲信号SROUT_Z+1的脉冲被输入到选择电路112_Z+1，并且在期间T14中脉冲信号SROUT_Z+2的脉冲被输入到选择电路112_Z+2。另外，在期间T11至期间T17中，时钟信号FCLK1处于低电平，时钟信号FCLK2处于高电平，时钟信号GCLK1处于高电平，时钟信号GCLK2处于低电平。
此时，选择电路112_Z及112_Z+2的每个都输出脉冲信号SROUT_Z或脉冲信号SROUT_Z+2的输入脉冲作为脉冲信号SELOUT1的脉冲。
选择电路112_Z+1输出脉冲信号SROUT_Z+1的输入脉冲作为脉冲信号SELOUT2的脉冲。
脉冲信号SELOUT1的脉冲作为置位信号SIN的脉冲被输入到驱动信号输出电路113_Z及驱动信号输出电路113_Z+2。在被输入置位信号SIN的脉冲的驱动信号输出电路113中，电位VDD及电位VSS分别被写为数据D1及数据D2。因此，信号DOUT1的电位成为电位VCH，并且信号DOUT2的电位成为电位VH。例如，驱动信号输出电路113_Z的信号DOUT1(驱动信号DRV_Z)在期间T12中成为电位VCH，并且驱动信号输出电路113_Z+2的信号DOUT1(驱动信号DRV_Z+2)在期间T14中成为电位VCH。
脉冲信号SELOUT2的脉冲作为复位信号RIN的脉冲被输入到驱动信号输出电路113_Z+1。在被输入复位信号RIN的脉冲的驱动信号输出电路113中，电位VSS及电位VDD分别被写为数据D1及数据D2。因此，信号DOUT1的电位成为电位VCL，并且信号DOUT2的电位成为电位VL。例如，驱动信号输出电路113_Z+1的信号DOUT1(驱动信号DRV_Z+1)在期间T13中成为电位VCL。
在期间T15至期间T17中，根据时钟信号CK_1至CK_3、时钟信号FCLK1和FCLK2以及时钟信号GCLK1和GCLK2，输入到被输入置位信号SIN的脉冲的驱动信号输出电路113中的控制信号CTL1及控制信号CTL2成为高电平。由此，电位VDD被写入到已被输入电位VDD作为数据D1的驱动信号输出电路113，这是数据的改写。因此，可以直到起始脉冲信号SP的脉冲再次被输入到移位寄存器101为止，数据D1的电位的变动很小。
再者，在期间T18中起始脉冲信号SP的脉冲再次被输入到移位寄存器101。
此时，根据时钟信号CK_1至CK_3，在期间T19中脉冲信号SROUT_Z的脉冲被输入到选择电路112_Z，在期间T20中脉冲信号SROUT_Z+1的脉冲被输入到选择电路112_Z+1，在期间T21中脉冲信号SROUT_Z+2的脉冲被输入到选择电路112_Z+2。在期间T18至期间T21中，时钟信号FCLK1处于高电平，时钟信号FCLK2处于低电平，时钟信号GCLK1处于低电平，时钟信号GCLK2处于高电平。
此时，选择电路112_Z及112_Z+2的每个都输出脉冲信号SROUT_Z或脉冲信号SROUT_Z+2的输入脉冲作为脉冲信号SELOUT2的脉冲。
选择电路112_Z+1输出脉冲信号SROUT_Z+1的输入脉冲作为脉冲信号SELOUT1的脉冲。
在被输入置位信号SIN的脉冲的驱动信号输出电路113中，电位VDD及电位VSS分别被写为数据D1及数据D2。因此，信号DOUT1的电位成为电位VCH，并且信号DOUT2的电位成为电位VH。
在被输入复位信号RIN的脉冲的驱动信号输出电路113中，电位VSS及电位VDD分别被写为数据D1及数据D2。因此，信号DOUT1的电位成为电位VCL，并且信号DOUT2的电位成为电位VL。
注意，时钟信号FCLK1和时钟信号GCLK1也可以是相同的信号，并且，时钟信号FCLK2和时钟信号GCLK2也可以是相同的信号。此时，信号DRV_Z+1相当于移位(shift)了的第Z信号DRV_Z。
以上是驱动图1所示的信号线驱动电路的方法的例子的说明。
如参照图1、图2、图3A和3B、图4、图5A和5B以及图6所描述那样，本实施方式的信号线驱动电路的一个例子包括：移位寄存器；多个选择电路，所述多个选择电路被从该移位寄存器输入不同脉冲信号，并且所述多个选择电路的每个决定以与脉冲信号相同的电位电平输出第一脉冲信号或第二脉冲信号；以及驱动信号输出电路，被输入不同的选择电路的第一脉冲信号及第二脉冲信号。通过采用该结构，可以输出多个驱动信号。
在本实施方式的信号线驱动电路的一个例子的驱动信号输出电路中，通过设置用来控制储存在锁存器部中的数据的改写的开关部，即使在脉冲信号的脉冲不从移位寄存器输出的期间，也可以改写该数据。因此，例如，可以防止因驱动信号输出电路中的场效应晶体管的泄漏电流所引起的作为第一数据的电位的变动。由此，可以抑制信号线驱动电路的误动作。
例如，本实施方式的信号线驱动电路可以应用于通过使用多个信号线来控制多个电路的驱动的半导体装置，诸如液晶显示装置或电子纸等。
实施方式2
在本实施方式中，将说明通过公共信号线输出驱动信号的信号线驱动电路以及设置有该信号线驱动电路的液晶显示装置的例子。
首先，参照图7A说明液晶显示装置的配置例子。
图7A所示的液晶显示装置包括信号线驱动电路201、信号线驱动电路202、信号线驱动电路203、数据信号线DL_1至DL_Y(Y是2或更大的自然数)、栅极信号线GL_1至GL_X(X是2或更大的自然数)、公共信号线CL_1至CL_X、以及排列为X行Y列的多个像素电路210。
信号线驱动电路201具有生成多个数据信号DS(数据信号DS_1至DS_Y)的功能。信号线驱动电路201具有通过使用多个数据信号DS控制多个数据信号线DL(数据信号线DL_1至DL_Y)的电位来控制像素电路210的驱动的功能。
信号线驱动电路202具有生成多个栅极信号GS(栅极信号GS_1至GS_X)的功能。信号线驱动电路202具有通过使用多个栅极信号GS控制多个栅极信号线GL(栅极信号线GL_1至GL_X)的电位来控制像素电路210的驱动的功能。
信号线驱动电路203具有生成多个公共信号CS(公共信号CS_1至CS_X)的功能。信号线驱动电路203具有通过使用多个公共信号CS控制多个公共信号线CL(公共信号线CL_1至CL_X)的电位来控制像素电路210的驱动的功能。
例如，信号线驱动电路203可以是实施方式1中的信号线驱动电路。
多个像素电路210的每个都包括场效应晶体管211、具有一对电极及液晶层的液晶元件212、以及电容器213。注意，不一定必须设置电容器213。
在像素电路210中，在第M行第N列(M是小于或等于X的自然数，N是小于或等于Y的自然数)处，场效应晶体管211的源极和漏极中的一方与数据信号线DL_N(多个数据信号线DL中的一个)电连接。在像素电路210中，在第M行第N列处，场效应晶体管211的栅极与栅极信号线GL_M(多个栅极信号线GL中的一个)电连接。
此外，在像素电路210中，在第M行第N列处，液晶元件212的一对电极中的一方与在第M行第N列处的像素电路210的场效应晶体管211的源极和漏极中的另一方电连接。在像素电路210中，在第M行第N列处，液晶元件212的一对电极中的另一方与公共信号线CL_M(多个公共信号线CL中的一个)电连接。
在液晶元件212中，根据施加于一对电极的电压来控制液晶层所包含的液晶的取向(alignment)。
在像素电路210中，在第M行第N列处，电容器213的一对电极中的一方与在第M行第N列处的像素电路210的场效应晶体管211的源极和漏极中的另一方电连接。在像素电路210中，在第M行第N列处，电位VSS被施加给电容器213的一对电极中的另一方。
接着，参照图7B描述信号线驱动电路203的配置例子。
信号线驱动电路203包括移位寄存器230(图7B中的移位寄存器230)、多个选择电路232(在图7B中，只示出选择电路232_1至232_4)、以及多个驱动信号输出电路233(在图7B中，只示出驱动信号输出电路233_1至233_4)。再者，移位寄存器230包括脉冲输出电路231_1至231_X。注意，在本实施方式中，对设置选择电路232_1至232_X以及驱动信号输出电路233_1至233_X的情况进行说明。注意，在图7A及7B中，X是3或更大的自然数。
再者，参照图8A和8B、图9A和9B以及图10A和10B说明图7B所示的信号线驱动电路的各构件。
图8A和8B是用来说明图7B所示的移位寄存器230的脉冲输出电路的配置例子的图。
如图8A所示，置位信号LIN_F、复位信号RIN_F、时钟信号CL_F、时钟信号CLp_F以及初始化信号INI_RES被输入到脉冲输出电路231。图8A所示的脉冲输出电路输出信号FOUT。信号FOUT相当于移位寄存器230的脉冲信号SROUT。注意，初始化信号INI_RES是例如用来使脉冲输出电路初始化的信号。初始化信号INI_RES的脉冲被输入到脉冲输出电路，由此脉冲输出电路被初始化。注意，不一定必须将初始化信号INI_RES输入到脉冲输出电路中。
注意，除了不输入复位信号RIN_F之外，脉冲输出电路231_X+1的配置与其他脉冲输出电路相同。
如图8B所示，图8A所示的脉冲输出电路231包括场效应晶体管311至319、电容器321及电容器322。
电位VDD被施加给场效应晶体管311的源极和漏极中的一方。置位信号LIN_F被输入到场效应晶体管311的栅极。
电位VSS被施加给场效应晶体管312的源极和漏极中的一方。置位信号LIN_F被输入到场效应晶体管312的栅极。
电位VDD被施加给场效应晶体管313的源极和漏极中的一方。场效应晶体管313的源极和漏极中的另一方与场效应晶体管312的源极和漏极中的另一方电连接。复位信号RIN_F被施加给场效应晶体管313的栅极。
电位VDD被施加给场效应晶体管314的源极和漏极中的一方。场效应晶体管314的源极和漏极中的另一方与场效应晶体管312的源极和漏极中的另一方电连接。初始化信号INI_RES被输入到场效应晶体管314的栅极。注意，不一定必须设置场效应晶体管314。
电位VDD被施加给场效应晶体管315的源极和漏极中的一方。场效应晶体管315的源极和漏极中的另一方与场效应晶体管312的源极和漏极中的另一方电连接。时钟信号CLp_F被输入到场效应晶体管315的栅极。
电位VSS被施加给场效应晶体管316的源极和漏极中的一方。场效应晶体管316的源极和漏极中的另一方与场效应晶体管311的源极和漏极中的另一方电连接。场效应晶体管316的栅极与场效应晶体管312的源极和漏极中的另一方电连接。
场效应晶体管317的源极和漏极中的一方与场效应晶体管311的源极和漏极中的另一方电连接。电位VDD被施加给场效应晶体管317的栅极。
时钟信号CL_F被输入到场效应晶体管318的源极和漏极中的一方。场效应晶体管318的栅极与场效应晶体管317的源极和漏极中的另一方电连接。在图8B的脉冲输出电路中，场效应晶体管318的源极和漏极中的另一方的电位相当于信号FOUT的电位。
电位VSS被施加给场效应晶体管319的源极和漏极中的一方。场效应晶体管319的源极和漏极中的另一方与场效应晶体管318的源极和漏极中的另一方电连接。场效应晶体管319的栅极与场效应晶体管312的源极和漏极中的另一方电连接。
电位VSS被施加给电容器321的一对电极中的一方。电容器321的一对电极中的另一方与场效应晶体管312的源极和漏极中的另一方电连接。不一定必须设置电容器321。
电容器322的一对电极中的一方与场效应晶体管318的栅极电连接。电容器322的一对电极中的另一方与场效应晶体管318的源极和漏极中的另一方电连接。不一定必须设置电容器322。
在图8B所示的脉冲输出电路中，当场效应晶体管311及312根据置位信号LIN_F而开启并且场效应晶体管318开启时，信号FOUT的电位成为基本上相同于时钟信号CL_F的电位。此时，场效应晶体管319处于关闭状态。在图8B所示的脉冲输出电路中，当场效应晶体管313根据复位信号RIN_F而开启并且场效应晶体管319开启时，信号FOUT的电位成为基本上相同于电位VSS。此时，因为场效应晶体管313处于开启状态，并且场效应晶体管316处于开启状态，所以场效应晶体管318处于关闭状态。由此，脉冲输出电路输出脉冲信号。
起始脉冲信号SP被输入到图7B所示的移位寄存器230作为脉冲输出电路231_1的置位信号LIN_F。
注意，用来对信号线驱动电路203输入起始脉冲信号SP的布线也可以与保护电路电连接。
脉冲输出电路231_K-1的信号FOUT被输入到移位寄存器230，作为脉冲输出电路231_K(K是大于或等于2且小于或等于X的自然数)的置位信号LIN_F。
脉冲输出电路231_M+1的信号FOUT被作为脉冲输出电路231_M的复位信号RIN_F输入到移位寄存器230。
时钟信号CLK1及时钟信号CLK2分别作为时钟信号CL_F及时钟信号CLp_F被输入到移位寄存器230的脉冲输出电路231_1。时钟信号CLK1及时钟信号CLK2分别作为时钟信号CL_F及时钟信号CLp_F被输入到从脉冲输出电路231_1起的每第四个脉冲输出电路。
时钟信号CLK2及时钟信号CLK3分别作为时钟信号CL_F及时钟信号CLp_F被输入到移位寄存器230的脉冲输出电路231_2。时钟信号CLK2及时钟信号CLK3分别作为时钟信号CL_F及时钟信号CLp_F被输入到从脉冲输出电路231_2起的每第四个脉冲输出电路。
时钟信号CLK3及时钟信号CLK4分别作为时钟信号CL_F及时钟信号CLp_F被输入到移位寄存器230的脉冲输出电路231_3。时钟信号CLK3及时钟信号CLK4分别作为时钟信号CL_F及时钟信号CLp_F被输入到从脉冲输出电路231_3起的每第四个脉冲输出电路。
时钟信号CLK4及时钟信号CLK1分别作为时钟信号CL_F及时钟信号CLp_F被输入到移位寄存器230的脉冲输出电路231_4。时钟信号CLK4及时钟信号CLK1分别作为时钟信号CL_F及时钟信号CLp_F被输入到从脉冲输出电路231_4起的每第四个脉冲输出电路。
注意，用来输入时钟信号CLK1至CLK4的布线的每根都也可以与保护电路电连接。
以上是对脉冲输出电路的说明。
图9A和9B是用来说明选择电路的结构例子的图。
如图9A所示，脉冲信号SELIN、时钟信号SECL及时钟信号RECL被输入到选择电路232。选择电路232输出脉冲信号SELOUT1及脉冲信号SELOUT2。选择电路232具有根据时钟信号SECL及时钟信号RECL决定以与脉冲信号SELIN相同的电位电平输出脉冲信号SELOUT1或脉冲信号SELOUT2的功能。
如图9B所示，图9A所示的选择电路232包括场效应晶体管331至336。
脉冲信号SELIN被输入到场效应晶体管331的源极和漏极中的一方。场效应晶体管331的源极和漏极中的另一方的电位相当于脉冲信号SELOUT1的电位。
脉冲信号SELIN被输入到场效应晶体管332的源极和漏极中的一方。场效应晶体管332的源极和漏极中的另一方的电位相当于脉冲信号SELOUT2的电位。
电位VSS被施加给场效应晶体管333的源极和漏极中的一方。场效应晶体管333的源极和漏极中的另一方与场效应晶体管331的源极和漏极中的另一方电连接。时钟信号RECL被输入到场效应晶体管333的栅极。
电位VSS被施加给场效应晶体管334的源极和漏极中的一方。场效应晶体管334的源极和漏极中的另一方与场效应晶体管332的源极和漏极中的另一方电连接。时钟信号SECL被输入到场效应晶体管334的栅极。
时钟信号SECL被输入到场效应晶体管335的源极和漏极中的一方。场效应晶体管335的源极和漏极中的另一方与场效应晶体管331的栅极电连接。电位VDD被施加给场效应晶体管335的栅极。注意，不一定必须设置场效应晶体管335。
时钟信号RECL被输入到场效应晶体管336的源极和漏极中的一方。场效应晶体管336的源极和漏极中的另一方与场效应晶体管332的栅极电连接。电位VDD被施加给场效应晶体管336的栅极。注意，不一定必须设置场效应晶体管336。
在图9B所示的选择电路中，通过场效应晶体管331根据时钟信号SECL而开启，从而脉冲信号SELIN被输出作为脉冲信号SELOUT1。此时，场效应晶体管332处于关闭状态，而场效应晶体管334处于开启状态。在图9B所示的选择电路中，通过场效应晶体管332根据时钟信号RECL而开启，从而脉冲信号SELIN被输出作为脉冲信号SELOUT2。此时，场效应晶体管331处于关闭状态，而场效应晶体管333处于开启状态。
起始脉冲信号SP被输入作为图7B所示的选择电路232_1的脉冲信号SELIN。
脉冲输出电路231_K-1的信号FOUT被输入作为选择电路232_K的脉冲信号SELIN。
时钟信号FCLK1被输入作为选择电路232_Q(Q是大于或等于1且小于或等于X的奇数)的时钟信号SECL。
时钟信号FCLK2被输入作为选择电路232_Q的时钟信号RECL。
时钟信号GCLK1被输入作为选择电路232_R(R是大于或等于2且小于或等于X的偶数)的时钟信号SECL。
时钟信号GCLK2被输入作为选择电路232_R的时钟信号RECL。
注意，用来输入FCLK1、时钟信号FCLK2、时钟信号GCLK1、以及时钟信号GCLK2的每根布线也可以与保护电路电连接。
以上是对选择电路的说明。
图10A和10B是用来说明驱动信号输出电路的例子的图。
如图10A所示，置位信号SIN_D、复位信号RIN_D、控制信号CTL1_D、控制信号CTL2_D及初始化信号INI_RES被输入到驱动信号输出电路233。通过将初始化信号INI_RES的脉冲输入到驱动信号输出电路，驱动信号输出电路233被初始化。注意，不一定必须对驱动信号输出电路233输入初始化信号INI_RES。驱动信号输出电路233输出信号DOUT1及信号DOUT2。信号DOUT1是从驱动信号输出电路233输出的公共信号。用来输出信号DOUT1的布线可以与保护电路电连接。图10A所示的驱动信号输出电路233与图3A和3B所示的驱动信号输出电路类似，包括锁存器部、第一缓冲器部、第二缓冲器部以及开关部。以下说明更详细的内容。
如图10B所示，图10A所示的驱动信号输出电路233包括场效应晶体管351至364、电容器371及电容器372。注意，场效应晶体管351至364是N沟道型晶体管。
场效应晶体管351设置在锁存器部中。电位VDD被施加给场效应晶体管351的源极和漏极中的一方。置位信号SIN_D被输入到场效应晶体管351的栅极。
场效应晶体管352设置在锁存器部中。电位VDD被施加给场效应晶体管352的源极和漏极中的一方。复位信号RIN_D被输入到场效应晶体管352的栅极。
场效应晶体管353设置在锁存器部中。电位VSS被施加给场效应晶体管353的源极和漏极中的一方。场效应晶体管353的源极和漏极中的另一方与场效应晶体管352的源极和漏极中的另一方电连接。置位信号SIN_D被输入到场效应晶体管353的栅极。
场效应晶体管354设置在锁存器部中。电位VSS被施加给场效应晶体管354的源极和漏极中的一方。场效应晶体管354的源极和漏极中的另一方与场效应晶体管351的源极和漏极中的另一方电连接。复位信号RIN_D被输入到场效应晶体管354的栅极。
场效应晶体管355设置在第一缓冲器部中。电位TCOMH被施加给场效应晶体管355的源极和漏极中的一方。场效应晶体管355的源极和漏极中的另一方的电位相当于信号DOUT1的电位。
场效应晶体管356设置在第一缓冲器部中。电位TCOML被施加给场效应晶体管356的源极和漏极中的一方。场效应晶体管356的源极和漏极中的另一方与场效应晶体管355的源极和漏极中的另一方电连接。场效应晶体管356的栅极与场效应晶体管352的源极和漏极中的另一方电连接。
电位TCOMH及电位TCOML的每个都是用来设定公共信号的电位的电位。电位TCOMH高于电位TCOML。
场效应晶体管357设置在第二缓冲器部中。电位VDD被施加给场效应晶体管357的源极和漏极中的一方。场效应晶体管357的源极和漏极中的另一方的电位相当于信号DOUT2的电位。
场效应晶体管358设置在第二缓冲器部中。电位VSS被施加给场效应晶体管358的源极和漏极中的一方。场效应晶体管358的源极和漏极中的另一方与场效应晶体管357的源极和漏极中的另一方电连接。场效应晶体管358的栅极与场效应晶体管352的源极和漏极中的另一方电连接。
场效应晶体管359设置在开关部中。电位VDD被施加给场效应晶体管359的源极和漏极中的一方。控制信号CTL1_D被输入到场效应晶体管359的栅极。
场效应晶体管360设置在开关部中。场效应晶体管360的源极和漏极中的一方与场效应晶体管359的源极和漏极中的另一方电连接。场效应晶体管360的源极和漏极中的另一方与场效应晶体管351的源极和漏极中的另一方电连接。控制信号CTL2_D被输入到场效应晶体管360的栅极。
电位VSS被施加给场效应晶体管361的源极和漏极中的一方。场效应晶体管361的源极和漏极中的另一方与场效应晶体管351的源极和漏极中的另一方电连接。场效应晶体管361的栅极与场效应晶体管352的源极和漏极中的另一方电连接。注意，不一定必须设置场效应晶体管361。
电位VSS被施加给场效应晶体管362的源极和漏极中的一方。场效应晶体管362的源极和漏极中的另一方与场效应晶体管352的源极和漏极中的另一方电连接。场效应晶体管362的栅极与场效应晶体管357的源极和漏极中的另一方电连接。注意，不一定必须设置场效应晶体管362。
场效应晶体管363的源极和漏极中的一方与场效应晶体管351的源极和漏极中的另一方电连接。场效应晶体管363的源极和漏极中的另一方与场效应晶体管355的栅极及场效应晶体管357的栅极电连接。电位VDD被施加给场效应晶体管363的栅极。注意，不一定必须设置场效应晶体管363。
电位VDD被施加给场效应晶体管364所具有的源极和漏极中的一方。场效应晶体管364的源极和漏极中的另一方与场效应晶体管356的栅极及场效应晶体管358的栅极电连接。初始化信号INI_RES被输入到场效应晶体管364的栅极。注意，不一定必须设置场效应晶体管364。
电位VSS被施加给电容器371的一对电极中的一方。电容器371的一对电极中的另一方与场效应晶体管356的栅极及场效应晶体管358的栅极电连接。注意，不一定必须设置电容器371。
电容器372的一对电极中的一方与场效应晶体管355的栅极及场效应晶体管357的栅极电连接。电容器372的一对电极中的另一方与场效应晶体管357的源极和漏极中的另一方电连接。注意，不一定必须设置电容器372。
在图10B所示的驱动信号输出电路中，通过根据置位信号SIN_D开启场效应晶体管351及353并且开启场效应晶体管355，信号DOUT1的电位成为基本上相同于电位TCOMH。此时，场效应晶体管356处于关闭状态。在图10B所示的驱动信号输出电路中，通过根据复位信号RIN_D开启场效应晶体管352及354并且开启场效应晶体管356，信号DOUT1的电位成为基本上相同于电位TCOML。此时，场效应晶体管355处于关闭状态。
选择电路232_M的脉冲信号SELOUT1被输入作为图7B所示的驱动信号输出电路233_M的置位信号SIN_D。
选择电路232_M的脉冲信号SELOUT2被输入作为驱动信号输出电路233_M的复位信号RIN_D。
时钟信号CLK4被输入作为驱动信号输出电路233_1的控制信号CTL1_D。时钟信号CLK4被作为控制信号CTL1_D输入到从驱动信号输出电路233_1起的每第四个驱动信号输出电路。
时钟信号CLK1被输入作为驱动信号输出电路233_2的控制信号CTL1_D。时钟信号CLK1被作为控制信号CTL1_D输入到从驱动信号输出电路233_2起的每第四个驱动信号输出电路。
时钟信号CLK2被输入作为驱动信号输出电路233_3的控制信号CTL1_D。时钟信号CLK2被作为控制信号CTL1_D输入到从驱动信号输出电路233_3起的每第四个驱动信号输出电路。
时钟信号CLK3被输入作为驱动信号输出电路233_4的控制信号CTL1_D。时钟信号CLK3被作为控制信号CTL1_D输入到从驱动信号输出电路233_4起的每第四个驱动信号输出电路。
时钟信号FCLK1被输入作为驱动信号输出电路233_1的控制信号CTL2_D。
时钟信号GCLK1被输入作为驱动信号输出电路233_2的控制信号CTL2_D。
驱动信号输出电路233_L-2(L是大于或等于3且小于或等于X的自然数)的信号DOUT2被输入作为驱动信号输出电路233_L的控制信号CTL2_D。
驱动信号输出电路233_M的信号DOUT1相当于公共信号CS_M。
以上是图7B所示的信号线驱动电路的说明。
本实施方式的液晶显示装置可以具有图11A所示的配置。图11A所示的液晶显示装置具有其中多个栅极信号线GL及多个公共信号线CL与信号线驱动电路203电连接的配置。
图11B示出该情况下的信号线驱动电路203的配置例子。图11B所示的移位寄存器230设置在信号线驱动电路202中。多个选择电路232及多个驱动信号输出电路233被设置用于信号线驱动电路203。通过采用该结构，即使在信号线驱动电路203中不设置移位寄存器，脉冲信号SROUT可以通过信号线驱动电路202的移位寄存器230被输出到信号线驱动电路203的选择电路232。
本实施方式的液晶显示装置具有图12A所示的配置。图12A所示的液晶显示装置具有信号线驱动电路204来代替信号线驱动电路202及信号线驱动电路203。
图12B示出信号线驱动电路204的配置例子。图12B所示的信号线驱动电路204具有图7B所示的信号线驱动电路的配置且具有输出栅极信号GS_1至GS_X的功能。
在图12B所示的信号线驱动电路中，脉冲输出电路231_M的信号FOUT相当于栅极信号GS_M。
图7B所示的信号线驱动电路可以具有其他配置。图13示出图7B所示的信号线驱动电路的配置的另一个例子。
图13所示的信号线驱动电路与图7B所示的信号线驱动电路的不同之处在于，移位寄存器的脉冲输出电路的配置和驱动信号输出电路的配置。
参照图14A和14B说明图13所示的脉冲输出电路的配置例子。
对图14A所示的脉冲输出电路231输入初始化信号INI_RES1及初始化信号INI_RES2来代替初始化信号INI_RES。初始化信号INI_RES1及INI_RES2例如在使电路中的多个连接部分的电位独立地被初始化的情况下使用。初始化信号INI_RES1及INI_RES2的脉冲被输入到脉冲输出电路，由此，脉冲输出电路被初始化。注意，初始化信号INI_RES1及INI_RES2具有不同的波形。不一定必须对脉冲输出电路输入初始化信号INI_RES1及INI_RES2。
再者，如图14B所示，图14A所示的脉冲输出电路除了具有图8B所示的脉冲输出电路的配置之外，还具有场效应晶体管320。
电位VDD被施加给场效应晶体管320的源极和漏极中的一方。场效应晶体管320的源极和漏极中的另一方与场效应晶体管319的栅极电连接。初始化信号INI_RES2被输入到场效应晶体管320的栅极。
在图14B所示的脉冲输出电路中，初始化信号INI_RES1被输入到场效应晶体管314的栅极，来代替初始化信号INI_RES。
以上是对图13所示的脉冲输出电路的说明。
参照图15A和15B说明图13所示的驱动信号输出电路的配置例子。
置位信号SIN_D、复位信号RIN_D、控制信号CTL1_D至CTL4_D、初始化信号INI_RES1及INI_RES2被输入到图15A的驱动信号输出电路233。初始化信号INI_RES1及INI_RES2的脉冲被输入到驱动信号输出电路，由此驱动信号输出电路被初始化。不一定必须对驱动信号输出电路输入初始化信号INI_RES1及INI_RES2。如图15A所示，图13所示的多个驱动信号输出电路233的每个都具有输出信号SCOUT、信号RCOUT及信号DOUT的功能。信号DOUT是公共信号。
图15A所示的驱动信号输出电路包括储存数据D11及数据D22的第一锁存器部、储存数据D13及数据D24的第二锁存器部、第一缓冲器部、第二缓冲器部、第一开关部、第二开关部、第三开关部、第四开关部以及第三缓冲器部。以下说明更详细的内容。
如图15B所示，图15A所示的驱动信号输出电路包括场效应晶体管431至444、电容器451、电容器452、场效应晶体管461至474、电容器481及电容器482。
场效应晶体管431设置在第一锁存器部中。场效应晶体管461设置在第二锁存器部中。电位VDD被施加给场效应晶体管431的源极和漏极中的一方及场效应晶体管461的源极和漏极中的一方。置位信号SIN_D被输入到场效应晶体管431的栅极及场效应晶体管461的栅极。场效应晶体管431的源极和漏极中的另一方的电位相当于数据D11。场效应晶体管461的源极和漏极中的另一方的电位相当于数据D24。
场效应晶体管432设置在第一锁存器部中。场效应晶体管462设置在第二锁存器部中。电位VDD被施加给场效应晶体管432的源极和漏极中的一方及场效应晶体管462的源极和漏极中的一方。复位信号RIN_D被输入到场效应晶体管432的栅极及场效应晶体管462的栅极。场效应晶体管432的源极和漏极中的另一方的电位相当于数据D22。场效应晶体管462的源极和漏极中的另一方的电位相当于数据D13。
场效应晶体管433设置在第一锁存器部中。电位VSS被施加给场效应晶体管433的源极和漏极中的一方。场效应晶体管433的源极和漏极中的另一方与场效应晶体管432的源极和漏极中的另一方电连接。置位信号SIN_D被输入到场效应晶体管433的栅极。
场效应晶体管463设置在第二锁存器部中。电位VSS被施加给场效应晶体管463的源极和漏极中的一方。场效应晶体管463的源极和漏极中的另一方与场效应晶体管461的源极和漏极中的另一方电连接。复位信号RIN_D被输入到场效应晶体管463的栅极。
场效应晶体管434设置在第一缓冲器部中。场效应晶体管464设置在第二缓冲器部中。电位VDD被施加给场效应晶体管434的源极和漏极中的一方及场效应晶体管464的源极和漏极中的一方。场效应晶体管434的源极和漏极中的另一方的电位相当于信号SCOUT的电位。场效应晶体管464的源极和漏极中的另一方的电位相当于信号RCOUT的电位。
场效应晶体管435设置在第一缓冲器部中。场效应晶体管465设置在第二缓冲器部中。电位VSS被施加给场效应晶体管435的源极和漏极中的一方及场效应晶体管465的源极和漏极中的一方。场效应晶体管435的源极和漏极中的另一方与场效应晶体管434的源极和漏极中的另一方电连接。场效应晶体管465的源极和漏极中的另一方与场效应晶体管464的源极和漏极中的另一方电连接。
场效应晶体管436设置在第一开关部中。场效应晶体管466设置在第二开关部中。电位VDD被施加给场效应晶体管436的源极和漏极中的一方及场效应晶体管466的源极和漏极中的一方。控制信号CTL1_D被输入到场效应晶体管436的栅极及场效应晶体管466的栅极。
场效应晶体管437设置在第一开关部中。场效应晶体管467设置在第二开关部中。电位VDD被施加给场效应晶体管437的源极和漏极中的一方及场效应晶体管467的源极和漏极中的一方。控制信号CTL2_D被输入到场效应晶体管437的栅极及场效应晶体管467的栅极。
场效应晶体管438设置在第一开关部中。场效应晶体管438的源极和漏极中的一方与场效应晶体管436的源极和漏极中的另一方及场效应晶体管437的源极和漏极中的另一方电连接。场效应晶体管438的源极和漏极中的另一方与场效应晶体管431的源极和漏极中的另一方电连接。控制信号CTL3_D被输入到场效应晶体管438的栅极。
场效应晶体管468设置在第二开关部中。场效应晶体管468的源极和漏极中的一方与场效应晶体管466的源极和漏极中的另一方及场效应晶体管467的源极和漏极中的另一方电连接。场效应晶体管468的源极和漏极中的另一方与场效应晶体管462的源极和漏极中的另一方电连接。控制信号CTL4_D被输入到场效应晶体管468的栅极。
场效应晶体管439设置在第三开关部中。电位VDD被施加给场效应晶体管439的源极和漏极中的一方。场效应晶体管439的源极和漏极中的另一方与场效应晶体管432的源极和漏极中的另一方电连接。信号RCOUT被作为控制信号CTL5_D输入到场效应晶体管439的栅极。
场效应晶体管469设置在第四开关部中。电位VDD被施加给场效应晶体管469的源极和漏极中的一方。场效应晶体管469的源极和漏极中的另一方与场效应晶体管461的源极和漏极中的另一方电连接。信号SCOUT被作为控制信号CTL6_D输入到场效应晶体管469的栅极。
电位VSS被施加给场效应晶体管440的源极和漏极中的一方。场效应晶体管440的源极和漏极中的另一方与场效应晶体管431的源极和漏极中的另一方电连接。场效应晶体管440的栅极与场效应晶体管432的源极和漏极中的另一方电连接。
电位VSS被施加给场效应晶体管470的源极和漏极中的一方。场效应晶体管470的源极和漏极中的另一方与场效应晶体管462的源极和漏极中的另一方电连接。场效应晶体管470的栅极与场效应晶体管461的源极和漏极中的另一方电连接。
电位VSS被施加给场效应晶体管441的源极和漏极中的一方。场效应晶体管441的源极和漏极中的另一方与场效应晶体管432的源极和漏极中的另一方电连接。场效应晶体管441的栅极与场效应晶体管434的源极和漏极中的另一方电连接。不一定必须设置场效应晶体管441。
电位VSS被施加给场效应晶体管471的源极和漏极中的一方。场效应晶体管471的源极和漏极中的另一方与场效应晶体管463的源极和漏极中的另一方电连接。场效应晶体管471的栅极与场效应晶体管464的源极和漏极中的另一方电连接。不一定必须设置场效应晶体管471。
场效应晶体管442的源极和漏极中的一方与场效应晶体管431的源极和漏极中的另一方电连接。场效应晶体管442的源极和漏极中的另一方与场效应晶体管434的栅极电连接。电位VDD被施加给场效应晶体管442的栅极。不一定必须设置场效应晶体管442。
场效应晶体管472的源极和漏极中的一方与场效应晶体管462的源极和漏极中的另一方电连接。场效应晶体管472的源极和漏极中的另一方与场效应晶体管464的栅极电连接。电位VDD被施加给场效应晶体管472的栅极。不一定必须设置场效应晶体管472。
电位VDD被施加给场效应晶体管443的源极和漏极中的一方及场效应晶体管473的源极和漏极中的一方。场效应晶体管443的源极和漏极中的另一方与场效应晶体管435的栅极电连接。场效应晶体管473的源极和漏极中的另一方与场效应晶体管465的栅极电连接。初始化信号INI_RES1被输入到场效应晶体管443的栅极。初始化信号INI_RES2被输入到场效应晶体管473的栅极。不一定必须设置场效应晶体管443及场效应晶体管473。
电位VDD被施加给场效应晶体管444的源极和漏极中的一方及场效应晶体管474的源极和漏极中的一方。场效应晶体管444的源极和漏极中的另一方与场效应晶体管431的源极和漏极中的另一方电连接。场效应晶体管474的源极和漏极中的另一方与场效应晶体管462的源极和漏极中的另一方电连接。初始化信号INI_RES2被输入到场效应晶体管444的栅极。初始化信号INI_RES1被输入到场效应晶体管474的栅极。不一定必须设置场效应晶体管444及场效应晶体管474。
电位VSS被施加给电容器451的一对电极中的一方。电容器451的一对电极中的另一方与场效应晶体管435的栅极电连接。
电位VSS被施加给电容器481的一对电极中的一方。电容器481的一对电极中的另一方与场效应晶体管465的栅极电连接。
电容器452的一对电极中的一方与场效应晶体管434的栅极电连接。电容器452的一对电极中的另一方与场效应晶体管434的源极和漏极中的另一方电连接。
电容器482的一对电极中的一方与场效应晶体管464的栅极电连接。电容器482的一对电极中的另一方与场效应晶体管464的源极和漏极中的另一方电连接。
注意，不一定必须设置电容器451、电容器452、电容器481及电容器482。
场效应晶体管491设置在第三缓冲器部中。电位TCOMH被施加给场效应晶体管491的源极和漏极中的一方。电位TCOMH高于电位VDD。场效应晶体管491的源极和漏极中的另一方的电位相当于信号COUT的电位。信号SCOUT被输入到场效应晶体管491的栅极。
场效应晶体管492设置在第三缓冲器部中。电位TCOML被施加给场效应晶体管492的源极和漏极中的一方。电位TCOML低于电位VSS。场效应晶体管492的源极和漏极中的另一方与场效应晶体管491的源极和漏极中的另一方电连接。信号RCOUT被输入到场效应晶体管492的栅极。
在图15B所示的驱动信号输出电路中，场效应晶体管431及场效应晶体管433根据置位信号SIN_D而开启，电位VDD被写为第一锁存器部的数据D11，场效应晶体管434开启，信号SCOUT的电位成为电位VH，并且信号SCOUT成为高电平。此时，电位VSS被写为第一锁存器部的数据D22，因此，场效应晶体管435处于关闭状态。场效应晶体管461根据置位信号SIN_D而开启，电位VDD被写为第二锁存器部的数据D24，场效应晶体管465开启，信号RCOUT的电位成为电位VL，并且信号RCOUT成为低电平。此时，场效应晶体管464处于关闭状态。
在图15B所示的驱动信号输出电路中，场效应晶体管432根据复位信号RIN_D而开启，电位VDD被写为第一锁存器部的数据D22，场效应晶体管435开启，信号SCOUT的电位成为电位VL，并且信号SCOUT成为低电平。此时，场效应晶体管440处于开启状态，并且场效应晶体管431处于关闭状态；因此，场效应晶体管434处于关闭状态。场效应晶体管462根据复位信号RIN_D而开启，场效应晶体管464开启，信号RCOUT的电位成为电位VH，并且信号RCOUT成为高电平。此时，电位VSS被写为第二锁存器部的数据D24，由此场效应晶体管465处于关闭状态。
在图15A和15B所示的驱动信号输出电路中，当输入初始化信号INI_RES1的脉冲时，信号SCOUT成为低电平并且信号RCOUT成为高电平。另一方面，当输入初始化信号INI_RES2的脉冲时，信号SCOUT成为高电平，且信号RCOUT成为低电平。
在图13所示的多个驱动信号输出电路的每一个中，作为置位信号SIN_D、复位信号RIN_D、控制信号CTL1_D、以及控制信号CTL2_D而被输入的信号相同于被输入到图7B所示的多个驱动信号输出电路的每一个中的相对应的信号。
时钟信号FCLK1被输入作为图13所示的驱动信号输出电路233_1的控制信号CTL3_D。
时钟信号GCLK1被输入作为驱动信号输出电路233_2的控制信号CTL3_D。
驱动信号输出电路233_L-2的信号SCOUT被输入作为驱动信号输出电路233_L的控制信号CTL3_D。
时钟信号FCLK2被输入作为驱动信号输出电路233_1的控制信号CTL4_D。
时钟信号GCLK2被输入作为驱动信号输出电路233_2的控制信号CTL4_D。
驱动信号输出电路233_L-2的信号RCOUT被输入作为驱动信号输出电路233_L的控制信号CTL4_D。
以上是对图13所示的信号线驱动电路的说明。
接着，作为驱动本实施方式的信号线驱动电路的方法的例子，参照图16的时序图说明驱动图7B所示的信号线驱动电路的方法的例子。注意，作为一个例子，时钟信号CLK1至CLK4的每一个的占空比为25％，并且该时钟信号CLK1至CLK4依次延迟一个循环周期的1/4。时钟信号FCLK1、FCLK2、GCLK1及GCLK2的每一个的占空比为50％。时钟信号FCLK1是时钟信号GCLK1的反转信号，时钟信号FCLK2是时钟信号FCLK1的反转信号，并且时钟信号GCLK2是时钟信号GCLK1的反转信号。
如图16所示，在驱动图7B所示的信号线驱动电路的方法的例子中，在期间T21中起始脉冲信号SP的脉冲被输入到移位寄存器230及选择电路232_1。
在此情况下，根据时钟信号CLK1至CLK4，在期间T22中脉冲信号SROUT_1的脉冲被输入到选择电路232_2，在期间T23中脉冲信号SROUT_2的脉冲被输入到选择电路232_3，在期间T24中脉冲信号SROUT_3的脉冲被输入到选择电路232_4，并且在期间T25中脉冲信号SROUT_4的脉冲被输入到选择电路232_5。在期间T21至T29中，时钟信号FCLK1处于低电平，时钟信号FCLK2处于高电平，时钟信号GCLK1处于高电平，时钟信号GCLK2处于低电平。
在此情况下，选择电路232_Q输出脉冲信号SROUT的输入脉冲作为脉冲信号SELOUT2的脉冲。
选择电路232_R输出脉冲信号SROUT的输入脉冲作为脉冲信号SELOUT1的脉冲。
脉冲信号SELOUT1的脉冲被作为置位信号SIN_D的脉冲输入到驱动信号输出电路233_R中。在被输入置位信号SIN_D的脉冲的驱动信号输出电路233_R中，分别写入电位VDD及电位VSS作为数据D1及数据D2。因此，信号DOUT1的电位成为电位TCOMH，并且信号DOUT2的电位成为电位VH。例如，驱动信号输出电路233_2的信号DOUT1(公共信号CS_2)在期间T22中成为电位TCOMH。驱动信号输出电路233_4的信号DOUT1(公共信号CS_4)在期间T24中成为电位TCOMH。
脉冲信号SELOUT2的脉冲被作为复位信号RIN_D的脉冲输入到驱动信号输出电路233_Q中。在被输入复位信号RIN_D的脉冲的驱动信号输出电路233_Q中，分别写入电位VSS及电位VDD作为数据D1及数据D2。因此，信号DOUT1的电位成为电位TCOML，并且信号DOUT2的电位成为电位VL。例如，驱动信号输出电路233_1的信号DOUT1(公共信号CS_1)在期间T21中成为电位TCOML。驱动信号输出电路233_3的信号DOUT1(公共信号CS_3)在期间T23中成为电位TCOML。
在期间T26至T29中，根据时钟信号CLK1至CLK4、时钟信号FCLK1和FCLK2以及时钟信号GCLK1和GCLK2，被输入到驱动信号输出电路233_R的控制信号CTL1及控制信号CTL2成为高电平。因此，电位VDD被写入到驱动信号输出电路233_R，这是数据的改写。注意，可以反复进行期间T26至T29的工作。由此，直到起始脉冲信号SP的脉冲再次被输入到移位寄存器230为止，数据D1的电位的变动可以很小。
再者，在期间T30中起始脉冲信号SP的脉冲再次被输入到移位寄存器230及选择电路232_1。
此时，根据时钟信号CLK1至CLK4，在期间T31中脉冲信号SROUT_1的脉冲被输入到选择电路232_2，在期间T32中脉冲信号SROUT_2的脉冲被输入到选择电路232_3，并且在期间T33中脉冲信号SROUT_3的脉冲被输入到选择电路232_4。在期间T30至T34中，时钟信号FCLK1处于高电平，时钟信号FCLK2处于低电平，时钟信号GCLK1处于低电平，时钟信号GCLK2处于高电平。
此时，选择电路232_Q输出脉冲信号SROUT的输入脉冲作为脉冲信号SELOUT1的脉冲。
选择电路232_R输出脉冲信号SROUT的输入脉冲作为脉冲信号SELOUT2的脉冲。
再者，在被输入置位信号SIN_D的脉冲的驱动信号输出电路233_Q中，分别写入电位VDD及电位VSS作为数据D1及数据D2。因此，信号DOUT1的电位成为电位TCOMH，并且信号DOUT2的电位成为电位VH。
在被输入复位信号RIN_D的脉冲的驱动信号输出电路233_R中，分别写入电位VSS及电位VDD作为数据D1及数据D2。因此，信号DOUT1的电位成为电位TCOML，并且信号DOUT2的电位成为电位VL。
以上是驱动图7A所示的信号线驱动电路的方法的例子。
在驱动本实施方式的信号线驱动电路的方法的例子中，例如，如图17所示，时钟信号FCLK1和时钟信号GCLK1可以是相同的信号，并且时钟信号FCLK2和时钟信号GCLK2可以是相同的信号。此时，驱动信号输出电路_K的信号DOUT1是通过使驱动信号输出电路_K-1的信号DOUT1移位而形成的信号，驱动信号输出电路_K的信号DOUT2是通过使驱动信号输出电路_K-1的信号DOUT2移位而形成的信号。
参照图18的时序图说明包含在图7A所示的液晶显示装置中的像素电路210的工作例子。
如图18所示，当在帧期间F1中将数据写入到第M行第N列处的像素电路210时，由于在像素电路210中通过公共信号线CL_M所输入的公共信号CS_M，液晶元件212的一对电极中的另一方的电位(也称为VLC2)成为电位TCOML。液晶元件212的一对电极中的另一方的电位在不晚于结束栅极信号GS_M的脉冲的输入的时间被切换。例如，可以在正输入栅极信号GS_M的脉冲的时候切换液晶元件212的一对电极中的另一方的电位。
栅极信号GS_M的脉冲通过栅极信号线GL_M被输入，并且在像素电路210中，场效应晶体管211开启。
在此情况下，在像素电路210中，液晶元件212的一对电极中的一方的电位(也称为电位VLC1)基本上等于通过数据信号线DL_N被输入的数据信号DS的电位。在此，电位VLC1相当于电位+VDATA。因此，施加在液晶元件212的一对电极之间的电压是+VDATA-TCOML。因此，数据被写入到像素电路210。
然后，栅极信号GS_M的脉冲的输入结束，从而场效应晶体管211关闭。在像素电路210中，积累在液晶元件212的一对电极中的一方的电荷被保持。在被写入了数据的像素电路210中，根据施加在液晶元件212的一对电极之间的电压来控制包含在液晶层中的液晶的取向；因此，像素电路210处于显示状态。
由于通过公共信号线CL_M输入的公共信号CS_M，在像素电路210中液晶元件212的一对电极中的另一方的电位(也称为VLC2)成为电位TCOMH。
当在帧期间F2中反转数据在第M行第N列处被写入到像素电路210时，通过栅极信号线GL_M输入栅极信号GS_M的脉冲，由此在像素电路210中场效应晶体管211开启。
在像素电路210中，作为液晶元件212的电位的电位VLC1基本上等于通过数据信号线DL_N输入的数据信号DS的电位。在此，电位VLC1相当于电位-VDATA。因此，施加到液晶元件212的一对电极之间的电压是TCOMH-VDATA。
然后，栅极信号GS的脉冲的输入结束，从而场效应晶体管211关闭。在像素电路210中，积累在液晶元件212的一对电极中的一方的电荷被保持。在被输入数据的像素电路210中，根据施加到液晶元件212的一对电极之间的电压来控制包含在液晶层中的液晶的取向；因此，像素电路210处于显示状态。
如图18所示，在本实施方式的液晶显示装置中，在每个帧期间数据信号及公共信号的极性都被反转，由此数据信号的振幅可以很小；因而栅极信号的振幅可以很小。因此，可以降低驱动电压，从而可以减少耗电量。
当数据不需要被写入到像素电路210时，可以停止对信号线驱动电路201至203的电源供应。由此，可以减少液晶显示装置的耗电量。此外，作为像素电路210的场效应晶体管211使用关态(off-state)电流低的场效应晶体管，由此，即使在对信号线驱动电路201至203的电源供应停止时，也可以显示相同的图像。
以上是对本实施方式的液晶显示装置的说明。
如参照图7A和7B、图8A和8B、图9A和9B、图10A和10B、图11A和11B、图12A和12B、图13、图14A和14B、图15A和15B、图16、图17以及图18所说明的那样，本实施方式的液晶显示装置的一个例子可以采用如下驱动方法，其中，通过使用信号线驱动电路控制公共信号线的电位，在像素电路中，以逐行方式在每个帧期间使每个液晶元件的一对电极中的一方的电位的极性和另一个电极的电位的极性反转。
在本实施方式的液晶显示装置的例子中，使用在实施方式1中所说明的信号线驱动电路作为用来控制公共信号线的电位的信号线驱动电路。因此，即使在起始脉冲信号的脉冲不被输入到移位寄存器的期间也可以改写锁存器部的第一数据。因此，例如，可以防止由于驱动信号输出电路中的场效应晶体管的泄漏电流所引起的作为第一数据的电位的变动。因此，可以抑制液晶显示装置的误动作。
实施方式3
在本实施方式中，将参照图19说明实施方式2所说明的液晶显示装置的配置例子。
本实施方式的液晶显示装置的例子是横向电场方式的液晶显示装置，并且如图19所示，包括导电层701a至701c、绝缘层702、半导体层703a及703b、导电层704a至704d、绝缘层705、着色层706、绝缘层707、结构体708a至708d、导电层709、导电层710、绝缘层722、绝缘层723以及液晶层750。
导电层701a至701c设置在衬底700的平表面上。
导电层701a设置在信号线驱动电路部800中。导电层701a具有作为信号线驱动电路中的场效应晶体管的栅极的功能。
导电层701b设置在像素电路部801中。导电层701b具有作为像素电路中的场效应晶体管的栅极的功能。
导电层701c设置在像素电路部801中。导电层701c具有作为像素电路中的电容器的一对电极中的另一方的功能。
绝缘层702设置在导电层701a至701c上。绝缘层702具有作为信号线驱动电路的场效应晶体管中的栅极绝缘层、像素电路的场效应晶体管中的栅极绝缘层、以及像素电路的电容器中的介电质层的功能。
半导体层703a夹着绝缘层702与导电层701a重叠。半导体层703a具有作为在信号线驱动电路的场效应晶体管中的、形成有沟道的层(也称为沟道形成层)的功能。
半导体层703b夹着绝缘层702与导电层701b重叠。半导体层703b具有作为在像素电路的场效应晶体管中包含的沟道形成层的功能。
导电层704a与半导体层703a电连接。导电层704a具有作为信号线驱动电路的场效应晶体管的源极和漏极中的一方的功能。
导电层704b与半导体层703a电连接。导电层704b具有作为信号线驱动电路的场效应晶体管的源极和漏极中的另一方的功能。
导电层704c与半导体层703b电连接。导电层704c具有作为像素电路的场效应晶体管的源极和漏极中的一方的功能。
导电层704d与半导体层703b电连接。导电层704d夹着绝缘层702与导电层701c重叠。导电层704d具有作为像素电路的场效应晶体管的源极和漏极中的另一方以及像素电路的电容器的一对电极中的一方的功能。
绝缘层705设置在半导体层703a及703b以及导电层704a至704d上。绝缘层705具有作为用来保护场效应晶体管的绝缘层(也称为保护绝缘层)的功能。
着色层706设置在绝缘层705上。着色层706具有作为滤光片的功能。
绝缘层707夹着着色层706设置在绝缘层705上。绝缘层707具有作为平坦化层的功能。
结构体708a至708d设置在绝缘层707上。通过设置结构体708a至708d，可以高效地控制液晶元件中的液晶的取向。
导电层709设置在绝缘层707上，并通过穿过绝缘层705及绝缘层707的开口部与导电层704d电连接。导电层709具有疏齿形状部。导电层709的疏齿形状部的疏齿夹着结构体708b或结构体708d地设置在绝缘层707上。导电层709具有作为像素电路中的液晶元件的一对电极中的一方的功能。
导电层710设置在绝缘层707上。导电层710具有疏齿形状部。导电层710的疏齿形状部的疏齿与导电层709的疏齿形状部的疏齿交替地并列设置。导电层710的疏齿形状部的疏齿夹着结构体708a或708c地设置在绝缘层707上。导电层710具有作为像素电路中的液晶元件的一对电极中的另一方的功能。
导电层709及710夹着绝缘层707与着色层706重叠。
绝缘层722设置在衬底720的平表面上。绝缘层722具有作为平坦化层的功能。
绝缘层723设置在绝缘层722的平表面上。绝缘层723具有作为保护绝缘层的功能。
液晶层750设置在导电层709及710上。
注意，虽然在图19中场效应晶体管为沟道蚀刻型场效应晶体管，但是不局限于此；例如，场效应晶体管可以为沟道停止型场效应晶体管或顶栅型场效应晶体管。
再者，说明图19所示的液晶显示装置的构件。
作为衬底700及720的每个，例如可以使用玻璃衬底或塑料衬底。
利用如钼、钛、铬、钽、镁、银、钨、铝、铜、钕或钪等金属材料而形成的层可以用于导电层701a至701c。导电层701a至701c也可以通过堆叠能够应用于导电层701a至701c的材料的层来形成。
绝缘层702可以为例如包含如氧化硅、氮化硅、氧氮化硅、氮氧化硅、氧化铝、氮化铝、氧氮化铝、氮氧化铝或氧化铪等的材料的层。绝缘层702也可以通过堆叠能够应用于绝缘层702的材料的层来形成。
作为半导体层703a及703b的每一个，例如，可以使用氧化物半导体层或包含属于第14族的半导体(例如，硅)的半导体层。
例如，包含氧化物半导体的半导体层例如可以是单晶、多晶(也称为多晶体)或非晶。
作为能够应用于半导体层703a及半导体层703b的氧化物半导体，可以举出包含铟和镓中的一方或双方以及锌的金属氧化物、或者包含其他金属元素来代替上述金属氧化物中的镓的一部分或全部的金属氧化物等。
例如，可以使用In类金属氧化物、Zn类金属氧化物、In-Zn类金属氧化物、或In-Ga-Zn类金属氧化物等作为上述金属氧化物。另选地，可以使用包含其他金属元素来代替In-Ga-Zn类金属氧化物中的Ga(镓)的一部分或全部的金属氧化物。
作为其他金属元素，可以使用与镓相比能够结合到更多的氧原子的金属元素；例如，可以使用钛、锆、铪、锗和锡等中的一种或多种。另外，作为其他金属元素，也可以使用镧、铈、镨、钕、钐、铕、钆、铽、镝、钬、铒、铥、镱及镥等中的一种或多种。上述金属元素的每个都具有作为稳定剂的功能。注意，上述金属元素的量是该金属氧化物能够用作半导体的量。使用与镓相比能够结合到更多的氧原子的金属元素并且对金属氧化物供应氧，由此可以减少金属氧化物中的氧空位。
例如，当使用锡代替在In-Ga-Zn类金属氧化物中包含的全部Ga(镓)时，得到In-Sn-Zn类金属氧化物。当使用钛代替在In-Ga-Zn类金属氧化物中包含的Ga(镓)的一部分时，得到In-Ti-Ga-Zn类金属氧化物。
氧化物半导体层可以是包括CAAC-OS(c-axis alignedcrystalineoxide semiconductor：c轴取向结晶氧化物半导体)的氧化物半导体层。
结晶-非晶混合相结构包括非晶相中的结晶部，并且不是完全的单晶结构或完全的非晶结构。在包括于CAAC-OS中的每个结晶部中，c轴被定向(align)在平行于形成有CAAC-OS的表面的法向量或该CAAC-OS的表面的法向量的方向上，形成在从垂直于a-b面的方向看时为三角形或六角形的原子排列，并且在从垂直于c轴的方向看时，金属原子排列为层状或者金属原子和氧原子排列为层状。在本说明书中，简略术语“垂直”包括85°至95°的范围。另外，简路术语“平行”包括-5°至5°的范围。
在使用包含上述CAAC-OS的氧化物半导体层作为沟道形成层的场效应晶体管中，可以减小因可见光或紫外光的照射所引起的电特性的变动；因此，该晶体管具有高可靠性。
在使用氧化物半导体层作为半导体层703a及703b的情况下，例如，进行脱水化或脱氢化；由此，从氧化物半导体层中去除如氢、水、羟基及氢化物(也称为氢化合物)等杂质，并且氧被供应给氧化物半导体层。例如，使用包含氧的层作为与氧化物半导体层接触的层，并进行加热处理；由此，氧化物半导体层可以被高度纯化。
例如，在高于或等于350℃且低于衬底的应变点的温度下，优选在高于或等于350℃且低于或等于450℃的温度下进行加热处理。加热处理还可以在之后的工序中进行。作为用于上述加热处理的加热处理装置，例如，可以使用电炉或用于通过来自诸如电阻发热体等的发热体的热传导或热辐射来加热被处理物的装置；例如，可以使用诸如气体快速热退火(gas rapid thermal annealing：GRTA)装置或灯快速热退火(lamp rapid thermal annealing：LRTA)装置等的快速热退火(rapidthermal annealing：RTA)装置。
另外，在上述加热处理之后，在维持或降低该加热温度的同时，高纯度的氧气、高纯度的N2O气体或超干燥空气(具有-40℃或更低的露点，优选具有-60℃或更低的露点)可以被引入到进行了上述加热处理的炉中。优选的是，氧气或N2O气体不包含水、氢等。被引入到加热处理装置中的氧气或N2O气体的纯度优选等于或高于6N，更优选等于或高于7N(即，氧气或N2O气体的杂质浓度优选为等于或低于1ppm，更优选为等于或低于0.1ppm)。通过氧气或N2O气体的作用，氧被供应到氧化物半导体层，可以降低起因于氧化物半导体层中的氧空位的缺陷。注意，在上述加热处理时，可以进行高纯度的氧气、高纯度的N2O气体或超干燥气体的引入。
通过将被高度纯化的氧化物半导体层用于场效应晶体管，氧化物半导体层的载流子密度可以为低于1×1014/cm3，优选为低于1×1012/cm3，更优选为低于1×1011/cm3。每微米沟道宽度的场效应晶体管的关态电流可以为10aA(1×10-17A)或更低、1aA(1×10-18A)或更低、10zA(1×10-20A)或更低、进一步地为1zA(1×10-21A)或更低，甚至为100yA(1×10-22A)或更低。优选的是，场效应晶体管的关态电流尽可能低；本实施方式中的场效应晶体管的关态电流的下限值被估计大约为10-30A/μm。
使用如钼、钛、铬、钽、镁、银、钨、铝、铜、钕、钪或钌等的金属材料形成的层可以用于导电层704a至704d。导电层704a至704d也可以通过堆叠其材料能够应用于导电层704a至704d的层来形成。
绝缘层705可以是包含氧化硅、氧化铝、氧化铪等的氧化绝缘层。
着色层706可以是包含例如染料或颜料且透过红色的波长范围的光、绿色的波长范围的光、以及蓝色的波长范围的光的层。着色层706例如可以是包含染料或颜料且透过青色(cyan)、品红色(magenta)或黄色(yellow)的波长范围的光的层。
绝缘层707及722的每个都可以是例如有机绝缘材料或无机绝缘材料的层。
结构体708a至708d可以使用例如有机绝缘材料或无机绝缘材料形成。
导电层709可以是例如透过光的金属氧化物的层。例如，可以使用包含铟的金属氧化物等。导电层709也可以通过堆叠其材料能够应用于导电层709的层而形成。
导电层710例如可以是透过光的金属氧化物的层。例如，可以使用包含铟的金属氧化物等。导电层710也可以通过堆叠其材料能够应用于导电层710的层而形成。
绝缘层723例如可以是包含如氧化硅、氮化硅、氧氮化硅、氮氧化硅、氧化铝、氮化铝、氧氮化铝、氮氧化铝或氧化铪等的材料的层。
液晶层750可以是包括例如呈现蓝相的液晶的层。
包括呈现蓝相的液晶的层包含具有呈现蓝相的液晶、手性试剂、液晶性单体、非液晶性单体、及聚合引发剂的液晶组成物。呈现蓝相的液晶具有短的响应时间，且具有有助于取向处理的排除及视角依赖性的减小的光学各向同性。因此，通过使用呈现蓝相的液晶，可以提高工作速度。
上述液晶组成物例如可以是表1所示的组成物。作为混合比，示出各液晶材料之间的混合比；液晶与手性试剂之间的混合比；液晶及手性试剂、液晶性单体、非液晶性单体之间的混合比；液晶、手性试剂、液晶性单体及非液晶性单体与聚合引发剂的混合比。
[表1]
注意，CPP-3FF是4-(反式-4-n-丙基环己基)-3'，4'-二氟-1，1'-联苯的简称。PEP-5CNF是4-n-正戊基苯甲酸4-氰-3-氟苯基的简称。PEP-5FCNF是4-n-正戊基苯甲酸4-氰-3，5-二氟苯基的简称。ISO-(6OBA)2是1，4：3，6-二脱水(dianhydro)-2，5-双[4-(n-己基-1-氧基(oxy))苯甲酸]山梨醇的简称。RM257-O6是1，4-双-[4-(6-丙烯酰氧基-n-己基-1-氧基)苯甲酰氧基]-2-甲苯的简称。DMeAc是甲基丙烯酸n-十二烷基酯的简称。DMPAP是2，2-二甲氧基-2-苯基苯乙酮的简称。
液晶组成物例如也可以是表2所示的组成物。
[表2]
注意，CPEP-5FCNF是4-(反式-4-n-戊基环己基)苯甲酸4-氰-3，5-二氟苯基的简称。PEP-3FCNF是4-n-戊基苯甲酸4-氰-3，5-二氟苯基的简称。R-DOL-Pn是(4R，5R)-2，2'-二甲基-α-α-α'-α'-四(9-菲基)-1，3-二氧戊环-4，5-二甲醇的简称。
液晶组成物例如也可以是表3所示的组成物。
[表3]
注意，PPEP-5FCNF是4-(4-n-戊基苯基)苯甲酸4-氰-3，5-二氟苯基的简称。
以上是对图19所示的液晶显示装置的配置例子的说明。
如参照图19进行说明的那样，在本实施方式的液晶显示装置的一个例子中，在与像素电路同一衬底上设置信号线驱动电路。因此，可以减少用来将像素电路和信号线驱动电路连接的布线的数量。
在本实施方式的液晶显示装置的一个例子中，使用呈现蓝相的液晶形成液晶元件，由此实现液晶显示装置的更高的工作速度。
实施方式4
在本实施方式中，将参照图20A至20D说明设置有使用实施方式2及3所示的液晶显示装置的面板的电子设备的例子。
图20A至20D示出本实施方式的电子设备的结构例子的模式图。
图20A所示的电子设备是个人数据助理的例子。
图20A所示的数字助理包括框体1011以及为框体1011设置的面板1012及按钮1013。
注意，框体1011可以设置有用来将图20A所示的电子设备连接到外部设备的连接端子、和/或用来操作图20A所示的电子设备的按钮。
面板1012具有作为显示面板的功能。
面板1012可以是实施方式2及3的液晶显示装置。
面板1012可以具有作为触控屏的功能。此时，也可以以在面板1012上显示键盘的图像并然后用手指触摸的方式来输入数据。
按钮1013设置在框体1011中。例如，当设置电源按钮作为按钮1013时，电子设备通过按下按钮1013可以开启或关闭。
图20A所示的电子设备例如具有作为电话机、电子书阅读器、个人计算机和游戏机中的一种或多种的功能。
图20B所示的电子设备是折叠式数字助理的例子。
图20B所示的电子设备包括框体1021a、框体1021b、设置在框体1021a中的面板1022a、设置在框体1021b中的面板1022b、铰链1023、按钮1024、连接端子1025以及记录媒体插入部1026。
框体1021a和框体1021b由铰链1023连接。
面板1022a及1022b的每个都具有显示面板的功能。例如，面板1022a及1022b也可以显示不同的图像或一个图像。图20B所示的电子设备可以在面板1022a和1022b被配置为纵向或横向的状态下进行操作。
面板1022a及1022b可以是实施方式2及3的液晶显示装置。
此外，面板1022a和1022b中的一方或双方可以具有作为触控面板的功能。此时，也可以以在面板1022a和1022b中的一方或双方显示键盘的图像并然后用手指触摸的方式来输入数据。
因为图20B所示的电子设备包括铰链1023，所以例如框体1021a或框体1021b可以移动以重叠框体1021a与框体1021b；即，电子设备可以折叠。
按钮1024设置在框体1021b中。注意，框体1021a也可以设置有按钮1024。例如，当设置具有作为电源按钮的功能的按钮1024并按下按钮1024时，可以控制是否对电子设备中的电路供应电力。
连接端子1025设置在框体1021a中。注意，框体1021b可以设置有连接端子1025。此外另选地，多个连接端子1025可以设置在框体1021a和框体1021b中的一方或双方之上。连接端子1025是用来使图20B所示的电子设备与其他设备连接的端子。
记录媒体插入部1026设置在框体1021a中。注意，记录媒体插入部1026可以设置在框体1021b上。另选地，多个记录媒体插入部1026可以设置在框体1021a和1021b中的一方或双方。例如，卡型记录媒体被插入到记录媒体插入部，由此，数据可以被从卡型记录媒体读出到电子设备，或者存储在电子设备中的数据可以被写入到卡型记录媒体。
图20B所示的电子设备例如具有作为电话机、电子书阅读器、个人计算机和游戏机中的一种或多种的功能。
图20C所示的电子设备是固定式数字助理的例子。图20C所示的固定式数字助理包括框体1031、设置在框体1031中的面板1032以及按钮1033。
面板1032具有作为显示面板及触控屏的功能。
注意，面板1032可以设置在框体1031的甲板部1034中。
面板1032可以是实施方式2及3的液晶显示装置。
框体1031可以设置有分发票券等的票券输出口、硬币投入口和纸币投入口中的一个或多个。
按钮1033设置在框体1031上。例如，当设置具有作为电源按钮的功能的按钮1033并按下按钮1033时，可以控制是否对电子设备中的电路供应电力。
图20C所示的电子设备例如具有作为自动取款机、用于订票等的信息通信终端(也称为多媒体站)或游戏机的功能。
图20D是固定式数字助理的例子。图20D所示的电子设备包括框体1041、设置在框体1041中的面板1042、按钮1044、连接端子1045以及支撑框体1041的支架1043。
注意，可以设置用来连接框体1041与外部设备的连接端子、和/或用来操作图20D所示的电子设备的按钮。
面板1042具有作为显示面板的功能。面板1042也可以具有作为触摸屏的功能。
面板1042可以是实施方式2及3的液晶显示装置。
按钮1044设置在框体1041中。例如，当设置具有作为电源按钮的功能的按钮1044并按下按钮1044时，可以控制是否对电子设备中的电路供应电力。
连接端子1045设置在框体1041中。连接端子1045是用来将图20D所示的电子设备与其他设备连接的端子。例如，通过由连接端子1045将图20D所示的电子设备与个人计算机连接，使得面板1042可以显示对应于从个人计算机输入的数据信号的图像。例如，当图20D所示的电子设备的面板1042大于与该面板1042连接的电子设备的面板时，可以扩大该电子设备的显示图像，此时，多个观看者可以同时容易地识别该图像。
图20D所示的电子设备例如具有作为数码相框、输出监控器、个人计算机或电视机的功能。
以上是对本实施方式中的电子设备的例子的说明。
如参照图20A至20D所说明那样，在本实施方式的电子设备的例子中，通过设置具备上述实施方式的液晶显示装置的面板，提高了面板的工作速度。因此，例如，可以提供能够以高速度进行工作(例如，再现动态图像)的电子设备。
本申请基于2011年11月11日向日本专利局提交的日本专利申请第2011-247262号，其全部内容通过引用纳入本文。

Claims (12)

1.一种驱动电路，包括：
移位寄存器；
选择电路，该选择电路具有根据第一时钟信号及第二时钟信号决定以与从所述移位寄存器输入的脉冲信号相同的电位电平来输出第一脉冲信号还是第二脉冲信号的功能；以及
驱动信号输出电路，该驱动信号输出电路具有根据从所述选择电路输入的所述第一脉冲信号和所述第二脉冲信号以及第一控制信号和第二控制信号来生成并输出用来控制信号线的电位的驱动信号的功能，
其中，所述驱动信号输出电路包括：
锁存器部，该锁存器部被配置为根据所述第一脉冲信号及所述第二脉冲信号改写并储存第一数据及第二数据；
缓冲器部，该缓冲器部被配置为根据所述第一数据及所述第二数据设定所述驱动信号的电位并输出所述驱动信号；以及
开关部，该开关部被配置为通过根据所述第一控制信号及所述第二控制信号而被开启或关闭，来控制所述第一数据的改写。
2.根据权利要求1所述的驱动电路，其中所述驱动信号输出电路包括场效应晶体管，该场效应晶体管使用氧化物半导体层作为沟道形成层。
3.一种包括根据权利要求1所述的驱动电路的液晶显示装置，还包括：
数据信号线；
栅极信号线；
公共信号线，该公共信号线的电位被从所述驱动电路输出的所述驱动信号控制；以及
像素，该像素包括像素电路及液晶元件，
其中，所述像素电路包括场效应晶体管，该场效应晶体管的源极和漏极中的一方与所述数据信号线电连接，且该场效应晶体管的栅极与所述栅极信号线电连接，
并且，其中，所述液晶元件包括一对电极，该一对电极中的一方与所述场效应晶体管的所述源极和所述漏极中的另一方电连接，且该一对电极中的另一方与所述公共信号线电连接。
4.根据权利要求3所述的液晶显示装置，其中所述场效应晶体管使用氧化物半导体层作为沟道形成层。
5.根据权利要求3所述的液晶显示装置，还包括用作滤色片的着色层。
6.根据权利要求3所述的液晶显示装置，其中所述液晶元件中的液晶材料呈现蓝相。
7.一种驱动电路，包括：
移位寄存器；
选择电路，该选择电路具有根据第一时钟信号及第二时钟信号决定以与从所述移位寄存器输入的脉冲信号相同的电位电平来输出第一脉冲信号还是第二脉冲信号的功能；以及
驱动信号输出电路，该驱动信号输出电路具有根据从所述选择电路输入的所述第一脉冲信号和所述第二脉冲信号以及第一控制信号至第五控制信号来生成并输出用来控制信号线的电位的驱动信号的功能，
其中，所述驱动信号输出电路包括：
第一锁存器部，该第一锁存器部被配置为根据所述第一脉冲信号及所述第二脉冲信号改写并储存第一数据及第二数据；
第二锁存器部，该第二锁存器部被配置为根据所述第一脉冲信号及所述第二脉冲信号改写并储存第三数据及第四数据；
第一缓冲器部，该第一缓冲器部被配置为根据所述第一数据及所述第二数据设定第一信号的电位并输出所述第一信号；
第二缓冲器部，该第二缓冲器部被配置为根据所述第三数据及所述第四数据设定第二信号的电位并输出所述第二信号；
第一开关部，该第一开关部被配置为通过根据所述第一控制信号及所述第二控制信号而被开启或关闭，来控制所述第一数据的改写；
第二开关部，该第二开关部被配置为通过根据所述第一控制信号及所述第三控制信号而被开启或关闭，来控制所述第三数据的改写；
第三开关部，该第三开关部被输入所述第二信号作为所述第四控制信号，且被配置为通过根据所述第四控制信号而被开启或关闭，来控制储存在所述第一锁存器部中的所述第二数据的改写；
第四开关部，该第四开关部被输入所述第一信号作为所述第五控制信号，且被配置为通过根据所述第五控制信号而被开启或关闭，来控制储存在所述第二锁存器部中的所述第四数据的改写；以及
第三缓冲器部，该第三缓冲器部被配置为根据所述第一信号及所述第二信号设定所述驱动信号的电位并输出所述驱动信号。
8.根据权利要求7所述的驱动电路，其中所述驱动信号输出电路包括场效应晶体管，该场效应晶体管使用氧化物半导体层作为沟道形成层。
9.一种包括根据权利要求7所述的驱动电路的液晶显示装置，还包括：
数据信号线；
栅极信号线；
公共信号线，该公共信号线的电位被从所述驱动电路输出的所述驱动信号控制；以及
像素，该像素包括像素电路及液晶元件，
其中，所述像素电路包括场效应晶体管，该场效应晶体管的源极和漏极中的一方与所述数据信号线电连接，且该场效应晶体管的栅极与所述栅极信号线电连接，
并且，其中，所述液晶元件包括一对电极，该一对电极中的一方与所述场效应晶体管的所述源极和所述漏极中的另一方电连接，且该一对电极中的另一方与所述公共信号线电连接。
10.根据权利要求9所述的液晶显示装置，其中所述场效应晶体管使用氧化物半导体层作为沟道形成层。
11.根据权利要求9所述的液晶显示装置，还包括用作滤色片的着色层。
12.根据权利要求9所述的液晶显示装置，其中所述液晶元件中的液晶材料呈现蓝相。
CN201280055035.4A 2011-11-11 2012-10-26 信号线驱动电路以及液晶显示装置 Active CN103918025B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011-247262 2011-11-11
JP2011247262 2011-11-11
PCT/JP2012/078412 WO2013069548A1 (en) 2011-11-11 2012-10-26 Signal line driver circuit and liquid crystal display device

Publications (2)

Publication Number Publication Date
CN103918025A true CN103918025A (zh) 2014-07-09
CN103918025B CN103918025B (zh) 2016-12-21

Family

ID=48280082

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280055035.4A Active CN103918025B (zh) 2011-11-11 2012-10-26 信号线驱动电路以及液晶显示装置

Country Status (6)

Country Link
US (1) US9053675B2 (zh)
JP (2) JP6266872B2 (zh)
KR (1) KR101984739B1 (zh)
CN (1) CN103918025B (zh)
TW (1) TWI578299B (zh)
WO (1) WO2013069548A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102234840B1 (ko) 2014-03-14 2021-04-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 아날로그 연산 회로, 반도체 장치, 및 전자 기기
JP6830765B2 (ja) 2015-06-08 2021-02-17 株式会社半導体エネルギー研究所 半導体装置
JP7050460B2 (ja) 2016-11-22 2022-04-08 株式会社半導体エネルギー研究所 表示装置
CN112955946A (zh) * 2018-11-09 2021-06-11 株式会社半导体能源研究所 显示装置及电子设备
TWI714365B (zh) * 2019-03-07 2020-12-21 友達光電股份有限公司 移位暫存器與電子裝置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010052898A1 (en) * 2000-02-01 2001-12-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device and method of driving the same
CN1728223A (zh) * 2004-07-28 2006-02-01 汤姆森特许公司 显示设备驱动电路
CN101320183A (zh) * 2007-06-07 2008-12-10 三菱电机株式会社 图像显示装置及驱动电路
CN101369401A (zh) * 2003-07-18 2009-02-18 株式会社半导体能源研究所 显示器件及电子设备
US20100245724A1 (en) * 2009-03-26 2010-09-30 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same
CN101997007A (zh) * 2009-08-07 2011-03-30 株式会社半导体能源研究所 半导体装置及制造半导体装置的方法

Family Cites Families (110)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
KR100394896B1 (ko) 1995-08-03 2003-11-28 코닌클리케 필립스 일렉트로닉스 엔.브이. 투명스위칭소자를포함하는반도체장치
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
US7196699B1 (en) * 1998-04-28 2007-03-27 Sharp Kabushiki Kaisha Latch circuit, shift register circuit, logical circuit and image display device operated with a low consumption of power
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP3813463B2 (ja) * 2000-07-24 2006-08-23 シャープ株式会社 液晶表示装置の駆動回路及びそれを用いた液晶表示装置並びにその液晶表示装置を用いた電子機器
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP2003076332A (ja) * 2001-08-31 2003-03-14 Sanyo Electric Co Ltd 表示パネルの駆動回路
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
EP1737044B1 (en) 2004-03-12 2014-12-10 Japan Science and Technology Agency Amorphous oxide and thin film transistor
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
EP1812969B1 (en) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
US7868326B2 (en) 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
CN101057333B (zh) 2004-11-10 2011-11-16 佳能株式会社 发光器件
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
JP4896420B2 (ja) 2005-03-30 2012-03-14 株式会社 日立ディスプレイズ 表示装置
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
KR101277975B1 (ko) * 2006-09-07 2013-06-27 엘지디스플레이 주식회사 쉬프트 레지스터 및 이를 구비한 데이터 드라이버,액정표시장치
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US20080303769A1 (en) * 2007-06-07 2008-12-11 Mitsubishi Electric Corporation Image display device and drive circuit
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP5193628B2 (ja) * 2008-03-05 2013-05-08 株式会社ジャパンディスプレイイースト 表示装置
US20110043498A1 (en) * 2008-04-23 2011-02-24 Toshihide Tsubata Active matrix substrate, liquid crystal panel, liquid crystal display device, liquid crystal display unit, and television receiver
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
US8395740B2 (en) 2009-01-30 2013-03-12 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device having blue phase liquid crystal and particular electrode arrangement
JP5649858B2 (ja) * 2009-10-23 2015-01-07 京セラディスプレイ株式会社 液晶表示装置、液晶表示パネルの駆動装置および液晶表示パネル

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010052898A1 (en) * 2000-02-01 2001-12-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device and method of driving the same
CN101369401A (zh) * 2003-07-18 2009-02-18 株式会社半导体能源研究所 显示器件及电子设备
CN1728223A (zh) * 2004-07-28 2006-02-01 汤姆森特许公司 显示设备驱动电路
CN101320183A (zh) * 2007-06-07 2008-12-10 三菱电机株式会社 图像显示装置及驱动电路
US20100245724A1 (en) * 2009-03-26 2010-09-30 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same
CN101997007A (zh) * 2009-08-07 2011-03-30 株式会社半导体能源研究所 半导体装置及制造半导体装置的方法

Also Published As

Publication number Publication date
JP2017049609A (ja) 2017-03-09
JP6386518B2 (ja) 2018-09-05
TW201324490A (zh) 2013-06-16
KR101984739B1 (ko) 2019-05-31
US20130120229A1 (en) 2013-05-16
CN103918025B (zh) 2016-12-21
KR20140096344A (ko) 2014-08-05
WO2013069548A1 (en) 2013-05-16
US9053675B2 (en) 2015-06-09
JP6266872B2 (ja) 2018-01-24
JP2013122581A (ja) 2013-06-20
TWI578299B (zh) 2017-04-11

Similar Documents

Publication Publication Date Title
KR102365487B1 (ko) 반도체 장치
CN103918025A (zh) 信号线驱动电路以及液晶显示装置
US8633889B2 (en) Display device, driving method thereof, and electronic appliance
JP7411837B2 (ja) 出力回路
JP5919112B2 (ja) パルス出力回路、表示装置、及び電子機器
JP5832872B2 (ja) 液晶表示装置の駆動方法
JP7511786B1 (ja) 半導体装置および表示装置
JP6397964B2 (ja) シフトレジスタ及び半導体装置
JP2016177863A (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant