JP2007114559A - 対向電極電圧生成回路、電源回路、電気光学装置及び電子機器 - Google Patents

Abstract

【課題】低消費電力で対向電極を駆動するための対向電極電圧生成回路、電源回路、電気光学装置及び電子機器を提供する。
【解決手段】対向電極電圧生成回路５６は、対向電極電圧ＶＣＯＭの高電位側電圧ＶＣＯＭＨを出力するための第１の演算増幅器ＯＰ１と、対向電極電圧ＶＣＯＭの低電位側電圧ＶＣＯＭＬを出力するための第２の演算増幅器ＯＰ２と、電気光学物質に印加される電圧の極性を反転させる極性反転タイミングに応じて、高電位側電圧ＶＣＯＭＨ及び低電位側電圧ＶＣＯＭＬの１つを対向電極電圧ＶＣＯＭとして出力する切替回路ＳＥＬとを含む。高電位側電圧ＶＣＯＭＨを出力するときには、第２の演算増幅器ＯＰ２の動作電流を停止又は制限する制御が行われ、低電位側電圧ＶＣＯＭＬを出力するときには、第１の演算増幅器ＯＰ１の動作電流を停止又は制限する制御が行われる。
【選択図】図９

Description

本発明は、対向電極電圧生成回路、電源回路、電気光学装置及び電子機器に関する。

従来より、電子機器に用いられる液晶パネル（広義には表示パネル、更に広義には電気光学装置）として、単純マトリクス方式の液晶パネルと、薄膜トランジスタ（Thin Film Transistor：以下ＴＦＴと略す。）等のスイッチング素子を用いたアクティブマトリクス方式の液晶パネルとが知られている。

単純マトリクス方式は、アクティブマトリクス方式に比べて低消費電力化が容易である反面、多色化や動画表示が困難である。一方、アクティブマトリクス方式は、多色化や動画表示に適している反面、低消費電力化が難しい。

近年、携帯電話機等の携帯型電子機器では、高品質な画像の提供のために、多色化、動画表示への要望を強まっている。このため、これまで用いられてきた単純マトリクス方式の液晶パネルに代えて、アクティブマトリクス方式の液晶パネルが用いられるようになってきている。

そして携帯型電子機器に用いられるアクティブマトリクス方式の液晶パネルでは、液晶の交流駆動や電源の低電圧化の要望から、画素電極と該画素電極に対向する対向電極（共通電極、コモン電極）との間に封入された液晶素子の印加電圧を例えば走査期間ごとに反転させている。この場合、例えば特許文献１に開示されるように、対向電極電圧の高電位側電圧と低電位側電圧とをそれぞれ演算増幅器により出力し、極性反転タイミングに応じて、高電位側電圧又は低電位側電圧を対向電極に印加する。
特開２００２−３６６１１４号公報

一般的に、演算増幅器は、動作電流を流すことで、高い電流駆動能力により対向電極のような容量の大きな電極に、高速に電荷を充電させる。その一方で、演算増幅器による対向電極の駆動は、消費電流が多くなるという問題がある。

この点、特許文献１に開示された技術では、極性反転タイミングにかかわらず、対向電極の高電位側電圧及び低電位側電圧を出力する演算増幅器のそれぞれには常に動作電流を流すため、より一層の消費電流の増大を招く。従って、携帯型電子機器への搭載を考慮すると、より低い消費電力で、大容量の対向電極を駆動できることが望ましい。

本発明は、以上のような技術的課題に鑑みてなされたものであり、その目的とするところは、低消費電力で対向電極を駆動するための対向電極電圧生成回路、電源回路、電気光学装置及び電子機器を提供することにある。

上記課題を解決するために本発明は、
電気光学装置の画素電極と電気光学物質を挟んで対向する対向電極に印加される対向電極電圧を生成するための対向電極電圧生成回路であって、
前記対向電極電圧の高電位側電圧を出力するための第１の演算増幅器と、
前記対向電極電圧の低電位側電圧を出力するための第２の演算増幅器と、
前記電気光学物質に印加される電圧の極性を反転させる極性反転タイミングに応じて、前記高電位側電圧及び前記低電位側電圧の１つを前記対向電極電圧として出力する切替回路とを含み、
前記高電位側電圧を前記対向電極電圧として出力するときには、前記第２の演算増幅器の動作電流を停止又は制限する制御を行い、
前記低電位側電圧を前記対向電極電圧として出力するときには、前記第１の演算増幅器の動作電流を停止又は制限する制御を行う対向電極電圧生成回路に関係する。

本発明によれば、対向電極電圧の高電位側電圧及び低電位側電圧の一方を対向電極に印加するとき、高電位側電圧及び低電位側電圧の他方を出力する演算増幅器の動作電流を停止又は制限することができるので、対向電極電圧の生成に不要な消費電流を削減できるようになる。

また本発明に係る対向電極電圧生成回路では、
オンオフ制御されるスイッチ素子を介して前記画素電極がデータ線に電気的に接続される場合に、
所与の第１の走査期間において、前記データ線の駆動開始タイミングより前に、前記第１の演算増幅器の動作電流の動作電流を停止又は制限する制御を解除して前記第１の演算増幅器が前記高電位側電圧の出力を開始することができる。

また本発明に係る対向電極電圧生成回路では、
オンオフ制御されるスイッチ素子を介して前記画素電極がデータ線に電気的に接続される場合に、
所与の第２の走査期間において、前記データ線の駆動開始タイミングより前に、前記第２の演算増幅器の動作電流の動作電流を停止又は制限する制御を解除して前記第２の演算増幅器が前記低電位側電圧の出力を開始することができる。

また本発明に係る対向電極電圧生成回路では、
オンオフ制御されるスイッチ素子を介して前記画素電極がデータ線に電気的に接続される場合に、
所与の第１の走査期間において、前記データ線の駆動終了タイミングより後に、前記第１の演算増幅器の動作電流の動作電流を停止又は制限する制御が行われてもよい。

また本発明に係る対向電極電圧生成回路では、
オンオフ制御されるスイッチ素子を介して前記画素電極がデータ線に電気的に接続される場合に、
所与の第２の走査期間において、前記データ線の駆動終了タイミングより後に、前記第２の演算増幅器の動作電流の動作電流を停止又は制限する制御が行われてもよい。

上記のいずれかの発明において、画質は、データ線に印加された電圧がスイッチ素子を介して書き込まれる画素電極と対向電極との電圧により定まる。そのため、上記のいずれかの発明によれば、データ線の駆動期間において対向電極の電圧を変動させることがなくなるので、画質を劣化させることなく、より低い消費電力で、大容量の対向電極を駆動できるようになる。

また本発明に係る対向電極電圧生成回路では、
オンオフ制御されるスイッチ素子を介して前記画素電極がデータ線に電気的に接続される場合に、
フレーム反転駆動が行われる走査期間のうち所与の第１の垂直走査期間において、当該垂直走査期間の最初の走査ラインのデータ線の駆動開始タイミングより前に、前記第１の演算増幅器の動作電流の動作電流を停止又は制限する制御を解除して前記第１の演算増幅器が前記高電位側電圧の出力を開始することができる。

また本発明に係る対向電極電圧生成回路では、
オンオフ制御されるスイッチ素子を介して前記画素電極がデータ線に電気的に接続される場合に、
フレーム反転駆動が行われる走査期間のうち所与の第２の垂直走査期間において、当該垂直走査期間の最初の走査ラインのデータ線の駆動開始タイミングより前に、前記第２の演算増幅器の動作電流の動作電流を停止又は制限する制御を解除して前記第２の演算増幅器が前記低電位側電圧の出力を開始することができる。

また本発明に係る対向電極電圧生成回路では、
オンオフ制御されるスイッチ素子を介して前記画素電極がデータ線に電気的に接続される場合に、
フレーム反転駆動が行われる走査期間のうち所与の第１の垂直走査期間において、当該垂直走査期間の最後の走査ラインのデータ線の駆動終了タイミングより後に、前記第１の演算増幅器の動作電流の動作電流を停止又は制限する制御が行われてもよい。

また本発明に係る対向電極電圧生成回路では、
オンオフ制御されるスイッチ素子を介して前記画素電極がデータ線に電気的に接続される場合に、
フレーム反転駆動が行われる走査期間のうち所与の第２の垂直走査期間において、当該垂直走査期間の最後の走査ラインのデータ線の駆動終了タイミングより後に、前記第２の演算増幅器の動作電流の動作電流を停止又は制限する制御が行われてもよい。

上記のいずれかの発明において、画質は、データ線に印加された電圧がスイッチ素子を介して書き込まれる画素電極と対向電極との電圧により定まる。そのため、フレーム反転駆動を行う場合でも、データ線の駆動期間において対向電極の電圧を変動させることがなくなるので、画質を劣化させることなく、より低い消費電力で、大容量の対向電極を駆動できるようになる。

また本発明は、
上記のいずれか記載の対向電極電圧生成回路を含む電源回路に関係する。

本発明によれば、低消費電力で対向電極を駆動するための対向電極電圧生成回路を含む電源回路を提供できる。

また本発明は、
複数の走査線と、複数のデータ線と、前記走査線及び前記データ線により特定される複数の画素電極と、前記画素電極と対向する対向電極を含む電気光学装置を駆動するための表示ドライバであって、
上記記載の電源回路と、
表示データに基づいて、前記データ線を駆動するデータ線駆動回路を含む表示ドライバに関係する。

本発明によれば、低消費電力で対向電極を駆動できる表示ドライバを提供できる。

また本発明は、
複数の走査線と、
複数のデータ線と、
前記走査線及び前記データ線により特定される複数の画素電極と、
前記画素電極と対向する対向電極と、
前記対向電極に前記対向電極電圧を出力する上記のいずれか記載の対向電極電圧生成回路と、
前記走査線を走査する走査線駆動回路と、
表示データに基づいて、前記データ線を駆動するデータ線駆動回路とを含む電気光学装置に関係する。

本発明によれば、低消費電力で対向電極を駆動できる電気光学装置を提供できる。

また本発明は、
上記記載の電源回路を含む電子機器に関係する。

また本発明は、
上記記載の表示ドライバと、
前記表示ドライバによって駆動される電気光学装置とを含む電子機器に関係する。

また本発明は、
上記記載の電気光学装置を含む電子機器に関係する。

本発明によれば、低消費電力の電子機器を提供できる。

以下、本発明の実施の形態について図面を用いて詳細に説明する。なお、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成のすべてが本発明の必須構成要件であるとは限らない。

１． 液晶装置
図１に、本実施形態の液晶装置のブロック図の例を示す。

液晶装置１０（液晶表示装置。広義には表示装置）は、表示パネル１２（狭義にはＬＣＤ（Liquid Crystal Display）パネル）、データ線駆動回路２０（狭義にはソースドライバ）、走査線駆動回路３０（狭義にはゲートドライバ）、表示コントローラ４０、電源回路５０を含む。なお、液晶装置１０にこれらのすべての回路ブロックを含める必要はなく、その一部の回路ブロックを省略する構成にしてもよい。

ここで表示パネル１２（広義には電気光学装置）は、複数の走査線（狭義にはゲート線）と、複数のデータ線（狭義にはソース線と）と、走査線及びデータ線により特定される画素電極を含む。この場合、データ線に薄膜トランジスタＴＦＴ（Thin Film Transistor、広義にはスイッチング素子）を接続し、このＴＦＴに画素電極を接続することで、アクティブマトリクス型の液晶装置を構成できる。

より具体的には、表示パネル１２はアクティブマトリクス基板（例えばガラス基板）に形成される。このアクティブマトリクス基板には、図１のＹ方向に複数配列されそれぞれＸ方向に伸びる走査線Ｇ_１〜Ｇ_Ｍ（Ｍは２以上の自然数）と、Ｘ方向に複数配列されそれぞれＹ方向に伸びるデータ線Ｓ_１〜Ｓ_Ｎ（Ｎは２以上の自然数）とが配置されている。また、走査線Ｇ_Ｋ（１≦Ｋ≦Ｍ、Ｋは自然数）とデータ線Ｓ_Ｌ（１≦Ｌ≦Ｎ、Ｌは自然数）との交差点に対応する位置に、薄膜トランジスタＴＦＴ_ＫＬ（広義にはスイッチング素子）が設けられている。

ＴＦＴ_ＫＬのゲート電極は走査線Ｇ_Ｋに接続され、ＴＦＴ_ＫＬのソース電極はデータ線Ｓ_Ｌに接続され、ＴＦＴ_ＫＬのドレイン電極は画素電極ＰＥ_ＫＬに接続されている。この画素電極ＰＥ_ＫＬと、画素電極ＰＥ_ＫＬと液晶（広義には電気光学物質）を挟んで対向する対向電極ＣＥ（共通電極、コモン電極）との間には、液晶容量ＣＬ_ＫＬ（液晶素子）及び補助容量ＣＳ_ＫＬが形成されている。そして、ＴＦＴ_ＫＬ、画素電極ＰＥ_ＫＬ等が形成されるアクティブマトリクス基板と対向電極ＣＥが形成される対向基板との間に液晶が封入されるように形成され、画素電極ＰＥ_ＫＬと対向電極ＣＥとの間の印加電圧に応じて画素の透過率が変化するようになっている。

なお、対向電極ＣＥに与えられる対向電極電圧ＶＣＯＭの電圧レベル（高電位側電圧ＶＣＯＭＨ、低電位側電圧ＶＣＯＭＬ）は、電源回路５０に含まれる対向電極電圧生成回路より生成される。また、対向電極ＣＥを対向基板上に一面に形成せずに、各走査線に対応するように帯状に形成してもよい。

データ線駆動回路２０は、表示データに基づいて表示パネル１２のデータ線Ｓ_１〜Ｓ_Ｎを駆動する。一方、走査線駆動回路３０は、表示パネル１２の走査線Ｇ_１〜Ｇ_Ｍを走査（順次駆動）する。

表示コントローラ４０は、図示しない中央演算処理装置（Central Processing Unit：ＣＰＵ）等のホストにより設定された内容に従って、データ線駆動回路２０、走査線駆動回路３０及び電源回路５０を制御する。より具体的には、表示コントローラ４０は、データ線駆動回路２０及び走査線駆動回路３０に対しては、例えば動作モードの設定や内部で生成した垂直同期信号や水平同期信号の供給を行い、電源回路５０に対しては、対向電極ＣＥに印加する対向電極電圧ＶＣＯＭの電圧レベルの極性反転タイミングの制御を行う。

電源回路５０は、外部から供給される基準電圧に基づいて、表示パネル１２の駆動に必要な各種の電圧レベル（階調電圧）や、対向電極ＣＥの対向電極電圧ＶＣＯＭの電圧レベルを生成する。

このような構成の液晶装置１０は、表示コントローラ４０の制御の下、外部から供給される表示データに基づいて、データ線駆動回路２０、走査線駆動回路３０及び電源回路５０が協調して表示パネル１２を駆動する。

なお、図１では、液晶装置１０が表示コントローラ４０を含む構成になっているが、表示コントローラ４０を液晶装置１０の外部に設けてもよい。或いは、表示コントローラ４０と共にホストを液晶装置１０に含めるようにしてもよい。また、データ線駆動回路２０、走査線駆動回路３０、表示コントローラ４０、電源回路５０の一部又は全部を表示パネル１２上に形成してもよい。

また図１において、データ線駆動回路２０、走査線駆動回路３０及び電源回路５０を集積化して、半導体装置（集積回路、ＩＣ）として表示ドライバ６０を構成してもよい。

図２に、本実施形態における液晶装置の他の構成例のブロック図を示す。

図２では、表示パネル１２上（パネル基板上）に、データ線駆動回路２０、走査線駆動回路３０及び電源回路５０を含む表示ドライバ６０が形成されている。このように表示パネル１２は、複数の走査線と、複数のデータ線と、複数の走査線の各走査線及び複数のデータ線の各データ線とに接続された複数の画素と、複数のデータ線を駆動するデータ線駆動回路と、複数の走査線を走査する走査線駆動回路とを含むように構成することができる。表示パネル１２の画素形成領域４４に、複数の画素が形成されている。各画素は、ソースにデータ線が接続されゲートに走査線が接続されたＴＦＴと、該ＴＦＴのドレインに接続された画素電極とを含むことができる。

なお図２では、表示パネル１２上において走査線駆動回路３０及び電源回路５０のうち少なくとも１つが省略された構成であってもよい。

また図１又は図２において、表示ドライバ６０が、表示コントローラ４０を内蔵してもよい。或いは図１又は図２において、表示ドライバ６０が、データ線駆動回路２０及び走査線駆動回路３０のいずれか一方と、電源回路５０とを集積化した半導体装置であってもよい。

２． データ線駆動回路
図３に、図１又は図２のデータ線駆動回路２０の構成例のブロック図を示す。

データ線駆動回路２０は、シフトレジスタ２２、ラインラッチ２４、２６、ＤＡＣ２８（Digital-to-Analog Converter）（広義にはデータ電圧生成回路）、出力バッファ２９を含む。

シフトレジスタ２２は、各データ線に対応して設けられ、順次接続された複数のフリップフロップを含む。このシフトレジスタ２２は、クロック信号ＣＬＫに同期してイネーブル入出力信号ＥＩＯを保持すると、順次クロック信号ＣＬＫに同期して隣接するフリップフロップにイネーブル入出力信号ＥＩＯをシフトする。

ラインラッチ２４には、表示コントローラ４０から例えば１８ビット（６ビット（階調データ）×３（ＲＧＢ各色））単位で表示データ（ＤＩＯ）が入力される。ラインラッチ２４は、この表示データ（ＤＩＯ）を、シフトレジスタ２２の各フリップフロップで順次シフトされたイネーブル入出力信号ＥＩＯに同期してラッチする。

ラインラッチ２６は、表示コントローラ４０から供給される水平同期信号ＬＰに同期して、ラインラッチ２４でラッチされた１水平走査単位の表示データをラッチする。

基準電圧発生回路２７は、６４種類の基準電圧を生成する。基準電圧発生回路２７によって生成された６４種類の基準電圧は、ＤＡＣ２８に供給される。

ＤＡＣ（データ電圧生成回路）２８は、各データ線に供給すべきアナログのデータ電圧を生成する。具体的にはＤＡＣ２８は、ラインラッチ２６からのデジタルの表示データに基づいて、基準電圧発生回路２７からの基準電圧のいずれかを選択し、デジタルの表示データに対応するアナログのデータ電圧を出力する。

出力バッファ２９は、ＤＡＣ２８からのデータ電圧をバッファリングしてデータ線に出力し、データ線を駆動する。具体的には、出力バッファ２９は、各データ線毎に設けられたボルテージフォロワ接続の演算増幅回路ＯＰＣを含み、これらの各演算増幅回路ＯＰＣが、ＤＡＣ２８からのデータ電圧をインピーダンス変換して、各データ線に出力する。

なお、図３では、デジタルの表示データをデジタル・アナログ変換して、出力バッファ２９を介してデータ線に出力する構成を採用しているが、アナログの映像信号をサンプル・ホールドして、出力バッファ２９を介してデータ線に出力する構成を採用することもできる。

図４に、図３の基準電圧発生回路２７、ＤＡＣ２８及び出力バッファ２９の構成例を示す。図４において、表示データが６ビットのデータＤ０〜Ｄ５であり、各ビットのデータの反転データをＸＤ０〜ＸＤ５と示している。また図４において、図３と同一部分には同一符号を付し、適宜説明を省略する。

基準電圧発生回路２７は、両端の電圧ＶＤＤＨ、ＶＳＳＨを抵抗分割して６４種類の基準電圧を生成する。各基準電圧は、６ビットの表示データにより表される各階調値に対応している。各基準電圧は、データ線Ｓ_１〜Ｓ_Ｎの各データ線に共通に供給される。

ＤＡＣ２８は、データ線毎に設けられたデコーダを含み、各デコーダは、表示データに対応した基準電圧を演算増幅回路ＯＰＣに出力する。

３． 走査線駆動回路
図５に、図１又は図２の走査線駆動回路３０の構成例を示す。

走査線駆動回路３０は、シフトレジスタ３２、レベルシフタ３４、出力バッファ３６を含む。

シフトレジスタ３２は、各走査線に対応して設けられ、順次接続された複数のフリップフロップを含む。このシフトレジスタ３２は、クロック信号ＣＬＫに同期してイネーブル入出力信号ＥＩＯをフリップフロップに保持すると、順次クロック信号ＣＬＫに同期して隣接するフリップフロップにイネーブル入出力信号ＥＩＯをシフトする。ここで入力されるイネーブル入出力信号ＥＩＯは、表示コントローラ４０から供給される垂直同期信号である。

レベルシフタ３４は、シフトレジスタ３２からの電圧レベルを、表示パネル１２の液晶素子とＴＦＴのトランジスタ能力とに応じた電圧レベルにシフトする。この電圧レベルとしては、高い電圧レベルが必要とされるため、他のロジック回路部とは異なる高耐圧プロセスが用いられる。

出力バッファ３６は、レベルシフタ３４によってシフトされた走査電圧をバッファリングして走査線に出力し、走査線を駆動する。

４． 電源回路
図６に、図１又は図２の電源回路５０の構成例を示す。

電源回路５０は、正方向２倍昇圧回路５２、走査電圧生成回路５４、対向電極電圧生成回路５６を含む。この電源回路５０には、システム接地電源電圧ＶＳＳ及びシステム電源電圧ＶＤＤが供給される。

正方向２倍昇圧回路５２には、システム接地電源電圧ＶＳＳ及びシステム電源電圧ＶＤＤが供給される。そして正方向２倍昇圧回路５２は、システム接地電源電圧ＶＳＳを基準に、システム電源電圧ＶＤＤを正方向に２倍に昇圧した電源電圧ＶＯＵＴを生成する。即ち正方向２倍昇圧回路５２は、システム接地電源電圧ＶＳＳとシステム電源電圧ＶＤＤとの間の電圧差を２倍に昇圧する。このような正方向２倍昇圧回路５２は、公知のチャージポンプ回路により構成できる。電源電圧ＶＯＵＴは、データ線駆動回路２０、走査電圧生成回路５４や対向電極電圧生成回路５６に供給される。なお正方向２倍昇圧回路５２は、２倍以上の昇圧倍率で昇圧後にレギュレータで電圧レベルを調整して、システム電源電圧ＶＤＤを正方向に２倍に昇圧した電源電圧ＶＯＵＴを出力することが望ましい。

走査電圧生成回路５４には、システム接地電源電圧ＶＳＳ及び電源電圧ＶＯＵＴが供給される。そして走査電圧生成回路５４は、走査電圧を生成する。走査電圧は、走査線駆動回路３０によって駆動される走査線に印加される電圧である。この走査電圧の高電位側電圧はＶＤＤＨＧであり、低電位側電圧はＶＥＥである。

対向電極電圧生成回路５６は、対向電極電圧ＶＣＯＭを生成する。対向電極電圧生成回路５６は、極性反転信号ＰＯＬに基づいて、高電位側電圧ＶＣＯＭＨ又は低電位側電圧ＶＣＯＭＬを、対向電極電圧ＶＣＯＭとして出力する。極性反転信号ＰＯＬは、極性反転タイミングに合わせて表示コントローラ４０によって生成される。

図７に、図１又は図２の表示パネル１２の駆動波形の一例を示す。

データ線には、表示データの階調値に応じた階調電圧ＤＬＶが印加される。図７では、システム接地電源電圧ＶＳＳ（＝０Ｖ）を基準に、５Ｖの振幅の階調電圧ＤＬＶが印加されている。

走査線には、非選択時において低電位側電圧ＶＥＥ（＝−１０Ｖ）、選択時において高電位側電圧ＶＤＤＨＧ（＝１５Ｖ）の走査電圧ＧＬＶが印加される。

対向電極電極ＣＥには、高電位側電圧ＶＣＯＭＨ（＝３Ｖ）、低電位側電圧ＶＣＯＭＬ（＝−２Ｖ）の対向電極電圧ＶＣＯＭが印加される。そして所与の電圧を基準とした対向電極電圧ＶＣＯＭの電圧レベルの極性が、極性反転タイミングに合わせて反転している。図７では、いわゆる走査ライン反転駆動時の対向電極電圧ＶＣＯＭの波形を示している。この極性反転タイミングに合わせて、データ線の階調電圧ＤＬＶもまた、所与の電圧を基準に、その極性が反転している。

ところで液晶素子は、直流電圧を長時間印加すると劣化するという性質がある。このため、液晶素子に印加する電圧の極性を所定期間毎に反転させる駆動方式が必要になる。このような駆動方式としては、フレーム反転駆動、走査（ゲート）ライン反転駆動、データ（ソース）ライン反転駆動、ドット反転駆動等がある。

このうち、フレーム反転駆動は、消費電力は低いが、画質がそれほど良くないという不利点がある。また、データライン反転駆動、ドット反転駆動は、画質は良いが、表示パネルの駆動に高い電圧が必要になるという不利点がある。

本実施形態では、例えば走査ライン反転駆動を採用している。この走査ライン反転駆動では、液晶素子に印加される電圧が走査期間毎（走査線毎）に極性反転される。例えば、第１の走査期間（走査線）では正極性の電圧が液晶素子に印加され、第２の走査期間では負極性の電圧が印加され、第３の走査期間では正極性の電圧が印加される。一方、次のフレームにおいては、今度は、第１の走査期間では負極性の電圧が液晶素子に印加され、第２の走査期間では正極性の電圧が印加され、第３の走査期間では負極性の電圧が印加されるようになる。

そして、この走査ライン反転駆動では、対向電極ＣＥの対向電極電圧ＶＣＯＭの電圧レベルが走査期間毎に極性反転される。

より具体的には図８に示すように、正極の期間Ｔ１（第１の期間）では対向電極電圧ＶＣＯＭの電圧レベルは低電位側電圧ＶＣＯＭＬになり、負極の期間Ｔ２（第２の期間）では高電位側電圧ＶＣＯＭＨになる。そして、このタイミングに合わせてデータ線に印加される階調電圧も、その極性が反転する。なお、低電位側電圧ＶＣＯＭＬは、所与の電圧レベルを基準として高電位側電圧ＶＣＯＭＨの極性を反転した電圧レベルである。

ここで、正極の期間Ｔ１は、データ線の階調電圧が供給された画素電極の電圧レベルが対向電極ＣＥの電圧レベルよりも高くなる期間である。この期間Ｔ１では液晶素子に正極性の電圧が印加されることになる。一方、負極の期間Ｔ２は、データ線の階調電圧が供給された画素電極の電圧レベルが対向電極ＣＥの電圧レベルよりも低くなる期間である。この期間Ｔ２では液晶素子に負極性の電圧が印加されることになる。

このように対向電極電圧ＶＣＯＭを極性反転することで、表示パネルの駆動に必要な電圧を低くすることができる。これにより、駆動回路の耐圧を低くでき、駆動回路の製造プロセスの簡素化、低コスト化を図ることができる。

５． 対向電極電圧生成回路
このような極性反転駆動を目的として上述のような対向電極電圧ＶＣＯＭが印加される対向電極ＣＥは、例えば対向基板上に一面に形成される１つの電極である。対向電極ＣＥを駆動する場合の負荷容量が大きい上に、所定の期間内で電圧レベルを変化させる必要があるため、対向電極ＣＥは、駆動能力の大きな演算増幅器によって駆動されることが一般的である。例えば対向電極電圧ＶＣＯＭの高電位側電圧ＶＣＯＭＨ、低電位側電圧ＶＣＯＭＬを生成する２つの演算増幅器の出力を、極性反転タイミングに応じて選択出力することが行われる。

図９に、図６の対向電極電圧生成回路５６の構成例の図を示す。

対向電極電圧生成回路５６は、表示パネル（電気光学装置）１２の画素電極と液晶素子（電気光学物質）を挟んで対向する対向電極ＣＥに印加される対向電極電圧ＶＣＯＭを生成する。この対向電極電圧生成回路５６は、ボルテージフォロワ接続された演算増幅器である第１及び第２の演算増幅器ＯＰ１、ＯＰ２と、切替回路ＳＥＬとを含む。第１の演算増幅器ＯＰ１は、対向電極電圧ＶＣＯＭの高電位側電圧ＶＣＯＭＨを出力する。第２の演算増幅器ＯＰ２は、対向電極電圧ＶＣＯＭの低電位側電圧ＶＣＯＭＬを出力する。切替回路ＳＥＬは、液晶素子（電気光学物質）に印加される電圧の極性を反転させる極性反転タイミングに応じて、高電位側電圧ＶＣＯＭＨ及び低電位側電圧ＶＣＯＭＬの１つを対向電極電圧ＶＣＯＭとして出力する。なお第１及び第２の演算増幅器ＯＰ１、ＯＰ２を、レギュレータとして動作させてもよい。

切替回路ＳＥＬは、Ｐ型（第１導電型）の金属酸化膜半導体（Metal Oxide Semiconductor：ＭＯＳ）トランジスタ（以下、単にトランジスタ）ＰＴｒと、Ｎ型（第２導電型）のトランジスタＮＴｒとを含むことができる。トランジスタＰＴｒのソースは、第１の演算増幅器ＯＰ１の出力に接続される。トランジスタＰＴｒのドレインは、対向電極ＣＥに電気的に接続される。トランジスタＰＴｒのゲートには、極性反転タイミングを規定する極性反転信号ＰＯＬの反転信号が供給される。トランジスタＮＴｒのソースは、第２の演算増幅器ＯＰ２の出力に接続される。トランジスタＮＴｒのドレインは、対向電極ＣＥに電気的に接続される。トランジスタＮＴｒのゲートには、極性反転信号ＰＯＬの反転信号が供給される。

このような対向電極電圧生成回路５６は、ＶＣＯＭＨ生成回路（対向電極高電位側電圧生成回路）６２と、ＶＣＯＭＬ生成回路（対向電極低電位側電圧生成回路）６４とを含むことができる。ＶＣＯＭＨ生成回路６２は、例えばシステム接地電源電圧ＶＳＳと電源電圧ＶＯＵＴとに基づいて、公知のチャージポンプ動作により電圧ＶＣＯＭＨ０を生成することができるようになっている。電圧ＶＣＯＭＨ０は、第１の演算増幅器ＯＰＣ１の入力に供給される。ＶＣＯＭＬ生成回路６４は、例えばシステム接地電源電圧ＶＳＳと電源電圧ＶＯＵＴとに基づいて、公知のチャージポンプ動作により電圧ＶＣＯＭＬ０を生成することができるようになっている。電圧ＶＣＯＭＬ０は、第２の演算増幅器ＯＰＣ２の入力に供給される。

そして、対向電極電圧生成回路５６は、切替回路ＳＥＬにより高電位側電圧ＶＣＯＭＨを対向電極電圧ＶＣＯＭとして出力するときには、制御信号ＸＳＬＰ２により第２の演算増幅器ＯＰ２の動作電流を停止又は制限する制御を行う。また対向電極電圧生成回路５６は、切替回路ＳＥＬにより低電位側電圧ＶＣＯＭＬを対向電極電圧ＶＣＯＭとして出力するときには、制御信号ＸＳＬＰ１により第１の演算増幅器ＯＰ１の動作電流を停止又は制限する制御を行う。

こうすることで、対向電極電圧ＶＣＯＭの高電位側電圧ＶＣＯＭＨ及び低電位側電圧ＶＣＯＭＬの一方を対向電極ＣＥに印加するとき、高電位側電圧ＶＣＯＭＨ及び低電位側電圧ＶＣＯＭＬの他方を出力する演算増幅器の動作電流を停止又は制限することができるので、対向電極電圧ＶＣＯＭの生成に不要な消費電流を削減できるようになる。

図１０に、図９の第１の演算増幅器ＯＰ１の構成例の回路図を示す。

第１の演算増幅器ＯＰ１は、いわゆるＡＢ級の増幅動作を行う。このような第１の演算増幅器ＯＰ１は、差動部ＤＩＦ１と駆動部ＤＲＶ１とを含む。差動部ＤＩＦ１は、Ｐ型差動部ＰＤＩＦ１と、Ｎ型差動部ＮＤＩＦ１とを含む。

Ｐ型差動部ＰＤＩＦ１は、Ｐ型トランジスタＭ７、Ｍ８、Ｐ型電流源トランジスタＰＣＳ１、Ｐ型電流制御用トランジスタＰＩＳ１、カレントミラー回路ＰＣＭ１とを含む。カレントミラー回路ＰＣＭ１は、Ｐ型トランジスタＭ５、Ｍ６を含む。Ｐ型トランジスタＭ５、Ｍ６は、Ｐ型トランジスタＭ７、Ｍ８及び低電位側電圧ＶＳの間にそれぞれ設けられる。Ｐ型電流源トランジスタＰＣＳ１のゲートには、定電圧Ｖｒｅｆｐが供給され、Ｐ型トランジスタＭ７、Ｍ８のドレイン電流の和である電流Ｉ（動作電流）を発生させる。Ｐ型電流源トランジスタＰＣＳ１のソースと高電位側電圧ＶＨとの間に、Ｐ型電流制御用トランジスタＰＩＳ１が設けられる。Ｐ型電流制御用トランジスタＰＩＳ１のゲートには、制御信号ＸＳＬＰ１の反転信号が供給される。Ｐ型トランジスタＭ７のゲートには、ＶＣＯＭＨ生成回路６２により生成された電圧ＶＣＯＭＨ０が供給される。

Ｎ型差動部ＮＤＩＦ１は、Ｎ型トランジスタＭ３、Ｍ４、Ｎ型電流源トランジスタＮＣＳ１、Ｎ型電流制御用トランジスタＮＩＳ１、カレントミラー回路ＮＣＭ１とを含む。カレントミラー回路ＮＣＭ１は、Ｎ型トランジスタＭ１、Ｍ２を含む。Ｎ型トランジスタＭ１、Ｍ２は、Ｎ型トランジスタＭ３、Ｍ４及び高電位側電圧ＶＨの間にそれぞれ設けられる。Ｎ型電流源トランジスタＮＣＳ１のゲートには、定電圧Ｖｒｅｆｎが供給され、Ｎ型トランジスタＭ３、Ｍ４のドレイン電流の和である電流Ｉ（動作電流）を発生させる。Ｎ型電流源トランジスタＮＣＳ１のソースと低電位側電圧ＶＳとの間に、Ｎ型電流制御用トランジスタＮＩＳ１が設けられる。Ｎ型電流制御用トランジスタＮＩＳ１のゲートには、制御信号ＸＳＬＰ１が供給される。Ｎ型トランジスタＭ３のゲートには、ＶＣＯＭＨ生成回路６２により生成された電圧ＶＣＯＭＨ０が供給される。

駆動部ＤＲＶ１は、ソースに高電位側電圧ＶＨが供給されたＰ型駆動トランジスタＭ９と、ソースに低電位側電圧ＶＳが供給されたＮ型駆動トランジスタＭ１０とを含む。Ｐ型トランジスタＭ９のゲート電圧が、Ｎ型差動部ＮＤＩＦ１の出力により制御される。Ｎ型トランジスタＭ１０のゲート電圧が、Ｐ型差動部ＰＤＩＦ１の出力により制御される。Ｐ型トランジスタＭ９のドレインとＮ型トランジスタＭ１０のドレインとが接続される。Ｐ型トランジスタＭ９のドレイン及びＮ型トランジスタＭ１０のドレインは、Ｐ型トランジスタＭ８のゲートとＮ型トランジスタＭ４のゲートとに接続される。そして、Ｐ型トランジスタＭ９のドレイン及びＮ型トランジスタＭ１０のドレインの電圧が対向電極電圧ＶＣＯＭの高電位側電圧ＶＣＯＭＨとなる。

第１の演算増幅器ＯＰ１のＮ型差動部ＮＤＩＦ１に着目して、入力電圧ＶＣＯＭＨ０が出力電圧ＶＣＯＭＨより高い場合を考える。この場合、Ｎ型トランジスタＭ４のインピーダンスがＮ型トランジスタＭ３より大きくなるため、Ｐ型トランジスタＭ２、Ｍ１のゲート電圧が上昇し、Ｐ型トランジスタＭ１のインピーダンスが大きくなる。そのため、Ｐ型駆動トランジスタＭ９のゲート電圧が下降し、Ｐ型駆動トランジスタＭ９はオンする方向に向かう。

第１の演算増幅器ＯＰ１のＰ型差動部ＰＤＩＦ１に着目して、入力電圧ＶＣＯＭＨ０が出力電圧ＶＣＯＭＨより高い場合を考える。この場合、Ｐ型トランジスタＭ８のインピーダンスがＰ型トランジスタＭ７のインピーダンスより小さくなるため、Ｎ型トランジスタＭ５、Ｍ６のゲート電圧が上昇し、Ｎ型トランジスタＭ５のインピーダンスが小さくなる。そのため、Ｎ型駆動トランジスタＭ１０のゲート電圧が下降し、Ｎ型駆動トランジスタＭ１０がオフする方向に向かう。

このように、入力電圧ＶＣＯＭＨ０が出力電圧ＶＣＯＭＨより高い場合は、出力電圧ＶＣＯＭＨが高くなる方向にＰ型駆動トランジスタＭ９、Ｎ型駆動トランジスタＭ１０が動作する。

なお、入力電圧ＶＣＯＭＨ０が出力電圧ＶＣＯＭＨより低い場合は、上述と逆の動作を行う。以上のような動作の結果、第１の演算増幅器ＯＰ１では、入力電圧ＶＣＯＭＨ０と出力電圧ＶＣＯＭＨとがほぼ等しくなる平衡状態に移行していく。

ところで、第１の演算増幅器ＯＰ１において、制御信号ＸＳＬＰ１をＨレベルにすることで、Ｐ型電流制御用トランジスタＰＩＳ１及びＮ型電流制御用トランジスタＮＩＳ１をそれぞれオンにすることができる。この場合、Ｐ型差動部ＰＤＩＦ１及びＮ型差動部ＮＤＩＦ１の動作電流である第１の演算増幅器ＯＰ１の動作電流を流すことができる。

一方、第１の演算増幅器ＯＰ１において、制御信号ＸＳＬＰ１をＬレベルにすることで、Ｐ型電流制御用トランジスタＰＩＳ１及びＮ型電流制御用トランジスタＮＩＳ１をそれぞれオフにすることができる。この場合、Ｐ型差動部ＰＤＩＦ１及びＮ型差動部ＮＤＩＦ１の動作電流である第１の演算増幅器ＯＰ１の動作電流を停止させることができる。

なお図１０では、制御信号ＸＳＬＰ１によりＰ型電流制御用トランジスタＰＩＳ１及びＮ型電流制御用トランジスタＮＩＳ１をオンオフ制御しているが、これに限定されるものではない。例えば制御信号ＸＳＬＰ１と該制御信号ＸＳＬＰ１に対応した制御信号ＳＬＰ１により、Ｐ型電流制御用トランジスタＰＩＳ１及びＮ型電流制御用トランジスタＮＩＳ１のゲート電圧を制御し、Ｐ型差動部ＰＤＩＦ１及びＮ型差動部ＮＤＩＦ１の動作電流である第１の演算増幅器ＯＰ１の動作電流を０ではなく、微少な電流に制限させてもよい。こうすることで、第１の演算増幅器ＯＰ１の消費電流を削減できるようになる。

なお、図９の第２の演算増幅器ＯＰ２も、図１０と同様に構成できる。従って、同様に、第２の演算増幅器ＯＰ２では、入力電圧ＶＣＯＭＬ０と出力電圧ＶＣＯＭＬとがほぼ等しくなる平衡状態に移行していく。そして、同様に第２の演算増幅器ＯＰ２の動作電流を発生、停止又は制限することができる。

図１１に、本実施形態の対向電極電圧生成回路の動作例のタイミング図を示す。

ここでは、水平同期信号ＬＰにより規定される１水平走査期間毎に、液晶素子の印加電圧の極性が反転される走査ライン反転駆動の場合のタイミングの一例を示す。ここでは、水平同期信号ＬＰに同期して極性反転信号ＰＯＬが変化し、該極性反転信号ＰＯＬにより対向電極電圧ＶＣＯＭの電圧レベルの変化が開始される。

対向電極電圧ＶＣＯＭが電圧ＶＣＯＭＨのとき、いわゆる負極の期間（第１の走査期間）となる。この期間では、対向電極電圧ＶＣＯＭの低電位側電圧ＶＣＯＭＬを出力する必要がなくなるため、制御信号ＸＳＬＰ２により第２の演算増幅器ＯＰ２の動作電流を停止又は制限する。

画質は、データ線に印加された電圧がＴＦＴ（オンオフ制御されるスイッチ素子）を介して書き込まれる画素電極と対向電極ＣＥとの電圧により定まる。そのため、負極の期間では、データ線駆動回路２０よるデータ線の駆動開始タイミングＴＧ１より前のタイミングＴＧ２に、制御信号ＸＳＬＰ１をＨレベルにして第１の演算増幅器ＯＰ１の動作電流を停止又は制限する制御を解除して第１の演算増幅器ＯＰ１が高電位側電圧ＶＣＯＭＨの出力を開始することが望ましい。即ち、図１１においてΔＴ１＞０であることが望ましい。

更に、負極の期間では、データ線駆動回路２０によるデータ線の駆動終了タイミングＴＧ３より後のタイミングＴＧ４に、制御信号ＸＳＬＰ１をＬレベルにして第１の演算増幅器ＯＰ１の動作電流を停止又は制限する制御が行われることが望ましい。即ち、図１１においてΔＴ２＞０であることが望ましい。

また対向電極電圧ＶＣＯＭが電圧ＶＣＯＭＬのとき、いわゆる正極の期間（第２の走査期間）となる。この期間では、対向電極電圧ＶＣＯＭの高電位側電圧ＶＣＯＭＨを出力する必要がなくなるため、制御信号ＸＳＬＰ１により第１の演算増幅器ＯＰ１の動作電流を停止又は制限する。

この場合も、正極の期間では、データ線駆動回路２０よるデータ線の駆動開始タイミングＴＧ５より前のタイミングＴＧ６に、制御信号ＸＳＬＰ２をＨレベルにして第２の演算増幅器ＯＰ２の動作電流を停止又は制限する制御を解除して第２の演算増幅器ＯＰ２が低電位側電圧ＶＣＯＭＬの出力を開始することが望ましい。即ち、図１１においてΔＴ３＞０であることが望ましい。

更に、正極の期間では、データ線駆動回路２０によるデータ線の駆動終了タイミングＴＧ７より後のタイミングＴＧ８に、制御信号ＸＳＬＰ２をＬレベルにして第２の演算増幅器ＯＰ２の動作電流を停止又は制限する制御が行われることが望ましい。即ち、図１１においてΔＴ４＞０であることが望ましい。

以上のように対向電極電圧生成回路５６を制御することで、画質を劣化させることなく、より低い消費電力で、大容量の対向電極ＣＥを駆動できるようになる。

このような制御を実現する制御信号ＸＳＬＰ１、ＸＳＰＬ２は、表示ドライバ６０の図示しない制御回路によって生成される。

図１２に、表示ドライバ６０の図示しない制御回路の構成の要部を示す。

図１２において、制御回路は、制御レジスタ部１００、タイミング生成部１３０を含む。制御レジスタ部１００は、複数の制御レジスタを含み、各制御レジスタの設定値はホスト又は表示コントローラ４０によって設定される。なお図１又は図２において水平同期信号ＬＰ、垂直同期信号ＹＤは、表示コントローラ４０から供給されるものとして説明したが、図１２では、表示ドライバ６０が水平同期信号ＬＰ、垂直同期信号ＹＤを生成するものとする。

タイミング生成部１３０は、極性反転信号ＰＯＬにより規定される液晶素子の印加電圧の極性に応じて、制御レジスタ部１００の各レジスタに設定された設定値に対応した基準クロックＯＳＣのクロック数に基づいて制御信号ＸＳＬＰ１、ＸＳＬＰ２、水平同期信号ＬＰ、垂直同期信号ＹＤ、データ線駆動タイミング制御信号Ｓｃｎｔ、走査線駆動タイミング制御信号Ｇｃｎｔを出力する。なお基準クロックＯＳＣは、表示ドライバ６０内の図示しない発振回路において生成される。

図１３に、図１２の制御レジスタ部１００の構成の概要を示す。

制御レジスタ部１００は、垂直走査期間設定レジスタ１０２、水平走査期間設定レジスタ１０４、データ線オンタイミング設定レジスタ１０６、データ線オフタイミング設定レジスタ１０８、走査線出力イネーブルタイミング設定レジスタ１１０、走査線出力ディセーブルタイミング設定レジスタ１１２、第１の演算増幅器オンタイミング設定レジスタ１１４、第１の演算増幅器オフタイミング設定レジスタ１１６、第２の演算増幅器オンタイミング設定レジスタ１１８、第２の演算増幅器オフタイミング設定レジスタ１２０を含む。

タイミング生成部１３０は、垂直走査期間設定レジスタ１０２の設定値に対応した基準クロックＯＳＣのクロック数を周期とした垂直同期信号ＹＤを生成する。タイミング生成部１３０は、水平走査期間設定レジスタ１０４の設定値に対応した基準クロックＯＳＣのクロック数を周期とした水平同期信号ＬＰを生成する。

データ線オンタイミング設定レジスタ１０６には、水平走査期間（広義には走査期間）の開始タイミングを基準にデータ線の駆動開始タイミングに対応した基準クロックＯＳＣのクロック数Ｓｏｎが設定される。データ線オフタイミング設定レジスタ１０８には、水平走査期間（広義には走査期間）の開始タイミングを基準にデータ線の駆動終了タイミングに対応した基準クロックＯＳＣのクロック数Ｓｏｆｆが設定される。タイミング生成部１３０は、クロック数Ｓｏｎ、Ｓｏｆｆに基づいてデータ線駆動タイミング制御信号Ｓｃｎｔを生成する。

走査線出力イネーブルタイミング設定レジスタ１１０には、水平走査期間（広義には走査期間）の開始タイミングを基準に走査線の駆動開始タイミングに対応した基準クロックＯＳＣのクロック数Ｇｏｎが設定される。走査線出力ディセーブルタイミング設定レジスタ１１２には、水平走査期間（広義には走査期間）の開始タイミングを基準に走査線の駆動終了タイミングに対応した基準クロックＯＳＣのクロック数Ｇｏｆｆが設定される。タイミング生成部１３０は、クロック数Ｇｏｎ、Ｇｏｆｆに基づいて走査線駆動タイミング制御信号Ｇｃｎｔを生成する。

図１４に、データ線駆動タイミング制御信号Ｓｃｎｔ及び走査線駆動タイミング制御信号Ｇｃｎｔの説明図を示す。

タイミング生成部１３０は、たとえば水平同期信号ＬＰにより規定される水平走査期間の開始タイミングＨＳＴＭを基準に、基準クロックＯＳＣのクロック数Ｓｏｎが経過したときにＨレベルとなり、基準クロックＯＳＣのクロック数Ｓｏｆｆが経過したときにＬレベルとなるデータ線駆動タイミング制御信号Ｓｃｎｔを生成する。このようなデータ線駆動タイミング制御信号Ｓｃｎｔに基づいて、データ線駆動回路２０はデータ線を駆動する。

またタイミング生成部１３０は、たとえば水平同期信号ＬＰにより規定される水平走査期間の開始タイミングＨＳＴＭを基準に、基準クロックＯＳＣのクロック数Ｇｏｎが経過したときにＨレベルとなり、基準クロックＯＳＣのクロック数Ｇｏｆｆが経過したときにＬレベルとなる走査線駆動タイミング制御信号Ｇｃｎｔを生成する。このような走査線駆動タイミング制御信号Ｇｃｎｔに基づいて、走査線駆動回路３０は走査線に選択パルスを出力する。

また図１３において、第１の演算増幅器オンタイミング設定レジスタ１１４には、水平走査期間（広義には走査期間）の開始タイミングを基準に第１の演算増幅器ＯＰ１の動作電流の停止又は制限の解除タイミングに対応した基準クロックＯＳＣのクロック数ＯＰ１ｏｎが設定される。第１の演算増幅器オフタイミング設定レジスタ１１６には、水平走査期間（広義には走査期間）の開始タイミングを基準に第１の演算増幅器ＯＰ１の動作電流の停止又は制限の開始タイミングに対応した基準クロックＯＳＣのクロック数ＯＰ１ｏｆｆが設定される。タイミング生成部１３０は、クロック数ＯＰ１ｏｎ、ＯＰ１ｏｆｆに基づいて制御信号ＸＳＬＰ１を生成する。

第２の演算増幅器オンタイミング設定レジスタ１１８には、水平走査期間（広義には走査期間）の開始タイミングを基準に第２の演算増幅器ＯＰ２の動作電流の停止又は制限の解除タイミングに対応した基準クロックＯＳＣのクロック数ＯＰ２ｏｎが設定される。第２の演算増幅器オフタイミング設定レジスタ１２０には、水平走査期間（広義には走査期間）の開始タイミングを基準に第２の演算増幅器ＯＰ２の動作電流の停止又は制限の開始タイミングに対応した基準クロックＯＳＣのクロック数ＯＰ２ｏｆｆが設定される。タイミング生成部１３０は、クロック数ＯＰ２ｏｎ、ＯＰ２ｏｆｆに基づいて制御信号ＸＳＬＰ２を生成する。

図１５に、制御信号ＸＳＬＰ１の説明図を示す。

タイミング生成部１３０は、たとえば水平同期信号ＬＰにより規定される水平走査期間の開始タイミングＨＳＴＭを基準に、基準クロックＯＳＣのクロック数ＯＰ１ｏｎが経過したときにＨレベルとなり、基準クロックＯＳＣのクロック数ＯＰ１ｏｆｆが経過したときにＬレベルとなる制御信号ＸＳＬＰ１を生成する。

なお制御信号ＸＳＬＰ２も、図１５と同様に生成される。即ち、タイミング生成部１３０は、たとえば水平同期信号ＬＰにより規定される水平走査期間の開始タイミングＨＳＴＭを基準に、基準クロックＯＳＣのクロック数ＯＰ２ｏｎが経過したときにＨレベルとなり、基準クロックＯＳＣのクロック数ＯＰ２ｏｆｆが経過したときにＬレベルとなる制御信号ＸＳＬＰ２を生成する。

図１６に、タイミング生成部１３０において制御信号ＸＳＬＰ１を生成する回路の一例を示す。

タイミング生成部１３０は、カウンタ１３２、コンパレータ１３４、１３６、セットリセットフリップフロップ１３８を含む。

カウンタ１３２は、極性反転信号ＰＯＬの変化点を基準に、基準クロックＯＳＣに同期してカウントアップを行う。コンパレータ１３４は、カウンタ１３２のカウント値と、第１の演算増幅器オンタイミング設定レジスタ１１４の設定値であるクロック数ＯＰ１ｏｎとを比較し、一致したときパルスを出力する。コンパレータ１３６は、カウンタ１３２のカウント値と、第１の演算増幅器オフタイミング設定レジスタ１２０の設定値であるクロック数ＯＰ１ｏｆｆとを比較し、一致したときパルスを出力する。セットリセットフリップフロップ１３８は、コンパレータ１３４からのパルスによりセットされ、コンパレータ１３６からのパルスによりリセットされる制御信号ＸＳＬＰ１を生成する。

なお、図１６では制御信号ＸＳＬＰ１について説明したが、制御信号ＸＳＬＰ２、データ線駆動タイミング制御信号Ｓｃｎｔ、走査線駆動タイミング制御信号Ｇｃｎｔも同様に生成できる。

本実施形態では、走査ライン反転駆動について説明したが、これに限定されるものではなく、フレーム反転駆動にも適用できる。

図１７に、フレーム反転駆動時の対向電極電圧生成回路のタイミングの一例を示す。なお図１７において、図１１と同様の部分には同一符号を付し、適宜説明を省略する。

この場合、フレーム反転駆動の負極の期間（第１の垂直走査期間）において、当該垂直走査期間の最初の走査ラインのデータ線の駆動開始タイミング（図１７のＴＧ１）より前に、第１の演算増幅器ＯＰ１の動作電流の動作電流を停止又は制限する制御を解除して第１の演算増幅器ＯＰ１が高電位側電圧ＶＣＯＭＨの出力を開始することが望ましい。

またフレーム反転駆動の負極の期間（第１の垂直走査期間）において、当該垂直走査期間の最後の走査ラインのデータ線の駆動終了タイミング（図１７のＴＧ３）より後に、第１の演算増幅器ＯＰ１の動作電流の動作電流を停止又は制限する制御が行われることが望ましい。

またフレーム反転駆動の正極の期間（第２の垂直走査期間）において、当該垂直走査期間の最初の走査ラインのデータ線の駆動開始タイミング（図１７のＴＧ５）より前に、第２の演算増幅器ＯＰ２の動作電流の動作電流を停止又は制限する制御を解除して第２の演算増幅器ＯＰ２が低電位側電圧ＶＣＯＭＬの出力を開始することが望ましい。

またフレーム反転駆動の正極の期間（第２の垂直走査期間）において、当該垂直走査期間の最後の走査ラインのデータ線の駆動終了タイミング（図１７のＴＧ７）より後に、第２の演算増幅器ＯＰ２の動作電流の動作電流を停止又は制限する制御が行われることが望ましい。

６． 電子機器
図１８に、本実施形態における電子機器の構成例のブロック図を示す。ここでは、電子機器として、携帯電話機の構成例のブロック図を示す。

携帯電話機９００は、カメラモジュール９１０を含む。カメラモジュール９１０は、ＣＣＤカメラを含み、ＣＣＤカメラで撮像した画像のデータを、ＹＵＶフォーマットで表示コントローラ５４０に供給する。表示コントローラ５４０は、図１又は図２の表示コントローラ４０の機能を有する。

携帯電話機９００は、表示パネル５１２を含む。表示パネル５１２は、ソースドライバ５２０及びゲートドライバ５３０によって駆動される。表示パネル５１２は、複数のゲート線、複数のソース線、複数の画素を含む。表示パネル５１２は、図１又は図２の表示パネル１２の機能を有する。

表示コントローラ５４０は、ソースドライバ５２０及びゲートドライバ５３０に接続され、ソースドライバ５２０に対してＲＧＢフォーマットの階調データを供給する。

電源回路５４２は、ソースドライバ５２０及びゲートドライバ５３０に接続され、各ドライバに対して、駆動用の電源電圧を供給する。電源回路５４２は、図１又は図２の電源回路５０の機能を有する。表示ドライバ５４４としてソースドライバ５２０、ゲートドライバ５３０及び電源回路５４２を含み、該表示ドライバ５４４が表示パネル５１２を駆動できる。

ホスト９４０は、表示コントローラ５４０に接続される。ホスト９４０は、表示コントローラ５４０を制御する。またホスト９４０は、アンテナ９６０を介して受信された階調データを、変復調部９５０で復調した後、表示コントローラ５４０に供給できる。表示コントローラ５４０は、この階調データに基づき、ソースドライバ５２０及びゲートドライバ５３０により表示パネル５１２に表示させる。ソースドライバ５２０は、図１又は図２のデータ線駆動回路２０の機能を有する。ゲートドライバ５３０は、図１又は図２の走査線駆動回路３０の機能を有する。

ホスト９４０は、カメラモジュール９１０で生成された階調データを変復調部９５０で変調した後、アンテナ９６０を介して他の通信装置への送信を指示できる。

ホスト９４０は、操作入力部９７０からの操作情報に基づいて階調データの送受信処理、カメラモジュール９１０の撮像、表示パネル５１２の表示処理を行う。

なお、本発明は上述した実施の形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。例えば、本発明は上述の液晶表示パネルの駆動に適用されるものに限らず、エレクトロクミネッセンス、プラズマディスプレイ装置の駆動に適用可能である。

また、本発明のうち従属請求項に係る発明においては、従属先の請求項の構成要件の一部を省略する構成とすることもできる。また、本発明の１の独立請求項に係る発明の要部を、他の独立請求項に従属させることもできる。

本実施形態の液晶装置の構成例のブロック図。 本実施形態の液晶装置の他の構成例のブロック図。 図１又は図２のデータ線駆動回路の構成例のブロック図。 図３の基準電圧発生回路、ＤＡＣ及び出力バッファの構成例を示す図。 図１又は図２の走査線駆動回路の構成例を示す図。 図１又は図２の電源回路の構成例を示す図。 図１又は図２の表示パネルの駆動波形の一例を示す図。 極性反転駆動の説明図。 図６の対向電極電圧生成回路の構成例の図。 図９の第１の演算増幅器の構成例の回路図。 本実施形態の対向電極電圧生成回路の動作例のタイミング図。 表示ドライバの図示しない制御回路の構成の要部を示す図。 図１２の制御レジスタ部の構成の概要を示す図。 データ線駆動タイミング制御信号及び走査線駆動タイミング制御信号の説明図。 制御信号ＸＳＬＰ１の説明図。 タイミング生成部において制御信号ＸＳＬＰ１を生成する回路の一例を示す図。 フレーム反転駆動時の対向電極電圧生成回路のタイミングの一例を示す図。 本実施形態における電子機器の構成例のブロック図。

符号の説明

１０ 液晶装置、 １２ 表示パネル、 ２０ データ線駆動回路、
３０ 走査線駆動回路、 ４０ 表示コントローラ、 ５０ 電源回路、
５６ 対向電極電圧生成回路、 ６０ 表示ドライバ、 ６２ ＶＣＯＭＨ生成回路、
６４ ＶＣＯＭＬ生成回路、 ＯＰ１ 第１の演算増幅器、
ＯＰ２ 第２の演算増幅器、 ＰＯＬ 極性反転信号、 ＳＥＬ 切替回路、
ＶＣＯＭ 対向電極電圧、 ＶＣＯＭＨ 高電位側電圧、 ＶＣＯＭＬ 低電位側電圧、
ＸＳＬＰ１、ＸＳＬＰ２ 制御信号

Claims (15)

1. 電気光学装置の画素電極と電気光学物質を挟んで対向する対向電極に印加される対向電極電圧を生成するための対向電極電圧生成回路であって、
   前記対向電極電圧の高電位側電圧を出力するための第１の演算増幅器と、
   前記対向電極電圧の低電位側電圧を出力するための第２の演算増幅器と、
   前記電気光学物質に印加される電圧の極性を反転させる極性反転タイミングに応じて、前記高電位側電圧及び前記低電位側電圧の１つを前記対向電極電圧として出力する切替回路とを含み、
   前記高電位側電圧を前記対向電極電圧として出力するときには、前記第２の演算増幅器の動作電流を停止又は制限する制御を行い、
   前記低電位側電圧を前記対向電極電圧として出力するときには、前記第１の演算増幅器の動作電流を停止又は制限する制御を行うことを特徴とする対向電極電圧生成回路。
2. 請求項１において、
   オンオフ制御されるスイッチ素子を介して前記画素電極がデータ線に電気的に接続される場合に、
   所与の第１の走査期間において、前記データ線の駆動開始タイミングより前に、前記第１の演算増幅器の動作電流の動作電流を停止又は制限する制御を解除して前記第１の演算増幅器が前記高電位側電圧の出力を開始することを特徴とする対向電極電圧生成回路。
3. 請求項１又は２において、
   オンオフ制御されるスイッチ素子を介して前記画素電極がデータ線に電気的に接続される場合に、
   所与の第２の走査期間において、前記データ線の駆動開始タイミングより前に、前記第２の演算増幅器の動作電流の動作電流を停止又は制限する制御を解除して前記第２の演算増幅器が前記低電位側電圧の出力を開始することを特徴とする対向電極電圧生成回路。
4. 請求項１乃至３のいずれかにおいて、
   オンオフ制御されるスイッチ素子を介して前記画素電極がデータ線に電気的に接続される場合に、
   所与の第１の走査期間において、前記データ線の駆動終了タイミングより後に、前記第１の演算増幅器の動作電流の動作電流を停止又は制限する制御が行われることを特徴とする対向電極電圧生成回路。
5. 請求項１乃至４のいずれかにおいて、
   オンオフ制御されるスイッチ素子を介して前記画素電極がデータ線に電気的に接続される場合に、
   所与の第２の走査期間において、前記データ線の駆動終了タイミングより後に、前記第２の演算増幅器の動作電流の動作電流を停止又は制限する制御が行われることを特徴とする対向電極電圧生成回路。
6. 請求項１において、
   オンオフ制御されるスイッチ素子を介して前記画素電極がデータ線に電気的に接続される場合に、
   フレーム反転駆動が行われる走査期間のうち所与の第１の垂直走査期間において、当該垂直走査期間の最初の走査ラインのデータ線の駆動開始タイミングより前に、前記第１の演算増幅器の動作電流の動作電流を停止又は制限する制御を解除して前記第１の演算増幅器が前記高電位側電圧の出力を開始することを特徴とする対向電極電圧生成回路。
7. 請求項１又は６において、
   オンオフ制御されるスイッチ素子を介して前記画素電極がデータ線に電気的に接続される場合に、
   フレーム反転駆動が行われる走査期間のうち所与の第２の垂直走査期間において、当該垂直走査期間の最初の走査ラインのデータ線の駆動開始タイミングより前に、前記第２の演算増幅器の動作電流の動作電流を停止又は制限する制御を解除して前記第２の演算増幅器が前記低電位側電圧の出力を開始することを特徴とする対向電極電圧生成回路。
8. 請求項１、６又は７のいずれかにおいて、
   オンオフ制御されるスイッチ素子を介して前記画素電極がデータ線に電気的に接続される場合に、
   フレーム反転駆動が行われる走査期間のうち所与の第１の垂直走査期間において、当該垂直走査期間の最後の走査ラインのデータ線の駆動終了タイミングより後に、前記第１の演算増幅器の動作電流の動作電流を停止又は制限する制御が行われることを特徴とする対向電極電圧生成回路。
9. 請求項１、６乃至８のいずれかにおいて、
   オンオフ制御されるスイッチ素子を介して前記画素電極がデータ線に電気的に接続される場合に、
   フレーム反転駆動が行われる走査期間のうち所与の第２の垂直走査期間において、当該垂直走査期間の最後の走査ラインのデータ線の駆動終了タイミングより後に、前記第２の演算増幅器の動作電流の動作電流を停止又は制限する制御が行われることを特徴とする対向電極電圧生成回路。
10. 請求項１乃至９のいずれか記載の対向電極電圧生成回路を含むことを特徴とする電源回路。
11. 複数の走査線と、複数のデータ線と、前記走査線及び前記データ線により特定される複数の画素電極と、前記画素電極と対向する対向電極を含む電気光学装置を駆動するための表示ドライバであって、
    請求項１０記載の電源回路と、
    表示データに基づいて、前記データ線を駆動するデータ線駆動回路を含むことを特徴とする表示ドライバ。
12. 複数の走査線と、
    複数のデータ線と、
    前記走査線及び前記データ線により特定される複数の画素電極と、
    前記画素電極と対向する対向電極と、
    前記対向電極に前記対向電極電圧を出力する請求項１乃至９のいずれか記載の対向電極電圧生成回路と、
    前記走査線を走査する走査線駆動回路と、
    表示データに基づいて、前記データ線を駆動するデータ線駆動回路とを含むことを特徴とする電気光学装置。
13. 請求項１０記載の電源回路を含むことを特徴とする電子機器。
14. 請求項１１記載の表示ドライバと、
    前記表示ドライバによって駆動される電気光学装置とを含むことを特徴とする電子機器。
15. 請求項１２記載の電気光学装置を含むことを特徴とする電子機器。

Images