JP2007109267A

JP2007109267A - ボルテージレギュレータ

Info

Publication number: JP2007109267A
Application number: JP2007020885A
Authority: JP
Inventors: Koichi Hagino; 浩一萩野
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 2007-01-31
Filing date: 2007-01-31
Publication date: 2007-04-26

Abstract

【課題】出力電流のダイナミックレンジが大きく発振しにくいボルテージレギュレータを得る。
【解決手段】演算増幅器５に対する帰還電圧ＶＦＢの位相を進ませて位相補償を行う位相補償回路４に対して、電流検出回路１５で検出されたドライバトランジスタ６から出力される電流に応じて、位相補償用抵抗Ｒ３の短絡制御を行って位相補償回路４の時定数を変えるように制御し、電圧ＶＦＢに対して位相補償が行われる周波数の制御を行う位相補償制御回路７を設けるようにした。
【選択図】図１

Description

本発明は、出力電流の大小に対応して複数段階で位相補償用の抵抗値や容量値を切り替える回路を備える負帰還増幅器で構成されたボルテージレギュレータに関する。

従来、出力電流のダイナミックレンジが大きい負帰還増幅器では、比較的大きな位相補償用の容量を出力端に接続し、該容量においては等価直列抵抗ＥＳＲが比較的大きいものを通常使用し、負帰還回路に設けられた位相補償用の抵抗及び容量を固定していた。このような出力電流のダイナミックレンジが大きい負帰還増幅器を使用した従来のボルテージレギュレータの回路例を図５に示す。なお、図５では、ボルテージレギュレータにシリーズレギュレータを使用した場合を例にして示している。

図５のボルテージレギュレータ１００において、演算増幅器１０１は、基準電圧発生回路１０２からの所定の基準電圧ＶＲＥＦと、出力電圧ＶＯＵＴの検出を行う抵抗１０３及び１０４によって出力電圧ＶＯＵＴが分圧された分圧電圧ＶＦＢとの電圧比較を行う。この際、該分圧電圧ＶＦＢは、位相補償用抵抗１０５及び位相補償用容量１０６からなる位相補償回路で位相補償が行われて演算増幅器１０１の非反転入力端に入力される。

演算増幅器１０１は、上記比較結果に応じた電圧をＰチャネル型ＭＯＳトランジスタ（以下、ＰＭＯＳトランジスタと呼ぶ）であるドライバトランジスタ１０７のゲートに出力して、ドライバトランジスタ１０７から出力される電流の調整を行う。更に、このようにすることによって、演算増幅器１０１は、出力電圧ＶＯＵＴが所定値で一定になるようにしている。また、出力電圧ＶＯＵＴが出力される出力端子１０８と接地との間には、上述したような等価直列抵抗ＥＳＲが大きく容量が比較的大きい位相補償用容量１０９が接続されている。

演算増幅器１０１は、負帰還制御が行われていることから非反転入力端の信号に対する出力端の信号の位相が反転しているが、通常では発振が起こることはない。しかし、フィードバックループ内の寄生容量等が存在することによって、演算増幅器１０１は、非反転入力端の信号に対する出力端の信号の位相が遅れ、該位相の遅れが１８０°になる周波数においては正帰還になってしまう。このとき、演算増幅器１０１は、利得が０ｄＢを超えていると発振する。このため、位相補償用抵抗１０５及び位相補償用容量１０６で帰還電圧の位相を進ませて演算増幅器１０１が発振しないようにしている。

一方、携帯機器等のように電池を使用した機器の普及及び環境問題の観点からも、今後更に電池を使用した機器の低消費電力化、小型化及び低コスト化が進むものと考えられる。このような機器の低消費電力化を図るためには、電源電圧を低下させることが最も有効である。これに伴って、ボルテージレギュレータ１００の出力電圧ＶＯＵＴの低電圧化が要求され、出力電圧ＶＯＵＴの低電圧化を行うと、抵抗１０３の抵抗値を小さくする必要があった。

なお、本願発明とは異なるが、カレントミラーアンプの入力電圧を最適に設定するとともにチップ面積を増加させない定電圧発生回路があった（例えば、特許文献１参照。）。
特開平１１−５３０３９号公報

しかし、該抵抗１０３の抵抗値を小さくすると、位相補償用容量１０６による位相補償の効果が小さくなるため、位相余裕がなくなり演算増幅器１０１が発振しやすくなる、いいかえれば、帰還率が増えることにより帰還系が不安定になりやすいという問題があった。なお、位相余裕とは、負帰還の増幅器を形成する演算増幅器の利得が０ｄＢ以上ある周波数領域において、演算増幅器の入力端に入力される電圧に対する帰還電圧の位相が１８０°以上遅れない位相範囲を示している。

また、小型・低コスト・高性能化を図るために、位相補償用容量１０９を小さくし（小型・低コスト化）たり、また、積層セラミックコンデンサ等のような等価直列抵抗ＥＳＲの小さい（高性能化）部品にすることが要求されている。位相補償用容量１０９の容量値を小さくしたり、等価直列抵抗ＥＳＲの小さなものを位相補償用容量１０９に使用すると、位相補償用容量１０９による位相補償が行われる周波数が高くなり位相余裕がなくなるという問題が生じる。このような位相余裕の低下は、出力端子１０８と位相補償用容量１０９との間に適当な値の抵抗を接続すると改善されるが、該抵抗を追加することによって部品点数が増加し、出力電圧ＶＯＵＴに対するリップル除去率が低下するといった問題が発生する。

また、出力端子１０８に接続される負荷１１０の変動によって、出力端子１０８からの出力される電流のダイナミックレンジが大きくなる場合、該出力電流の大きさによってドライバトランジスタ１０７の位相遅れが生じる周波数が大きく変化する。このため、演算増幅器１０１における位相遅れが生じる周波数とドライバトランジスタ１０７における位相遅れが生じる周波数とが同じになる状態が発生する。このような状態になると、位相の遅れが大きくなり、位相余裕が低下して発振する場合があった。このように、位相余裕の観点から見て悪条件がそろい、潜在的に位相余裕が足りない状況では、特に出力電流ＩＯＵＴの大きさによってドライバトランジスタ１０７の位相遅れが生じる周波数が大きく動いてしまうという問題が深刻になっていた。

本発明は、上記のような問題を解決するためになされたものであり、位相余裕を確保するために、出力電流に応じて位相補償用抵抗又は位相補償用容量を変えて、位相遅れが発生する周波数を制御することにより、出力電流のダイナミックレンジが大きく発振しにくいボルテージレギュレータを得ることを目的とする。
を得ることを目的とする。

この発明に係るボルテージレギュレータは、あらかじめ設定された基準電圧を基に所定の定電圧を生成して出力端子から出力するボルテージレギュレータにおいて、
上記出力端子から出力された出力電圧の検出を行い、該検出した出力電圧に応じた電圧を生成して出力する検出手段と、
該検出手段から出力された電圧と上記基準電圧との電圧比較を行い、該比較結果を示す電圧を出力する手段と、
上記比較結果を示す電圧の位相を進ませる手段、及び上記比較結果を示す電圧に応じた電流を出力する手段を有し、上記比較結果を示す電圧に応じた電流に応じて、上記比較結果を示す電圧の位相を進ませる際の周波数制御を行う手段と、
を備えるものである。

本発明のボルテージレギュレータによれば、検出手段から出力された電圧と上記基準電圧との電圧比較結果を示す電圧に応じた電流に応じて、該比較結果を示す電圧の位相を進ませる際の周波数制御を行うようにした。このことから、負荷の変動等によって、上記比較結果を示す電圧に応じた電流を出力する手段を構成するドライバトランジスタから出力される電流が変動してドライバトランジスタの位相遅れが生じる周波数に変動が生じた場合においても発振が起きにくくすることができ、出力電圧の低電圧化を行った場合においても、位相余裕を容易に確保することができる。

次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。
第１の実施の形態．
図１は、本発明の第１の実施の形態におけるボルテージレギュレータの例を示した回路図である。
図１において、ボルテージレギュレータ１は、所定の基準電圧ＶＲＥＦを生成して出力する基準電圧発生回路２と、出力電圧ＶＯＵＴの検出を行い該検出した出力電圧ＶＯＵＴに応じた電圧ＶＦＢを生成して出力する検出回路３と、該電圧ＶＦＢの位相を進ませて位相補償を行う位相補償回路４と、該位相補償回路４を介して入力された電圧ＶＦＢと基準電圧ＶＲＥＦとの電圧比較を行って該比較結果を出力する演算増幅器５とを備えている。

また、ボルテージレギュレータ１は、演算増幅器５から出力された上記比較結果を示す電圧に応じた電流を出力して出力電圧ＶＯＵＴを一定にするＰチャネル型ＭＯＳトランジスタであるドライバトランジスタ６と、演算増幅器５における出力電圧の検出を行い、該検出した出力電圧に応じて、位相補償回路４が電圧ＶＦＢに対して位相補償を行う周波数の制御を行う位相補償制御回路７とを備えている。更に、ボルテージレギュレータ１は、出力電圧ＶＯＵＴが出力される出力端子１０と接地との間に位相補償用容量Ｃが接続され、該位相補償用容量Ｃは、等価直列抵抗ＥＳＲを有している。また、出力端子１０と接地との間には負荷１１が接続される。

検出回路３は、出力電圧ＶＯＵＴと接地との間に接続された抵抗Ｒ１とＲ２との直列回路で構成され、位相補償回路４は、位相補償用抵抗Ｒ３と位相補償用容量Ｃ１とで構成されている。また、位相補償制御回路７は、演算増幅器５の出力端の電圧を検出してドライバトランジスタ６のドレイン電流の検出を行う電流検出回路１５と、該電流検出回路１５によってスイッチング制御されるＮチャネル型ＭＯＳトランジスタ（以下、ＮＭＯＳトランジスタと呼ぶ）ＱＮ１とで構成されている。

位相補償回路４において、位相補償用抵抗Ｒ３は、検出回路３における抵抗Ｒ１とＲ２との接続部と演算増幅器５の非反転入力端との間に接続され、位相補償用容量Ｃ１は、出力端子１０と演算増幅器５の非反転入力端との間に接続されている。演算増幅器５において、反転入力端には基準電圧発生回路２から基準電圧ＶＲＥＦが、非反転入力端には位相補償回路４を介して検出回路３からの分圧電圧ＶＦＢがそれぞれ印加され、出力端は、ドライバトランジスタ６のゲートに接続されている。

ドライバトランジスタ６は、電源電圧ＶＤＤと出力端子１０との間に接続され、サブストレートゲートには電源電圧ＶＤＤが印加されている。一方、位相補償制御回路７において、ＮＭＯＳトランジスタＱＮ１は、位相補償回路４の位相補償用抵抗Ｒ３に並列に接続され、ＮＭＯＳトランジスタＱＮ１において、ゲートが電流検出回路１５に接続され、サブストレートゲートは接地されている。検出回路３から出力される電圧ＶＦＢは、演算増幅器５の帰還電圧となる。検出回路３の抵抗Ｒ１とＲ２は、出力電圧ＶＯＵＴが設定された電圧であるときの分圧電圧ＶＦＢが基準電圧ＶＲＥＦと同じになるような抵抗比になるように設定されている。

演算増幅器５は、基準電圧ＶＲＥＦと電圧ＶＦＢが釣り合っている状態から、何らかの原因で出力電圧ＶＯＵＴが低下した場合、ドライバトランジスタ６のゲート電圧を低下させてドライバトランジスタ６の電流駆動能力を大きくし、出力電圧ＶＯＵＴを上昇させる。また、演算増幅器５は、基準電圧ＶＲＥＦと分圧電圧ＶＦＢが釣り合っている状態から、何らかの原因で出力電圧ＶＯＵＴが上昇した場合、ドライバトランジスタ６のゲート電圧を上昇させてドライバトランジスタ６の電流駆動能力を小さくし、出力電圧ＶＯＵＴを低下させる。このようにして、ボルテージレギュレータ１は、出力電圧ＶＯＵＴを所定の電圧で一定にすることができる。

ここで、負荷１１の変動によって、出力端子１０から負荷１１に流れる電流が大きくなり、ドライバトランジスタ６から出力される電流が増加すると、ドライバトランジスタ６によって位相遅れが生じる周波数が高周波数側に移動する。これに対して、出力端子１０から負荷１１に流れる電流が小さくなり、ドライバトランジスタ６から出力される電流が減少すると、ドライバトランジスタ６によって位相遅れが生じる周波数が低周波数側に移動する。

一方、位相補償回路４は、演算増幅器５に対する帰還電圧ＶＦＢの位相を進ませて位相補償を行うものであり、位相補償用抵抗Ｒ３と位相補償用容量Ｃ１との時定数を小さくすると位相補償回路４によって位相補償が行われる周波数が高周波数側に移動する。また、位相補償用抵抗Ｒ３と位相補償用容量Ｃ１との時定数を大きくすると、位相補償回路４によって位相補償が行われる周波数が低周波数側に移動する。

これらのことから、電流検出回路１５は、ドライバトランジスタ６におけるゲート電圧の検出を行うことによってドライバトランジスタ６から出力される出力電流の検出を行い、該検出した出力電流に応じてＮＭＯＳトランジスタＱＮ１のスイッチング制御を行う。例えば、電流検出回路１５は、該検出した出力電流が所定値α以上であると判定したときは、ＮＭＯＳトランジスタＱＮ１をオンさせて位相補償用抵抗Ｒ３を短絡し、位相補償回路４の時定数を小さくする。このようにすることにより、ドライバトランジスタ６によって位相遅れが生じる周波数が高周波数側に移動しても、位相補償回路４で位相補償が行われる周波数を高周波数側に移動させことができ、位相余裕を大きくすることができる。

また、例えば、電流検出回路１５は、該検出した出力電流が所定値α未満であると判定したときは、ＮＭＯＳトランジスタＱＮ１をオフさせ、位相補償回路４の時定数を大きくする。このようにすることにより、ドライバトランジスタ６によって位相遅れが生じる周波数が低周波数側に移動しても、位相補償回路４で位相補償が行われる周波数を低周波数側に移動させことができ、位相余裕を大きくすることができる。

なお、図１では、ドライバトランジスタ６から出力される電流が所定値αよりも大きいか小さいかの判定に応じて位相補償回路４の位相補償が行われる周波数を切り替えるようにしたが、ドライバトランジスタ６から出力される電流における異なる複数の所定値、例えば２つの所定値α及びβとの大小関係に応じて位相補償回路４の時定数を３段階に変えるようにしてもよい。図２は、このようにした場合のボルテージレギュレータの例を示した回路図である。なお、図２では、図１と同じものは同じ符号で示しており、ここではその説明を省略すると共に図１との相違点のみ説明する。

図２における図１との相違点は、図１の位相補償回路４に位相補償用抵抗Ｒ４を追加したことと、図１の位相補償制御回路７にＮＭＯＳトランジスタＱＮ２を追加し、図１の電流検出回路１５が検出した電流と所定値α及びβ（α＞β）との大小関係を判定してＮＭＯＳトランジスタＱＮ１及びＱＮ２の動作制御を行うようにしたことにある。これらに伴って、図１の位相補償回路４を位相補償回路４ａに、図１の位相補償制御回路７を位相補償制御回路７ａに、図１のボルテージレギュレータ１をボルテージレギュレータ１ａにした。

図２において、ボルテージレギュレータ１ａは、基準電圧発生回路２と、検出回路３と、電圧ＶＦＢの位相を進ませて位相補償を行う位相補償回路４ａと、該位相補償回路４ａを介して入力された電圧ＶＦＢと基準電圧ＶＲＥＦとの電圧比較を行って該比較結果を出力する演算増幅器５と、ドライバトランジスタ６とを備えている。更に、ボルテージレギュレータ１ａは、演算増幅器５における出力電圧の検出を行い、該検出した出力電圧に応じて、位相補償回路４ａが電圧ＶＦＢに対して位相補償を行う周波数の制御を行う位相補償制御回路７ａと、位相補償用容量Ｃとを備えている。

位相補償回路４ａは、位相補償用抵抗Ｒ３，Ｒ４と位相補償用容量Ｃ１とで構成されている。また、位相補償制御回路７ａは、演算増幅器５の出力端の電圧を検出してドライバトランジスタ６のドレイン電流の検出を行う電流検出回路１５ａと、該電流検出回路１５ａによってスイッチング制御されるＮＭＯＳトランジスタＱＮ１及びＱＮ２とで構成されている。

位相補償回路４ａにおいて、位相補償用抵抗Ｒ３とＲ４は直列に接続され、該直列回路は、検出回路３における抵抗Ｒ１とＲ２との接続部と演算増幅器５の非反転入力端との間に接続されている。演算増幅器５の非反転入力端には位相補償回路４ａを介して検出回路３からの分圧電圧ＶＦＢが印加されている。次に、位相補償制御回路７ａにおいて、ＮＭＯＳトランジスタＱＮ１は、位相補償用抵抗Ｒ３とＲ４との直列回路に並列に接続され、ＮＭＯＳトランジスタＱＮ２は、位相補償用抵抗Ｒ４に並列に接続されている。ＮＭＯＳトランジスタＱＮ１及びＱＮ２は、電流検出回路１５ａからの制御信号に応じてスイッチング動作を行う。なお、ＮＭＯＳトランジスタＱＮ２においても、サブストレートゲートは接地されている。

電流検出回路１５ａは、ドライバトランジスタ６におけるゲート電圧の検出を行うことによってドライバトランジスタ６から出力される出力電流の検出を行い、該検出した出力電流に応じてＮＭＯＳトランジスタＱＮ１及びＱＮ２のスイッチング制御をそれぞれ行う。例えば、電流検出回路１５ａは、該検出した出力電流が所定値α以上であると判定したときは、ＮＭＯＳトランジスタＱＮ１及びＱＮ２を共にオンさせて位相補償用抵抗Ｒ３及びＲ４を短絡し、位相補償回路４ａの時定数が最小となるようにする。なお、このとき、ＮＭＯＳトランジスタＱＮ１及びＱＮ２を共にオンさせる理由は、トランジスタのスイッチング回数を低減させ、該スイッチングによるノイズの発生を低減させるためである。

また、電流検出回路１５ａは、該検出した出力電流が所定値β以上所定値α未満であると判定したときは、ＮＭＯＳトランジスタＱＮ１をオフさせＮＭＯＳトランジスタＱＮ２をオンさせて位相補償用抵抗Ｒ４を短絡し、位相補償回路４ａの時定数を大きくする。更に、電流検出回路１５ａは、該検出した出力電流が所定値β未満であると判定したときは、ＮＭＯＳトランジスタＱＮ１及びＱＮ２を共にオフさせて位相補償回路４ａの時定数が最大になるようにする。このように、ドライバトランジスタ６によって位相遅れが生じる周波数の移動に応じて、位相補償回路４で位相補償が行われる周波数を移動させことができ、出力電流の変動に対してより正確に位相余裕を大きくすることができる。

なお、図２では、ドライバトランジスタ６から出力される電流値に応じて、位相補償回路４ａの位相補償が行われる周波数を３段階に切り替えるようにした。しかし、これは一例であり、直列に接続される位相補償用抵抗の数を増やし、ドライバトランジスタ６から出力される電流値に応じて該各位相補償用抵抗の短絡制御を行うことにより、位相補償回路４ａの位相補償が行われる周波数を４段階以上に切り替えるようにしてもよい。

上記のように、本第１の実施の形態におけるボルテージレギュレータは、演算増幅器５に対する帰還電圧ＶＦＢの位相を進ませて位相補償を行う位相補償回路に対して、ドライバトランジスタ６から出力される電流に応じて、位相補償用抵抗の値を変えて位相補償回路の時定数を変えるように制御し、電圧ＶＦＢに対して位相補償が行われる周波数の制御を行う位相補償制御回路を設けるようにした。このことから、負荷１１の変動等によって出力電流が変化しドライバトランジスタ６の位相遅れが生じる周波数に変動が生じた場合においても発振しにくくすることができるため、出力電流のダイナミックレンジを大きくしても発振しにくいボルテージレギュレータを得ることができる。

第２の実施の形態．
上記第１の実施の形態では、少なくとも１つからなる位相補償用抵抗の短絡制御を行って位相補償が行われる周波数を変えるようにしたが、複数の位相補償用容量の並列接続制御を行って位相補償が行われる周波数を変えるようにしてもよく、このようにしたものを本発明の第２の実施の形態とする。
図３は、本発明の第２の実施の形態におけるボルテージレギュレータの例を示した回路図である。なお、図３では、図１と同じものは同じ符号で示しており、ここではその説明を省略すると共に図１との相違点のみ説明する。

図３における図１との相違点は、図１の位相補償回路４における位相補償用容量Ｃ１の代わりに位相補償用容量Ｃ２，Ｃ３を設けたことと、図１の位相補償制御回路７において、ＮＭＯＳトランジスタＱＮ１の代わりに該位相補償用容量の接続制御を行うＮＭＯＳトランジスタＱＮ３を設け、図１の電流検出回路１５は検出した出力電流に応じて該ＮＭＯＳトランジスタＱＮ３のスイッチング制御を行うことにある。これに伴って、図１の電流検出回路１５を電流検出回路１５ｂに、位相補償回路４を位相補償回路４ｂに、図１の位相補償制御回路７を位相補償制御回路７ｂに、図１のボルテージレギュレータ１をボルテージレギュレータ１ｂにした。

図３において、ボルテージレギュレータ１ｂは、基準電圧発生回路２と、検出回路３と、電圧ＶＦＢの位相を進ませて位相補償を行う位相補償回路４ｂと、該位相補償回路４ｂを介して入力された電圧ＶＦＢと基準電圧ＶＲＥＦとの電圧比較を行って該比較結果を出力する演算増幅器５と、ドライバトランジスタ６とを備えている。更に、ボルテージレギュレータ１ｂは、演算増幅器５の出力電圧をモニタし、該モニタした出力電圧に応じて、位相補償回路４ｂが電圧ＶＦＢに対して位相補償を行う周波数の制御を行う位相補償制御回路７ｂと、位相補償用容量Ｃとを備えている。

位相補償回路４ｂは、位相補償用抵抗Ｒ３と位相補償用容量Ｃ２，Ｃ３とで構成されている。また、位相補償制御回路７ｂは、電流検出回路１５ｂと、該電流検出回路１５ｂによってスイッチング制御されるＮＭＯＳトランジスタＱＮ３とで構成されている。位相補償用容量Ｃ３とＮＭＯＳトランジスタＱＮ３との直列回路が位相補償用容量Ｃ２と並列に接続されており、ＮＭＯＳトランジスタＱＮ３のゲートは電流検出回路１５ｂに接続され、ＮＭＯＳトランジスタＱＮ３のサブストレートゲートは接地されている。なお、本第２の実施の形態では、位相補償用容量Ｃ２とＣ３との合成容量は、上記第１の実施の形態における位相補償用容量Ｃ１と同じになる場合を例にして説明する。

電流検出回路１５ｂは、検出した出力電流に応じてＮＭＯＳトランジスタＱＮ３のスイッチング制御を行う。例えば、電流検出回路１５ｂは、該検出した出力電流が所定値α以上であると判定したときは、ＮＭＯＳトランジスタＱＮ３をオフさせて位相補償用容量Ｃ２に関する時定数を小さくする。このようにすることにより、ドライバトランジスタ６によって位相遅れが生じる周波数が高周波数側に移動しても、位相補償回路４ｂで位相補償が行われる周波数を高周波数側に移動させことができ、位相余裕を大きくすることができる。

また、例えば、電流検出回路１５ｂは、該検出した出力電流が所定値α未満であると判定したときは、ＮＭＯＳトランジスタＱＮ３をオンさせ、位相補償用容量Ｃ２に関する時定数を大きくする。このようにすることにより、ドライバトランジスタ６によって位相遅れが生じる周波数が低周波数側に移動しても、位相補償回路４ｂで位相補償が行われる周波数を低周波数側に移動させことができ、位相余裕を大きくすることができる。

なお、図３においても、ドライバトランジスタ６から出力される電流が所定値αよりも大きいか小さいかの判定に応じて位相補償回路４ｂの位相補償が行われる周波数を切り替えるようにしたが、ドライバトランジスタ６から出力される電流における異なる複数の所定値、例えば２つの所定値α及びβとの大小関係に応じて位相補償用容量Ｃ２に関する時定数を３段階に変えるようにしてもよい。図４は、このようにした場合のボルテージレギュレータの例を示した回路図である。なお、図４では、図３と同じものは同じ符号で示しており、ここではその説明を省略すると共に図３との相違点のみ説明する。

図４における図３との相違点は、図３の位相補償回路４ｂに位相補償用容量Ｃ４を追加したことと、図３の位相補償制御回路７ｂにＮＭＯＳトランジスタＱＮ４を追加し、図３の電流検出回路１５ｂが検出した電流と所定値α及びβとの大小関係を判定してＮＭＯＳトランジスタＱＮ３及びＱＮ４の動作制御を行うようにしたことにある。これらに伴って、図３の電流検出回路１５ｂを電流検出回路１５ｃに、図３の位相補償回路４ｂを位相補償回路４ｃに、図３の位相補償制御回路７ｂを位相補償制御回路７ｃに、図３のボルテージレギュレータ１ｂをボルテージレギュレータ１ｃにした。

図４において、ボルテージレギュレータ１ｃは、基準電圧発生回路２と、検出回路３と、電圧ＶＦＢの位相を進ませて位相補償を行う位相補償回路４ｃと、該位相補償回路４ｃを介して入力された電圧ＶＦＢと基準電圧ＶＲＥＦとの電圧比較を行って該比較結果を出力する演算増幅器５と、ドライバトランジスタ６とを備えている。更に、ボルテージレギュレータ１ｃは、演算増幅器５における出力電圧の検出を行い、該検出した出力電圧に応じて、位相補償回路４ｃが電圧ＶＦＢに対して位相補償を行う周波数の制御を行う位相補償制御回路７ｃと、位相補償用容量Ｃとを備えている。

位相補償回路４ｃは、位相補償用抵抗Ｒ３と位相補償用容量Ｃ２〜Ｃ４とで構成されている。また、位相補償制御回路７ｃは、演算増幅器５の出力端の電圧を検出してドライバトランジスタ６のドレイン電流の検出を行う電流検出回路１５ｃと、該電流検出回路１５ｃによってスイッチング制御されるＮＭＯＳトランジスタＱＮ３及びＱＮ４とで構成されている。

位相補償用容量Ｃ３とＮＭＯＳトランジスタＱＮ３との直列回路及び位相補償用容量Ｃ４とＮＭＯＳトランジスタＱＮ４との直列回路がそれぞれ位相補償用容量Ｃ２と並列に接続されており、ＮＭＯＳトランジスタＱＮ３及びＱＮ４の各ゲートは電流検出回路１５ｃに接続されている。なお、ＮＭＯＳトランジスタＱＮ４においてもサブストレートゲートは接地されている。電流検出回路１５ｃは、検出した出力電流に応じてＮＭＯＳトランジスタＱＮ３及びＱＮ４のスイッチング制御を行う。例えば、電流検出回路１５ｃは、該検出した出力電流が所定値α以上であると判定したときは、ＮＭＯＳトランジスタＱＮ３及びＱＮ４をそれぞれオフさせて位相補償回路４ｃの時定数が最小となるようにする。

また、電流検出回路１５ｃは、該検出した出力電流が所定値β以上所定値α未満であると判定したときは、ＮＭＯＳトランジスタＱＮ３をオンさせＮＭＯＳトランジスタＱＮ４をオフさせて、位相補償回路４ｃの時定数を大きくする。更に、電流検出回路１５ｃは、該検出した出力電流が所定値β未満であると判定したときは、ＮＭＯＳトランジスタＱＮ３及びＱＮ４を共にオンさせて位相補償回路４ｃの時定数が最大になるようにする。このように、ドライバトランジスタ６によって位相遅れが生じる周波数の移動に応じて、位相補償回路４ｃで位相補償が行われる周波数を移動させことができ、出力電流の変動に対してより正確に位相余裕を大きくすることができる。

なお、図４では、ドライバトランジスタ６から出力される電流値に応じて、位相補償回路４ｃの位相補償が行われる周波数を３段階に切り替えるようにした。しかし、これは一例であり、並列に接続される位相補償用容量の数を増やし、ドライバトランジスタ６から出力される電流値に応じて該各位相補償用容量の接続制御を行うことにより、位相補償回路４ｃの位相補償が行われる周波数を４段階以上に切り替えるようにしてもよい。

上記のように、本第２の実施の形態におけるボルテージレギュレータは、演算増幅器５に対する帰還電圧ＶＦＢの位相を進ませて位相補償を行う位相補償回路に対して、ドライバトランジスタ６から出力される電流に応じて、位相補償用容量の値を変えて位相補償回路の時定数を変えるように制御する位相補償制御回路を設けるようにした。このことから、上記第１の実施の形態と同様の効果を得ることができる。

上記の説明から明らかなように、本発明のボルテージレギュレータによれば、出力回路部から出力された電流に応じて、位相補償回路部が位相補償を行う周波数の制御を行う位相補償制御回路部を備えるようにした。このことから、負荷の変動等によって、ドライバトランジスタから出力される電流が変動してドライバトランジスタの位相遅れが生じる周波数に変動が生じた場合においても発振が起きにくくすることができ、出力電圧の低電圧化を行った場合においても、位相余裕を容易に確保することができる。

上記位相補償制御回路部は、差動増幅回路部から出力される電圧の検出を行い、該検出した電圧から出力回路部の出力電流を検出するようにしてもよい。このようにすることにより、出力回路部の出力電流を容易に検出することができる。

また、上記位相補償制御回路部は、出力回路部から出力される電流が増加すると、位相補償を行う周波数が高くなるように位相補償回路部を制御し、出力回路部から出力される電流が減少すると、位相補償を行う周波数が低くなるように位相補償回路部を制御するようにした。このことから、出力電流のダイナミックレンジを大きくした場合においても、発振を防止することができ、出力端子に接続する位相補償用容量等に安価な小容量コンデンサを使用することができ、また、ＥＳＲの小さい積層セラミックコンデンサ等を使用することができ、コストの削減、小型化、高性能化及び低消費電力化を容易に行うことができる。

具体的には、出力回路部から出力される電流が増加すると、位相補償用容量と位相補償用抵抗との時定数を小さくし、出力回路部から出力される電流が減少すると、該時定数を大きくするようにした。このことから、位相補償回路部が位相補償を行う周波数の制御を行うことができる。

上記位相補償制御回路部は、出力回路部から出力される電流に応じて、位相補償回路部における時定数をなす抵抗値を変えるようにした。このことから、位相補償回路部が位相補償を行う周波数の制御を容易に行うことができる。

また、上記位相補償制御回路部は、出力回路部から出力される電流に応じて、位相補償回路部における時定数をなす容量を変えるようにしてもよく、このようにした場合においても、位相補償回路部が位相補償を行う周波数の制御を容易に行うことができる。

本発明の第１の実施の形態におけるボルテージレギュレータの例を示した回路図である。本発明の第１の実施の形態におけるボルテージレギュレータの他の例を示した回路図である。本発明の第２の実施の形態におけるボルテージレギュレータの例を示した回路図である。本発明の第２の実施の形態におけるボルテージレギュレータの他の例を示した回路図である。従来のボルテージレギュレータの回路例を示した図である。

符号の説明

１，１ａ，１ｂ，１ｃボルテージレギュレータ
２基準電圧発生回路
３検出回路
４位相補償回路
５演算増幅器
６ドライバトランジスタ
７，７ａ，７ｂ，７ｃ位相補償制御回路
１１負荷
１５，１５ａ，１５ｂ，１５ｃ電流検出回路
Ｒ３，Ｒ４位相補償用抵抗
Ｃ１〜Ｃ４位相補償用容量
ＱＮ１〜ＱＮ４ＮＭＯＳトランジスタ

Claims

あらかじめ設定された基準電圧を基に所定の定電圧を生成して出力端子から出力するボルテージレギュレータにおいて、
上記出力端子から出力された出力電圧の検出を行い、該検出した出力電圧に応じた電圧を生成して出力する検出手段と、
該検出手段から出力された電圧と上記基準電圧との電圧比較を行い、該比較結果を示す電圧を出力する手段と、
上記比較結果を示す電圧の位相を進ませる手段、及び上記比較結果を示す電圧に応じた電流を出力する手段を有し、上記比較結果を示す電圧に応じた電流に応じて、上記比較結果を示す電圧の位相を進ませる際の周波数制御を行う手段と、
を備えることを特徴とするボルテージレギュレータ。