WO2022142624A1 - 一种接口电路 - Google Patents
一种接口电路 Download PDFInfo
- Publication number
- WO2022142624A1 WO2022142624A1 PCT/CN2021/125335 CN2021125335W WO2022142624A1 WO 2022142624 A1 WO2022142624 A1 WO 2022142624A1 CN 2021125335 W CN2021125335 W CN 2021125335W WO 2022142624 A1 WO2022142624 A1 WO 2022142624A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- signal
- circuit
- input
- current
- voltage
- Prior art date
Links
- 238000001514 detection method Methods 0.000 claims abstract description 38
- 238000006243 chemical reaction Methods 0.000 claims abstract description 24
- 238000007493 shaping process Methods 0.000 claims description 4
- 230000001960 triggered effect Effects 0.000 abstract description 4
- 238000000034 method Methods 0.000 description 10
- 230000008569 process Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 101100524516 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) RFA2 gene Proteins 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 230000001934 delay Effects 0.000 description 2
- 230000000977 initiatory effect Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 101150110971 CIN7 gene Proteins 0.000 description 1
- 101100286980 Daucus carota INV2 gene Proteins 0.000 description 1
- 101150110298 INV1 gene Proteins 0.000 description 1
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 description 1
- 101100397045 Xenopus laevis invs-b gene Proteins 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/017509—Interface arrangements
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
- G01R19/16566—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533
- G01R19/16576—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533 comparing DC or AC voltage with one threshold
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0021—Modifications of threshold
- H03K19/0027—Modifications of threshold in field effect transistor circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00315—Modifications for increasing the reliability for protection in field-effect transistor circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
Abstract
本申请公开了一种接口电路,包括电流输入电路、输入电压检测电路、倒相输出电路以及缓冲电路。电流输入电路接收信号输入端的输入电流信号,输入电压检测电路将信号输入端的输入电压信号与参考电压进行比较,并根据比较结果向电流输入电路提供一检测信号,倒相输出电路与电流输入电路连接于第一节点,并根据第一节点的电位生成电压转换信号,缓冲电路对电压转换信号整形以得到输出信号。其中,电流输入电路在检测信号表征输入电压信号大于参考电压,且输入电流信号大于一参考电流的情况下拉高所述第一节点的电位,从而使得接口电路的输出信号能够还原芯片外部的控制信号,防止了后级芯片误触发关断或者开启,从而保证了芯片所在的系统的正常工作。
Description
本申请要求了申请日为2020年12月30日、申请号为202011605107.0、名称为“一种接口电路”的中国发明申请的优先权,并且通过参照上述中国发明申请的全部说明书、权利要求、附图和摘要的方式,将其引用于本申请。
本发明涉及集成电路技术领域,更具体地涉及一种接口电路。
接口电路被普遍应用于片上系统芯片(System On Chip,SOC)和微控制单元(Microcontroller Unit,MCU)中,主要用于芯片内部信号和芯片外部信号之间的交换。接口电路通常用于将芯片内部提供的数据进行电平转换和驱动以产生对外的数据信号,和/或将来自芯片外部的数据进行电平转换得到能够被芯片识别的数据信号,同时,接口电路还提供使能控制、输入输出控制以及上拉和下拉控制等功能。
如图1示出了根据现有技术的一种接口电路的电路示意图。如图1所示,现有技术的接口电路例如通过施密特触发器实现,接口电路100包括晶体管Mp1-Mp3、晶体管Mn1-Mn3以及缓冲器BUF1。晶体管Mp1、晶体管Mp2、晶体管Mn2以及晶体管Mn1依次串联连接于电源电压VDD和地之间,晶体管Mp1、晶体管Mp2、晶体管Mn2以及晶体管Mn1的控制端彼此连接,且都与信号输入端连接以接收输入信号Vin。晶体管Mp3的控制端与晶体管Mp2和晶体管Mn2之间的节点B相连,晶体管Mp3的第一端与晶体管Mp1和晶体管Mp2的中间节点相连,晶体管Mp3的第二端接地。晶体管Mn3的控制端与晶体管Mp2和晶体管Mn2之间的节点B相连,晶体管Mn3的第一端连接至电源电压VDD,晶体管Mn3的第二端与晶体管Mn1和晶体管Mn2的中间节点相连。缓 冲器BUF1的输入端与节点B相连,输出端用于提供输出信号Vout。
在图1的接口电路中,在输入信号Vin从低电平(例如参考地)上升到高电平(例如电源电压VDD)的过程中,当输入信号Vin的电压值大于正向参考电压VIH时,输出信号Vout翻转为高电平(例如电源电压VDD);在输入信号Vin从高电平(例如电源电压VDD)下降到低电平(例如参考地)的过程中,当输入信号Vin的电压值小于负向参考电压VIL时,输出信号Vout翻转为低电平(例如参考地)。
现有技术的接口电路100仅可以检测信号输入端的电压值,无法检测信号输入端的电流值。当信号输入端浸入水气或者其他介电常数与空气和印刷电路板具有较大不同的液体(空气的介电常数为1,印刷电路板的介电常数为4-5,纯净水的介电常数为80)时,信号输入端的电压会变化,当信号输入端的电压大于正向参考电压VIH时,输出信号Vout翻转为高电平,可能导致后级电路出现误操作。
发明内容
有鉴于此,本发明的目的在于提供一种接口电路,解决了外部环境扰动导致电路误触发关断或者开启的问题,从而保证了接口电路所在的系统的正常工作。
根据本发明实施例,提供了一种接口电路,所述接口电路包括信号输入端和信号输出端,所述接口电路还包括:电流输入电路,与所述信号输入端连接,用于接收所述信号输入端的输入电流信号;输入电压检测电路,与所述信号输入端连接,用于将信号输入端的输入电压信号与参考电压进行比较,并根据比较结果向所述电流输入电路提供一检测信号;以及倒相输出电路,与所述电流输入电路连接于第一节点,所述倒相输出电路用于根据所述第一节点的电位生成电压转换信号;以及缓冲电路,与所述倒相输出电路和信号输出端连接,用于对所述电压转换信号整形以得到输出信号,并将所述输出信号提供至信号输出端,其中,所述电流输入电路用于在所述检测信号表征所述输入电压信号大于所述参考电压,且所述输入电流信号大于一参考电流的情况下,对所述第一 节点进行充电,以拉高所述第一节点的电位。
可选的,所述电流输入电路包括依次串联连接于电源电压和地之间的第一电流源、第一开关管以及第二电流源,其中,所述第一电流源和所述第一开关管的中间节点与所述信号输入端连接,所述第二电流源和所述第一开关管的中间节点与所述倒相输出电路连接于所述第一节点,所述第一开关管的导通和关断受控于所述检测信号。
可选的,所述输入电压检测电路包括一运算放大器,其中,所述运算放大器的反相输入端与所述信号输入端连接以接收所述输入电压信号,同相输入端用于接收所述参考电压,输出端用于提供所述检测信号。
可选的,所述倒相输出电路包括依次串联连接于所述电源电压和所述第一节点之间的第三电流源和第二开关管,其中,所述第三电流源和所述第二开关管之间的第二节点用于输出所述电压转换信号,所述第二开关管的控制端用于接收一偏置电压。
可选的,所述参考电流等于所述第二电流源的输出电流和所述第一电流源的输出电流之间的差值。
可选的,所述第一开关管为P型MOSFET,所述第二开关管为N型MOSFET。
可选的,所述缓冲电路包括两个级联的反相器。
本发明实施例的接口电路包括电流输入电路、输入电压检测电路、倒相输出电路以及缓冲电路,电流输入电路用于接收信号输入端的输入电流信号,输入电压检测电路用于将信号输入端的输入电压信号与参考电压进行比较,并根据比较结果向电流输入电路提供一检测信号,倒相输出电路与电流输入电路连接于第一节点,倒相输出电路用于根据第一节点的电位生成电压转换信号,缓冲电路用于对电压转换信号整形以得到输出信号,并将所述输出信号提供至信号输出端。其中,电流输入电路用于在检测信号表征输入电压信号大于参考电压,且输入电流信号大于一参考电流的情况下,对第一节点进行充电,以拉高所述第一节点的电位,从而使得接口电路的输出信号能够还原芯片外部的控制信号,正常控制后级芯片,防止了后级芯片误触发关断或者开启,从而保证了芯 片所在的系统的正常工作。
通过以下参照附图对本发明实施例的描述,本发明的上述以及其他目的、特征和优点将更为清楚。
图1示出了根据现有技术的一种接口电路的电路示意图;
图2示出了根据本发明实施例的接口电路的电路示意图。
以下将参照附图更详细地描述本发明。在各个附图中,相同的元件采用类似的附图标记来表示。为了清楚起见,附图中的各个部分没有按比例绘制。此外,在图中可能未示出某些公知的部分。
在下文中描述了本发明的许多特定的细节,例如部件的结构、材料、尺寸、处理工艺和技术,以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样,可以不按照这些特定的细节来实现本发明。
应当理解,在以下的描述中,“电路”可包括单个或多个组合的硬件电路、可编程电路、状态机电路和/或能存储由可编程电路执行的指令的元件。当称元件或电路“连接到”另一元件或称元件/电路“连接在”两个节点之间时,它可以直接耦合或连接到另一元件或者可以存在中间元件,元件之间的连接可以是物理上的、逻辑上的、或者其结合。相反,当称元件“直接耦合到”或“直接连接到”另一元件时,意味着两者不存在中间元件。
在本申请中,MOSFET包括第一端、第二端和控制端,在MOSFET的导通状态,电流从第一端流至第二端。P型MOSFET的第一端、第二端和控制端分别为源极、漏极和栅极,N型MOSFET的第一端、第二端和控制端分别为漏极、源极和栅极。
图2示出了根据本发明实施例的接口电路的电路示意图。如图2所示,接口电路200包括信号输入端201、信号输出端202、输入电压检测电路203、电流输入电路204、倒相输出电路205以及缓冲电路206。信 号输入端201用于接收输入电压信号Vin和/或输入电流信号Iin,信号输出端202用于提供输出信号Vout。
输入电压检测电路203与信号输入端201连接,用于将信号输入端201的输入电压信号Vin与参考电压VIH进行比较,并根据比较结果向电流输入电路204提供一检测信号V1。电流输入电路204与信号输入端201和输入电压检测电路203连接,电流输入电路204用于接收信号输入端201的输入电流信号Iin,并将输入电流信号Iin与一参考电流进行比较。倒相输出电路205与电流输入电路204连接于节点A,所述倒相输出电路205用于根据所述节点A的电位生成电压转换信号V2。缓冲电路206与倒相输出电路205连接于节点B,用于对所述电压转换信号V2整形以得到输出信号Vout,并将所述输出信号Vout提供至信号输出端202。
其中,倒相输出电路205配置为在所述节点A的电位小于/等于一预设电压的情况下将所述电压转换信号V2拉低至地,以及在所述节点A的电位大于所述预设电压的情况下将所述电压转换信号V2拉高至电源电压VDD。
进一步的,所述节点A的电位受控于所述检测信号V1和所述输入电流Iin与参考电流的比较结果。示例的,所述电流输入电路204用于在所述检测信号V1表征所述输入电压信号Vin大于所述参考电压VIH,且所述输入电流信号Iin大于所述参考电流的情况下,对所述节点A进行充电,以拉高所述节点A的电位,继而使得电压转换信号V2被拉高至电源电压VDD。
进一步的实施例中,输入电压检测电路203包括运算放大器OP,运算放大器OP的反相输入端与信号输入端201连接以接收所述输入信号Vin,同相输入端用于接收所述参考电压VIH,输出端用于输出所述检测信号V1。
电流输入电路204包括依次串联连接于电源电压VDD和地之间的电流源Ib1、开关管Mp以及电流源Ib2。其中,电流源Ib1和开关管Mp的中间节点与所述信号输入端201连接,电流源Ib2和开关管Mp的中 间节点与所述倒相输出电路205连接于节点A,开关管Mp的控制端用于接收所述检测信号V1,开关管Mp的导通和关断受控于所述检测信号V1。开关管Mp例如为P型MOSFET。当检测信号V1为低电平时,开关管Mp导通信号输入端201至节点A的电流路径;当检测信号V1为高电平时,开关管Mp断开信号输入端201至节点A的电流路径。
倒相输出电路205包括依次串联连接于电源电压VDD和节点A之间的电流源Ib3和开关管Mn,电流源Ib3和开关管Mn之间的节点B用于输出所述电压转换信号V2,开关管Mn的控制端用于接收一偏置电压Vb。开关管Mn例如为N型MOSFET。当节点A的电位电压小于/等于偏置电压Vb与开关管Mn的导通阈值电压的电压差时,开关管Mn导通,将节点B的电压转换信号V2拉低;当节点A的电位电压大于等于偏置电压Vb与开关管Mn的导通阈值电压的电压差时,开关管Mn关断,节点B的电压转换信号V2被电流源Ib3上拉至电源电压VDD。
其中,电流源Ib1-Ib3可以由芯片的电流源偏置电路提供,缓冲电路206可以由两个级联的反相器INV1和INV2构成。
当信号输入端201的输入电压信号Vin小于等于参考电压VIH时,运算放大器OP输出检测信号V1为高电平,开关管Mp关断,信号输入端201至节点A的电流路径被截止。此时节点A的电压小于预设电压,偏置电压Vb与节点A的电压差大于开关管Mn的导通阈值电压,开关管Mn导通,将节点B的转换电压信号V2拉低至地,输出信号Vout从高电平翻转为低电平。
当信号输入端201的输入电压信号Vin大于参考电压信号VIH时,运算放大器OP输出检测信号V1为低电平,开关管Mp导通,信号输入端201至节点A的电流路径被导通。当输入电流信号Iin小于等于电流源Ib2的输出电流和电流源Ib1的输出电流之间的差值时,节点A的电位仍然会被电流源Ib2拉低,开关管Mn导通,将节点B的转换电压信号V2拉低至地;当输入电流信号Iin大于电流源Ib2的输出电流和电流源Ib1的输出电流之间的差值时,输入电流信号Iin对节点A进行充电,从而将节点A的电位拉高,当节点A的电位大于等于所述预设电压时, 偏置电压Vb与节点A的电压差小于开关管Mn的导通阈值电压,开关管Mn被关断,此时电流源Ib3向节点B提供电流,将节点B的电压转换信号拉高至电源电压VDD,输出信号从低电平翻转为高电平。
综上所述,本发明实施例的接口电路包括电流输入电路、输入电压检测电路、倒相输出电路以及缓冲电路,电流输入电路用于接收信号输入端的输入电流信号,输入电压检测电路用于将信号输入端的输入电压信号与参考电压进行比较,并根据比较结果向电流输入电路提供一检测信号,倒相输出电路与电流输入电路连接于第一节点,倒相输出电路用于根据第一节点的电位生成电压转换信号,缓冲电路用于对电压转换信号整形以得到输出信号,并将所述输出信号提供至信号输出端。其中,电流输入电路用于在检测信号表征输入电压信号大于参考电压,且输入电流信号大于一参考电流的情况下,对第一节点进行充电,以拉高所述第一节点的电位,从而使得接口电路的输出信号能够还原芯片外部的控制信号,正常控制后级芯片,防止了后级芯片误触发关断或者开启,从而保证了芯片所在的系统的正常工作。
应当说明,尽管在本文中,将器件说明为某种N沟道或P沟道器件、或者某种N型或者P型掺杂区域,然而本领域的普通技术人员可以理解,根据本发明,互补器件也是可以实现的。本领域的普通技术人员可以理解,导电类型是指导电发生的机制,例如通过空穴或者电子导电,因此导电类型不涉及掺杂浓度而涉及掺杂类型,例如P型或者N型。本领域普通技术人员可以理解,本文中使用的与电路运行相关的词语“期间”、“当”和“当……时”不是表示在启动动作开始时立即发生的动作的严格术语,而是在其与启动动作所发起的反应动作(reaction)之间可能存在一些小的但是合理的一个或多个延迟,例如各种传输延迟等。本文中使用词语“大约”或者“基本上”意指要素值(element)具有预期接近所声明的值或位置的参数。然而,如本领域所周知的,总是存在微小的偏差使得该值或位置难以严格为所声明的值。本领域已恰当的确定了,至少百分之十(10%)(对于半导体掺杂浓度,至少百分之二十(20%))的偏差是偏离所描述的准确的理想目标的合理偏差。当结合信号状态使 用时,信号的实际电压值或逻辑状态(例如“1”或“0”)取决于使用正逻辑还是负逻辑。
此外,还需要说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
依照本发明的实施例如上文所述,这些实施例并没有详尽叙述所有的细节,也不限制该发明仅为所述的具体实施例。显然,根据以上描述,可作很多的修改和变化。本说明书选取并具体描述这些实施例,是为了更好地解释本发明的原理和实际应用,从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。
Claims (7)
- 一种接口电路,所述接口电路包括信号输入端和信号输出端,其中,所述接口电路还包括:电流输入电路,与所述信号输入端连接,用于接收所述信号输入端的输入电流信号;输入电压检测电路,与所述信号输入端连接,用于将信号输入端的输入电压信号与参考电压进行比较,并根据比较结果向所述电流输入电路提供一检测信号;以及倒相输出电路,与所述电流输入电路连接于第一节点,所述倒相输出电路用于根据所述第一节点的电位生成电压转换信号;以及缓冲电路,与所述倒相输出电路和信号输出端连接,用于对所述电压转换信号整形以得到输出信号,并将所述输出信号提供至信号输出端,其中,所述电流输入电路用于在所述检测信号表征所述输入电压信号大于所述参考电压,且所述输入电流信号大于一参考电流的情况下,对所述第一节点进行充电,以拉高所述第一节点的电位。
- 根据权利要求1所述的接口电路,所述电流输入电路包括依次串联连接于电源电压和地之间的第一电流源、第一开关管以及第二电流源,其中,所述第一电流源和所述第一开关管的中间节点与所述信号输入端连接,所述第二电流源和所述第一开关管的中间节点与所述倒相输出电路连接于所述第一节点,所述第一开关管的导通和关断受控于所述检测信号。
- 根据权利要求2所述的接口电路,所述输入电压检测电路包括一运算放大器,其中,所述运算放大器的反相输入端与所述信号输入端连接以接收所述输入电压信号,同相输入端用于接收所述参考电压,输出端用于提供所述检测信号。
- 根据权利要求3所述的接口电路,所述倒相输出电路包括依次串 联连接于所述电源电压和所述第一节点之间的第三电流源和第二开关管,其中,所述第三电流源和所述第二开关管之间的第二节点用于输出所述电压转换信号,所述第二开关管的控制端用于接收一偏置电压。
- 根据权利要求2所述的接口电路,其中,所述参考电流等于所述第二电流源的输出电流和所述第一电流源的输出电流之间的差值。
- 根据权利要求4所述的接口电路,其中,所述第一开关管为P型MOSFET,所述第二开关管为N型MOSFET。
- 根据权利要求1所述的接口电路,其中,所述缓冲电路包括两个级联的反相器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US18/260,098 US20240056079A1 (en) | 2020-12-30 | 2021-10-21 | Interface circuit |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011605107.0A CN114696816A (zh) | 2020-12-30 | 2020-12-30 | 一种接口电路 |
CN202011605107.0 | 2020-12-30 |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2022142624A1 true WO2022142624A1 (zh) | 2022-07-07 |
Family
ID=82131558
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/CN2021/125335 WO2022142624A1 (zh) | 2020-12-30 | 2021-10-21 | 一种接口电路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20240056079A1 (zh) |
CN (1) | CN114696816A (zh) |
WO (1) | WO2022142624A1 (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115296524A (zh) * | 2022-08-31 | 2022-11-04 | 华勤技术股份有限公司 | 控制电路 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101924342A (zh) * | 2009-05-21 | 2010-12-22 | Ls产电株式会社 | 用于断路器的异常电流检测电路 |
CN104515946A (zh) * | 2013-10-08 | 2015-04-15 | 纬创资通股份有限公司 | 检测用负载装置 |
CN110196353A (zh) * | 2018-02-26 | 2019-09-03 | 瑞萨电子株式会社 | 电流检测电路、半导体器件和半导体系统 |
CN112073052A (zh) * | 2020-09-11 | 2020-12-11 | 浙江源创建筑智能科技有限公司 | 一种自适应采样接口电路 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4504108B2 (ja) * | 2004-06-15 | 2010-07-14 | 富士通セミコンダクター株式会社 | リセット回路 |
US7576526B2 (en) * | 2008-01-16 | 2009-08-18 | Freescale Semiconductor, Inc | Overcurrent detection circuit |
CN102904305B (zh) * | 2011-12-15 | 2014-09-17 | 无锡中星微电子有限公司 | 一种恒流充电模式下的充电管理电路 |
US9368961B2 (en) * | 2013-01-08 | 2016-06-14 | Power Integrations, Inc. | Overvoltage protection circuit |
CN105448260B (zh) * | 2015-12-29 | 2017-11-03 | 深圳市华星光电技术有限公司 | 一种过流保护电路及液晶显示器 |
CN110739835B (zh) * | 2018-07-18 | 2021-03-05 | 圣邦微电子(北京)股份有限公司 | 限流保护电路 |
CN109036322B (zh) * | 2018-09-26 | 2023-11-03 | 北京集创北方科技股份有限公司 | 输入缓冲器、控制方法、驱动装置以及显示装置 |
CN111082546B (zh) * | 2019-11-28 | 2023-07-04 | 中国船舶重工集团公司第七一九研究所 | 低功率启动并有电压监视功能的数控能量收集管理电路 |
CN110729995B (zh) * | 2019-11-28 | 2021-07-27 | 华中科技大学 | 一种电平转换电路及电平转换方法 |
-
2020
- 2020-12-30 CN CN202011605107.0A patent/CN114696816A/zh active Pending
-
2021
- 2021-10-21 WO PCT/CN2021/125335 patent/WO2022142624A1/zh active Application Filing
- 2021-10-21 US US18/260,098 patent/US20240056079A1/en active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101924342A (zh) * | 2009-05-21 | 2010-12-22 | Ls产电株式会社 | 用于断路器的异常电流检测电路 |
CN104515946A (zh) * | 2013-10-08 | 2015-04-15 | 纬创资通股份有限公司 | 检测用负载装置 |
CN110196353A (zh) * | 2018-02-26 | 2019-09-03 | 瑞萨电子株式会社 | 电流检测电路、半导体器件和半导体系统 |
CN112073052A (zh) * | 2020-09-11 | 2020-12-11 | 浙江源创建筑智能科技有限公司 | 一种自适应采样接口电路 |
Also Published As
Publication number | Publication date |
---|---|
US20240056079A1 (en) | 2024-02-15 |
CN114696816A (zh) | 2022-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9214933B2 (en) | Input/output circuit | |
TWI486739B (zh) | 訊號產生電路 | |
TWI542153B (zh) | 弛張振盪器 | |
JPS59108426A (ja) | 結合用中間回路 | |
JPH05129930A (ja) | 高速パスゲート、ラツチ及びフリツプフロツプ回路 | |
WO2022142624A1 (zh) | 一种接口电路 | |
TWI686045B (zh) | 零電流偵測系統 | |
TWI547098B (zh) | 高速時脈比較器與其方法 | |
CN109257035B (zh) | 一种上电复位电路 | |
CN115826718A (zh) | 上电复位电路 | |
CN216721293U (zh) | 上电复位电路及集成电路 | |
CN113126534B (zh) | 逻辑控制电路 | |
CN108572690B (zh) | 一种电流镜电路 | |
CN113131905B (zh) | 一种施密特触发器电路 | |
CN109039326B (zh) | 电压切换装置及方法 | |
US11444617B2 (en) | Set and reset pulse generator circuit | |
Parimala et al. | Subthreshold voltage to supply voltage level shifter using modified revised wilson current mirror | |
CN111399577A (zh) | 一种带启动电路的基准电流产生电路 | |
CN216794966U (zh) | 一种上电复位电路 | |
JP2753144B2 (ja) | 電位発生回路 | |
CN113917967B (zh) | 一种低功耗修调电路 | |
CN115575700B (zh) | 过零检测电路 | |
CN115902362A (zh) | 输入电压检测电路 | |
CN110784209A (zh) | 三态门装置 | |
CN114518778A (zh) | 电源响应电路及模拟芯片 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 21913369 Country of ref document: EP Kind code of ref document: A1 |
|
WWE | Wipo information: entry into national phase |
Ref document number: 18260098 Country of ref document: US |
|
NENP | Non-entry into the national phase |
Ref country code: DE |
|
122 | Ep: pct application non-entry in european phase |
Ref document number: 21913369 Country of ref document: EP Kind code of ref document: A1 |