CN110784209A - 三态门装置 - Google Patents

三态门装置 Download PDF

Info

Publication number
CN110784209A
CN110784209A CN201911092770.2A CN201911092770A CN110784209A CN 110784209 A CN110784209 A CN 110784209A CN 201911092770 A CN201911092770 A CN 201911092770A CN 110784209 A CN110784209 A CN 110784209A
Authority
CN
China
Prior art keywords
input end
inverter
gate
output end
tri
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201911092770.2A
Other languages
English (en)
Inventor
胡曙敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Kuanfu Technology Co Ltd
Original Assignee
Hangzhou Kuanfu Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Kuanfu Technology Co Ltd filed Critical Hangzhou Kuanfu Technology Co Ltd
Priority to CN201911092770.2A priority Critical patent/CN110784209A/zh
Publication of CN110784209A publication Critical patent/CN110784209A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

本发明公开了一种三态门装置。三态门装置包括第一反相器、第一或非门、第二反相器、第一与非门、第三反相器、第一PMOS管和第一NMOS管。利用本发明提供的三态门装置可以增加输出三态的稳定性。

Description

三态门装置
技术领域
本发明涉及集成电路技术领域，尤其涉及到三态门装置。
背景技术
为了得到三个稳定的电路状态，并能够简化线路结构，为此设计了一种三态门装置。
发明内容
本发明旨在解决现有技术的不足，提供一种三态门装置。
三态门装置，包括第一反相器、第一或非门、第二反相器、第一与非门、第三反相器、第一PMOS管和第一NMOS管：
所述第一反相器的输入端接输入端A，输出端接所述第一或非门的一输入端；所述第一或非门的一输入端接所述第一反相器的输出端，另一输入端接输入端B，输出端接所述第二反相器的输入端；所述第二反相器的输入端接所述第一或非门的输出端，输出端接所述第一PMOS管的栅极；所述第一与非门的一输入端接输入端A，另一输入端接输入端B，输出端接所述第三反相器的输入端；所述第三反相器的输入端接所述第一与非门的输出端，输出端接所述第一NMOS管的栅极；所述第一PMOS管的栅极接所述第二反相器的输出端，漏极接所述第一NMOS管的漏极并作为三态门装置的输出端OUT，源极接电源电压VCC；所述第一NMOS管的栅极接所述第三反相器的输出端，漏极接所述第一PMOS管的漏极并作为三态门装置的输出端OUT，源极接地。
当三态门装置的输入端A为低电平时，输入端B为高电平或低电平时，所述第一PMOS管的栅极为高电平，所述第一NMOS管的栅极为低电平，三态门装置的输出端OUT为高阻态；当三态门装置的输入端A为高电平时，输入端B为低电平时，所述第一PMOS管的栅极为低电平，所述第一NMOS管的栅极为低电平，三态门装置的输出端OUT为高电平；三态门装置的输入端A为高电平时，输入端B为高电平时，所述第一PMOS管的栅极为高电平，所述第一NMOS管的栅极为高电平，三态门装置的输出端OUT为低电平。
附图说明
图1为本发明的三态门装置的电路图。
具体实施方式
以下结合附图对本发明内容进一步说明。
三态门装置，如图1所示，包括第一反相器10、第一或非门20、第二反相器30、第一与非门40、第三反相器50、第一PMOS管60和第一NMOS管70：
所述第一反相器10的输入端接输入端A，输出端接所述第一或非门20的一输入端；所述第一或非门20的一输入端接所述第一反相器10的输出端，另一输入端接输入端B，输出端接所述第二反相器30的输入端；所述第二反相器30的输入端接所述第一或非门20的输出端，输出端接所述第一PMOS管60的栅极；所述第一与非门40的一输入端接输入端A，另一输入端接输入端B，输出端接所述第三反相器50的输入端；所述第三反相器50的输入端接所述第一与非门40的输出端，输出端接所述第一NMOS管70的栅极；所述第一PMOS管60的栅极接所述第二反相器30的输出端，漏极接所述第一NMOS管70的漏极并作为三态门装置的输出端OUT，源极接电源电压VCC；所述第一NMOS管70的栅极接所述第三反相器50的输出端，漏极接所述第一PMOS管60的漏极并作为三态门装置的输出端OUT，源极接地。
当三态门装置的输入端A为低电平时，输入端B为高电平或低电平时，所述第一PMOS管60的栅极为高电平，所述第一NMOS管70的栅极为低电平，三态门装置的输出端OUT为高阻态；当三态门装置的输入端A为高电平时，输入端B为低电平时，所述第一PMOS管60的栅极为低电平，所述第一NMOS管70的栅极为低电平，三态门装置的输出端OUT为高电平；三态门装置的输入端A为高电平时，输入端B为高电平时，所述第一PMOS管60的栅极为高电平，所述第一NMOS管70的栅极为高电平，三态门装置的输出端OUT为低电平。
对上述所提供的实施方式的说明，仅是本发明的优选实施方式的说明，对本技术领域的技术人员来说能够根据以上说明进行实现或使用本发明。应当指出，对于本技术领域的技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和变形，任何不超出本发明实质精神范围内的发明创造，应视为本发明的保护范围。

Claims (1)

1.三态门装置，其特征在于：包括第一反相器、第一或非门、第二反相器、第一与非门、
第三反相器、第一PMOS管和第一NMOS管；
所述第一反相器的输入端接输入端A，输出端接所述第一或非门的一输入端；所述第一或非门的一输入端接所述第一反相器的输出端，另一输入端接输入端B，输出端接所述第二反相器的输入端；所述第二反相器的输入端接所述第一或非门的输出端，输出端接所述第一PMOS管的栅极；所述第一与非门的一输入端接输入端A，另一输入端接输入端B，输出端接所述第三反相器的输入端；所述第三反相器的输入端接所述第一与非门的输出端，输出端接所述第一NMOS管的栅极；所述第一PMOS管的栅极接所述第二反相器的输出端，漏极接所述第一NMOS管的漏极并作为三态门装置的输出端OUT，源极接电源电压VCC；所述第一NMOS管的栅极接所述第三反相器的输出端，漏极接所述第一PMOS管的漏极并作为三态门装置的输出端OUT，源极接地。
CN201911092770.2A 2019-11-11 2019-11-11 三态门装置 Withdrawn CN110784209A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911092770.2A CN110784209A (zh) 2019-11-11 2019-11-11 三态门装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911092770.2A CN110784209A (zh) 2019-11-11 2019-11-11 三态门装置

Publications (1)

Publication Number Publication Date
CN110784209A true CN110784209A (zh) 2020-02-11

Family

ID=69390575

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911092770.2A Withdrawn CN110784209A (zh) 2019-11-11 2019-11-11 三态门装置

Country Status (1)

Country Link
CN (1) CN110784209A (zh)

Similar Documents

Publication Publication Date Title
CN105471410B (zh) 具有低时钟功率的触发器
CN103297034B (zh) 电压电平移位器
KR101894199B1 (ko) 스캐닝 구동 회로 및 그 낸드 논리 연산 회로
CN203522681U (zh) 一种双延时上电时序控制电路
CN107094012B (zh) 一种电平转换电路及方法
JP2014160981A (ja) レベルシフト回路
CN109491447A (zh) 一种应用于带隙基准电路的启动电路
TW200945782A (en) Inverter circuit
CN104836570A (zh) 一种基于晶体管级的与/异或门电路
CN112671391A (zh) 一种电平转换电路
CN110784209A (zh) 三态门装置
CN106788493B (zh) 一种低速发射器电路
CN110620579A (zh) 三态门电路
WO2022142624A1 (zh) 一种接口电路
CN111490756B (zh) 一种时序产生电路
CN110620580A (zh) 一种三态门电路
CN110708057A (zh) 一种三态门
CN108572690B (zh) 一种电流镜电路
CN110708059A (zh) 一种三态门
CN106664090B (zh) 一种缓冲器电路和采用该电路的电子设备
CN111399577A (zh) 一种带启动电路的基准电流产生电路
TWI470398B (zh) 驅動電路及其中之電流控制電路
CN110830031A (zh) 一种三态门
CN109450437A (zh) 一种三态门电路
CN216649654U (zh) 一种衬底偏置电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20200211